KR20170047688A

KR20170047688A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20170047688A
Application number: KR1020150148077A
Authority: KR
Inventors: 문진석; 안석환; 강명삼; 정도영
Original assignee: 삼성전기주식회사
Priority date: 2015-10-23
Filing date: 2015-10-23
Publication date: 2017-05-08
Anticipated expiration: 2035-10-23
Also published as: KR102473406B1; JP2017085074A; JP6911242B2

Abstract

본 발명의 실시예에 따른 인쇄회로기판은 코어를 포함하고, 상기 코어는 탄소재와 탄소재 주변에 형성된 절연층을 포함하는 탄소 보강층 및 탄소 보강층 상에 적층되는 제1 감광성 절연층을 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

기술의 발전에 따라 전자 기기는 고기능화을 요구하고 있으며, 이와 더불어 소형화, 경량화를 추구하고 있다.

이에 따라 전자 기기에 장착되는 인쇄회로기판은 다층화되고 있으며 회로의 복잡도는 증가하고 있다.

인쇄회로기판의 고밀도 소형화를 위해 효율적인 다층화 작업 및 미세홀 가공에 대한 기술이 요구된다.

대한민국 공개특허공보 제2015-0104828호 (2015.09.16)

본 발명의 목적은 강성이 개선된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 코어를 포함하는 인쇄회로기판에 있어서, 코어는 탄소재와 탄소재 주변에 형성된 절연층을 포함하는 탄소 보강층 및 탄소 보강층 상에 적층되는 제1 감광성 절연층을 포함한다.

본 발명의 다른 측면에 따르면, 탄소 보강층상에 제1 감광성 절연층을 적층하여 코어를 형성하는 단계 및 코어 상에 빌드업층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 코어를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 빌드업층을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.
도 5 내지 도 21은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 공정도이다.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

인쇄회로기판

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판(1000)을 나타낸 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 코어(100) 및 코어(100) 상에 빌드업층(200)을 포함한다.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 코어(100)를 나타낸 도면이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 코어(100)는 탄소 보강층(110) 및 제1 감광성 절연층(150)을 포함하며, 탄소 보강층(110)은 탄소재(111)와 절연층(112)를 포함한다.

탄소 보강층(110)은 탄소재(111) 상하에 절연층(112)이 적층되어 기판의 강성(stiffness)을 높일 수 있다.

탄소재(111)는 탄소 섬유(carbon fiber), 그래파이트 시트(graphite sheet) 등을 포함하는 개념이다.

탄소재(111)는 인장 강도(tensile strength)와 인장 탄성률(Tensile modulus, 인장에 대한 탄성 계수)이 높아 기판의 강성(stiffness)을 높일 수 있다.

탄소재(111)의 인장 탄성률(Tensile modulus)은 400Gpa 이상이며, 바람직하게는 500Gpa 이상일 수 있다.

탄소재(111)의 높은 인장 탄성률에 의해 인쇄회로기판(1000) 전체의 인장 탄성률은 50Gpa 이상 개선될 수 있다.

인쇄회로기판(1000) 전체의 인장 탄성률이 개선됨으로써, 인쇄회로기판(1000)에 부품이 실장 시에 발생하는 휘어짐(warpage) 문제를 해결할 수 있다.

더 나아가, 탄소재(111)는 내열성이 우수하여 인쇄회로기판(1000)의 열적 안정성을 높힐 수 있다. 결과적으로, 인쇄회로기판(1000)의 고온 공정 중 발생하는 기판의 변형을 최소화 할 수 있다.

탄소재(111)는 모듈러스가 높은 PAN계 탄소 섬유, 내변형성이 높은 피치(Pitch)계의 탄소 섬유 중 어느 하나 이상을 포함할 수 있다.

탄소재(111)는 인쇄회로기판의 최적의 인장 강도(high tensile strength) 및 인장 탄성률(Tensile modulus, 인장에 대한 탄성계수)을 도출하기 위해 탄소 보강층(110)에 함유되는 함유량, 종류 및 배치 형태가 다를 수 있다.

절연층(112)은 탄소재(111) 상에 형성될 수 있다.

절연층(112)은 수지재일 수 있으며, 에폭시 수지와 같은 열 경화성 수지, 폴리이미드(PI)와 같은 열 가소성 수지가 포함될 수 있지만, 본 발명의 일 실시예에 따른 절연층(112)은 감광성 절연물질로 이용되는 것이 바람직하다.

구체적으로, 절연층(112)이 PID, 솔더레지스트와 같은 감광성 절연물질로 형성됨으로써, 레이저, 드릴 등을 사용하지 않고 관통홀 또는 비아홀이 형성될 수 있다.

절연층(112)을 관통하는 비아를 형성하는 방법은 인쇄회로기판의 제조방법에서 보다 상세히 설명한다.

인쇄회로기판(1000)은 탄소 보강층(110)을 관통하는 제1 비아(121)를 더 포함할 수 있다.

제1 비아(121)는 전도성 물질(123)로 형성될 수 있으며, 전도성 페이스트와 같은 전도성 물질(123)이 충진될 수 있다.

제1 비아(121)가 전도성 페이스트로 충진되면, 전도성 페이스트의 높은 접착 특성으로 인하여 전기 전도도를 높일 수 있다.

비전도성 물질(122)은 탄소 보강층(110)과 제1 비아(121) 간 전기적 절연을 위해 제1 비아(121)와 탄소 보강층(110)의 사이에 개재될 수 있다.

인쇄회로기판(1000)은 탄소 보강층(110) 상에 형성되는 제1 회로패턴(131)을 더 포함할 수 있다.

제1 회로패턴(131)이 형성된 탄소 보강층(110) 상에는 제1 감광성 절연층(150)이 적층될 수 있다.

제1 감광성 절연층(150)은 감광성 절연물질로 형성될 수 있다.

감광성 절연물질은 PID(photo-imageable dielectric), 솔더 레지스트(solder-resist) 등을 포함한다.

PID는 절연 특성, 차광 특성 및 내화학 특성이 있어, 내부에 미세한 비아홀(30μm 이하)을 형성하기에 유리한 물질이다.

제2 비아(151)는 제1 감광성 절연층(150)을 관통하여 형성될 수 있으며, 제1 회로패턴(131)과 전기적으로 연결되도록 제1 회로패턴(131) 상에 형성될 수 있다.

제2 비아(151)와 연결되는 제1 회로패턴(131)은 패드이다.

제2 비아(151)는 제1 감광성 절연층(150)의 노광, 현상 공정으로 비아홀이 형성된 후, 비아홀에 전도성 페이스트가 충진됨으로써 형성될 수 있다.

도 3은 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 빌드업층(200)을 나타낸 도면이다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 빌드업층(200)은 코어(100) 상에 적층되고, 제2 감광성 절연층(250)을 포함할 수 있다.

빌드업층(200)은 제2 감광성 절연층(250)이 내부에 형성되는 제2 회로패턴(231) 또는 제2 감광성 절연층(250)을 관통하는 제3 비아(221)를 포함할 수 있다.

제2 감광성 절연층(250)은 제1 감광성 절연층(150)과 동일한 물질로 형성될 수 있으며, 제3 비아(221)는 제2 비아(151)과 동일한 공정에 의하여 형성될 수 있다.

인쇄회로기판 제조방법

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다.

도 5 내지 도 21은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 공정도이다.

도 4 내지 21을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)의 제조방법은 코어(100)를 형성하는 단계(S100), 코어(100) 상에 빌드업층(200)을 형성하는 단계(S200) 및 빌드업층(200)을 일괄 적층하는 단계(S300)를 포함한다.

도 5 내지 13은 본 발명의 일 실시예에 따른 코어(100)를 형성하는 제조방법을 나타낸 공정도로서, 도 5 내지 13을 참조하면, 코어(100)를 형성하는 단계(S100)는 탄소재(111) 상에 절연층(112)을 적층하여 탄소 보강층(110)을 형성하는 단계(S110)를 포함할 수 있다.

다음으로, 코어(100)를 형성하는 단계(S100)은 탄소 보강층(110)을 관통하는 제1 비아(121)를 형성하는 단계(S120)를 더 포함할 수 있다.

제1 비아(121)를 형성하는 단계(S120)는 탄소 보강층(110)을 관통하는 제1 관통홀(10)을 형성하는 단계, 제1 관통홀(10) 내부에 비전도성 물질(122)을 충진하는 단계, 비전도성 물질(122) 내부에 제2 관통홀(20)을 형성하는 단계 및 제2 관통홀(20) 내부에 전도성 물질(123)을 충진하는 단계를 포함할 수 있다.

제1 관통홀(10) 또는 제2 관통홀(20)은 CNC 드릴 등에 의해 형성될 수 있다. 또한, 제1 관통홀(10)은 절연층(112)이 감광성 절연물질로 형성되면 노광 및 현상 공정에 의해 형성될 수 있다.

코어(100)와 제1 비아(121)의 절연을 위해 제1 관통홀(10)은 내부에 비전도성 물질(122)이 충진될 수 있다.

한편, 본 발명의 실시예에 따른 코어(100)를 형성하는 단계(S100)는 탄소 보강층(10) 상에 제1 회로패턴(131)을 형성하는 단계(S130)를 더 포함할 수 있다. 제1 회로패턴(131)은 회로 및 패드를 포함하는 개념이다.

탄소 보강층(100)에 제1 비아(121) 또는 제1 회로패턴(131)이 형성된 후 제1 비아(121) 또는 제1 회로패턴(131)의 형성된 탄소 보강층(100) 상에 제1 감광성 절연층(150)이 형성될 수 있다(S140).

그 다음으로, 본 발명의 실시예에 따른 코어(100)를 형성하는 단계(S100)는 제1 감광성 절연층(150) 관통하는 제2 비아(151)를 형성하는 단계(S150)를 더 포함할 수 있다.

제2 비아(151)는 제1 감광성 절연층(150)을 관통하는 비아홀이 형성된 후 비아홀에 전도성 물질이 충진되어 형성될 수 있다.

비아홀은 레이저, 드릴 등을 이용한 홀 가공 없이 제1 감광성 절연층(150)의 노광, 현상 공정으로 형성될 수 있다.

또한, 제2 비아(151)는 전도성 페이스트가 충진되어 형성될 수 있으나, 비아홀에 도금층이 형성되어 형성되는 것을 배제하는 것은 아니다.

도 14 내지 21은 본 발명의 일 실시예에 따른 빌드업층(200)을 형성하는 제조방법을 나타낸 공정도로서, 도 14 내지 21을 참조하면 빌드업층(200)을 형성하는 단계(S200)는 일면에 캐리어층(222)이 형성된 금속층(211)을 준비하는 단계(S210), 금속층(211)을 에칭하여 제2 회로패턴(231)을 형성하는 단계(S220), 제2 회로패턴(231) 상에 제2 감광성 절연층(250)을 형성하는 단계(S230), 제2 감광성 절연층(250)을 관통하는 제3 비아(221)를 형성하는 단계(S240) 및 캐리어층(222)을 제거하는 단계(S250)를 포함할 수 있다.

일면에 캐리어층(222)이 형성된 금속층(211)을 준비하는 단계(S210)에서 캐리어층(222)은 금속층(211)을 지지하는 수단이며, 금속층(211)에 회로 형성 시 워피지(warpage) 등의 발생을 최소화 하기 위해 금속층(211)의 일면에 형성된다.

캐리어층(222)은 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate), 폴리이미드(Polyimide), 폴리에틸렌(Polyethylene), 폴리에틸렌(Polypropylene) 및 폴리에텔에텔 케톤(Poly ether ether ketone) 중 어느 하나 이상이 포함될 수 있다.

금속층(211)은 동박일 수 있으며, 두께는 2μm 내지 36μm 범위일 수 있다.

금속층(211)을 에칭하여 제2 회로패턴(231)을 형성하는 단계(S220)에서는 금속층(211) 위에 도금을 하고 에칭 공정을 거쳐 제2 회로패턴(231)이 형성될 수도 있다.

제2 회로패턴(231)은 Substractive 공법, Semi-additive 공법 및 addive 공법 중 어느 하나의 공법이 선택되어 형성될 수 있다.

제2 회로패턴(231)은 회로 및 패드를 포함하는 개념이다.

다음으로, 제2 회로패턴(231) 상에 제2 감광성 절연층(250)을 형성하는 단계(S230)가 수행될 수 있다.

제2 감광성 절연층(250)은 제1 감광성 절연층(150)과 동일한 감광성 절연물질로 형성될 수 있다.

다음으로, 제2 감광성 절연층(250)을 관통하는 제3 비아(221)를 형성하는 단계(S240)가 수행될 수 있다.

제3 비아(221)를 형성하는 단계(S240)는 제2 감광성 절연층(250)에 제3 관통홀(30)을 형성하는 단계 및 제3 관통홀(30)에 전도성 물질(112)을 충진하는 단계를 포함하며, 제2 비아(151)를 형성하는 단계와 동일하게 수행될 수 있다.

제3 비아(221) 또는 제2 회로패턴(231)이 형성된 제2 감광성 절연층(250)으로부터 캐리어층(222)을 제거하여(S250) 빌드업층(200)이 형성될 수 있다.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 빌드업층(200)을 복수로 형성하는 단계(S300)를 더 포함할 수 있다.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 복수의 빌드업층(200)을 코어(100) 상에 일괄 적층하는 단계(S300)를 더 포함할 수 있다.

순차적으로 빌드업층을 코어에 적층하는 제조방법은 비아홀 가공, 적층, 도금 공정, 검사 및 표면 처리 공정을 순차적으로 반복해야 하기 때문에 제조 공정 시간이 길어지고, 제조 비용 또한 증가하게 된다.

따라서, 복수의 빌드업층(200)을 일괄적으로 코어(100) 상에 적층하는 제조방법은 상기 공정을 일괄적으로 진행할 수 있으므로, 빌드업층(200)을 순차적으로 코어(100) 상에 적층하는 제조 공정 보다 제조 시간 및 비용 면에서 유리하다.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 빌드업층(200)의 최외각층에 솔더레지스트층(270)을 형성하는 단계를 더 포함할 수 있다.

솔더레지스트층(270)이 빌드업층(200)의 최외각층에 형성됨으로써, 빌드업층(200)에 형성된 회로패턴을 보호할 수 있다.

본 발명의 일 실시예에 따른 인쇄회로기판은 코어에 high strength 와 high modulus 특성을 가진 탄소 섬유와 같은 탄소재가 포함됨으로써 강성 (stiffness)이 개선될 수 있다.

더 나아가, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 일괄 적층에 의해 형성되므로, 다층 인쇄회로기판 제조 시 제조 시간 및 제조 비용을 절감할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

100: 코어
110: 탄소 보강층
111: 탄소재
112: 절연재
121: 제1 비아
123: 전도성 물질
122: 비전도성 물질
131: 제1 회로패턴
150: 제1 감광성 절연층
151: 제2 비아
200: 빌드업층
211: 금속층
222: 캐리어층
221: 제3 비아
231: 제2 회로패턴
250: 제2 감광성 절연층
270: 솔더레지스트층

Claims

코어를 포함하는 인쇄회로기판에 있어서,
상기 코어는,
탄소재와 상기 탄소재 상에 형성된 절연층을 포함하는 탄소 보강층; 및
상기 탄소 보강층 상에 적층되는 제1 감광성 절연층;을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 탄소 보강층을 관통하는 제1 비아;를 더 포함하는 인쇄회로기판.
제1항에 있어서,
상기 제1 비아는 전도성 물질로 충진되는, 인쇄회로기판.
제3항에 있어서,
상기 제1 비아와 상기 탄소 보강층의 사이에 개재되는 비전도성 물질;을 더 포함하는, 인쇄회로기판.
제1항에 있어서,
상기 탄소 보강층 상에 형성되는 제1 회로패턴;을 더 포함하는 인쇄회로기판.
제5항에 있어서,
상기 제1 회로패턴과 전기적으로 연결되도록 상기 제1 감광성 절연층을 관통하는 제2 비아;를 더 포함하는 인쇄회로기판.
제1항에 있어서,
상기 코어 상에 적층되고 제2 감광성 절연층을 포함하는 빌드업층;을 더 포함하는, 인쇄회로기판.
탄소 보강층 상에 제1 감광성 절연층을 적층하여 코어를 형성하는 단계; 및
상기 코어 상에 빌드업층을 형성하는 단계;를 포함하고,
상기 탄소 보강층은 탄소재 및 절연층를 포함하는, 인쇄회로기판 제조방법.
제8항에 있어서,
상기 빌드업층을 형성하는 단계는
일면에 캐리어층이 형성된 금속층을 준비하는 단계;
상기 금속층을 에칭하여 제2 회로패턴을 형성하는 단계;
상기 제2 회로패턴 상에 제2 감광성 절연층을 형성하는 단계;
상기 제2 감광성 절연층을 관통하는 제3 비아를 형성하는 단계; 및
상기 캐리어층을 제거하는 단계;를 포함하는 인쇄회로기판 제조방법.
제9항에 있어서,
제3 비아를 형성하는 단계는
상기 제2 감광성 절연층을 관통하는 제3 관통홀을 형성하는 단계; 및
상기 제3 관통홀에 전도성 물질을 충진하는 단계;를 포함하는 인쇄회로기판 제조방법.
제8항에 있어서,
상기 빌드업층을 형성하는 단계는
상기 빌드업층을 복수로 형성하는 단계;를 포함하는 인쇄회로기판 제조방법.
제8항에 있어서,
상기 빌드업층을 형성하는 단계는
복수의 상기 빌드업층을 상기 코어 상에 일괄 적층하는 단계;를 포함하는 인쇄회로기판 제조방법.
제8항에 있어서,
상기 빌드업층의 최외각층에 솔더레지스트층을 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.
제8항에 있어서,
상기 탄소 보강층을 관통하는 제1 비아를 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.
제14항에 있어서,
상기 제1 비아를 형성하는 단계는,
상기 탄소 보강층을 관통하는 제1 관통홀을 형성하는 단계;
상기 제1 관통홀 내부에 비전도성 물질을 충진하는 단계;
상기 비전도성 물질 내부에 제2 관통홀하는 단계; 및
상기 제2 관통홀 내부에 전도성 물질을 충진하는 단계;를 포함하는 인쇄회로기판 제조방법.
제8항에 있어서,
상기 탄소 보강층 상에 제1 회로패턴을 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.
제8항에 있어서,
상기 제1 감광성 절연층을 관통하는 제2 비아를 형성하는 단계;를 더 포함하는 인쇄회로기판 제조방법.