[go: up one dir, main page]

KR20200028602A - 연결구조체 내장기판 - Google Patents

연결구조체 내장기판 Download PDF

Info

Publication number
KR20200028602A
KR20200028602A KR1020180106862A KR20180106862A KR20200028602A KR 20200028602 A KR20200028602 A KR 20200028602A KR 1020180106862 A KR1020180106862 A KR 1020180106862A KR 20180106862 A KR20180106862 A KR 20180106862A KR 20200028602 A KR20200028602 A KR 20200028602A
Authority
KR
South Korea
Prior art keywords
layer
wiring
connection structure
layers
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180106862A
Other languages
English (en)
Other versions
KR102163059B1 (ko
Inventor
이두환
김용훈
조태제
이진원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180106862A priority Critical patent/KR102163059B1/ko
Priority to US16/203,053 priority patent/US10903170B2/en
Priority to TW108131874A priority patent/TWI727416B/zh
Priority to TW107143333A priority patent/TWI684259B/zh
Priority to JP2018228859A priority patent/JP6744050B2/ja
Priority to CN201910103162.0A priority patent/CN110891368B/zh
Publication of KR20200028602A publication Critical patent/KR20200028602A/ko
Application granted granted Critical
Publication of KR102163059B1 publication Critical patent/KR102163059B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 개시는 복수의 회로층을 포함하는 회로부재, 및 상기 회로부재와 나란하게 배치되며 외부전극을 갖는 수동소자, 를 포함하는 연결구조체; 및 상기 연결구조체를 덮는 절연층, 상기 절연층 상에 배치된 제1배선층, 상기 절연층의 적어도 일부를 관통하며 상기 제1배선층을 상기 복수의 회로층 중 최상측 회로층과 전기적으로 연결하는 제1배선비아, 및 상기 절연층의 적어도 일부를 관통하며 상기 제1배선층을 상기 수동소자의 외부전극과 전기적으로 연결하는 제2배선비아, 를 포함하는 인쇄회로기판; 을 포함하며, 상기 최상측 회로층의 상기 제1배선비아와 접하는 상면은 상기 외부전극의 상기 제2배선비아와 접하는 상면과 코플래너(Coplanar)한, 연결구조체 내장기판에 관한 것이다.

Description

연결구조체 내장기판{PRINTED CIRCUIT BOARD WITH EMBEDDED INTERCONNECT STRUCTURE}
본 개시는 인쇄회로기판 상에 배치된 전자부품들을 전기적으로 연결할 수 있는 연결구조체가 인쇄회로기판 내에 내장된 연결구조체 내장기판에 관한 것이다.
최근 세트(Set)의 고사양화 및 HBM(High Bandwidth Memory) 채용 등으로 다이 투 다이의 전기적 연결을 위한 인터포저(Interposer) 시장이 성장하고 있으며, 현재는 인터포저의 재료로 실리콘이 주류를 이루고 있다. 다만, 실리콘계 인터포저의 경우 인터포저 자체의 재료적인 비용이 클 뿐만 아니라, TSV(Through Silicon Via) 형성이 복잡하고 비용도 크다는 문제점이 있다.
이를 해결하기 위하여, 다이 투 다이의 전기적 연결이 가능한 실리콘계 인터커넥트 브리지(interconnect bridge)를 포함하는 기판이 개발되고 있다. 다만, 실리콘계 인터커넥트 브리지의 경우 브리지의 실리콘 재료와 기판의 올가닉 재료간의 CTE(Coefficient of Thermal Expansion) 미스매치에 의한 신뢰성 이슈가 존재하며, 또한 파워 인테그리티(Power Integrity) 특성이 저하되는 문제가 있다.
본 개시의 여러 목적 중 하나는 기판 상에 실장된 전자부품들을 서로 전기적으로 연결할 수 있는 회로를 포함하는 인터커넥트 연결구조체가 내장되며, 그럼에도 신뢰성 이슈를 해결할 수 있고, 비용 저감도 가능하며, 또한 파워 인테그리티 특성도 개선할 수 있는 새로운 형태의 연결구조체 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 고밀도 회로층을 포함하는 회로부재와 수동부품이 나란하게 배치된 연결구조체를 인쇄회로기판 내에 내장하여 인쇄회로기판 상에 실장된 복수의 전자부품을 전기적으로 연결하는 것이다.
예를 들면, 일례에 따른 연결구조체 내장기판은, 복수의 회로층을 포함하는 회로부재, 및 상기 회로부재와 나란하게 배치되며 외부전극을 갖는 수동소자, 를 포함하는 연결구조체; 및 상기 연결구조체를 덮는 절연층, 상기 절연층 상에 배치된 제1배선층, 상기 절연층의 적어도 일부를 관통하며 상기 제1배선층을 상기 복수의 회로층 중 최상측 회로층과 전기적으로 연결하는 제1배선비아, 및 상기 절연층의 적어도 일부를 관통하며 상기 제1배선층을 상기 수동소자의 외부전극과 전기적으로 연결하는 제2배선비아, 를 포함하는 인쇄회로기판; 을 포함하며, 상기 최상측 회로층의 상기 제1배선비아와 접하는 상면은 상기 외부전극의 상기 제2배선비아와 접하는 상면과 코플래너(Coplanar)한 것일 수 있다.
또는, 일례에 따른 연결구조체 내장기판은, 회로층을 포함하는 회로부재, 및 상기 회로부재와 나란하게 배치되며 외부전극을 갖는 수동소자, 를 포함하는 연결구조체; 상기 연결구조체가 내부에 내장되며, 상기 회로층과 전기적으로 연결되며 상기 회로층 보다 밀도가 낮은 배선층을 포함하는 인쇄회로기판; 및 상기 인쇄회로기판 상에 서로 나란하게 실장되며, 상기 배선층과 각각 전기연결금속을 통하여 전기적으로 연결된 복수의 전자부품; 을 포함하며, 상기 복수의 전자부품은 상기 회로층을 통하여 서로 전기적으로 연결된 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 인쇄회로기판 상에 실장된 전자부품들을 서로 전기적으로 연결할 수 있는 회로를 포함하는 연결구조체가 내장되며, 그럼에도 신뢰성 이슈를 해결할 수 있고, 비용 저감도 가능하며, 또한 파워 인테그리티 특성도 개선할 수 있는 새로운 형태의 연결구조체 내장기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 BGA 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 4는 실리콘 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 5는 유기 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 연결구조체 내장기판의 일례를 개략적으로 나타낸 단면도다.
도 7은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 9는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 10은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 11은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 12는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 13은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 14는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 15는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 16은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 17은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 18은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 20은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 21은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 22a 및 도 22b는 도 9 내지 도 21의 연결구조체 내장기판에 적용될 수 있는 연결구조체의 다른 예들을 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는 스마트 폰(1100)일 수 있다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더보드(1110)가 수용되어 있으며, 마더보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 이들 중 일부는 연결구조체 내장기판(1121)일 수 있다. 연결구조체 내장기판(1121)은 반도체칩이 배치되는 볼그리드 어레이(BGA) 기판 등으로 기능할 수 있다. 이 경우 후술하는 다양한 종류의 인터포저를 생략할 수 있다. 한편, 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 다른 전자기기일 수도 있음은 물론이다.
유기 인터포저를 포함하는 반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이하에서는, 도면을 참조하여 이러한 패키징 기술로 제조되는 유기 인터포저를 포함하는 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 3은 BGA 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
반도체칩 중 그래픽스 프로세싱 유닛(GPU: Graphics Processing Unit)과 같은 어플리케이션 스페셔픽 집적회로(ASIC: Application Specific Integrated Circuit)는 칩 하나 하나의 가격이 매우 높기 때문에 높은 수율로 패키징을 진행하는 것이 매우 중요하다. 이러한 목적으로, 반도체칩의 실장 전에 수천 내지 수십 만개의 접속패드를 재배선할 수 있는 볼 그리드 어레이(BGA: Ball Grid Array) 기판(2210) 등을 먼저 준비하고, GPU(2220) 등의 고가의 같은 반도체칩을 후속적으로 BGA 기판(2210) 상에 표면 실장 기술(SMT: Surface Mounting Technology) 등으로 실장 및 패키징하고, 그 후 최종적으로 메인보드(2110) 상에 실장하고 있다.
한편, GPU(2220)의 경우 고대역폭 메모리(HBM: High Bandwidth Memory)와 같은 메모리(Memory)와의 신호 경로를 최소화하는 것이 필요하며, 이를 위하여 HBM(2220)과 같은 반도체칩을 인터포저(2230) 상에 실장한 후 패키징하고, 이를 GPU(2220)이 실장된 패키지 상에 패키지 온 패키지(POP: Package on Package) 형태로 적층하여 사용하는 것이 이용되고 있다. 다만, 이 경우 장치의 두께가 지나치게 두꺼워 지는 문제가 있으며, 신호 경로 역시 최소화하기에는 한계가 있다.
도 4는 실리콘 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
상술한 문제점을 해결하기 위한 방안으로, 실리콘 인터포저(2250) 상에 GPU(2220)와 같은 제1반도체칩과 HBM(2240)과 같은 제2반도체칩을 나란하게(Side-by-Side) 표면 실장한 후 패키징하는 인터포저 기술로 유기 인터포저를 포함하는 반도체 패키지(2310)를 제조하는 것을 고려해볼 수 있다. 이 경우 인터포저(2250)를 통하여 수천 내지 수십만개의 접속패드를 갖는 GPU(2220)와 HBM(2240)을 재배선할 수 있음은 물론이며, 이들을 최소한의 경로로 전기적으로 연결할 수 있다. 또한, 이러한 유기 인터포저를 포함하는 반도체 패키지(2310)를 다시 BGA 기판(2210) 등에 실장하여 재배선하면, 최종적으로 메인보드(2110)에 실장할 수 있다. 다만, 실리콘 인터포저(2250)의 경우 실리콘 관통 비아(TSV: Through Silicon Via) 등의 형성이 매우 까다로울 뿐 아니라, 제조 비용 역시 상당한바, 대면적화 및 저 코스트화에 불리하다.
도 5는 유기 인터포저 패키지가 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
상술한 문제점을 해결하기 위한 방안으로, 실리콘 인터포저(2250) 대신 유기 인터포저(2260)를 이용하는 것을 고려해볼 수 있다. 예컨대, 유기 인터포저(2260) 상에 GPU(2220)와 같은 제1반도체칩과 HBM(2240)과 같은 제2반도체칩을 나란하게 표면 실장한 후 패키징하는 인터포저 기술로 유기 인터포저를 포함하는 반도체 패키지(2320)를 제조하는 것을 고려해볼 수 있다. 이 경우 인터포저(2260)를 통하여 수천 내지 수십만개의 접속패드를 갖는 GPU(2220)와 HBM(2240)을 재배선할 수 있음은 물론이며, 이들을 최소한의 경로로 전기적으로 연결할 수 있다. 또한, 이러한 유기 인터포저를 포함하는 반도체 패키지(2310)를 다시 BGA 기판(2210) 등에 실장하여 재배선하면, 최종적으로 메인보드(2110)에 실장할 수 있다. 또한, 대면적화 및 저 코스트화에 유리하다.
한편, 이러한 유기 인터포저를 포함하는 반도체 패키지(2320)의 경우 인터포저(2260) 상에 칩(2220, 2240)을 실장한 후 이를 몰딩하는 패키지 공정을 수행하여 제조한다. 이는 몰딩 공정을 진행하지 않으면 핸들링이 되지 않아 BGA 기판(2210) 등과 연결할 수 없기 때문이며, 따라서 몰딩을 통해 강성을 유지하고 있다. 다만, 몰딩 공정을 진행하는 경우, 상술한 바와 같이 인터포저(2260) 및 칩(2220, 2240)의 몰딩재와의 열팽창계수(CTE) 불일치 등의 이유로 워피지 발생, 언더필수지 채움성 악화, 다이와 몰딩재간 크랙 발생 등의 문제가 발생할 수 있다.
연결구조체 내장기판
이하에서는, 인쇄회로기판 상에 실장된 전자부품들을 서로 전기적으로 연결할 수 있는 회로를 포함하는 연결구조체가 내장되며, 그럼에도 신뢰성 이슈를 해결할 수 있고, 비용 저감도 가능하며, 또한 파워 인테그리티 특성도 개선할 수 있는 새로운 형태의 연결구조체 내장기판에 대하여 도면을 참조하여 설명한다.
이하에서 설명하는 연결구조체 내장기판을 BGA 기판 등으로 이용하는 경우, 상술한 별도의 인터포저는 생략할 수 있다.
도 6은 연결구조체 내장기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 연결구조체 내장기판(100A)은 인쇄회로기판(110A), 인쇄회로기판(110A)에 내장된 연결구조체(120A), 및 인쇄회로기판(110A) 상에 배치되며 연결구조체(120A)를 통하여 전기적으로 연결된 제1 및 제2전자부품(130, 140)을 포함한다. 이때, 연결구조체(120A)는 복수의 절연층(121)과 복수의 회로층(122)과 복수의 접속비아층(123)을 포함하며 캐비티(125h)를 갖는 회로부재(125), 캐비티(125h) 내에 배치된 수동소자(126), 및 회로부재(125) 및 수동소자(126) 각각의 적어도 일부를 덮으며 캐비티(125h)의 적어도 일부를 채우는 보강층(127)을 포함한다.
한편, 최근 세트의 고사양화 및 HBM 채용 등으로 부품간 전기적 연결을 위한 인터포저 시장이 성장하고 있으며, 현재는 인터포저의 재료로 실리콘이 주류를 이루고 있다. 다만, 실리콘계 인터포저의 경우 인터포저 자체의 재료적인 비용이 클 뿐만 아니라, TSV 형성이 복잡하고 비용도 크다는 문제점이 있다. 이를 해결하기 위하여, 부품간 전기적 연결이 가능한 실리콘계 인터커넥트 브리지를 포함하는 기판이 개발되고 있다. 다만, 실리콘계 인터커넥트 브리지의 경우 브리지의 실리콘 재료와 기판의 올가닉 재료간의 CTE 미스매치에 의한 신뢰성 이슈가 존재하며, 또한 수동소자를 다이의 파워단에 가깝게 배치하는 것이 어려워, 파워 인테그리티 특성이 저하되는 문제가 있다.
반면, 일례에 따른 연결구조체 내장기판(100A)은 인쇄회로기판(110A) 내에 기본적으로 올가닉 재료를 포함하는 절연층(121)을 베이스로 하며 이러한 절연층(121)에 회로층(122)이 형성된 연결구조체(120A)가 내장되는바, 실리콘계 인터코넥트 브리지와 달리 인쇄회로기판(110A) 내에 내장하더라도 CTE 미스매치에 의한 신뢰성 문제를 해결할 수 있다. 특히, 연결구조체(120A) 내에는 하나 이상의 수동소자(126)가 회로부재(125)와 나란하게 배치된다. 예를 들면, 연결구조체(120A)는 회로부재(125)가 하나 이상의 캐비티(125h)를 가지며, 각각의 캐비티(125h)에는 수동소자(126)가 배치된다. 수동소자(126)는 커패시터, 인덕터 등 다양한 종류일 수 있다. 이와 같이, 연결구조체(120A) 내에 다양한 종류의 수동소자(126)가 내장되며, 이들은 전자부품(130, 140)의 직하에 배치될 수 있는바, 전기적 연결 경로가 매우 짧다. 예컨대, 전자부품(130, 140)의 파워 단에 매우 가깝게 연결될 수 있다. 따라서, 파워 인테그리티 특성 등을 안정적으로 향상시킬 수 있다.
더불어, 연결구조체(120A)는 회로부재(125)와 수동소자(126)를 보강층(127)으로 덮는 형태를 가진다. 이때, 보강층(127)은 절연층(121)보다 엘라스틱 모듈러스가 큰 재료를 포함할 수 있으며, 따라서 연결구조체(120A)에 강성을 부가함으로써 워피지 제어도 가능하다. 예컨대, 올가닉 성분의 회로부재(120)를 단독으로 사용하는 것이 아니라 보강층(127)에 봉합하여 사용하기 때문에, 트랜스퍼 및 적층 과정에서 변형 없이 유지될 수 있으며, 대형 패키지 구조에 적용되더라도 워피지에 대한 문제를 개선할 수 있다.
한편, 인쇄회로기판(110A)은 연결구조체(120A)를 덮는 절연층(111b), 절연층(111b) 상에 배치된 배선층(112b), 및 절연층(111b)의 적어도 일부를 관통하며 배선층(112b)을 복수의 회로층(122) 중 최상측 회로층 및 수동소자(126) 각각의 외부전극(126P)과 각각 전기적으로 연결하는 배선비아층(113b)을 포함하며, 이때 복수의 회로층(122) 중 최상측 회로층의 인쇄회로기판(110A)의 배선비아층(113b)과 접하는 상면은 수동소자(126) 각각의 외부전극(126P)의 인쇄회로기판(110A)의 배선비아층(113b)과 접하는 상면과 코플래너(Coplanar)하다. 따라서, 이들과 접하는 배선비아층(113b)의 절연거리가 일정하며, 언듈레이션 등이 거의 없는바, 그 결과 연결구조체(120A)가 내장되어 있음에도 인쇄회로기판(110A) 내의 연결구조체(120A) 상측에 용이하게 배선층(112b)과 배선비아층(113b)을 형성할 수 있다. 즉, 배선비아층(113b) 중 복수의 회로층(122) 중 최상측 회로층과 연결되는 배선비아와, 수동소자(126) 각각의 외부전극(126P)과 연결되는 배선비아는 높이 또는 두께가 실질적으로 동일할 수 있다.
한편, 인쇄회로기판(110A)은 배선층(112b)의 하측에 배치되며 절연층(111b)으로 적어도 일부가 덮인 배선층(112b)을 더 포함한다. 이때, 배선비아층(113b) 중 절연층(111b)의 적어도 일부를 관통하며 서로 다른 층에 형성된 배선층(112b)을 전기적으로 연결하는 배선비아는 상술한 배선비아층(113b) 중 복수의 회로층(122) 중 최상측 회로층과 연결되는 배선비아, 그리고 수동소자(126) 각각의 외부전극(126P)과 연결되는 배선비아와, 높이가 다를 수 있다. 예컨대, 배선비아층(113b) 중 서로 다른 층에 형성된 배선층(112b)을 전기적으로 연결하는 배선비아의 두께가 배선비아층(113b) 중 복수의 회로층(122) 중 최상측 회로층과 연결되는 배선비아 및 수동소자(126) 각각의 외부전극(126P)과 연결되는 배선비아 보다 높이 또는 두께가 클 수 있다. 다만, 이와 달리, 도 8 내지 도 9와, 도 12 내지 도 13에 도시된 바와 같이, 배선비아층(113b) 중 서로 다른 층에 형성된 배선층(112b)을 전기적으로 연결하는 배선비아의 두께가 배선비아층(113b) 중 복수의 회로층(122) 중 최상측 회로층과 연결되는 배선비아 및 수동소자(126) 각각의 외부전극(126P)과 연결되는 배선비아 보다 높이 또는 두께가 작을 수도 있다. 한편, 여기서 비교하는 배선비아들은 동일한 배선층(112b)과 접하는(또는 일체화된) 배선비아들, 예컨대 전자부품(130, 140)과 연결되는 최상측의 배선층(112b)과 접하는(또는 일체화된) 배선비아들의 비교를 의미한다.
이하에서는, 연결구조체 내장기판의 각각의 구성요소에 대하여 도면을 참조하여 보다 자세히 설명한다.
인쇄회로기판(110A)은 복수의 배선층(112a, 112b, 112c)과 복수의 배선비아층(113a, 113b, 113c)을 포함하는 통상의 PCB(Printed Circuit Board)일 수 있다. 예를 들면, 인쇄회로기판(110A)은 코어 절연층(111a), 코어 절연층(111a)의 양면에 형성된 제1배선층(112a), 코어 절연층(111a)을 관통하며 양측의 제1배선층(112a)을 전기적으로 연결하는 제1배선비아층(113a), 코어 절연층(111a)의 상측으로 빌드업된 한층 이상의 제1빌드업 절연층(111b), 제1빌드업 절연층(111b) 상에 각각 배치된 한층 이상의 제2배선층(112b), 제1빌드업 절연층(111b)을 각각 관통하는 한층 이상의 제2배선비아층(113b), 코어 절연층(111a)의 하측으로 빌드업된 한층 이상의 제2빌드업 절연층(111c), 제2빌드업 절연층(111c) 상에 각각 배치된 한층 이상의 제3배선층(112c), 제2빌드업 절연층(111c)을 각각 관통하는 한층 이상의 제3배선비아층(113c), 제1빌드업 절연층(111b) 상에 배치된 제1최외측 절연층(111d), 및 제2빌드업 절연층(111c) 상에 배치된 제2최외측 절연층(111e)을 포함할 수 있다. 인쇄회로기판(110A)은 유기 인터포저 기능을 포함하는 FCB(Flip Chip Ball Grid Array) 등으로도 기능할 수 있다.
한편, 필요에 따라서 제1배선층(112a)은 코어 배선층으로 명명될 수 있고, 제2 및 제3배선층(112b, 112c)은 각각 제1 및 제2빌드업 배선층으로 명명될 수 있고, 제1배선비아층(113a)은 코어 배선비아층으로 명명될 수 있고, 제2 및 제3배선비아층(113b, 113c)은 제1 및 제2빌드업 배선비아층으로 명명될 수 있다. 또한, 빌드업 절연층이나 최외측 절연층이 단순히 절연층으로 명명될 수도 있다.
코어 절연층(111a)은 인쇄회로기판(110A)의 코어층으로 기능하며, 강성을 부여할 수 있다. 코어 절연층(111a)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 코어 절연층(111a)은 CCL(Copper Clad Laminate)를 통하여 도입될 수 있다. 코어 절연층(111a)은 빌드업 절연층(111b, 111c) 대비 엘라스틱 모듈러스가 클 수 있다. 즉, 코어 절연층(111a)은 우수한 강성을 가질 수 있다. 코어 절연층(111a)은 빌드업 절연층(111b, 111c) 각각의 층보다 두께가 두꺼울 수 있다.
빌드업 절연층(111b, 111c)은 코어 절연층(111a)을 중심으로 양측으로 빌드업을 위하여 도입될 수 있다. 빌드업 절연층(111b, 111c)의 재료 역시 특별히 한정되지 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 빌드업 절연층(111b, 111c)은 코어 절연층(111a)을 기준으로 양측으로 동일하게 빌드업 될 수 있으며, 따라서 동일한 층수를 가질 수 있다. 빌드업 절연층(111b, 111c)의 층수는 특별히 한정되지 않으며, 설계에 따라서 다양하게 변경될 수 있다.
최외측 절연층(111d, 111e)은 인쇄회로기판(110A)의 양측의 최외측에 배치되어, 인쇄회로기판(110A)의 내부 구성요소를 보호할 수 있다. 최외측 절연층(111d, 111e)에는 각각 배선층(112b, 112c)의 일부를 노출시키는 개구부가 복수개 형성될 수 있다. 최외측 절연층(111d, 111e)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 솔더레지스트(Solder Resist)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 상술한 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수도 있다.
배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라서 인쇄회로기판(110A) 내에서 다양한 기능을 수행한다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 각종 패드를 포함할 수 있다. 배선층(112a, 112b, 112c)의 형성물질로는 각각 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.
배선비아층(113a, 113b, 113c)은 서로 다른 층에 형성된 배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 인쇄회로기판(110A) 내에 전기적 경로를 형성시킨다. 배선비아층(113a, 113b, 113c) 각각은 복수의 배선비아를 포함할 수 있다. 배선비아층(113a, 113b, 113c) 각각의 배선비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 배선비아층(113a, 113b, 113c)은 해당 층의 설계 디자인에 따라서 인쇄회로기판(110A) 내에서 다양한 기능을 수행한다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 배선비아층(113a, 113b, 113c) 각각의 배선비아는 도전성 물질로 채워진 필디드 타입일 수도 있고, 비아의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 제1배선비아층(113a)의 배선비아는 각각 모래시계, 원기둥 등의 형상을 가질 수 있으며, 제2 및 제3배선비아층(113b, 113c) 각각의 배선비아는 서로 반대 방향의 테이퍼 형상을 가질 수 있다.
인쇄회로기판(110A)은 전자부품(130, 140)이 배치되는 최외측으로 제1최외측 절연층(111d)에 형성된 복수의 개구부를 통하여 각각 적어도 일부가 노출되는 복수의 제1패드(112bP)를 포함할 수 있다. 일례에서는, 복수의 제1패드(112bP)는 제2배선층(112b)의 일부일 수 있다. 복수의 제1패드(112bP)는 제2배선비아층(113b)의 복수의 배선비아를 통하여 연결구조체(120A)의 회로부재(125)의 회로층(122) 및/또는 수동소자(126) 각각의 외부전극(126P)과 전기적으로 연결될 수 있다. 복수의 제1패드(112bP)는 복수의 제1전기연결금속(150)을 매개로 전자부품(130, 140)와 전기적으로 연결될 수 있다. 이러한 경로를 따라서, 전자부품(130, 140)은 연결구조체(120A)의 직상에 배치되어, 연결구조체(120A)의 회로부재(125)의 회로층(122) 및/또는 수동소자(126) 각각의 외부전극(126P)과 전기적으로 연결될 수 있다.
인쇄회로기판(110A)은 내부에 내장된 복수의 제2패드(112aP)를 포함할 수 있다. 일례에서는, 복수의 제2패드(112aP)는 제1배선층(112a)의 일부일 수 있다. 다만, 연결구조체(120A)가 코어 절연층(111a)이 아닌 제1빌드업 절연층(111b) 상에 배치되는 경우에는, 제2배선층(112b)의 일부일 수도 있다. 복수의 제2패드(112aP)는 제2전기연결금속(160)을 매개로 연결구조체(120A)의 백사이드 회로층(128)과 전기적으로 연결될 수 있다. 즉, 연결구조체(120A)는 인쇄회로기판(110A)의 전자부품(130, 140)이 실장되는 상측 뿐만 아니라, 하측으로도 전기적으로 연결될 수 있다.
연결구조체(120A)는 인쇄회로기판(110A)의 코어 절연층(111a) 상에 배치되어 제1빌드업 절연층(111b)에 의하여 매립될 수 있다. 연결구조체(120A)의 고정을 위해서 필요에 따라서 에폭시 수지와 같은 언더필 수지(170)가 코어 절연층(111a) 상에 형성될 수 있다. 일례에서는, 연결구조체(120A)가 하나 이상의 캐비티(125h)를 갖는 회로부재(125), 캐비티(125h) 내에 각각 배치된 하나 이상의 수동소자(126), 및 회로부재(125) 및 수동소자(126) 각각의 적어도 일부를 덮으며 캐비티(125h)의 적어도 일부를 채우는 보강층(127)을 포함한다. 또한, 연결구조체(120A)는 보강층(127) 상에 배치된 백사이드 회로층(128), 및 보강층(127)의 적어도 일부를 관통하며 백사이드 회로층(128)을 회로부재(125)의 회로층(122) 및 수동소자(126)의 외부전극(126P)과 전기적으로 연결하는 백사이드 접속비아층(129)을 포함한다.
회로부재(125)는 인쇄회로기판(110A) 상에 나란하게 실장된 전자부품(130, 140)을 서로 전기적으로 연결한다. 즉, 전자부품(130, 140)은 회로부재(125)의 회로층(122) 등을 통하여 서로 전기적으로 연결된다. 회로부재(125)는 복수의 절연층(121), 복수의 절연층(121)에 각각 배치된 복수의 회로층(122), 및 복수의 절연층을 각각 관통하며 복수의 회로층(122)을 서로 전기적으로 연결하는 복수의 접속비아층(123)을 포함한다. 캐비티(125h)는 각각 복수의 절연층(121)의 적어도 일부를 관통할 수 있다. 예를 들면, 각각 복수의 절연층(121)을 모두 관통할 수 있다.
절연층(121)은 절연물질을 포함할 수 있으며, 이때 절연물질은 PID(Photo Image-able Dielectric)일 수 있다. 절연층(121)의 층수는 특별히 제한되지 않으며, 설계에 따라서 다양하게 변경될 수 있다. 절연층(121)의 각각의 층은 서로 경계가 구분될 수도 있고, 불확실할 수도 있다.
회로층(122)은 실질적으로 전자부품(130, 140)을 서로 전기적으로 연결한다. 회로층(122)은 해당 층의 설계에 따라서 다양한 기능을 수행할 수 있으나, 적어도 신호 패턴과 신호 패드를 포함한다. 회로층(122)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다. 회로층(122)의 층수 역시 특별히 제한되지 않으며, 설계에 따라서 다양하게 변경될 수 있다.
접속비아층(123)은 서로 다른 층에 형성된 회로층(122)을 전기적으로 연결시키며, 그 결과 회로부재(125) 내에 전기적 경로를 형성시킨다. 접속비아층(123) 각각은 복수의 접속비아를 포함할 수 있다. 접속비아층(123) 각각의 접속비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 접속비아층(123)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있으나, 적어도 신호 비아를 포함한다. 접속비아층(123) 각각의 접속비아는 도전성 물질로 채워진 필디드 타입일 수도 있고, 비아의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 접속비아층(123) 각각의 접속비아는 서로 동일한 방향의 테이퍼 형상을 가질 수 있다.
절연층(121)의 재료로 PID를 사용하는 경우 절연층(121)의 두께를 최소화할 수 있으며, 포토 비아홀을 형성할 수 있는바, 회로층(122)과 접속비아층(123)을 용이하게 고밀도로 설계할 수 있다. 예를 들면, 회로층(122)과 접속비아층(123)은 인쇄회로기판(110A)의 배선층(112a, 112b, 112c)과 배선비아층(113a, 113b) 보다 고밀도로 설계할 수 있다. 구체적으로, 회로층(122) 각각의 두께는 배선층(112a, 112b, 112c) 각각의 두께보다 얇을 수 있으며, 상/하 간격이 더 좁을 수 있다. 또한, 접속비아층(123) 각각의 접속비아의 크기는 배선비아층(113a, 113b, 113c) 각각의 배선비아의 크기보다 작을 수 있으며, 높이 또는 두께 역시 더 얇을 수 있고, 또한 보다 파인 피치(Fine Pitch)로 비아간 피치가 더 좁을 수 있다. 절연층(121)의 절연물질로 다른 물질을 사용하는 경우라도, 회로층(122)과 접속비아층(123)은 인쇄회로기판(110A)의 배선층(112a, 112b, 112c)과 배선비아층(113a, 113b) 보다 고밀도로 설계함이 바람직하다.
수동소자(126)는 하나 또는 복수 개일 수 있다. 각각의 수동소자(126)는 서로 동일하거나 상이할 수 있다. 수동소자(126)는 각각 회로부재(125)의 캐비티(125h)에 배치될 수 있다. 필요에 따라서는 복수의 수동소자(126)가 하나의 캐비티(125h)에 배치될 수도 있다. 수동소자(126)는 커패시터, 인덕터 등의 공지의 수동소자일 수 있다. 수동소자(126)는 각각 외부전극(126P)을 가질 수 있다. 즉, 수동소자(126)는 각각이 독립된 칩형 부품일 수 있다. 전자부품(130, 140) 중 적어도 하나는 적어도 하나의 수동소자(126)의 직상에 배치되는 것이 바람직하며, 바람직하게는 전자부품(130, 140) 각각의 직하에 수동소자(126)의 적어도 하나 이상 배치되는 것이 바람직하다. 이러한 배치를 통해서 최소한의 전기적 경로를 제공할 수 있으며, 전원공급 안정성 등을 도모할 수 있다.
보강층(127)은 캐비티(125h) 각각의 적어도 일부를 채우며, 회로부재(110)와 수동소자(126) 각각의 적어도 일부를 덮는다. 보강층(127)은 회로부재(125)와 수동소자(126)를 보호할 수 있으며, 특히 연결구조체(120A)에 강성을 부여할 수 있다. 즉, 회로부재(125)의 절연층(121)은 고밀도 설계에 적합한 재료를 사용하고, 대신 문제되는 강성은 보강층(127)을 통하여 도모할 수 있다. 즉, 보강층(127)은 절연층(121) 대비 엘라스틱 모듈러스가 큰 재료를 포함할 수 있다. 보강층(127)의 재료로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF 등이 사용될 수 있다.
백사이드 회로층(128)과 백사이드 접속비아층(129)은 연결구조체(120A)가 인쇄회로기판(110A)의 하측으로도 전기적으로 연결될 수 있도록 해준다. 즉, 연결구조체(120A)의 회로부재(125)의 회로층(122)과 수동소자(126)의 외부전극(126P)이 인쇄회로기판(110A)의 하측의 배선층(112a, 112c)과 전기적으로 연결될 수 있도록 한다. 백사이드 회로층(128)은 제2전기연결금속(160)을 매개로 인쇄회로기판(110A)의 제2패드(112aP)와 기적으로 연결될 수 있다. 백사이드 회로층(128)과 백사이드 접속비아층(129)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 이들 역시 설계에 따라서 다양한 기능을 수행할 수 있다. 백사이드 접속비아층(129)의 접속비아는 도전성 물질로 채워진 필디드 타입일 수도 있고, 비아의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 또한, 접속비아층(123)의 접속비아와 동일한 방향의 테이퍼 형상을 가질 수 있다. 백사이드 회로층(128)과 백사이드 접속비아층(129)의 두께, 크기, 피치 등은 회로층(122)과 접속비아층(123)의 두께, 크기, 피치 등 보다 클 수 있다. 즉, 상대적으로 저밀도로 형성될 수 있다.
한편, 연결구조체(120A)는 공지의 캐리어를 이용하여 형성할 수 있다. 예를 들면, 먼저, 캐리어 상에 도금 공정으로 회로층(122)을 형성하고, PID 도포 및 경화 등으로 절연층(111)을 형성하고, 포토리소그래피 방법으로 절연층(111)을 관통하는 비아홀을 형성한 후, 도금으로 다시 회로층(122)과 접속비아층(113)을 형성하고, 이러한 과정을 반복하여, 회로부재(125)를 형성할 수 있다. 회로부재(125)의 회로층(122)과 접속비아층(123)은 일부 영역에만 형성하며, 일부 영역은 절연층(121)만 적층하여 둘 수 있다. 한편, 노출된 회로층(122)을 이용하여 회로의 이상 유무를 확인하는 전기검사를 수행할 수 있다. 즉, 회로층(122)은 전기검사를 위한 회로패턴을 포함할 수도 있다. 다음으로, 회로부재(125)의 회로층(122)과 접속비아층(123)을 형성하지 않은 영역에 포토리소그래피 방법이나 레이저 드릴 등으로 하나 이상의 캐비티(125h)를 형성하고, 각각의 캐비티(125h)에 수동소자(126)를 배치할 수 있다. 다음으로, 보강층(127)을 이용하여 회로부재(125)와 수동소자(126) 각각의 적어도 일부를 덮으며, 캐비티(125h)의 적어도 일부를 채울 수 있다. 보강층(127)은 ABF 등을 라미네이션한 후 경화하는 방법으로 형성할 수 있다. 추가적으로, 보강층(127)의 적어도 일부를 관통하는 백사이드 접속비아층(129)을 위한 비아홀을 레어저 드릴 및/또는 기계적 드릴 등을 이용하여 형성하고, 도금 공정으로 백사이드 접속비아층(129)과 백사이드 회로층(128)을 형성할 수 있다. 일련의 과정으로 연결구조체(120A)가 형성될 수 있다.
전자부품(130, 140)은 각각 반도체칩일 수 있다. 이때, 반도체칩은 각각 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)를 포함할 수 있다. 이때 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리, HBM(High Bandwidth Memory) 등의 메모리 칩이나, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩, 또는 PMIC(Power Management IC)와 같은 다른 종류일 수도 있음은 물론이다. 제한되지 않는 예로서, 제1전자부품(130)은 AP 등의 프로세서 칩을 포함할 수 있고, 제2전자부품(140)은 HBM 등의 메모리 칩을 포함할 수 있으나, 이에 한정되는 것은 아니다.
전자부품(130, 140)은 각각 액티브 웨이퍼를 기반으로 형성된 것일 수 있으며, 이 경우 각각의 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 각각의 바디에는 전자부품(130, 140)을 다른 구성요소와 전기적으로 연결하기 위한 접속패드가 형성될 수 있으며, 접속패드는 알루미늄(Al), 구리(Cu) 등의 도전성 물질을 포함할 수 있다. 전자부품(130, 140)은 각각 베어 다이(bare die)일 수 있으며, 이 경우 접속패드 상에 범프(130b, 140b)가 배치되어 제1전기연결금속(150)을 매개로 인쇄회로기판(110A)에 실장될 수 있다. 즉, 제1전기연결금속(150)을 매개로 인쇄회로기판(110A)의 연결구조체(120A) 상에 배치된 제2배선층(112b)과 전기적으로 연결될 수 있으며, 결과적으로 연결구조체(120A) 상의 제2배선비아층(113b)을 통하여 연결구조체(120A)와 전기적으로 연결될 수 있다. 전자부품(130, 140)은 각각 패키지드 다이(packaged die)일 수 있으며, 이 경우 접속패드 상에 별도의 절연층과 재배선층이 더 형성될 수 있으며, 범프(130b, 140b)는 재배선층과 연결될 수 있다.
제1전기연결금속(150)은 각각 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1전기연결금속(150)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1전기연결금속(150)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
제2전기연결금속(160)은 각각 저융점 금속을 포함하는 페이스트, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더(solder)를 포함하는 페이스트로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 그 외에도, 기타 공지의 도전성 페이스트를 이용할 수도 있다.
도 7은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100B)은 일례에 따른 연결구조체 내장기판(100A)에 있어서, 인쇄회로기판(110A) 대신 인쇄회로기판(110B)이 배치되며, 인쇄회로기판(110B)은 코어 절연층(111a)과 제1배선비아층(113a)이 생략되며, 제1배선층(112a)의 층수가 줄어든다. 즉, 인쇄회로기판(110B)은 코어리스 공법을 통하여 제조되는 코어리스 기판일 수 있다. 한편, 도면에서는 제1빌드업 절연층(111b) 하측에 제2빌드업 절연층(111c)이 빌드업된 코어리스 구조로 도시하였으나, 이와 달리 제1빌드업 절연층(111b) 만을 더 많이 빌드업 한 코어리스 구조로 변형될 수도 있다. 이 경우, 제1배선비아층(113a) 만이 존재하는바, 배선비아의 테이퍼 방향이 모두 동일할 수 있다. 또는, 제1빌드업 절연층(111b)과 제2빌드업 절연층(111c)의 수를 다르게 할 수도 있다. 예컨대, 제2빌드업 절연층(111c)은 한 층으로만 구현하고, 나머지는 제1빌드업 절연층(111b)을 더 많이 빌드업 하는 것으로 변형될 수도 있다. 이 경우, 최하측의 배선비아만 테이퍼 방향이 반대 방향일 수 있다. 그 외에 다른 설명은 도 6 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 8은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100C)은 일례에 따른 연결구조체 내장기판(100A)에 있어서, 인쇄회로기판(110A) 대신 인쇄회로기판(110C)이 배치되며, 인쇄회로기판(110C)의 제1빌드업 절연층(111b)에 캐비티(111bh)가 형성되며, 캐비티(111bh)에 연결구조체(120A)가 배치된다. 이는, 캐비티(111bh)가 형성된 한층 이상의 제1빌드업 절연층(111b)을 적층하고, 연결구조체(120A)를 캐비티(111bh)에 배치한 후, 한층 이상의 제1빌드업 절연층(111b)을 추가로 적층함으로써 구현할 수 있다. 또는, 한층 이상의 제1빌드업 절연층(111b)을 적층하고, 그 후 캐비티(111bh)를 가공하고, 연결구조체(120A)를 캐비티(111bh)에 배치한 후, 한층 이상의 제1빌드업 절연층(111b)을 추가로 적층함으로써 구현할 수 있다. 그 외에 다른 설명은 도 6 및 도 7 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 9는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100D)은 다른 일례에 따른 연결구조체 내장기판(100C)에 있어서, 인쇄회로기판(110C) 대신 인쇄회로기판(110D)이 배치되며, 인쇄회로기판(110D)은 코어 절연층(111a)과 제1배선비아층(113a)이 생략되며, 제1배선층(112a)의 층수가 줄어든다. 즉, 인쇄회로기판(110D)은 코어리스 공법을 통하여 제조되는 코어리스 기판일 수 있다. 그 외에 다른 설명은 도 6 내지 도 8 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 10은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100E)은 일례에 따른 연결구조체 내장기판(100A)에 있어서, 인쇄회로기판(110A) 대신 인쇄회로기판(110E)이 배치되며, 인쇄회로기판(110E)에는 연결구조체(120A) 대신 백사이드 회로층(128)과 백사이드 접속비아층(129)이 생략된 연결구조체(120B)가 내장된다. 인쇄회로기판(110B)은 내부에 내장된 금속층(112aM)을 포함하며, 금속층(112aM)은 코어 절연층(111a)에 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1빌드업 절연층(111b) 중 어느 하나에 배치될 수도 있다. 연결구조체(120B)는 금속층(112aM) 상에 배치되어 인쇄회로기판(110B) 내에 내장된다. 예를 들면, 연결구조체(120B)는 보강층(127)의 전자부품(130, 140)과 마주하는 측의 반대측 면인 하면이 금속층(112aM)에 접착제(165)를 매개로 부착될 수 있다. 금속층(112aM)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 포함할 수 있다. 접착제(165)는 공지의 도전성 페이스트나 솔더 페이스트 등일 수 있다. 그 외에 다른 설명은 도 6 내지 도 9 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 11은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100F)은 다른 일례에 따른 연결구조체 내장기판(100E)에 있어서, 인쇄회로기판(110E) 대신 인쇄회로기판(110F)이 배치되며, 인쇄회로기판(110F)은 코어 절연층(111a)과 제1배선비아층(113a)이 생략되며, 제1배선층(112a)의 층수가 줄어든다. 즉, 인쇄회로기판(110B)은 코어리스 공법을 통하여 제조되는 코어리스 기판일 수 있다. 그 외에 다른 설명은 도 6 내지 도 10 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 12는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100G)은 다른 일례에 따른 연결구조체 내장기판(100E)에 있어서, 인쇄회로기판(110E) 대신 인쇄회로기판(110G)이 배치되며, 인쇄회로기판(110G)의 제1빌드업 절연층(111b)에 캐비티(111bh)가 형성되며, 캐비티(111bh)에 연결구조체(120B)가 배치된다. 이는, 캐비티(111bh)가 형성된 한층 이상의 제1빌드업 절연층(111b)을 적층하고, 연결구조체(120B)를 캐비티(111bh)에 배치한 후, 한층 이상의 제1빌드업 절연층(111b)을 추가로 적층함으로써 구현할 수 있다. 또는, 한층 이상의 제1빌드업 절연층(111b)을 적층하고, 그 후 캐비티(111bh)를 가공하고, 연결구조체(120B)를 캐비티(111bh)에 배치한 후, 한층 이상의 제1빌드업 절연층(111b)을 추가로 적층함으로써 구현할 수 있다. 그 외에 다른 설명은 도 6 및 도 11 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 13은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100H)은 다른 일례에 따른 연결구조체 내장기판(100G)에 있어서, 인쇄회로기판(110G) 대신 인쇄회로기판(110H)이 배치되며, 인쇄회로기판(110H)은 코어 절연층(111a)과 제1배선비아층(113a)이 생략되며, 제1배선층(112a)의 층수가 줄어든다. 즉, 인쇄회로기판(110H)은 코어리스 공법을 통하여 제조되는 코어리스 기판일 수 있다. 그 외에 다른 설명은 도 6 내지 도 12 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 14는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 15는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 16은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 17은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100I, 100J, 100K, 100L)은 각각 다른 일례에 따른 연결구조체 내장기판(100A, 100C, 100E, 100G)에 있어서, 인쇄회로기판(110A, 110C, 110E, 110G) 대신 인쇄회로기판(110I, 110J, 110K, 110L)이 배치된다. 인쇄회로기판(110I, 110J, 110K, 110L)은 코어 절연층(111a)의 두께가 더욱 두꺼우며, 보다 많은 층 수의 빌드업 절연층(111b, 111c)과 배선층(112b, 112c)과 배선비아층(113b, 113c)을 포함한다. 코어 절연층(111a)의 두께는 제1빌드업 절연층(111b)의 전체 두께 및/또는 제2빌드업 절연층(111c)의 전제 두께보다 두꺼울 수 있다. 코어 절연층(111a)의 두께가 상당한바, 제1배선비아층(113a)은 수직의 원기둥 형태의 관통홀의 벽면을 따라서 컨포멀 형태로 도전성 물질(113a1)이 도금으로 형성된, PHT(Plated Through Hole)일 수 있다. 이때, 도전성 물질(113a1) 사이의 관통홀의 공간은 플러깅 물질(113a2)로 채워질 수 있다. 플러깅 물질(113a2)은 절연재나 도전성 잉크와 같은 공지의 플러깅재를 채용할 수 있다. 한편, 인쇄회로기판(110I, 110J, 110K, 110L)은 연결구조체(120A, 120B)가 코어 절연층(111a)이 아닌 제1빌드업 절연층(111b) 상에 배치된다. 즉, 제2배선층(112b) 중 어느 한 층이 연결구조체(120A)의 실장을 위한 패드(112bP')를 포함하거나, 또는 금속층(112bM)이 제1빌드업 절연층(111b) 중 어느 한 층 상에 배치된다. 한편, 인쇄회로기판(110I, 110J, 110K, 110L)은 전자부품(130, 140)과의 연결을 위한 제1전기연결금속(150)이 언더범프금속(155)을 매개로 상술한 제1패드(112bP)와 연결될 수 있다. 즉, 최외측 절연층(111d)의 복수의 제1패드(112bP)를 각각 노출시키는 복수의 개구부에 각각 복수의 언더범프금속(155)이 형성될 수 있으며, 제1전기연결금속(150)은 각각 언더범프금속(155)과 연결될 수 있다. 이를 통해서 우수한 신뢰성을 확보할 수 있다. 그 외에 다른 설명은 도 6 내지 도 13 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 18은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 20은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 21은 연결구조체 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 연결구조체 내장기판(100M, 100N, 100O, 100P)은 각각 다른 일례에 따른 연결구조체 내장기판(100I, 100J, 100K, 100L)에 있어서, 인쇄회로기판(110I, 110J, 110K, 110L) 대신 인쇄회로기판(110M, 110N, 110O, 110P)이 배치된다. 인쇄회로기판(110M, 110N, 110O, 110P)은 각각 연결구조체(120A, 120B)가 복수 층의 제1빌드업 절연층(111b)이 아닌 하나의 층의 제1빌드업 절연층(111b)에 매립되거나, 또는 연결구조체(120A, 120B)가 배치되는 캐비티(112bh)가 복수 층의 제1빌드업 절연층(111b)이 아닌 하나의 층의 제1빌드업 절연층(111b)을 관통한다. 그 외에 다른 설명은 도 6 내지 도 17 등을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 22a 및 도 22b는 도 9 내지 도 21의 연결구조체 내장기판에 적용될 수 있는 연결구조체의 다른 예들을 개략적으로 나타낸 단면도다.
도면을 참조하면, 보강층(127)은 필요에 따라서 복수의 보강층(127a, 127b)으로 구성될 수 있다. 예를 들면, 캐비티(125h) 각각의 적어도 일부를 채우며 수동소자(126) 각각의 적어도 일부를 덮는 제1보강층(127a), 및 회로부재(110)와 제1보강층 각각의 적어도 일부를 덮는 제2보강층(127b)을 포함할 수 있다. 제1 및 제2보강층(127a, 127b)은 서로 다른 재료를 포함하는바, 경계가 구분될 수 있다. 제1보강층(127a) 대비 제2보강층(127b)의 강성이 우수할 수 있다. 즉, 제2보강층(127b)은 제1보강층(127a) 대비 엘라스틱 모듈러스가 클 수 있다. 제한되지 않는 일례로써, 제1보강층(127a)은 ABF나 PID 등일 수 있고, 제2보강층(127b)은 프리프레그 또는 무기재료 계열일 수 있다. 필요에 따라서는, 제2보강층(127b)의 일부는 강성 보강을 위하여 금속일 수 있으며, 이 경우에는 절연물질을 적절히 배치하여 회로층(122)이나 외부전극(126P)과의 전기적 절연을 도모함이 바람직하다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 유기 인터포저를 포함하는 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (18)

  1. 복수의 회로층을 포함하는 회로부재, 및 상기 회로부재와 나란하게 배치되며 외부전극을 갖는 수동소자, 를 포함하는 연결구조체; 및
    상기 연결구조체를 덮는 절연층, 상기 절연층 상에 배치된 제1배선층, 상기 절연층의 적어도 일부를 관통하며 상기 제1배선층을 상기 복수의 회로층 중 최상측 회로층과 전기적으로 연결하는 제1배선비아, 및 상기 절연층의 적어도 일부를 관통하며 상기 제1배선층을 상기 수동소자의 외부전극과 전기적으로 연결하는 제2배선비아, 를 포함하는 인쇄회로기판; 을 포함하며,
    상기 최상측 회로층의 상기 제1배선비아와 접하는 상면은 상기 외부전극의 상기 제2배선비아와 접하는 상면과 코플래너(Coplanar)한,
    연결구조체 내장기판.
  2. 제 1 항에 있어서,
    상기 연결구조체는 상기 회로부재 및 상기 수동소자 각각의 적어도 일부를 덮는 보강층을 더 포함하는,
    연결구조체 내장기판.
  3. 제 2 항에 있어서,
    상기 회로부재는 상기 수동소자가 배치되는 캐비티를 가지며,
    상기 보강층은 상기 캐비티의 적어도 일부를 채우는,
    연결구조체 내장기판.
  4. 제 3 항에 있어서,
    상기 보강층은 상기 캐비티의 적어도 일부를 채우며 상기 수동소자의 적어도 일부를 덮는 제1보강층, 및 상기 회로부재 및 상기 제1보강층 각각의 적어도 일부를 덮는 제2보강층을 포함하며,
    상기 제2보강층은 상기 제1보강층 보다 엘라스틱 모듈러스가 큰,
    연결구조체 내장기판.
  5. 제 2 항에 있어서,
    상기 연결구조체는 상기 보강층의 하면 상에 배치된 백사이드 회로층, 및 상기 보강층의 적어도 일부를 관통하며 상기 백사이드 회로층을 상기 복수의 회로층 중 최하측 회로층 및 상기 수동소자의 외부전극과 각각 전기적으로 연결하는 백사이드 접속비아층, 을 더 포함하는,
    연결구조체 내장기판.
  6. 제 5 항에 있어서,
    상기 인쇄회로기판 내의 상기 연결구조체 하측에는 복수의 패드가 배치되며,
    상기 연결구조체는 상기 복수의 패드 상에 배치되며,
    상기 백사이드 회로층은 상기 복수의 패드와 전기연결금속을 통하여 연결된,
    연결구조체 내장기판.
  7. 제 2 항에 있어서,
    상기 인쇄회로기판 내의 상기 연결구조체 하측에는 금속층이 배치되며,
    상기 연결구조체는 상기 금속층 상에 배치되며,
    상기 보강층의 하면은 상기 금속층에 접착제를 통하여 부착된,
    연결구조체 내장기판.
  8. 제 2 항에 있어서,
    연결구조체는 상기 복수의 회로층이 각각 배치된 복수의 절연층, 및 상기 복수의 절연층을 각각 관통하며 상기 복수의 회로층을 서로 전기적으로 연결하는 복수의 접속비아층, 을 더 포함하며,
    상기 복수의 절연층 중 최상측 절연층의 상면은 상기 최상측 회로층의 상면 및 상기 외부전극의 상면과 코플래너(Coplanar)한,
    연결구조체 내장기판.
  9. 제 8 항에 있어서,
    상기 복수의 절연층은 각각 감광성 절연물질을 포함하는,
    연결구조체 내장기판.
  10. 제 8 항에 있어서,
    상기 보강층은 상기 복수의 절연층 각각 보다 엘라스틱 모듈러스가 큰,
    연결구조체 내장기판.
  11. 제 8 항에 있어서,
    상기 복수의 회로층은 각각 상기 제1배선층 보다 고밀도로 설계된,
    연결구조체 내장기판.
  12. 제 11 항에 있어서,
    상기 복수의 접속비아층 각각의 접속비아는 상기 제1 및 제2배선비아 보다 높이가 작으며, 비아간 피치가 작은,
    연결구조체 내장기판.
  13. 제 1 항에 있어서,
    상기 인쇄회로기판은 상기 제1배선층의 하측에 배치되며 상기 절연층으로 적어도 일부가 덮인 제2배선층, 및 상기 절연층의 적어도 일부를 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제3배선비아, 를 더 포함하며,
    상기 제1 및 제2배선비아는 각각 상기 제3배선비아와 높이가 상이한,
    연결구조체 내장기판.
  14. 제 1 항에 있어서,
    상기 인쇄회로기판은 코어 절연층, 상기 코어 절연층의 양면에 배치된 코어 배선층, 상기 코어 절연층을 관통하며 서로 다른 층에 배치된 상기 코어 배선층을 전기적으로 연결하는 코어 배선비아층, 상기 코어 절연층의 상측으로 빌드업된 복수의 제1빌드업 절연층, 상기 복수의 제1빌드업 절연층 상에 각각 배치된 복수의 제1빌드업 배선층, 상기 복수의 제1빌드업 절연층을 각각 관통하며 서로 다른 층에 배치된 코어 배선층과 복수의 제1빌드업 배선층을 전기적으로 연결하는 복수의 제1빌드업 배선비아층, 상기 코어 절연층의 하측으로 빌드업된 복수의 제2빌드업 절연층, 상기 복수의 제2빌드업 절연층 상에 각각 배치된 복수의 제2빌드업 배선층, 및 상기 복수의 제2빌드업 절연층을 각각 관통하며 서로 다른 층에 배치된 코어 배선층과 복수의 제2빌드업 배선층을 전기적으로 연결하는 복수의 제2빌드업 배선비아층, 을 포함하며,
    상기 복수의 제1빌드업 절연층은 상기 절연층을 포함하고, 상기 복수의 제1빌드업 배선층은 상기 제1배선층을 포함하고, 상기 복수의 제1빌드업 배선비아층은 상기 제1 및 제2배선비아를 포함하며,
    상기 코어 절연층은 상기 복수의 제1빌드업 배선층 또는 상기 복수의 제2빌드업 배선층 보다 두께가 두꺼우며,
    상기 코어 배선층은 상기 코어 절연층을 관통하는 관통홀의 벽면에 배치된 도전성 물질 및 상기 관통홀의 도전성 물질 사이를 채우는 플러깅 물질을 포함하는,
    연결구조체 내장기판.
  15. 회로층을 포함하는 회로부재, 및 상기 회로부재와 나란하게 배치되며 외부전극을 갖는 수동소자, 를 포함하는 연결구조체;
    상기 연결구조체가 내부에 내장되며, 상기 회로층과 전기적으로 연결되며 상기 회로층 보다 밀도가 낮은 배선층을 포함하는 인쇄회로기판; 및
    상기 인쇄회로기판 상에 서로 나란하게 실장되며, 상기 배선층과 각각 전기연결금속을 통하여 전기적으로 연결된 복수의 전자부품; 을 포함하며,
    상기 복수의 전자부품은 상기 회로층을 통하여 서로 전기적으로 연결된,
    연결구조체 내장기판.
  16. 제 15 항에 있어서,
    상기 복수의 전자부품 중 적어도 하나는 상기 수동소자의 직상에 배치되어상기 배선층을 통하여 상기 수동소자의 외부전극과 전기적으로 연결된,
    연결구조체 내장기판.
  17. 제 15 항에 있어서,
    상기 인쇄회로기판은 상기 연결구조체를 덮는 절연층을 더 포함하며,
    상기 배선층은 상기 절연층 상에 배치되며,
    상기 배선층은 상기 절연층의 적어도 일부를 관통하는 배선비아층을 통하여 상기 회로부재의 회로층 및 상기 수동소자의 외부전극과 각각 전기적으로 연결된,
    연결구조체 내장기판.
  18. 제 17 항에 있어서,
    상기 인쇄회로기판은, 상기 절연층 상에 배치되며 상기 배선층의 적어도 일부를 각각 노출시키는 복수의 개구부를 갖는 최외측 절연층, 및 상기 최외측 절연층의 복수의 개구부에 각각 배치되며 상기 노출된 배선층과 각각 연결된 복수의 언더범프금속, 을 더 포함하며,
    상기 전기연결금속은 각각 상기 언더범프금속과 연결된,
    연결구조체 내장기판.
KR1020180106862A 2018-09-07 2018-09-07 연결구조체 내장기판 Active KR102163059B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180106862A KR102163059B1 (ko) 2018-09-07 2018-09-07 연결구조체 내장기판
US16/203,053 US10903170B2 (en) 2018-09-07 2018-11-28 Substrate having embedded interconnect structure
TW108131874A TWI727416B (zh) 2018-09-07 2018-12-04 具有嵌入式內連線結構之基板
TW107143333A TWI684259B (zh) 2018-09-07 2018-12-04 具有嵌入式內連線結構之基板
JP2018228859A JP6744050B2 (ja) 2018-09-07 2018-12-06 連結構造体内蔵基板
CN201910103162.0A CN110891368B (zh) 2018-09-07 2019-02-01 具有嵌入式互连结构的基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180106862A KR102163059B1 (ko) 2018-09-07 2018-09-07 연결구조체 내장기판

Publications (2)

Publication Number Publication Date
KR20200028602A true KR20200028602A (ko) 2020-03-17
KR102163059B1 KR102163059B1 (ko) 2020-10-08

Family

ID=69720086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106862A Active KR102163059B1 (ko) 2018-09-07 2018-09-07 연결구조체 내장기판

Country Status (5)

Country Link
US (1) US10903170B2 (ko)
JP (1) JP6744050B2 (ko)
KR (1) KR102163059B1 (ko)
CN (1) CN110891368B (ko)
TW (2) TWI684259B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148846A (ko) * 2020-05-29 2021-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11894318B2 (en) 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
WO2024072186A1 (ko) * 2022-09-29 2024-04-04 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
US11963311B2 (en) 2021-12-01 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US12309924B2 (en) 2021-03-30 2025-05-20 Samsung Electro-Mechanics Co., Ltd. Connection structure embedded substrate and substrate structure including the same
WO2025150898A1 (ko) * 2024-01-10 2025-07-17 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
WO2021040877A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Molded silicon interconnects in bridges for integrated-circuit packages
US11594498B2 (en) * 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11552015B2 (en) * 2020-06-12 2023-01-10 Qualcomm Incorporated Substrate comprising a high-density interconnect portion embedded in a core layer
KR20220001643A (ko) * 2020-06-30 2022-01-06 삼성전자주식회사 반도체 패키지
KR20220015573A (ko) 2020-07-31 2022-02-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US11552029B2 (en) 2020-09-04 2023-01-10 Micron Technology, Inc. Semiconductor devices with reinforced substrates
US11538793B2 (en) 2020-10-27 2022-12-27 Mediatek Singapore Pte. Ltd. Semiconductor structure
KR20220086320A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 연결구조체 내장기판
US20220216154A1 (en) * 2021-01-06 2022-07-07 Mediatek Singapore Pte. Ltd. Semiconductor structure
WO2023017727A1 (ja) * 2021-08-13 2023-02-16 株式会社村田製作所 インターポーザ
US12051650B2 (en) 2021-08-26 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11935761B2 (en) 2021-08-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming thereof
US11637087B2 (en) * 2021-08-27 2023-04-25 Taiwan Semiconductor Manufacturing Company Limited Multi-chip device and method of formation
KR20230032040A (ko) * 2021-08-30 2023-03-07 삼성전기주식회사 인쇄회로기판
KR20230075176A (ko) 2021-11-22 2023-05-31 삼성전기주식회사 인쇄회로기판
JP2024006475A (ja) * 2022-07-01 2024-01-17 イビデン株式会社 配線基板
US20240014102A1 (en) * 2022-07-11 2024-01-11 Micron Technology, Inc. Semiconductor device and method of forming the same
CN115332220B (zh) * 2022-07-15 2024-03-22 珠海越芯半导体有限公司 一种实现芯片互连封装结构及其制作方法
CN116092948B (zh) * 2023-04-10 2025-02-28 北京华封集芯电子有限公司 一种制作芯片的方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335764A (ja) * 2006-06-16 2007-12-27 Ngk Spark Plug Co Ltd 配線基板、キャパシタ
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
KR20140088000A (ko) * 2012-12-31 2014-07-09 삼성전기주식회사 다층기판 및 다층기판 제조방법
JP2016207763A (ja) * 2015-04-20 2016-12-08 京セラ株式会社 部品内蔵配線基板およびその製造方法
KR20170047688A (ko) * 2015-10-23 2017-05-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712091B2 (ja) 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
JP4137659B2 (ja) 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4012496B2 (ja) 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP2006019441A (ja) 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
KR100688769B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
JP4659488B2 (ja) 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
TWI360375B (en) 2007-03-29 2012-03-11 Advanced Semiconductor Eng Carrier with embedded component and manufacturing
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
US8261435B2 (en) 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5566771B2 (ja) 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP6478309B2 (ja) 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
EP3111475B1 (en) 2014-02-26 2021-02-17 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
KR102356810B1 (ko) 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP6752553B2 (ja) * 2015-04-28 2020-09-09 新光電気工業株式会社 配線基板
US9549468B1 (en) 2015-07-13 2017-01-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor module and method for manufacturing the same
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
US9991219B2 (en) 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
KR102005349B1 (ko) 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US11277922B2 (en) * 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
CN109997419A (zh) 2016-11-28 2019-07-09 三井金属矿业株式会社 多层布线板的制造方法
JP2018107370A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335764A (ja) * 2006-06-16 2007-12-27 Ngk Spark Plug Co Ltd 配線基板、キャパシタ
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
KR20140088000A (ko) * 2012-12-31 2014-07-09 삼성전기주식회사 다층기판 및 다층기판 제조방법
KR101522786B1 (ko) * 2012-12-31 2015-05-26 삼성전기주식회사 다층기판 및 다층기판 제조방법
JP2016207763A (ja) * 2015-04-20 2016-12-08 京セラ株式会社 部品内蔵配線基板およびその製造方法
KR20170047688A (ko) * 2015-10-23 2017-05-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148846A (ko) * 2020-05-29 2021-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11784140B2 (en) 2020-05-29 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11894318B2 (en) 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US12057410B2 (en) 2020-05-29 2024-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US12309924B2 (en) 2021-03-30 2025-05-20 Samsung Electro-Mechanics Co., Ltd. Connection structure embedded substrate and substrate structure including the same
US11963311B2 (en) 2021-12-01 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
WO2024072186A1 (ko) * 2022-09-29 2024-04-04 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
WO2025150898A1 (ko) * 2024-01-10 2025-07-17 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
TWI727416B (zh) 2021-05-11
CN110891368A (zh) 2020-03-17
TW202011553A (zh) 2020-03-16
JP6744050B2 (ja) 2020-08-19
KR102163059B1 (ko) 2020-10-08
TW202011551A (zh) 2020-03-16
US10903170B2 (en) 2021-01-26
CN110891368B (zh) 2022-10-18
US20200083179A1 (en) 2020-03-12
TWI684259B (zh) 2020-02-01
JP2020043320A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102163059B1 (ko) 연결구조체 내장기판
TWI758571B (zh) 扇出型半導體封裝
KR20200092236A (ko) 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
KR20190107985A (ko) 팬-아웃 반도체 패키지
KR20200069064A (ko) 반도체 패키지
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
KR102138012B1 (ko) 팬-아웃 반도체 패키지
KR102015909B1 (ko) 팬-아웃 반도체 패키지
KR20200035600A (ko) 팬-아웃 반도체 패키지
KR20200059533A (ko) 반도체 패키지
KR20200067658A (ko) 반도체 패키지
KR20200052041A (ko) 반도체 패키지
KR20200041676A (ko) 반도체 패키지
KR20200057358A (ko) 팬-아웃 반도체 패키지
KR102574414B1 (ko) 전자 부품 모듈
KR102737544B1 (ko) 패키지 기판 및 이를 포함하는 멀티 칩 패키지
US11963311B2 (en) Printed circuit board and method of manufacturing the same
KR102465535B1 (ko) 팬-아웃 반도체 패키지
KR101982054B1 (ko) 팬-아웃 반도체 패키지
US20230199951A1 (en) Printed circuit board
KR20230134412A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20210073803A (ko) 기판 온 기판 구조 및 이를 포함하는 전자기기
KR20200086157A (ko) 반도체 패키지
KR20200134012A (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
KR20230082277A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180907

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200128

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200723

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200929

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240822

Start annual number: 5

End annual number: 5