KR20170029297A - 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 - Google Patents
부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20170029297A KR20170029297A KR1020150126462A KR20150126462A KR20170029297A KR 20170029297 A KR20170029297 A KR 20170029297A KR 1020150126462 A KR1020150126462 A KR 1020150126462A KR 20150126462 A KR20150126462 A KR 20150126462A KR 20170029297 A KR20170029297 A KR 20170029297A
- Authority
- KR
- South Korea
- Prior art keywords
- layer substrate
- outer layer
- component mounting
- inner layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000009434 installation Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 149
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000011889 copper foil Substances 0.000 claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 238000010030 laminating Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 98
- 239000002952 polymeric resin Substances 0.000 description 11
- 229920003002 synthetic resin Polymers 0.000 description 11
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 239000003365 glass fiber Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명에 따른 부품 실장용 홈을 포함하는 다층인쇄회로기판의 제조방법은, 동박으로 형성된 회로를 포함하는 복수의 내층 기판을 형성하는 단계와, 상기 복수의 내층 기판을 적층하는 단계와, 적층된 상기 내층 기판들 중에서 최외부에 배치되는 내층기판의 표면에 솔더레지스트를 도포하여 경화시키는 단계와, 절연체에 동박이 형성된 외층 기판에 부품 실장용 홈을 형성하는 단계와, 상기 외층 기판을 상기 내층기판의 최외부에 적층하는 단계와, 상기 외층 기판의 표면에 드라이필름을 밀착시키는 단계와, 상기 드라이필름을 노광 및 현상하는 단계와, 상기 외층 기판의 동박을 에칭함으로써 상기 외층 기판에 회로 및 부품 접속용 패드를 형성하는 단계와, 상기 부품 실장용 홈이 배치되는 부분의 내층기판의 표면에서 솔더레지스트를 제거하여 부품 접속용 패드를 형성하는 단계를 포함하며, 상기 외층 기판의 표면에서 상기 부품 실장용 홈의 가장자리로부터 미리 지정된 범위 이내에는 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체를 외부로 노출시키는 것을 특징으로 한다.
본 발명에 의해, 다층인쇄회로기판에 반도체 부품을 실장하면서도 전체 회로기판의 두께를 감소시킬 수 있다.
또한, 부품 실장을 위한 다층인쇄회로기판 제조 시 발생되는 불량율을 감소시킬 수 있다.
본 발명에 의해, 다층인쇄회로기판에 반도체 부품을 실장하면서도 전체 회로기판의 두께를 감소시킬 수 있다.
또한, 부품 실장을 위한 다층인쇄회로기판 제조 시 발생되는 불량율을 감소시킬 수 있다.
Description
본 발명은 다층인쇄회로기판 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 다층인쇄회로기판에 반도체 부품을 실장하면서도 전체 회로기판의 두께를 감소시킬 수 있으며, 부품 실장을 위한 다층인쇄회로기판 제조 시 발생되는 불량율을 감소시키도록 구성되는 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법에 관한 발명이다.
최근의 전자제품 관련 기술은 다기능화 및 고속화의 추세가 진행되고 있으며, 이런 추세에 대응하기 위해 반도체칩 제조 기술 역시 빠른 속도로 발전하고 있다.
반도체칩에 저장할 수 있는 데이터의 양이 18개월마다 2배씩 증가한다는 무어의 법칙(Moore's law)에 따라 그 제조 기술은 발전을 거듭하고 있다.
특히, 완성된 전자제품의 경박단소화를 위해 인쇄회로기판의 두께 역시 감소되고 있으며, 최근에는 동일한 두께의 인쇄회로기판 내에 보다 많은 회로층들을 구성한 다층인쇄회로기판에 관련된 기술들이 연구 개발되고 있다.
상기 다층인쇄회로기판은 통상 에폭시 수지를 유리섬유에 함침시켜 형성되는 프리프레그(Prepreg)와 그의 표면에 형성되는 동박 회로를 포함하는 인쇄회로기판을 복수 매 적층한 상태에서 가열 압착함으로써 형성된다.
상기 다층인쇄회로기판은 통상 10층 이상의 다층을 포함하여 구성되며, 각 층의 회로들은 비아홀(Via Hole)을 통해 전기적으로 접속된다.
또한, 다층인쇄회로기판의 표면에 반도체 칩과 같은 부품을 실장하고자 하는 경우에는, 다층인쇄회로기판의 최외층 동박에 드라이 필름을 밀착시킨 상태에서 노광, 현상 및 에칭 작업을 거쳐 비지에이(BGA; ball grid array) 영역을 형성하고, 솔더볼을 이용하여 상기 비지에이 영역에 반도체 칩을 실장하게 된다.
그런데, 메모리 부품을 다층인쇄회로기판의 표면에 실장하는 경우에는, 메모리 부품 자체의 두께로 인해 회로기판의 표면으로부터 외부로 돌출되고, 이러한 점은 최종적으로 형성되는 회로기판의 두께를 증가시키고, 결국 완성된 전자제품의 전체 두께를 감소시키는 데 있어 한계로 작용된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다층인쇄회로기판에 반도체 부품을 실장하는 경우에도 전체 회로기판의 두께 증가를 최소화할 수 있도록 구성되는 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 부품을 실장하기 위한 다층인쇄회로기판 제조 시 불량율을 감소시키도록 구성되는 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 부품 실장용 홈을 포함하는 다층인쇄회로기판의 제조방법은, 동박으로 형성된 회로를 포함하는 복수의 내층 기판들을 형성하는 단계와, 상기 복수의 내층 기판들을 적층하는 단계와, 적층된 상기 내층 기판들 중에서 최외부에 배치되는 내층기판의 표면에 솔더레지스트를 도포하여 경화시키는 단계와, 절연체에 동박이 형성된 외층 기판에 부품 실장용 개구를 형성하는 단계와, 상기 외층 기판을 상기 내층기판의 최외부에 적층하는 단계와, 상기 외층 기판의 표면에 드라이필름을 밀착시키는 단계와, 상기 드라이필름을 노광 및 현상하는 단계와, 상기 외층 기판의 동박을 에칭함으로써 상기 외층 기판에 회로 및 부품 접속용 패드를 형성하는 단계와, 상기 부품 실장용 개구가 배치되는 부분의 내층기판의 표면에서 솔더레지스트를 제거하여 부품 접속용 패드를 형성하는 단계를 포함하며, 상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 미리 지정된 범위까지 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체를 외부로 노출시키는 것을 특징으로 한다.
바람직하게는, 상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 900 ㎛ 범위까지 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체를 외부로 노출시킨다.
바람직하게는, 상기 부품 실장용 개구가 배치되는 내층기판의 표면에서 상기 홈의 가장자리로부터 600 ㎛ 범위 이내에는 부품 접속용 패드가 형성되지 않도록 구성된다.
여기서, 상기 내층 기판과 외층 기판을 구성하는 절연체는 서로 다른 성분을 포함하여 구성된다.
바람직하게는, 상기 외층 기판은 내층 기판에 비해 동일한 조건에서 보다 빨리 경화되도록 구성된다.
한편, 본 발명에 따른 부품 실장용 홈을 포함하는 다층인쇄회로기판은 동박으로 형성된 회로를 포함하는 복수의 내층 기판과, 상기 내층 기판의 외층에 배치되는 외층 기판을 포함하는 다층인쇄회로기판으로서, 상기 외층기판에는 부품 실장용 개구가 형성되며, 상기 부품 실장용 개구가 배치되는 상기 내층 기판의 표면에는 솔더레지스트가 형성되되, 상기 부품 실장용 개구가 배치되는 부분의 상기 내층 기판의 표면에서 부품 접속용 패드가 형성되는 부분에는 상기 솔더레지스트가 제거되며, 상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 미리 지정된 범위까지 상기 외층 기판의 동박이 제거되어 상기 외층기판을 구성하는 절연체가 외부로 노출되는 것을 특징으로 한다.
바람직하게는, 상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 900 ㎛ 범위까지 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체가 외부로 노출된다.
바람직하게는, 상기 부품 실장용 홈이 배치되는 내층기판의 표면에서 상기 개구의 가장자리로부터 600 ㎛ 거리 이상 이격되어 부품 접속용 패드가 형성된다.
여기서, 상기 내층 기판과 외층 기판을 구성하는 절연체는 서로 다른 성분을 포함하여 구성된다.
바람직하게는, 상기 외층 기판은 내층 기판에 비해 동일한 조건에서 보다 빨리 경화되도록 구성된다.
본 발명에 의해, 다층인쇄회로기판에 반도체 부품을 실장하는 경우 전체 회로기판의 두께 증가를 최소화할 수 있다.
또한, 부품 실장을 위한 다층인쇄회로기판 제조 시 발생되는 불량율을 감소시킬 수 있다.
첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1 은 복수의 내층 기판들이 적층된 상태에서, 최외부에 배치되는 내층기판의 표면에 솔더레지스트가 도포된 상태의 단면도이며,
도 2 는 상기 최외부에 배치되는 내층기판의 표면에 부품 실장용 개구가 형성된 외층기판을 겹치는 상태를 도시한 단면도이며,
도 3 은 상기 외층 기판의 동박이 에칭되어 회로 및 부품 접속용 패드가 형성된 상태의 단면도이며,
도 4 는 상기 내층기판의 표면에서 솔더레지스트를 제거하는 상태를 도시한 단면도이며,
도 5 는 상기 내층기판의 패드에 반도체 부품을 실장한 상태의 단면도이다.
도 1 은 복수의 내층 기판들이 적층된 상태에서, 최외부에 배치되는 내층기판의 표면에 솔더레지스트가 도포된 상태의 단면도이며,
도 2 는 상기 최외부에 배치되는 내층기판의 표면에 부품 실장용 개구가 형성된 외층기판을 겹치는 상태를 도시한 단면도이며,
도 3 은 상기 외층 기판의 동박이 에칭되어 회로 및 부품 접속용 패드가 형성된 상태의 단면도이며,
도 4 는 상기 내층기판의 표면에서 솔더레지스트를 제거하는 상태를 도시한 단면도이며,
도 5 는 상기 내층기판의 패드에 반도체 부품을 실장한 상태의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.
따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
도 1 은 복수의 내층 기판이 적층된 상태에서, 최외부에 배치되는 내층기판의 표면에 솔더레지스트가 도포된 상태의 단면도이며, 도 2 는 상기 최외부에 배치되는 내층기판의 표면에 부품 실장용 개구가 형성된 외층기판을 겹치는 상태를 도시한 단면도이며, 도 3 은 상기 외층 기판의 동박이 에칭되어 회로 및 부품 접속용 패드가 형성된 상태의 단면도이며, 도 4 는 상기 내층기판의 표면에서 솔더레지스트를 제거하는 상태를 도시한 단면도이며, 도 5 는 상기 내층기판의 패드에 반도체 부품을 실장한 상태의 단면도이다.
도 1 내지 5 를 참조하면, 본 발명에 따른 부품 실장용 홈을 포함하는 다층인쇄회로기판의 제조방법은, 동박으로 형성된 회로를 포함하는 복수의 내층 기판들(100)을 형성하는 단계와, 상기 복수의 내층 기판들(100)을 적층하는 단계와, 적층된 상기 내층 기판들(100) 중에서 최외부에 배치되는 내층기판(10)의 표면에 솔더레지스트(20)를 도포하여 경화시키는 단계와, 절연체(205) 표면에 동박(210)이 형성된 외층 기판(200)에 부품 실장용 개구(220)를 형성하는 단계와, 상기 외층 기판(200)을 상기 내층기판(100)의 최외부에 적층하는 단계와, 상기 외층 기판(200)의 표면에 드라이필름을 밀착시키는 단계와, 상기 드라이필름을 노광 및 현상하는 단계와, 상기 외층 기판(200)의 동박(210)을 에칭함으로써 상기 외층 기판(200)에 회로 및 부품 접속용 패드(210)를 형성하는 단계와, 상기 부품 실장용 홈(220)이 배치되는 부분의 내층기판의 표면에서 솔더레지스트(20)를 제거하여 부품 접속용 패드(12)를 형성하는 단계를 포함하며, 상기 외층 기판의 표면(S1)에서 상기 부품 실장용 홈(220)의 가장자리(E)로부터 미리 지정된 범위까지 상기 외층 기판의 동박(210)을 제거하여 상기 외층기판(200)을 구성하는 절연체(205)를 외부로 노출시키는 것을 특징으로 한다.
상기 내층기판들(100)로 구성되는 적층체는, 프리프레그 표면에 동박을 배치한 상태에서 상기 동박의 표면에 드라이필름을 밀착시키고, 노광, 현상 및 에칭 과정을 통해 형성되는 회로를 포함하는 개별 내층 기판들을 복수 개 적층하여 열과 압력을 가함으로써 형성된다.
상기 내층기판들(100) 중 최외부에 배치되는 내층기판(10)의 표면에 적층되는 상기 외층기판 역시 절연체인 프리프레그 표면에 동박을 배치하여 형성된다.
상기 프리프레그는 유리섬유와 같은 보강기재에 고분자 수지를 함침시켜 형성되며, 상기 보강기재로서는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물, 또는 유기고분자 섬유 직물 등이 이용된다.
또한, 상기 프리프레그를 형성하기 위한 고분자 수지에는 유전율, 열팽창율 및 경화에 소요되는 시간을 조절하기 위한 경화제 등의 첨가제가 혼합된다.
상기와 같은 특성 조절을 위해 고분자 수지에 혼합되는 첨가제로서는 실리카, 수산화 알미늄, 탄산칼슘과 같은 무기필러 및 경화 에폭시, 가교 아크릴 등의 유기 필러 등이 있다.
상기 프리프레그의 특성을 규정짓는 요소로는 레진 함량(프리프레그에 포함되는 수지 함량, WT% 로 표시), 레진 흐름(Resin Flow, 프리프레그가 녹을 때 수지의 흐름성을 %로 나타내며 적층 공정의 성형성을 결정짓는 인자), 경화시간(Gel Time, 프리프레그에 포함되는 고분자 수지가 고체에서 액체로, 액체에서 다시 고체로 변하는데 소요되는 시간) 등이 있다.
상기 내층 기판들 중에서 최외부에 배치되는 내층기판(10)의 표면에 배치되는 동박(12)에는 드라이필름을 이용한 노광, 현상 및 에칭 공정을 거쳐 회로가 형성되며, 상기 회로(12)는 각종 부품 접속용 패드 및 반도체 칩의 실장을 위한 비지에이(BGA: Ball Grid Array)를 포함한다.
상기와 같이 최외부의 내층기판(10) 표면에 회로(12)가 형성된 상태에서, 상기 회로(12)를 솔더레지스트(20)가 덮도록 이를 도포하여 경화시킨다.
솔더레지스트는 솔더로써 부품을 접합시키고자 하는 부분과 부품을 접합시키지 않는 즉, 솔더가 부착되지 않아야 할 회로 부분을 구분하여, 부품이 접합되지 않는 회로부분에 솔더가 붙지 않도록 하기 위한 감광성 수지이다.
통상, 상기 솔더레지스트는 부품이 실장되는 최외층의 회로 부분에 도포되는 코팅제이지만, 본 발명에서는 상기 최외부의 내층기판(10) 회로 표면에 도포되고 경화된다.
그리하여, 이후 상기 외층기판(200)에서 회로를 형성하기 위한 에칭 공정동안 상기 최외부의 내층기판(10) 회로부(12)가 에칭되는 것을 상기와 같이 도포 경화된 솔더레지스트가 방지하도록 구성된다.
또한, 절연체(205)에 동박(210)이 입혀진 외층기판(200)에서 부품실장용 개구(220)를 형성하여, 상기 최외부 내층기판(10) 위에 배치시키고 열과 압력을 가하여 적층한다.
그리고, 상기 외층 기판(200)의 표면에 배치되는 동박(210)에 드라이필름을 밀착시키고, 노광, 현상 및 에칭함으로써 상기 외층 기판(200)의 표면에서 회로 및 부품 접속용 패드(210)를 형성한다.
이후, 상기 부품 실장용 개구(220)가 배치되는 부분의 내층기판(10)의 표면에서, 경화된 솔더레지스트(20)를 제거하여 부품 접속용 패드 즉, 비지에이(12)가 외부로 노출되도록 한다.
상기 경화된 솔더레지스트(20)를 제거하기 위한 방법으로는 레이저 드릴 공법이 이용될 수 있다.
본 발명에서, 상기 외층 기판의 표면(S1)에서 상기 부품 실장용 개구(220)의 가장자리(E)로부터 800 ㎛ 까지는 외층 기판(200) 표면의 동박(210)을 제거하여, 상기 외층기판(200)을 구성하는 절연체(205)가 외부로 노출되도록 한다.
상기 외층 기판(200) 표면에 형성된 부품 접속용 패드(210)에 부품을 접합시키기 위해 솔더레지스트가 스크린 인쇄 등의 방식으로 도포되는데, 이때 상기 부품 실장용 개구(220)의 가장자리(E)로부터 대략 800 ㎛ 거리까지의 영역에 솔더레지스트가 뭉치는 현상이 발생되었다.
상기 영역에서 솔더레지스트가 뭉쳐 형성되는 경우, 이러한 점은 회로기판의 불량 원인이 되므로, 이후 솔더레지스트의 노광 및 현상 공정에서 상기 영역에 뭉쳐 존재하는 솔더레지스트는 제거된다.
상기와 같이 뭉쳐 형성된 솔더제지스트가 현상 공정에 의해 제거되는 경우에는, 만약 상기 영역에 회로부가 배치된 상태에서는 결국 상기 회로부에 솔더가 부착되어 쇼트 불량을 일으키는 원인이 된다.
따라서, 상기 영역에는 애초 설계 단계에서 회로가 배치되지 않도록 설계되어야 하며, 따라서 상기 외층기판(200) 표면의 동박(210)에 대한 에칭 공정에서 상기 영역에 존재하는 동박은 에칭 제거되며, 이후 솔더레지스트의 현상 공정에서 상기 영역에 뭉쳐 존재하는 솔더레지스트가 제거됨으로써, 상기 영역의 절연체(205)가 외부로 노출되는 상태가 된다.
또한, 상기 부품 실장용 개구(220)가 배치되는 부분의 내층기판(10) 표면에서 상기 홈(220)의 가장자리(E)로부터 500 ㎛ 범위 이내에는 볼 그리드(12)가 형성되지 않도록 구성된다.
즉, 상기 개구(220)가 배치되는 내층기판(10) 영역에서 상기 가장자리(E)로부터 500 ㎛ 거리 이격되어 상기 볼 그리드(12)가 형성되도록 설계된다.
상기 외층 기판(200)을 내층기판(10) 상에 적층하는 공정에서 압력과 함께 열이 가해지며, 이러한 가열 압착 과정에서 상기 외층기판(200)의 절연체(205)에 포함된 고분자 수지가 용융되어 흘러 나오게 된다.
상기와 같이 흘러나온 고분자 수지는 상기 홈(220)의 가장자리(A)로부터 대략 500 ㎛ 범위까지 유동되어 경화되며, 따라서 500 ㎛ 를 초과한 영역에 볼 그리드(12)를 형성함으로써, 상기와 같이 유동된 수지가 볼 그리드(12) 부분까지 영향을 미치지 않도록 구성된다.
여기서, 상기 내층 기판들(100)을 구성하는 절연체와 상기 외층 기판(200)을 구성하는 절연체(205)는 서로 다른 성분을 포함하여 구성된다.
즉, 상기와 같이 외층 기판(200)을 내층기판(10)에 적층하는 과정에서 고분자 수지가 용융되어 유동되는 것을 가급적 방지하기 위해, 상기 외층 기판의 절연체(205)를 구성하는 수지에는 상기 내층 기판들(100)의 절연체를 구성하는 수지에 비해 보다 많은 양의 경화제가 첨가되는 등의 방식으로 구성된다.
그리하여, 동일한 온도 및 압력 조건에 놓여지는 경우 상기 외층기판(200)이 내층기판들(100) 보다 빨리 경화되거나, 상기 외층기판(200)에 포함되는 고분자 수지의 유동성이 내층기판들(100)에 포함되는 고분자 수지의 유동성보다 작도록 구성된다.
예로써, 상기 내층기판들(100)을 구성하는 절연체로써는 일반적인 프리프레그가 이용되며, 상기 외층기판(200)의 절연체로써는 노 플로우 프리프레그(No Flow Prepreg) 즉, 프리프레그에 포함되는 수지의 용융 상태에서 유동이 적은 프리프레그가 이용되어, 상기 외층기판(200) 적층 공정에서 고분자 수지가 용융되어 유동되는 것을 최대한 방지하도록 구성된다.
통상적으로, 노 플로우 프리프레그에 비해 일반 프리프레그는 층간 절연특성에 있어 보다 균일한 특성을 보이는데, 상기 외층기판(200)은 노 플로우 프리프레그로써 형성하고, 내층기판들은 일반 프리프레그로써 형성함으로써, 균일한 층간 절연 특성과 함께 고분자 수지의 유동에 의한 불량을 방지하도록 구성된다.
상기와 같이 애초 외층기판(200)에 형성된 부품 실장용 개구(220)는 상기 내층기판(10)의 표면에 적층됨으로서 홈(220)의 형태로 되며, 상기 홈(220) 내의 볼 그리드(120)에 솔더볼을 이용하여 반도체칩을 실장함으로써, 반도체 칩의 높이 중 상당 부분을 상기 홈(220) 내에 배치시킬 수 있어, 칩이 실장된 전체 회로기판의 두께를 최소화 할 수 있다.
이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기 될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.
10: 내층기판
12: 회로부
100: 내층기판적층체
200: 외층기판
210: 회로부
220: 부품실장용 개구
300: 칩
12: 회로부
100: 내층기판적층체
200: 외층기판
210: 회로부
220: 부품실장용 개구
300: 칩
Claims (10)
- 다층인쇄회로기판의 제조방법으로서,
동박으로 형성된 회로를 포함하는 복수의 내층 기판들을 형성하는 단계와;
상기 복수의 내층 기판들을 적층하는 단계와;
적층된 상기 내층 기판들 중에서 최외부에 배치되는 내층기판의 표면에 솔더레지스트를 도포하여 경화시키는 단계와;
절연체에 동박이 형성된 외층 기판에 부품 실장용 개구를 형성하는 단계와;
상기 외층 기판을 상기 최외부에 배치되는 내층기판의 표면에 적층하는 단계와;
상기 외층 기판의 표면에 드라이필름을 밀착시키는 단계와;
상기 드라이필름을 노광 및 현상하는 단계와;
상기 외층 기판의 동박을 에칭함으로써 상기 외층 기판에 회로 및 부품 접속용 패드를 형성하는 단계와;
상기 부품 실장용 개구가 배치되는 부분의 내층기판의 표면에서 솔더레지스트를 제거하여 부품 접속용 패드를 형성하는 단계를 포함하며,
상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 미리 지정된 범위까지 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체를 외부로 노출시키는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판 제조방법. - 제 1 항에 있어서,
상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 900 ㎛ 범위까지 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체를 외부로 노출시키는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판 제조방법. - 제 1 항에 있어서,
상기 부품 실장용 개구가 배치되는 내층기판의 표면에서 상기 개구의 가장자리로부터 600 ㎛ 범위 이내에는 부품 접속용 패드가 형성되지 않도록 구성되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판 제조방법. - 제 1 항에 있어서,
상기 내층 기판과 외층 기판을 구성하는 절연체는 서로 다른 성분을 포함하여 구성되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판 제조방법. - 제 4 항에 있어서,
상기 외층 기판은 내층 기판에 비해 동일한 조건에서 보다 빨리 경화되도록 구성되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판 제조방법. - 동박으로 형성된 회로를 포함하는 복수의 내층 기판과;
상기 내층 기판의 외층에 배치되는 외층 기판을 포함하는 다층인쇄회로기판으로서,
상기 외층 기판에는 부품 실장용 개구가 형성되며,
상기 부품 실장용 개구가 배치되는 상기 내층 기판의 표면에는 솔더레지스트가 형성되되,
상기 부품 실장용 개구가 배치되는 부분의 상기 내층 기판의 표면에서 부품 접속용 패드가 형성되는 부분에는 상기 솔더레지스트가 제거되며,
상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 미리 지정된 범위까지 상기 외층 기판의 동박이 제거되어 상기 외층기판을 구성하는 절연체가 외부로 노출되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판. - 제 6 항에 있어서,
상기 외층 기판의 표면에서 상기 부품 실장용 개구의 가장자리로부터 900 ㎛ 범위까지 상기 외층 기판의 동박을 제거하여 상기 외층기판을 구성하는 절연체가 외부로 노출된 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판. - 제 6 항에 있어서,
상기 부품 실장용 개구가 배치되는 내층기판의 표면에서 상기 개구의 가장자리로부터 600 ㎛ 거리 이상 이격되어 부품 접속용 패드가 형성되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판. - 제 6 항에 있어서,
상기 내층 기판과 외층 기판을 구성하는 절연체는 서로 다른 성분을 포함하여 구성되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판. - 제 9 항에 있어서,
상기 외층 기판은 내층 기판에 비해 동일한 조건에서 보다 빨리 경화되도록 구성되는 것을 특징으로 하는 부품 실장용 홈을 포함하는 다층인쇄회로기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150126462A KR20170029297A (ko) | 2015-09-07 | 2015-09-07 | 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150126462A KR20170029297A (ko) | 2015-09-07 | 2015-09-07 | 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170029297A true KR20170029297A (ko) | 2017-03-15 |
Family
ID=58403369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150126462A Ceased KR20170029297A (ko) | 2015-09-07 | 2015-09-07 | 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20170029297A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112312671A (zh) * | 2019-07-30 | 2021-02-02 | 宏恒胜电子科技（淮安）有限公司 | 电路板以及电路板的制备方法 |
| CN114190010A (zh) * | 2021-11-04 | 2022-03-15 | 江苏普诺威电子股份有限公司 | Pad位于盲槽底的载板加工工艺 |
| KR102626084B1 (ko) * | 2023-05-11 | 2024-01-17 | 주식회사 웰라인시스템 | 표면 실장 부품을 위한 인쇄회로기판의 실장 구조 |
-
2015
- 2015-09-07 KR KR1020150126462A patent/KR20170029297A/ko not_active Ceased
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112312671A (zh) * | 2019-07-30 | 2021-02-02 | 宏恒胜电子科技（淮安）有限公司 | 电路板以及电路板的制备方法 |
| CN112312671B (zh) * | 2019-07-30 | 2024-03-12 | 宏恒胜电子科技（淮安）有限公司 | 电路板以及电路板的制备方法 |
| CN114190010A (zh) * | 2021-11-04 | 2022-03-15 | 江苏普诺威电子股份有限公司 | Pad位于盲槽底的载板加工工艺 |
| CN114190010B (zh) * | 2021-11-04 | 2023-08-22 | 江苏普诺威电子股份有限公司 | Pad位于盲槽底的载板加工工艺 |
| KR102626084B1 (ko) * | 2023-05-11 | 2024-01-17 | 주식회사 웰라인시스템 | 표면 실장 부품을 위한 인쇄회로기판의 실장 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101015651B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
| KR102163039B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
| US20130213695A1 (en) | Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same | |
| US20100163290A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP2008131039A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| US9900989B2 (en) | Printed circuit board and method of manufacturing the same | |
| JP2013093614A (ja) | 埋め込み印刷回路基板及びその製造方法 | |
| CN101018456A (zh) | 裸芯片嵌入式pcb及其制造方法 | |
| JP2012060096A (ja) | 埋め込みボールグリッドアレイ基板及びその製造方法 | |
| KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
| KR20170029297A (ko) | 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법 | |
| KR102092818B1 (ko) | 이형필름을 이용한 인쇄회로기판의 캐비티 형성 방법 | |
| KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
| KR20160103270A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100773985B1 (ko) | 전자 소자 내장형 인쇄회로기판의 제조방법 | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR20190127471A (ko) | 인쇄회로기판의 캐비티 형성 방법 | |
| KR102436612B1 (ko) | 다층인쇄회로기판의 최외층 형성 방법 | |
| KR20220011390A (ko) | 이형필름을 이용한 다층 인쇄회로기판의 비아홀 도금 충진 방법 | |
| KR100699237B1 (ko) | 임베디드 인쇄회로기판 제조방법 | |
| JP2009111332A (ja) | 印刷回路基板の製造方法 | |
| KR20180017701A (ko) | 다층 인쇄회로기판 제조방법 | |
| JP2007221117A (ja) | 部品内蔵基板およびその製造方法 | |
| KR101741794B1 (ko) | 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150907 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20161017 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20170526 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20161017 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20170622 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20170526 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Appeal identifier: 2017101003031 Request date: 20170622 |
|
| J301 | Trial decision |
Free format text: TRIAL NUMBER: 2017101003031; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170622 Effective date: 20190327 |
|
| PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20190327 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20170622 Decision date: 20190327 Appeal identifier: 2017101003031 |