KR100699237B1 - 임베디드 인쇄회로기판 제조방법 - Google Patents

Abstract

임베디드 인쇄회로기판 제조방법이 개시된다. 내층 회로가 형성된 동박적층판에 홀을 형성하는 단계와, 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와, 홀 내부에 전기소자를 고정하는 단계와, 홀 내부를 충전한 후 경화하는 단계와, 동박적층판의 타면에 프리프레그 및 동박을 적층한 후 비어홀을 형성하는 단계를 포함하는 임베디드 인쇄회로기판 제조방법은 공정 과정에서 전기소자가 빠질 염려가 없기 때문에 불량률을 줄일 수 있고 작업공정을 원활하게 할 수 있게 된다.

전기소자, 동박적층판, 임베딩

Description

임베디드 인쇄회로기판 제조방법{Manufacturing Method for Embedded Printed Circuit Board}

도 1은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법을 나타낸 흐름도.

도 2는 평판 상에 동박, 프리프레그 및 홀이 형성된 동박적층판을 순차적으로 위치시킨 상태를 도시한 단면도.

도 3은 평판 상에 동박, 프리프레그 및 동박적층판을 가접합시킨 상태를 나타낸 단면도.

도 4는 동박적층판의 홀 내부에 레진을 도포한 후 전기소자를 위치시킨 상태를 도시한 단면도.

도 5는 홀 내부를 충전재를 이용하여 충전한 상태를 나타낸 단면도.

도 6은 동박적층판의 타면에 프리프레그 및 동박을 적층한 상태를 도시한 단면도.

도 7은 인쇄회로기판에 비어홀을 형성하여 내층회로를 연결한 상태를 나타낸 단면도.

도 8은 MLCC를 홀 내부에 임베드한 상태를 도시한 단면도.

*도면의 주요부분에 대한 도면부호의 설명*

10: 동박적층판 11: 홀 13: 회로패턴

15: 비어홀 20: 프리프레그 30: 동박

40: 전기소자 50: 레진 60: 충전재

70: 평판

본 발명은 임베디드 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 임베딩 과정에서 전기소자가 빠질 염려가 없는 임베디드 인쇄회로기판의 제조방법에 관한 것이다.

최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.

이와 같은 고밀도화를 달성하기 위한 수단으로 빌드업(build up) 방법이 알려져 있다. 빌드업 방법은, 예를 들면, 동박 에칭(etching) 등에 의해 배선이 형성되는 양면 동장 유리 에폭시(glass epoxy) 등으로 되는 코어(core) 기판의 표면에 감광성수지를 도포한 후 노광 현상하고 비어홀(via hole)을 구비하는 절연층을 형 성한 뒤, 그 표면에 무전해 동도금을 행한다. 그리고 이것을 레지스트(regist)에 도포, 에칭(etching) 및 레지스트 제거에 의하여 비어홀 도체 및 배선 회로층을 형성한다. 그리고 상기 감광성수지에 의한 절연층의 형성과 비어홀 도체 및 배선회로층을 형성하는 과정을 반복한 후, 드릴 등에 의하여 스루홀(through hole)을 형성하고 스루홀 내에 도금층을 형성하여 층간 배선 회로층을 접속하게 한다.

그리고 종래의 인쇄회로기판에서는 프리프레그(prepreg)라고 불리는 유기 수지를 포함하는 평판의 표면에 동박을 적층한 후, 이것을 에칭한 후 미세한 회로를 형성하고 적층한다. 그리고 마이크로 드릴을 이용하여 스루홀을 펀칭한 후 홀 내부에 도금법에 의하여 금속을 부착시켜 스루홀 도체를 형성함으로써 각 층간을 전기적으로 접속한다. 또한, 절연층에 형성한 비어홀 내부에 금속 분말을 충전하여 비어홀 도체를 형성한 후 다른 절연층을 적층하고 다층화한 배선 기판도 제안되고 있다.

상기와 같이, 금속 분말의 충전에 의해서 비어홀 도체를 형성하는 방법은 비어홀 도체의 소형화가 가능함과 동시에 임의의 위치에서 비어홀을 형성할 수 있다는 점에서 유리하다. 또한, 빌드업 방법에 의해서 형성되는 인쇄회로기판에 의해서도 고밀도 배선이 가능하다. 그러나 인쇄회로기판에 여러 가지의 전기소자를 탑재하는 경우에는 기판의 표면에 실장할 수밖에 없기 때문에 기판의 소형화에는 한계가 있었다.

이와 같은 문제를 해결하기 위하여, 최근에는 기판을 절연체 등에 임베딩(embedding)하는 방법이 제안되고 있다. 즉, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전재 등을 이용하여 고정하는 방법이다. 이와 같은 임베딩 공정에 의하면, 전기소자가 기판에 표면에 실장되는 것이 아니라 기판의 내부에 임베딩되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.

그러나 종래의 임베딩 공정은 작업 도중에 충전재와 함께 전기소자가 절연층으로부터 빠질 가능성이 있다. 이와 같이, 전기소자가 절연층으로부터 빠지면 생산라인에서 후공정에 차질을 빚을 뿐만 아니라 기판의 불량률도 상승하고 공정시간도 길어지는 문제점이 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 도출된 것으로,

본 발명의 목적은 공정 과정에서 전기소자가 빠지는 문제점이 없기 때문에 불량률이 감소할 뿐만 아니라 후공정에 대한 제한이 없어 공정시간을 줄일 수 있는 임베디드 인쇄회로기판 제조방법을 제공하는 것이다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 다음과 같은 구성을 갖는 실시예에 구현된다.

본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법은, 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와, 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와, 홀 내부에 전기소자를 고정하는 단계와, 홀 내부를 충전한 후 경화하는 단계와, 동박적층판의 타면에 프리프레그 및 동박을 추 가로 위치시켜 적층한 후 비어홀을 형성하는 단계를 포함한다.

이와 같은 구성을 갖는 임베디드 인쇄회로기판 제조방법은 전기소자를 위치시키기 전에 회로패턴의 형성과 같은 내층 공정을 완료하고 전기소자를 위치시키자마자 곧바로 적층 하기 때문에 전기소자가 빠질 염려가 없고 후공정에 제한을 받지 않게 된다.

본 발명의 다른 실시예에 따른 임베디드 인쇄회로기판 제조방법은, 동박적층판에 홀을 형성한 후 회로패턴을 형성하는 단계와, 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와, 홀 내부에 전기소자를 고정하는 단계와, 홀 내부를 충전한 후 경화하는 단계와, 동박적층판의 타면에 프리프레그 및 동박을 추가로 적층한 후 비어홀을 형성하는 단계를 포함한다.

이와 같은 실시예에 따른 임베디드 인쇄회로기판 제조방법은 동박적층판에 홀을 형성한 후 회로패턴을 형성하기 때문에, 회로패턴의 설계가 홀의 형성과정에 영향을 받지 않게 된다.

홀은 펀칭 또는 라우팅에 의해 형성될 수 있다. 또한, 홀을 형성한 후 동박적층판의 일면 또는 양면에 흑화공정을 수행함으로써 적층을 용이하게 할 수 있다. 동박을 평평한 면 상에 양면 테이프를 이용하여 접착한 후 프리프레그 및 동박적층판을 위치시킨 후 프리프레그를 소정 온도 이상으로 가열함으로써 가접합한다.

전기소자를 홀 내부에 고정하는 단계는 레진을 홀 내부에 인쇄 또는 도포한 후 전기소자를 위치시킨 상태에서 레진을 경화하거나, 플립칩 본더를 이용하여 전자소자를 프리프레그상에 가열 접착할 수 있다.

낮은 열팽창계수(CTE)와 높은 유리전이온도(Tg)를 갖는 충전재를 이용함으로써 추후 적층 등의 과정에서 발생하는 열에 의해 충전재가 홀의 외부로 팽창하여 나오거나 유출되는 것을 방지할 수 있다. 그리고 충전재를 홀의 소정의 높이까지만 충전함으로써 적층과정 등에서 발생하는 열에 의해 충전재의 유출을 방지할 수 있게 된다.

그리고 플라즈마 세정공정 또는 소프트 에칭공정을 통해 이물질을 제거함으로써 추후 적층을 더욱 용이하게 할 수 있다. 또한, 동박에 흑화공정을 추가로 수행함으로써 적층을 더욱 용이하게 하는 것도 가능하다.

이하에서 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법을 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일실시예에 따른 임베디드 인쇄회로기판 제조방법을 도시한 흐름도이다. 도 1에 도시된 바에 따른 임베디드 인쇄회로기판 제조방법은, 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계(S10), 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계(S20), 홀 내부에 전기소자를 고정하는 단계(S30), 홀 내부를 충전한 후 경화하는 단계(S40), 동박적층판의 타면에 프리프레그 및 동박을 적층한 후 비어홀을 형성하는 단계(S50)를 포함한다.

이하에서는 상기 S10 단계 내지 상기 S50 단계를 도 2 내지 도 8을 참조하여 설명하기로 한다.

도 2는 회로패턴(13)이 형성된 동박적층판(10)에 홀(11)이 형성된 상기 S10 단계에 따른 단면도이다.

상기 동박적층판(10)에는 회로패턴(13)이 형성되어 있다. 상기 회로패턴(13)의 형성방법은 공지된 기술에 해당하기 때문에 상세한 설명은 생략하기로 한다. 상기 홀(11)은 상기 동박적층판(10) 소정의 위치에 펀칭이나 라우팅(routing) 등에 의해 천공된다. 상기 홀(11)의 크기는 상기 홀(11)에 임베딩되는 전기소자의 크기보다 약간 크다. 상기 홀(11)은 상기 동박적층판(10)에 회로패턴(13)이 형성된 후에 천공될 수도 있지만, 상기 홀(11)을 먼저 상기 동박적층판(10)에 천공한 후 회로패턴(13)을 형성하는 것도 가능하다.

상기 동박적층판(10)에 홀(11)을 형성한 후, 추후의 적층과정을 용이하게 하기 위하여 상기 동박적층판(10)의 동박에 흑화공정을 수행한다. 흑화공정은 동박적층판(10)의 양면에 적층된 동박의 표면을 산화시키는 것으로, 이에 의해 동박의 표면이 거칠어져 적층이 더욱 용이하게 된다.

도 3은 평판(70)상에 동박(30), 프리프레그(20) 및 동박적층판(10)을 순차적으로 위치시켜 가접합하는 상기 S20단계에 따른 단면도이다.

상기 동박(30)은 양면 테이프 등을 이용하여 상기 평판(70) 상에 고정된다. 양면 테이프는 고온에서 점착성을 갖고 변형되지 않으며 떼어낸 후 표면에 잔류물을 남기지 않는 것이 바람직하며, 이와 같은 양면 테이프로는 실리콘 점착성분을 사용하는 폴리이미드계 테이프 등이 있다.

상기 프리프레그(20)는 유리천 등의 바탕재에 열경화성 수지를 함침시켜 B스테이지까지 경화시킨 시트모양 재료를 의미하며, B스테이지란 수지의 반경화 상태를 말한다. 프리프레그에는 일반적으로 고점도의 에폭시수지가 사용된다. 상기 프리프레그(20) 표면에 형성된 수지는 일정한 온도 이상에서 점착력을 갖는 특성을 갖는 수지를 사용함으로써, 동박(30), 프리프레그(20) 및 동박적층판(10)을 순차적으로 위치시킨 상태에서 일정한 온도 및 압력으로 가열하여 동박(30), 프리프레그(20) 및 동박적층판(10)을 가접하는 것이 바람직하다. 상기 동박(30), 프리프레그(20) 및 동박적층판(10)은 추후 적층과정에서 완전히 접합 된다.

도 4는 상기 홀(11) 내부에 전기소자(40)를 고정한 상기 S30 단계에 따른 단면도이다.

상기 전기소자(40)를 고정하는 방법은, 먼저 상기 홀(11) 내부에 접착력 및 내열특성을 갖는 레진(50)을 도포하거나 인쇄한 후 상기 전기소자(40)의 전극(41)이 아래쪽을 향하게 하여 상기 레진(50)에 삽입한다. 상기 레진(50)은 일반적인 인쇄회로기판 고정에서 사용하는 칩본드(chip bond)를 사용할 수 있다. 이와 같은 레진(50)은 열경화 또는 자외선 조사에 의해 경화된다. 상기 레진(50)은 완전경화될 수 있지만 가경화될 수도 있다. 가경화된 레진(50)은 충전재(미도시)의 경화 과정에서 충전재와 함께 경화된다.

상기 전기소자(40)를 고정하는 다른 방법은, 전기소자를 실장하는 일반적인 플립칩 본더(flip chip bonder)에 가열장치를 추가하여 레진을 도포하지 않고 전기소자를 상기 프리프레그(20)상에 직접 고정하는 것이다. 위에서 설명한 바와 같이, 상기 프리프레그(20)의 표면에는 점착력을 갖는 수지가 도포 되어 있기 때문에 플립칩 본더가 전기소자를 실장 하면서 가열장치를 이용하여 열을 가함으로써 전기소자(40)를 접착한다.

상기 전기소자(40)는 CPU, IC와 같은 능동소자 뿐만 아니라 저항, 콘덴서와 같은 수동소자일 수도 있다.

도 5는 상기 홀(11)의 내부에 충전재(60)를 충전한 상기 S40 단계에 따른 단면도이다. 상기 충전재(60)는 일반적으로 인캡슐런트(encapsulant) 또는 언더필(underfill)용으로 사용되는 수지이다. 상기 충전재(60)는 상기 홀(11)과 동일한 높이를 가지고 충전될 수 있지만, 상기 홀(11)의 높이보다 약간 낮은 높이로 충전됨으써 추후 적층과정 등에 의해 가해지는 열에 의해 충전재(60)가 상기 홀(11)로부터 팽창하거나 흘러나오지 않게 하는 것이 바람직하다. 상기 홀(11)의 충전되지 않은 부분은 추후 적층과정에서 프리프레그 표면의 레진에 의해 충전된다.

상기 충전재(60)는 낮은 열팽창계수(Coefficient of Thermal Expansion, CTE) 및 높은 유리전이온도(glass transition temperature)를 갖는 것이 바람직하다. 이는 상기 충전재(60)의 충전 후 적층과정 등에 의해서 높은 열이 가해지는데, 상기 충전재(60)의 열팽창계수가 높으면 상기 충전재(60)가 팽창하여 상기 홀(11)의 외부로 돌출될 뿐만 아니라 탑재된 부품의 위치가 변형되어 기계적 및 전기적인 불량을 야기할 수 있기 때문이다. 또한, 상기 충전재(60)가 높은 유리전이온도를 갖게 되면 열에 의해 충전재가 상기 홀(11)의 외부로 유출될 가능성이 있기 때문이다. 유리전이온도란 상기 충전재(60)가 유동성을 갖기 시작하는 온도로서, 이 온도 가 높을수록 후속공정 또는 사용 과정에서 안정성을 갖게 되는 장점이 있다.

상기 충전재(60)는 충전 후 경화되는데, 이때 상기 프리프레그(20)와 상기 동박적층판(10) 간의 접착력을 확보하기 위한 차원에서 상기 동박적층판(10)상에 추와 같은 중량체를 이용하여 가압하면서 경화할 수도 있다.

상기 충전재(60)의 경화가 완료되면 상기 동박적층판(10)을 상기 평판(70)으로부터 분리한다. 그리고 미량의 잔류물이 상기 동박적층판(10) 또는 상기 동박(30)에 잔류하는 경우 플라즈마 세정 또는 소프트에칭(soft etching) 또는 흑화공정 등을 수행함으로써 추후의 적층공정에 대비한다. 소프트에칭은 상기 동박적층판(10) 또는 상기 동박(30)을 1~2㎛ 정도로 얇게 에칭함으로써 상기 동박적층판(10) 또는 상기 동박(30)을 세정하는 역할을 한다.

도 6은 동박적층판(10)의 타면에 프리프레그(20') 및 동박(30')을 적층한 상기 S50 단계에 따른 단면도이다. 상기 프리프레그(20') 및 동박(30')은 상기 동박적층판(10)의 타면에 순차적으로 적층되는데, 이때 아래에 적층된 프리프레그(20) 및 동박(30)과 동일한 프리프레그(20') 및 동박(30')을 적층 함으로써 기판 전체의 휨(warpage)이 발생하지 않도록 하는 것이 바람직하다.

도 7은 상기 동박(30, 30')에 회로패턴(31, 31')을 형성한 후 비어홀(15)을 이용하여 전기소자(40)와 전기적으로 접속한 상태를 도시한 단면도이다. 상기 회로패턴(31, 31')은 일반적인 인쇄회로 형성방법에 의해 제작된다. 그리고 상기 비어홀(15)은 레이저 드릴이나 레이저와 같은 일반적인 공정에 의해 천공된다. 상기 비어홀(15)의 내부에는 구리와 같은 도전성 금속이 도금되거나 충전된다. 상기 비어홀(15)은 회로패턴(31')과 전극(41)을 전기적으로 연결한다.

도 8은 MLCC(Multi Layer Ceramic Capacitor)와 같은 수동소자(40')가 상기 홀(11)에 임베딩된 상태를 나타낸 단면도이다. 상기 전기소자(40)는 CPU, IC와 같은 능동소자 뿐만 아니라 콘덴서, 저항, MLCC와 같은 수동소자일 수도 있다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 공정 과정에서 전기소자가 빠지는 문제점이 없기 때문에 불량률을 줄일 수 있을 뿐만 아니라 공정시간을 줄일 수 있는 효과를 도모할 수 있다.

Claims (12)

1. (a) 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와;

   (b) 상기 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와;

   (c) 상기 홀 내부에 전기소자를 고정하는 단계와;

   (d) 상기 홀 내부를 충전한 후 경화하는 단계와;

   (e) 상기 동박적층판의 타면에 프리프레그 및 동박을 추가로 위치시켜 적층한 후 비어홀을 형성하는 단계를 포함하는 임베디드 인쇄회로기판 제조방법.
2. (a) 동박적층판에 홀을 형성한 후 회로패턴을 형성하는 단계와;

   (b) 상기 동박적층판과 프리프레그 및 동박을 순차적으로 위치시켜 가접하는 단계와;

   (c) 상기 홀 내부에 전기소자를 고정하는 단계와;

   (d) 상기 홀 내부를 충전한 후 경화하는 단계와;

   (e) 상기 동박적층판의 타면에 프리프레그 및 동박을 추가로 위치시켜 적층한 후 비어홀을 형성하는 단계를 포함하는 임베디드 인쇄회로기판 제조방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 (a) 단계에서 상기 홀은 펀칭 또는 라우팅에 의해 형성되는 임베디드 인쇄회로기판 제조방법.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 (a) 단계에서 홀을 형성한 후 상기 동박적층판의 일면 또는 양면에는 흑화공정이 수행되는 임베디드 인쇄회로기판 제조방법.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 (b)단계는 평평한 면 상에 양면 테이프를 이용하여 상기 동박을 접착한 후 상기 프리프레그 및 상기 동박적층판을 위치시키는 임베디드 인쇄회로기판 제조방법.
6. 제 1 항 또는 제 2 항에 있어서,

   상기 (b)단계는 상기 프리프레그를 소정 온도 이상으로 가열함으로써 가접합하는 임베디드 인쇄회로기판 제조방법.
7. 제 1 항 또는 제 2 항에 있어서,

   상기 (c)단계는 레진을 상기 홀 내부에 인쇄 또는 도포한 후 전기소자를 위치시킨 상태에서 상기 레진을 경화하는 임베디드 인쇄회로기판 제조방법.
8. 제 1 항 또는 제 2 항에 있어서,

   상기 (c)단계는 플립칩 본더를 이용하여 전기소자를 상기 프리프레그상에 가열 접착하는 임베디드 인쇄회로기판 제조방법.
9. 제 1 항 또는 제 2 항에 있어서,

   상기 (d)단계는 낮은 열팽창계수(CTE)와 높은 유리전이온도(Tg)를 갖는 충전재를 이용하는 임베디드 인쇄회로기판 제조방법.
10. 제 1 항 또는 제 2 항에 있어서,

    상기 (d)단계는 충전재를 상기 홀의 소정의 높이까지만 충전하는 임베디드 인쇄회로기판 제조방법.
11. 제 1 항 또는 제 2 항에 있어서,

    상기 (d)단계 후 플라즈마 세정공정 또는 소프트 에칭공정을 통해 이물질을 제거하는 단계를 추가로 포함하는 임베디드 인쇄회로기판 제조방법.
12. 제 1 항 또는 제 2 항에 있어서,

    상기 (d)단계 후 상기 동박에 흑화공정을 추가로 수행하는 단계를 추가로 포함하는 임베디드 인쇄회로기판 제조방법.

Images