[go: up one dir, main page]

KR20170000330A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170000330A
KR20170000330A KR1020160070165A KR20160070165A KR20170000330A KR 20170000330 A KR20170000330 A KR 20170000330A KR 1020160070165 A KR1020160070165 A KR 1020160070165A KR 20160070165 A KR20160070165 A KR 20160070165A KR 20170000330 A KR20170000330 A KR 20170000330A
Authority
KR
South Korea
Prior art keywords
wafer
divided
line
along
protective member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160070165A
Other languages
English (en)
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170000330A publication Critical patent/KR20170000330A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

(과제) 웨이퍼의 이면에 SiO2 막, SiN 막이 형성되거나 에칭 처리가 실시되어 있는 경우에도, 웨이퍼의 내부에 분할 예정 라인을 따라 적정한 개질층을 형성하여 웨이퍼를 개개의 디바이스로 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공한다.
(해결 수단) 표면에 복수의 분할 예정 라인이 격자상으로 형성되어 있음과 함께, 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 웨이퍼의 표면에 보호 부재를 첩착하는 보호 부재 첩착 공정과, 웨이퍼의 보호 부재측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭하여 소정의 두께로 형성함과 함께 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD OF MACHINING WAFER}
본 발명은, 표면에 복수의 분할 예정 라인이 격자상으로 형성되어 있음과 함께, 그 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자상으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다.
반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 내부에 위치시켜 분할 예정 라인을 따라 조사함으로써, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 이 개질층이 형성됨으로써 강도가 저하된 분할 예정 라인을 따라 외력을 가함으로써, 웨이퍼를 개개의 디바이스로 분할하는 가공 방법이 실용화되어 있다.
상기 서술한 바와 같이 분할 예정 라인을 따라 개질층이 형성된 웨이퍼에 외력을 부여하여 개개의 디바이스로 분할하는 방법으로서, 분할 예정 라인을 따라 개질층이 형성된 웨이퍼를 환상의 프레임에 장착된 다이싱 테이프에 첩착 (貼着) 하고, 다이싱 테이프를 확장함으로써 웨이퍼에 인장력을 부여하여, 웨이퍼를 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이 하기 특허문헌 1 에 개시되어 있다.
또, 반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼의 표면에 보호 테이프를 첩착하고, 웨이퍼의 이면측으로부터 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 내부에 위치시켜 분할 예정 라인을 따라 조사함으로써, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 그 후 웨이퍼의 이면을 연삭하여 소정의 두께로 형성함과 함께, 웨이퍼를 개개의 디바이스로 분할하는 기술이 하기 특허문헌 2 에 개시되어 있다.
일본 공개특허공보 2006-12902호 일본 공개특허공보 2013-254867호
그런데, 웨이퍼의 표면에 디바이스를 형성하는 과정에서 웨이퍼의 이면에 SiO2 막, SiN 막이 형성되거나 에칭 처리가 실시되어 있는 경우에는, 웨이퍼의 이면측으로부터 레이저 광선을 조사해도 웨이퍼의 내부에 분할 예정 라인을 따라 적정한 개질층을 형성할 수 없는 경우가 있어, 웨이퍼를 개개의 디바이스로 확실하게 분할할 수 없다는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, SiO2 막, SiN 막이 형성되거나 에칭 처리가 실시되어 있는 경우에도, 웨이퍼의 내부에 분할 예정 라인을 따라 적정한 개질층을 형성하여 웨이퍼를 개개의 디바이스로 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 의하면, 표면에 복수의 분할 예정 라인이 격자상으로 형성되어 있음과 함께, 그 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
그 개질층 형성 공정이 실시된 웨이퍼의 표면에 보호 부재를 첩착하는 보호 부재 첩착 공정과,
그 보호 부재 첩착 공정이 실시된 웨이퍼의 보호 부재측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭하여 소정의 두께로 형성함과 함께, 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
웨이퍼의 이면에는 SiO2 막, SiN 막, 에칭 중 어느 처리가 실시되어 있다.
또, 상기 이면 연삭 공정을 실시한 후, 웨이퍼의 이면에 다이싱 테이프를 첩착하고 그 다이싱 테이프의 외주부를 환상의 프레임에 장착함과 함께, 웨이퍼의 표면에 첩착되어 있는 보호 부재를 박리시키는 웨이퍼 지지 공정을 실시한다.
본 발명에 의한 웨이퍼의 가공 방법은, 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 그 개질층 형성 공정이 실시된 웨이퍼의 표면에 보호 부재를 첩착하는 보호 부재 첩착 공정과, 그 보호 부재 첩착 공정이 실시된 웨이퍼의 보호 부재측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭하여 소정의 두께로 형성함과 함께, 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하고 있고, 개질층 형성 공정은 반도체 웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하므로, 이면에 SiO2 막, SiN 막, 에칭 중 어느 처리가 실시되어 있어도 웨이퍼의 내부에 분할 예정 라인을 따라 적정한 개질층을 형성할 수 있다. 그리고, 상기 이면 연삭 공정을 실시할 때에 웨이퍼에는 분할 예정 라인을 따라 적정한 개질층이 형성되어 있으므로, 이면 연삭 공정을 실시함으로써 웨이퍼는 개질층이 형성되어 강도가 저하되어 있는 분할 예정 라인을 따라 확실하게 개개의 디바이스로 분할된다.
도 1 은, 본 발명에 의한 웨이퍼의 가공 방법에 의해 분할되는 웨이퍼로서의 반도체 웨이퍼의 사시도.
도 2 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 3 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 나타내는 설명도.
도 4 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 보호 부재 첩착 공정의 설명도.
도 5 는, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 이면 연삭 공정의 설명도.
도 6 은, 본 발명에 의한 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 설명도.
도 7 은, 본 발명에 의한 웨이퍼의 가공 방법에 의해 반도체 웨이퍼가 개개로 분할된 디바이스를 픽업하기 위한 픽업 장치의 사시도.
도 8 은, 도 7 에 나타내는 픽업 장치에 의해 실시하는 픽업 공정의 설명도.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 바람직한 실시형태에 대해, 첨부 도면을 참조하여 상세하게 설명한다.
도 1 에는, 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 나타나 있다. 도 1 에 나타내는 반도체 웨이퍼 (2) 는, 두께가 예를 들어 600 ㎛ 인 실리콘 웨이퍼로 이루어져 있고, 표면 (2a) 에 복수의 분할 예정 라인 (21) 이 격자상으로 형성되어 있음과 함께, 그 복수의 분할 예정 라인 (21) 에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스 (22) 가 형성되어 있다. 또한, 반도체 웨이퍼 (2) 의 이면 (2b) 에는, 표면 (2a) 에 디바이스 (22) 를 형성하는 과정에서 SiO2 막, SiN 막, 에칭 등의 처리가 실시되어 있다. 이하, 이 반도체 웨이퍼 (2) 를 분할 예정 라인 (21) 을 따라 개개의 디바이스 (22) 로 분할하는 웨이퍼의 가공 방법에 대해 설명한다.
먼저, 반도체 웨이퍼 (2) 에 대해 투과성을 갖는 파장의 레이저 광선을 반도체 웨이퍼 (2) 의 표면 (2a) 측으로부터 내부에 집광점을 위치시켜 분할 예정 라인 (21) 을 따라 조사하고, 반도체 웨이퍼 (2) 의 내부에 분할 예정 라인 (21) 을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 2 에 나타내는 레이저 가공 장치 (3) 를 사용하여 실시한다. 도 2 에 나타내는 레이저 가공 장치 (3) 는, 피가공물을 유지하는 척 테이블 (31) 과, 그 척 테이블 (31) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단 (32) 과, 척 테이블 (31) 상에 유지된 피가공물을 촬상하는 촬상 수단 (33) 을 구비하고 있다. 척 테이블 (31) 은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시되지 않은 이동 기구에 의해 도 2 에 있어서 화살표 (X) 로 나타내는 가공 이송 방향 및 화살표 (Y) 로 나타내는 산출 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단 (32) 은, 실질상 수평으로 배치된 원통 형상의 케이싱 (321) 의 선단에 장착된 집광기 (322) 로부터 펄스 레이저 광선을 조사한다. 또, 상기 레이저 광선 조사 수단 (32) 을 구성하는 케이싱 (321) 의 선단부에 장착된 촬상 수단 (33) 은, 피가공물을 조명하는 조명 수단과, 그 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 그 광학계에 의해 포착된 이미지를 촬상하는 촬상 소자 (CCD) 등을 구비하고, 촬상된 화상 신호를 도시되지 않은 제어 수단에 보낸다.
상기 서술한 레이저 가공 장치 (3) 를 사용하여 실시하는 개질층 형성 공정에 대해, 도 2 및 도 3 을 참조하여 설명한다.
이 개질층 형성 공정은, 먼저 상기 서술한 도 2 에 나타내는 레이저 가공 장치 (3) 의 척 테이블 (31) 상에 반도체 웨이퍼 (2) 의 이면 (2b) 측을 재치한다. 그리고, 도시되지 않은 흡인 수단을 작동시킴으로써 척 테이블 (31) 상에 반도체 웨이퍼 (2) 를 흡착 유지한다 (웨이퍼 유지 공정). 따라서, 척 테이블 (31) 상에 유지된 반도체 웨이퍼 (2) 는, 표면 (2a) 이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼 (2) 를 흡인 유지한 척 테이블 (31) 은, 도시되지 않은 가공 이송 수단에 의해 촬상 수단 (33) 의 바로 아래에 위치된다.
척 테이블 (31) 이 촬상 수단 (33) 의 바로 아래에 위치되면, 촬상 수단 (33) 및 도시되지 않은 제어 수단에 의해 반도체 웨이퍼 (2) 의 레이저 가공해야 하는 가공 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단 (33) 및 도시되지 않은 제어 수단은, 반도체 웨이퍼 (2) 의 소정 방향에 형성되어 있는 분할 예정 라인 (21) 과, 분할 예정 라인 (21) 을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단 (32) 의 집광기 (322) 의 위치 맞춤을 실시하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 레이저 광선 조사 위치의 얼라인먼트를 수행한다 (얼라인먼트 공정). 또, 반도체 웨이퍼 (2) 에 형성되어 있는 상기 소정 방향에 대해 직교하는 방향으로 연장되는 분할 예정 라인 (21) 에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라인먼트를 수행한다.
이상과 같이 하여 척 테이블 (31) 상에 유지되어 있는 반도체 웨이퍼 (2) 에 형성되어 있는 분할 예정 라인 (21) 을 검출하고, 레이저 광선 조사 위치의 얼라인먼트가 실시되었다면, 도 3 의 (a) 에서 나타내는 바와 같이, 척 테이블 (31) 을 레이저 광선을 조사하는 레이저 광선 조사 수단 (32) 의 집광기 (322) 가 위치하는 레이저 광선 조사 영역으로 이동시키고, 소정의 분할 예정 라인 (21) 의 일단 (도 3 의 (a) 에 있어서 좌단) 을 레이저 광선 조사 수단 (32) 의 집광기 (322) 의 바로 아래에 위치시킨다. 다음으로, 집광기 (322) 로부터 조사되는 펄스 레이저 광선의 집광점 (P) 을 반도체 웨이퍼 (2) 의 두께 방향 중간부에 위치시킨다. 그리고, 집광기 (322) 로부터 실리콘 웨이퍼에 대해 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블 (31) 을 도 3 의 (a) 에 있어서 화살표 (X1) 로 나타내는 방향으로 소정의 이송 속도로 이동시킨다. 그리고, 도 3 의 (b) 에서 나타내는 바와 같이, 레이저 광선 조사 수단 (32) 의 집광기 (322) 의 조사 위치가 분할 예정 라인 (21) 의 타단의 위치에 도달하면, 펄스 레이저 광선의 조사를 정지시킴과 함께 척 테이블 (31) 의 이동을 정지시킨다. 이 결과, 반도체 웨이퍼 (2) 의 내부에는, 분할 예정 라인 (21) 을 따라 분할 기점이 되는 개질층 (210) 이 형성된다. 또한, 상기 서술한 개질층 형성 공정은, 반도체 웨이퍼 (2) 에 대해 투과성을 갖는 파장의 레이저 광선을 반도체 웨이퍼 (2) 의 표면 (2a) 측으로부터 내부에 집광점을 위치시켜 분할 예정 라인 (21) 을 따라 조사하므로, 이면 (2b) 에 SiO2 막, SiN 막, 에칭 등의 레이저 광선 투과의 방해가 되는 처리가 실시되어 있어도 반도체 웨이퍼 (2) 의 내부에 분할 예정 라인 (21) 을 따라 적정한 개질층 (210) 을 형성할 수 있다.
또한, 상기 개질층 형성 공정에 있어서의 가공 조건은, 예를 들어 다음과 같이 설정되어 있다.
파장 : 1342 ㎚ 의 펄스 레이저
반복 주파수 : 90 ㎑
평균 출력 : 2 W
집광 스폿 직경 : φ1 ㎛
가공 이송 속도 : 500 ㎜/초
상기 서술한 바와 같이, 소정의 분할 예정 라인 (21) 을 따라 상기 개질층 형성 공정을 실시하면, 척 테이블 (31) 을 도 2 에 있어서 화살표 (Y) 로 나타내는 방향으로 반도체 웨이퍼 (2) 에 형성된 분할 예정 라인 (21) 의 간격 만큼 산출 이송하여 (산출 이송 공정), 상기 개질층 형성 공정을 수행한다. 이와 같이 하여 소정 방향에 형성된 모든 분할 예정 라인 (21) 을 따라 상기 개질층 형성 공정을 실시하였다면, 척 테이블 (31) 을 90 도 회동시켜, 상기 소정 방향에 형성된 분할 예정 라인 (21) 에 대해 직교하는 방향으로 연장되는 분할 예정 라인 (21) 을 따라 상기 개질층 형성 공정을 실행한다.
상기 개질층 형성 공정을 실시하였다면, 반도체 웨이퍼 (2) 의 표면 (2a) 에 형성된 디바이스 (22) 를 보호하기 위해, 반도체 웨이퍼 (2) 의 표면 (2a) 에 보호 부재를 첩착하는 보호 부재 첩착 공정을 실시한다. 즉, 도 4 에 나타내는 바와 같이, 반도체 웨이퍼 (2) 의 표면 (2a) 에 보호 부재로서의 보호 테이프 (4) 를 첩착한다. 또한, 보호 테이프 (4) 는, 도시된 실시형태에 있어서는 두께가 100 ㎛ 인 폴리염화비닐 (PVC) 로 이루어지는 시트상 기재의 표면에 아크릴 수지계의 접착제가 두께 5 ㎛ 정도 도포되어 있다.
상기 보호 부재 첩착 공정을 실시하였다면, 반도체 웨이퍼 (2) 의 보호 테이프 (4) 측을 척 테이블에 유지하고, 반도체 웨이퍼 (2) 의 이면을 연삭하여 소정의 두께로 형성함과 함께, 분할 기점이 되는 개질층 (210) 이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 5 의 (a) 에 나타내는 연삭 장치 (5) 를 사용하여 실시한다. 도 5 의 (a) 에 나타내는 연삭 장치 (5) 는, 피가공물을 유지하는 유지 수단으로서의 척 테이블 (51) 과, 그 척 테이블 (51) 에 유지된 피가공물을 연삭하는 연삭 수단 (52) 을 구비하고 있다. 척 테이블 (51) 은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시되지 않은 회전 구동 기구에 의해 도 5 의 (a) 에 있어서 화살표 (51a) 로 나타내는 방향으로 회전된다. 연삭 수단 (52) 은, 스핀들 하우징 (53) 과, 그 스핀들 하우징 (53) 에 자유롭게 회전할 수 있도록 지지되고 도시되지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들 (54) 과, 그 회전 스핀들 (54) 의 하단에 장착된 마운터 (55) 와, 그 마운터 (55) 의 하면에 장착된 연삭 휠 (56) 을 구비하고 있다. 이 연삭 휠 (56) 은, 원환상의 기대 (57) 와, 그 기대 (57) 의 하면에 환상으로 장착된 연삭 지석 (58) 으로 이루어져 있고, 기대 (57) 가 마운터 (55) 의 하면에 체결 볼트 (59) 에 의해 장착되어 있다.
상기 서술한 연삭 장치 (5) 를 사용하여 상기 이면 연삭 공정을 실시하려면, 도 5 의 (a) 에 나타내는 바와 같이, 척 테이블 (51) 의 상면 (유지면) 에 반도체 웨이퍼 (2) 의 표면에 첩착되어 있는 보호 테이프 (4) 측을 재치한다. 그리고, 도시되지 않은 흡인 수단을 작동시킴으로써 척 테이블 (51) 상에 반도체 웨이퍼 (2) 를 보호 테이프 (4) 를 개재하여 흡착 유지한다 (웨이퍼 유지 공정). 따라서, 척 테이블 (51) 상에 유지된 반도체 웨이퍼 (2) 는, 이면 (2b) 이 상측이 된다. 이와 같이 척 테이블 (51) 상에 반도체 웨이퍼 (2) 를 보호 테이프 (4) 를 개재하여 흡인 유지하였다면, 척 테이블 (51) 을 도 5 의 (a) 에 있어서 화살표 (51a) 로 나타내는 방향으로 예를 들어 300 rpm 으로 회전시키면서, 연삭 수단 (52) 의 연삭 휠 (56) 을 도 5 의 (a) 에 있어서 화살표 (56a) 로 나타내는 방향으로 예를 들어 6000 rpm 으로 회전시켜, 도 5 의 (b) 에 나타내는 바와 같이 연삭 지석 (58) 을 피가공면인 반도체 웨이퍼 (2) 의 이면 (2b) 에 접촉시키고, 연삭 휠 (56) 을 화살표 (56b) 로 나타내는 바와 같이 예를 들어 1 ㎛/초의 연삭 이송 속도로 하방 (척 테이블 (51) 의 유지면에 대해 수직인 방향) 으로 소정량 연삭 이송한다. 이 결과, 반도체 웨이퍼 (2) 의 이면 (2b) 이 SiO2 막, SiN 막, 에칭 등의 처리면과 함께 연삭되어, 반도체 웨이퍼 (2) 는 소정의 두께 (예를 들어 100 ㎛) 로 형성됨과 함께, 개질층 (210) 이 형성되어 강도가 저하되어 있는 분할 예정 라인 (21) 을 따라 크랙 (210a) 이 형성되고, 개개의 디바이스 (22) 로 분할된다. 또한, 개개로 분할된 복수의 디바이스 (22) 는, 그 표면에 보호 테이프 (4) 가 첩착되어 있으므로, 따로 흩어지지는 않고 반도체 웨이퍼 (2) 의 형태가 유지되어 있다. 이와 같이 하여, 이면 연삭 공정을 실시할 때에 반도체 웨이퍼 (2) 에는 분할 예정 라인 (21) 을 따라 적정한 개질층 (210) 이 형성되어 있으므로, 이면 연삭 공정을 실시함으로써 반도체 웨이퍼 (2) 는 개질층 (210) 이 형성되어 강도가 저하되어 있는 분할 예정 라인 (21) 을 따라 확실하게 크랙 (210a) 이 형성되고, 개개의 디바이스 (22) 로 분할된다.
상기 서술한 바와 같이 이면 연삭 공정을 실시하였다면, 반도체 웨이퍼 (2) 의 이면 (2b) 에 다이싱 테이프를 첩착하고 그 다이싱 테이프의 외주부를 환상의 프레임에 장착함과 함께, 반도체 웨이퍼 (2) 의 표면에 첩착되어 있는 보호 부재로서의 보호 테이프 (4) 를 박리시키는 웨이퍼 지지 공정을 실시한다. 즉, 도 6 에 나타내는 바와 같이, 환상의 프레임 (F) 의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프 (T) 의 표면에 상기 서술한 이면 연삭 공정이 실시된 반도체 웨이퍼 (2) 의 이면 (2b) 을 첩착한다. 그리고, 반도체 웨이퍼 (2) 의 표면 (2a) 에 첩착되어 있는 보호 테이프 (4) 를 박리시킨다. 따라서, 다이싱 테이프 (T) 의 표면에 첩착된 반도체 웨이퍼 (2) 는, 표면 (2a) 이 상측이 된다.
이와 같이 하여 웨이퍼 지지 공정을 실시하였다면, 다이싱 테이프 (T) 에 첩착되어 있는 반도체 웨이퍼 (2) 의 개개로 분할된 디바이스 (22) 를 픽업하는 픽업 공정을 실시한다. 이 픽업 공정은, 도 7 에 나타내는 픽업 장치 (6) 를 사용하여 실시한다. 도 7 에 나타내는 픽업 장치 (6) 는, 상기 환상의 프레임 (F) 을 유지하는 프레임 유지 수단 (61) 과, 그 프레임 유지 수단 (61) 에 유지된 환상의 프레임 (F) 에 장착된 다이싱 테이프 (T) 를 확장하는 테이프 확장 수단 (62) 과, 픽업 콜렛 (63) 을 구비하고 있다. 프레임 유지 수단 (61) 은, 환상의 프레임 유지 부재 (611) 와, 그 프레임 유지 부재 (611) 의 외주에 배치 형성된 고정 수단으로서의 복수의 클램프 (612) 로 이루어져 있다. 프레임 유지 부재 (611) 의 상면은 환상의 프레임 (F) 을 재치하는 재치면 (611a) 을 형성하고 있고, 이 재치면 (611a) 상에 환상의 프레임 (F) 이 재치된다. 그리고, 재치면 (611a) 상에 재치된 환상의 프레임 (F) 은, 클램프 (612) 에 의해 프레임 유지 부재 (611) 에 고정된다. 이와 같이 구성된 프레임 유지 수단 (61) 은, 테이프 확장 수단 (62) 에 의해 상하 방향으로 진퇴 가능하도록 지지되어 있다.
테이프 확장 수단 (62) 은, 상기 환상의 프레임 유지 부재 (611) 의 내측에 배치 형성되는 확장 드럼 (621) 을 구비하고 있다. 이 확장 드럼 (621) 은, 환상의 프레임 (F) 의 내경보다 작고, 그 환상의 프레임 (F) 에 장착된 다이싱 테이프 (T) 에 첩착되어 있는 반도체 웨이퍼 (2) 의 외경보다 큰 내경 및 외경을 갖고 있다. 또, 확장 드럼 (621) 은 하단에 지지 플랜지 (622) 를 구비하고 있다. 도시된 테이프 확장 수단 (62) 은, 상기 환상의 프레임 유지 부재 (611) 를 상하 방향으로 진퇴 가능한 지지 수단 (623) 을 구비하고 있다. 이 지지 수단 (623) 은, 상기 지지 플랜지 (622) 상에 배치 형성된 복수의 에어 실린더 (623a) 로 이루어져 있고, 그 피스톤 로드 (623b) 가 상기 환상의 프레임 유지 부재 (611) 의 하면에 연결된다. 이와 같이 복수의 에어 실린더 (623a) 로 이루어지는 지지 수단 (623) 은, 도 8 의 (a) 에 나타내는 바와 같이 환상의 프레임 유지 부재 (611) 를 재치면 (611a) 이 확장 드럼 (621) 의 상단과 대략 동일 높이가 되는 기준 위치와, 도 8 의 (b) 에 나타내는 바와 같이 확장 드럼 (621) 의 상단으로부터 소정량 하방의 확장 위치 사이를 상하 방향으로 이동시킨다.
이상과 같이 구성된 픽업 장치 (6) 를 사용하여 실시하는 픽업 공정에 대해 도 8 을 참조하여 설명한다. 즉, 반도체 웨이퍼 (2) 가 첩착되어 있는 다이싱 테이프 (T) 가 장착된 환상의 프레임 (F) 을, 도 8 의 (a) 에 나타내는 바와 같이 프레임 유지 수단 (61) 을 구성하는 프레임 유지 부재 (611) 의 재치면 (611a) 상에 재치하고, 클램프 (612) 에 의해 프레임 유지 부재 (611) 에 고정시킨다 (프레임 유지 공정). 이 때, 프레임 유지 부재 (611) 는 도 8(a) 에 나타내는 기준 위치에 위치되어 있다. 다음으로, 테이프 확장 수단 (62) 을 구성하는 지지 수단 (623) 으로서의 복수의 에어 실린더 (623a) 를 작동시켜, 환상의 프레임 유지 부재 (611) 를 도 8 의 (b) 에 나타내는 확장 위치에 하강시킨다. 따라서, 프레임 유지 부재 (611) 의 재치면 (611a) 상에 고정되어 있는 환상의 프레임 (F) 도 하강하기 때문에, 도 8 의 (b) 에 나타내는 바와 같이 환상의 프레임 (F) 에 장착된 다이싱 테이프 (T) 는 확장 드럼 (621) 의 상단 가장자리에 접하여 확장된다 (테이프 확장 공정). 이 결과, 다이싱 테이프 (T) 에 첩착되어 있는 반도체 웨이퍼 (2) 에는 방사상으로 인장력이 작용하기 때문에, 상기 서술한 바와 같이, 반도체 웨이퍼 (2) 의 개개로 분할된 디바이스 (22) 가 분리됨과 함께, 디바이스 (22) 사이에 간격 (s) 이 형성된다.
다음으로, 도 8 의 (c) 에 나타내는 바와 같이 픽업 콜렛 (63) 을 작동시켜 디바이스 (22) 를 흡착하여, 다이싱 테이프 (T) 로부터 박리시키고 픽업하여, 도시되지 않은 트레이 또는 다이 본딩 공정에 반송한다. 또한, 픽업 공정에 있어서는, 상기 서술한 바와 같이 다이싱 테이프 (T) 에 첩착되어 있는 개개의 디바이스 (22) 사이의 간격 (s) 이 형성되어 있으므로, 인접하는 디바이스 (22) 와 접촉하지 않고 용이하게 픽업할 수 있다.
2 : 반도체 웨이퍼
21 : 분할 예정 라인
22 : 디바이스
3 : 레이저 가공 장치
31 : 레이저 가공 장치의 척 테이블
32 : 레이저 광선 조사 수단
322 : 집광기
4 : 보호 테이프
5 : 연삭 장치
51 : 연삭 장치의 척 테이블
52 : 연삭수단
56 : 연삭 휠
6 : 픽업 장치
61 : 프레임 유지 수단
62 : 테이프 확장 수단
63 : 픽업 콜렛
F : 환상의 프레임
T : 다이싱 테이프

Claims (3)

  1. 표면에 복수의 분할 예정 라인이 격자상으로 형성되어 있음과 함께, 그 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼에 대해 투과성을 갖는 파장의 레이저 광선을 웨이퍼의 표면측으로부터 내부에 집광점을 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
    그 개질층 형성 공정이 실시된 웨이퍼의 표면에 보호 부재를 첩착하는 보호 부재 첩착 공정과,
    그 보호 부재 첩착 공정이 실시된 웨이퍼의 보호 부재측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭하여 소정의 두께로 형성함과 함께, 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 이면 연삭 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    웨이퍼의 이면에는 SiO2 막, SiN 막, 에칭 중 어느 처리가 실시되어 있는 웨이퍼의 가공 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 이면 연삭 공정을 실시한 후, 웨이퍼의 이면에 다이싱 테이프를 첩착하고 그 다이싱 테이프의 외주부를 환상의 프레임에 장착함과 함께, 웨이퍼의 표면에 첩착되어 있는 보호 부재를 박리시키는 웨이퍼 지지 공정을 실시하는 웨이퍼의 가공 방법.
KR1020160070165A 2015-06-23 2016-06-07 웨이퍼의 가공 방법 Ceased KR20170000330A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-125640 2015-06-23
JP2015125640A JP2017011119A (ja) 2015-06-23 2015-06-23 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170000330A true KR20170000330A (ko) 2017-01-02

Family

ID=57651365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160070165A Ceased KR20170000330A (ko) 2015-06-23 2016-06-07 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP2017011119A (ko)
KR (1) KR20170000330A (ko)
CN (1) CN106298651A (ko)
TW (1) TW201709302A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP7550612B2 (ja) 2020-11-10 2024-09-13 株式会社ディスコ ウェーハの加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012902A (ja) 2004-06-22 2006-01-12 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013254867A (ja) 2012-06-07 2013-12-19 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5980504B2 (ja) * 2011-12-27 2016-08-31 株式会社ディスコ ウエーハの加工方法およびレーザー加工装置
WO2014080918A1 (ja) * 2012-11-20 2014-05-30 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ
JP6113477B2 (ja) * 2012-12-06 2017-04-12 株式会社ディスコ ウエーハのレーザー加工方法およびレーザー加工装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012902A (ja) 2004-06-22 2006-01-12 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013254867A (ja) 2012-06-07 2013-12-19 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
JP2017011119A (ja) 2017-01-12
CN106298651A (zh) 2017-01-04
TW201709302A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US9685377B2 (en) Wafer processing method
KR102437901B1 (ko) 웨이퍼의 가공 방법
KR102198123B1 (ko) 웨이퍼의 가공 방법
KR20150142597A (ko) 웨이퍼 가공 방법
KR101831914B1 (ko) 웨이퍼 가공 방법
KR102519860B1 (ko) 웨이퍼의 가공 방법
KR102272434B1 (ko) 웨이퍼의 가공 방법
KR20150140215A (ko) 웨이퍼 가공 방법
KR20170077029A (ko) 웨이퍼의 가공 방법
KR20170049397A (ko) 웨이퍼의 가공 방법
KR20140105375A (ko) 웨이퍼의 가공 방법
KR20160033631A (ko) 웨이퍼의 가공 방법
KR20170034316A (ko) 웨이퍼의 가공 방법
KR20160146537A (ko) 웨이퍼의 가공 방법
KR20140126247A (ko) 웨이퍼 가공 방법
KR102727198B1 (ko) 웨이퍼의 가공 방법
KR20150141875A (ko) 웨이퍼 가공 방법
KR20170066251A (ko) 웨이퍼의 가공 방법
KR20160075326A (ko) 웨이퍼의 가공 방법
JP2016086089A (ja) ウエーハの加工方法
KR20170000330A (ko) 웨이퍼의 가공 방법
JP6401009B2 (ja) ウエーハの加工方法
KR102561376B1 (ko) 웨이퍼의 가공 방법 및 웨이퍼의 가공에 사용하는 보조구
JP2015222756A (ja) ウエーハの加工方法および分割装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160607

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200603

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160607

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220128

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220331

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220128

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I