[go: up one dir, main page]

KR20160141516A - 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 - Google Patents

인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20160141516A
KR20160141516A KR1020150077303A KR20150077303A KR20160141516A KR 20160141516 A KR20160141516 A KR 20160141516A KR 1020150077303 A KR1020150077303 A KR 1020150077303A KR 20150077303 A KR20150077303 A KR 20150077303A KR 20160141516 A KR20160141516 A KR 20160141516A
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
circuit board
printed circuit
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150077303A
Other languages
English (en)
Other versions
KR102425753B1 (ko
Inventor
홍석창
박효빈
신동광
백상진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150077303A priority Critical patent/KR102425753B1/ko
Priority to JP2016103754A priority patent/JP6806316B2/ja
Priority to US15/165,462 priority patent/US10553452B2/en
Publication of KR20160141516A publication Critical patent/KR20160141516A/ko
Application granted granted Critical
Publication of KR102425753B1 publication Critical patent/KR102425753B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48097—Kinked the kinked part being in proximity to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지에 관한 것이다.
본 발명의 실시 예에 따르면, 인쇄회로기판은 일면에 캐비티가 형성된 절연층, 절연층의 일면 및 내부에 형성된 회로층 및 캐비티의 내벽 및 타면에 형성되어 방열층을 포함하며, 방열층은 절연층의 일면 및 내부에 형성된 회로층 중 적어도 하나와 전기적으로 연결된다.

Description

인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지{PRINTED CIRCUIT BOARD, METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR PACKAGE HAVING THE THEREOF}
본 발명은 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장 시 고밀도화, 고집적화가 가능한 다층인쇄회로기판(Multi-Layer Printed Circuit Board)을 이용한 실장 기술을 채용하고 있다. 이러한 다층인쇄회로기판은 고밀도, 고집적도 구현을 위해 기판 미세회로 및 범프 등의 요소 기술 발전을 통해 진행되고 있다. 최근, 전자 부품을 인쇄회로기판에 미리 실장하여 패키지로 구성하는 SIP(System In Package), CSP(Chip Sized Package), FCP(Flip Chip Package) 등의 반도체 패키지에 대한 개발이 활발히 이루어지고 있다. 또한, 고성능의 스마트폰의 소형화 및 성능 향상을 위하여 제어 소자와 메모리 소자를 하나의 패키지 형태로 구현한 적층형 패키지(Package On Package; POP)가 있다. 적층형 패키지는 제어 소자와 메모리 소자를 각각 개별적으로 패키징한 후, 이를 적층하여 연결함으로써 구현할 수 있다.
미국 등록 특허 제 5986209호
본 발명은 방열 기능이 향상된 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 이용한 반도체 패키지를 제공하는데 있다.
본 발명의 일 실시 예에 따르면, 일면에 캐비티가 형성된 절연층, 절연층의 일면 및 내부에 형성된 회로층 및 캐비티의 내벽 및 타면에 형성되어 방열층을 포함하며, 방열층은 절연층의 일면 및 내부에 형성된 회로층 중 적어도 하나와 전기적으로 연결되는 인쇄회로기판이 제공된다.
방열층은 전도성 금속이다.
본 발명의 다른 실시 예에 따르면, 캐리어 기판 일면에 제1 절연층 및 제1 회로층을 형성하는 단계, 제1 절연층 및 제1 회로층 하부에 캐비티를 갖는 제2 절연층 및 제2 절연층 하부에 형성되는 금속층을 형성하는 단계, 캐리어를 제거하는 단계, 캐비티 내벽 및 타면에 방열층을 형성하는 단계 및 금속층을 패터닝하여 제2 회로층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법이 제공된다.
본 발명의 또 다른 실시 예에 따르면, 제1 인쇄회로기판 및 제1 인쇄회로기판 상부에 배치된 제1 소자를 포함하는 하부 패키지, 하부 패키지의 상부에 배치되며, 일면에 캐비티가 형성된 절연층, 절연층의 일면 및 내부에 형성된 회로층과 캐비티의 내벽 및 타면에 형성되어 절연층의 일면 및 내부에 형성된 회로층 중 적어도 하나와 전기적으로 연결되는 방열층을 포함하는 제2 인쇄회로기판 및 제2 인쇄회로기판 상부에 배치되며, 제3 인쇄회로기판 및 제3 인쇄회로기판 상부에 배치된 제2 소자를 포함하는 상부 패키지를 포함하며, 제1 소자의 적어도 일부가 캐비티에 삽입되는 반도체 패키지가 제공된다.
제1 소자와 방열층 사이에 게재되는 방열 부재를 더 포함한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.
도 3 내지 도 12는 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 13은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 절연층, 회로층 및 방열층(180)을 포함한다.
본 발명의 실시 예에 따르면, 절연층은 일면에 오목하게 들어간 형태의 캐비티(160)가 형성되어 있다. 또한, 본 발명의 실시 예에 따르면, 절연층은 제1 절연층(110)과 제2 절연층(140)으로 구분된다.
본 발명의 실시 예에 따른 제1 절연층(110) 및 제2 절연층(140)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(110) 및 제2 절연층(140)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제1 절연층(110) 및 제2 절연층(140)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 따른 제1 절연층(110) 및 제2 절연층(140)은 회로 기판 분야에서 공지된 절연재 중에서 선택될 수 있다.
본 발명의 실시 예에 따르면 회로층은 절연층의 일면 및 내부에 형성된다. 또한, 본 발명의 실시 예에 따르면, 회로층은 제1 회로층(120) 내지 제3 회로층(195)으로 구분된다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 제1 절연층(110)의 일면에 형성된다. 도 1에 도시된 바에 따르면 일면은 하면이며 타면은 상면이 된다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 접지 패턴(121)과 신호 패턴(122)을 포함한다. 여기서, 접지 패턴(121)은 캐비티(160)가 형성된 영역에 위치하게 된다. 본 발명의 실시 예에서는 캐비티(160)가 형성되는 영역에는 접지 패턴(121)이 형성됨을 도시 및 설명하고 있지만, 이에 한정되지 않는다. 당업자의 선택에 따라 캐비티(160)가 형성되는 영역에 신호 패턴(122)이 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제2 회로층(190)은 제2 절연층(140)의 일면에 형성된다. 도 1에 도시된 바와 같이 제2 회로층(190)의 일부는 방열층(180)과 접촉되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제3 회로층(195)은 제1 절연층(110)의 타면에 형성된다.
본 발명의 실시 예에 따르면, 제1 회로층(120) 내지 제3 회로층(195)은 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 제1 회로층(120) 내지 제3 회로층(195)은 구리로 형성된다.
본 발명의 실시 예에 따르면, 방열층(180)은 캐비티(160) 내부에 형성된다. 방열층(180)은 캐비티(160)의 내벽과 상면에 형성된다. 캐비티(160)의 상면에 형성된 방열층(180)은 캐비티(160)에 의해 노출된 제1 회로층(120)과 접촉하게 된다. 이때, 방열층(180)은 접지 패턴(121)과 접촉되어 전기적으로 연결된다. 이와 같은 구조에 의해서 방열층(180)은 전도 받은 열을 접지 패턴(121)에 전달하여 인쇄회로기판(100)의 방열 성능을 향상 시킨다.
본 발명의 실시 예에 따르면, 인쇄회로기판(100)은 관통 비아(170), 접착층(130) 및 보호층(197)을 포함하는 것도 가능하다.
본 발명의 실시 예에 따르면, 인쇄회로기판(100)은 관통 비아(170)를 포함한다. 관통 비아(170)는 제1 절연층(110)과 제2 절연층(140)을 관통하여 제1 회로층(120) 내지 제3 회로층(195)을 전기적으로 연결한다. 관통 비아(170)와 전기적으로 연결되는 회로층은 당업자의 선택에 따라 변경되는 것도 가능하다.
본 발명의 실시 예에 따르면, 관통 비아(170)는 구리와 같이 회로 기판 분야에서 공지된 전도성 물질로 형성된다.
본 발명의 실시 예에 따르면, 접착층(130)은 제1 회로층(120) 및 제1 절연층(110)과 제2 절연층(140) 사이에 형성된다. 접착층(130)은 제2 절연층(140)과 제1 회로층(120) 및 제1 절연층(110) 간의 접착력 향상을 위해 형성된다. 본 발명의 실시 예에 따르면, 접착층(130)은 회로 기판 분야에서 공지된 비전도성 접착 물질 중 어느 것으로도 형성 가능하다.
본 발명의 실시 예에 따르면, 보호층(197)은 제2 절연층(140)의 일면에 형성되어 제2 회로층(190)을 덮어 보호하도록 형성된다. 이때, 보호층(197)은 제2 회로층(190) 중에서 외부 부품과 전기적으로 연결되는 부분은 외부로 노출되도록 형성된다.
또한, 본 발명의 실시 예에 따르면, 보호층(197)은 제1 절연층(110)의 타면에 형성되어 제3 회로층(195)을 덮어 보호하도록 형성된다. 이때, 보호층(197)은 제3 회로층(195) 중에서 외부 부품과 전기적으로 연결되는 부분은 외부로 노출되도록 형성된다.
본 발명의 실시 예에 따르면, 보호층(197)은 내열성 피복 재료로 형성된다. 예를 들어, 보호층(197)은 솔더 레지스트로 형성된다.
도 1에서는 도시되지 않았지만, 보호층(197)에 의해서 외부로 노출된 회로층에는 표면 처리층이 형성되는 것도 가능하다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도이다.
도 3 내지 도 12는 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 2의 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법의 순서도는 도 3 내지 도 12의 예시도를 참고하여 설명하도록 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 설명할 때, 캐리어 기판(200)의 일면을 기준으로 설명하도록 한다. 그러나 인쇄회로기판은 도면에 도시되는 바와 같이 캐리어 기판(200) 타면에도 동일한 제조 방법으로 형성 가능하다.
도 3 및 도 4를 참조하면, 캐리어 기판(200)에 제1 절연층(110) 및 제1 회로층(120)이 형성된다.(도 2의 S110)
도 3을 참조하면, 캐리어 기판(200)이 제공된다.
본 발명의 실시 예에 따르면, 캐리어 기판(200)은 인쇄회로기판을 위한 절연층 및 회로층이 형성될 때, 이를 지지하기 위한 구성이다.
본 발명의 실시 예에 따르면, 캐리어 기판(200)은 캐리어 코어(210)에 캐리어 금속층(220)이 적층된 구조이다.
예를 들어, 캐리어 코어(210)는 절연 재질로 형성된다. 그러나 캐리어 코어(210)의 재질이 절연 재질로 한정되는 것은 아니며, 금속 재질 또는 절연층과 금속층이 한 층 이상 적층된 구조일 수 있다.
예를 들어, 캐리어 금속층(220)은 구리(Cu)로 형성된다. 그러나 캐리어 금속층(220)의 재질이 구리로 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 전도성 물질이라면 제한 없이 적용될 수 있다.
본 발명의 실시 예에서 캐리어 기판(200)은 캐리어 코어(210)의 양면에 1층의 캐리어 금속층(220)이 적층된 구조로 도시 및 설명되어 있으나, 캐리어 기판(200)의 구조는 이에 한정되지 않는다. 즉, 본 발명의 실시 예에서 캐리어 기판(200)은 설명과 이해의 편의를 위해서 간략하게 도시된 것이다. 예를 들어, 캐리어 기판(200)은 캐리어 코어에 다층의 금속층이 적층되며, 다층의 금속층 사이에 이형층이 형성된 것일 수 있다. 따라서 추후 이형층이 분리되면서 최외층에 형성된 금속층을 제외한 캐리어 기판이 인쇄회로기판으로부터 분리 및 제거될 수 있다. 이와 같이 캐리어 기판(200)의 구조는 본 발명의 실시 예로 도시 및 설명된 구조에 한정되는 것은 아니다. 즉, 해당 기술 분야에서 사용되는 어떠한 구조의 캐리어 기판도 본 실시 예에 적용 가능하다.
도 4를 참조하면, 캐리어 기판(200)의 일면에 제1 절연층(110) 및 제1 회로층(120)이 형성된다.
본 발명의 실시 예에 따르면, 제1 절연층(110)은 캐리어 기판(200)의 캐리어 금속층(220)의 일면에 형성된다.
본 발명의 실시 예에 따르면, 제1 절연층(110)은 액상 형태로 캐리어 금속층(220)에 도포되는 방법으로 형성된다. 또는 제1 절연층(110)은 필름 형태로 캐리어 금속층(220)에 적층 및 가압되는 방법으로 형성된다. 본 발명의 실시 예에 따른 제1 절연층(110)은 상술한 방법뿐만 아니라 회로 기판 분야에서 절연층을 형성하는 어떠한 방법으로도 형성될 수 있다.
본 발명의 실시 예에 따른 제1 절연층(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(110)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제1 절연층(110)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 따른 제1 절연층(110)은 회로 기판 분야에서 공지된 절연재 중에서 선택될 수 있다.
본 발명의 실시 예에 따르면, 제1 절연층(110)이 일면에 제1 회로층(120)이 형성된다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 무전해 도금 및 전해 도금 방식으로 형성된다. 또는 제1 회로층(120)은 금속박을 제1 절연층(110)에 적층하여 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제1 회로층(120)은 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 제1 회로층(120)은 구리로 형성된다.
본 발명의 실시 예에 따르면 제1 회로층(120)은 접지 패턴(121)과 신호 패턴(122)을 포함한다. 여기서, 접지 패턴(121)은 추후 캐비티(미도시)가 형성될 영역에 형성된다.
도 5 및 도 6을 참조하면, 제1 절연층(110) 및 제1 회로층(120)의 일면에 제2 절연층(140) 및 금속층(150)이 형성된다.(도 2의 S120)
도 5를 참조하면, 제1 회로층(120) 상부에 접착층(130)이 형성된다.
본 발명의 실시 예에 따르면, 접착층(130)은 추후에 제2 절연층(미도시)이 형성될 부분에 형성된다.
본 발명의 실시 예에 따르면, 접착층(130)은 회로 기판 분야에서 공지된 비전도성 접착 물질 중 어느 것으로도 형성 가능하다.
도 6을 참조하면, 접착층(130)에 제2 절연층(140) 및 금속층(150)이 형성된다.
본 발명의 실시 예에 따르면, 제2 절연층(140) 일면에 금속층(150)이 적층된다. 이때, 제1 절연층(110)과 금속층(150)은 일부가 타발되어 캐비티(160)가 형성된 상태로 접착층(130) 일면에 적층되어 형성된다.
본 발명의 실시 예에 따르면, 캐비티(160)에 의해서 제1 회로층(120)의 일부가 외부로 노출되고 다른 일부는 제2 절연층(140)에 매립된다. 여기서, 캐비티(160)에 의해서 외부로 노출된 제1 회로층(120)은 접지 패턴(121)이다. 본 발명의 실시 예에서는 캐비티(160)가 형성되는 영역에는 접지 패턴(121)이 형성됨을 도시 및 설명하고 있지만, 이에 한정되지 않는다. 당업자의 선택에 따라 캐비티(160)가 형성되는 영역에 신호 패턴(122)이 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제2 절연층(140)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(110)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 제1 절연층(110)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 따른 제1 절연층(110)은 회로 기판 분야에서 공지된 절연재 중에서 선택될 수 있다.
본 발명의 실시 예에 따르면, 금속층(150)은 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 금속층(150)은 구리로 형성된다.
본 발명의 실시 예에 따르면, 제2 절연층(140)과 금속층(150)은 서로 부착된 상태에서 접착층(130)에 적층된다. 그러나 이는 실시 예일 뿐, 제2 절연층(140)과 금속층(150)이 형성되는 방법이 이에 한정되는 것은 아니다. 예를 들어, 접착층(130) 일면에 제2 절연층(140)이 형성된 후 금속층(150)이 형성되는 것도 가능하다.
본 발명에서 접착층(130)을 형성하는 단계는 당업자의 선택에 따라 생략 가능하다.
도 7을 참조하면, 캐리어 기판(도 6의 200)이 제거된다.(도 2의 S130)
본 발명의 실시 예에 따르면, 캐리어 코어(도 6의 210)와 캐리어 금속층(220)이 분리된다. 이때, 캐리어 코어(도 6의 210)는 제거되며, 캐리어 금속층(220)은 제1 절연층(110)의 타면에 부착된 상태가 된다.
도 8을 참조하면, 관통홀(171)이 형성된다.
본 발명의 실시 예에 따르면, 관통홀(171)은 캐리어 금속층(220)에서 금속층(150)까지 관통하도록 형성된다. 이때, 관통홀(171)은 제1 회로층(120) 중에서 신호 패턴(122)을 관통하도록 형성된다.
본 발명의 실시 예에 따르면, 관통홀(171)을 형성하는 방법은 레이저 드릴 또는 CNC 드릴로 형성 가능하다. 또한, 관통홀(171)은 레이저 드릴과 CNC 드릴뿐만 아니라 회로 기판 분야에서 공지된 다른 방식으로 형성되는 것도 가능하다.
도 9를 참조하면, 관통 비아(170)가 형성된다.
본 발명의 실시 예에 따르면, 관통 비아(170)는 관통홀(171)에 전도성 물질을 채워 형성된다. 이때, 관통 비아(170)는 제1 회로층(120) 중 신호 패턴(122)과 전기적으로 연결된다.
본 발명의 실시 예에 따르면, 관통 비아(170)는 전해 도금 또는 스크린 인쇄 방법으로 형성된다. 또는 관통 비아(170)는 회로 기판 분야에서 공지된 전도성 물질을 형성하는 어느 방법으로도 형성이 가능하다.
본 발명의 실시 예에 따르면, 관통 비아(170)는 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 관통 비아(170)는 구리로 형성된다.
본 발명의 실시 예에 따르면, 전도성 물질이 관통홀(171)에 형성되어 관통 비아(170)가 형성된다. 이때, 미도시 되었지만 전도성 물질은 관통홀(171) 뿐만 아니라 금속층(150)의 일면 및 캐리어 금속층(220)의 타면에도 형성될 수 있다.
도 10을 참조하면, 캐비티(160)에 방열층(180)이 형성된다.(도 2의 S140)
본 발명의 실시 예에 따르면, 방열층(180)은 전해 도금 방식으로 금속층(150)의 일면, 캐비티(160)의 내벽 및 상면에 형성된다. 또한, 방열층(180)은 캐비티 금속층(150)의 타면에 형성된다. 여기서, 캐비티 금속층(150)의 타면은 외부로 노출된 면이다.
본 발명의 실시 예에 따르면, 캐비티(160)의 상면에 형성되는 방열층(180)은 캐비티(160)에 의해서 외부로 노출된 제1 회로층(120)의 일면과 접촉된다. 즉, 방열층(180)은 접지 패턴(121)과 전기적으로 연결된다. 이와 같은 구조에 의해서 방열층(180)은 전도 받은 열을 접지 패턴(121)에 직접 전도함으로써, 방열 기능이 향상된다.
본 발명의 실시 예에 따르면, 방열층(180)은 회로 기판 분야에서 공지된 전도성 물질로 형성된다. 예를 들어, 방열층(180)은 구리로 형성된다.
도 11을 참조하면, 제2 절연층 일면에 제2 회로층(190)이 형성된다.(도 2의 S150)
본 발명의 실시 예에 따르면, 제2 회로층(190)은 제2 절연층(140)의 일면에 형성된 금속층(150)과 방열층(180)을 패터닝하여 형성된다. 이때, 도 10에 도시된 바와 같이 캐비티(160)의 내벽에 형성된 방열층(180)은 제2 절연층(140)의 일면에 형성된 금속층(150)과 접촉되도록 패터닝되는 것도 가능하다.
또한, 제2 회로층(190)이 형성될 때, 제1 절연층(110)의 타면에 형성된 캐리어 금속층(220)과 방열층(180)도 패터닝되어 제3 회로층(195)이 형성되는 것도 가능하다.
본 발명의 실시 예에 따른 제2 회로층(190)과 제3 회로층(195)의 패터닝 방법은 회로 기판 분야에서 공지된 회로층을 패터닝하는 방법 중 어느 것도 가능하다.
도 12를 참조하면, 보호층(197)이 형성된다.
본 발명의 실시 예에 따르면, 보호층(197)은 제2 절연층(140)의 일면에 형성되어 제2 회로층(190)을 덮어 보호하도록 형성된다. 이때, 보호층(197)은 제2 회로층(190) 중에서 외부 부품과 전기적으로 연결되는 부분은 외부로 노출되도록 형성된다.
또한, 본 발명의 실시 예에 따르면, 보호층(197)은 제1 절연층(110)의 타면에 형성되어 제3 회로층(195)을 덮어 보호하도록 형성된다. 이때, 보호층(197)은 제3 회로층(195) 중에서 외부 부품과 전기적으로 연결되는 부분은 외부로 노출되도록 형성된다.
본 발명의 실시 예에 따르면, 보호층(197)은 내열성 피복 재료로 형성된다. 예를 들어, 보호층(197)은 솔더 레지스트로 형성된다.
도 12에서는 도시되지 않았지만, 보호층(197)에 의해서 외부로 노출된 회로층에는 표면 처리층이 형성되는 것도 가능하다.
도 13은 본 발명의 실시 예에 따른 반도체 패키지를 나타낸 예시도이다.
본 발명의 실시 예에 따르면, 반도체 패키지(300)는 하부 패키지(310), 상부 패키지(320) 및 제2 인쇄회로기판(330)을 포함하는 적층형 반도체 패키지이다.
본 발명의 실시 예에 따르면, 하부 패키지(310)는 제1 인쇄회로기판(311) 및 제1 소자(312)를 포함한다. 여기서, 제1 인쇄회로기판(311)은 한층 이상의 절연층과 회로층을 포함한다. 제1 소자(312)는 제1 인쇄회로기판(311)의 상면에 배치되어, 제1 인쇄회로기판(311)과 전기적으로 연결된다. 본 발명의 실시 예에 따르면, 제1 소자(312)의 종류는 별도로 한정되는 것은 아니다. 즉, 제1 소자(312)는 공지된 인쇄회로기판에 배치될 수 있는 어떠한 종류의 소자도 가능하다.
본 발명의 실시 예에 따르면, 상부 패키지(320)는 제2 인쇄회로기판(330) 상부에 배치된다. 본 발명의 실시 예에 따르면, 상부 패키지(320)는 제3 인쇄회로기판(321) 및 제2 소자(322)를 포함한다. 여기서, 제2 인쇄회로기판(330)은 한층 이상의 절연층과 회로층을 포함한다. 제2 소자(322)는 제3 인쇄회로기판(321)의 상면에 배치되어, 제3 인쇄회로기판(321)과 전기적으로 연결된다. 본 발명의 실시 예에 따르면, 제2 소자(322)의 종류는 별도로 한정되는 것은 아니다. 즉, 제2 소자(322)는 공지된 인쇄회로기판에 배치될 수 있는 어떠한 종류의 소자도 가능하다.
또한, 상부 패키지(320)는 제2 소자(322)를 외부로부터 보호하기 위해서 제2 소자(322)를 감싸도록 형성된 몰딩재(323)를 포함한다.
본 발명의 실시 예에 따르면, 제2 인쇄회로기판(330)은 도 1의 인쇄회로기판(도 1의 100)이다. 따라서, 제2 인쇄회로기판(330)과 도 1의 인쇄회로기판(도 1의 100)의 구성부에 대한 중복된 설명은 생략하도록 한다. 자세한 설명은 도 1을 참조하도록 한다.
본 발명의 실시 예에 따르면, 제2 인쇄회로기판(330)은 상부 패키지(320)와 하부 패키지(310) 사이에 형성된다. 또한, 제2 인쇄회로기판(330)은 외부 접속 단자(350)를 통해서 상부 패키지(320) 및 하부 패키지(310)와 전기적으로 연결된다. 즉, 제2 인쇄회로기판(330)은 반도체 패키지(300)에서 인터포저(Interposer)의 역할을 수행하게 된다.
본 발명의 실시 예에 따르면, 제2 인쇄회로기판(330)은 상부 패키지(320)의 상부에 형성된다. 이때, 제2 인쇄회로기판(330)은 제1 인쇄회로기판(311)의 상부에 배치되면서, 제1 소자(312)의 적어도 일부가 캐비티(160)에 삽입된다.
본 발명의 실시 예에 따르면, 제1 소자(312)와 캐비티(160) 상면에 형성된 방열층(180) 사이에 방열 부재(340)가 형성되는 것도 가능하다. 이때, 방열 부재(340)의 일면(하면)은 제1 소자(312)와 접촉하며 타면(상면)은 방열층(180)과 접촉된다. 따라서, 방열 부재(340)는 제1 소자(312)의 열을 직접 방열층(180)으로 전달한다. 공기가 아닌 열 전도율이 높은 방열 부재(340)를 통해서 제1 소자(312)의 열이 방열층(180)으로 전달되므로 반도체 패키지(300)의 방열 성능이 더 향상된다.
본 발명의 실시 예에 따르면 방열 부재(340)는 전도성 페이스트로 형성된다. 그러나 방열 부재(340)의 재질이 전도성 페이스트로 한정되는 것은 아니며, 회로 기판 분야에서 열 전도도가 높아 방열에 사용되는 어떠한 재질도 가능하다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판
110: 제1 절연층
1210: 제1 회로층
121: 접지 패턴
122: 신호 패턴
130: 접착층
140: 제2 절연층
150: 금속층
160: 캐비티
170: 관통 비아
171: 관통홀
180: 방열층
190: 제2 회로층
195: 제3 회로층
197: 보호층
200: 캐리어 기판
210: 캐리어 코어
220: 캐리어 금속층
300: 반도체 패키지
310: 하부 패키지
311: 제1 인쇄회로기판
312: 제1 소자
320: 상부 패키지
321: 제3 인쇄회로기판
322: 제2 소자
323: 몰딩재
330: 제2 인쇄회로기판
340: 방열 부재
350: 외부 접속 단자

Claims (18)

  1. 일면에 캐비티가 형성된 절연층;
    상기 절연층의 일면 및 내부에 형성된 회로층; 및
    상기 캐비티의 내벽 및 타면에 형성되어 방열층;
    을 포함하며,
    상기 방열층은 상기 절연층의 일면 및 내부에 형성된 회로층 중 적어도 하나와 전기적으로 연결되는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 방열층은 전도성 금속인 인쇄회로기판.
  3. 캐리어 기판 일면에 제1 절연층 및 제1 회로층을 형성하는 단계;
    상기 제1 절연층 및 제1 회로층 하부에 캐비티를 갖는 제2 절연층 및 상기 제2 절연층 하부에 형성되는 금속층을 형성하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 캐비티 내벽 및 타면에 방열층을 형성하는 단계; 및
    상기 금속층을 패터닝하여 제2 회로층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  4. 청구항 3에 있어서,
    상기 방열층을 형성하는 단계에서,
    상기 방열층은 전해 도금 방식으로 형성되는 인쇄회로기판의 제조 방법.
  5. 청구항 3에 있어서,
    상기 방열층은 전도성 금속으로 형성되는 인쇄회로기판의 제조 방법.
  6. 청구항 3에 있어서,
    상기 방열층을 형성하는 단계에서,
    상기 방열층은 상기 캐리어에 의해서 외부로 노출된 제1 회로층의 일면과 접촉되는 인쇄회로기판의 제조 방법.
  7. 청구항 3에 있어서,
    상기 방열층을 형성하는 단계에서,
    상기 방열층은 상기 금속층 일면에 더 형성되는 인쇄회로기판의 제조 방법.
  8. 청구항 7에 있어서,
    상기 제2 회로층을 형성하는 단계에서,
    상기 금속층과 상기 금속층 일면에 형성된 방열층이 패터닝되어 제2 회로층이 형성되는 인쇄회로기판의 제조 방법.
  9. 청구항 3에 있어서,
    상기 캐리어는 캐리어 코어 및 상기 캐리어 코어 일면 및 타면에 형성된 캐리어 금속층을 포함하는 인쇄회로기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 캐리어를 제거하는 단계에서,
    상기 캐리어 코어와 캐리어 금속층이 분리되는 인쇄회로기판의 제조 방법.
  11. 청구항 10에 있어서,
    상기 방열층을 형성하는 단계에서,
    상기 캐리어 금속층의 타면에도 방열층이 더 형성되는 인쇄회로기판의 제조 방법.
  12. 청구항 11에 있어서,
    상기 제2 회로층을 형성하는 단계에서,
    상기 캐리어 금속층과 방열층이 패터닝되어 제3 회로층이 더 형성되는 인쇄회로기판의 제조 방법.
  13. 청구항 3에 있어서,
    상기 제1 절연층 및 제1 회로층을 형성하는 단계에서,
    상기 제1 절연층 및 제1 회로층은 상기 캐리어 기판의 타면에 더 형성되는 인쇄회로기판의 제조 방법.
  14. 제1 인쇄회로기판 및 상기 제1 인쇄회로기판 상부에 배치된 제1 소자를 포함하는 하부 패키지;
    상기 하부 패키지의 상부에 배치되며, 일면에 캐비티가 형성된 절연층, 상기 절연층의 일면 및 내부에 형성된 회로층과 상기 캐비티의 내벽 및 타면에 형성되어 상기 절연층의 일면 및 내부에 형성된 회로층 중 적어도 하나와 전기적으로 연결되는 방열층을 포함하는 제2 인쇄회로기판; 및
    상기 제2 인쇄회로기판 상부에 배치되며, 제3 인쇄회로기판 및 상기 제3 인쇄회로기판 상부에 배치된 제2 소자를 포함하는 상부 패키지;
    를 포함하며,
    상기 제1 소자의 적어도 일부가 상기 캐비티에 삽입되는 반도체 패키지.
  15. 청구항 14에 있어서,
    상기 방열층은 전도성 금속인 반도체 패키지.
  16. 청구항 14에 있어서,
    상기 제1 소자와 방열층 사이에 게재되는 방열 부재를 더 포함하는 반도체 패키지.
  17. 청구항 16에 있어서,
    상기 제1 소자의 타면 및 측면 중 적어도 한 곳은 상기 방열 부재와 접촉되는 반도체 패키지.
  18. 청구항 17에 있어서,
    상기 방열 부재는 전도성 페이스트(Paste)로 형성되는 반도체 패키지.
KR1020150077303A 2015-06-01 2015-06-01 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 Active KR102425753B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150077303A KR102425753B1 (ko) 2015-06-01 2015-06-01 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
JP2016103754A JP6806316B2 (ja) 2015-06-01 2016-05-24 プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
US15/165,462 US10553452B2 (en) 2015-06-01 2016-05-26 Printed circuit board, method, and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150077303A KR102425753B1 (ko) 2015-06-01 2015-06-01 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160141516A true KR20160141516A (ko) 2016-12-09
KR102425753B1 KR102425753B1 (ko) 2022-07-28

Family

ID=57399693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150077303A Active KR102425753B1 (ko) 2015-06-01 2015-06-01 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지

Country Status (3)

Country Link
US (1) US10553452B2 (ko)
JP (1) JP6806316B2 (ko)
KR (1) KR102425753B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
KR20230041595A (ko) * 2021-09-17 2023-03-24 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US12165979B2 (en) 2019-03-07 2024-12-10 Absolics Inc. Packaging substrate and semiconductor apparatus comprising same
WO2024262994A1 (ko) * 2023-06-22 2024-12-26 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
US12198994B2 (en) 2019-03-12 2025-01-14 Absolics Inc. Packaging substrate and method for manufacturing same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6651999B2 (ja) * 2016-06-28 2020-02-19 株式会社村田製作所 複合デバイス
JP2019036674A (ja) * 2017-08-21 2019-03-07 株式会社村田製作所 インターポーザ基板およびモジュール部品
TWI672776B (zh) * 2018-10-17 2019-09-21 欣興電子股份有限公司 晶片封裝結構及其製造方法
MY202999A (en) * 2018-10-17 2024-06-01 Intel Corp Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
EP3876683A1 (en) * 2020-03-05 2021-09-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal mechanism for stack-based electronic device with process control component and processing components
US20230375153A1 (en) * 2021-11-24 2023-11-23 Archangel Device Llc System and method for portable, safety lighting

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
JP2011029585A (ja) * 2009-07-23 2011-02-10 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びこれの製造方法
JP2013038361A (ja) * 2011-08-11 2013-02-21 Fujikura Ltd 部品内蔵プリント基板及びその製造方法
US8432022B1 (en) * 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR20150006686A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122462B2 (en) * 2003-11-21 2006-10-17 International Business Machines Corporation Back end interconnect with a shaped interface
JP2005317908A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 素子内蔵基板および素子内蔵基板の製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8841171B2 (en) * 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
KR101319808B1 (ko) * 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
KR20150024643A (ko) * 2013-08-27 2015-03-09 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조 방법
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
JP2011029585A (ja) * 2009-07-23 2011-02-10 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びこれの製造方法
US8432022B1 (en) * 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
JP2013038361A (ja) * 2011-08-11 2013-02-21 Fujikura Ltd 部品内蔵プリント基板及びその製造方法
KR20150006686A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12165979B2 (en) 2019-03-07 2024-12-10 Absolics Inc. Packaging substrate and semiconductor apparatus comprising same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US12198994B2 (en) 2019-03-12 2025-01-14 Absolics Inc. Packaging substrate and method for manufacturing same
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US12027454B1 (en) 2019-08-23 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
KR20230041595A (ko) * 2021-09-17 2023-03-24 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
WO2024262994A1 (ko) * 2023-06-22 2024-12-26 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20160351545A1 (en) 2016-12-01
JP6806316B2 (ja) 2021-01-06
JP2016225620A (ja) 2016-12-28
US10553452B2 (en) 2020-02-04
KR102425753B1 (ko) 2022-07-28

Similar Documents

Publication Publication Date Title
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US9456492B2 (en) Printed circuit board with warpage prevention layer
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20160013706A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TWI513379B (zh) 內埋元件的基板結構與其製造方法
KR20160126290A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR102333083B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR20160090626A (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR20160149613A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102240704B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR20150033979A (ko) 인터포저 기판 및 인터포저 기판 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150601

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200521

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150601

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211019

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220425

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220722

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220725

End annual number: 3

Start annual number: 1

PG1601 Publication of registration