[go: up one dir, main page]

KR20160041778A - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR20160041778A
KR20160041778A KR1020150137873A KR20150137873A KR20160041778A KR 20160041778 A KR20160041778 A KR 20160041778A KR 1020150137873 A KR1020150137873 A KR 1020150137873A KR 20150137873 A KR20150137873 A KR 20150137873A KR 20160041778 A KR20160041778 A KR 20160041778A
Authority
KR
South Korea
Prior art keywords
mask
gas
plasma
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150137873A
Other languages
English (en)
Other versions
KR102309941B1 (ko
Inventor
요시히데 키하라
토오루 히사마츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160041778A publication Critical patent/KR20160041778A/ko
Application granted granted Critical
Publication of KR102309941B1 publication Critical patent/KR102309941B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

멀티 패터닝법에 있어서 마스크의 치수의 제어성을 향상시킨다. 일실시형태의 방법에서는, 제 1 마스크 및 반사 방지막 상에 실리콘 산화막을 형성하는 공정이 실행된다. 이 공정에서는, 할로겐화 규소 가스를 포함하는 제 1 가스의 플라즈마와 산소 가스를 포함하는 제 2 가스의 플라즈마가 교대로 생성된다. 이어서, 제 1 마스크의 측면 상에 형성된 영역만이 남도록 실리콘 산화막의 다른 영역이 제거된다. 이어서, 제 1 마스크가 제거된다. 이 후, 반사 방지막 및 유기막이 에칭된다.

Description

피처리체를 처리하는 방법{METHOD OF PROCESSING TARGET OBJECT}
본 발명의 실시형태는, 피처리체를 처리하는 방법에 관한 것으로, 특히 마스크의 제작을 포함하는 방법에 관한 것이다.
반도체 디바이스와 같은 전자 디바이스의 제조 프로세스에서는, 피에칭층 상에 마스크를 형성하고, 당해 마스크의 패턴을 피에칭층에 전사하기 위하여 에칭이 행해진다. 마스크로서는, 일반적으로 레지스트 마스크가 이용된다. 레지스트 마스크는, 포토리소그래피 기술에 의해 형성된다. 따라서, 피에칭층에 형성되는 패턴의 한계 치수는, 포토리소그래피 기술에 의해 형성되는 레지스트 마스크의 해상 한계의 영향을 받는다.
그러나, 최근 전자 디바이스의 고집적화에 수반하여, 레지스트 마스크의 해상 한계보다 작은 치수의 패턴을 형성하는 것이 요구되고 있다. 이 때문에, 특허 문헌 1에 기재되어 있는 바와 같이, 더블 패터닝법 또는 쿼드러플 패터닝법과 같은 멀티 패터닝법이 이용되고 있다.
더블 패터닝법에서는, 제 1 마스크인 레지스트 마스크를 덮도록 실리콘 산화막이 형성되고, 당해 실리콘 산화막의 전(全) 영역 중, 레지스트 마스크의 측벽을 따른 영역만이 남겨지고, 이 후, 레지스트 마스크가 제거된다. 그리고, 남겨진 실리콘 산화막의 영역을 제 2 마스크로서 유기막을 에칭함으로써, 피에칭층을 에칭하기 위한 제 3 마스크가 형성된다.
쿼드러플 패터닝법에서는, 더블 패터닝법에 의해 얻어진 제 3 마스크를 덮도록 실리콘 산화막이 형성되고, 당해 실리콘 산화막의 전 영역 중, 제 3 마스크의 측벽을 따른 영역만이 남겨지고, 이 후, 제 3 마스크가 제거된다. 이에 의해, 피에칭층을 에칭하기 위한 제 4 마스크가 형성된다.
상술한 멀티 패터닝법에서는, 실리콘 산화막의 형성을 위하여, 일반적으로는 실란 가스를 이용한 화학 기상 성장법(CVD법)이 사용된다.
국제공개공보 제2009-101878호
CVD법에서는, 마스크의 상면 또는 당해 마스크의 직하(直下)의 층의 표면에 형성되는 실리콘 산화막의 막 두께가 커지고, 마스크의 측면을 따라 형성되는 실리콘 산화막의 막 두께는 작아진다. 또한, 마스크의 측면을 따라 형성되는 실리콘 산화막의 막 두께를 정밀도 좋게 제어하는 것이 곤란하다. 따라서, 종래의 멀티 패터닝법에서는 마스크의 치수의 제어성, 예를 들면 마스크의 폭 및 마스크의 개구의 폭 중 적어도 하나의 제어성이 낮다. 이러한 배경에서, 멀티 패터닝법에 있어서 마스크의 치수의 제어성을 높이는 것이 요구되고 있다.
일태양에서는 피처리체를 처리하는 방법이 제공된다. 피처리체는, 피에칭층, 상기 피에칭층 상에 마련된 유기막, 상기 유기막 상에 마련된 실리콘 함유 반사 방지막, 및 레지스트 재료로 구성된 제 1 마스크이며 반사 방지막 상에 마련된 상기 제 1 마스크를 가진다. 이 방법은, (a) 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에서, 제 1 마스크 및 반사 방지막 상에 실리콘 산화막을 형성하는 공정이며, 상기 실리콘 산화막은, 상기 제 1 마스크의 상면 상에 형성된 제 1 영역, 상기 반사 방지막 상에 형성된 제 2 영역, 및 상기 제 1 마스크의 측면 상에 형성된 제 3 영역을 가지는, 상기 공정과, (b) 처리 용기 내에서 발생시킨 플라즈마에 의해, 제 1 영역 및 제 2 영역을 제거하는 공정이며, 제 3 영역에 기초하는 제 2 마스크를 형성하는 공정과, (c) 처리 용기 내에서 발생시킨 플라즈마에 의해, 제 1 마스크를 제거하는 공정과, (d) 처리 용기 내에서 발생시킨 플라즈마에 의해, 반사 방지막을 에칭하는 공정과, (e) 처리 용기 내에서 발생시킨 플라즈마에 의해, 유기막을 에칭하는 공정이며, 상기 유기막으로 구성된 제 3 마스크를 형성하는, 상기 공정을 포함한다. 실리콘 산화막을 형성하는 공정은, (a1) 피처리체를 수용한 처리 용기 내에서, 할로겐화 규소 가스를 포함하는 제 1 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제 1 공정과, (a2) 처리 용기 내의 공간을 퍼지하는 제 2 공정과, (a3) 처리 용기 내에서 산소 가스를 포함하는 제 2 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제 3 공정과, (a4) 처리 용기 내의 공간을 퍼지하는 제 4 공정을 포함하는 시퀀스의 실행에 의해 실리콘 산화막을 성막한다.
일태양에 따른 방법에서 이용되는 할로겐화 규소 가스, 예를 들면 SiCl4 가스, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스는, 상온에서 기화 상태에 있다. 따라서, 일태양에 따른 방법에 의하면, 기화기를 가지는 전용의 성막 장치를 이용하지 않고, 실리콘을 포함하는 전구체를, 저온으로 마스크 상에 퇴적시키는 것이 가능하다.
또한, 일태양에 따른 방법에서는, 제 1 공정에 있어서 실리콘을 포함하는 전구체가 제 1 마스크 및 반사 방지막 상에 퇴적되고, 제 2 공정의 퍼지 후, 이어지는 제 3 공정에 있어서, 전구체 중의 할로겐 원소가 산소로 치환된다. 그 후, 제 4 공정에 있어서 퍼지가 행해진다. 또한, 제 2 공정 및 제 4 공정에 있어서의 퍼지는, 할로겐화 규소 가스와 산소 가스가 동시에 처리 용기 내에 존재하는 것을 방지하기 위하여 처리 용기 내의 가스를 치환할 목적으로 행해지는 것이며, 불활성 가스를 처리 용기 내에 흘리는 가스 퍼지 또는 진공 배기에 의한 퍼지의 어느 쪽이어도 괜찮다. 따라서, ALD법과 마찬가지로, 제 1 ~ 제 4 공정을 포함하는 1 회의 시퀀스의 실행에 의해, 얇은 막 두께를 가지는 실리콘 산화막을 마스크 상에 비교적 균일한 막 두께로 형성할 수 있다. 즉, 1 회의 시퀀스의 실행에 의해, 얇은 막 두께를 가지는 실리콘 산화막을 컨포멀하게 형성할 수 있다. 이 방법에서는, 이러한 실리콘 산화막을 이용하여 제 2 마스크가 형성되므로, 상기 제 2 마스크의 치수의 제어성이 높아진다. 또한, 상기 제 2 마스크를 이용하여 유기막으로부터 형성되는 제 3 마스크의 치수의 제어성도 높아진다. 또한, 일태양에 따른 방법에 의해 작성되는 제 3 마스크는, 피에칭층의 에칭을 위하여, 혹은, 쿼드러플 패터닝법에 있어서 제 4 마스크를 형성하기 위하여 이용하는 것이 가능하다.
일실시형태에서는, 상술의 시퀀스가 반복적으로 실행되어도 된다. 이 실시형태에서는, 시퀀스의 반복 횟수에 따라, 형성되는 실리콘 산화막의 막 두께를 조정할 수 있다. 이에 의해 제 2 마스크의 폭 및 제 2 마스크에 의해 구획 형성되는 개구의 폭 중 적어도 하나의 제어성을 높일 수 있다.
일실시형태에서는, 제 1 공정에 있어서, 처리 용기 내의 압력이 13.33 Pa 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100 W 이하인 고압 저전력의 조건으로 설정되어도 된다. 이러한 고압력과 저파워의 환경에서 플라즈마를 생성함으로써, 과잉된 할로겐 원소의 활성종의 발생을 억제할 수 있다. 이에 의해, 제 1 마스크의 손상 및 이미 생성되어 있는 실리콘 산화막의 손상 중 적어도 하나를 억제하는 것이 가능해진다. 또한, 마스크 상의 각 영역에 있어서의 실리콘 산화막의 막 두께의 차이를 저감하는 것이 가능해진다. 또한, 일실시형태에서는, 이온 인입용의 바이어스 전력이 피처리체를 지지하는 배치대에 인가되지 않는다. 이 실시형태에 의하면, 제 1 마스크의 상면, 반사 방지막의 표면, 및 제 1 마스크의 측면 각각에 형성되는 실리콘 산화막, 즉 제 1 영역, 제 2 영역 및 제 3 영역의 막 두께의 균일성을 더 높일 수 있다.
일실시형태에서는, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치여도 되고, 상기 실시형태 방법은, 실리콘 산화막을 형성하는 상기 공정의 실행 전에, 처리 용기 내에서 플라즈마를 발생시켜 플라즈마 처리 장치의 상부 전극에 음의 직류 전압을 인가함으로써, 마스크에 이차 전자를 조사하는 공정을 더 포함하고 있어도 된다. 이 실시형태에 따르면, 제 1 마스크를 개질하고, 후속의 공정에 의한 제 1 마스크의 손상을 억제하는 것이 가능하다.
일실시형태의 방법은, (f) 처리 용기 내에서 제 3 마스크 및 피에칭층 상에 다른 실리콘 산화막을 형성하는 공정이며, 상기 다른 실리콘 산화막은, 제 3 마스크의 상면 상에 형성된 제 4 영역, 피에칭층 상에 형성된 제 5 영역, 및 제 3 마스크의 측면 상에 형성된 제 6 영역을 가지는, 상기 공정과, (g) 처리 용기 내에서 발생시킨 플라즈마에 의해, 제 4 영역 및 제 5 영역을 제거하는 공정이며, 제 6 영역으로 구성된 제 4 마스크를 형성하는 공정과, (h) 처리 용기 내에서 발생시킨 플라즈마에 의해, 제 3 마스크를 제거하는 공정을 포함한다. 다른 실리콘 산화막을 형성하는 상기 공정은, (f1) 피처리체를 수용한 전처리 용기 내에서, 할로겐화 규소 가스를 포함하는 제 3 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제 5 공정과, (f2) 처리 용기 내의 공간을 퍼지하는 제 6 공정과, (f3) 처리 용기 내에서 산소 가스를 포함하는 제 4 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제 7 공정과, (f4) 처리 용기 내의 공간을 퍼지하는 제 8 공정을 포함하는 시퀀스의 실행에 의해 실리콘 산화막을 성막한다.
이 실시형태 방법은, 쿼드러플 패터닝법에 의해 제 4 마스크를 형성하는 것이다. 제 4 마스크는, 제 1 ~ 제 4 공정과 마찬가지의 제 5 ~ 제 8 공정에 의해 작성되는 실리콘 산화막의 제 6 영역으로 구성된다. 따라서, 이 실시형태 방법에 의하면, 제 4 마스크의 치수의 제어성을 높일 수 있다. 또한, 제 5 공정에 있어서도, 기화기를 가지는 전용의 성막 장치를 이용하지 않고, 실리콘을 포함하는 전구체를, 저온으로 마스크 상에 퇴적시키는 것이 가능하다.
일실시형태에서는, 제 5 ~ 제 8 공정을 포함하는 시퀀스가 반복될 수 있다. 또한, 일실시형태의 제 5 공정에 있어서는, 처리 용기 내의 압력이 13.33 Pa 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100 W 이하인 고압 저전력의 조건으로 설정될 수 있다. 또한, 일실시형태의 제 5 공정에서는, 이온 인입용의 바이어스 전력이 피처리체를 지지하는 배치대에 인가되지 않아도 된다.
일실시형태에서는, 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이며, 상기 실시형태의 방법은, 다른 실리콘 산화막을 형성하는 공정의 실행 전에, 처리 용기 내에서 플라즈마를 발생시켜 플라즈마 처리 장치의 상부 전극에 음의 직류 전압을 인가함으로써, 제 3 마스크에 이차 전자를 조사하는 공정을 더 포함하고 있어도 된다. 이 실시형태에 의하면, 제 3 마스크를 개질할 수 있고, 후속의 공정에 의한 제 3 마스크의 손상을 억제하는 것이 가능하다.
이상 설명한 바와 같이, 멀티 패터닝법에 있어서 마스크의 치수의 제어성을 높일 수 있다.
도 1은 일실시형태에 따른 피처리체를 처리하는 방법을 나타내는 순서도이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도이다.
도 3a 및 도 3b는 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 4a 및 도 4b는 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 5a ~ 도 5c는 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 6a 및 도 6b는 실리콘 산화막의 형성의 원리를 설명하기 위한 도이다.
도 7은 다른 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 순서도이다.
도 8a ~ 도 8c는 도 7에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 9a ~ 도 9c는 도 7에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 10은 실험 결과를 나타내는 그래프이다.
도 11은 실험에 이용한 마스크(MK1)의 패턴을 나타내는 평면도이다.
도 12는 실험 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 각종 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은, 일실시형태에 따른 피처리체를 처리하는 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT1)은 더블 패터닝법에 의해 마스크 작성하는 방법이다. 또한, 일실시형태의 방법(MT1)은 피에칭층의 에칭을 행하는 방법으로 되어 있다. 또한, 일실시형태의 방법(MT1)에서는, 일련의 공정을 단일의 플라즈마 처리 장치를 이용하여 실행하는 것이 가능하다.
도 2는, 플라즈마 처리 장치의 일례를 나타내는 도이다. 도 2에는, 피처리체를 처리하는 방법의 각종 실시형태에서 이용 가능한 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 나타내져 있다. 도 2에 나타내는 바와 같이, 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이고, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통 형상을 가지고 있다. 처리 용기(12)는, 예를 들면 알루미늄으로 구성되어 있고, 그 내벽면에는 양극 산화 처리가 실시되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는, 예를 들면 절연 재료로 구성되어 있다. 지지부(14)를 구성하는 절연 재료는, 석영과 같이 산소를 포함할 수 있다. 지지부(14)는, 처리 용기(12) 내에서 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 배치대(PD)가 마련되어 있다. 배치대(PD)는 지지부(14)에 의해 지지되고 있다.
배치대(PD)는, 그 상면에서 웨이퍼(W)를 유지한다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가지고 있다. 하부 전극(LE)은, 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예를 들면 알루미늄과 같은 금속으로 구성되어 있으며, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 마련되어 있으며, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는 정전 척(ESC)이 마련되어 있다. 정전 척(ESC)은, 도전막인 전극을 1 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척(ESC)의 전극에는, 직류 전원(22)이 스위치(23)를 개재하여 전기적으로 접속되어 있다. 이 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제2 플레이트(18b)의 주연부 상에는, 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은, 에칭의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은, 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있으며, 예를 들면 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 통하여 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 통하여 칠러 유닛으로 되돌려진다. 이와 같이, 냉매 유로(24)에는, 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(ESC)의 상면과 웨이퍼(W)의 이면과의 사이에 공급한다.
또한, 플라즈마 처리 장치(10)에는 가열 소자인 히터(HT)가 마련되어 있다. 히터(HT)는, 예를 들면 제 2 플레이트(18b) 내에 매립되어 있다. 히터(HT)에는, 히터 전원(HP)이 접속되어 있다. 히터 전원(HP)으로부터 히터(HT)에 전력이 공급됨으로써, 배치대(PD)의 온도가 조정되고, 당해 배치대(PD) 상에 배치되는 웨이퍼(W)의 온도가 조정되게 되어 있다. 또한, 히터(HT)는 정전 척(ESC)에 내장되어 있어도 된다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 상방에 있어서, 당해 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있다. 이들 상부 전극(30)과 하부 전극(LE)과의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 제공되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여, 처리 용기(12)의 상부에 지지되고 있다. 절연성 차폐 부재(32)는 절연 재료로 구성되어 있고, 예를 들면 석영과 같이 산소를 포함할 수 있다. 상부 전극(30)은, 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 당해 전극판(34)에는 복수의 가스 토출 홀(34a)이 마련되어 있다. 이 전극판(34)은, 일실시형태에서는 실리콘으로 구성되어 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이고, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 홀(34a)에 연통되는 복수의 가스 유통 홀(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 가지고 있다. 복수의 가스 소스는, 할로겐화 규소 가스의 소스, 산소 가스의 소스, 질소 가스의 소스, 플루오로 카본 가스의 소스, 및 희가스의 소스를 포함할 수 있다. 할로겐화 규소 가스로서는, 예를 들면 SiCl4 가스가 이용될 수 있다. 또한, 할로겐화 규소 가스로서는, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스가 이용되어도 좋다. 또한, 플루오로 카본 가스로서는, CF4 가스, C4F6 가스, C4F8 가스와 같은 임의의 플루오로 카본 가스가 이용될 수 있다. 또한, 희가스로서는, He 가스, Ar 가스와 같은 임의의 희가스가 이용될 수 있다. 또한, 다른 실시형태에서는, 복수의 가스 소스는, HBr 가스와 같은 다결정 실리콘층의 에칭용 가스의 소스를 더 가지고 있어도 된다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42) 대응의 밸브 및 유량 제어기군(44) 대응의 유량 제어기를 개재하여, 가스 공급관(38)에 접속되어 있다. 따라서, 플라즈마 처리 장치(10)는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 1개 이상의 가스 소스로부터의 가스를, 개별적으로 조정된 유량으로, 처리 용기(12) 내에 공급하는 것이 가능하다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 디포지션 실드(46)가 착탈 가능하게 마련되어 있다. 디포지션 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 디포지션 실드(46)는, 처리 용기(12)에 에칭 부산물(디포지션)이 부착되는 것을 방지하는 것이고, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 디포지션 실드는, Y2O3 외에, 예를 들면 석영과 같이 산소를 포함하는 재료로 구성될 수 있다.
처리 용기(12)의 저부측, 또한 지지부(14)와 처리 용기(12)의 측벽과의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방, 또한 처리 용기(12)에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 반출구(12g)가 마련되어 있고, 이 반입 반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은, 플라즈마 생성용의 제 1 고주파 전력을 발생하는 전원이고, 27 ~ 100 MHz의 주파수, 일례에서는 40 MHz의 고주파 전력을 발생한다. 제 1 고주파 전원(62)은, 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제 1 고주파 전원(62)은, 정합기(66)를 개재하여 하부 전극(LE)에 접속되어 있어도 된다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력을 발생하는 전원이고, 400 kHz ~ 13.56 MHz의 범위 내의 주파수, 일례에 있어서는 13.56 MHz의 고주파 바이어스 전력을 발생한다. 제 2 고주파 전원(64)은, 정합기(68)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(68)는, 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은, 처리 공간(S) 내에 존재하는 양이온을 전극판(34)에 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에서는, 전원(70)은 음의 직류 전압을 발생하는 직류 전원이다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 이차 전자가 방출된다.
또한, 일실시형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이고, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부(Cnt)는, 밸브군(42), 유량 제어기군(44), 배기 장치(50), 제 1 고주파 전원(62), 정합기(66), 제 2 고주파 전원(64), 정합기(68), 전원(70), 히터 전원(HP), 및 칠러 유닛에 접속되어 있다.
제어부(Cnt)는, 입력된 레시피에 기초하는 프로그램에 따라 동작하고, 제어 신호를 송출한다. 제어부(Cnt)로부터의 제어 신호에 의해, 가스 소스군으로부터 공급되는 가스의 선택 및 유량, 배기 장치(50)의 배기, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 전력 공급, 전원(70)으로부터의 전압 인가, 히터 전원(HP)의 전력 공급, 칠러 유닛으로부터의 냉매 유량 및 냉매 온도를 제어하는 것이 가능하다. 또한, 본 명세서에서 개시되는 피처리체를 처리하는 방법의 각 공정은, 제어부(Cnt)에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시킴으로써 실행될 수 있다.
다시 도 1을 참조하여, 방법(MT1)에 대하여 상세하게 설명한다. 이하에서는, 방법(MT1)의 실시에 플라즈마 처리 장치(10)가 이용되는 예에 대하여 설명한다. 또한, 이하의 설명에서는, 도 3a 및 도 3b, 도 4a 및 도 4b, 도 5a ~ 도 5c, 및 도 6a 및 도 6b를 참조한다. 도 3a 및 도 3b, 도 4a 및 도 4b, 및 도 5a ~ 도 5c는, 도 1에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다. 도 6a 및 도 6b는, 실리콘 산화막의 형성의 원리를 설명하기 위한 도이다.
도 1에 나타내는 방법(MT1)에서는, 우선 공정(ST1)에 있어서 웨이퍼(W)가 준비된다. 공정(ST1)에 있어서 준비된 웨이퍼(W)는, 도 3a에 나타내는 바와 같이, 기판(SB), 피에칭층(EL), 유기막(OL), 반사 방지막(AL), 및 마스크(MK1)(제 1 마스크)를 가지고 있다. 피에칭층(EL)은 기판(SB) 상에 마련되어 있다. 피에칭층(EL)은, 유기막(OL)에 대하여 선택적으로 에칭되는 재료로 구성되는 층이다. 예를 들면, 피에칭층(EL)은 산화 실리콘(SiO2)으로 구성될 수 있다. 또한, 피에칭층(EL)은 다결정 실리콘과 같은 다른 재료로 구성되어 있어도 된다. 유기막(OL)은 피에칭층(EL) 상에 마련되어 있다. 유기막(OL)은 탄소를 포함하는 층이며, 예를 들면 SOH(스핀 온 하드 마스크)층이다. 반사 방지막(AL)은 실리콘 함유 반사 방지막이며, 유기막(OL) 상에 마련되어 있다.
마스크(MK1)는 반사 방지막(AL) 상에 마련되어 있다. 마스크(MK1)는 레지스트 재료로 구성된 레지스트 마스크이며, 포토리소그래피 기술에 의해 레지스트층이 패터닝됨으로써 제작된다. 마스크(MK1)는 반사 방지막(AL)을 부분적으로 덮고 있다. 또한, 마스크(MK1)는 반사 방지막(AL)을 부분적으로 노출시키는 개구를 구획 형성하고 있다. 마스크(MK1)의 패턴은, 예를 들면 라인-앤드-스페이스 패턴이다.
공정(ST1)에서는, 도 3a에 나타내는 웨이퍼(W)가 준비되고, 당해 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되어, 배치대(PD) 상에 배치된다.
일실시형태의 방법(MT1)에서는, 이어서 공정(ST2)이 실행된다. 공정(ST2)에서는, 웨이퍼(W)에 이차 전자가 조사된다. 구체적으로는, 처리 용기(12) 내에 수소 가스 및 희가스가 공급되고, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급됨으로써, 플라즈마가 생성된다. 또한, 전원(70)에 의해, 상부 전극(30)에 음의 직류 전압이 인가된다. 이에 의해, 처리 공간(S) 중의 양이온이 상부 전극(30)으로 인입되어, 당해 양이온이 상부 전극(30)에 충돌한다. 양이온이 상부 전극(30)에 충돌함으로써, 상부 전극(30)으로부터는 이차 전자가 방출된다. 방출된 이차 전자가 웨이퍼(W)에 조사됨으로써, 마스크(MK1)가 개질된다. 또한, 상부 전극(30)에 인가되는 음의 직류 전압의 절대값이 높은 경우에는, 전극판(34)에 양이온이 충돌함으로써, 당해 전극판(34)의 구성 재료인 실리콘이 이차 전자와 함께 방출된다. 방출된 실리콘은, 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소와 결합한다. 당해 산소는, 예를 들면 지지부(14), 절연성 차폐 부재(32), 및 디포지션 실드(46)와 같은 부재로부터 방출된다. 이러한 실리콘과 산소의 결합에 의해 산화 실리콘 화합물이 생성되고, 당해 산화 실리콘 화합물이 웨이퍼(W) 상에 퇴적하여 마스크(MK1)를 덮어 보호한다. 이들 개질과 보호의 효과에 의해, 후속의 공정에 의한 마스크(MK1)의 손상이 억제된다. 또한, 공정(ST2)에서는 이차 전자의 조사에 의한 개질 또는 보호막의 형성을 위하여, 제 2 고주파 전원(64)의 바이어스 전력을 최소한으로 할 필요가 있다.
이어서, 방법(MT1)에서는 시퀀스(SQ1)가 1 회 이상 실행된다. 시퀀스(SQ1)는, 공정(ST3), 공정(ST4), 공정(ST5), 및 공정(ST6)을 포함하고 있다. 공정(ST3)에서는, 처리 용기(12) 내에 있어서 할로겐화 규소 가스를 포함하는 제 1 가스의 플라즈마가 생성된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 할로겐화 규소 가스 및 희가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 제 1 가스의 플라즈마가 생성된다. 제 1 가스는 할로겐화 규소 가스로서, 예를 들면 SiCl4 가스를 포함한다. 또한, 제 1 가스는 Ar 가스 또는 He 가스와 같은 희가스를 더 포함할 수 있다. 또한, 제 1 가스는 할로겐화 규소 가스로서, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스를 포함하고 있어도 된다.
도 6a에 나타내는 바와 같이, 제 1 가스의 플라즈마(P1)가 생성되면, 제 1 가스에 포함되는 할로겐화 규소의 해리종과 같은 반응 전구체가 생성된다. 생성된 전구체는 웨이퍼(W)에 부착된다. 또한, 도 6a에서는, 할로겐화 규소 가스로서 SiCl4 가스가 이용되는 예를 나타내고 있고, 동일 도면 중, 플라즈마(P1) 중의 Si와 Cl의 결합은 전구체를 나타내고 있다.
이어지는 공정(ST4)에서는, 처리 용기(12) 내의 공간이 퍼지된다. 구체적으로는, 공정(ST3)에 있어서 공급된 제 1 가스가 배기된다. 공정(ST4)에서는, 퍼지 가스로서 질소 가스와 같은 불활성 가스가 플라즈마 처리 장치의 처리 용기에 공급되어도 된다. 즉, 공정(ST4)의 퍼지는, 불활성 가스를 처리 용기 내에 흘리는 가스 퍼지 또는 진공 배기에 의한 퍼지의 어느 쪽이어도 된다. 이 공정(ST4)에서는, 웨이퍼(W) 상에 과잉으로 부착된 전구체도 제거된다. 이에 의해, 전구체는 매우 얇은 막을 웨이퍼(W) 상에 형성한다.
이어지는 공정(ST5)에서는, 처리 용기(12) 내에 있어서 산소 가스를 포함하는 제 2 가스의 플라즈마가 생성된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 제 2 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다.
상술한 바와 같이 공정(ST3)의 실행에 의해 웨이퍼(W)에 부착된 전구체는 실리콘과 할로겐 원소, 예를 들면 염소와의 결합을 포함한다. 실리콘과 할로겐 원소와의 결합 에너지는, 실리콘과 산소와의 결합 에너지보다 낮다. 따라서, 도 6b에 나타내는 바와 같이, 제 2 가스의 플라즈마(P2)가 생성되고, 산소의 활성종, 예를 들면 산소 라디칼이 생성되면, 전구체의 할로겐 원소가 산소로 치환된다. 이에 의해, 웨이퍼(W) 상에 실리콘 산화막이 형성된다. 또한, 도 6b에 있어서, 'O'는 산소를 나타내고 있다.
도 1로 돌아와, 이어지는 공정(ST6)에서는, 처리 용기(12) 내의 공간이 퍼지된다. 구체적으로는, 공정(ST5)에서 공급된 제 2 가스가 배기된다. 공정(ST6)에서는, 퍼지 가스로서 질소 가스와 같은 불활성 가스가 플라즈마 처리 장치의 처리 용기에 공급되어도 된다. 즉, 공정(ST6)의 퍼지는, 불활성 가스를 처리 용기 내에 흘리는 가스 퍼지 또는 진공 배기에 의한 퍼지의 어느 쪽이어도 된다.
이러한 시퀀스(SQ1)의 공정(ST3)에서는, 전구체용 가스로서 할로겐화 규소 가스가 이용되고 있다. 할로겐화 규소 가스, 예를 들면 SiCl4 가스, SiBr4 가스, SiF4 가스, 또는 SiH2Cl4 가스는, 상온에서 기화된 상태로 있다. 따라서, 공정(ST3)에서는, 기화기를 가지는 전용의 성막 장치를 이용하지 않고, 실리콘을 포함하는 전구체를, 저온에서 웨이퍼(W) 상에 퇴적시키는 것이 가능하다.
또한, 시퀀스(SQ1)에서는, 공정(ST4)에 있어서 퍼지가 행해지고, 이어지는 공정(ST5)에서 전구체 중의 할로겐 원소가 산소로 치환된다. 따라서, ALD법과 마찬가지로, 1 회의 시퀀스(SQ1)의 실행에 의해, 얇은 막 두께를 가지는 실리콘 산화막을 웨이퍼(W)의 표면 상에 균일한 막 두께로 형성할 수 있다. 즉, 1 회의 시퀀스의 실행에 의해, 얇은 막 두께를 가지는 실리콘 산화막을 컨포멀하게 형성할 수 있다. 따라서, 시퀀스(SQ1)를 포함하는 방법(MT1)은, 마스크(MK1)에 의해 구성되는 개구의 폭을 조정하는 제어성이 뛰어나다. 또한, 방법(MT1)은, 마스크(MK1)의 측면을 따라 형성되는 실리콘 산화막의 막 두께를 조정하는 제어성이 뛰어나다. 나아가서는, 방법(MT1)은, 당해 실리콘 산화막으로부터 형성되는 후술의 마스크(MK2), 및 당해 마스크(MK2)를 이용하여 유기막(OL)으로부터 형성되는 후술의 마스크(MK3)의 치수의 제어성이 뛰어나다.
방법(MT1)에서는, 이어지는 공정(ST7)에 있어서, 시퀀스(SQ1)의 실행을 종료할지 여부가 판정된다. 구체적으로는, 공정(ST7)에서는 시퀀스(SQ1)의 실행 횟수가 소정 횟수에 도달했는지 여부가 판정된다. 시퀀스(SQ1)의 실행 횟수는, 웨이퍼(W) 상에 형성되는 실리콘 산화막의 막 두께를 결정한다 즉, 1 회의 시퀀스(SQ1)의 실행에 의해 형성되는 실리콘 산화막의 막 두께와 시퀀스(SQ1)의 실행 횟수와의 곱에 의해, 최종적으로 웨이퍼(W) 상에 형성되는 실리콘 산화막의 막 두께가 실질적으로 결정된다. 따라서, 웨이퍼(W) 상에 형성되는 실리콘 산화막의 원하는 막 두께에 따라, 시퀀스(SQ1)의 실행 횟수가 설정된다.
방법(MT1)에서는, 공정(ST7)에 있어서 시퀀스(SQ1)의 실행 횟수가 소정 횟수에 도달하지 않았다고 판정되는 경우에는, 시퀀스(SQ1)의 실행이 다시 반복된다. 한편, 공정(ST7)에 있어서 시퀀스(SQ1)의 실행 횟수가 소정 횟수에 도달하고 있다고 판정되는 경우에는, 시퀀스(SQ1)의 실행이 종료된다. 이에 의해, 도 3b에 나타내는 바와 같이, 웨이퍼(W)의 표면 상에 실리콘 산화막(SX1)이 형성된다. 실리콘 산화막(SX1)은, 영역(R1), 영역(R2) 및 영역(R3)을 포함하고 있다. 영역(R3)은, 마스크(MK1)의 측면 상에서 당해 측면을 따라 연장되는 영역이다. 영역(R3)은, 반사 방지막(AL)의 표면에서 영역(R1)의 하측까지 연장되어 있다. 영역(R1)은, 마스크(MK1)의 상면 및 영역(R3) 상에서 연장되어 있다. 또한, 영역(R2)은, 인접하는 영역(R3) 사이, 또한, 반사 방지막(AL)의 표면 상에서 연장되어 있다. 상술한 바와 같이, 시퀀스(SQ1)는, ALD법과 마찬가지로 실리콘 산화막을 형성하므로, 영역(R1), 영역(R2), 및 영역(R3)의 각각의 막 두께는, 서로 대략 동일한 막 두께가 된다. 또한, 방법(MT1)에 의하면, 치밀한 실리콘 산화막(SX1), 예를 들면 막 밀도 2.28 g/cm3의 막이 얻어진다.
일실시형태에 있어서는, 공정(ST3)의 실행 시의 처리 용기(12) 내의 압력은, 13.33 Pa(100 mTorr) 이상의 압력으로 설정된다. 또한, 공정(ST3)의 실행 시의 제 1 고주파 전원(62)의 고주파 전력은, 100 W 이하의 전력으로 설정된다. 이러한 고압과 저파워의 조건으로 플라즈마를 생성함으로써, 할로겐화 규소 가스의 과잉된 해리를 억제할 수 있다. 즉, 할로겐 원소의 활성종의 과잉된 발생을 억제할 수 있다. 또한, 과잉 해리를 억제한 동일한 플라즈마 상태를 생성하는 방법으로서 제 2 고주파 전원(64)을 이용해도 된다. 이에 의해, 마스크(MK1)의 손상 및 이미 형성되어 있는 실리콘 산화막의 손상 중 적어도 하나를 억제하는 것이 가능해진다. 또한, 영역(R1), 영역(R2), 및 영역(R3)의 막 두께의 차이를 저감하는 것이 가능해진다.
또한, 일실시형태에서는, 공정(ST3)의 실행 시에, 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력은 하부 전극(LE)에 대부분 공급되지 않는다. 이것은, 바이어스 전력을 인가하면 이방성(異方性) 성분이 생기기 때문이다. 이와 같이 바이어스 전력을 최소한으로 함으로써, 전구체를 등방적(等方的)으로 웨이퍼(W)에 부착시킬 수 있다. 그 결과, 마스크(MK1)의 상면 및 측면, 및 당해 마스크(MK1)의 하지의 표면 각각에 형성되는 실리콘 산화막의 막 두께의 균일성이 더욱 향상된다. 또한, 제 2 고주파 전원(64)을 이용하여 플라즈마를 생성하는 경우는, 전구체를 등방적으로 부착시키기 위하여 이온 에너지를 최소한으로 하는 조건의 선택이 필요하다. 또한, 공정(ST5)의 실행은 공정(ST3)에서 부착된 전구체를 실리콘 산화막으로 치환하기 위하여, 상술의 공정(ST3)과 마찬가지의 등방적인 반응이 필요하다. 따라서 공정(ST5)에 있어서도 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력은 하부 전극(LE)에 대부분 공급되지 않는다.
상술한 시퀀스(SQ1)의 실행이 종료되면, 방법(MT1)에서는, 공정(ST8)이 실행된다. 공정(ST8)에서는, 영역(R1) 및 영역(R2)을 제거하도록, 실리콘 산화막(SX1)이 에칭된다. 이들 영역(R1) 및 영역(R2)의 제거를 위해서는, 이방성의 에칭 조건이 필요하다. 이 때문에, 공정(ST8)에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로 카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급되고 플라즈마가 생성된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 플루오로 카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스 전력에 의한 연직 방향으로의 인입에 의해, 영역(R1) 및 영역(R2)을 우선적으로 에칭한다. 그 결과, 도 4a에 나타내는 바와 같이, 영역(R1) 및 영역(R2)이 선택적으로 제거된다. 이에 의해, 영역(R3)에 기초하는 마스크(MK2)(제 2 마스크)가 형성된다.
이어지는 공정(ST9)에서는, 마스크(MK1)가 제거된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 도 4b에 나타내는 바와 같이, 마스크(MK1)를 에칭한다. 이에 의해, 마스크(MK1)가 제거되고, 반사 방지막(AL) 상에 마스크(MK2)가 남겨진다.
이어지는 공정(ST10)에서는, 반사 방지막(AL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로 카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 플루오로 카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 도 5a에 나타내는 바와 같이, 반사 방지막(AL)의 전 영역 중 마스크(MK2)로부터 노출된 영역을 에칭한다.
이어지는 공정(ST11)에서는, 유기막(OL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 유기막(OL)의 전 영역 중 마스크(MK2)로부터 노출된 영역을 에칭한다. 이에 의해, 도 5b에 나타내는 바와 같이, 유기막(OL)으로부터 마스크(MK3)(제 3 마스크)가 형성된다. 또한, 유기막(OL)을 에칭하는 가스로서는, 질소 가스와 수소 가스를 포함하는 처리 가스를 이용해도 된다.
이어지는 공정(ST12)에서는, 피에칭층(EL)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 처리 가스가 처리 용기(12) 내에 공급된다. 처리 가스는, 피에칭층(EL)을 구성하는 재료에 따라 적절히 선택될 수 있다. 예를 들면, 피에칭층(EL)이 산화 실리콘으로 구성되어 있는 경우에는, 처리 가스는, 플루오로 카본 가스를 포함할 수 있다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층(EL)의 전 영역 중, 마스크(MK3)로부터 노출된 영역을 에칭한다. 이에 의해, 도 5c에 나타내는 바와 같이, 마스크(MK3)의 패턴이 피에칭층(EL)에 전사된다. 이러한 방법(MT1)에 의하면, 공정(ST2) ~ 공정(ST12), 즉 레지스트 마스크에 기초하는 마스크의 제작부터 피에칭층의 에칭까지의 전 공정을, 단일의 플라즈마 처리 장치(10)를 이용하여 실행하는 것이 가능하다.
방법(MT1)에서는, 마스크(MK1)가 존재하고 있던 부분에 마스크(MK2)가 제공하는 개구의 폭(W1)(도 4b 참조)은, 마스크(MK1)의 폭(도 3a를 참조)과 대략 동일해진다. 또한, 마스크(MK1)에 의해 개구가 제공되고 있던 개소에 마스크(MK2)가 제공하는 개구의 폭(W4)(도 4b를 참조)은, 하기의 관계식(1)으로 특정되는 관계를 가진다.
W4 = W2 - 2 × W3 … (1)
여기서, W2는, 마스크(MK1)에 의해 제공되고 있던 개구의 폭(도 3a를 참조)이고, W3은, 영역(R3)의 막 두께(도 3b를 참조), 즉 마스크(MK2)의 수평 방향의 폭(도 4b를 참조)이다. 상기의 관계식(1)에서 알 수 있는 바와 같이, 폭(W4)은, 영역(R3)의 막 두께에 따라 조정할 수 있고, 영역(R3)의 막 두께는 시퀀스(SQ1)의 실행 횟수에 따라 임의로 조정 가능하다. 즉, 마스크(MK2)의 폭(W3)은, 시퀀스(SQ1)의 실행 횟수에 따라 임의로 조정 가능하다. 따라서, 방법(MT1)에 의하면, 폭(W4)을 임의로 조정하는 것이 가능하다. 예를 들면, 방법(MT1)에 의하면, 마스크(MK2)에 의해 제공되는 모든 개구의 폭을 대략 동일하게 하는 것이 가능하다. 또한 예를 들면, 방법(MT1)에 의하면, 모든 스페이스의 폭이 대략 동일한 라인-앤드-스페이스 패턴을 가지는 마스크(MK2)를 작성하는 것이 가능하다. 또한, 마스크(MK1)의 폭, 및 마스크(MK1)에 의해 제공되는 개구의 폭을 조정하고, 영역(R3)의 막 두께를 시퀀스(SQ1)의 실행 횟수에 따라 조정함으로써, 임의의 치수의 마스크 폭 및 개구 폭을 가지는 마스크(MK2)를 형성하는 것이 가능하다. 이와 같이, 방법(MT1)에 의하면, 마스크(MK2)의 치수의 제어성을 높일 수 있다. 또한, 방법(MT1)에서는, 마스크(MK2)의 패턴이 유기막(OL)에 전사되므로, 당해 유기막(OL)으로부터 형성되는 마스크(MK3)에 대해서도, 마스크(MK2)와 마찬가지로, 치수의 제어성을 높일 수 있다.
이하, 다른 실시형태의 피처리체를 처리하는 방법에 대하여 설명한다. 도 7은 다른 실시형태에 따른 피처리체를 처리하는 방법을 나타내는 순서도이다. 도 7에 나타내는 방법(MT2)은, 쿼드러플 패터닝법에 의해 마스크를 작성하는 방법이다. 이하에서는, 도 7에 나타내는 방법(MT2)에 있어서 플라즈마 처리 장치(10)가 이용되는 예에 대하여 설명한다. 또한, 이하의 설명에 있어서는, 도 8a ~ 도 8c 및 도 9a ~ 도 9c를 참조한다. 도 8a ~ 도 8c 및 도 9a ~ 도 9c는, 도 7에 나타내는 방법의 각 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
방법(MT2)에서는, 웨이퍼(W)에 대하여 방법(MT1)과 마찬가지로, 공정(ST1), 공정(ST2), 시퀀스(SQ1), 및 공정(ST7) ~ 공정(ST11)이 실행된다. 이에 의해, 웨이퍼(W)는 도 5b에 나타내는 상태가 된다. 이 후, 마스크(MK2) 및 반사 방지막(AL)이 제거될 수 있다. 마스크(MK2) 및 반사 방지막(AL)의 제거는, 플라즈마 처리 장치(10)를 이용하여 플루오로 카본 가스를 포함하는 처리 가스의 플라즈마에 웨이퍼(W)를 노출시킴으로써 행할 수 있다. 이에 의해, 웨이퍼(W)는 도 8a에 나타내는 상태가 된다. 또한, 이 예에 있어서의 웨이퍼(W)에서는, 도 8a에 나타내는 바와 같이, 피에칭층(EL)은 제 1 층(EL1) 및 제 2 층(EL2)을 가지고 있다. 제 2 층(EL2)은 기판(SB) 상에 마련되어 있다. 제 1 층(EL1)은 제 2 층(EL2) 상에 마련되어 있다. 제 1 층(EL1)은 제 2 층(EL2)에 대하여 선택적으로 에칭 가능한 재료로 구성되어 있고, 제 2 층(EL2)은 제 1 층(EL1)에 대하여 선택적으로 에칭 가능한 재료로 구성되어 있다. 예를 들면, 제 1 층(EL1)은 다결정 실리콘으로 구성되고, 제 2 층(EL2)은 산화 실리콘으로 구성될 수 있다.
방법(MT2)에서는, 이어지는 공정(ST22)에서 웨이퍼(W)에 이차 전자가 조사된다. 이 공정(ST22)은, 공정(ST2)과 동일한 공정이다. 이 공정(ST22)의 실행에 의해, 마스크(MK3)가 개질된다. 또한, 상부 전극(30)에 인가되는 음의 직류 전압의 절대값이 높은 경우에는, 공정(ST2)에 관하여 상술한 바와 같이, 전극판(34)의 스퍼터링에 의해 당해 전극판(34)으로부터 방출되는 실리콘과 플라즈마에 노출된 플라즈마 처리 장치(10)의 구성 부품으로부터 방출되는 산소와의 결합에 의해 산화 실리콘 화합물이 생성되고, 당해 산화 실리콘 화합물이 웨이퍼(W) 상에 퇴적되어 마스크(MK3)를 보호해도 된다. 이들 마스크의 개질 및 보호막 형성 중 적어도 하나에 의해, 후속의 공정에 의한 마스크(MK3)의 손상이 억제된다.
이어서, 시퀀스(SQ1)와 마찬가지의 시퀀스(SQ2)가 1 회 이상 실행된다. 시퀀스(SQ2)는, 공정(ST23), 공정(ST24), 공정(ST25), 및 공정(ST26)을 포함하고 있다. 공정(ST23), 공정(ST24), 공정(ST25), 및 공정(ST26)은 각각, 공정(ST3), 공정(ST4), 공정(ST5), 공정(ST6)과 마찬가지의 공정이다.
이어지는 공정(ST27)에서는, 시퀀스(SQ2)의 실행을 종료할지 여부가 판정된다. 구체적으로는, 공정(ST27)에서는, 시퀀스(SQ2)의 실행 횟수가 소정 횟수에 도달했는지 여부가 판정된다. 시퀀스(SQ2)의 실행 횟수는, 웨이퍼(W) 상에 형성되는 실리콘 산화막의 막 두께를 결정한다. 즉, 1 회의 시퀀스(SQ2)의 실행에 의해 형성되는 실리콘 산화막의 막 두께와 시퀀스(SQ2)의 실행 횟수와의 곱에 의해, 최종적으로 웨이퍼(W) 상에 형성되는 실리콘 산화막의 막 두께가 실질적으로 결정된다. 따라서, 웨이퍼(W) 상에 형성되는 실리콘 산화막의 원하는 막 두께에 따라, 시퀀스(SQ2)의 실행 횟수가 설정된다.
방법(MT2)에서는, 공정(ST27)에 있어서 시퀀스(SQ2)의 실행 횟수가 소정 횟수에 도달하지 않았다고 판정되는 경우에는, 시퀀스(SQ2)의 실행이 다시 반복된다. 한편, 공정(ST27)에 있어서 시퀀스(SQ2)의 실행 횟수가 소정 횟수에 도달하고 있다고 판정되는 경우에는, 시퀀스(SQ2)의 실행이 종료된다. 이에 의해, 도 8b에 나타내는 바와 같이, 웨이퍼(W)의 표면 상에 실리콘 산화막(SX2)이 형성된다. 실리콘 산화막(SX2)은, 영역(R4), 영역(R5), 및 영역(R6)을 포함한다. 영역(R6)은, 마스크(MK3)의 측면 상에서 당해 측면을 따라 연장되는 영역이다. 영역(R6)은, 피에칭층(EL)의 표면부터 영역(R4)의 하측까지 연장되어 있다. 영역(R4)은, 마스크(MK3)의 상면 및 영역(R6) 상에서 연장되어 있다. 또한, 영역(R5)은, 인접하는 영역(R6) 사이, 또한 피에칭층(EL)의 표면 상에서 연장되어 있다. 시퀀스(SQ1)와 마찬가지로 시퀀스(SQ2)는, ALD법과 마찬가지로 실리콘 산화막을 형성하므로, 영역(R4), 영역(R5), 및 영역(R6)의 각각의 막 두께는, 서로 동일한 막 두께가 된다.
일실시형태에 있어서는, 공정(ST3)과 마찬가지로, 공정(ST23)의 실행 시의 처리 용기(12) 내의 압력은, 13.33 Pa(100 mTorr) 이상의 압력으로 설정된다. 또한, 공정(ST23)의 실행 시의 제 1 고주파 전원(62)의 고주파 전력은, 100 W 이하의 전력으로 설정된다. 이러한 고압과 저파워의 조건으로 플라즈마를 생성함으로써, 할로겐화 규소 가스의 과잉된 해리를 억제할 수 있다. 즉, 할로겐 원소의 활성종의 과잉된 발생을 억제할 수 있다. 또한, 과잉 해리를 억제한 마찬가지의 플라즈마 상태를 생성하는 방법으로서 제 2 고주파 전원(64)을 이용해도 된다. 이에 의해, 마스크(MK3)의 손상 및 이미 형성되어 있는 실리콘 산화막의 손상 중 적어도 하나를 억제하는 것이 가능해진다. 또한, 영역(R4), 영역(R5), 및 영역(R6)의 막 두께의 차이를 저감하는 것이 가능해진다.
또한, 일실시형태에서는, 공정(ST23)의 실행 시에, 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력은 하부 전극(LE)에 대부분 공급되지 않는다. 이는 바이어스 전력을 인가하면 이방성 성분이 생기기 때문이다. 이와 같이 바이어스 전력을 최소한으로 함으로써, 전구체를 등방적으로 웨이퍼(W)에 부착시킬 수 있다. 그 결과, 마스크(MK3)의 상면 및 측면, 및 당해 마스크(MK3)의 하지의 표면 각각에 형성되는 실리콘 산화막의 막 두께의 균일성이 더욱 향상된다. 또한, 제 2 고주파 전원(64)을 이용하여 플라즈마를 생성하는 경우는, 전구체를 등방적으로 부착시키기 위하여 이온 에너지를 최소한으로 하는 조건의 선택이 필요하다. 또한, 공정(ST25)의 실행은 공정(ST23)에서 부착된 전구체를 실리콘 산화막으로 치환하기 위하여, 상술의 공정(ST23)과 마찬가지의 등방적인 반응이 필요하다. 따라서 공정(ST25)에 있어서도 제 2 고주파 전원(64)으로부터의 고주파 바이어스 전력은 하부 전극(LE)에 대부분 공급되지 않는다.
상술한 시퀀스(SQ2)의 실행이 종료되면, 방법(MT2)에서는 공정(ST28)이 실행된다. 공정(ST28)에서는, 영역(R4) 및 영역(R5)을 제거하도록, 실리콘 산화막(SX2)이 에칭된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로 카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 플루오로 카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스 전력에 의한 연직 방향으로의 인입에 의해, 영역(R4) 및 영역(R5)을 우선적으로 에칭한다. 그 결과, 도 8c에 나타내는 바와 같이, 영역(R4) 및 영역(R5)이 선택적으로 제거된다. 이에 의해, 영역(R6)에 기초하는 마스크(MK4)(제 4 마스크)가 형성된다.
이어지는 공정(ST29)에서는, 마스크(MK3)가 제거된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 산소 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 산소 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 산소의 활성종은, 도 9a에 나타내는 바와 같이, 마스크(MK3)를 에칭한다. 이에 의해, 마스크(MK3)가 제거되고, 피에칭층(EL) 상에 마스크(MK4)가 남겨진다.
이어서, 방법(MT2)에서는, 피에칭층(EL)이 에칭된다. 피에칭층(EL)이 다결정 실리콘으로 구성된 제 1 층(EL1) 및 산화 실리콘으로 구성된 제 2 층(EL2)을 가지는 경우에는, 공정(ST30)에 있어서 제 1 층(EL1)이 에칭되고, 공정(ST31)에 있어서 제 2 층(EL2)이 에칭된다.
구체적으로, 공정(ST30)에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 다결정 실리콘의 에칭용 할로겐 가스, 예를 들면 Cl2 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 도 9b에 나타내는 바와 같이, 제 1 층(EL1)의 전 영역 중 마스크(MK4)로부터 노출된 영역을 에칭한다. 그 결과, 마스크(MK4)의 패턴이 제 1 층(EL1)에 전사된다.
이어지는 공정(ST31)에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 플루오로 카본 가스를 포함하는 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 제 2 층(EL2)의 전 영역 중, 마스크(MK4)로부터 노출된 영역을 에칭한다. 그 결과, 도 9c에 나타내는 바와 같이, 마스크(MK4)의 패턴을 반영한 제 1 층(EL1)의 패턴이 제 2 층(EL2)에 전사된다. 이러한 방법(MT2)에 의하면, 공정(ST2) ~ 공정(ST31), 즉 레지스트 마스크에 기초하는 마스크의 제작부터 피에칭층의 에칭까지의 전 공정을, 단일의 플라즈마 처리 장치(10)를 이용하여 실행하는 것이 가능하다.
또한, 방법(MT2)에 의하면, 시퀀스(SQ2)의 실행 횟수에 따라 영역(R6)의 막 두께, 즉 마스크(MK4)의 폭을 임의로 조정 가능하다. 따라서, 마스크(MK4)에 의해 제공되는 개구의 폭도 임의로 조정 가능하다. 예를 들면, 마스크(MK3)의 폭(W21)(도 8a를 참조), 마스크(MK3)에 의해 제공되는 개구의 폭(W22)(도 8b를 참조), 마스크(MK4)의 폭(W23)(도 8c를 참조), 및 마스크(MK3)에 의해 개구가 제공되고 있던 부분에 마스크(MK4)가 제공하는 개구의 폭(W24)(도 9a를 참조)이 하기의 관계식 (2)를 충족시키도록 설정되면, 마스크(MK4)에 의해 제공되는 모든 개구의 폭이 동일해진다.
W21 = W22 - 2 × W23 = W24 … (2)
방법(MT2)에서는, 폭(W23)은 영역(R6)의 막 두께에 상당하므로, 시퀀스(SQ2)의 실행 횟수에 따라 설정 가능하다. 따라서, 방법(MT2)에 의하면, 상기의 관계식 (2)를 용이하게 충족시킬 수 있다. 이와 같이, 방법(MT2)은, 마스크(MK4)의 치수의 제어성이 뛰어나다.
또한, 마스크(MK3)의 폭(W21)은, 마스크(MK2)의 폭(W3)을 반영하므로, 관계식 (2)로부터 이하의 관계식 (3)을 이끌어낼 수 있다.
W3 = W21 = W22 - 2 × W23 … (3)
이 관계식 (3)에서 알 수 있는 바와 같이, 마스크(MK4)에 의해 제공되는 모든 개구의 폭을 동일하게 하기 위해서는, 마스크(MK4)의 폭(W23)은, 마스크(MK2)의 폭보다 작지 않으면 안 된다. 이와 같이, 쿼드러플 패터닝법에서는, 작성하는 마스크의 설계에 의해, 마스크(MK2)의 폭과 마스크(MK4)의 폭, 즉 실리콘 산화막(SX1)의 막 두께와 실리콘 산화막(SX2)의 막 두께가 상이한 경우가 있다. 방법(MT2)에 의하면, 실리콘 산화막(SX1)의 막 두께는 시퀀스(SQ1)의 실행 횟수에 따라 조정 가능하고, 실리콘 산화막(SX2)의 막 두께는 시퀀스(SQ2)의 실행 횟수에 따라 조정 가능하므로, 쿼드러플 패터닝법에 의해 작성하는 마스크의 설계에 따른 막 두께 제어가 가능하다.
이상, 각종 실시형태에 대하여 설명했지만, 상술한 실시형태에 한정되지 않고 각종 변형 태양을 구성 가능하다. 예를 들면, 상술한 실시형태에서는, 용량 결합형의 플라즈마 처리 장치(10)가 이용되고 있지만, 방법(MT1) 및 방법(MT2)의 각각에서, 이차 전자를 상부 전극으로부터 방출시키는 공정을 생략한 방법이면, 임의의 플라즈마원을 가지는 플라즈마 처리 장치를 이용하여 실시하는 것이 가능하다. 그러한 플라즈마 처리 장치로서는, 예를 들면, 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치가 예시된다.
이하, 상술한 실리콘 산화막의 형성을 위한 시퀀스의 평가를 위하여 행한 실험에 대하여 설명한다.
(실험예 1 ~ 3)
실험예 1 ~ 3에서는, 도 3a에 나타낸 웨이퍼에 대하여, 플라즈마 처리 장치(10)를 이용하여 공정(ST2), 및 시퀀스(SQ1)를 실행했다. 또한, 실험예 1 ~ 3에서는, 공정(ST3)의 실행 시의 처리 용기(12) 내의 압력 및 제 1 고주파 전원(62)의 고주파 전력을 파라미터로서 변경했다. 구체적으로는, 실험예 1에서는, 공정(ST3)의 처리 용기(12) 내의 압력 및 제 1 고주파 전원(62)의 고주파 전력을, 20 mTorr(2.666 Pa), 500 W로 설정하고, 실험예 2에서는, 공정(ST3)의 처리 용기(12) 내의 압력 및 제 1 고주파 전원(62)의 고주파 전력을, 200 mTorr(26.66 Pa), 500 W로 설정하고, 실험예 3에서는, 공정(ST3)의 처리 용기(12) 내의 압력 및 제 1 고주파 전원(62)의 고주파 전력을, 200 mTorr(26.66 Pa), 100 W로 설정했다. 실험예 1 ~ 3에서 실행한 공정(ST2), 및 시퀀스(SQ1) 의 다른 조건을 이하에 나타낸다. 또한, 시퀀스(SQ1)의 실행 횟수는 72 회였다.
<공정(ST2)의 조건>
· 처리 용기 내 압력 : 50 mTorr(6.66 Pa)
· 수소 가스 유량 : 100 sccm
· Ar 가스 유량 : 800 sccm
· 제 1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 300 W
· 제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
· 전원(70)의 인가 전압 : -1000 V
· 처리 시간 : 60초
<공정(ST3)의 조건>
· 처리 용기 내 압력 : 200 mTorr(26.66 Pa)
· SiCl4 가스 유량 : 20 sccm
· Ar 가스 유량 : 200 sccm
· 제 1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 100 W
· 제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
· 처리 시간 : 5초
<공정(ST5)의 조건>
· 처리 용기 내 압력 : 200 mTorr(26.66 Pa)
· 산소 가스 유량 : 200 sccm
· Ar 가스 유량 : 200 sccm
· 제 1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 500 W
· 제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
· 처리 시간 : 5초
그리고, 마스크(MK1)의 상면 상에 형성된 실리콘 산화막의 막 두께(도 3b에 나타내는 영역(R1)의 막 두께(T1)), 및 마스크(MK1)의 측면 상에 형성된 실리콘 산화막의 막 두께(도 3b에 나타내는 영역(R3)의 막 두께(W3))를, 마스크(MK1)의 라인 패턴이 성기게 마련되어 있는 영역(이하, '성긴 영역'이라고 함)과 조밀하게 마련되어 있는 영역(이하, '조밀 영역'이라고 함)의 각각에서 측정했다. 그리고, 막 두께 비율, 즉 조밀 영역의 영역(R1)의 막 두께에 대한 성긴 영역의 영역(R1)의 막 두께의 비, 및 조밀 영역의 영역(R3)의 막 두께에 대한 성긴 영역의 영역(R3)의 막 두께의 비를 구했다. 그 결과를 도 10에 나타낸다. 또한, 도 10에 있어서, 범례 'R1'은, 영역(R1)의 막 두께로부터 구한 막 두께 비율을 나타내고 있고, 범례 'R3'은, 영역(R3)의 막 두께로부터 구한 막 두께 비율을 나타내고 있다.
도 10에 나타내는 바와 같이, 제 1 고주파 전원(62)의 고주파 전력이 작아질수록, 막 두께 비율은 1에 더 가까워졌다. 즉, 조밀 영역 및 성긴 영역에 형성되는 실리콘 산화막의 막 두께의 차이가 적어졌다. 보다 상세하게는, 제 1 고주파 전원(62)의 고주파 전력이 500 W일 때보다, 100 W일 때, 막 두께 비율이 1에 가까워졌다. 따라서, 제 1 고주파 전원(62)의 고주파 전력을 100 W 이하로 함으로써, 조밀 영역에 형성되는 실리콘 산화막과 성긴 영역에 형성되는 실리콘 산화막의 막 두께의 차이를 작게 하는 것이 가능하다는 것이 확인되었다. 또한, 도 10에 나타내는 바와 같이, 처리 용기(12) 내의 압력이 높은 조건, 즉 고압 조건하에서 공정(ST3)을 실행함으로써, 영역(R1)의 막 두께 비율과 영역(R3)의 막 두께 비율과의 차이가 작아지는 것이 확인되었다. 즉, 고압 조건하에서 공정(ST3)을 실행함으로써, 영역(R1)의 막 두께(T1)와 영역(R3)의 막 두께(W3)와의 차이가 작아지는 것이 확인되었다. 따라서, 상술한 시퀀스(SQ1) 및 시퀀스(SQ2)에 의하면, 실리콘 산화막을 컨포멀하게 형성하는 것이 가능하다라는 것이 확인되었다.
(실험예 4)
실험예 4에서는, 도 11에 나타내는 바와 같이, 이차원적으로 배열된 타원 형상의 복수의 개구(OP)를 제공하는 마스크(MK1)를 가지는 샘플 1 ~ 4의 웨이퍼(W)를 준비했다. 각 샘플의 개구(OP)의 단축 방향의 폭(CD1) 및 장축 방향의 폭(CD2)은, 다른 샘플의 CD1 및 CD2와는 상이하게 했다. 그리고, 이들의 샘플 1 ~ 4에 대하여, 플라즈마 처리 장치(10)를 이용하여, 공정(ST2) 및 시퀀스(SQ1)를 실행했다. 또한, 실험예 4에서는, 시퀀스(SQ1)의 실행 횟수를 파라미터로서 변경했다. 이하, 실험예 4에서 실행한 공정(ST2) 및 시퀀스(SQ1)의 조건을 나타낸다.
<공정(ST2)의 조건>
· 처리 용기 내 압력 : 50 mTorr(6.66 Pa)
· 수소 가스 유량 : 100 sccm
· Ar 가스 유량 : 800 sccm
· 제 1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 300 W
· 제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
· 전원(70)의 인가 전압 : -1000 V
· 처리 시간 : 60초
<공정(ST3)의 조건>
· 처리 용기 내 압력 : 200 mTorr(26.66 Pa)
· SiCl4 가스 유량 : 20 sccm
· Ar 가스 유량 : 200 sccm
· 제 1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 100 W
· 제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
· 처리 시간 : 5초
<공정(ST5)의 조건>
· 처리 용기 내 압력 : 200 mTorr(26.66 Pa)
· 산소 가스 유량 : 200 sccm
· Ar 가스 유량 : 200 sccm
· 제 1 고주파 전원(62)의 고주파 전력(상부 전극(30)에 공급) : 60 MHz, 500 W
· 제 2 고주파 전원(64)의 고주파 바이어스 전력 : 13 MHz, 0 W
· 처리 시간 : 5초
그리고, 샘플 1 ~ 4의 각각에 대하여, 시퀀스(SQ1)의 실행 횟수와 개구(OP)의 단축 방향의 폭(CD1)의 변화량, 개구(OP)의 장축 방향의 폭(CD2)의 변화량의 관계를 구했다. 도 12에 그 결과를 나타낸다. 도 12에 있어서는, 횡축은 시퀀스(SQ1)의 실행 횟수를 나타내고 있고, 종축은 CD1 및 CD2의 변화량을 나타내고 있다. 도 12에 나타내는 바와 같이, 실험예 4의 결과, 개구(OP)의 단축 방향의 폭(CD1)의 변화량 및 장축 방향의 폭(CD2)의 변화량은, 시퀀스(SQ1)의 실행 횟수에 따라 마찬가지로 증가하였다. 이로부터, 시퀀스(SQ1)의 실행 횟수에 따라, 타원 형상의 개구의 폭을 임의의 방향에 있어서 균등하게 축소시키는 것이 가능하다는 것이 확인되었다.
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 배치대
ESC : 정전 척
LE : 하부 전극
30 : 상부 전극
34 : 전극판
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
70 : 전원
Cnt : 제어부
W : 웨이퍼
SB : 기판
EL : 피에칭층
OL : 유기막
AL : 반사 방지막
MK1, MK2, MK3, MK4 : 마스크
SX1, SX2 : 실리콘 산화막

Claims (12)

  1. 피처리체를 처리하는 방법으로서,
    상기 피처리체는, 피에칭층, 상기 피에칭층 상에 마련된 유기막, 상기 유기막 상에 마련된 실리콘 함유 반사 방지막, 및 레지스트 재료로 구성된 제 1 마스크이며 상기 반사 방지막 상에 마련된 상기 제 1 마스크를 가지고,
    상기 방법은,
    상기 피처리체를 수용한 플라즈마 처리 장치의 처리 용기 내에서, 상기 제 1 마스크 및 상기 반사 방지막 상에 실리콘 산화막을 형성하는 공정이며, 상기 실리콘 산화막은, 상기 제 1 마스크의 상면 상에 형성된 제 1 영역, 상기 반사 방지막 상에 형성된 제 2 영역, 및 상기 제 1 마스크의 측면 상에 형성된 제 3 영역을 가지는, 상기 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 제 1 영역 및 상기 제 2 영역을 제거하는 공정이며, 상기 제 3 영역에 기초하는 제 2 마스크를 형성하는, 상기 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 제 1 마스크를 제거하는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 반사 방지막을 에칭하는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 유기막을 에칭하는 공정이며, 상기 유기막으로 구성된 제 3 마스크를 형성하는, 상기 공정
    을 포함하고,
    상기 실리콘 산화막을 형성하는 상기 공정은,
    상기 피처리체를 수용한 상기 처리 용기 내에서, 할로겐화 규소 가스를 포함하는 제 1 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제 1 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제 2 공정과,
    상기 처리 용기 내에서 산소 가스를 포함하는 제 2 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제 3 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제 4 공정
    을 포함하는 시퀀스의 실행에 의해 실리콘 산화막을 성막하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 산화막을 형성하는 상기 공정에 있어서, 상기 제 1 공정, 상기 제 2 공정, 상기 제 3 공정, 및 상기 제 4 공정을 포함하는 상기 시퀀스가 반복되는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 공정에서는, 상기 처리 용기 내의 압력이 13.33 Pa 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100 W 이하인 고압 저전력의 조건으로 설정되는 것을 특징으로 하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 공정에서는, 이온 인입용의 바이어스 전력이 상기 피처리체를 지지하는 배치대에 인가되지 않는 것을 특징으로 하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이며,
    상기 실리콘 산화막을 형성하는 상기 공정의 실행 전에, 상기 처리 용기 내에서 플라즈마를 발생시키고 상기 플라즈마 처리 장치의 상부 전극에 음의 직류 전압을 인가함으로써, 상기 제 1 마스크에 이차 전자를 조사하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 용기 내에서 상기 제 3 마스크 및 상기 피에칭층 상에 다른 실리콘 산화막을 형성하는 공정이며, 상기 다른 실리콘 산화막은, 상기 제 3 마스크의 상면 상에 형성된 제 4 영역, 상기 피에칭층 상에 형성된 제 5 영역, 및 상기 제 3 마스크의 측면 상에 형성된 제 6 영역을 가지는, 상기 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 제 4 영역 및 상기 제 5 영역을 제거하는 공정이며, 상기 제 6 영역으로 구성된 제 4 마스크를 형성하는 공정과,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 제 3 마스크를 제거하는 공정
    을 포함하고,
    상기 다른 실리콘 산화막을 형성하는 상기 공정은,
    상기 피처리체를 수용한 상기 처리 용기 내에서, 할로겐화 규소 가스를 포함하는 제 3 가스의 플라즈마를 생성하여 반응 전구체를 형성하는 제 5 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제 6 공정과,
    상기 처리 용기 내에서 산소 가스를 포함하는 제 4 가스의 플라즈마를 생성하여 실리콘 산화막을 형성하는 제 7 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제 8 공정
    을 포함하는 시퀀스의 실행에 의해 실리콘 산화막을 성막하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서,
    상기 다른 실리콘 산화막을 형성하는 상기 공정에 있어서, 상기 제 5 공정, 상기 제 6 공정, 상기 제 7 공정, 및 상기 제 8 공정을 포함하는 상기 시퀀스가 반복되는 것을 특징으로 하는 방법.
  8. 제 6 항에 있어서,
    상기 제 5 공정에서는, 상기 처리 용기 내의 압력이 13.33 Pa 이상의 압력이고, 플라즈마 생성용의 고주파 전원의 전력이 100 W 이하인 고압 저전력의 조건으로 설정되는 것을 특징으로 하는 방법.
  9. 제 6 항에 있어서,
    상기 제 5 공정에서는, 이온 인입용의 바이어스 전력이 상기 피처리체를 지지하는 배치대에 인가되지 않는 것을 특징으로 하는 방법.
  10. 제 6 항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치이며,
    상기 다른 실리콘 산화막을 형성하는 상기 공정의 실행 전에, 상기 처리 용기 내에서 플라즈마를 발생시켜 상기 플라즈마 처리 장치의 상부 전극에 음의 직류 전압을 인가함으로써, 상기 제 3 마스크에 이차 전자를 조사하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 용기 내에서 발생시킨 플라즈마에 의해, 상기 피에칭층을 에칭하는 공정을 더 포함하는 것을 특징으로 하는 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 할로겐화 규소 가스는 SiCl4 가스인 것을 특징으로 하는 방법.
KR1020150137873A 2014-10-07 2015-09-30 피처리체를 처리하는 방법 Active KR102309941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014206602A JP6366454B2 (ja) 2014-10-07 2014-10-07 被処理体を処理する方法
JPJP-P-2014-206602 2014-10-07

Publications (2)

Publication Number Publication Date
KR20160041778A true KR20160041778A (ko) 2016-04-18
KR102309941B1 KR102309941B1 (ko) 2021-10-07

Family

ID=54256554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137873A Active KR102309941B1 (ko) 2014-10-07 2015-09-30 피처리체를 처리하는 방법

Country Status (6)

Country Link
US (2) US9911607B2 (ko)
EP (1) EP3007208B1 (ko)
JP (1) JP6366454B2 (ko)
KR (1) KR102309941B1 (ko)
CN (1) CN105489485B (ko)
TW (1) TWI668530B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018416A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR20190009758A (ko) * 2016-05-25 2019-01-29 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) * 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
KR102730617B1 (ko) * 2018-03-20 2024-11-14 도쿄엘렉트론가부시키가이샤 통합형 종단간 자기 정렬 다중 패터닝 공정을 위한 플랫폼 및 작업 방법
JP7129888B2 (ja) * 2018-11-07 2022-09-02 東京エレクトロン株式会社 成膜方法及び半導体製造装置
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7536941B2 (ja) * 2022-08-30 2024-08-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
WO2009101878A1 (ja) 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
US20100124621A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD
JP2011504295A (ja) * 2007-11-08 2011-02-03 ラム リサーチ コーポレーション 酸化物スペーサを使用したピッチ低減
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP2012178378A (ja) * 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法
JP2014078685A (ja) * 2012-09-21 2014-05-01 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
US20140134812A1 (en) * 2012-11-13 2014-05-15 Dong-chan Kim Method of fabricating semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4456533B2 (ja) 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
TWI462179B (zh) 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
JP5484325B2 (ja) * 2008-06-13 2014-05-07 東京エレクトロン株式会社 半導体装置の製造方法
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP2011066164A (ja) 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5632240B2 (ja) * 2010-08-31 2014-11-26 東京エレクトロン株式会社 微細パターンの形成方法
JP5541183B2 (ja) 2011-02-07 2014-07-09 日本精工株式会社 電動パワーステアリング装置の制御装置
JP2012195513A (ja) * 2011-03-17 2012-10-11 Tokyo Electron Ltd プラズマ処理装置
KR102038649B1 (ko) 2012-02-20 2019-10-30 도쿄엘렉트론가부시키가이샤 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
JP2011504295A (ja) * 2007-11-08 2011-02-03 ラム リサーチ コーポレーション 酸化物スペーサを使用したピッチ低減
WO2009101878A1 (ja) 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
US20100124621A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD
JP2011216817A (ja) * 2010-04-02 2011-10-27 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP2012178378A (ja) * 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法
JP2014078685A (ja) * 2012-09-21 2014-05-01 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
US20140134812A1 (en) * 2012-11-13 2014-05-15 Dong-chan Kim Method of fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190009758A (ko) * 2016-05-25 2019-01-29 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR20180018416A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
KR102309941B1 (ko) 2021-10-07
US20160099148A1 (en) 2016-04-07
CN105489485A (zh) 2016-04-13
EP3007208A1 (en) 2016-04-13
TW201633017A (zh) 2016-09-16
EP3007208B1 (en) 2018-04-18
JP6366454B2 (ja) 2018-08-01
CN105489485B (zh) 2019-09-17
JP2016076620A (ja) 2016-05-12
US9911607B2 (en) 2018-03-06
TWI668530B (zh) 2019-08-11
US20180158684A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
KR102309941B1 (ko) 피처리체를 처리하는 방법
KR102311575B1 (ko) 피처리체를 처리하는 방법
KR102626802B1 (ko) 에칭 방법
US9859126B2 (en) Method for processing target object
KR102364322B1 (ko) 에칭 방법
KR102309936B1 (ko) 피처리체를 처리하는 방법
JP6438831B2 (ja) 有機膜をエッチングする方法
KR102428552B1 (ko) 플라즈마 처리 방법
KR20170000340A (ko) 에칭 방법
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
CN109923648B (zh) 处理被处理体的方法
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150930

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200228

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150930

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210705

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210930

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration