[go: up one dir, main page]

CN109923648B - 处理被处理体的方法 - Google Patents

处理被处理体的方法 Download PDF

Info

Publication number
CN109923648B
CN109923648B CN201780068805.1A CN201780068805A CN109923648B CN 109923648 B CN109923648 B CN 109923648B CN 201780068805 A CN201780068805 A CN 201780068805A CN 109923648 B CN109923648 B CN 109923648B
Authority
CN
China
Prior art keywords
gas
layer
plasma
etched
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780068805.1A
Other languages
English (en)
Other versions
CN109923648A (zh
Inventor
田端雅弘
久松亨
木原嘉英
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109923648A publication Critical patent/CN109923648A/zh
Application granted granted Critical
Publication of CN109923648B publication Critical patent/CN109923648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

一实施方式是一种处理被处理体的方法，该被处理体包括：含有硅氧化物的被蚀刻层、设置于被蚀刻层上的掩模和设置于掩模的使被蚀刻层露出的槽，在该方法中反复执行如下流程：生成含氮的第一处理气体的等离子体以在被蚀刻层的露出面的原子层形成包含该等离子体所含离子的混合层，生成含氟的第二处理气体的等离子体以利用该等离子体所含的自由基除去混合层，从而按原子层除去被蚀刻层，由此对被蚀刻层进行蚀刻。第二处理气体的等离子体包含自由基，该自由基能够除去含有硅氮化物的混合层。

Description

处理被处理体的方法
技术领域
本发明的实施方式涉及一种处理被处理体的方法。
背景技术
作为使用等离子体处理装置的被处理体的等离子体处理中的一种，有等离子体蚀刻。等离子体蚀刻所使用的抗蚀剂掩模由光刻技术形成，在被蚀刻层形成的图案的极限尺寸依赖于由光刻技术形成的抗蚀剂掩模的分辨率。但是，抗蚀剂掩模的分辨率存在分辨率极限。对电子器件的高集成化的要求越来越高，要求形成尺寸比抗蚀剂掩模的分辨率极限小的图案。因此，如专利文献1记载的那样，提出了一种通过在抗蚀剂掩模上形成硅氧化物膜，调整该抗蚀剂掩模的尺寸，使由该抗蚀剂掩模提供的开口的尺寸缩小的技术。因此，如专利文献1记载的那样，提出了一种通过在抗蚀剂掩模上形成硅氧化物膜，调整该抗蚀剂掩模的尺寸，使由该抗蚀剂掩模提供的开口的尺寸缩小的技术。
现有技术文献
专利文献
专利文献1：日本特开2004-80033号公报
发明内容
发明要解决的技术问题
另一方面，由于伴随着近来的电子器件的高集成化的微小化，在被处理体上的形成图案期间对层叠结构所包含的有机膜等进行蚀刻的情况下，要求高精度的最小线宽(CD：Critical Dimension，临界尺寸)的控制。现有技术中，在SiO2膜垂直地设置10[nm]以下的细缝的情况下，使用沉积性的CxFy类气体，由此可获得与掩模的选择比。但是，因CxFy类气体产生的沉积物有可能引发细缝的开口的闭塞。因此，在使用CxFy类气体在SiO2膜上形成10[nm]以下的细缝的情况下，会发生蚀刻量(由蚀刻形成的狭缝的深度)与选择比之间的此消彼长(trade off)。因此，期望有一种在对含有硅氧化物的被处理体进行的蚀刻中，良好地维持着一边与掩模之间的选择比一边形成细缝的技术。
用于解决技术问题的技术手段
在一方式中，提供一种处理被处理体的方法。被处理体包括被蚀刻层、设置于该被蚀刻层上的掩模和设置于该掩模的槽(细缝)，该槽从该掩模的表面形成至被该蚀刻层使该被蚀刻层露出。该方法反复执行包括如下工序的流程：第一工序，其在收纳有被处理体的等离子体处理装置的处理容器内生成第一处理气体的等离子体，经由槽在被蚀刻层的表面的原子层形成包含该等离子体所含的离子的混合层；第二工序，其在执行了第一工序后，对处理容器内的空间进行吹扫；第三工序，其在执行了第二工序后，在处理容器内生成第二处理气体的等离子体，利用该第二处理气体的等离子体所含的自由基除去混合层；和第四工序，其在执行了第三工序后，对处理容器内的空间进行吹扫，从而按原子层除去被蚀刻层，由此对该被蚀刻层进行蚀刻。被蚀刻层含有硅氧化物，第一处理气体含氮，第二处理气体含氟。而且，在第三工序中生成的第二处理气体的等离子体包含自由基，该自由基能够除去含有硅氮化物的混合层。
在上述的方法中，在反复执行的流程的第一工序中，首先，利用含氮的第一处理气体的等离子体，在利用掩模的槽而露出的含有硅氧化物的被蚀刻层的表面，形成含有氮离子的混合层。该混合层含有硅氮化物。然后，在该流程的第三工序中，使用含氟的第二处理气体的等离子体所含的自由基来除去在第一工序中形成的硅的氮化物的混合层。如此，在使用含氮的第一气体的第一工序中，按照掩模的槽的开口的形状细致地形成含有硅氮化物的混合层，在使用含氟的第二气体的第三工序中，将该混合层从被蚀刻层除去。因此，能够避免在掩模的槽的开口和侧面形成沉积物，并且以细致地维持掩模的槽的开口的形状的状态对被蚀刻层进行蚀刻。能够与掩模的槽的尺寸和掩模的槽的图案的疏密无关地、均匀地对被蚀刻层进行蚀刻。而且，通过反复执行这种包含第一工序和第三工序的流程，能够以细致地维持掩模的槽的开口的形状的状态，与掩模的槽的尺寸和掩模的槽的图案的疏密无关地、均匀地将被蚀刻层蚀刻至想要的深度。
在一实施方式中，在第一工序中，对第一处理气体的等离子体施加偏置电压，能够在被蚀刻层的表面的原子层形成含有离子的混合层。如此，对第一处理气体的等离子体施加偏置电压，因此能将该等离子体所含的离子(氮原子的离子)各向异性地供给到利用掩模的槽而露出的被蚀刻层的表面。因此，在被蚀刻层的表面形成的混合层，能够形成为从槽的上方观察时与槽的开口的形状高度一致的形状。
在一实施方式中，第二处理气体可以为包含NF3气体和O2气体的混合气体、包含NF3气体、O2气体、H2气体和Ar气体的混合气体、或者包含CH3F气体、O2气体和Ar气体的混合气体。如此，能够实现含氟的第二处理气体。
发明效果
如以上说明的那样，能够提供一种在对含有硅氧化物的被处理体进行的蚀刻中，良好地维持着与掩模之间的选择比地形成细缝的技术。
附图说明
图1是表示一实施方式的方法的流程图。
图2是表示等离子体处理装置的一例的图。
图3包括(a)部分、(b)部分、(c)部分和(d)部分，是表示图1所示的执行各工序前和执行各工序后的被处理体的状态的截面图。
图4是表示图1所示的方法的执行期间的、对于被蚀刻层的蚀刻量和形成于被蚀刻层的混合层的厚度的变化的图。
图5包括(a)部分、(b)部分和(c)部分，是表示图1所示的方法的蚀刻原理的图。
具体实施方式
以下，参照附图对各种实施方式进行详细说明。另外，在各附图中，对相同或相当的部分标注相同的附图标记。下面，参照图1，对能够用等离子体处理装置10实施的蚀刻方法(方法MT)进行说明。图1是表示一实施方式的方法(方法MT)的流程图。图1所示的一实施方式的方法MT是处理被处理体(以下有时称为“晶片”)的方法。方法MT是对晶片进行蚀刻的方法的一例。在一实施方式的方法MT中，能够用单一的等离子体处理装置(例如图2所示的等离子体处理装置10)执行一系列的工序。
图2是表示一实施方式的等离子体处理装置10的概要图。图2所示的等离子体处理装置10包括ICP(Inductively Coupled Plasma，电感耦合等离子体)型的等离子体源。等离子体处理装置10包括形成于金属制(例如铝制)的筒状(例如圆筒状)的处理容器192。处理容器192划分出用于进行等离子体处理的处理空间Sp。其中，处理容器192的形状并不限于圆筒状。例如也可以为方筒状(例如箱状)。另外，等离子体处理装置10的等离子体源并不限于ICP型，可以为例如ECR(Electron Cyclotron Resonance，电子回旋共振)型、CCP(Capacitively Coupled Plasma，电容耦合等离子体)型、使用微波的等离子体源等。
在处理容器192的底部设置有用于载置晶片W的载置台PD。载置台PD包括静电吸盘ESC和下部电极LE。下部电极LE包括第一板18a和第二板18b。处理容器192划分处理空间Sp。
在处理容器192的内侧，支承部14设置在处理容器192的底部上。支承部14具有例如大致圆筒状的形状。支承部14例如由绝缘材料构成。构成支承部14的绝缘材料可以如石英所示含氧。支承部14在处理容器192内从处理容器192的底部沿铅垂方向延伸。
载置台PD设置在处理容器192内。载置台PD由支承部14支承。载置台PD在载置台PD的上表面保持晶片W。晶片W是被处理体。载置台PD包括下部电极LE和静电吸盘ESC。
下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝等金属构成。第一板18a和第二板18b例如具有大致圆盘状的形状。第二板18b设置在第一板18a上。第二板18b与第一板18a电连接。
静电吸盘ESC设置在第二板18b上。静电吸盘ESC具有在一对绝缘层之间或者一对绝缘片之间配置有导电膜的电极的结构。直流电源22经开关23与静电吸盘ESC的电极电连接。静电吸盘ESC由来自直流电源22的直流电压产生的静电力，来吸附晶片W。由此，静电吸盘ESC能够保持晶片W。
聚焦环FR以包围晶片W的边缘和静电吸盘ESC的方式配置在第二板18b的周缘部上。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料形成，例如可以由石英形成。
制冷剂流路24设置在第二板18b的内部。制冷剂流路24构成温度调节机构。将制冷剂从设置在处理容器192的外部的冷却单元经配管26a供给到制冷剂流路24。供给到制冷剂流路24的制冷剂经配管26b返回冷却单元。这样，以循环的方式向将制冷剂供给到制冷剂流路24。通过控制该制冷剂的温度，来控制由静电吸盘ESC支承的晶片W的温度。气体供给线路28将来自导热气体供给机构的导热气体(例如He气供)给到静电吸盘ESC的上表面与晶片W的背面之间。
加热器HT是加热元件。加热器HT例如埋入第二板18b内。加热器电源HP与加热器HT连接。从加热器电源HP对加热器HT供电，由此来调节载置台PD的温度，于是能够调节载置在载置台PD上的晶片W的温度。此外，加热器HT能够内置在静电吸盘ESC。
板状电介质194在载置台PD的上方与载置台PD相对配置。下部电极LE和板状电介质194相互大致平行地设置。在板状电介质194与下部电极LE之间提供处理空间Sp。处理空间Sp是用于对晶片W进行等离子体处理的空间区域。
此外，在等离子体处理装置10中，沿着处理容器192的内壁可拆装地设置有沉积物防护件(deposition shield)46。沉积物防护件46也设置于支承部14的外周。沉积物防护件46是防止蚀刻副产物(沉积物)附着在处理容器192的部件，可以通过在铝材上覆盖Y2O3等陶瓷而构成。沉积物防护件除了Y2O3外，还可以由例如石英之类的含氧的材料构成。
排气板48设置于处理容器192的底部侧且设置于支承部14与处理容器192的侧壁之间。排气板48例如可以通过在铝材上覆盖Y2O3等陶瓷而构成。排气口12e在排气板48的下方设置于处理容器192。排气装置50经排气管52与排气口12e连接。排气装置50包括涡轮分子泵等真空泵，能够将处理容器192内的空间减压至所期望的真空度。高频电源64是产生用于将离子引入晶片W的第二高频电力即高频偏置电力的电源，产生在400[kHz]～40.68[MHz]的范围内的频率，在一个例子中产生13[MHz]的高频偏置电力。高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻相匹配的电路。
在处理容器192的顶部，与载置台PD相对地设置有由例如石英玻璃、陶瓷等构成的板状电介质194。具体而言，板状电介质194例如形成为圆板状，以封闭形成于处理容器192的顶部的开口的方式气密地安装。处理空间Sp是能够利用等离子体源生成等离子体的空间。处理空间Sp是能够载置晶片W的空间。
在处理容器192设置有用于供给后述的第一处理气体和第二处理气体的气体供给部120。气体供给部120将第一处理气体和第二处理气体供给到上述的处理空间Sp。在处理容器192的侧壁部形成有气体导入口121，气体导入口121经由气体供给配管123与气体供给源122连接。在气体供给配管123的中途设有用于控制第一处理气体和第二处理气体的流量的流量控制器(例如质量流量控制器124和开闭阀126)。利用这样的气体供给部120，将从气体供给源122输出的第一处理气体和第二处理气体控制为由质量流量控制器124预先设定的流量，并从气体导入口121供给到处理容器192的处理空间Sp。
其中，图2中为了使说明变得简单，用一个系统的气体线路来表现气体供给部120，但气体供给部120也可以具有将多种气体(至少第一处理气体和第二处理气体)作为处理气体进行供给的结构。另外，作为一例，图2所示的气体供给部120具有从处理容器192的侧壁部供给气体的结构，但气体供给部120并不限于图2所示的结构。例如，气体供给部120也能够具有从处理容器192的顶部供给气体的结构。在气体供给部120具有这样的结构的情况下，例如在板状电介质194的例如中央部形成气体导入口，能够从该气体导入口供给气体。
处理容器192的底部经由排气管52与用于排出处理容器192内的气氛的排气装置50连接。排气装置50由例如真空泵构成，能够使处理容器192内的压力成为预先设定的压力。
在处理容器192的侧壁部设置有晶片送入送出口134，在晶片送入送出口134设置有闸阀136。例如在送入晶片W时，闸阀136打开，利用未图示的输送臂等输送机构将晶片W载置到处理容器192内的载置台PD上之后，将闸阀136关闭，开始晶片W的处理。
在处理容器192的顶部，在板状电介质194的上侧面(外侧面)设置有平面状的高频天线140和覆盖高频天线140的屏蔽部件160。一实施方式的高频天线140包括：配置于板状电介质194的中央部的内侧天线元件142A；和以包围内侧天线元件142A的外周的方式配置的外侧天线元件142B。内侧天线元件142A、外侧天线元件142B分别是例如铜、铝、不锈钢等导体，具有涡旋线圈状的形状。
内侧天线元件142A、外侧天线元件142B都由多个夹持件144夹持而形成为一体。夹持件144例如具有棒状的形状。夹持件144以从内侧天线元件142A的中央附近向外侧天线元件142B的外侧伸张的方式配置成辐射线状。
屏蔽部件160包括内侧屏蔽壁162A和外侧屏蔽壁162B。内侧屏蔽壁162A以包围内侧天线元件142A的方式设置于内侧天线元件142A与外侧天线元件142B之间。外侧屏蔽壁162B以包围外侧天线元件142B的方式设置，并具有筒状的形状。因此，板状电介质194的上侧面被分为内侧屏蔽壁162A的内侧的中央部(中央区域)和内侧屏蔽壁162A与外侧屏蔽壁162B之间的周缘部(周缘区域)。
在内侧天线元件142A上以封闭内侧屏蔽壁162A的开口的方式设置有圆板状的内侧屏蔽板164A。在外侧天线元件142B上以封闭内侧屏蔽壁162A与外侧屏蔽壁162B之间的开口的方式设置有甜甜圈板状的外侧屏蔽板164B。
屏蔽部件160的形状并不限于圆筒状。屏蔽部件160的形状也可以为例如方筒状等其他形状，或者也可以为与处理容器192的形状匹配的形状。在此，处理容器192具有例如大致圆筒状的形状，因此与该圆筒形状匹配地，屏蔽部件160也具有大致圆筒状的形状。在处理容器192具有大致方筒状的形状的情况下，屏蔽部件160也具有大致方筒状的形状。
内侧天线元件142A、外侧天线元件142B分别与高频电源150A、高频电源150B连接。由此，能够分别对内侧天线元件142A、外侧天线元件142B施加相同频率或不同频率的高频。例如，从高频电源150A将例如27[MHz]等频率的高频以预先设定的电力[W]供给到内侧天线元件142A时，由形成于处理容器192内的感应磁场激励导入到处理容器192内的处理气体，能够在晶片W上的中央部生成甜甜圈形的等离子体。另外，从高频电源150B将例如27[MHz]等频率的高频以预先设定的电力[W]供给到外侧天线元件142B时，由形成于处理容器192内的感应磁场激励导入到处理容器192内的处理气体，能够在晶片W上的周缘部形成另一甜甜圈形的等离子体。分别从高频电源150A、高频电源150B输出的高频并不限于上述频率，能够分别从高频电源150A、高频电源150B供给各种频率的高频。此外，需要根据分别从高频电源150A、高频电源150B输出的高频，来调节内侧天线元件142A、外侧天线元件142B的电气长度。在内侧屏蔽板164A、外侧屏蔽板164B各自中，能够分别利用致动器168A、致动器168B来调节高度。
控制部Cnt是包括处理器、存储部、输入装置、显示装置等的计算机，控制等离子体处理装置10的各部分。具体而言，控制部Cnt与质量流量控制器124、开闭阀126、排气装置50、高频电源150A、高频电源150B、高频电源64、匹配器68、加热器电源HP和冷却单元连接。
控制部Cnt按照基于所输入的处理方案的程序进行动作，发出控制信号。根据来自控制部Cnt的控制信号，至少能够控制从气体供给源122供给的气体的选择和流量、排气装置50的排气、来自高频电源150A、高频电源150B及高频电源64的电力供给、加热器电源HP的电力供给和来自冷却单元的制冷剂流量及制冷剂温度。此外，能够通过由控制部Cnt进行控制使等离子体处理装置10的各部分动作，来执行本说明书中所公开的处理被处理体的方法(图1所示的方法MT)的各工序。
回到图1，继续对方法MT进行说明。以下的说明中，与图1一起参照图2、图3、图4、图5进行说明。图3包括(a)部分、(b)部分、(c)部分和(d)部分，是表示图1所示的执行各工序前和执行各工序后的被处理体的状态的截面图。图4是表示图1所示的方法的执行期间的、对于被蚀刻层的蚀刻量和形成于被蚀刻层的混合层的厚度的变化的图。图5是表示图1所示的方法中的蚀刻原理的图。
在工序ST1中，准备图3的(a)部分所示的晶片W，晶片W被收纳在等离子体处理装置10的处理容器192内，载置在静电吸盘ESC上。在工序ST1中准备图3的(a)部分所示的上述晶片W作为图2所示的晶片W之后，执行流程SQ和工序ST3的各工序。图3的(a)部分所示的晶片W包括：未图示支承基体、设置于该支承基体上的被蚀刻层EL、设置于被蚀刻层EL上(被蚀刻层EL的表面SF)的掩模MK和设置于掩模MK的槽TR。槽TR从掩模MK的表面形成至被蚀刻层EL的表面SF，使被蚀刻层EL露出。即，利用槽TR将被蚀刻层EL的表面SF的一部分露出。被蚀刻层EL的材料含有硅氧化物，例如可以含有SiO2。掩模MK的材料可以含有例如TiN等。
接着工序ST1的流程SQ和工序ST3的一系列的工序，是蚀刻被蚀刻层EL的工序。首先，将接着工序ST1的流程SQ执行一次(单位循环)以上。流程SQ是利用与ALE(Atomic LayerEtching：原子层蚀刻)法相同的方法，与掩模MK的疏密无关地以高选择比精密地蚀刻被蚀刻层EL中未被掩模MK覆盖的区域的一系列的工序，包含在流程SQ中依次执行的工序ST2a(第一工序)、工序ST2b(第二工序)、工序ST2c(第三工序)、工序ST2d(第四工序)。
工序ST2a在收纳有晶片W的等离子体处理装置10的处理容器192内生成第一处理气体的等离子体，经由槽TR在被蚀刻层EL的表面SF的原子层形成包含该等离子体所含的离子的混合层MX。例如，在工序ST2a中，由高频电源64对第一处理气体的等离子体施加偏置电压，能够在被蚀刻层EL的表面SF的原子层上形成包含第一处理气体的等离子体所含的离子的混合层MX。在工序ST2a中，如图3的(b)部分所示，在晶片W载置于静电吸盘ESC上的状态下，对处理容器192内供给第一处理气体，生成该第一处理气体的等离子体。第一处理气体可以含氮，具体而言包含N2气体。图3的(b)部分所示的涂黑的圆(黑圆)表示第一气体的等离子体所含的离子(氮原子的离子)。具体而言，从气体供给源122的多个气体源中选择出的气体源将包含N2气体的第一处理气体供给到处理容器192内。然后，从高频电源150A和高频电源150B供给高频电力，从高频电源64供给高频偏置电压，通过使排气装置50动作从而将处理容器192内的处理空间Sp的气压设定为预先设定的值。通过这样的方式，在处理容器192内生成第一处理气体的等离子体，第一处理气体的等离子体所含的离子(氮原子的离子)被高频偏置电力引入铅垂方向，经由槽TR与被蚀刻层EL的表面SF接触，将利用槽TR而露出的被蚀刻层EL的表面SF各向异性地改性。如此在工序ST2a中被蚀刻层EL的表面SF中的被各相异性地改性后的部位，成为混合层MX。由于第一气体是N2气体且被蚀刻层EL含有硅氧化物(例如SiO2)，因此混合层MX的组成可为SiN/SiO2(SiON)。
图5包括(a)部分、(b)部分和(c)部分，是表示图1所示的方法(流程SQ)的蚀刻原理的图。在图5中，中空的圆(白圆)表示构成被蚀刻层EL的原子(例如构成SiO2的原子)，涂黑的圆(黑圆)表示第一气体的等离子体所含的离子(氮原子的离子)，由圆包围的“×”表示后述的第二气体的等离子体所含的自由基。如图5的(a)部和图3的(b)部分所示，利用工序ST2a，能够将第一气体的等离子体所含的氮原子的离子(涂黑的圆(黑圆))，经由槽TR而各向异性地供给到被蚀刻层EL的表面SF的原子层。如此，利用工序ST2a，包含构成被蚀刻层EL的原子和第一气体的氮原子的混合层MX，形成于利用槽TR而露出的被蚀刻层EL的表面SF的原子层(参照图5的(a)部分和图3的(c)部分)。
如上所述，由于第一气体包含N2气体，因此在工序ST2a中，氮原子被供给到被蚀刻层EL的表面SF的原子层(硅氧化物的原子层)，能够表面SF的原子层形成含有硅氮化物的混合层MX(SiN/SiO2)。
在接着工序ST2a的工序ST2b中，对处理容器192内的处理空间Sp进行吹扫(purge)。具体而言，排出在工序ST2a中供给的第一处理气体。在工序ST2b中，也可以将稀有气体(例如Ar气体等)等非活性气体作为吹扫气体供给到处理容器192。即，工序ST2b的吹扫可以为使非活性气体在处理容器192内流动的气体吹扫或者由抽真空进行的吹扫中的任一者。
在接着工序ST2b的工序ST2c中，在处理容器192内，生成第二处理气体的等离子体，通过使用了该等离子体所含的自由基的化学蚀刻，除去混合层MX。在工序ST2c中，如图3的(c)部分所示，在工序ST2a中形成混合层MX之后的晶片W载置于静电吸盘ESC上的状态下，对处理容器192内供给第二处理气体，生成第二处理气体的等离子体。在工序ST2c中生成的第二处理气体的等离子体，包含能够除去含硅氮化物的混合层MX的自由基。图3的(c)部分所示的由圆包围的“×”表示第二气体的等离子体所含的自由基。第二处理气体含氟，例如可以为包含NF3气体和O2气体的混合气体。此外，第二处理气体也可以为包含NF3气体、O2气体、H2气体和Ar气体的混合气体或者包含CH3F气体、O2气体和Ar气体的混合气体。具体而言，从气体供给源122的多个气体源中选择出的气体源将上述第二处理气体供给到处理容器192内，从高频电源150A和高频电源150B供给高频电力，使排气装置50动作，由此将处理容器192内的处理空间Sp的气压设定为预先设定的值。通过这样的方式，在处理容器192内生成第二处理气体的等离子体。在工序ST2c中生成的第二处理气体的等离子体中的自由基，经由槽TR与被蚀刻层EL的表面SF的混合层MX接触。如图5的(b)部分所示，利用工序ST2c，对形成于被蚀刻层EL的表面SF的混合层MX供给第二处理气体的原子的自由基，通过化学蚀刻能够从被蚀刻层EL除去混合层MX。
如上所述，如图3的(d)部分所示，在工序ST2c中，形成于被蚀刻层EL的表面SF的混合层MX，能够由第二处理气体的等离子体所含的自由基从被蚀刻层EL的表面SF除去。
在接着工序ST2c的工序ST2d中，对处理容器192内的处理空间Sp进行吹扫。具体而言，排出在工序ST2c中供给的第二处理气体。在工序ST2d中，可以将稀有气体(例如Ar气体等)等非活性气体作为吹扫气体供给到处理容器192。即，工序ST2d的吹扫可以为使非活性气体在处理容器192内流动的气体吹扫或者由抽真空进行的吹扫中的任一者。
在流程SQ之后的工序ST3中，判断是否结束执行流程SQ。具体而言，在工序ST3中，判断流程SQ的执行次数是否到达了预先设定的次数。流程SQ的执行次数的决定，就是决定对被蚀刻层EL的蚀刻量(通过蚀刻形成于被蚀刻层EL的槽的深度)。流程SQ可被反复执行，以使得将被蚀刻层EL蚀刻至对被蚀刻层EL的蚀刻量达到预先设定的值为止。随着流程SQ的执行次数的增加，对被蚀刻层EL的蚀刻量也增加(大致线性地增加)。因此，能够决定流程SQ的执行次数，以使得通过执行一次(单位循环)的流程SQ而被蚀刻的被蚀刻层EL的厚度(利用一次工序ST2a形成的混合层MX的厚度)与流程SQ的执行次数之积为预先设定的值。
参照图4，对执行流程SQ的期间发生的对于被蚀刻层EL的蚀刻量的变化和形成于被蚀刻层EL的混合层MX的厚度的变化进行说明。图4的曲线图G1表示执行流程SQ的期间发生的对被蚀刻层EL的蚀刻量(任意单位)的变化，图4的曲线图G2表示执行流程SQ的期间发生的在被蚀刻层EL形成的混合层MX的厚度(任意单位)的变化。图4的横轴表示执行流程SQ的期间的时间，为了简化图示，省略了工序ST2b的执行时间和工序ST2d的执行时间。如图4所示，在执行一次(单位循环)的流程SQ的期间，如曲线图G2所示，直到混合层MX的厚度成为预先设定的值TH为止，一直执行工序ST2a。在工序ST2a中形成的混合层MX的厚度的值TH能够由利用高频电源64施加的偏置电力的值、第一气体的等离子体所含的离子对被蚀刻层EL的每单位时间的剂量(dose)和工序ST2a的执行时间来决定。
另外，如图4所示，在执行一次(单位循环)的流程SQ的期间，如曲线图G1和曲线图G2所示，直到工序ST2a中形成的混合层MX的全部被除去为止，一直执行工序ST2c。在执行工序ST2b的期间，直至时刻TM为止，通过化学蚀刻，混合层MX全部被除去。时刻TM能够由工序ST2c中进行的化学蚀刻的蚀刻速率决定。时刻TM在工序ST2b中产生。在从时刻TM至工序ST2b的结束的期间，在除去了混合层MX后的硅氧化物的被蚀刻层EL，不会被第二处理气体的等离子体蚀刻(自限性，self-limit)。即，在使用第二处理气体的等离子体所含的自由基的情况下，对构成被蚀刻层EL的硅氧化物(例如SiO2)的蚀刻的蚀刻速率，与对混合层MX所含的硅氮化物(例如SiN)的蚀刻的蚀刻速率相比极小。
在工序ST3中判断为流程SQ的执行次数未达到预先设定的次数的情况下(工序ST3：否)，再次反复执行流程SQ。另一方面，在工序ST3中判断为流程SQ的执行次数达到预先设定的次数的情况下(工序ST3：是)，结束执行流程SQ。流程SQ和工序ST3的一系列的工序，是使用掩模MK反复地执行流程SQ以按原子层除去被蚀刻层EL，由此与掩模MK的图案的疏密、槽TR的尺寸(值)无关地精密地蚀刻被蚀刻层EL的工序。即，通过将流程SQ反复执行预先设定的次数，由此能够与掩模MK的图案的疏密和槽TR的尺寸(值)无关地、以与掩模MK提供的槽TR的尺寸相同且均匀的尺寸细致地蚀刻被蚀刻层EL，并且也能够提高对掩模MK的选择比。如上所述，流程SQ和工序ST3的一系列的工序通过与ALE法相同的方法，能够按原子层除去被蚀刻层EL。
以下，表示工序ST2a、工序ST2c各自的主要处理条件的实施例。
＜工序ST2a＞
·处理容器192内的压力[mTorr]：30[mTorr]
·高频电源150A和高频电源150B的高频电力的值[W]：0[W](27[MHz])
·高频电源64的高频电力的值[W]：0～200[W](13[MHz])
·第一处理气体：N2气体
·第一的处理气体的流量[sccm]：500[sccm]
·处理时间[s]：10～60[s]
高频电源64的高频电力的值优选为20～100[W]。发明人发现：在高频电源64的高频电力的值处于该范围的情况下，能够将被蚀刻层EL中硅氮化物相对于硅氧化物的蚀刻量维持得较多，并且充分减少由第一处理气体的等离子体对被蚀刻层EL进行的溅射量。
＜工序ST2c＞
·处理容器192内的压力[mTorr]：50～400[mTorr]
·高频电源150A和高频电源150B的高频电力的值[W]：0～800[W](27[MHz])
·高频电源64的高频电力的值[W]：0[W](13[MHz])
·第二处理气体：包含NF3气体和O2气体的混合气体
·第二处理气体的流量[sccm]：120[sccm](NF3气体)、40[sccm](O2气体)
·处理时间[s]：10～50[s]
此外，发明人发现如下现象：处理容器192内的压力越高，硅氮化物相对于硅氧化物的蚀刻量(选择比)越多(越高)，进而在通过蚀刻将混合层MX全部除去之后，即使继续进行工序ST2c，对被蚀刻层EL的蚀刻量也变少。
另外，工序ST2c中，第二处理气体也可以为NF3气体、O2气体、H2气体和Ar气体的混合气体。在使用该第二处理气体的情况下，在工序ST2c中，能够利用以下的处理条件。
·处理容器192内的压力[mTorr]：350[mTorr]
·高频电源150A和高频电源150B的高频电力的值[W]：200[W](27[MHz])
·高频电源64的高频电力的值[W]：0[W](13[MHz])
·第二处理气体：包含NF3气体和O2气体的混合气体
·第二处理气体的流量[sccm]：45[sccm](NF3气体)、300[sccm](O2气体)、40[sccm](H2气体)、100[sccm](Ar气体)
·处理时间[s]：10[s]
＜流程SQ＞
·反复次数：20～50次
此外，反复执行流程SQ的次数越多，对被蚀刻层EL的蚀刻量也越多。
在上述的一实施方式的等离子体处理装置10中，以ICP型的等离子体源为例进行了说明，但是等离子体处理装置10的等离子体源并不限于ICP型，也可使用CCP型。以下，给出等离子体处理装置10的等离子体源为CCP型时的工序ST2a、工序ST2c各自的主要处理条件的实施例。
＜工序ST2a＞
·处理容器192内的压力[mTorr]：10[mTorr]
·设置于处理容器192的顶部的高频电源的高频电力的值[W]：500[W](60[MHz])
·高频电源64的高频电力的值[W]：100[W](13[MHz])
·第一处理气体：N2气体
·第一处理气体的流量[sccm]：500[sccm]
·处理时间[s]：60[s]
＜工序ST2c＞
·处理容器192内的压力[mTorr]：50[mTorr]
·设置于处理容器192的顶部的高频电源的高频电力的值[W]：1000[W](60[MHz])
·高频电源64的高频电力的值[W]：0～100[W](13[MHz])
·第二处理气体：包含CH3F气体、O2气体和Ar气体的混合气体
·第二处理气体的流量[sccm]：25[sccm](CH3F气体)、20[sccm](O2气体)、700[sccm](Ar气体)
·处理时间[s]：60[s]
在通过蚀刻将混合层MX全部除去之后，即使继续工序ST2c，对被蚀刻层EL的蚀刻量也较少。此外，在循环SQ中，有时在工序ST2c之后按下述的处理条件进一步进行灰化(Ashing)处理。
＜灰化处理＞
·处理容器192内的压力[mTorr]：100[mTorr]
·设置于处理容器192的顶部的高频电源的高频电力的值[W]：600[W](60[MHz])
·高频电源64的高频电力的值[W]：0[W](13[MHz])
·第二处理气体：O2气体
·第二的处理气体的流量[sccm]：750[sccm]
·处理时间[s]：60[s]
在上述的方法MT中，在反复地执行流程SQ的工序ST2a中，首先，利用含氮的第一处理气体的等离子体，在利用掩模MK的槽TR而露出的含有硅氧化物的被蚀刻层EL的表面SF，形成含有氮离子的混合层MX。混合层MX含有硅氮化物。然后，在流程SQ的工序ST2c中，使用含氟的第二处理气体的等离子体所含的自由基来除去在工序ST2a中形成的硅氮化物的混合层MX。如此，在使用含氮的第一气体的工序ST2a中，按照掩模MK的槽TR的开口的形状细致地形成含有硅氮化物的混合层MX，在使用含氟的第二气体的工序ST2c中将混合层MX从被蚀刻层EL除去。因此，能够避免在掩模MK的槽TR的开口和侧面形成沉积物，并且以细致地维持掩模MK的槽TR的开口的形状的状态对被蚀刻层EL进行蚀刻。能够与掩模MK的槽TR的尺寸和掩模MK的槽TR的图案的疏密无关地、均匀地对被蚀刻层EL进行蚀刻。而且，通过反复执行这种包含工序ST2a和工序ST2c的流程SQ，能够以细致地维持掩模MK的槽TR的开口的形状的状态，与掩模MK的槽TR的尺寸和掩模MK的槽TR的图案的疏密无关地、均匀地将被蚀刻层EL蚀刻至想要的深度。
而且，在对第一处理气体的等离子体施加了偏置电压的情况下，能将该等离子体所含的离子(氮原子的离子)各向异性地供给到由掩模MK的槽TR露出的被蚀刻层EL的表面SF。因此，在被蚀刻层EL的表面SF形成的混合层MX，能够形成为从槽TR的上方观察时与槽TR的开口的形状高度一致的形状。
以上，在优选的实施方式中图示并说明了本发明的原理，但是本领域技术人员能够认识到，本发明在不脱离其原理的情况下，能够对配置和详细内容进行改变。本发明不限于本实施方式公开的特定的结构。因此，对从权利要求书的范围及其主旨的范围得到的所有修正和改变，请求权利。
附图标记说明
10……等离子体处理装置，120……气体供给部，121……气体导入口，122……气体供给源，123……气体供给配管，124……质量流量控制器，126……开闭阀，12e……排气口，134……晶片送入送出口，136……闸阀，14……支承部，140……高频天线，142A……内侧天线元件，142B……外侧天线元件，144……夹持件，150A……高频电源，150B……高频电源，160……屏蔽部件，162A……内侧屏蔽壁，162B……外侧屏蔽壁，164A……内侧屏蔽板，164B……外侧屏蔽板，168A……致动器，168B……致动器，18a……第一板，18b……第二板，192……处理容器，194……板状电介质，22……直流电源，23……开关，24……制冷剂流路，26a……配管，26b……配管，28……气体供给线路，46……沉积物防护件，48……排气板，50……排气装置，52……排气管，64……高频电源，68……匹配器，Cnt……控制部，EL……被蚀刻层，ESC……静电吸盘，FR……聚焦环，G1……曲线图，G2……曲线图，HP……加热器电源，HT……加热器，LE……下部电极，MK……掩模，MT……方法，MX……混合层，PD……载置台，SF……表面，Sp……处理空间，SQ……流程，TH……值，TM……时刻，TR……槽，W……晶片。

Claims (4)

1.一种处理被处理体的方法，其特征在于：
所述被处理体包括被蚀刻层、设置于该被蚀刻层上的掩模和设置于该掩模的槽，该槽从掩模的表面形成至该被蚀刻层使该被蚀刻层露出，
所述方法反复执行包括如下工序的流程：
第一工序，其在收纳有所述被处理体的等离子体处理装置的处理容器内生成第一处理气体的等离子体，经由所述槽在所述被蚀刻层的表面的原子层形成包含该第一处理气体的等离子体所含的离子的混合层；
第二工序，其在执行了所述第一工序后，对所述处理容器内的空间进行吹扫；
第三工序，其在执行了所述第二工序后，在所述处理容器内生成第二处理气体的等离子体，利用该第二处理气体的等离子体所含的自由基除去所述混合层；和
第四工序，其在执行了所述第三工序后，对所述处理容器内的空间进行吹扫，
从而按原子层除去所述被蚀刻层，由此对被蚀刻层进行蚀刻，
所述被蚀刻层含有硅氧化物，
所述第一处理气体含氮，
所述第二处理气体含氟，
在所述第三工序中生成的所述第二处理气体的等离子体包含所述自由基，所述自由基能够除去含有硅氮化物的所述混合层，
在所述第一工序中，通过对所述第一处理气体的等离子体施加偏置电压，在所述被蚀刻层的表面的原子层形成含有所述离子的所述混合层。
2.如权利要求1所述的方法，其特征在于：
所述第二处理气体是包含NF3气体和O2气体的混合气体。
3.如权利要求1所述的方法，其特征在于：
所述第二处理气体是包含NF3气体、O2气体、H2气体和Ar气体的混合气体。
4.如权利要求1所述的方法，其特征在于：
所述第二处理气体是包含CH3F气体、O2气体和Ar气体的混合气体。
CN201780068805.1A 2016-11-07 2017-11-02 处理被处理体的方法 Active CN109923648B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-217163 2016-11-07
JP2016217163A JP6763750B2 (ja) 2016-11-07 2016-11-07 被処理体を処理する方法
PCT/JP2017/039772 WO2018084255A1 (ja) 2016-11-07 2017-11-02 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
CN109923648A CN109923648A (zh) 2019-06-21
CN109923648B true CN109923648B (zh) 2023-06-23

Family

ID=62076951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780068805.1A Active CN109923648B (zh) 2016-11-07 2017-11-02 处理被处理体的方法

Country Status (6)

Country Link
US (2) US11081360B2 (zh)
JP (1) JP6763750B2 (zh)
KR (2) KR20230127373A (zh)
CN (1) CN109923648B (zh)
TW (1) TWI759348B (zh)
WO (1) WO2018084255A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303273A (zh) * 2012-06-12 2015-01-21 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN104508803A (zh) * 2012-08-27 2015-04-08 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN105474368A (zh) * 2013-09-19 2016-04-06 东京毅力科创株式会社 蚀刻方法
CN105489485A (zh) * 2014-10-07 2016-04-13 东京毅力科创株式会社 处理被处理体的方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
KR100276736B1 (ko) * 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US8956980B1 (en) * 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
JP6277004B2 (ja) * 2014-01-31 2018-02-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9548303B2 (en) * 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104303273A (zh) * 2012-06-12 2015-01-21 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN104508803A (zh) * 2012-08-27 2015-04-08 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN105474368A (zh) * 2013-09-19 2016-04-06 东京毅力科创株式会社 蚀刻方法
CN105489485A (zh) * 2014-10-07 2016-04-13 东京毅力科创株式会社 处理被处理体的方法
CN106057666A (zh) * 2015-04-06 2016-10-26 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
US20190259627A1 (en) 2019-08-22
CN109923648A (zh) 2019-06-21
US20210327719A1 (en) 2021-10-21
KR20190075952A (ko) 2019-07-01
TWI759348B (zh) 2022-04-01
KR102571380B1 (ko) 2023-08-25
JP2018078138A (ja) 2018-05-17
JP6763750B2 (ja) 2020-09-30
US11081360B2 (en) 2021-08-03
KR20230127373A (ko) 2023-08-31
TW201829835A (zh) 2018-08-16
WO2018084255A1 (ja) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
JP6366454B2 (ja) 被処理体を処理する方法
KR102309936B1 (ko) 피처리체를 처리하는 방법
JP6529357B2 (ja) エッチング方法
CN108878285B (zh) 蚀刻方法
US11462412B2 (en) Etching method
JP2016076621A (ja) 被処理体を処理する方法
TW201820460A (zh) 被處理體之處理方法
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
CN109417029B (zh) 对被处理体进行处理的方法
US20210327719A1 (en) Method for processing workpiece
JP6811202B2 (ja) エッチングする方法及びプラズマ処理装置
CN109075068B (zh) 蚀刻方法
JP2019216235A (ja) 処理方法およびプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant