[go: up one dir, main page]

KR20150104043A - 플라즈마 에칭 방법 및 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 방법 및 플라즈마 에칭 장치 Download PDF

Info

Publication number
KR20150104043A
KR20150104043A KR1020150029511A KR20150029511A KR20150104043A KR 20150104043 A KR20150104043 A KR 20150104043A KR 1020150029511 A KR1020150029511 A KR 1020150029511A KR 20150029511 A KR20150029511 A KR 20150029511A KR 20150104043 A KR20150104043 A KR 20150104043A
Authority
KR
South Korea
Prior art keywords
gas
plasma
processing
frequency power
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150029511A
Other languages
English (en)
Other versions
KR102358732B1 (ko
Inventor
아키라 나카가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150104043A publication Critical patent/KR20150104043A/ko
Application granted granted Critical
Publication of KR102358732B1 publication Critical patent/KR102358732B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

에칭 대상막을 에칭하여 홀을 형성하는 방법은, 제 1 조건하에서, 플라즈마 생성용 고주파 전력 인가 유닛을 온으로 하여 처리 용기 내에 적어도 CxFy 가스와 Ar 가스보다 질량이 가벼운 희가스를 포함하는 처리 가스의 플라즈마를 생성하는 공정과, 제 2 조건하에서, 플라즈마 생성용 고주파 전력 인가 유닛을 오프로 하여 처리 용기 내의 플라즈마를 소멸시키는 공정을 교대로 반복한다. 또한, 직류 전원으로부터, 제 1 조건보다 제 2 조건의 음의 직류 전압의 절대치가 커지도록 인가한다.

Description

플라즈마 에칭 방법 및 플라즈마 에칭 장치{PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS}
본 발명의 다양한 측면 및 실시 형태는 플라즈마 에칭 방법 및 플라즈마 에칭 장치에 관한 것이다.
종래부터, 반도체 장치의 제조 공정에 있어서는, 처리 챔버 내에 배치한 기판(예를 들어, 반도체 웨이퍼)에 플라즈마를 작용시켜 에칭을 행하는 플라즈마 에칭 방법이 사용되고 있다. 예를 들어, 반도체 장치의 제조 공정에 있어서, 이산화 실리콘막에 콘택트 홀을 형성하는 경우 등에 있어 이 플라즈마 에칭 방법이 사용되고 있다. 또한, 근래에는, 콘택트 홀에 있어서는, 홀 직경이 미세하고, 또한 깊은 고 어스펙트비의 콘택트 홀(HARC(High Aspect Ratio Contact))이 요구되도록 되어 있고, 홀 내의 구멍이 넓어지는 보잉(bowing)의 발생을 억제하고, 측벽 형상을 수직으로 유지하면서 이러한 콘택트 홀을 형성하는 것이 요구될 수 있다.
또, 특허 문헌 1에는, C4F8 가스와 같은 프로로 카본 가스(CxFy)로 대표되는 할로겐 원소를 함유하는 가스, 및, 추가로 Ar 가스나 O2 가스 등의 다른 가스를 포함한 가스를 이용하여, 플라즈마 에칭 장치의 상부 전극에 직류 전압을 인가하여, 반도체 웨이퍼에 고속 전자를 입사시켜, ArF 포토레지스트의 에칭 내성이 낮은 유기막을 개질하고, 형상 좋게 또한 높은 에칭 레이트로 피에칭막을 에칭하여 고 어스펙트비의 홀을 형성하는 것이 알려져 있다.
일본 공개 특허 출원 공보 제 2010-219491 호
그러나, 특허 문헌 1에 개시된 기술은, 충분한 2차 전자의 방출을 얻을 수 없고, 고 어스펙트 때문에, 에칭을 계속해 나가면 피에칭막의 홀 내에 보잉이 형성되어 버린다. 본 발명은 이러한 보잉의 발생을 더욱 억제하는 것을 목적으로 한다.
개시하는 플라즈마 에칭 방법은, 실시 형태의 일례에 있어서, 피처리체가 수용되고, 그 내부가 진공 배기 가능한 처리 용기와, 상기 처리 용기 내에 배치되고, 피처리체의 탑재대로서 기능하는 하부 전극과, 상기 하부 전극에 대향하도록 상기 처리 용기 내에 배치된 상부 전극과, 상기 처리 용기 내에 적어도 CxFy 가스와 Ar 가스보다 질량이 가벼운 희가스를 포함하는 처리 가스를 공급하는 처리 가스 공급 유닛과, 상기 상부 전극 또는 상기 하부 전극의 적어도 한쪽에 플라즈마 생성용의 고주파 전력을 인가하는 플라즈마 생성용 고주파 전력 인가 유닛과, 상기 상부 전극에 음의 직류 전압을 인가하는 직류 전원을 구비하는 플라즈마 에칭 장치를 이용하여, 에칭 대상막에 홀을 형성한다. 또, 개시된 플라즈마 에칭 방법은, 제 1 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 온으로 하여 상기 처리 용기 내에 공급된 상기 처리 가스의 플라즈마를 생성하는 공정과, 제 2 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 오프로 하여 상기 처리 용기 내의 상기 처리 가스의 플라즈마를 소멸시키는 공정을 교대로 반복하고, 상기 직류 전원으로부터, 상기 제 1 조건보다 상기 제 2 조건의 상기 음의 직류 전압의 절대치가 커지도록 전압을 인가하여, 상기 에칭 대상막을 에칭하여 홀을 형성한다.
본 발명의 다양한 측면 및 실시 형태에 따르면, 보잉의 발생을 더욱 억제 가능해진다고 하는 유리한 효과를 발휘한다.
도 1은 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법을 실시하는 것이 가능한 플라즈마 에칭 장치의 일례를 나타내는 개략 단면도이다.
도 2는 도 1의 플라즈마 에칭 장치에 있어서 제 1 고주파 전원에 접속된 제 1 정합기의 구조를 나타내는 도면이다.
도 3a 내지 도 3c는 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법이 적용되는 피처리체인 반도체 웨이퍼의 구조예를 나타내는 단면도이다.
도 4는 플라즈마 시스가 두꺼운 경우에 있어서의, 상부 전극에서 음의 직류 전압 인가에 의해 발생한 2차 전자의 거동을 나타내는 모식도이다.
도 5는 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법에 있어서의 제 1 고주파 전원, 제 2 고주파 전원, 및 직류 전원 상태를 나타내는 타이밍 차트이다.
도 6은 플라즈마 시스가 존재하지 않는 경우에 있어서의, 상부 전극에서 음의 직류 전압 인가에 의해 발생한 2차 전자의 거동을 나타내는 모식도이다.
도 7은 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법에 있어서의 고주파 전력의 온·오프와, 웨이퍼에의 입사 전자 전류와의 관계를 나타내는 그래프이다.
도 8은 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법에 있어서의 제 1 고주파 전원, 제 2 고주파 전원, 및 직류 전원 상태의 다른 예를 나타내는 타이밍 차트이다.
도 9는 도 1의 장치의 직류 전원의 다른 예를 나타내는 모식도이다.
도 10a 및 도 10b는 희석 가스로서 헬륨 가스를 이용한 경우와 아르곤을 이용한 경우를 비교하기 위한 도면이다.
도 11은 도 10a 및 도 10b에 나타낸 데이터를 취득할 때에 이용한 기판 구조를 도시하는 도면이다.
도 12a 내지 도 12c는 피처리체의 다른 일례를 나타내는 도면이다.
도 13은 데포에 대해 나타내는 도면이다.
이하에, 개시하는 플라즈마 에칭 방법 및 플라즈마 에칭 장치의 실시 형태에 대해서, 도면에 근거하여 상세하게 설명한다. 또, 본 실시 형태에 의해 개시하는 발명이 한정되는 것은 아니다. 실시 형태는, 처리 내용을 모순되지 않는 범위에서 적절히 조합하는 것이 가능하다. 이하, 첨부 도면을 참조하여 본 발명의 실시의 형태에 대해 구체적으로 설명한다.
(제 1 실시 형태)
도 1은 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법을 실시하는 것이 가능한 플라즈마 에칭 장치의 일례를 나타내는 개략 단면도이다.
플라즈마 에칭 장치는 용량 결합형 평행 평판 플라즈마 에칭 장치로서 구성되어 있고, 예를 들어 표면이 양극 산화 처리된 알루미늄으로 이루어지는 대략 원통형의 챔버(처리 용기)(10)를 가지고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 저부에는, 세라믹스 등으로 이루어지는 절연판(12)을 개재하여 원주 형상의 서셉터 지지대(14)가 배치되고, 이 서셉터 지지대(14) 위에 예를 들어 알루미늄으로 이루어지는 서셉터(16)가 마련되어 있다. 서셉터(16)는 하부 전극으로서 기능하고, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 탑재된다.
서셉터(16)의 상면에는, 반도체 웨이퍼(W)를 정전력으로 흡착 유지하는 정전 척(18)이 마련되어 있다. 이 정전 척(18)은 도전막으로 이루어지는 전극(20)을 한 쌍의 절연층 또는 절연 시트 사이에 끼운 구조를 가지는 것이고, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱 힘 등의 정전력에 의해 반도체 웨이퍼(W)가 정전 척(18)에 흡착 유지된다.
서셉터(16)의 주위(반도체 웨이퍼(W)의 주위를 둘러싼다)에는, 에칭의 균일성을 향상시키기 위한, 예를 들어 실리콘으로 이루어지는 도전성의 포커스 링(보정 링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는, 예를 들어 석영으로 이루어지는 원통형의 내벽 부재(26)가 마련되어 있다. 내벽 부재(26)는 장착 탈착 가능하게 분할되어 있어도 좋다.
서셉터 지지대(14)의 내부에는, 예를 들어 원주 상에 냉매실(28)이 마련되어 있다. 이 냉매실(28)에는, 외부에 마련된 도시하지 않는 칠러 유닛으로부터 배관(30a, 30b)을 통해서 소정 온도의 냉매, 예를 들어 냉각수가 순환 공급되고, 냉매의 온도에 의해서 서셉터 상의 반도체 웨이퍼(W)의 처리 온도를 제어할 수 있다.
또한, 도시하지 않는 전열 가스 공급 기구로부터의 전열 가스, 예를 들어 He 가스가 가스 공급 라인(32)을 거쳐서 정전 척(18)의 상면과 반도체 웨이퍼(W)의 이면의 사이에 공급되고, 반도체 웨이퍼(W)로부터의 열을 효율적으로 전달하여 웨이퍼의 온도를 냉각 제어시킨다.
하부 전극인 서셉터(16)의 위쪽에는, 서셉터(16)와 대향하도록 평행하게 상부 전극(34)이 마련되어 있다. 그리고, 상부 및 하부 전극(34, 16) 사이의 공간이 플라즈마 생성 공간으로 된다. 상부 전극(34)은, 하부 전극인 서셉터(16) 상의 반도체 웨이퍼(W)와 대향하여 플라즈마 생성 공간과 접하는 면, 즉 대향면을 형성한다.
이 상부 전극(34)은, 절연성 차폐 부재(42)를 통해서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고, 또한 다수의 토출 구멍(37)을 가지는 전극판(36)과, 이 전극판(36)을 착탈 자유롭게 지지하고, 도전성 재료, 예를 들어 알루미늄으로 이루어지는 수냉 구조의 전극 지지체(38)에 의해서 구성되어 있다. 전극판(36)은 주울 열이 적은 저저항의 도전체 또는 반도체가 바람직하고, 또, 후술하는 바와 같이 레지스트를 강화하는 관점에서는 실리콘 함유 물질이 바람직하다. 이러한 관점에서, 전극판(36)은 실리콘이나 SiC로 구성되는 것이 바람직하다. 전극 지지체(38)의 내부에는 가스 확산실(40)이 마련되고, 이 가스 확산실(40)로부터는 가스 토출 구멍(37)으로 연통하는 다수의 가스 통류 구멍(41)이 아래쪽으로 연장하고 있다. 또 가스 확산실(40)은, 예를 들어, 격벽에 의해, 챔버(10)의 중심부에 대응하는 중심부와, 챔버(10)의 주변부에 대응하는 주변부로 구분되어 있다.
전극 지지체(38)에는 가스 확산실(40)에 처리 가스를 안내하는 가스 도입구(62a, 62b)가 형성되어 있고, 가스 확산실(40)의 중심 측에 가스를 도입하는 가스 도입구(62a)에는 가스 공급관(64a)이 접속되고, 가스 공급관(64a)에는 처리 가스 공급원(66a)이 접속되어 있다. 가스 공급관(64a)에는, 상류측으로부터 순서대로 플로우 스플리터(68) 및 개폐 밸브(70)가 마련되어 있다. 또, 가스 확산실(40)의 주변 측에 가스를 도입하는 가스 도입구(62b)에는, 가스 공급관(64b)이 접속되고, 가스 공급관(64b)에는 처리 가스 공급원(66a) 및 부가 가스 공급원(66b)이 접속되어 있다. 가스 공급관(64b)에는 매스 플로우 컨트롤러(MFC)(69)가 마련되어 있다. 또 MFC 대신에 플로우 콘트롤 시스템(FCS)을 마련해도 좋다.
여기서, 처리 가스 공급원(66a)으로부터, 에칭을 위한 처리 가스로서 예를 들어 C4F6나 C4F8 가스와 같은 프로로 카본 가스(CxFy)와 He 가스가, 플로우 스플리터(68)에 의해서 가스 확산실(40)의 중심측 방향의 가스와 주변측 방향의 가스로 분할되고, 가스 공급관(64a)으로부터 가스 확산실(40)의 중심 측에 도달하고, 가스 통류 구멍(41) 및 가스 토출 구멍(37)을 통해서 샤워 형상으로 플라즈마 생성 공간에 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워 헤드로서 기능한다. 또, 가스 확산실(40)의 주변 측에 대해서는, 부가 가스 공급원(66b)으로부터 공급된 가스와, 처리 가스 공급원(66a)으로부터 공급된 가스 중 플로우 스플리터(68)에 의해서 가스 확산실(40)의 주변측 방향의 가스로 분할된 가스가, 가스 공급관(64b)으로부터 가스 확산실(40)의 주변 측에 도달하고, 플라즈마 생성 공간에 토출된다.
또, 처리 가스 공급원(66a)으로부터 공급되는 처리 가스에 희석 가스를 이용하는 경우에는, 첨가하는 헬륨의 양은 예를 들어, CxFy의 총 유량의 35 ~ 800%가 바람직하고, 50 ~ 400%가 더 바람직하고, 보다 바람직하게는, 70 ~ 200%이다. 또, 헬륨의 유량은 50 ~ 400sccm가 바람직하고, 70 ~ 200sccm가 바람직하다. 또, 이 범위가 플라즈마 밀도의 증가에 효과적이다.
상부 전극(34)에는, 로우패스 필터(LPF)(46a)를 통해서 직류 전원(50)이 전기적으로 접속되어 있다. 직류 전원(50)은, 음극이 상부 전극(34) 측으로 되도록 접속되어 있고, 상부 전극(34)에 음(마이너스)의 전압을 인가하도록 되어 있다. 로우패스 필터(LPF)(46a)는 후술하는 제 1 및 제 2 고주파 전원으로부터의 고주파를 트랩하는 것이고, 바람직하게는 LR 필터 또는 LC 필터로 구성된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다 위쪽으로 연장하도록 원통형의 접지 도체(10a)가 마련되어 있다. 전자파의 쉴드를 하고 있다.
하부 전극인 서셉터(16)에는, 제 1 정합기(46)를 통해서, 플라즈마 생성용의 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은 27 ~ 100 MHz의 높은 주파수, 예를 들어 40 MHz의 고주파 전력을 출력한다. 제 1 정합기(46)는, 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킴으로써, 챔버(10) 내에 플라즈마가 생성되고 있을 때 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 제 1 정합기(46)는, 도 2에 도시한 바와 같이, 제 1 고주파 전원(46)의 급전 라인(96)으로부터 분기해서 마련된 제 1 가변 콘덴서(97)와, 급전 라인(96)의 그 분기점의 제 1 고주파 전원(48) 측에 마련된 제 2 가변 콘덴서(98)와, 분기점의 반대 측에 마련된 코일(99)을 가지고 있다.
하부 전극인 서셉터(16)에는, 또한, 제 2 정합기(88)를 통해서 제 2 고주파 전원(90)도 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극인 서셉터(16)에 고주파 전력이 공급됨으로써, 반도체 웨이퍼(W)에 바이어스가 인가되어 반도체 웨이퍼(W)에 이온이 유입된다. 제 2 고주파 전원(90)은 400 Hz ~ 13.56 MHz의 범위 내의 낮은 주파수, 예를 들어 3 MHz의 고주파 전력을 출력한다. 제 2 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10) 내에 플라즈마가 생성되고 있을 때 제 2 고주파 전원(90)의 내부 임피던스와 챔버(10) 내의 플라즈마를 포함한 부하 임피던스가 외관상 일치하도록 기능한다. 또, 제 1 정합기(46)와 제 2 정합기(88)를 일체 구성한 Dual Matcher 구성으로, 서셉터 지지체(14)에 1개의 급전봉으로 접속하도록 해도 좋다. 이것에 의해, 임피던스의 정합을 행하는 기구를 소형화할 수 있다.
직류 전원(50), 제 1 고주파 전원(48), 제 2 고주파 전원(90)은 펄스 컨트롤러(95)에 전기적으로 접속되어 있고, 이들은 펄스 컨트롤러(95)에 의해 제어되도록 되어 있다.
구체적으로는, 펄스 컨트롤러(95)는 제 1 고주파 전원(48)의 온·오프 및 출력의 제어가 가능하게 되어 있고, 제 1 고주파 전원(48)을 연속적으로 온으로 하여 플라즈마를 생성하는 상태, 및 교대로 온·오프하여, 예를 들어 펄스 형상으로서 플라즈마가 존재하고 있는 상태와 플라즈마가 소멸한 상태를 교대로 형성하는 상태로 제어하는 것이 가능하게 되어 있다. 또, 바이어스용의 제 2 고주파 전원(90)의 온·오프 및 출력의 제어도 가능하게 되어 있고, 플라즈마 처리중에 소정의 출력으로 연속적으로 바이어스를 인가하는 상태, 및 제 2 고주파 전원(90)의 출력을 제 1 고주파 전원(48)의 온·오프로 동기하고, 예를 들어 펄스 형상으로 출력을 제어하는 것이 가능하게 되어 있다. 또한, 펄스 컨트롤러(95)는 직류 전원(50)의 온·오프 제어 및 전류 전압 제어를 행하는 것이 가능하게 되어 있다.
예를 들어, 제 1 고주파 전원(48)은, 고주파 전력이 소정 주기로 온·오프되는 모드 시에, 펄스 컨트롤러(95)가 제 1 정합기(46)에 있어서의 정합 동작을 이 온·오프로 동기시켜 변환하도록 제어한다.
이 경우에, 펄스 컨트롤러(95)는, 제 1 고주파 전원(48)을 온·오프 모드로 동작시키고 있을 때는, 가변 콘덴서가 온·오프에 추종할 수 없는 경우에는 제 1 정합기(46)의 동작을 행하지 않게 제어한다. 제 2 정합기(88)에 대해서도, 기본적으로 제 1 정합기(46)와 마찬가지로 구성되어 있고, 펄스 컨트롤러(95)는, 제 2 고주파 전원(90)의 출력을 제 1 고주파 전원(48)의 온·오프에 동기시켜 출력 제어할 때에, 가변 콘덴서가 온·오프에 추종할 수 없는 경우에는 제 2 정합기(88)의 동작을 행하지 않게 제어한다.
다만, 제 1 정합기(46) 및 제 2 정합기(88)의 가변 콘덴서의 동작이 충분히 빠른 경우에는, 고출력 시에 제 1 정합기(46)가 제 1 고주파 전원(48)의 내부 임피던스와 챔버(10) 내의 플라즈마를 포함한 부하 임피던스가 일치하는 동작을 행하도록, 또한, 제 2 정합기(88)가 제 2 고주파 전원(90)의 내부 임피던스와 챔버(10) 내의 플라즈마를 포함한 부하 임피던스가 일치하는 동작을 행하도록 제어해도 좋다.
챔버(10)의 저부에는 배기구(80)가 마련되고, 이 배기구(80)에 배기관(82)을 통해서 배기 장치(84)가 접속되어 있다. 배기 장치(84)는 터보 분자 펌프 등의 진공 펌프를 가지고 있어, 챔버(10) 내를 소망의 진공도까지 감압 가능해진다. 또, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반입출구(85)가 마련되어 있고, 이 반입출구(85)는 게이트 밸브(86)에 의해 개폐 가능해진다. 또, 챔버(10)의 내벽을 따라서 챔버(10)에 에칭 부생물(데포)이 부착되는 것을 방지하기 위한 데포 쉴드(11)가 착탈 자유롭게 마련되어 있다. 즉, 데포 쉴드(11)가 챔버벽을 구성하고 있다. 또, 데포 쉴드(11)는 내벽 부재(26)의 외주에도 마련되어 있다. 챔버(10)의 저부의 챔버벽 측의 데포 쉴드(11)와 내벽 부재(26)측의 데포 쉴드(11)의 사이에는 배기 플레이트(83)가 마련되어 있다. 데포 쉴드(11) 및 배기 플레이트(83)로서는, 예를 들어 알루미늄재에 Y2O3 등의 세라믹스를 피복한 것을 적절히 이용할 수 있다.
데포 쉴드(11)의 챔버 내벽을 구성하는 부분의 웨이퍼(W)와 거의 동일한 높이의 부분에는, 그라운드에 DC적으로 접속하는 도전성 부재(GND 블록)(91)가 마련된다. 이 도전성 부재(91)가, 챔버 내벽 표면에 체류한 전자(전하)를 이탈하게 함으로써, 이상 방전 방지 효과가 발휘된다. 또한, 이 도전성 부재(91)는, 플라즈마 생성 영역에 마련되어 있으면, 그 위치는 도 1의 위치에 한정되지 않고, 예를 들어 서셉터(16)의 주위에 마련하는 등, 서셉터(16) 측에 마련해도 좋고, 또 상부 전극(34)의 외측에 링 형상으로 마련하는 등, 상부 전극(34) 근방에 마련해도 좋다. 플라즈마에 노출되지 않는 정도의 위치에 배치, 예를 들어 서셉터(16)의 아래쪽에 배치해도 좋다.
플라즈마 처리 장치의 각 구성부, 예를 들어 전원계나 가스 공급계, 구동계, 추가로 펄스 컨트롤러(95) 등은, 마이크로 프로세서(컴퓨터)를 포함한 제어부(전체 제어 장치)(100)에 접속되어 제어되는 구성으로 되어 있다. 또, 제어부(100)에는, 유저 인터페이스(101)가 접속되어 있다. 유저 인터페이스(101)는, 오퍼레이터가 플라즈마 처리 장치를 관리하기 위해서 커멘드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어진다.
또한, 제어부(100)에는, 플라즈마 처리 장치로 실행되는 각종 처리를 제어부(100)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 처리 레시피가 저장된 기억부(102)가 접속되어 있다. 처리 레시피는 기억부(102) 내의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 좋고, CDROM, DVD, 플래쉬 메모리 등의 가반성인 것이어도 좋다. 또, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라서, 유저 인터페이스(101)로부터의 지시 등으로 임의의 처리 레시피를 기억부(102)로부터 호출하여 제어부(100)에게 실행시킴으로써, 제어부(100)의 제어하에서, 플라즈마 처리 장치에서의 소망의 처리를 행한다. 또, 본 발명의 실시의 형태에서 말하는 플라즈마 처리 장치(플라즈마 에칭 장치)는 이 제어부(100)를 포함하는 것으로 한다.
다음으로, 제 1 실시 형태에 따른 플라즈마 에칭 방법에 대해 설명한다.
예를 들어, 도 3a에 도시한 바와 같이, Si 기판(120) 상에, 예를 들어 SiO2의 절연막(121)이 형성되고, 그 위에 에칭 마스크인 하드 마스크로서, 예를 들어 폴리 실리콘막(122a)이 형성되고, 그 위에 산화막(122)이 형성되고, 추가로 그 위에 포토리소그래피에 의해 패턴화된 포토레지스트막(예를 들어 ArF 레지스트막)(123)이 에칭 마스크로서 형성되어 있다.
우선, 도 3b에 도시한 바와 같이, 포토레지스트막(123)을 마스크로 하여, 산화막(122)을 에칭한다.
다음으로, 도 3c에 도시한 바와 같이, 산화막(122)을 마스크로 하여, 예를 들어, Br 및 NF3 가스 등의 할로겐 가스를 포함한 가스의 플라즈마에 의해, 폴리 실리콘막(122a)을 에칭하여 하드 마스크를 형성한다.
다음으로, 하드 마스크가 형성된 반도체 웨이퍼(W)를 도 1의 플라즈마 에칭 장치를 이용하여 플라즈마 에칭을 실시한다. 우선, 게이트 밸브(86)를 개방한 상태로 하고, 반입출구(85)를 통해서 상기 구성의 반도체 웨이퍼(W)를 챔버(10) 내에 반입하고, 서셉터(16) 상에 탑재한다. 이 상태로 게이트 밸브(86)를 닫고, 배기 장치(84)에 의해 챔버(10) 내를 배기하면서, 처리 가스 공급원(66a)으로부터 처리 가스를 소정의 유량으로 가스 확산실(40)에 공급하고, 가스 통류 구멍(41) 및 가스 토출 구멍(37)을 통해서 챔버(10) 내에 공급하면서, 그 내부의 압력을 예를 들어 2 Pa(15 mTorr)로 설정하고, 소정의 고주파 전력과 직류 전압을 인가하여 웨이퍼(W)에 대해서 플라즈마 에칭을 행한다. 이때, 반도체 웨이퍼(W)는, 직류 전원(22)으로부터 정전 척(18)의 전극(20)에 직류 전압을 공급함으로써 정전 척(18)에 고정되어 있다. 또 챔버(10) 내의 압력은, 예를 들어 0.1 ~ 150 Pa(7.5 ~ 1125 mTorr)의 범위 내인 것이 바람직하다. 또, 에칭 특성의 관점에서는, 챔버(10) 내의 압력은 예를 들어 1 ~ 26.6 Pa의 범위 내인 것이 더 바람직하다.
여기서, 절연막을 에칭하는 처리 가스로서는, 적어도 CxFy와 He 가스를 포함한 가스를 채용할 수 있다. CxFy로서는 C4F6, C4F8이며, C4F6 또는 C4F8를 각각 단일 가스로 이용해도 좋고, C4F6와 C4F8를 혼합하도록 이용해도 좋다. 또한, 처리 가스에는 추가로, O2 가스, NF3 가스 등의 다른 가스가 포함되어 있어도 좋다.
＜에칭 조건＞
가스종 C4F6/C4F8/He/O2/NF3
가스 유량 5 ~ 70 sccm(바람직하게는 25 ~ 70 sccm)/5 ~ 70 sccm(바람직하게는 25 ~ 70 sccm)/70 ~ 200sccm(바람직하게는 100 ~ 200 sccm)/50 ~ 100sccm/1 ~ 20 sccm
제 1 고주파의 주파수 및 전력 40 MHz/1500 ~ 2500 W
제 2 고주파의 주파수 및 전력 3 MHz/5000 ~ 9000 W
고주파 펄스의 주파수 1 ~ 150 kHz
고주파 펄스의 듀티비 10 ~ 60%
고주파 펄스의 오프 시간 30 ~ 150μsec
직류 전압(DC) 500 ~ 1000V
하부 전극인 서셉터(16)에 제 1 고주파 전원(48)으로부터 27 ~ 100 MHz의 주파수, 예를 들어 40 MHz의 비교적 높은 주파수의 플라즈마 생성용의 고주파 전력을 인가하고, 또한 제 2 고주파 전원(90)으로부터 400 kHz ~ 13.56 MHz의 주파수, 예를 들어 3 MHz의 플라즈마 생성용의 고주파 전력보다 낮은 주파수의 이온 인입용의 고주파 전력을 연속적으로 인가하고, 추가로 상부 전극(34)에 직류 전원(50)으로부터 소정의 직류 전압을 연속적으로 인가한다.
상부 전극(34)의 전극판(36)에 형성된 가스 토출 구멍(37)으로부터 토출된 희석 가스로서 헬륨을 포함하는 처리 가스는, 고주파 전력에 의해 상부 전극(34)과 하부 전극인 서셉터(16) 사이에서 플라즈마화하고, 이 플라즈마에 의해 폴리 실리콘(122a)을 마스크로 하여 절연막(121)이 에칭된다. 여기서, 도 12에 도시된 데포(310)와 같이, 절연막(121)의 에칭은, 플라즈마로부터 발생하는 CF계 폴리머 및 홀 바닥으로부터 발생하는 반응 생성물이 홀 내측벽에 데포되면서 에칭된다. 그 데포물이 홀의 측벽의 보호막으로서 보잉(홀 구멍의 부풂)을 억제하지만, 예를 들어 20 이상의 고 어스펙트의 홀을 형성하는 경우, 종래는, 보호막이 홀의 위쪽에 형성됨과 아울러, 에칭 내성이 없기 때문에, 홀 내에 보잉이 형성되어 에칭 형상이 나빴다. 본 발명은, 상부 전극에 DC 인가하고, DC, RF 모두 펄스이며 적어도 CxFy와 He 가스를 포함한 가스의 처리 가스의 플라즈마로 에칭한다. 이것에 의해, 데포와 폴리 실리콘의 선택비를 크게 취할 수 있으므로 보잉을 억제할 수 있다. 또, 도 13은 데포에 대해 도시하는 도면이다.
이때, 하부 전극에 플라즈마 형성용의 고주파 전력을 인가하는 것에 의해, 웨이퍼에 보다 가까운 곳에서 플라즈마를 생성하고, 기판측에 플라즈마를 인입할 수 있고, 또 플라즈마가 넓은 영역으로 확산하지 않고 처리 가스의 해리를 억제할 수 있으므로, 챔버(10) 내의 압력이 높고 플라즈마 밀도가 낮게 한 조건으로도, 에칭 레이트를 상승시킬 수 있다. 또, 플라즈마 형성용의 고주파 전력의 주파수가 높은 경우에도, 비교적 큰 이온 에너지를 확보할 수 있으므로 고효율이다. 또, 본 실시 형태와 같이 하부 전극에 플라즈마 형성용의 고주파 전력과 이온 인입용의 고주파 전력을 각각 인가하는 것에 의해, 플라즈마 에칭에 필요한 플라즈마 형성의 기능과 이온 인입의 기능을 독립적으로 제어하는 것이 가능해진다. 따라서, 높은 미세 가공성이 요구되는 에칭의 조건을 만족하는 것이 가능해진다. 또한, 플라즈마 생성용으로 27 MHz 이상의 높은 주파수 영역의 고주파 전력을 공급하고 있으므로, 효율적으로 플라즈마를 고밀도화할 수 있고, 보다 저압의 조건하에서도 고밀도 플라즈마를 생성할 수 있다.
또, 본 발명에서는, 헬륨 가스를 이용하고 있으므로, 직류 전원(50)으로부터 상부 전극(34)에 음의 직류 전압을 인가함으로써, 플라즈마 내의 양이온이 상부 전극(34)에 충돌하여 그 근방에 2차 전자를 상대적으로 Ar보다 많이 생성하므로, 그 2차 전자를 연직 방향 아래쪽으로 가속시키고, 그 가속된 2차 전자(고속 전자)를 피처리체인 반도체 웨이퍼(W)의 홀 내에 공급할 수 있다. 이때, 반도체 웨이퍼(W)의 홀 내에 공급된 전자는, 보호막을 개질하여 경화하고, 측벽의 에칭을 억제할 수 있어 홀 내의 보잉을 억제할 수 있다. 예를 들어, 도 13에 도시한 예에서는, 데포(310)를 개질하여 경화할 수 있어, 홀 내의 보잉을 억제할 수 있다.
또, 고속 전자에 의한 개질 효과는 반도체 웨이퍼(W) 상의 플라즈마 시스 두께에 의존한다. 즉, 에칭 시에는, 제 1 고주파 전원(48)으로부터의 고주파 전력에 더하여 고주파 바이어스 인가용의 제 2 고주파 전원(90)으로부터의 고주파 전력이 인가되기 때문에, 도 4에 도시한 바와 같이 플라즈마 시스 두께 S가 두꺼워져, 2차 전자 e를 반발(反撥)한다. 이것이 장벽으로 되어, 보호막(123)에 충분한 전자를 공급하지 못하고, 충분한 개질 효과를 얻을 수 없다. 또, 도 4의 124는 콘택트 홀이다.
그래서, 본 실시 형태에서는, 추가로 도 5에 도시한 바와 같이, 플라즈마 생성용의 제 1 고주파 전원(48)을 교대로 온·오프하고, 그것에 동기하여 제 2 바이어스 인가용의 제 2 고주파 전원(90)을 교대로 온·오프하고, 도 6에 도시한 바와 같이, 제 1 고주파 전원(48)에 의한 플라즈마(글로우 플라즈마)가 생성된 상태(플라즈마 온)와 플라즈마가 소실된 상태(플라즈마 오프)를 교대로 반복하고, 직류 전원(50)으로부터 상부 전극(34)에, 플라즈마의 온·오프로 동기하여, 플라즈마 온의 기간보다 플라즈마 오프의 기간 쪽이 인가 전압의 절대치가 커지도록 음의 직류 전압을 인가한다.
즉 플라즈마 처리를 진행하면, 제 1 고주파 전원(48)에 의해 생성되는 플라즈마의 플라즈마 시스와, 바이어스 인가용의 제 2 고주파 전원(90)에 의해 생성되는 플라즈마 시스가 합쳐져, 매우 두꺼운 플라즈마 시스가 형성된다. 그 때문에, 플라즈마 온의 기간에서는, 2차 전자 e가 플라즈마 시스 S에서 반사되어버려 보호막에 공급되지 않고 개질이 불충분하게 된다. 그러나, 플라즈마 오프의 기간에서는, 제 1 고주파 전원(48)도, 제 2 고주파 전원(90)도 오프로 되어 있으므로, 플라즈마 시스는 거의 소멸하고, 도 6에 도시한 바와 같이, 2차 전자(고속 전자) e를 보호막에 용이하게 도달시킬 수 있으므로, 보호막의 개질(경화)을 유효하게 처리할 수 있다.
또, 직류 전원(50)으로부터의 직류 전압을 플라즈마 온의 기간보다 플라즈마 오프의 기간 쪽이 커지도록 인가함으로써, 플라즈마 오프의 기간에 다량의 2차 전자가 보호막에 더 많이 공급되므로, 보다 유효하게 보호막을 개질(경화)할 수 있다.
이러한 고주파(RF) 전력의 온·오프에 따른 플라즈마의 온·오프와, 반도체 웨이퍼(W)에의 전자의 입사량의 지표인 반도체 웨이퍼(W)에의 입사 전자 전류(A)의 관계를 도 7에 도시한다. 이 도면에 도시한 바와 같이, 고주파(RF) 전력을 오프로 하여 플라즈마 오프로 한 기간은 입사 전자 전류가 증가하고 있고, 플라즈마 오프의 기간에 다량의 전자가 공급되는 것을 알 수 있다.
플라즈마 온의 기간에 인가하는 직류 전압은, 형성하고자 하는 플라즈마에 따른 값으로 하면 좋고, 예를 들어 0 ~ -2000V정도가 예시된다. 또, 플라즈마 오프의 기간에 인가하는 직류 전압은, 플라즈마 온의 기간보다 절대치가 크면 좋지만, 포토레지스트막(123) 등을 개질하는 관점에서는, 그 절대치가 클수록 좋고, 상한은 존재하지 않는다. 다만, 장치의 내성을 고려하면, 현실적으로는 -2000V보다 절대치가 작은 것이 바람직하다. 구체적으로는, -300 ~ -1500V가 바람직하고, 더 바람직하게는 -500 ~ -1000V이다.
플라즈마 오프의 기간은 30 ~ 150μsec가 바람직하다. 30μsec 이하면 2차 전자의 입사량이 적게 되므로, 개질의 효과가 불충분하고 보잉을 억제할 수 없다. 따라서, 플라즈마 오프의 기간은 긴 것이 바람직하다. 또, 펄스의 주파수는 1 ~ 15 kHz가 바람직하고, 5 ~ 15 kHz보다 바람직하다. 듀티비는 10 ~ 60%가 바람직하다. 듀티비가 60% 이상에서는 에칭 형상이 좋지 않기 때문에, 듀티비는 낮은 것이 바람직하다.
또, 도 8에 도시한 바와 같이, 직류 전원(50)으로부터의 직류 전압을 플라즈마 온의 기간에 오프로 하고, 플라즈마 오프의 기간에 온으로 하도록 해도 좋다.
본 실시 형태는, 고 Vpp의 프로세스는 Vpp가 3000 ~ 4000V 정도, Vdc가 -1500 ~ -2000V 정도이다. 또, 상부 전극의 Vdc를 Vdc(top)로 하고, 하부 전극의 Vdc를 Vdc(bottom)로 하면, 보호막의 개질 효과를 얻기 위해서는 Vdc(top)＞Vdc(bottom)의 조건을 만족하는 것이 바람직하다.
또, 본 실시 형태의 방법을 실시하는 장치로서는, 도 1의 장치 대신에, 도 9에 도시한 바와 같이, 직류 전원을, 플라즈마 온의 기간에 그것에 대응한 상대적으로 낮은 직류 전압을 인가하는 저전압 인가 직류 전원(50a)과, 플라즈마 오프의 기간에 그것에 대응한 상대적으로 높은 직류 전압을 인가하는 고전압 인가 직류 전원(50b)을 마련하고, 스위치(51)에 의해 이들을 교대로 변환하도록 한 것을 이용할 수 있다. 이것에 의해, 보다 용이하게 직류 전압의 변환을 실시할 수 있다.
여기서, 희석 가스로서는, Ar 가스보다 질량이 가벼운 희가스, 예를 들어 헬륨 가스, 네온 가스 등을 이용할 수 있다. 여기에서는, 희석 가스로서 다른 희가스를 이용한 경우와 비교하여 설명한다. 희가스로부터 생성되는 고속 2차 전자에 의해서, 유기막에의 개질 효과가 향상 가능해진다. 즉, 2차 전자는, 플라즈마 내의 양이온이 상부 전극(34)에 충돌하여 그 근방에 2차 전자가 생성된다. 여기서, 희석 가스로서 이용될 가능성이 있는 가스 각각에 대해서, 2차 전자 방출 계수(Secondary-Electron Emission Coefficient, SEEC)를 검토하면, 예를 들어, 가속 전압 100 eV를 이용하고, Si(100)에 대해서 이온을 충돌시킨 경우, Ar＋의 경우에는 3% 정도인데 비해, Ne＋를 이용한 경우에는 13%로 되고, He＋를 이용한 경우에는 17%로 된다. 이것을 근거로 하여, 2차 전자 방출 계수가 상대적으로 높은 네온 또는 헬륨 가스 등과 같이 Ar 가스보다 질량이 가벼운 희가스를 이용하는 것이 바람직하고, 더 바람직하게는 헬륨 가스를 이용하는 것이 바람직하다.
다음으로, 이 실시 형태의 방법의 효과를 확인한 실험에 대해 설명한다. 여기에서는, 실리콘 기판상에 SiO2의 절연막(121)이 3000 nm의 두께로 성막되고, 그 위에 마스크로서의 폴리 실리콘막(122a)이 900 nm의 두께로 성막되고, 그 위에 포토리소그래피에 의해 패턴화된 ArF 레지스트막(123)이 형성된 샘플을 준비하고, 이것에 대해서, 제 1 고주파 전원(48) 및 제 2 고주파 전원(90)을 동기시켜 온·오프하고, 직류 전원(50)으로부터의 상부 전극에의 직류 전압을 -150V로 그 절대치를 그대로 낮게 하여 연속해서 인가하여 SiO2의 절연막(121)을 에칭했을 경우와, 제 1 고주파 전원(48) 및 제 2 고주파 전원(90)을 오프로 했을 때에, 직류 전압을 -1200V로 절대치를 상승시켜 SiO2의 절연막(121)을 에칭했을 경우에, 폴리 실리콘막(122a)의 잔존 두께를 파악했다. 즉, 유기막인 ArF 레지스트막(123) 및 폴리 실리콘막(122a)의 강화의 정도가 높은 경우에는, 플라즈마 에칭시의 ArF 레지스트막(123)의 잔존 기간이 길고, 폴리 실리콘막(122a)의 에칭 내성도 높기 때문에, 폴리 실리콘막(122a)의 잔존 두께가 두꺼워진다.
이 실험의 결과, 직류 전압을 일정하게 하고, 연속적으로 인가하여 에칭을 행한 경우에는, 폴리 실리콘막(122a)의 잔존 막 두께가 430 nm이지만, 본 실시 형태에 근거하여 펄스 형상으로 직류 전압을 인가했을 경우에는 폴리 실리콘막(122a)의 잔존 막 두께가 485 nm로 되었다. 이것에 의해 본 실시 형태에 의해 ArF 레지스트막(123) 및 폴리 실리콘막(122a)의 강화의 정도가 높아지는 것이 확인되었다.
또, 희석 가스로서 헬륨 가스를 이용하는 것에 의해, 고 어스펙트비의 콘택트 홀을 형성하는 경우에도, 다른 희석 가스를 이용하는 경우와 비교하여 보잉의 발생을 억제 가능해진다.
도 10a 및 도 10b는, 상기의 프로세스 조건에서 희석 가스로서 헬륨 가스를 이용한 경우와 아르곤을 이용한 경우를 비교한 홀 내의 보텀 CD와 보잉 관계도이다. 도 10a 및 도 10b에 도시한 데이터를 취득할 때의 막 구성은, 도 1에 도시한 바와 같이, 실리콘 기판 상에, 소정의 막 두께로 제 1 SiN층(201), 제 1 SiO2층(202), 제 2 SiN층(203), 제 2 SiO2층(204), 및 제 3 SiN층(205)을 교대로 적층하여 소정의 적층막을 형성한다. 그리고, 제 3 SiN층(205) 상에 폴리 마스크층이 형성된다. 그리고, 희석 가스로서 아르곤을 이용하여 에칭을 한 경우와 헬륨을 이용하여 에칭을 한 경우를 비교했다. 구체적으로는, 폴리 마스크층(206), 제 3 SiN층(205), 제 2 SiO2층(204), 제 2 SiN층(203)을 순서대로 에칭했다. 그 후, 제 1 SiO2층(202)을 에칭할 때에, 희석 가스로서 헬륨 가스를 포함하는 처리 가스를 이용하여 에칭하거나, 또는, 희석 가스로서 아르곤 가스를 포함하는 처리 가스를 이용하여 에칭했다. 그 후, 보잉 폭을 측정했다.
도 10a 및 도 10b에서는, 횡축은 콘택트 홀의 바닥의 폭을 나타내고, 종축이 콘택트 홀의 폭 중, 제 2 SiN층에 있어 제일 큰 폭의 값을 나타낸다. 도 10a 및 도 10b에 도시한 바와 같이, 희석 가스로서 헬륨을 이용하고, 또한 DC 펄스＋RF 펄스로 에칭함으로써, 희석 가스로서 아르곤을 이용한 경우와 비교하여, 약 1 nm나 보잉 폭이 개선되어 있는 것을 알 수 있다. 즉, 헬륨을 이용하는 것에 의해, 보잉의 발생을 억제할 수 있었다.
이와 같이, 상층의 제 2 SiO2층을 에칭하는 경우, 희석 가스로서 Ar 가스를 포함하는 처리 가스의 플라즈마로 제 1 플라즈마 에칭을 행하고, 다음으로, 하층의 제 1 SiO2층을 에칭하는 경우, 희석 가스로서 He 가스를 포함하는 처리 가스의 플라즈마로 제 2 플라즈마 에칭을 행함으로써, 보잉을 억제할 수 있다.
이 경우, 높은 주파수의 고주파 전력의 비는, 제 1 플라즈마 에칭과 제 2 플라즈마 에칭에서, 1 : 15 ~ 1 : 2.5가 바람직하다. 또, 낮은 주파수의 고주파 전력의 비는, 제 1 플라즈마 에칭과 제 2 플라즈마 에칭에서, 1 : 1 ~ 1 : 1.5 가 바람직하다.
또, 제 1 플라즈마 에칭의 경우, 상부 전극에의 DC 인가 전압은, 펄스가 ON시에는 -100 ~ -400V가 바람직하고, OFF시에 -800 ~ -1000V의 범위가 바람직하다.
또, 제 2 플라즈마 에칭의 경우, 상부 전극에의 DC 인가 전압은, 펄스가 ON시에는 -400 ~ -600V가 바람직하고, OFF시에는 -900으로부터 -1100V의 범위가 바람직하다.
(그 외의 실시 형태)
이상, 본 발명의 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태로 한정되지 않고 각종 변형 가능하다. 예를 들어, 본 발명을 실시하는 장치는, 위에 예시한 것에 한정하지 않고, 예를 들어 고주파 전원을 하부 전극에 플라즈마 생성용의 것을 하나 마련한 것이어도 좋다. 또, 상기 실시 형태에서는, 플라즈마 에칭 시에 제 1 직류 전압을 인가했지만, 필수는 아니다. 또한, 본 발명이 적용되는 피처리체로서는, 도 3에 도시한 것에 한정되지 않고, 임의의 피처리체이어도 좋다. 예를 들어 포토레지스트와 에칭 대상막의 사이에 반사 방지막이 개재된 것이어도 좋다. 에칭 대상막은 전형적으로는 산화막 등의 절연막이지만, 이것에 한정되는 것은 아니다. 도 12a ~ 도 12c은 피처리체의 다른 일례를 나타내는 도면이다. 예를 들어, 도 12a에 도시한 바와 같이, Si 기판(301) 상에 절연막(302)이 형성되고, 그 위에 에칭 마스크인 하드 마스크로서 예를 들어 유기막인 아몰퍼스 카본막(303)이 형성되고, 또한 그 위에 포토리소그래피에 의해 패턴화된 포토레지스트막(예를 들어 ArF 레지스트막)(304)이 에칭 마스크로서 형성된 구조의 반도체 웨이퍼(W)를 피처리체로 해도 좋다. 이 경우, 도 12b에 도시한 바와 같이, 우선, 포토레지스트막(304)을 마스크로 하여 아몰퍼스 카본막(303)을 에칭한다. 그 후, 도 12c에 도시한 바와 같이, 아몰퍼스 카본막(303)을 마스크로 하여 CxFy계 가스의 플라즈마에 의해, 절연막(302)을 에칭하는 것에 의해 비어·트렌치를 형성한다.
10 : 챔버(처리 용기) 16 : 서셉터(하부 전극)
34 : 상부 전극 46 : 제 1 정합기
48 : 제 1 고주파 전원 50 : 직류 전원
66a : 처리 가스 공급원 84 : 배기 장치
88 : 제 2 정합기 90 : 제 2 고주파 전원
95 : 펄스 컨트롤러 100 : 제어부
102 : 기억부 W : 반도체 웨이퍼(피처리 기판)

Claims (10)

  1. 피처리체가 수용되고, 그 내부가 진공 배기 가능한 처리 용기와, 상기 처리 용기 내에 배치되고, 상기 피처리체의 탑재대로서 기능하는 하부 전극과, 상기 하부 전극에 대향하도록 상기 처리 용기 내에 배치된 상부 전극과, 상기 처리 용기 내에 적어도 CxFy 가스와 Ar 가스보다 질량이 가벼운 희가스를 포함하는 처리 가스를 공급하는 처리 가스 공급 유닛과, 상기 상부 전극 또는 상기 하부 전극의 적어도 한쪽에 플라즈마 생성용의 고주파 전력을 인가하는 플라즈마 생성용 고주파 전력 인가 유닛과, 상기 상부 전극에 음의 직류 전압을 인가하는 직류 전원을 구비하는 플라즈마 에칭 장치를 이용하여, 에칭 대상막에 홀을 형성하는 플라즈마 에칭 방법으로서,
    제 1 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 온으로 하여 상기 처리 용기 내에 공급된 상기 처리 가스의 플라즈마를 생성하는 공정과, 제 2 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 오프로 하여 상기 처리 용기 내의 상기 처리 가스의 플라즈마를 소멸시키는 공정을 교대로 반복하고, 상기 직류 전원으로부터, 상기 제 1 조건보다 상기 제 2 조건의 상기 음의 직류 전압의 절대치가 커지도록 전압을 인가하여, 상기 에칭 대상막을 에칭하여 홀을 형성하는 것을 특징으로 하는 플라즈마 에칭 방법.
  2. 제 1 절연층과 제 2 절연층이 교대로 적층된 적층막과 상기 제 1 절연층상에 형성된 마스크층을 가지는 피처리체가 수용되고, 그 내부가 진공 배기 가능한 처리 용기와, 상기 처리 용기 내에 배치되고, 상기 피처리체의 탑재대로서 기능하는 하부 전극과, 상기 하부 전극에 대향하도록 상기 처리 용기 내에 배치된 상부 전극과, 상기 처리 용기 내에 적어도 CxFy 가스와 Ar 가스보다 질량이 가벼운 희가스를 포함하는 처리 가스를 공급하는 처리 가스 공급 유닛과, 상기 상부 전극 또는 상기 하부 전극의 적어도 한쪽에 플라즈마 생성용의 고주파 전력을 인가하는 플라즈마 생성용 고주파 전력 인가 유닛과, 상기 상부 전극에 음의 직류 전압을 인가하는 직류 전원을 구비하는 플라즈마 에칭 장치를 이용하여, 상기 제 1 절연층과 상기 제 2 절연층에 홀을 형성하는 플라즈마 에칭 방법으로서,
    상기 제 1 절연층을 제 1 플라즈마에 의해 에칭하는 제 1 플라즈마 에칭 공정과,
    상기 제 2 절연층을 제 2 플라즈마에 의해 에칭하는 제 2 플라즈마 에칭 공정
    을 갖고,
    상기 제 2 플라즈마 에칭 공정에서는,
    제 1 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 온으로 하여 상기 처리 용기 내에 공급된 상기 처리 가스의 상기 제 2 플라즈마를 생성하는 공정과, 제 2 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 오프로 하여 상기 처리 용기 내의 상기 처리 가스의 상기 제 2 플라즈마를 소멸시키는 공정을 교대로 반복하고, 상기 직류 전원으로부터, 상기 제 1 조건보다 상기 제 2 조건의 상기 음의 직류 전압의 절대치가 커지도록 전압을 인가하여, 상기 제 2 절연층을 에칭하여 홀을 형성하는
    것을 특징으로 하는 플라즈마 에칭 방법.
  3. 제 1 항에 있어서,
    상기 CxFy 가스는 C4F6 가스 또는 C4F8 가스이며, 상기 처리 가스는 적어도 상기 C4F6 가스, 상기 C4F8 가스 중 하나를 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  4. 제 1 항에 있어서,
    상기 처리 가스는 O2 가스를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  5. 제 1 항에 있어서,
    상기 처리 가스는 NF3 가스를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 방법.
  6. 제 1 항에 있어서,
    상기 Ar 가스보다 질량이 가벼운 희가스는 He 가스 또는 Ne 가스인 것을 특징으로 하는 플라즈마 에칭 방법.
  7. 피처리체가 수용되고, 그 내부가 진공 배기 가능한 처리 용기와,
    상기 처리 용기 내에 배치되고, 상기 피처리체의 탑재대로서 기능하는 하부 전극과,
    상기 하부 전극에 대향하도록 상기 처리 용기 내에 배치된 상부 전극과,
    상기 처리 용기 내에 적어도 CxFy 가스와 Ar 가스보다 질량이 가벼운 희가스를 포함하는 처리 가스를 공급하는 처리 가스 공급 유닛과,
    상기 상부 전극 또는 상기 하부 전극의 적어도 한쪽에 플라즈마 생성용의 고주파 전력을 인가하는 플라즈마 생성용 고주파 전력 인가 유닛과,
    상기 상부 전극에 음의 직류 전압을 인가하는 직류 전원과,
    상기 플라즈마 생성용의 고주파 전력 인가 유닛을 제어하는 제어부
    를 구비하되,
    상기 제어부는,
    제 1 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 온으로 하여 상기 처리 용기 내에 공급된 상기 처리 가스의 플라즈마를 생성하는 공정과, 제 2 조건하에서, 상기 플라즈마 생성용 고주파 전력 인가 유닛을 오프로 하여 상기 처리 용기 내의 상기 처리 가스의 플라즈마를 소멸시키는 공정을 교대로 반복하고, 상기 직류 전원으로부터, 상기 제 1 조건보다 상기 제 2 조건의 상기 음의 직류 전압의 절대치가 커지도록 전압을 인가하도록 제어하여, 에칭 대상막을 에칭하여 홀을 형성하는
    것을 특징으로 하는 플라즈마 에칭 장치.
  8. 제 7 항에 있어서,
    상기 CxFy 가스는 C4F6 가스 또는 C4F8 가스이며, 상기 처리 가스는 적어도 상기 C4F6 가스, 상기 C4F8 가스 중 하나를 포함하는 것을 특징으로 하는 플라즈마 에칭 장치.
  9. 제 7 항에 있어서,
    상기 처리 가스는 O2 가스를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 장치.
  10. 제 7 항에 있어서,
    상기 처리 가스는 NF3 가스를 더 포함하는 것을 특징으로 하는 플라즈마 에칭 장치.
KR1020150029511A 2014-03-04 2015-03-03 플라즈마 에칭 방법 및 플라즈마 에칭 장치 Active KR102358732B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-042172 2014-03-04
JP2014042172 2014-03-04
JPJP-P-2014-180073 2014-09-04
JP2014180073A JP6320248B2 (ja) 2014-03-04 2014-09-04 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20150104043A true KR20150104043A (ko) 2015-09-14
KR102358732B1 KR102358732B1 (ko) 2022-02-04

Family

ID=52807521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150029511A Active KR102358732B1 (ko) 2014-03-04 2015-03-03 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Country Status (6)

Country Link
US (1) US9324575B2 (ko)
EP (1) EP2916347A1 (ko)
JP (1) JP6320248B2 (ko)
KR (1) KR102358732B1 (ko)
CN (1) CN104900511B (ko)
TW (1) TWI665726B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
JP6473131B2 (ja) * 2013-03-12 2019-02-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 方位角方向及び半径方向分布制御を備えたマルチゾーンガス注入アセンブリ
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US10121708B2 (en) * 2015-11-17 2018-11-06 Lam Research Corporation Systems and methods for detection of plasma instability by optical diagnosis
JP6378234B2 (ja) * 2016-03-22 2018-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9773643B1 (en) * 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10847368B2 (en) * 2017-04-07 2020-11-24 Applied Materials, Inc. EUV resist patterning using pulsed plasma
KR20190014623A (ko) * 2017-08-03 2019-02-13 삼성전자주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치 제조 방법
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
KR102477354B1 (ko) * 2018-03-29 2022-12-15 삼성전자주식회사 가스 분배 판을 갖는 플라즈마 처리 장치
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
JP6965205B2 (ja) * 2018-04-27 2021-11-10 東京エレクトロン株式会社 エッチング装置、及びエッチング方法
JP7094154B2 (ja) 2018-06-13 2022-07-01 東京エレクトロン株式会社 成膜装置および成膜方法
JP7068140B2 (ja) * 2018-11-05 2022-05-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7241540B2 (ja) * 2018-12-28 2023-03-17 東京エレクトロン株式会社 測定方法及び測定治具
KR102419373B1 (ko) * 2019-04-19 2022-07-12 주식회사 히타치하이테크 플라스마 처리 방법
WO2020222853A1 (en) 2019-05-01 2020-11-05 Lam Research Corporation Modulated atomic layer deposition
JP7220626B2 (ja) * 2019-06-18 2023-02-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
TW202117802A (zh) * 2019-07-02 2021-05-01 美商應用材料股份有限公司 固化介電質材料的方法與設備
CN114023642B (zh) * 2021-10-08 2025-02-07 长鑫存储技术有限公司 半导体基板处理方法及半导体器件
TW202407797A (zh) * 2022-03-01 2024-02-16 日商東京威力科創股份有限公司 電漿處理方法及電漿處理裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
KR20070035899A (ko) * 2005-09-28 2007-04-02 주식회사 하이닉스반도체 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
JP2010219491A (ja) 2009-02-20 2010-09-30 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置および記憶媒体
KR20110097706A (ko) * 2010-02-24 2011-08-31 도쿄엘렉트론가부시키가이샤 에칭 처리 방법
JP2013033856A (ja) * 2011-08-02 2013-02-14 Tokyo Electron Ltd プラズマエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749683B2 (ja) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 エッチング方法
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
US9922802B2 (en) 2012-02-20 2018-03-20 Tokyo Electron Limited Power supply system, plasma etching apparatus, and plasma etching method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
KR20070035899A (ko) * 2005-09-28 2007-04-02 주식회사 하이닉스반도체 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
JP2010219491A (ja) 2009-02-20 2010-09-30 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置および記憶媒体
KR20110097706A (ko) * 2010-02-24 2011-08-31 도쿄엘렉트론가부시키가이샤 에칭 처리 방법
JP2013033856A (ja) * 2011-08-02 2013-02-14 Tokyo Electron Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
KR102358732B1 (ko) 2022-02-04
JP6320248B2 (ja) 2018-05-09
TW201546896A (zh) 2015-12-16
US9324575B2 (en) 2016-04-26
US20150255305A1 (en) 2015-09-10
EP2916347A1 (en) 2015-09-09
TWI665726B (zh) 2019-07-11
JP2015181143A (ja) 2015-10-15
CN104900511A (zh) 2015-09-09
CN104900511B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
KR102358732B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US10566209B2 (en) Etching method and workpiece processing method
US9034198B2 (en) Plasma etching method
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
US8383001B2 (en) Plasma etching method, plasma etching apparatus and storage medium
KR101916459B1 (ko) 플라즈마 에칭 방법 및 기억 매체
US8404595B2 (en) Plasma processing method
KR20210042939A (ko) 전자빔 매개 플라즈마 에칭 및 증착 공정을 위한 장치 및 공정
US8129282B2 (en) Plasma etching method and computer-readable storage medium
US9852922B2 (en) Plasma processing method
KR20160028370A (ko) 에칭 방법
CN101667534B (zh) 等离子体处理方法及等离子体处理装置
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
WO2014057799A1 (ja) プラズマエッチング方法
JP7556099B2 (ja) プラズマ処理装置
KR20150043978A (ko) 플라즈마 처리 방법
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2022074000A5 (ko)

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150303

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191203

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150303

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211110

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration