[go: up one dir, main page]

JP7556099B2 - プラズマ処理装置 - Google Patents

プラズマ処理装置 Download PDF

Info

Publication number
JP7556099B2
JP7556099B2 JP2023110641A JP2023110641A JP7556099B2 JP 7556099 B2 JP7556099 B2 JP 7556099B2 JP 2023110641 A JP2023110641 A JP 2023110641A JP 2023110641 A JP2023110641 A JP 2023110641A JP 7556099 B2 JP7556099 B2 JP 7556099B2
Authority
JP
Japan
Prior art keywords
gas
silicon
plasma
chamber
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023110641A
Other languages
English (en)
Other versions
JP2023118883A (ja
Inventor
光貴 千野
彦一郎 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021163664A external-priority patent/JP7309799B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2023118883A publication Critical patent/JP2023118883A/ja
Priority to JP2024157382A priority Critical patent/JP2024167422A/ja
Application granted granted Critical
Publication of JP7556099B2 publication Critical patent/JP7556099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示の例示的実施形態は、エッチング方法及びプラズマ処理装置に関するものである。
プラズマエッチングが基板のシリコン含有膜に凹部を形成するために行われている。プラズマエッチングでは、凹部の形状異常を抑制するために、基板の表面上に導電層を形成しつつシリコン含有膜をエッチングする技術が提案されている。特許文献１は、このような技術を開示している。
特開平９－５０９８４号公報
本開示は、シリコン含有膜に形成される凹部の形状異常を抑制し、且つ、凹部の底のエッチングを進行させる技術を提供する。
一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバと、前記チャンバ内に設けられた基板支持器と、六フッ化タングステンガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、前記プラズマを生成して前記基板支持器上の基板のシリコン含有膜をエッチングするときに、電気バイアスとして５％以上、４０％以下のデューティ比を有する直流電圧を前記基板支持器に１００ｋＨｚ以上、１ＭＨｚ以下のバイアス周波数の逆数である時間間隔で周期的に印加するように構成されたバイアス電源と、を備える。
一つの例示的実施形態によれば、シリコン含有膜に形成される凹部の形状異常を抑制し、且つ、凹部の底のエッチングを進行させることが可能となる。
一つの例示的実施形態に係るエッチング方法の流れ図である。 一例の基板の部分拡大断面図である。 別の一例の基板の部分拡大断面図である。 図１に示すエッチング方法の工程ＳＴｃによる処理中の一例の基板の部分拡大断面図である。 図１に示すエッチング方法における工程ＳＴｃ２に関連するタイミングチャートである。 図１に示すエッチング方法の実行後の状態の一例の基板の部分拡大断面図である。 別の例の基板の部分拡大断面図である。 別の例示的実施形態に係るエッチング方法の流れ図である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 実験においてエッチングされたサンプル基板の一部を概略的に示す断面図である。 図１１の（ａ）は、実験で得られた領域ＲＳにおけるシリコンとタングステンの各々の原子分率を示すグラフであり、図１１の（ｂ）は、実験で得られた領域ＲＢにおけるシリコンとタングステンの各々の原子分率を示すグラフである。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、エッチング方法が提供される。エッチング方法は、シリコン酸化膜を含むシリコン含有膜を有する基板を準備する工程（ａ）を含む。基板はチャンバ内に設けられた基板支持器上に載置される。エッチング方法は、処理ガスをチャンバ内に供給する工程（ｂ）を更に含む。処理ガスは、六フッ化タングステンガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む。エッチング方法は、処理ガスからプラズマを生成して、シリコン含有膜をエッチングする工程（ｃ）を更に含む。工程（ｃ）は、基板支持器に負の直流電圧を周期的に印加することを含む。
一つの例示的実施形態において、工程（ｃ）は、エッチングによりシリコン含有膜に形成される凹部の底面においてシリコン含有膜中の一部のシリコン原子をタングステン原子に置換することを含んでいてもよい。工程（ｃ）は、一部のシリコン原子がタングステン原子によって置換されたシリコン含有膜をエッチングすることを更に含んでいてもよい。
一つの例示的実施形態において、工程（ｃ）は、基板支持器に負の直流電圧が印加されていないときに、基板支持器の上方に設けられた上部電極に負の直流電圧を印加することを含んでいてもよい。この実施形態では、基板支持器に負の直流電圧が印加されていないときに、上部電極から放出される比較的多量の２次電子を基板に供給することが可能となる。したがって、凹部の底における帯電を中和することが可能となる。
一つの例示的実施形態では、工程（ｃ）において基板支持器に負の直流電圧が印加されているときに、上部電極には負の直流電圧が印加されなくてもよい。或いは、基板支持器に負の直流電圧が印加されていないときに上部電極に印加される負の直流電圧の絶対値よりも小さい絶対値を有する負の直流電圧が、基板支持器に負の直流電圧が印加されているときに上部電極に印加されてもよい。
一つの例示的実施形態では、工程（ｃ）におけるチャンバ内の圧力は、１．３３３Ｐａ未満に設定されてもよい。
一つの例示的実施形態において、処理ガスの流量に対する処理ガス中の六フッ化タングステンガスの流量の割合は、５体積％以下であってもよい。
一つの例示的実施形態において、処理ガスは、三フッ化窒素ガスを更に含んでいてもよい。
一つの例示的実施形態において、処理ガスの流量に対する処理ガス中の三フッ化窒素ガスの流量の割合は、処理ガス中の六フッ化タングステンガスの流量よりも多くてもよい。い。
一つの例示的実施形態において、シリコン含有膜は、シリコン酸化膜を含んでいてもよい。処理ガスは、炭素及びフッ素を含有するガスとして、フルオロカーボンガスを含んでいてもよい。シリコン含有膜は、シリコン窒化膜を更に含んでいてもよい。工程（ｃ）において、エッチングによりシリコン窒化膜に形成される側壁にタングステン含有膜が形成されてもよい。シリコン含有膜は、多結晶シリコン膜を更に含んでいてもよい。
一つの例示的実施形態において、シリコン含有膜は、シリコン窒化膜を含んでいてもよい。処理ガスは、炭素及びフッ素を含有するガスとして、ハイドロフルオロカーボンガスを含んでいてもよい。
一つの例示的実施形態において、シリコン含有膜は、シリコン酸化膜とシリコン窒化膜を有する積層膜を含んでいてもよい。工程（ｃ）は、負の直流電圧が基板支持器に印加される時間間隔の逆数であるバイアス周波数が第１の周波数に設定された状態で、シリコン窒化膜をエッチングすることを含んでいてもよい。工程（ｃ）は、バイアス周波数が第１の周波数よりも大きい第２の周波数に設定された状態で、シリコン酸化膜をエッチングすることを含んでいてもよい。
一つの例示的実施形態において、基板は、下地領域又はエッチング停止層を更に有していてもよい。エッチング方法は、下地領域又はエッチング停止層が露出するときを含む期間において、処理ガスのうち六フッ化タングステンガスの供給を停止する工程を更に含んでいてもよい。エッチング方法は、処理ガスに含まれる六フッ化タングステンガス以外の他のガスから生成したプラズマにより、シリコン含有膜をエッチングする工程を更に含んでいてもよい。
別の例示的実施形態に係るエッチング方法は、シリコン酸化膜を含むシリコン含有膜を有する基板を準備する工程（ａ）を含む。基板はチャンバ内に設けられた基板支持器上に載置される。エッチング方法は、六フッ化タングステンガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスをチャンバ内に供給する工程（ｂ）を更に含む。エッチング方法は、処理ガスからプラズマを生成して、シリコン含有膜をエッチングする工程（ｃ）を更に含む。工程（ｃ）は、エッチングによりシリコン含有膜に形成される凹部の底面においてシリコン含有膜中の一部のシリコン原子をタングステン原子に置換することを含む。工程（ｃ）は、一部のシリコン原子がタングステン原子によって置換されたシリコン含有膜を除去するように基板を電気的にバイアスすることを含む。
更に別の例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、ガス供給部、プラズマ生成部、及び直流電源を備える。基板支持器は、下部電極を含み、チャンバ内に設けられている。ガス供給部は、六フッ化タングステンガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスをチャンバ内に供給するように構成されている。プラズマ生成部は、チャンバ内で処理ガスからプラズマを生成するように構成されている。直流電源は、負の直流電圧を基板支持器に周期的に印加するように構成されている。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るエッチング方法の流れ図である。図１に示すエッチング方法（以下、「方法ＭＴ」という）は、基板のシリコン含有膜をエッチングして、シリコン含有膜に凹部を形成するために行われる。
図２は、一例の基板の部分拡大断面図である。図３は、別の一例の基板の部分拡大断面図である。方法ＭＴは、図２又は図３に示す基板Ｗに適用され得る。図２及び図３に示すように、基板Ｗは、シリコン含有膜ＳＦを有する。基板Ｗは、マスクＭＫ及び下地領域ＵＲを更に有していてもよい。シリコン含有膜ＳＦは、下地領域ＵＲ上に設けられている。マスクＭＫは、シリコン含有膜ＳＦ上に設けられている。マスクＭＫは、多結晶シリコン又はアモルファスカーボンのような有機材料から形成される。マスクＭＫは、エッチングによってシリコン含有膜ＳＦに転写されるパターンを有する。即ち、マスクＭＫは、一つ以上の開口を提供している。
シリコン含有膜ＳＦは、シリコンを含む少なくとも一つの材料から形成されている。シリコン含有膜ＳＦは、シリコン酸化膜ＯＸを含んでいてもよい。シリコン含有膜ＳＦは、シリコン酸化膜の単層膜から形成されていてもよい。シリコン含有膜ＳＦは、一つ以上のシリコン酸化膜ＯＸと一つ以上のシリコン窒化膜ＳＮを含む多層膜から形成されていてもよい。図３に示すように、シリコン含有膜ＳＦは、シリコン酸化膜ＯＸとシリコン窒化膜ＳＮを有する積層膜を含んでいてもよい。シリコン窒化膜ＳＮは、シリコン酸化膜ＯＸ上に設けられていてもよい。シリコン含有膜ＳＦは、一つ以上のシリコン酸化膜と一つ以上の多結晶シリコン膜を含む多層膜から形成されていてもよい。
図１に示すように、方法ＭＴは、工程ＳＴａで開始する。工程ＳＴａでは、基板Ｗが準備される。工程ＳＴａにおいて、基板Ｗは、プラズマ処理装置のチャンバ内に設けられた基板支持器上に載置される。
続く工程ＳＴｂにおいて、プラズマ処理装置のチャンバ内に処理ガスが供給される。処理ガスは、六フッ化タングステンガス（ＷＦ６ガス）、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む。処理ガスは、三フッ化窒素ガス（ＮＦ３ガス）を更に含んでいてもよい。チャンバ内に供給される処理ガスの流量に対する当該処理ガス中の三フッ化窒素ガスの流量の割合は、当該処理ガス中の六フッ化タングステンガスの流量よりも多くてもよい。チャンバ内に供給される処理ガスの流量に対するＷＦ６ガスの流量の割合は、５体積％以下であってもよい。
シリコン含有膜ＳＦがシリコン酸化膜ＯＸを含む場合には、処理ガス中の炭素及びフッ素を含有するガスは、フルオロカーボンガスを含む。フルオロカーボンガスは、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、Ｃ３Ｆ８ガス、及びＣＦ４ガスのうち一つ以上を含み得る。シリコン含有膜ＳＦがシリコン窒化膜ＳＮを含む場合には、処理ガス中の炭素及びフッ素を含有するガスは、ハイドロフルオロカーボンガスを含んでいてもよい。ハイドロフルオロカーボンガスは、ＣＨ３Ｆガス、ＣＨ２Ｆ２ガス、及びＣＨＦ３ガスのうち一つ以上を含み得る。処理ガス中の酸素含有ガスは、Ｏ２ガス、ＣＯガス、及びＣＯ２ガスのうち一つ以上を含み得る。
工程ＳＴｃは、工程ＳＴｂにけるチャンバ内への処理ガスの供給中に行われる。工程ＳＴｃは、工程ＳＴｃ１及び工程ＳＴｃ２を含む。工程ＳＴｃ１では、チャンバ内で処理ガスからプラズマが生成される。工程ＳＴｃでは、シリコン含有膜ＳＦが、プラズマからの化学種によりエッチングされる。図４は、図１に示すエッチング方法の工程ＳＴｃによる処理中の一例の基板の部分拡大断面図である。図４に示すように、工程ＳＴｃのエッチングにより、シリコン含有膜ＳＦに凹部ＲＣが形成される。工程ＳＴｃでは、凹部ＲＣの底面においてシリコン含有膜ＳＦ中の一部のシリコン原子が、プラズマから供給されるタングステン原子に置換される。
シリコン含有膜ＳＦがシリコン窒化膜ＳＮを含む場合には、工程ＳＴｃでは、凹部ＲＣを画成するシリコン窒化膜ＳＮの側壁にタングステン含有膜ＷＦが形成される。工程ＳＴｃにおいて、タングステン含有膜ＷＦは、マスクＭＫの表面上に形成され得る。
工程ＳＴｃ２は、工程ＳＴｃ１において生成されたプラズマがチャンバ内に存在するときに行われる。工程ＳＴｃ２では、一部のシリコン原子がタングステン原子によって置換されたシリコン含有膜ＳＦが、エッチング又は除去される。工程ＳＴｃ２では、基板Ｗが電気的にバイアスされる。このため、工程ＳＴｃ２では、基板支持器に電気バイアスＥＢが与えられる。電気バイアスＥＢは、基板支持器内の下部電極に与えられてもよい。
一実施形態において、電気バイアスＥＢは、直流電源によって発生される直流電圧に対する波形生成器を用いた波形整形により生成される電圧である。電気バイアスＥＢである電圧は、矩形パルス波形、三角波パルス波形、任意の波形を有し得る。電気バイアスＥＢである電圧は、基板支持器に周期的に印加される。電気バイアスＥＢである電圧の極性は、プラズマと基板Ｗとの間に電位差を与えて基板Ｗにイオンを引き込むように基板Ｗの電位が設定されれば、負であっても、正であってもよい。
図５は、図１に示すエッチング方法における工程ＳＴｃ２に関連するタイミングチャートである。一実施形態では、図５に示すように、工程ＳＴｃ２では、電気バイアスＥＢとして、負の直流電圧が、基板支持器に周期ＣＹ（時間間隔）で周期的に印加される。周期ＣＹは、期間ＰＡ及び期間ＰＢを含む。負の直流電圧は、期間ＰＡにおいて基板支持器に印加される。期間ＰＢでは、基板支持器に対する負の直流電圧の印加は停止される。期間ＰＡにおいて基板支持器に印加される負の直流電圧の絶対値は、１ｋＶ以上、２０ｋＶ以下であり得る。周期ＣＹにおいて期間ＰＡが占める割合、即ち工程ＳＴｃにおいて基板支持器に周期的に印加される負の直流電圧が有するデューティ比は、５％以上、４０％以下であり得る。このデューティ比は、１０％以上、３０％以下であってもよい。また、周期ＣＹを規定する周波数、即ち負の直流電圧が基板支持器に印加される時間間隔の逆数であるバイアス周波数は、１００ｋＨｚ以上、１ＭＨｚ以下であり得る。バイアス周波数は、３００ｋＨｚ以上、８００ｋＨｚ以下であってもよい。バイアス周波数は、５００ｋＨｚ以下であってもよい。なお、周期ＣＹの時間長は、周期ＣＹを規定するバイアス周波数の逆数である。工程ＳＴｃにおいて基板支持器に印加される負の直流電圧のレベル、デューティ比、及び周波数のかかる範囲によれば、十分なエネルギーを有するイオンを凹部ＲＣの底に供給して、凹部ＲＣの底でのタングステン含有膜の形成を抑制することが可能となる。
図６は、図１に示すエッチング方法の実行後の状態の一例の基板の部分拡大断面図である。図６に示すように、工程ＳＴｃでは、凹部ＲＣが下地領域ＵＲの表面に達するまでシリコン含有膜ＳＦをエッチングしてもよい。工程ＳＴｃが完了すると、方法ＭＴは終了する。
方法ＭＴでは、凹部ＲＣを画成する底面においてシリコン含有膜ＳＦの一部のシリコン原子がタングステンに置換される。タングステンの原子量はシリコンの原子量よりも大きいので、シリコン含有膜ＳＦにおいて一部のシリコン原子がタングステンに置換された部分は、化学的に不安定になる。また、当該部分には、プラズマからのフッ素イオンが電気的に引き付けられやすくなる。また、シリコン含有膜ＳＦがシリコン酸化膜ＯＸを含む場合には、タングステンと酸素の結合エネルギーは、シリコンと酸素の結合エネルギーよりも低いので、当該部分は、エッチングされ易い。したがって、方法ＭＴによれば、シリコン含有膜ＳＦの高いエッチングレートが得られる。また、シリコン含有膜ＳＦのエッチングレートが高いので、シリコン含有膜ＳＦの側壁がプラズマからの化学種に晒される時間が短くなる。その結果、シリコン含有膜ＳＦ、例えばシリコン酸化膜ＯＸのボーイングが抑制される。
一実施形態において、方法ＭＴで用いられるプラズマ処理装置は、容量結合型のプラズマ処理装置であってもよい。即ち、プラズマ処理装置は、上部電極を更に備えていてもよい。上部電極は、基板支持器の上方に設けられる。工程ＳＴｃでは、上部電極に別の電気バイアスＤＣＳが与えられてもよい。具体的には、図５に示すように、工程ＳＴｃでは、電気バイアスＤＣＳとして、負の直流電圧が、周期ＣＹ内の期間ＰＢにおいて上部電極に印加される。即ち、工程ＳＴｃにおいて基板支持器に負の直流電圧が印加されていないときに、上部電極に負の直流電圧が印加される。この実施形態では、上部電極から放出される比較的多量の２次電子を基板Ｗに供給することが可能となる。したがって、凹部ＲＣの底における帯電を中和することが可能となる。なお、期間ＰＡにおいて、上部電極に対する負の直流電圧の印加は停止されてもよい。或いは、期間ＰＡにおいて上部電極に印加される負の直流電圧の絶対値は、期間ＰＢにおいて上部電極に印加される負の直流電圧の絶対値よりも小さくてもよい。
一実施形態では、工程ＳＴｃが行われている期間において、チャンバ内の圧力は、１０ｍＴｏｒｒ（１．３３３Ｐａ）未満の低い圧力に設定されてもよい。この場合には、フルオロカーボンガスのような炭素及びフッ素を含むガスの過剰な解離が抑制される。その結果、炭素含有物質の基板Ｗ上への過剰な堆積が抑制される。また、凹部ＲＣを画成する側壁に堆積した炭素含有物質に衝突して反跳したイオンがシリコン酸化膜ＯＸにボーイングを生じさせることが抑制される。
工程ＳＴｃが行われている期間において、基板支持器の温度は、０℃以上、１２０℃以下の温度に設定されてもよい。工程ＳＴｃにおける基板支持器の温度が０℃よりも低い場合には、マスクＭＫに対する堆積物の付着係数が高いので、マスクＭＫ上の堆積物による閉塞（クロッギング）が生じて、エッチングの不良が生じ得る。また、工程ＳＴｃにおける基板支持器の温度が１２０℃よりも高い場合には、マスクＭＫに対する堆積物の付着係数が低いので、凹部ＲＣ内の堆積物の量が過剰となって、エッチングの不良が生じ得る。
また、上述したように、処理ガスが三フッ化窒素ガスを更に含んでいる場合には、マスクＭＫの上部に堆積する炭素含有物質の量を調整することができる。その結果、マスクＭＫの開口の縮小又は閉塞を抑制することができる。
また、上述したように、一実施形態においては、チャンバ内に供給される処理ガスの流量に対する当該処理ガス中の三フッ化窒素ガスの流量の割合は、当該処理ガス中の六フッ化タングステンガスの流量よりも多くてもよい。この場合には、基板Ｗ上への過剰なタングステン含有物質の堆積が抑制される。
また、上述したように、一実施形態においては、チャンバ内に供給される処理ガスの流量に対する六フッ化タングステンガスの流量の割合は、５体積％以下であってもよい。この場合には、凹部ＲＣを画成する底面上への過剰なタングステン含有物質の堆積が抑制される。
一実施形態では、工程ＳＴｃは、バイアス周波数が第１の周波数に設定された状態でシリコン窒化膜ＳＮをエッチングすることと、バイアス周波数が第２の周波数に設定された状態で、シリコン酸化膜ＯＸをエッチングすることと、を含んでいてもよい。第１の周波数は、２００ｋＨｚ以上、３００ｋＨｚ以下であり得る。第２の周波数は、第１の周波数よりも大きい。バイアス周波数が第１の周波数に設定された状態では、エッチングに寄与する主な化学種はラジカルである。一方、バイアス周波数が第２の周波数に設定された状態では、エッチングに寄与する主な化学種はイオンである。したがって、この場合には、シリコン窒化膜ＳＮをプラズマからのラジカルによりエッチングすることができる。また、シリコン酸化膜ＯＸをプラズマからのイオンによりエッチングすることができる。
以下、図７を参照する。図７は、別の例の基板の部分拡大断面図である。方法ＭＴは、図７に示す基板Ｗに適用されてもよい。図７に示す基板Ｗは、図２又は図３に示す基板Ｗと同様に、下地領域ＵＲ、シリコン含有膜ＳＦ、及びマスクＭＫを有している。マスクＭＫは、複数の開口を提供している。図７に示す基板Ｗは、複数のエッチング停止層ＥＳを更に有する。複数のエッチング停止層ＥＳの各々は、マスクＭＫの複数の開口のうち対応の開口と下地領域ＵＲとの間でシリコン含有膜ＳＦ内に設けられている。シリコン含有膜ＳＦ内の膜厚方向における複数のエッチング停止層ＥＳの位置は、互いに異なっている。複数のエッチング停止層ＥＳは、例えばタングステンから形成されている。図７に示す基板Ｗに方法ＭＴが適用される場合には、工程ＳＴｃのシリコン含有膜ＳＦのエッチングは、複数のエッチング停止層ＥＳにおいて停止され得る。
以下、図８を参照する。図８は、別の例示的実施形態に係るエッチング方法の流れ図である。図８に示す方法ＭＴＢは、方法ＭＴと同じく、工程ＳＴａ、工程ＳＴｂ、及び工程ＳＴｃを含む。方法ＭＴＢは、工程ＳＴｄ及び工程ＳＴｅを更に含む。工程ＳＴｄ及び工程ＳＴｅは、工程ＳＴｃの後に行われる。
工程ＳＴｄは、工程ＳＴｃのエッチングによって形成された凹部ＲＣが下地領域ＵＲ又はエッチング停止層ＥＳに到達する前に開始される。また、工程ＳＴｄは、下地領域ＵＲ又はエッチング停止層ＥＳが露出するときを含む期間において行われる。工程ＳＴｄでは、工程ＳＴｂからチャンバ内に供給されている処理ガスに含まれる全てのガスのうち六フッ化タングステンガスの供給が停止される。工程ＳＴｂからチャンバ内に供給されている処理ガスに含まれる他のガスは、工程ＳＴｄ以降、継続してチャンバ内に供給され得る。
工程ＳＴｅは、工程ＳＴｄの後に行われる。工程ＳＴｅでは、六フッ化タングステンガスの供給が停止され、処理ガスに含まれる他のガスがチャンバ内に供給されている状態が継続する。工程ＳＴｅでは、処理ガスに含まれる六フッ化タングステンガス以外の他のガスからチャンバ内でプラズマが生成される。工程ＳＴｅでは、シリコン含有膜ＳＦがプラズマからの化学種によりエッチングされる。なお、工程ＳＴｅにおいて、プラズマは工程ＳＴｃと同様に生成される。また、工程ＳＴｅにおいて、電気バイアスＥＢは、工程ＳＴｃと同様に周期的に基板支持器に印加される。かかる方法ＭＴＢによれば、下地領域ＵＲ又はエッチング停止層ＥＳ上へのタングステン含有物質の堆積が抑制される。
以下、方法ＭＴの実行に用いられ得るプラズマ処理装置について説明する。図９は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図９に示すプラズマ処理装置１は、方法ＭＴ及び方法ＭＴＢにおいて用いられ得る。プラズマ処理装置１は、容量結合型のプラズマ処理装置である。
プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。チャンバ１０の中心軸線は、鉛直方向に延びる軸線ＡＸである。一実施形態において、チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の中に提供されている。チャンバ本体１２は、例えばアルミニウムから構成されている。チャンバ本体１２は、電気的に接地されている。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２は、その側壁において通路１２ｐを提供している。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
プラズマ処理装置１は、基板支持器１６を更に備えている。基板支持器１６は、チャンバ１０内で基板Ｗを支持するように構成されている。基板Ｗは、略円盤形状を有し得る。基板支持器１６は、支持体１５によって支持されていてもよい。支持体１５は、チャンバ本体１２の底部から上方に延在している。支持体１５は、略円筒形状を有している。支持体１５は、石英といった絶縁材料から形成されている。
基板支持器１６は、基台１８を含んでいる。基板支持器１６は、静電チャック２０を更に含んでいてもよい。また、基板支持器１６は、電極プレート１９を更に含んでいてもよい。電極プレート１９は、アルミニウムといった導電性材料から形成されている。電極プレート１９は略円盤形状を有しており、その中心軸線は軸線ＡＸである。基台１８は、電極プレート１９上に設けられている。基台１８は、アルミニウムといった導電性材料から形成されている。基台１８は略円盤形状を有しており、その中心軸線は軸線ＡＸである。基台１８は、電極プレート１９に電気的に接続されている。
基台１８は、その内部において流路１８ｆを提供している。流路１８ｆは、熱交換媒体（例えば冷媒）用の流路である。流路１８ｆは、供給装置（例えば、チラーユニット）からの熱交換媒体を、配管２３ａを介して受ける。この供給装置は、チャンバ１０の外部に設けられている。流路１８ｆに供給された熱交換媒体は、流路１８ｆを流れて、配管２３ｂを介して供給装置に戻される。熱交換媒体の供給装置は、プラズマ処理装置１の温度調整機構を構成する。
静電チャック２０は、基台１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及びチャック電極を有する。静電チャック２０の本体は、誘電体から形成されている。静電チャック２０及びその本体の各々は、略円盤形状を有しており、その中心軸線は軸線ＡＸである。チャック電極は、導体から形成された膜であり、静電チャック２０の本体内に設けられている。チャック電極は、スイッチを介して直流電源に接続されている。直流電源からの電圧がチャック電極に印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。
基板支持器１６は、その上に配置されるエッジリングＥＲを更に支持してもよい。エッジリングＥＲは、シリコン、炭化シリコン、又は石英から形成され得る。基板Ｗは、静電チャック２０上且つエッジリングＥＲによって囲まれた領域内に配置される。
プラズマ処理装置１は、ガス供給ライン２５を更に備えていてもよい。ガス供給ライン２５は、ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面（下面）との間の間隙に供給する。
プラズマ処理装置１は、筒状部２８及び絶縁部２９を更に備えていてもよい。筒状部２８は、チャンバ本体１２の底部から上方に延在している。筒状部２８は、支持体１５の外周に沿って延在している。筒状部２８は、導電性材料から形成されており、略円筒形状を有している。筒状部２８は、電気的に接地されている。絶縁部２９は、筒状部２８上に設けられている。絶縁部２９は、絶縁性を有する材料から形成されている。絶縁部２９は、例えば石英といったセラミックから形成されている。絶縁部２９は、略円筒形状を有している。絶縁部２９は、電極プレート１９の外周、基台１８の外周、及び静電チャック２０の外周に沿って延在している。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１６の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含んでいてもよい。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。一実施形態においては、天板３４は、シリコンから形成されている。天板３４は、複数のガス孔３４ａを提供している。複数のガス孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６は、その内部においてガス拡散室３６ａを提供している。支持体３６は、複数のガス孔３６ｂを更に提供している。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス孔３４ａにそれぞれ連通している。支持体３６は、ガス導入口３６ｃを更に提供している。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴ又は方法ＭＴＢで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１は、シールド４６を更に備えていてもよい。シールド４６は、チャンバ本体１２の内壁面に沿って着脱自在に設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
プラズマ処理装置１は、バッフル部材４８を更に備えていてもよい。バッフル部材４８は、基板支持器１６を囲む部材（例えば、筒状部２８）とシールド４６との間に設けられている。バッフル部材４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフル部材４８は、複数の貫通孔を提供している。バッフル部材４８の下方、且つ、チャンバ本体１２の底部には、排気口が設けられている。排気口には、排気装置５０が、排気管５２を介して接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、高周波電源６１及びバイアス電源６２を更に備えている。高周波電源６１は、高周波電力（以下、「高周波電力ＨＦ」という）を発生するように構成されている。高周波電力ＨＦは、プラズマの生成に適した周波数を有する。高周波電力ＨＦの周波数は、例えば２７ＭＨｚ以上、１００ＭＨｚ以下である。高周波電源６１は、整合器６１ｍを介して基板支持器１６内の電極に接続されている。整合器６１ｍは、高周波電源６１の負荷側のインピーダンスを、高周波電源６１の出力インピーダンスに整合させるための回路を有している。高周波電源６１は、一実施形態において、プラズマ生成部を構成している。高周波電源６１が接続される基板支持器１６内の電極は、基台１８であってもよい。この場合には、基台１８が下部電極を構成する。高周波電源６１が接続される基板支持器１６内の電極は、静電チャック２０内に設けられた電極であってもよい。なお、高周波電源６１は、整合器６１ｍを介して、上部電極３０に接続されていてもよい。
バイアス電源６２は、電気バイアスＥＢを基板支持器１６に周期的に印加するように構成されている。上述したように、電気バイアスＥＢは、直流電源によって発生される直流電圧に対する波形生成器を用いた波形整形により生成される電圧である。電気バイアスＥＢである電圧は、矩形パルス波形、三角波パルス波形、任意の波形を有し得る。電気バイアスＥＢである電圧の極性は、プラズマと基板Ｗとの間に電位差を与えて基板Ｗにイオンを引き込むように基板Ｗの電位が設定されれば、負であっても、正であってもよい。なお、バイアス電源６２から電気バイアスＥＢが印加される基板支持器１６内の電極は、基台１８であってもよい。この場合には、基台１８が下部電極を構成する。バイアス電源６２から電気バイアスＥＢが印加される基板支持器１６内の電極は、静電チャック２０内に設けられた電極であってもよい。
一実施形態では、上述したように、バイアス電源６２は、方法ＭＴの工程ＳＴｃ２において、電気バイアスＥＢとして、負の直流電圧を基板支持器１６に周期的に印加するように構成されている。バイアス電源６２からの負の直流電圧は、上述したように、周期ＣＹ内の期間ＰＡにおいて基板支持器１６に印加される。周期ＣＹ内の期間ＰＢにおいて、バイアス電源６２からの負の直流電圧の基板支持器１６に対する印加は、停止される。
一実施形態において、プラズマ処理装置１は、直流電源７０を更に備えていてもよい。直流電源７０は、上述した電気バイアスＤＣＳを上部電極３０に与えるように構成されている。即ち、直流電源７０は、電気バイアスＤＣＳとして、負の直流電圧を上部電極３０に周期的に印加するように構成されている。直流電源７０からの負の直流電圧は、上述したように、周期ＣＹ内の期間ＰＢにおいて上部電極３０に印加される。周期ＣＹ内の期間ＰＡにおいて、直流電源７０からの負の直流電圧の上部電極３０に対する印加は、停止されてもよい。或いは、期間ＰＡにおいて上部電極に印加される負の直流電圧の絶対値は、期間ＰＢにおいて上部電極に印加される負の直流電圧の絶対値よりも小さくてもよい。
プラズマ処理装置１は、制御部８０を更に備えていてもよい。制御部８０は、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１の各部を制御する。具体的に、制御部８０は、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置１の各部を制御する。制御部８０による制御により、レシピデータによって指定されたプロセスがプラズマ処理装置１において実行される。方法ＭＴ及び方法ＭＴＢは、制御部８０によるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において実行され得る。
プラズマ処理装置１を用いて基板Ｗに方法ＭＴ又は方法ＭＴＢが適用される場合には、工程ＳＴａにおいて、基板Ｗが基板支持器１６上に載置される。続く工程ＳＴｂでは、制御部８０は、上述した処理ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。続く工程ＳＴｃでは、制御部８０は、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。また、工程ＳＴｃでは、制御部８０は、チャンバ１０内で処理ガスからプラズマを生成するよう、プラズマ生成部を制御する。具体的に、制御部８０は、高周波電力ＨＦを供給するよう、高周波電源６１を制御する。また、工程ＳＴｃでは、制御部８０は、電気バイアスＥＢを基板支持器１６に周期的に印加するよう、バイアス電源６２を制御する。一実施形態では、制御部８０は、工程ＳＴｃにおいて、上述した電気バイアスＤＣＳとして、負の直流電圧を周期的に上部電極３０に印加するよう、直流電源７０を制御する。
プラズマ処理装置１を用いて基板Ｗに方法ＭＴＢが適用される場合には、工程ＳＴｄにおいて、制御部８０は、工程ＳＴｂからチャンバに供給されている処理ガスに含まれる六フッ化タングステンガスの供給を停止するよう、ガス供給部ＧＳを制御する。工程ＳＴｅにおいて、制御部８０は、シリコン含有膜ＳＦを更にエッチングするために、処理ガスに含まれる六フッ化タングステンガス以外の他のガスからプラズマを生成するよう、プラズマ生成部を制御する。具体的に、制御部８０は、高周波電力ＨＦを供給するよう、高周波電源６１を制御する。また、工程ＳＴｅにおいて、制御部８０は、電気バイアスＥＢを基板支持器１６に周期的に印加するよう、バイアス電源６２を制御する。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴにおいて用いられるプラズマ処理装置は、容量結合型以外の他のタイプのプラズマ処理装置であってもよい。そのようなプラズマ処理装置は、例えば、誘導結合型のプラズマ処理装置、電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理装置、又はマイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置である。
以下、方法ＭＴの評価のために行った実験について説明する。実験では、図３に示す基板Ｗと同様の構造を有するサンプル基板を準備した。実験では、プラズマ処理装置１を用いて、サンプル基板に方法ＭＴを適用した。実験では、シリコン酸化膜ＯＸの上面と下面との間の深さまで、シリコン含有膜ＳＦをエッチングした。実験で用いた処理ガスは、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガス、Ｏ２ガス、及びＷＦ６ガスの混合ガスであった。図１０は、実験においてエッチングされたサンプル基板の一部を概略的に示す断面図である。実験では、ＴＥＭ／ＥＤＸにより、図１０に示す領域ＲＢ及び領域ＲＳにおけるシリコン（Ｓｉ）とタングステン（Ｗ）の各々の濃度、即ち原子分率（Ａｔｏｍｉｃ ｆｒａｃｔｉｏｎ）を測定した。領域ＲＢは、凹部ＲＣを画成するシリコン酸化膜ＯＸの底面を含む。領域ＲＳは、凹部ＲＣを画成するシリコン酸化膜ＯＸの側面を含む。
図１１の（ａ）は、実験で得られた領域ＲＳにおけるシリコン（Ｓｉ）とタングステン（Ｗ）の各々の原子分率を示すグラフである。図１１の（ｂ）は、実験で得られた領域ＲＢにおけるシリコン（Ｓｉ）とタングステン（Ｗ）の各々の原子分率を示すグラフである。図１１の（ａ）において横軸は領域ＲＳの水平方向の位置を示しており、図１１の（ｂ）において横軸は領域ＲＢの水平方向の位置を示している。図１１の（ａ）に示すように、領域ＲＳでは、タングステンの濃度の大きなピークは検出されなかった。一方、図１１の（ｂ）に示すように、領域ＲＢでは、凹部ＲＣを画成する底面を含む箇所でタングステンの濃度の大きなピークが検出された。したがって、方法ＭＴによれば、凹部ＲＣを画成する底面を含む箇所で、一部のシリコン原子がタングステン原子で置換されることが確認された。
本開示は、以下に付記として示す実施形態を含む。
［付記１］
（ａ）シリコン酸化膜を含むシリコン含有膜を有する基板を準備する工程であり、該基板はチャンバ内に設けられた基板支持器上に載置される、該工程と、
（ｂ）六フッ化タングステンガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給する工程と、
（ｃ）前記処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする工程と、
を含み、
前記（ｃ）は、前記基板支持器に負の直流電圧を周期的に印加することを含む、
エッチング方法。
［付記２］
前記（ｃ）は、
前記エッチングにより前記シリコン含有膜に形成される凹部の底面において前記シリコン含有膜中の一部のシリコン原子をタングステン原子に置換することと、
前記一部のシリコン原子が前記タングステン原子によって置換された前記シリコン含有膜をエッチングすることと、
を含む、付記１に記載のエッチング方法。
［付記３］
前記（ｃ）は、前記基板支持器に前記負の直流電圧が印加されていないときに、前記基板支持器の上方に設けられた上部電極に負の直流電圧を印加することを含む、付記１又は２に記載のエッチング方法。
［付記４］
前記（ｃ）において前記基板支持器に前記負の直流電圧が印加されているときに、前記上部電極には前記負の直流電圧が印加されないか、或いは、前記基板支持器に前記負の直流電圧が印加されていないときに前記上部電極に印加される前記負の直流電圧の絶対値よりも小さい絶対値を有する負の直流電圧が前記上部電極に印加される、付記３に記載のエッチング方法。
［付記５］
前記（ｃ）における前記チャンバ内の圧力は、１．３３３Ｐａ未満に設定される、付記１～４の何れか一項に記載のエッチング方法。
［付記６］
前記処理ガスの流量に対する前記処理ガス中の前記六フッ化タングステンガスの流量の割合は、５体積％以下である、付記１～５の何れか一項に記載のエッチング方法。
［付記７］
前記処理ガスは、三フッ化窒素ガスを更に含む、付記１～６の何れか一項に記載のエッチング方法。
［付記８］
前記処理ガスの流量に対する前記処理ガス中の前記三フッ化窒素ガスの流量の割合は、前記処理ガス中の前記六フッ化タングステンガスの流量よりも多い、付記７に記載のエッチング方法。
［付記９］
前記処理ガスは、炭素及びフッ素を含有する前記ガスとして、フルオロカーボンガスを含む、付記１～８の何れか一項に記載のエッチング方法。
［付記１０］
前記シリコン含有膜は、シリコン窒化膜を更に含む、付記９に記載のエッチング方法。
［付記１１］
前記シリコン含有膜は、多結晶シリコン膜を更に含む、付記９に記載のエッチング方法。
［付記１２］
前記シリコン含有膜は、シリコン窒化膜を更に含み、
前記処理ガスは、炭素及びフッ素を含有する前記ガスとして、ハイドロフルオロカーボンガスを含む、
付記１～８の何れか一項に記載のエッチング方法。
［付記１３］
前記（ｃ）において、前記エッチングにより前記シリコン窒化膜に形成される側壁にタングステン含有膜が形成される、付記１０に記載のエッチング方法。
［付記１４］
前記シリコン含有膜は、前記シリコン酸化膜とシリコン窒化膜を有する積層膜を含み、
前記（ｃ）は、
前記負の直流電圧が前記基板支持器に印加される時間間隔の逆数であるバイアス周波数が第１の周波数に設定された状態で、前記シリコン窒化膜をエッチングすることと、
前記バイアス周波数が前記第１の周波数よりも大きい第２の周波数に設定された状態で、前記シリコン酸化膜をエッチングすることと、
を含む、付記１～８のいずれか一項に記載のエッチング方法。
［付記１５］
前記（ｃ）において、前記基板支持器の温度が０℃以上、１２０℃以下の温度に設定される、付記１～１４の何れか一項に記載のエッチング方法。
［付記１６］
前記（ｃ）において前記基板支持器に印加される前記負の直流電圧の絶対値は、１ｋＶ以上、２０ｋＶ以下である、付記１～１５の何れか一項に記載のエッチング方法。
［付記１７］
前記（ｃ）において前記基板支持器に周期的に印加される前記負の直流電圧は、５％以上、４０％以下のデューティ比を有し、
前記（ｃ）において前記負の直流電圧が前記基板支持器に印加される時間間隔の逆数であるバイアス周波数は、１００ｋＨｚ以上、１ＭＨｚ以下である、付記１～１６の何れか一項に記載のエッチング方法。
［付記１８］
前記基板は、下地領域又はエッチング停止層を更に有し、該エッチング方法は、
（ｄ）前記下地領域又は前記エッチング停止層が露出するときを含む期間において、前記処理ガスのうち六フッ化タングステンガスの供給を停止する工程と、
（ｅ）前記処理ガスに含まれる前記六フッ化タングステンガス以外の他のガスから生成したプラズマにより、前記シリコン含有膜をエッチングする工程と、
を更に含む、付記１～１７のいずれか一項に記載のエッチング方法。
［付記１９］
（ａ）シリコン酸化膜を含むシリコン含有膜を有する基板を準備する工程であり、該基板はチャンバ内に設けられた基板支持器上に載置される、該工程と、
（ｂ）六フッ化タングステンガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給する工程と、
（ｃ）前記処理ガスからプラズマを生成して、前記シリコン含有膜をエッチングする工程と、
を含み、
前記（ｃ）は、
前記エッチングにより前記シリコン含有膜に形成される凹部の底面において前記シリコン含有膜中の一部のシリコン原子をタングステン原子に置換することと、
前記一部のシリコン原子がタングステン原子によって置換された前記シリコン含有膜を除去するように前記基板を電気的にバイアスすることと、
を含む、
エッチング方法。
［付記２０］
チャンバと、
前記チャンバ内に設けられた基板支持器と、
六フッ化タングステンガス、炭素及びフッ素を含有するガス、並びに酸素含有ガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
負の直流電圧を前記基板支持器に周期的に印加するように構成されたバイアス電源と、
を備えるプラズマ処理装置。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、１６…基板支持器、１８…基台、６１…高周波電源、６２…バイアス電源、ＧＳ…ガス供給部、Ｗ…基板、ＳＦ…シリコン含有膜。

Claims (19)

  1. チャンバと、
    前記チャンバ内に設けられた基板支持器と、
    六フッ化タングステンガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
    前記プラズマを生成して前記基板支持器上の基板のシリコン含有膜をエッチングするときに、電気バイアスとして５％以上、４０％以下のデューティ比を有する直流電圧を前記基板支持器に１００ｋＨｚ以上、１ＭＨｚ以下のバイアス周波数の逆数である時間間隔で周期的に印加するように構成されたバイアス電源と、
    を備えるプラズマ処理装置。
  2. チャンバと、
    前記チャンバ内に設けられた基板支持器と、
    六フッ化タングステンガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
    前記プラズマを生成して前記基板支持器上の基板のシリコン含有膜をエッチングするときに、電気バイアスを前記基板支持器に周期的に印加するように構成されたバイアス電源であって、前記エッチングにより前記シリコン含有膜に形成される凹部の底面において前記シリコン含有膜中の一部のシリコン原子をタングステン原子に置換するとともに、前記一部のシリコン原子が前記タングステン原子によって置換された前記シリコン含有膜をエッチングするように構成されたバイアス電源と、
    を備えるプラズマ処理装置。
  3. 前記処理ガスの流量に対する前記処理ガス中の前記六フッ化タングステンガスの流量の割合は、５体積％以下である、請求項１又は２に記載のプラズマ処理装置。
  4. 前記処理ガスは、炭素及びフッ素を含有するガスを更に含む、請求項１～３の何れか一項に記載のプラズマ処理装置。
  5. 前記処理ガスは、炭素及びフッ素を含有する前記ガスとして、フルオロカーボンガスを含む、請求項４に記載のプラズマ処理装置。
  6. 前記シリコン含有膜はシリコン酸化膜を含み、
    前記処理ガスは、フルオロカーボンガスを更に含む、請求項１～４の何れか一項に記載のプラズマ処理装置。
  7. 前記シリコン含有膜はシリコン窒化膜を含み、
    前記処理ガスはハイドロフルオロカーボンガスを更に含む、請求項１～６の何れか一項に記載のプラズマ処理装置。
  8. 前記エッチングにより前記シリコン窒化膜に形成される側壁にタングステン含有膜が形成される、請求項７に記載のプラズマ処理装置。
  9. 前記処理ガスは、三フッ化窒素ガスを更に含む、請求項１～８の何れか一項に記載のプラズマ処理装置。
  10. 前記処理ガスの流量に対する前記処理ガス中の前記三フッ化窒素ガスの流量の割合は、前記処理ガス中の前記六フッ化タングステンガスの流量よりも多い、請求項９に記載のプラズマ処理装置。
  11. チャンバと、
    前記チャンバ内に設けられた基板支持器と、
    六フッ化タングステンガスを含む処理ガスを前記チャンバ内に供給するように構成されたガス供給部と、
    前記チャンバ内で前記処理ガスからプラズマを生成するように構成されたプラズマ生成部と、
    前記基板支持器に電気バイアスを周期的に印加するように構成されたバイアス電源と、
    を備え、
    （ａ）前記ガス供給部が、前記処理ガスを前記チャンバ内に供給し、
    （ｂ）前記プラズマ生成部が、前記処理ガスからプラズマを生成して、前記基板支持器上の基板のシリコン含有膜をエッチングし、
    前記（ｂ）において、前記バイアス電源が、前記基板支持器に前記電気バイアスを周期的に印加し、
    前記シリコン含有膜は、シリコン酸化膜とシリコン窒化膜を有する積層膜を含み、
    前記（ｂ）において前記シリコン窒化膜をエッチングするために、前記バイアス電源が、前記電気バイアスが前記基板支持器に印加される時間間隔の逆数であるバイアス周波数を第１の周波数に設定し、
    前記（ｂ）において前記シリコン酸化膜をエッチングするために、前記バイアス電源が、前記バイアス周波数を前記第１の周波数よりも大きい第２の周波数に設定する、
    プラズマ処理装置。
  12. 前記シリコン含有膜をエッチングするときに、前記基板支持器の温度が０℃以上、１２０℃以下の温度に設定される、請求項１～１１の何れか一項に記載のプラズマ処理装置。
  13. 前記基板は、下地領域又はエッチング停止層を更に有し、
    （ｃ）前記下地領域又は前記エッチング停止層が露出するときを含む期間において、前記ガス供給部が、前記処理ガスにおける前記六フッ化タングステンガスの供給を停止し、
    （ｄ）前記プラズマ生成部が、前記処理ガスに含まれる前記六フッ化タングステンガス以外の他のガスからプラズマを生成して、前記シリコン含有膜をエッチングする、
    請求項１～１２の何れか一項に記載のプラズマ処理装置。
  14. 前記プラズマ生成部は、前記基板支持器に接続された高周波電源である、請求項１～１３の何れか一項に記載のプラズマ処理装置。
  15. 前記チャンバの排気口に接続された排気装置を更に備え、
    前記排気装置は、前記シリコン含有膜をエッチングするときに、前記チャンバ内の圧力を１．３３３Ｐａ未満に設定するように構成されている、
    請求項１～１４の何れか一項に記載のプラズマ処理装置。
  16. 前記バイアス電源は、前記電気バイアスとして、負の直流電圧を前記基板支持器に周期的に印加するように構成されている、請求項１～１５の何れか一項に記載のプラズマ処理装置。
  17. 前記シリコン含有膜をエッチングするときに、前記基板支持器に印加される前記負の直流電圧の絶対値は、１ｋＶ以上、２０ｋＶ以下である、請求項１６に記載のプラズマ処理装置。
  18. 前記基板は、前記シリコン含有膜上にマスクを有する、請求項１～１７の何れか一項に記載のプラズマ処理装置。
  19. 前記マスクは、有機材料から形成されている、請求項１８に記載のプラズマ処理装置。
JP2023110641A 2020-10-30 2023-07-05 プラズマ処理装置 Active JP7556099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024157382A JP2024167422A (ja) 2020-10-30 2024-09-11 プラズマ処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020182345 2020-10-30
JP2020182345 2020-10-30
JP2021163664A JP7309799B2 (ja) 2020-10-30 2021-10-04 エッチング方法及びプラズマ処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021163664A Division JP7309799B2 (ja) 2020-10-30 2021-10-04 エッチング方法及びプラズマ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024157382A Division JP2024167422A (ja) 2020-10-30 2024-09-11 プラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2023118883A JP2023118883A (ja) 2023-08-25
JP7556099B2 true JP7556099B2 (ja) 2024-09-25

Family

ID=81362488

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023110641A Active JP7556099B2 (ja) 2020-10-30 2023-07-05 プラズマ処理装置
JP2024157382A Pending JP2024167422A (ja) 2020-10-30 2024-09-11 プラズマ処理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024157382A Pending JP2024167422A (ja) 2020-10-30 2024-09-11 プラズマ処理装置

Country Status (5)

Country Link
US (1) US12198937B2 (ja)
JP (2) JP7556099B2 (ja)
KR (1) KR20220058433A (ja)
CN (1) CN114446778A (ja)
TW (1) TW202232567A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
US20240332029A1 (en) * 2023-03-28 2024-10-03 Tokyo Electron Limited High aspect ratio contact etching with additive gas

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192876A (ja) 2018-04-27 2019-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2019192874A (ja) 2018-04-27 2019-10-31 東京エレクトロン株式会社 エッチング装置、及びエッチング方法
US20200090945A1 (en) 2018-06-26 2020-03-19 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US20200126804A1 (en) 2018-10-19 2020-04-23 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3d nand etch
WO2020145051A1 (ja) 2019-01-09 2020-07-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950984A (ja) 1995-08-07 1997-02-18 Hitachi Ltd 表面処理方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192876A (ja) 2018-04-27 2019-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2019192874A (ja) 2018-04-27 2019-10-31 東京エレクトロン株式会社 エッチング装置、及びエッチング方法
US20200090945A1 (en) 2018-06-26 2020-03-19 Lam Research Corporation Method of achieving high selectivity for high aspect ratio dielectric etch
US20200126804A1 (en) 2018-10-19 2020-04-23 Lam Research Corporation Reduction of sidewall notching for high aspect ratio 3d nand etch
WO2020145051A1 (ja) 2019-01-09 2020-07-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Also Published As

Publication number Publication date
JP2023118883A (ja) 2023-08-25
TW202232567A (zh) 2022-08-16
JP2024167422A (ja) 2024-12-03
KR20220058433A (ko) 2022-05-09
CN114446778A (zh) 2022-05-06
US20220139719A1 (en) 2022-05-05
US12198937B2 (en) 2025-01-14

Similar Documents

Publication Publication Date Title
US11380551B2 (en) Method of processing target object
KR102358732B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP6382055B2 (ja) 被処理体を処理する方法
JP7556099B2 (ja) プラズマ処理装置
US20140144876A1 (en) Plasma etching method
US20180158684A1 (en) Method of processing target object
US9735027B2 (en) Method for etching organic film
US20120149206A1 (en) Plasma etching method and computer-readable storage medium
KR101858324B1 (ko) 플라즈마 에칭 방법
JP7604145B2 (ja) 基板処理方法及びプラズマ処理装置
JP2020088174A (ja) エッチング方法及び基板処理装置
US12154790B2 (en) Etching method and plasma processing apparatus
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2022074000A5 (ja)
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
JP7577546B2 (ja) 基板処理方法及びプラズマ処理装置
JP7524003B2 (ja) エッチング方法及びプラズマ処理装置
JP2024177528A (ja) 基板処理方法及びプラズマ処理装置
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240911

R150 Certificate of patent or registration of utility model

Ref document number: 7556099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150