[go: up one dir, main page]

KR20080006457A - 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 - Google Patents

플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 Download PDF

Info

Publication number
KR20080006457A
KR20080006457A KR1020070066808A KR20070066808A KR20080006457A KR 20080006457 A KR20080006457 A KR 20080006457A KR 1020070066808 A KR1020070066808 A KR 1020070066808A KR 20070066808 A KR20070066808 A KR 20070066808A KR 20080006457 A KR20080006457 A KR 20080006457A
Authority
KR
South Korea
Prior art keywords
plasma
etching
high frequency
plasma etching
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070066808A
Other languages
English (en)
Inventor
노부히로 와다
히코이치로 사사키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20080006457A publication Critical patent/KR20080006457A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

소정의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우에도, 양호한 개구성 및 선택성을 양립할 수 있는 다음과 같은 플라즈마 에칭 방법을 제공한다. 처리용기(10)내에 에칭 대상의 산화막, 패턴화된 포토레지스트가 순차적으로 형성된 반도체 웨이퍼(W)를 반입하여, 하부전극(16)에 탑재하여, 처리용기(10) 내에 처리 가스로서 CxFy, 희가스, O2를 포함하는 것을 공급한다. 또한 상부전극(34)에 플라즈마 생성용의 고주파를 인가하고, 하부 전극(16)에 바이어스용의 고주파를 인가하여, 처리 가스의 플라즈마를 생성한다. 산화막을 에칭함에 있어서, 웨이퍼온도나 패턴형상 등의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우에, 상부전극(34)에, 양호한 에칭개구성를 얻을 수 있도록 소정의 직류 전압을 인가한다.

Description

플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체{PLASMA ETCHING METHOD AND COMPUTER-READABLE STORAGE MEDIUM}
[도 1] 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일예를 나타내는 개략단면도
[도 2] 도 1의 플라즈마 에칭 장치에 있어서 제 1 고주파 전원에 접속된 정합기의 구조를 도시한 도.
[도 3] 본 발명의 1실시 형태의 실시에 이용되는 반도체 웨이퍼(W)의 구조를 나타내는 단면도.
[도 4] 반도체 웨이퍼의 온도를 상승시켰을 때에 발생하는 에칭스탑을 설명하기 위한 도.
[도 5] 도 4와 같은 에칭스탑이 발생하는 온도에서 상부 전극에 직류 전압을 인가하여 산화막을 에칭 했을 때의 상태를 나타내는 단면도.
[도 6] 직류 전압을 인가함으로써 에칭 때의 개구성이 양호하게 되는 메카니즘을 설명하기 위한 모식도.
[도 7] 도 1의 플라즈마 처리 장치에 있어서, 상부 전극에 직류 전압을 인가했을 때의 Vdc 및 플라즈마 시스 두께의 변화를 도시한 도면.
[도 8] 반도체 웨이퍼온도를 변화시킨 경우의 에칭에 의한 개구성 및 직류 전압을 인가한 경우의 에칭에 의한 개구성의 실험 결과를 나타내는 모식도.
[도 9] 선택비에 있어서, flat와 facet의 정의를 설명하기 위한 도.
[도 10] 본 발명의 다른 실시형태의 실시에 이용되는 반도체 웨이퍼(W)의 구조를 나타내는 단면도.
[도 11] 홀과 트랜치의 에칭의 개구성의 차이를 설명하기 위한 단면도.
[도 12] 상부 전극에 직류 전압을 인가하여 산화막을 에칭 했을 때의 홀 및 트랜치의 상태를 나타내는 단면도.
[도 13] 홀 및 트랜치의 에칭에 있어서의 개구성을, 상부 전극에 직류 전압을 인가하지 않는 경우와 인가하는 경우를 비교한 실험의 결과를 설명하기 위한 모식도.
[도 14] 본 발명의 실시에 적용이 가능한 다른 타입의 플라즈마 에칭 장치의 예를 도시한 개략도.
[도 15] 본 발명의 실시에 적용이 가능한 또한 다른 타입의 플라즈마 에칭 장치의 예를 도시한 개략도.
도면의 주요 부분에 대한 부호의 설명
10 챔버(처리용기) 90 제 2 고주파 전원
6 서셉터(하부 전극) 91 GND 블록
34 상부 전극 101,201 Si 기판
44 급전막대 102,203 에칭스탑막
46, 88 정합기 103,204 산화막
48 제 1 고주파 전원 104,205 반사방지막(BARC)
50 가변직류 전원 105,206 포토레지스트막
51 컨트롤러 107,207 홀
52 온오프 스위치 107a, 207a, 208a 숄더부
66 처리 가스 공급원 208 트랜치
84 배기 장치 W 반도체 웨이퍼(피 처리 기판)
본 발명은 산화막의 플라즈마 에칭, 예컨대 고 어스펙트비 콘택트(HARC) 프로세스에 바람직한 플라즈마 에칭 방법 및 그와 같은 플라즈마 에칭 방법을 실행하는 제어 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체에 관한 것이다.
반도체 디바이스의 제조 공정에 있어서는 피 처리 기판인 반도체 웨이퍼에 대하여, 포토리소그래피공정에 의해 포토레지스트 패턴을 형성하여, 이것을 마스크로 하여 에칭을 하고 있다.
최근, 반도체 디바이스의 미세화가 점점 진행하여, 에칭에 있어서도 점점 미세가공이 요구되고 있고, 예컨대 고 어스펙트 비 콘택트(HARC) 프로세스에 있어서, 산화막에 형성되는 홀이나 트랜치의 어스펙트 비가 점점 커져가고 있으며, 이 때문에 산화막의 에칭에 있어서 매우 큰 선택비 및 매우 양호한 개구성이 요구되고 있다.
이러한 요구에 대하여, 특허문헌1에서는, 상부 전극 및 하부 전극을 대향하여 마련한 평행 평판형의 플라즈마 에칭 장치를 이용하여, 하부 전극에 반도체 웨이퍼를 탑재하고, 에칭 가스로서 C5F8나 C4F6 등의 플루오로카본계의 가스, 산소 가스 및 Ar 등의 희가스를 이용하여, 저압 하에서 에칭 가스의 대유량화에 의해 에칭 가스의 챔버 내 체재 시간을 규정하여 플라즈마 에칭을 함으로써, 선택비 및 개구성을 향상시킬 수 있는 기술이 제안되고 있다.
(특허문헌1) 일본국 특허공개 2002-25979호 공보
그러나 상기 특허문헌1에서는, 에칭 조건에 따라서는 반드시 소망하는 개구성를 얻을 수 없는 경우가 발생한다. 예컨대, 반도체 웨이퍼의 온도(하부 전극온도)가 낮은 경우(예컨대 0℃인 경우)에는 양호한 개구성이며 또한 마스크에 대한 선택비도 높지만, 웨이퍼 온도가 상승하면 개구성이 나빠져, 소정 온도 이상에서 에칭이 도중에 멈추는 에칭스탑이 발생해 버린다. 또한, 패턴형상에 따라서도 개구성이 달라, 홀에서는 충분히 바닥부까지 에칭이 가능한 한편, 라인형상, 예컨대 트랜치에서는 에칭스탑이 발생해 버린다.
에칭스탑이 발생한 경우의 대처법으로서, 희석 가스나 O2 가스를 증가시키는 것을 생각할 수 있지만, 모두 선택비가 저하하는 방향이며, 바람직하지 못하다.
본 발명은 이러한 사정에 따라 이루어진 것으로서, 소정의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우이더라도, 양호한 개구성 및 선택성을 양립할 수 있는 플라즈마 에칭 방법을 제공하는 것을 목적으로 한다.
또한, 이러한 플라즈마 에칭 방법을 실행시키는 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부 전극과 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 상부 전극 또는 하부 전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 상기 하부 전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하고, 상기 처리용기 내에 공급된 처리 가스를 플라즈마 화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하고, 상기 처리 가스로서 CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 것을 이용하여, 이 처리 가스를 상기 처리용기 내에 공급하면서, 상기 상부 전극 또는 상기 하부 전극에 고주파 전력을 인가하여 상기 처리 가스의 플라즈마를 생성하고, 또한 상기 하부 전극에 바이어스용의 고주파 전력을 인가하면서, 기판에 형성된 산화막 을 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 소정의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우에, 상기 상부 전극에, 양호한 에칭 개구성를 얻을 수 있도록 소정의 직류 전압을 인가하는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
본 발명은 또한, 내부가 진공 배기 가능한 처리 용기 내에, 기판의 탑재대로서 기능하는 하부 전극과, 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하고, 상기 처리용기 내에 공급된 처리 가스를 플라즈마 화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하고, 상기 처리 가스로서 CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 것을 이용하고, 이 처리 가스를 상기 처리 용기 내에 공급하면서, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하면서, 기판에 형성된 산화막을 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서, 소정의 에칭 조건이, 에칭 개구성이 낮게 될 수 있는 경우에, 상기 상부 전극에, 양호한 에칭 개구성를 얻을 수 있도록 소정의 직류 전압을 인가하는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 어느 하나의 구성에 있어서, 상기 소정의 에칭 조건으로는, 기판의 온도를 들 수 있으며, 이러한 개구성이 낮아지는 온도로서는, 상기 기판의 온도가 20℃ 이상, 또한 40℃ 이상을 들 수 있다.
또한, 상기 소정의 에칭 조건으로서는, 에칭 패턴의 형상을 들 수 있어, 이 러한 개구성이 낮아지는 패턴형상으로서는, 상기 에칭 패턴이 라인형상의 것을 포함하는 것을 들 수 있다. 또한, 상기 에칭 패턴이 이러한 라인형상의 그 외에 홀형상의 것을 포함하고 있는 경우에, 모두 소정 값 이상의 깊이로 에칭 되도록 하는 것이 바람직하다.
또한, 상기 CxFy는, x가 4이상, y가 6이상인 것이 바람직하고, 구체적으로는, 상기 CxFy로서, C4F6, C5F8 및 C4F8로부터 선택되는 1종, 또는 2종 이상의 혼합 가스를 들 수 있다. 또한, 상기 희가스는 Ar 또는 Xe 또는 Ar와 Xe의 혼합 가스를 적합하게 이용할 수 있다.
본 발명은 또한, 내부가 진공 배기 가능한 처리 용기 내에, 기판의 탑재대로서 기능하는 하부 전극과, 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 상부 전극 또는 하부 전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하여, 또한 상기 하부 전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하거나, 또는, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여, 상기 처리용기 내에 공급된 처리 가스를 플라즈마 화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 제어하기 위한, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 제어 프로그램은 실행 시에, 상기 에칭 방법이 행하여지도록 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체를 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다.
도 1은, 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 일례를 나타내는 개략단면도이다.
이 플라즈마 에칭 장치는, 용량 결합형 평행평판 플라즈마 에칭 장치로서 구성되어 있으며, 예컨대 표면이 양극산화 처리된 알루미늄으로 이루어진 대략 원통 형상의 챔버(10)(처리용기)를 가지고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 바닥부에는 세라믹 등으로 이루어진 절연판(12)을 거쳐서 원주 형상의 서셉터지지대(14)가 배치되어, 이 서셉터지지대(14)의 위에 예컨대 알루미늄으로 이루어진 서셉터(16)가 설치된다. 서셉터(16)는 하부 전극을 구성하여, 그 위에 피 처리 기판인 반도체 웨이퍼(W)가 탑재된다.
서셉터(16)의 상면에는, 반도체 웨이퍼(W)를 정전력으로 흡착 유지하는 정전척(18)이 설치되어 있다. 이 정전척(18)은, 도전막으로 이루어진 전극(20)을 한 쌍의 절연층 또는 절연 시트로 끼운 구조를 가지는 것이며, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 반도체 웨이퍼(W)가 정전척(18)에 흡착 유지된다.
정전척(18)(반도체 웨이퍼(W))의 주위에서 서셉터(16)의 상면에는, 에칭의 균일성을 향상시키기 위한, 예컨대 실리콘으로 이루어지는 도전성의 포커스링(24)(보정링)이 배치되어 있다. 서셉터(16) 및 서셉터지지대(14)의 측면에는, 예컨대 석영으로 이루어지는 원통 형상의 내벽부재(26)가 설치되어 있다.
서셉터지지대(14)의 내부에는, 예컨대 원주상에 냉매실(28)이 설치되어 있다. 이 냉매실에는, 외부에 마련된 도시하지 않는 칠러 유닛으로부터 배관(30a, 30b)을 거쳐서 소정온도의 냉매, 예컨대 냉각물이 순환 공급되어, 냉매의 온도에 따라 서셉터상의 반도체 웨이퍼(W)의 처리온도를 제어할 수 있다.
또한, 도시하지 않는 열전도 가스 공급기구부터의 열전도 가스, 예컨대 He 가스가 가스 공급라인(32)을 거쳐서 정전척(18)의 상면과 반도체 웨이퍼(W)의 이면 사이에 공급된다.
하부 전극인 서셉터(16)의 위쪽에는, 서셉터(16)와 대향하도록 평행하게 상부전극(34)이 설치되어 있다. 그리고 상부 및 하부 전극(34,16)사이의 공간이 플라즈마 생성공간이 된다. 상부전극(34)은, 하부 전극인 서셉터(16)상의 반도체 웨이퍼(W)와 대향하여 플라즈마 생성공간과 접하는 면, 즉 대향면을 형성한다.
이 상부전극(34)은, 절연성차폐부재(42)을 거쳐서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 토출 구멍(37)을 갖는 전극판(36)과, 이 전극판(36)을 착탈 자유롭게 지지하여, 도전성 재료, 예컨대 표면이 양극산화 처리된 알루미늄으로 이루어지는 수냉구조의 전극지지체(38)에 의해 구성되어 있다. 전극판(36)은, 줄(Joul)열이 적은 저 저항의 도전체 또는 반도체가 바람직하고, 또한, 후술하는 바와 같이 레지스트를 강화하는 관점에서는 실리콘 함유물질이 바람직하다. 이러한 관점에서, 전극판(36)은 실리콘이나 SiC로 구성되는 것이 바람직하다. 전극지지체(38)의 내부에는 가스확산실(40)이 마련되어, 이 가스확산실(40)로부터는 가스 토출 구멍(37)에 연통하는 다수의 가스통류구멍(41)이 아래쪽으로 연장하고 있다.
전극지지체(38)에는 가스확산실(40)에 처리 가스를 도입하는 가스도입구(62)가 형성되어 있으며, 이 가스도입구(62)에는 가스공급관(64)이 접속되어, 가스공급관(64)에는 처리 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는, 상류 측으로부터 순서대로 매스플로우 컨트롤러(MFC)(68) 및 개폐밸브(70)가 설치되어 있다 (MFC의 대신에 FCS라도 좋다). 그리고 처리 가스 공급원(66)으로부터, 에칭을 위한 처리 가스가 가스 공급관(64)으로부터 가스확산실(40)에 도달하여, 가스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 샤워 형상으로 플라즈마 생성공간에 토출된다. 즉, 상부전극(34)은 처리 가스를 공급하기 위한 샤워 헤드로서 기능한다.
한편, 상부전극(34)에는 정합기(46) 및 급전막대(44)를 거쳐서, 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은 10 MHz 이상의 주파수, 예컨대 60 MHz의 고주파 전력을 출력한다. 정합기(46)는 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다. 정합기(46)의 출력 단자는 급전막대(44)의 상단에 접속되어 있다.
한편, 상기 상부전극(34)에는, 제 1 고주파 전원(48)외에 가변직류 전원(50)이 전기적으로 접속되어 있다. 가변직류 전원(50)은 바이폴라 전원이어도 좋다. 구체적으로는, 이 가변직류 전원(50)은, 상기 정합기(46) 및 급전막대(44)를 거쳐서 상부전극(34)에 접속되어 있으며, 온오프 스위치(52)에 의해 급전의 온오프가 가능하게 되어 있다. 가변직류 전원(50)의 극성 및 전류전압 및 온오프 스위치(52)의 온오프는 콘트롤러(51)에 의해 제어되도록 되어 있다.
정합기(46)는, 도 2에 도시하는 바와 같이 제 1 고주파 전원(48)의 급전라인(49)으로부터 분기하여 마련된 제 1 가변 콘덴서(54)와, 급전라인(49)의 그 분기점의 하류 측에 마련된 제 2 가변 콘덴서(56)를 가지고 있으며, 이들에 의해 상기 기능을 발휘한다. 또한 정합기(46)에는, 직류 전압 전류(이하, 단지 직류 전압이라고 함)가 상부전극(34)에 유효하게 공급 가능 하도록, 제 1 고주파 전원(48)부터의 고주파(예컨대 60 MHz) 및 후술하는 제 2 고주파 전원으로부터의 고주파(예컨대 2 MHz)를 트랩 하는 필터(58)가 설치된다. 즉, 가변직류 전원(50)으로부터의 직류 전류가 필터(58)을 거쳐서 급전라인(49)에 접속된다. 이 필터(58)는 코일(59)과 콘덴서(60)로 구성되어 있으며, 이들에 의해 제 1 고주파 전원(48)으로부터의 고주파 및 후술하는 제 2 고주파 전원으로부터의 고주파가 트랩 된다.
챔버(10)의 측벽으로부터 상부전극(34)의 높이 위치보다도 위쪽으로 연장하도록 원통 형상의 접지 도체(10a)가 마련되어 있으며, 이 원통 형상 접지도체(10a)의 천장 벽 부분은 통형상의 절연 부재(44a)에 의해 상부 급전막대(44)로부터 전기적으로 절연 되어 있다.
하부 전극인 서셉터(16)에는, 정합기(88)를 거쳐서 제 2 고주파 전원(90)이 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극인 서셉터(16)에 고주파 전력이 공급됨으로써, 반도체 웨이퍼(W) 측 에 이온이 인입된다. 제 2 고주파 전원(90)은, 300 KHz～13.56 MHz의 범위내의 주파수, 예컨대 2 MHz의 고주파 전력을 출력한다. 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10)내에 플라즈마가 생성되어 있을 때 제 2 고주파 전원(90)의 내부 임피던스와 부하 임피던스가 외관상 일치되도록 기능한다.
상부전극(34)에는, 제 1 고주파 전원(48)으로부터의 고주파(예컨대 60 MHz)는 통과시키지 않고 제 2 고주파 전원(90)으로부터의 고주파(예컨대 2 MHz)를 그라운드로 통과시키기 위한 로우 패스 필터(92)(LPF)가 전기적으로 접속되어 있다. 이 로우패스 필터(LPF)(92)는, 바람직하게는 LR 필터 또는 LC 필터로 구성되지만, 1개의 도선만이라도 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)에 대해서는 충분히 큰 리액턴스를 부여할 수 있기 때문에, 그것으로 해결 할 수 있다. 한편, 하부전극인 서셉터(16)에는, 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)를 그라운드에 통과시키기 위한 하이패스 필터(94)(HPF)가 전기적으로 접속되어 있다.
챔버(10)의 바닥부에는 배기부(80)가 마련되어, 이 배기구(80)에 배기관(82)을 거쳐서 배기장치(84)가 접속되어 있다. 배기 장치(84)는, 터보분자 펌프 등의 진공 펌프를 가지고 있으며, 챔버(10) 내를 소망하는 진공도까지 감소 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반출입구(85)가 마련되 어 있으며, 이 반입출구(85)는 게이트 밸브(86)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭 부생물(데포)가 부착하는 것을 방지하기 위한 데포 실드(11)가 착탈 자유롭게 설치된다. 즉, 데포 실드(11)가 챔버벽을 구성하고 있다. 또한, 데포실드(11)는, 내벽부재(26)의 외주에도 설치되어 있다. 챔버(10)의 바닥부의 챔버벽측의 데포 실드(11)와 내벽부재(26)측의 데포 실드(11) 사이에는 배기 플레이트(83)가 설치되어 있다. 데포 실드(11) 및 배기 플레이트(83)로서는, 알루미늄재에 Y2O3 등의 세라믹을 피복한 것을 적합하게 이용할 수 있다.
데포 실드(11)의 챔버 내벽을 구성하는 부분의 웨이퍼(W)와 거의 같은 높이 부분에는, 그라운드에 DC 적으로 접속된 도전성부재(91)(GND 블록)가 마련되어 있고, 이에 따라 이상 방전 방지 효과를 발휘한다.
플라즈마 처리 장치의 각 구성부는 제어부(95)(전체 제어 장치)에 접속되어 제어되는 구성으로 되어있다. 또한, 제어부(95)에는, 공정 관리자가 플라즈마 처리 장치를 관리하기 위해서 커맨드의 입력조작 등을 하는 키보드나, 플라즈마 처리 장치의 가동 상황을 가시화하고 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(96)가 접속되어 있다.
또한, 제어부(95)에는, 플라즈마 처리 장치로 실행되는 각종 처리를 제어부(95)의 제어로써 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기 억부(97)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM, DVD 등의 휴대용 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 기억부(97)의 소정위치에 세트하도록 되어 있어도 좋다.
그리고 필요에 따라, 사용자 인터페이스(96)로 부터의 지시 등으로 임의의 레시피를 기억부(97)로부터 호출하여 제어부(95)에 실행시킴으로써 제어부(95)의 제어 하에서 플라즈마 처리 장치에서 소망하는 처리가 행하여진다.
다음으로, 이와 같이 구성되는 플라즈마 에칭 장치에 의해 실시되는, 본 발명의 1실시형태에 관한 플라즈마 에칭 방법에 대하여 설명한다.
여기서는, 피 처리체인 반도체 웨이퍼 (W)로서, 도 3에 도시하는 바와 같이 Si 기판(101) 위에 에칭스탑막(102), 에칭 대상인 산화막(103), 반사방지막(104)(BARC), 포토레지스트막(105)을 순차적으로 형성한 뒤, 포토리소그래피에 의해 포토레지스트막(105)에 소정 패턴을 형성한 것을 이용하여, 포토레지스트막(105)을 마스크로서 에칭 대상인 산화막(103)을 도 1의 플라즈마 에칭 장치를 이용하여 에칭하여 홀을 형성한다.
본 실시형태에 있어서의 에칭 대상막인 산화막(103)으로는, 예컨대 테트라에톡시실란(TEOS)을 원료로서 성막한 것이나, 유리막(BPSG 또는 PSG) 등을 이용할 수 있다. 이 산화막(103)의 두께는 적절히 설정되며, 예컨대 0.5～4.0m 정도이다.
에칭 스탑막(102)은 SiN이나 SiC에서 구성되고, 그 두께는, 20～100nm 정도이다. 반사방지막(104)(BARC)으로서는 SiON 막이나 유기계인 것을 이용할 수 있고, 그 두께는 20～100nm 정도이다. 포토레지스트막(105)은, 전형적으로는 ArF 레 지스트이며, 그 두께는 100～400 nm 정도이다.
에칭 처리에 있어서는, 우선, 게이트밸브(86)를 열린 상태로 하여, 반출입구(85)를 거쳐서 상기 구조를 갖는 반도체 웨이퍼(W)를 챔버(10) 내에 반입하여, 서셉터(16) 상에 탑재한다. 그리고 처리 가스 공급원(66)으로 부터 에칭을 위한 처리 가스를 소정의 유량으로 가스 확산실(40)로 공급하여, 가스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 챔버(10) 내로 공급하면서, 배기 장치(84)에 의해 챔버(10) 내를 배기하고, 그 안의 압력을 예컨대 2.67～6.67 Pa(20~50 mTorr)의 범위내의 설정 값으로 한다.
여기서, 산화막(103)을 에칭하기 위한 처리 가스로서는, CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 것을 이용한다. CxFy는 엣첸트로서의 기능을 가지는 점 외에, 데포를 공급하여 선택비를 상승시키는 기능을 갖는다. CxFy로서는 x가 4 이상, y가 6 이상이 바람직하며, C4F6, C5F8 및 C4F8로부터 선택되는 1종, 또는 2종 이상의 혼합 가스를 적합하게 이용할 수 있다. 이들 중에서는 특히 C4F6가 바람직하다. CxFy의 구체적인 유량으로는, 10～50 mL/min(표준 상태로 환산한 유량(sccm))인 것이 바람직하다.
O2 가스는, 과잉 데포를 제거하여, 에칭홀의 빠짐성(개구성)을 확보하기 위한 것이고, 유량비로 처리 가스 전체의 1～20 %를 첨가하는 것이 바람직하다. 구체적인 유량으로는 10～60 mL/min(sccm)인 것이 바람직하다.
희가스는, CxFy에 대한 캐리어 가스 또는 희석 가스로서 기능하는 것이며, 처리 가스의 밸런스를 맞추어 데포나 불소(F)를 컨트롤하기 위해서 첨가하는 것이며, 유량비로 처리 가스 전체의 60～98 %를 첨가하는 것이 바람직하다. 구체적인 유량으로는 350～1200 mL/min(sccm)인 것이 바람직하다. 희가스로서는 Ar 또는 Xe 또는 Ar와 Xe의 혼합 가스를 적합하게 이용할 수 있다. 희가스로서 이 외에 Kr을 이용하여도 좋다.
처리 가스로서는, 상기 CxFy, 희가스, O2 외의 가스를 포함하고 있어도 좋다. 예컨대, 이들에 하이드로플루오로카본계 가스, 즉 CHxFy(x, y는 1 이상의 정의 정수)를 부여할 수 있다. 이에 따라, 하지가 질화막인 경우에, 질화막까지도 함께 에칭 할 수 있다.
이와 같이 챔버(10) 내에 에칭을 위한 처리 가스를 도입한 상태에서, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부전극(34)에 인가함과 함께, 제 2 고주파 전원(90)으로부터 인입용의 고주파를 소정의 파워로 하부 전극인 서셉터(16)에 인가하고, 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류 전압을 정전척(18)의 전극(20)에 인가하여 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부전극(34)의 전극판(36)에 형성된 가스토출 구멍(37)으로부터 토출된 처리 가스는, 고주파 전력에 의해 발생한 상부전극(34)과 하부 전극인 서셉터(16) 간의 글로우 방전 중에 플라즈마 화하여, 이 플라즈마로 생성되는 래디컬이나 이온에 의해, 포드레지스트막(105)을 마스크로 하여 산화막(103)이 에칭되어 홀이 형성된 다.
상부전극(34)에는 높은 주파수 영역(예컨대, 10 MHz 이상)의 고주파 전력을 공급하기 때문에, 플라즈마를 바람직한 상태로 고밀도 화할 수 있어, 보다 저압의 조건하에서도 고밀도플라즈마를 형성할 수 있다.
여기서, 이와 같이 고주파 전력만을 인가하여, 상기 처리 가스를 이용하여 산화막을 에칭하는 경우에, 반도체 웨이퍼(W)의 온도에 의해서 홀의 개구성(빠짐성)이 다르다. 반도체 웨이퍼(W)의 온도가 낮은 경우, 예컨대 0℃의 경우에 소정깊이까지 에칭 할 수 있었던 경우일지라도, 반도체 웨이퍼(W)의 온도가 높아지면 홀의 개구성이 나빠져, 도 4에 도시하는 바와 같이 에칭 대상막의 에칭 도중에 에칭홀(107)의 에칭이 정지하는, 이른바 에칭스탑이 발생하는 경우가 있다. 이것은 데포의 부착계수가 변하여, 홀 내에 데포가 들어가기 때문이다. 이러한 개구성이 낮은 상태는 다른 조건에도 의하지만, 20℃에서 발생하는 경우가 있으며, 40℃에서 현저해진다. 즉, 반도체 웨이퍼(W)의 온도(하부 전극온도)가 20℃ 이상, 특히 40℃ 이상에서 에칭 스탑 등의 개구성이 낮은 상태가 발생한다.
이것에 대하여, 본 실시형태에서는, 플라즈마를 생성할 때에 가변직류 전원(50)으로부터 소정의 극성 및 크기의 직류 전압을 상부전극(34)에 인가한기 때문에, 개구성이 양호해지며, 도 5에 도시하는 바와 같이 에칭스탑이 발생하지 않고 홀(107)을 에칭 대상막인 산화막(103)을 관통한 것으로 할 수 있다. 이때의 직류 전압의 절대 값은 800～1500 V가 바람직하다.
이와 같이 상부전극(34)에 직류 전압을 인가하는 것에 의해 홀(107)의 개구 성이 양호하게 되는 것은, 상부전극(34)에 직류 전압을 인가하면, 도 6에 도시하는 바와 같이 홀(107)의 숄더부(107a)에 퇴적된 데포(109)가 고정되어, 견고해져 벗겨지기 어렵게 되기 때문에, 홀(107) 내에 데포가 발생하기 어렵게 되기 때문이다. 즉, 데포가 숄더부(107a)에 트랩 되어 홀(107) 내에 들어가는 것을 방해할 수 있기 때문에, 개구성(빠짐성)이 양호하게 되어 에칭스탑이 해소된다. 또한, 이와 같이 홀 내로의 데포가 감소함으로써 에칭레이트도 상승한다.
또한, 상부전극(34)에는, 종전의 에칭 프로세스, 특히 상부전극(34)으로의 고주파 전력이 작은 에칭 프로세스에 의해서 폴리머가 부착하고 있다. 그리고 에칭 처리를 할 때 상부전극(34)에 적절한 직류 전압을 인가하면, 도 7에 도시하는 바와 같이 상부 전극의 자기 바이어스 전압 Vdc을 깊게 하는 것, 즉 상부전극(34) 표면에서의 Vdc의 절대 값을 크게 할 수 있다. 이 때문에, 상부전극(34)에 부착하고 있는 폴리머가 인가된 직류 전압에 의해서 스퍼터되어 반도체 웨이퍼(W)에 공급되어, 포토레지스트막(105)의 위에 데포로서 부착한다. 이렇게 하여 생성한 데포도 숄더부(107a)에 고정되기 때문에, 포토레지스트막(106)이 에칭되기 어렵게 되어 포토레지스트막(105)에 대한 선택비도 향상한다.
다음으로, 실제로 본 실시형태의 방법에 있어서의 효과를 확인한 실험 결과에 대하여 설명한다.
여기서는 Si 기판 위에 에칭 대상인 산화막으로서 두께 2000 nm의 열산화 SiO2막을 형성하여, 그 위에, 두께 60 nm의 유기계막으로 이루어지는 반사방지 막(BARC)을 형성하고, 또한 그 위에 두께 600 nm의 KrF 레지스트막을 형성하여 샘플을 얻었다.
이 샘플을 도 1의 장치에 반입하고, 챔버 내 압력을 3.3 Pa, 상부고주파 파워를 3000 W, 하부 고주파 파워를 3600 W, 하부 전극온도를 0 ℃로 하여, 처리 가스로서 C4F6를 38 mL/min (sccm), Ar를 800 mL/min (sccm), O2를 50 mL/min (sccm)로 하여, 직류 전압을 인가한지 않고 180초간 에칭을 했다. 이때의 하부 Vpp는 2553 V 였다. 그 결과, 도 8의(a)에 나타내는 바와 같이 양호한 개구성으로 개구경이 0.35 m의 홀을 형성할 수 있었다. 이때의 에칭 레이트는 566 nm/min, 포토레지스트막에 대한 에칭 선택비는 flat이 11.3, facet이 5.8이였다. 또한, flat은, 도 9에 있어서 c/a 이며, facet은 도 9에 있어서 c/b 이다.
다음으로, 하부 전극온도를 40℃로 올리고 동일한 조건으로 에칭을 했다. 그 결과, 도 8의(b)에 도시하는 바와 같이 에칭도중에서 에칭스탑이 발생했다.
다음으로, 하부 전극온도를 40℃로 하여, 상부고주파파워를 1500 W에 저하시켜, 상부전극(34)에 -1000 V의 직류 전압을 인가하여, 다른 조건은 동일하게 해서 에칭을 했다. 또한, 상부고주파파워를 저하시킨 것은, 직류 전압인가시의 하부의 Vpp를 직류 전압을 인가하지 않는 경우에 맞추기 위해서이다. 그 결과, 도 8의(c)에 도시하는 바와 같이 에칭스탑이 해소되어 양호한 개구성를 얻을 수 있었다. 이때의 에칭레이트는 585 nm/min, 포토레지스트막(105)에 대한 에칭 선택비는 flat이 21.9, facet이 6.4이며, 직류 전압을 인가함으로써, 에칭레이트 및 선택비도 상승 하는 것이 확인되었다.
이상은, 온도에 의한 개구성의 상이함을 상부 전극으로의 직류전압인가로 해소한 예에 대하여 나타내었지만, 패턴형상에 의한 개구성의 상이함도 마찬가지로 해소할 수 있다. 이하에 그와 같은 실시형태에 대하여 설명한다.
이 실시형태에서는, 피 처리체인 반도체 웨이퍼(W)로서, 도 10에 도시하는 바와 같이 Si 기판(201) 위에, 배선층(202), 에칭스탑막(203), 에칭 대상인 산화막(204), 반사방지막(205)(BARC), 포토레지스트막(206)을 순차적으로 형성한 뒤, 포토리소그래피에 의해 포토레지스트막(206)에 소정 패턴을 형성한 것을 이용하여, 포토레지스트막(206)을 마스크로 하여 에칭 대상인 산화막(204)을 도 1의 플라즈마 에칭 장치을 이용하여 에칭하여 홀 및 트랜치(라인형상)를 형성한다.
에칭스탑막(203), 에칭대상인 산화막(204), 반사방지막(205)(BARC),포토레지스트막(206)로서는, 종전의 실시형태와 동일한 것을 이용할 수 있다. 또한, 배선층(202)으로는, W, Al, Cu 등, 통상적으로 이용되고 있는 것을 이용할 수 있다.
이 에칭을 할 때는, 종전의 실시 형태와 같이, 상기 구조의 반도체 웨이퍼(W)를 챔버(10) 내에 반입하여 서셉터(16) 상에 탑재하여, 종전의 실시형태와 같이, CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 처리 가스를, 처리 가스 공급원(66)으로부터 에칭을 위한 처리 가스를 소정의 유량으로 가스 확산실(40)로 공급하여, 가스통류 구멍(41) 및 가스토출 구멍(37)을 거쳐서 챔버(10) 내로 공급하면서, 배기 장치(84)에 의해 챔버(10) 내를 배기하고, 그 안의 압력을 예컨대 2.67~6.67 Pa (20～50 mTorr)의 범위내의 설정 값으로 한다.
이와 같이 챔버(10)내에 에칭을 위한 처리 가스를 도입한 상태에서, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부전극(34)에 인가함과 함께, 제 2 고주파 전원(90)으로부터 인입 용 고주파를 소정의 파워로 하부 전극인 서셉터(16)에 인가하고, 또한, 정전척(18)을 위한 직류 전원(22)으로부터 직류 전압을 정전척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부전극(34)의 전극판(36)에 형성된 가스토출 구멍(37)으로부터 토출된 처리 가스는, 고주파 전력에 의해 발생한 상부전극(34)과 하부전극인 서셉터(16) 간의 글로우 방전 중에 플라즈마 화하여, 이 플라즈마로 생성되는 래디컬이나 이온에 의해, 포토 레지스트막(206)을 마스크로 하여 산화막(204)이 에칭되어 홀 및 트랜치가 형성된다.
여기서, 이와 같이 고주파 전력만을 인가하여, 상기 처리 가스를 이용하여 산화막을 에칭하는 경우에, 홀과 트랜치에서 개구성이 다르다. 즉, 패턴형상에 의해 개구성이 다르고, 도 11에 도시하는 바와 같이, 홀(207)은 개구성이 좋게 에칭되지만, 라인형상 패턴인 트랜치(208)는 개구성이 나빠서, 에칭스탑이 발생하는 경우가 있다. 이것은, 폭의 좁은 패턴인 홀에는 데포가 되는 폴리머가 들어가기 힘들어 개구성이 악화되기 어렵지만, 폭이 넓은 패턴인 트랜치에는 폴리머가 들어가기 쉬어 데포가 많아져, 개구성이 악화하기 쉽기 때문이다.
이것에 대하여, 본 실시형태에 있어서도, 종전의 실시형태와 같이 플라즈마 를 생성할 때에 가변직류 전원(50)으로부터 소정의 극성 및 크기의 직류 전압을 상부전극(34)에 인가하기 때문에, 홀(207)이나 트랜치(208)의 숄더부(207a, 208a)에 퇴적된 데포(209)가 고정되어, 견고해져 벗겨지기 어렵게 되기 때문에, 상기한 바와 같이 데포가 발생하기 쉬운 트랜치여도 데포를 감소시킬 수 있어, 개구성이 양호해지고, 도 12에 도시하는 바와 같이, 트랜치(208)도 홀(207)과 같이 에칭스탑막(203)까지 에칭 하는 것이 가능해진다. 이 경우에, 홀(207) 내 및 트랜치(208) 내의 데포가 감소함으로써, 에칭레이트도 상승한다. 또한, 상부전극(34)에 직류 전압을 인가함으로써, 상술한 바와 같이, 상부전극(34)으로부터 공급되는 폴리머도 숄더부(207a, 208a)에 고정되기 때문에, 포토레지스트막(206)이 에칭되기 어려워져 포토레지스트막(206)에 대한 선택비도 향상한다. 본 실시형태에 있어서도, 상부전극(34)에 인가하는 직류 전압의 절대 값은 800～1500 V인 것이 바람직하다.
다음으로, 실제로 본 실시형태의 방법에 있어서의 효과를 확인한 실험 결과에 대하여 설명한다.
여기서는, Si 기판 위에, 두께 50 nm의 SiN 막을 에칭스탑막으로 하여 형성하고, 그 위에 에칭 대상인 산화막으로서 두께 1000 nm의 BPSG 막 및 두께 28000 nm의 TEOS 막을 형성하여, 그 위에 두께 900 nm의 KrF 레지스트를 형성하여 샘플을 얻었다.
이 샘플을 도 1의 장치에 반입하고, 챔버 내 압력을 33.5 Pa (25 mTorr), 상부고주파파워를 3000 W, 하부고주파파워를 3600 W, 하부 전극온도를 0℃로 하여, 처리 가스로서 C4F6를 38 mL/min(sccm), Ar를 800 mL/min(sccm), O2를 46 mL/min(sccm)로 하여, 직류 전압을 인가하지 않고 240 초간 에칭을 했다. 그 결과, 도 13(a)에 도시하는 바와 같이 홀은 개구성 좋게 형성되었지만, 트랜치는 개구성이 나쁘며, 특히 웨이퍼의 센터에 있어서 트랜치의 개구성이 나빠, 홀의 절반 정도의 깊이가 되었다. 이때의 포토레지스트막에 대한 선택비는, 웨이퍼의 센터에 있어서 flat이 15.8, facet가 5.5이며, 에지에 있어서 flat은 16.7, facet이 6.3이었다.
다음으로, 직류 전압인가 때의 하부의 Vpp를 직류 전압을 인가하지 않는 경우에 맞추기 위해서 상부고주파파워를 1500 W로 저하시켜, 상부전극(34)에 -1000 V의 직류전압을 인가하고, 다른 조건은 동일하게 하여 에칭을 했다. 그 결과, 도 13(b)에 나타내는 바와 같이, 트랜치의 개구성이 양호하게 되어, 오히려 홀보다도 깊은 위치까지 에칭 되었다. 이때의 포토레지스트막에 대한 선택비는, 웨이퍼의 센터에 있어서 flat이 데포로 인해 막두께가 증가하여 측정할 수 없었으며, facet이 7.7이고, 에지에 있어서 flat도 역시 데포로 인해 측정할 수 없었으며, facet이 6.4이었다. 이에 따라, 직류전압을 인가함으로써, 선택비도 상승하는 것이 확인되었다.
또, 본 발명은 상기 실시형태에 한정되는 일없이 여러 가지 변형 가능하다. 예컨대, 상기 실시형태에서는, 포토레지스트막을 마스크로서 이용한 예를 나타내었지만, 이것에 한정되지 않고, 하드 마스크층을 병용하도록 하여도 좋다. 또한, 산 화막으로서 TEOS를 원료로 하여 성막한 것이나 BPSG, PSG를 예시했지만, 이것에 한정되는 것이 아니다. 또한, 반도체 웨이퍼의 구조도 상기 예에 한정되는 것이 아니다.
또한, 본 발명이 적용되는 장치에 관해서도 도 1의 것에 한정되는 것이 아니라, 이하에 나타내는 것을 이용할 수 있다. 예컨대, 상부 전극을 중심과 주변으로 2분할하여 고주파의 인가 파워를 각각 조정할 수 있는 타입의 것을 사용하여도 좋다. 또한, 도 14에 도시하는 바와 같이 하부 전극인 서셉터(16)에 제 1 고주파 전원(48')로부터 플라즈마 생성용 예컨대 40 MHz의 고주파 전력을 인가함과 동시에, 제 2 고주파 전원(90')으로부터 이온 인입용 예컨대 2 MHz의 고주파 전력을 인가하는 하부 2주파 인가 타입의 플라즈마 에칭 장치를 적용할 수도 있다. 도시하는 바와 같이 상부 전극(234)에 가변직류 전원(166)을 접속하여 소정의 직류 전압을 인가함으로써, 상기 실시 형태와 동일한 효과를 얻을 수 있다.
또한, 도 15에 도시하는 바와 같이 도 14에 있어서 하부 전극인 서셉터(16)에 접속되어 있는 제 1 고주파 전원(48') 및 제 2 고주파 전원(90') 대신에 고주파 전원(170)을 접속하여, 이 고주파 전원(170)으로부터 플라즈마 형성용 및 바이어스 형성용을 겸한 예컨대 40 MHz의 고주파 전력을 인가하는 타입의 플라즈마 에칭 장치이어도 적용할 수 있어, 이 경우도 도 14의 경우와 같이, 상부 전극(234)에 가변직류 전원(166)을 접속하여 소정의 직류전압을 인가함으로써, 상기 실시형태와 동일한 효과를 얻을 수 있다.
본 발명에 의하면, 처리 가스로서 CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 것을 이용하여, 이 처리 가스를 처리 용기 내에 공급하면서, 상부 전극 또는 하부 전극에 고주파 전력을 인가하여 상기 처리 가스의 플라즈마를 생성하고, 또한 하부 전극에 바이어스용의 고주파 전력을 인가하면서, 기판에 형성된 산화막을 포토레지스트 마스크층을 거쳐서 플라즈마 에칭하기 때문에 선택성이 높은 에칭이 가능하고, 또한, 소정의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우에, 상기 상부 전극에, 양호한 에칭 개구성를 얻을 수 있도록 소정의 직류 전압을 인가하기 때문에, 에칭스탑을 발생시키는 일 없이, 양호한 개구성 및 선택성을 양립할 수 있다.

Claims (20)

  1. 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부 전극과 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 상부 전극 또는 하부 전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 상기 하부 전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하고, 상기 처리용기 내에 공급된 처리 가스를 플라즈마화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하여,
    상기 처리 가스로서 CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 것을 이용하여, 이 처리 가스를 상기 처리용기 내에 공급하면서, 상기 상부 전극 또는 상기 하부 전극에 고주파 전력을 인가하여 상기 처리 가스의 플라즈마를 생성하고, 또한 상기 하부 전극에 바이어스용의 고주파 전력을 인가하면서, 기판에 형성된 산화막을 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
    소정의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우에, 양호한 에칭 개구성를 얻을 수 있도록 상기 상부 전극에 소정의 직류 전압을 인가하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  2. 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부 전극과 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하고, 상기 처리용기 내에 공급된 처리 가스를 플라즈마 화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 이용하여,
    상기 처리 가스로서 CxFy(x, y는 1 이상의 정수), 희가스, O2를 포함하는 것을 이용하여, 이 처리 가스를 상기 처리용기 내에 공급하면서, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여 기판에 형성된 산화막을 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법에 있어서,
    소정의 에칭 조건이 에칭개구성이 낮게 될 수 있는 경우에, 양호한 에칭 개구성를 얻을 수 있도록 상기 상부 전극에 소정의 직류 전압을 인가하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  3. 제 1 항에 있어서, 상기 소정의 에칭 조건이 기판의 온도인 것을 특징으로 하는
    플라즈마 에칭 방법.
  4. 제 2 항에 있어서, 상기 소정의 에칭 조건이 기판의 온도인 것을 특징으로 하는
    플라즈마 에칭 방법.
  5. 제 3 항에 있어서, 상기 기판의 온도가 40℃ 이상인 것을 특징으로 하는
    플라즈마 에칭 방법.
  6. 제 4 항에 있어서, 상기 기판의 온도가 40℃ 이상인 것을 특징으로 하는
    플라즈마 에칭 방법.
  7. 제 1 항에 있어서, 상기 소정의 에칭 조건이 에칭 패턴의 형상인 것을 특징으로 하는
    플라즈마 에칭 방법.
  8. 제 2 항에 있어서, 상기 소정의 에칭 조건이 에칭 패턴의 형상인 것을 특징 으로 하는
    플라즈마 에칭 방법.
  9. 제 7 항에 있어서, 상기 에칭 패턴이 라인형상의 것을 포함하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  10. 제 8 항에 있어서, 상기 에칭 패턴이 라인형상의 것을 포함하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  11. 제 7 항에 있어서, 상기 에칭 패턴이 라인형상 및 홀형상의 것을 포함하고, 모두 소정 값 이상의 깊이로 에칭 되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  12. 제 8 항에 있어서, 상기 에칭 패턴이 라인형상 및 홀형상의 것을 포함하고, 모두 소정 값 이상의 깊이로 에칭 되는 것을 특징으로 하는
    플라즈마 에칭 방법.
  13. 제 1 항에 있어서, 상기 CxFy는, x가 4 이상, y가 6 이상인 것을 특징으로 하는
    플라즈마 에칭 방법.
  14. 제 2 항에 있어서, 상기 CxFy는, x가 4 이상, y가 6 이상인 것을 특징으로 하는
    플라즈마 에칭 방법.
  15. 제 13 항에 있어서, 상기 CxFy는, C4F6, C5F8 및 C4F8로부터 선택되는 1종, 또는 2종 이상의 혼합 가스인 것을 특징으로 하는
    플라즈마 에칭 방법.
  16. 제 14 항에 있어서, 상기 CxFy는, C4F6, C5F8 및 C4F8로부터 선택되는 1종, 또는 2종 이상의 혼합 가스인 것을 특징으로 하는
    플라즈마 에칭 방법.
  17. 제 1 항에 있어서, 상기 희가스는 Ar 또는 Xe 또는 Ar와 Xe의 혼합 가스인 것을 특징으로 하는
    플라즈마 에칭 방법.
  18. 제 2 항에 있어서, 상기 희가스는 Ar 또는 Xe 또는 Ar와 Xe의 혼합 가스인 것을 특징으로 하는
    플라즈마 에칭 방법.
  19. 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부 전극과 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 상부 전극 또는 하부 전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가 하고, 또한 상기 하부 전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하거나, 또는, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여, 상기 처리용기 내에 공급된 처리 가스를 플라즈마화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 제어하기 위한, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서,
    상기 제어 프로그램은 실행 시에, 청구항1의 방법이 실시되도록 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는
    컴퓨터 판독 가능한 기억 매체.
  20. 내부가 진공배기 가능한 처리용기 내에, 기판의 탑재대로서 기능하는 하부 전극과 하부 전극에 대향하도록 형성된 상부 전극을 마련하여, 상기 상부 전극 또는 하부 전극에 플라즈마 생성용의 상대적으로 높은 주파수의 고주파 전력을 인가하고, 또한 상기 하부 전극에 바이어스용의 상대적으로 낮은 주파수의 고주파 전력을 인가하거나, 또는, 상기 하부 전극에 플라즈마 생성용 및 바이어스용을 겸한 고주파 전력을 인가하여, 상기 처리용기 내에 공급된 처리 가스를 플라즈마 화하여 플라즈마 에칭을 하는 플라즈마 에칭 장치를 제어하기 위한, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서,
    상기 제어 프로그램은 실행 시에, 청구항2의 방법이 실시되도록 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는
    컴퓨터 판독 가능한 기억 매체.
KR1020070066808A 2006-07-12 2007-07-04 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 Ceased KR20080006457A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00191704 2006-07-12
JP2006191704A JP5323306B2 (ja) 2006-07-12 2006-07-12 プラズマエッチング方法およびコンピュータ読取可能な記憶媒体

Publications (1)

Publication Number Publication Date
KR20080006457A true KR20080006457A (ko) 2008-01-16

Family

ID=38999905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066808A Ceased KR20080006457A (ko) 2006-07-12 2007-07-04 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체

Country Status (4)

Country Link
JP (1) JP5323306B2 (ko)
KR (1) KR20080006457A (ko)
CN (1) CN100521111C (ko)
TW (1) TWI436419B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160124670A (ko) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 유기막을 에칭하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740298B (zh) * 2008-11-07 2012-07-25 东京毅力科创株式会社 等离子体处理装置及其构成部件
CN101882577A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(上海)有限公司 晶圆背面粗糙处理的方法
JP5568340B2 (ja) 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP6329839B2 (ja) 2014-07-29 2018-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN108321101B (zh) * 2018-02-24 2020-09-11 惠科股份有限公司 一种电极组件和蚀刻设备
CN108682611B (zh) * 2018-05-17 2020-03-13 大连理工大学 一种提高工艺等离子体均匀性的电极
CN108649005B (zh) * 2018-05-22 2020-10-30 山东汉旗科技有限公司 一种半导体晶圆批量刻蚀装置
JP7134863B2 (ja) * 2018-12-27 2022-09-12 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP7190940B2 (ja) * 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN110600377A (zh) * 2019-09-27 2019-12-20 扬州扬杰电子科技股份有限公司 一种降低晶片正金腐蚀发生表面色差的刻蚀方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447802B (zh) * 2004-06-21 2014-08-01 Tokyo Electron Ltd A plasma processing apparatus, a plasma processing method, and a computer-readable recording medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160124670A (ko) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 유기막을 에칭하는 방법

Also Published As

Publication number Publication date
TW200818312A (en) 2008-04-16
CN101106086A (zh) 2008-01-16
JP5323306B2 (ja) 2013-10-23
TWI436419B (zh) 2014-05-01
CN100521111C (zh) 2009-07-29
JP2008021791A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100861260B1 (ko) 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체
US8129282B2 (en) Plasma etching method and computer-readable storage medium
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR100810773B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR102358732B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR100876010B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR100801768B1 (ko) 에칭 방법 및 에칭 장치
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR100924853B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램및 컴퓨터 기억매체
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
KR101957348B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
KR20050016080A (ko) 탄소-도우핑된 저유전체들의 선택적 식각
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
WO2014057799A1 (ja) プラズマエッチング方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
US20080014755A1 (en) Plasma etching method and computer-readable storage medium
JP2007250873A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
JP2021028968A (ja) 基板および基板処理方法
US20070218699A1 (en) Plasma etching method and computer-readable storage medium

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070704

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080625

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20081209

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080625

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20090108

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20081209

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20100325

Appeal identifier: 2009101000158

Request date: 20090108

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090108

Effective date: 20100325

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20100325

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20090108

Decision date: 20100325

Appeal identifier: 2009101000158