[go: up one dir, main page]

KR20150067200A - 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법 - Google Patents

스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법 Download PDF

Info

Publication number
KR20150067200A
KR20150067200A KR1020157009425A KR20157009425A KR20150067200A KR 20150067200 A KR20150067200 A KR 20150067200A KR 1020157009425 A KR1020157009425 A KR 1020157009425A KR 20157009425 A KR20157009425 A KR 20157009425A KR 20150067200 A KR20150067200 A KR 20150067200A
Authority
KR
South Korea
Prior art keywords
sputtering
thin film
target
sputtering target
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020157009425A
Other languages
English (en)
Inventor
가즈아키 에바타
노조미 다지마
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20150067200A publication Critical patent/KR20150067200A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Structural Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

인듐 원소(In), 주석 원소(Sn), 아연 원소(Zn) 및 알루미늄 원소(Al)를 함유하는 산화물로 이루어지고, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함하는 스퍼터링 타겟.

Description

스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법{SPUTTERING TARGET, OXIDE SEMICONDUCTOR THIN FILM, AND METHODS FOR PRODUCING THESE}
본 발명은 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법에 관한 것이다.
박막 트랜지스터(TFT) 등의 전계 효과형 트랜지스터는, 반도체 메모리 집적 회로의 단위 전자 소자, 고주파 신호 증폭 소자, 액정 구동용 소자 등으로서 널리 이용되고 있고, 현재, 가장 많이 실용되고 있는 전자 디바이스이다. 그 중에서도, 최근에 있어서의 표시 장치의 눈부신 발전에 수반하여, 액정 표시 장치(LCD), 전기발광 표시 장치(EL), 필드 에미션 디스플레이(FED) 등의 각종 표시 장치에 있어서, 표시 소자에 구동 전압을 인가하여 표시 장치를 구동시키는 스위칭 소자로서, TFT가 다용되고 있다.
전계 효과형 트랜지스터의 주요 부재인 반도체층(채널층)의 재료로서는, 실리콘 반도체 화합물이 가장 널리 이용되고 있다. 일반적으로, 고속 동작이 필요한 고주파 증폭 소자나 집적 회로용 소자 등에는, 실리콘 단결정이 이용되고 있다. 한편, 액정 구동용 소자 등에는, 대면적화의 요구로 인해 비정질성 실리콘 반도체(어몰퍼스 실리콘(amorphous silicon))가 이용되고 있다.
어몰퍼스 실리콘의 박막은 비교적 저온에서 형성될 수 있지만, 결정성 박막에 비하여 스위칭 속도가 느리기 때문에, 표시 장치를 구동하는 스위칭 소자로서 사용했을 때에, 고속인 동영상의 표시에 추종할 수 없는 경우가 있다. 구체적으로, 해상도가 VGA인 액정 텔레비전에서는, 이동도가 0.5∼1cm2/Vs인 어몰퍼스 실리콘이 사용 가능했지만, 해상도가 SXGA, UXGA, QXGA 또는 그 이상이 되면 2cm2/Vs 이상의 이동도가 요구된다. 또한, 화질을 향상시키기 위해서 구동 주파수를 높이면 더욱 높은 이동도가 필요해진다.
한편, 결정성 실리콘계 박막은, 이동도는 높지만, 제조에 있어서 막대한 에너지와 공정수가 필요하다는 등의 문제나, 대면적화가 곤란하다는 문제가 있었다. 예컨대, 실리콘계 박막을 결정화할 때에 800℃ 이상의 고온이나, 고가의 설비를 사용하는 레이저 어닐링이 필요하다. 또한, 결정성 실리콘계 박막은, 통상 TFT의 소자 구성이 탑 게이트 구성으로 한정되기 때문에, 마스크 매수의 삭감 등 비용 절감이 곤란했다.
이와 같은 문제를 해결하기 위해서, 산화인듐, 산화아연 및 산화갈륨으로 이루어지는 산화물 반도체막을 사용한 박막 트랜지스터가 검토되고 있다. 일반적으로, 산화물 반도체 박막의 제작은 산화물 소결체로 이루어지는 타겟(스퍼터링 타겟)을 이용한 스퍼터링으로 행해진다.
예컨대, 화학식 In2Ga2ZnO7, InGaZnO4로 표시되는 호모로거스(homologous) 결정 구조를 나타내는 화합물로 이루어지는 타겟이 알려져 있다(특허문헌 1, 2 및 3). 그러나, 이 타겟에서는 소결 밀도(상대 밀도)를 높이기 위해서, 산화 분위기에서 소결할 필요가 있지만, 그 경우, 타겟의 저항을 낮추기 위해서, 소결 후에 고온에서의 환원 처리가 필요했다. 또한, 타겟을 장기간 사용하고 있으면, 얻어진 막의 특성이나 성막 속도가 크게 변화되고, InGaZnO4나 In2Ga2ZnO7의 이상 성장에 의한 이상 방전이 일어나고, 성막 시에 파티클의 발생이 많다는 등의 문제가 있었다. 이상 방전이 빈번히 일어나면, 플라즈마 방전 상태가 불안정해지고, 안정된 성막이 행해지지 않아, 막 특성에 악영향을 미친다.
한편, 갈륨을 포함하지 않고서, 산화인듐 및 산화아연으로 이루어지는 비정질 산화물 반도체막을 이용한 박막 트랜지스터도 제안되어 있다(특허문헌 4). 그러나, 성막 시의 산소 분압을 높이지 않으면 TFT의 노멀리-오프 동작을 실현할 수 없다고 하는 문제가 있었다.
또한, 산화주석을 주성분으로 한 In2O3-SnO2-ZnO계 산화물에, Ta나 Y, Si 등의 첨가 원소를 포함하는 광 정보 기록 매체의 보호층용 스퍼터링 타겟이 검토되어 있다(특허문헌 5 및 6). 그러나, 이들 타겟은 산화물 반도체용이 아니며, 또한 절연성 물질의 응집체가 형성되기 쉬워, 저항값이 높아져 버리거나 이상 방전이 일어나기 쉽다고 하는 문제가 있었다.
일본 특허공개 평8-245220호 공보 일본 특허공개 2007-73312호 공보 국제공개 제2009/084537호 팜플렛 국제공개 제2005/088726호 팜플렛 국제공개 제2005/078152호 팜플렛 국제공개 제2005/078153호 팜플렛
본 발명의 목적은, 고밀도이며 저저항인 스퍼터링 타겟을 제공하는 것이다.
본 발명의 다른 목적은, 높은 전계 효과 이동도 및 높은 신뢰성을 갖는 박막 트랜지스터를 제공하는 것이다.
본 발명에 의하면, 이하의 스퍼터링 타겟 등이 제공된다.
1. 인듐 원소(In), 주석 원소(Sn), 아연 원소(Zn) 및 알루미늄 원소(Al)를 함유하는 산화물로 이루어지고, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬(spinel) 구조 화합물을 포함하는 스퍼터링 타겟.
2. 상기 In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물에 Al이 고용되어 있는 1에 기재된 스퍼터링 타겟.
3. 상기 In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물이, In2Zn7O10으로 표시되는 호모로거스 구조 화합물, In2Zn5O8로 표시되는 호모로거스 구조 화합물, In2Zn4O7로 표시되는 호모로거스 구조 화합물, In2Zn3O6으로 표시되는 호모로거스 구조 화합물 및 In2Zn2O5로 표시되는 호모로거스 구조 화합물로부터 선택되는 1 이상인 1 또는 2에 기재된 스퍼터링 타겟.
4. In2O3으로 표시되는 빅스바이트(bixbyite) 구조 화합물을 포함하지 않는 1∼3 중 어느 하나에 기재된 스퍼터링 타겟.
5. 하기 식 (1)∼(4)의 원자비를 만족하는 1∼4 중 어느 하나에 기재된 스퍼터링 타겟.
0.08 ≤ In/(In+Sn+Zn+Al) ≤ 0.50 (1)
0.01 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.30 (2)
0.30 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.90 (3)
0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.30 (4)
(식 중, In, Sn, Zn 및 Al은, 각각 스퍼터링 타겟 중의 인듐 원소, 주석 원소, 아연 원소 및 알루미늄 원소의 원자비를 나타낸다.)
6. 상대 밀도가 98% 이상인 1∼5 중 어느 하나에 기재된 스퍼터링 타겟.
7. 벌크 비저항이 5mΩcm 이하인 1∼6 중 어느 하나에 기재된 스퍼터링 타겟.
8. 1 이상의 화합물을 혼합하여, 적어도 인듐 원소(In), 아연 원소(Zn), 주석 원소(Sn) 및 알루미늄 원소(Al)를 포함하는 혼합물을 조제하는 혼합 공정,
조제한 혼합물을 성형하여 성형체를 얻는 성형 공정, 및
상기 성형체를 소결하는 소결 공정을 포함하고,
상기 소결 공정에 있어서, 인듐 원소, 아연 원소, 주석 원소 및 알루미늄 원소를 포함하는 산화물의 성형체를, 700℃부터 1400℃까지의 평균 승온 속도를 0.1∼0.9℃/분으로 하고, 1200∼1650℃를 5∼50시간 유지하여 소결하는 스퍼터링 타겟의 제조 방법.
9. 400℃ 이상 700℃ 미만에서의 제 1 평균 승온 속도를 0.2∼1.5℃/분으로 하고, 700℃ 이상 1100℃ 미만에서의 제 2 평균 승온 속도를 0.15∼0.8℃/분으로 하고, 1100℃ 이상 1400℃ 이하에서의 제 3 평균 승온 속도를 0.1∼0.5℃/분으로 하되,
상기 제 1∼제 3 평균 승온 속도의 관계가, 제 1 평균 승온 속도 > 제 2 평균 승온 속도 > 제 3 평균 승온 속도를 만족하는 8에 기재된 스퍼터링 타겟의 제조 방법.
10. 1∼7 중 어느 하나에 기재된 스퍼터링 타겟을 이용하여, 스퍼터링법에 의해 성막하여 이루어지는 산화물 반도체 박막.
11. 수증기, 산소 가스 및 아산화질소 가스로부터 선택되는 1 이상과 희가스를 함유하는 혼합 기체의 분위기 하에서, 1∼7 중 어느 하나에 기재된 스퍼터링 타겟을 스퍼터링법으로 성막하는 산화물 반도체 박막의 제조 방법.
12. 상기 혼합 기체가, 적어도 희가스 및 수증기를 포함하는 혼합 기체인 11에 기재된 산화물 반도체막의 제조 방법.
13. 상기 혼합 기체에 포함되는 수증기의 비율이 분압비로 0.1%∼25%인 12에 기재된 산화물 반도체 박막의 제조 방법.
14. 진공 챔버 내에 소정의 간격을 두고 병설된 3장 이상의 상기 스퍼터링 타겟에 대향하는 위치에, 기판을 순차적으로 반송하고, 상기 각 타겟에 대하여 교류 전원으로부터 음전위 및 양전위를 교대로 인가하고, 적어도 하나의 교류 전원으로부터의 출력을, 이 교류 전원에 분기되어 접속한 2장 이상의 타겟 사이에서, 전위를 인가하는 타겟의 전환을 행하면서, 타겟 상에 플라즈마를 발생시켜 기판 표면에 성막하는 11∼13 중 어느 하나에 기재된 산화물 반도체 박막의 제조 방법.
15. 상기 교류 전원의 교류 파워 밀도를 3W/cm2 이상 20W/cm2 이하로 하는 14에 기재된 산화물 반도체 박막의 제조 방법.
16. 상기 교류 전원의 주파수가 10kHz∼1MHz인 14 또는 15에 기재된 산화물 반도체 박막의 제조 방법.
17. 11∼16 중 어느 하나에 기재된 산화물 반도체 박막의 제조 방법에 의해 성막된 산화물 반도체 박막을 채널층으로서 갖는 박막 트랜지스터.
18. 전계 효과 이동도가 15cm2/Vs 이상인 17에 기재된 박막 트랜지스터.
19. 17 또는 18에 기재된 박막 트랜지스터를 구비하는 표시 장치.
본 발명에 의하면, 고밀도이며 저저항인 스퍼터링 타겟이 제공될 수 있다.
본 발명에 의하면, 높은 전계 효과 이동도 및 높은 신뢰성을 갖는 박막 트랜지스터가 제공될 수 있다.
도 1은 본 발명의 일 실시형태에 이용되는 스퍼터링 장치를 나타내는 도면이다.
도 2는 실시예 1에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 3은 실시예 2에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 4는 실시예 3에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 5는 실시예 18에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 6은 실시예 19에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 7은 실시예 20에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 8은 실시예 21에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
도 9는 실시예 22에서 얻어진 소결체의 X선 회절 차트를 나타내는 도면이다.
이하, 본 발명의 스퍼터링 타겟 등에 대하여 상세히 설명하지만, 본 발명은 하기 실시형태 및 실시예에 한정되지 않는다.
[스퍼터링 타겟]
본 발명의 스퍼터링 타겟은, 인듐 원소(In), 주석 원소(Sn), 아연 원소(Zn) 및 알루미늄 원소(Al)를 함유하는 산화물로 이루어지고, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함한다.
스퍼터링 타겟이 In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물을 포함함으로써, 타겟의 상대 밀도를 높일 수 있고, 타겟의 비저항을 저하시켜, 이상 방전을 억제할 수 있다.
호모로거스 결정 구조는, 상이한 물질의 결정층을 몇 층 중첩한 장주기(長周期)를 갖는 「자연 초격자」 구조로 이루어지는 결정이다. 결정 주기 또는 박막층의 두께가 나노미터 정도인 경우, 호모로거스 구조 화합물은, 단일 물질 또는 균일하게 혼합된 혼정(混晶)의 성질과는 다른 고유의 특성을 나타낼 수 있다.
타겟이 포함하는 In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물은, 1종 단독 또는 2종 이상의 혼합물이어도 된다.
In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물은, 예컨대 n이 정수인 경우, 바람직하게는 n이 2∼15이며, 보다 바람직하게는 n이 2∼10이며, 더 바람직하게는 n이 2∼7이며, 가장 바람직하게는 n이 2∼5이다.
즉, In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물은, 가장 바람직하게는 In2Zn5O8로 표시되는 호모로거스 구조 화합물, In2Zn4O7로 표시되는 호모로거스 구조 화합물, In2Zn3O6으로 표시되는 호모로거스 구조 화합물 및 In2Zn2O5로 표시되는 호모로거스 구조 화합물로부터 선택되는 1 이상이다.
타겟 중의 호모로거스 구조 화합물은, X선 회절에 의해 확인할 수 있고, 예컨대 타겟을 분쇄한 분말 또는 타겟으로부터 직접 측정한 X선 회절 패턴이, 조성비로부터 상정되는 호모로거스상(相)의 결정 구조 X선 회절 패턴과 일치하는 것으로부터 확인할 수 있다. 구체적으로는, JCPDS(Joint Committee of Powder Diffraction Standards) 카드나, ICSD(The Inorganic Crystal Structure Database)로부터 얻어지는 호모로거스상의 결정 구조 X선 회절 패턴과 일치하는 것으로부터 확인할 수 있다.
한편, In2Zn7O10으로 표시되는 호모로거스 구조 화합물은, X선 회절에서 ICSD로부터 검색할 수 있고, ICSD ＃162453의 피크 패턴, 또는 유사한(시프트된) 패턴을 나타내는 것이다. In2Zn5O8로 표시되는 호모로거스 구조 화합물은, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162452의 피크 패턴, 또는 유사한(시프트된) 패턴을 나타내는 것이다. In2Zn4O7의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162451의 피크 패턴, 또는 유사한(시프트된) 패턴을 나타내는 것이다. In2Zn3O6의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162450의 피크 패턴, 또는 유사한(시프트된) 패턴을 나타내는 것이다. In2Zn2O5의 호모로거스 구조는, X선 회절에서, JCPDS 데이터베이스의 No. 20-1442의 피크 패턴, 또는 유사한(시프트된) 패턴을 나타내는 것이다.
본 발명의 스퍼터링 타겟은, 바람직하게는 In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물에 Al이 고용되어 있다.
In2O3(ZnO)n의 In3 + 사이트에 Al3 +가 고용됨으로써 Al2O3의 석출이 억제될 수 있다. Al2O3의 석출은, 타겟의 고저항화를 가져와, 이상 방전이 발생하기 쉬워질 우려가 있기 때문에, Al2O3의 석출 억제에 의해서 이상 방전을 억제할 수 있다.
In2O3(ZnO)n(n은 2∼20임)의 In3 + 사이트에 Al3 +가 고용된 경우, In3 + 이온과 비교하여 Al3 + 이온의 이온 반경이 작기 때문에, In2O3(ZnO)n(n은 2∼20임)의 격자 상수가 작아진다. 따라서, ICSD나 JCPDS의 데이터베이스에서 개시되어 있는 In2O3(ZnO)n의 격자 상수보다, 타겟 중의 In2O3(ZnO)n의 격자 상수가 작아져 있는지 여부를 확인함으로써, Al이 고용되어 있는지 여부를 확인할 수 있다.
타겟 중의 In2O3(ZnO)n(n은 2∼20임)의 격자 상수의 도출은 XRD 측정으로부터 조사할 수 있다. 예컨대, In2Zn7O10으로 표시되는 호모로거스 구조 화합물은, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162453에서 개시되어 있는 격자 상수는, a=3.3089Å, b=3.3089Å, c=73.699Å이다. In2Zn5O8로 표시되는 호모로거스 구조 화합물은, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162452에서 개시되어 있는 격자 상수는, a=3.3245Å, b=3.3245Å, c=58.093Å이다. In2Zn4O7의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162451에서 개시되어 있는 격자 상수는, a=3.3362Å, b=3.3362Å, c=33.526Å이다. In2Zn3O6의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162450에서 개시되어 있는 격자 상수는, a=3.3520Å, b=3.3520Å, c=42.488Å이다. In2Zn2O5의 호모로거스 구조는, X선 회절에서, JCPDS 데이터베이스로 검색할 수 있고, JCPDS 카드의 No. 20-1442에서 개시되어 있는 격자 상수는, a=3.376Å, b=3.376Å, c=23.154Å이다.
스퍼터링 타겟이 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함함으로써 타겟을 구성하는 산화물 중 결정의 이상 입자 성장을 억제할 수 있다. 이상 입자 성장은, 스퍼터링 중 이상 방전의 원인이 될 우려가 있다.
스피넬 구조란, 「결정 화학」(강담사, 나카히라 미츠오키 저, 1973) 등에 개시되어 있는 대로, 통상 AB2X4형 또는 A2BX4형의 구조를 말하고, 이와 같은 결정 구조를 갖는 화합물을 스피넬 구조 화합물이라고 한다. 일반적으로 스피넬 구조에서는, 음이온(통상은 산소)이 입방 최밀(最密) 충전을 하고 있고, 그의 사면체 간극 및 팔면체 간극의 일부에 양이온이 존재하고 있다. 한편, 결정 구조 중의 원자나 이온이 일부 다른 원자로 치환된 치환형 고용체, 다른 원자가 격자간 위치에 가해진 침입형 고용체도 스피넬 구조 화합물에 포함된다.
스퍼터링 타겟 중의 Zn2SnO4로 표시되는 스피넬 구조 화합물의 유무는, X선 회절로 확인할 수 있다.
Zn2SnO4로 표시되는 스피넬 구조 화합물은, JCPDS 데이터베이스의 No. 24-1470의 피크 패턴이거나, 또는 유사한(시프트된) 패턴을 나타내는 것이다.
본 발명의 스퍼터링 타겟은, 바람직하게는 In2O3으로 표시되는 빅스바이트 구조 화합물을 포함하지 않는다.
빅스바이트 구조(또는 희토류 산화물 C형의 결정 구조)란, 희토류 산화물 C형 또는 Mn2O3(I)형 산화물이라고도 말한다. 「투명 도전막의 기술」((주)옴사 출판, 일본학술진흥회, 투명 산화물·광전자 재료 제166위원회 편, 1999) 등에 개시되어 있는 대로, 화학 양론비가 M2X3(M은 양이온, X는 음이온이고 통상 산소 이온)이고 하나의 단위 셀은 M2X3: 16분자, 합계 80개의 원자(M이 32개, X가 48개)에 의해 구성되어 있다.
In2O3으로 표시되는 빅스바이트 구조 화합물은, 결정 구조 중의 원자나 이온이 일부 다른 원자로 치환된 치환형 고용체, 다른 원자가 격자간 위치에 가해진 침입형 고용체도 포함한다.
스퍼터링 타겟 중의 In2O3으로 표시되는 빅스바이트 구조 화합물의 유무는, X선 회절로 확인할 수 있다.
In2O3으로 표시되는 빅스바이트 구조 화합물은, JCPDS(Joint Committee on Powder Diffraction Standards) 데이터베이스의 No. 06-0416의 피크 패턴이거나, 또는 유사한(시프트된) 패턴을 나타내는 것이다.
본 발명의 스퍼터링 타겟은, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함하는 것 외에, InAlO3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물을 추가로 포함해도 된다.
본 발명의 스퍼터링 타겟을 구성하는, 인듐 원소(In), 주석 원소(Sn), 아연 원소(Zn) 및 알루미늄 원소(Al)를 함유하는 산화물은, 바람직하게는 하기 원자비를 만족한다. 산화물이 하기 원자비를 만족하는 것에 의해, 타겟의 상대 밀도가 98% 이상이면서 벌크 저항이 5mΩcm 이하로 될 수 있다.
0.08 ≤ In/(In+Sn+Zn+Al) ≤ 0.50 (1)
0.01 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.30 (2)
0.30 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.90 (3)
0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.30 (4)
(식 중, In, Sn, Zn 및 Al은, 각각 스퍼터링 타겟 중의 인듐 원소, 주석 원소, 아연 원소 및 알루미늄 원소의 원자비를 나타낸다.)
식 (1)에 있어서, In 원소의 원자비가 0.08 미만인 경우, 스퍼터링 타겟의 벌크 저항값이 높아져, DC 스퍼터링이 불가능해질 우려가 있다.
한편, In 원소의 원자비가 0.50 초과인 경우, 타겟 중에 In2O3으로 표시되는 빅스바이트 구조 화합물이 생성될 우려가 있다. 타겟이 In2O3(ZnO)n(n은 2∼20임)과 Zn2SnO4의 스피넬 구조 화합물 이외에 In2O3의 빅스바이트 구조 화합물을 포함하는 경우, 결정상마다 스퍼터링되는 속도가 다르기 때문에 파낸 잔류물이 생겨, 이상 방전이 발생될 우려가 있다. 또한, 소결 시에 In2O3의 응집 부분에서 이상 입자 성장을 일으켜서, 기공이 잔존하여, 소결체 전체의 밀도가 향상되지 않을 우려가 있다.
상기 이유로부터, 식 (1)은 0.08 ≤ In/(In+Sn+Zn+Al) ≤ 0.50이며, 바람직하게는 0.12 ≤ In/(In+Sn+Zn+Al) ≤ 0.50이며, 보다 바람직하게는 0.15 ≤ In/(In+Sn+Zn+Al) ≤ 0.40이다.
식 (2)에 있어서, Sn 원소의 원자비가 0.01 미만인 경우, 소결체 밀도가 충분히 향상되지 않아, 타겟의 벌크 저항값이 높아질 우려가 있다. 한편, Sn 원소의 원자비가 0.30 초과인 경우, SnO2가 석출되기 쉽고, 석출된 SnO2는 이상 방전의 발생 원인이 될 우려가 있다.
상기 이유로부터, 식 (2)는 0.01 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.30이며, 바람직하게는 0.03 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.25이며, 보다 바람직하게는 0.05 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.15이다.
식 (3)에 있어서, Zn 원소의 원자비가 0.30 미만인 경우, In2O3(ZnO)n(n은 2∼20임)의 호모로거스 구조가 형성되지 않을 우려가 있다. 한편, Zn 원소의 원자비가 0.90 초과인 경우, ZnO가 석출되기 쉽기 때문에, 석출된 ZnO가 이상 방전의 발생 원인이 될 우려가 있다.
상기 이유로부터, 식 (3)은 0.30 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.90이며, 바람직하게는 0.40 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.80이며, 보다 바람직하게는 0.45 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.75이다.
식 (4)에 있어서, Al 원소의 원자비가 0.01 미만인 경우, 타겟 저항이 충분히 저하되지 않을 우려가 있다. 또한, 이 타겟을 이용하여 채널층을 성막하여, TFT에 적용했을 경우에 신뢰성이 열화될 우려가 있다. 한편, Al 원소의 원자비가 0.30 초과인 경우, 타겟 중에 Al2O3이 생성되어, 이상 방전이 발생될 우려가 있다.
상기 이유로부터, 식 (4)는 0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.30이며, 바람직하게는 0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.20이며, 보다 바람직하게는 0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.15이다.
타겟에 포함되는 각 원소의 원자비는, 유도 결합 플라즈마 발광 분석 장치(ICP-AES)에 의해, 함유 원소를 정량 분석하여 구할 수 있다.
구체적으로, 용액 시료를 네뷸라이저로 안개 형상으로 해서, 아르곤 플라즈마(약 6000∼8000℃)에 도입하면, 시료 중의 원소는 열에너지를 흡수하여 여기되어, 궤도 전자가 기저 상태로부터 높은 에너지 준위의 궤도로 이동한다. 이 궤도 전자는 10-7∼10-8초 정도에서, 보다 낮은 에너지 준위의 궤도로 이동한다. 이때에 에너지의 차를 광으로서 방사하여 발광한다. 이 광은 원소 고유의 파장(스펙트럼선)을 나타내기 때문에, 스펙트럼선의 유무에 의해 원소의 존재를 확인할 수 있다(정성 분석).
또한, 각각의 스펙트럼선의 크기(발광 강도)는 시료 중의 원소수에 비례하기 때문에, 기지 농도의 표준액과 비교함으로써 시료 농도를 구할 수 있다(정량 분석).
정성 분석으로 함유되어 있는 원소를 특정한 후, 정량 분석으로 함유량을 구하여, 그 결과로부터 각 원소의 원자비를 구할 수 있다.
스퍼터링 타겟을 구성하는 산화물은, 본 발명의 효과를 손상시키지 않는 범위에서 In, Sn, Zn 및 Al 이외의 불가피 불순물을 포함해도 되고, 실질적으로 In, Sn, Zn 및 Al만으로 이루어져도 된다. 여기에서, 「실질적」이란, 스퍼터링 타겟의 금속 원소의 95질량% 이상 100질량% 이하(바람직하게는 98질량% 이상 100질량% 이하)가 In, Sn, Zn 및 Al인 것을 의미한다.
본 발명의 스퍼터링 타겟은, 바람직하게는 상대 밀도가 98% 이상이다. 특히 대형 기판(1G 사이즈 이상)에 스퍼터링 출력을 높여 산화물 반도체를 성막하는 경우는, 상대 밀도가 98% 이상인 것이 바람직하다.
상대 밀도란, 가중 평균으로부터 산출한 이론 밀도에 대하여 상대적으로 산출한 밀도이다. 각 원료의 밀도의 가중 평균으로부터 산출한 밀도가 이론 밀도이며, 이것을 100%로 한다.
상대 밀도가 98% 이상이면, 안정된 스퍼터링 상태가 유지된다. 대형 기판으로 스퍼터링 출력을 높여 성막하는 경우는, 상대 밀도가 98% 미만이면 타겟 표면이 흑화되거나, 이상 방전이 발생될 우려가 있다. 상대 밀도는 바람직하게는 98.5% 이상, 보다 바람직하게는 99% 이상이다.
타겟의 상대 밀도는, 아르키메데스법에 의해 측정할 수 있다. 상대 밀도는, 바람직하게는 100% 이하이다. 100% 이하인 경우, 금속 입자가 소결체에 발생되기 어렵고, 저급 산화물의 생성이 억제되어, 성막 시의 산소 공급량을 엄밀히 조정할 필요가 없다.
또한, 후술하는 소결 후에, 환원성 분위기 하에서의 열처리 조작 등의 후처리 공정 등을 행하여 밀도를 조정할 수도 있다. 환원성 분위기는, 아르곤, 질소, 수소 등의 분위기나, 그들의 혼합 기체 분위기가 이용될 수 있다.
타겟의 벌크 비저항(도전성)은, 바람직하게는 5mΩcm 이하이며, 보다 바람직하게는 3mΩcm 이하이다. 타겟의 벌크 비저항이 5mΩcm 이하인 것으로, 이상 방전을 억제할 수 있다.
상기 벌크 비저항은, 저항률계를 사용하여 사탐침법에 기초하여 측정할 수 있다.
스퍼터링 타겟을 구성하는 산화물 중의 결정의 최대 입경은 8㎛ 이하인 것이 바람직하다. 결정의 최대 입경이 8㎛ 이하인 것으로 노듈 발생을 억제할 수 있다.
스퍼터링에 의해서 타겟 표면이 깎이는 경우, 그 깎이는 속도가 결정면의 방향에 따라 달라, 타겟 표면에 요철이 발생된다. 이 요철의 크기는 소결체 중에 존재하는 결정 입경에 의존하고 있다. 큰 결정 입경을 갖는 산화물로 이루어지는 타겟에서는, 그 요철이 커져, 그 볼록 부분으로부터 노듈이 발생된다고 생각된다.
스퍼터링 타겟 중의 결정의 최대 입경은, 스퍼터링 타겟의 형상이 원형인 경우, 원의 중심점(1개소)과, 그 중심점에서 직교하는 2개의 중심선 상의 중심점과 주연부(周緣部)의 중간점(4개소)의 합계 5개소에서, 또한, 스퍼터링 타겟의 형상이 사각형인 경우에는, 그 중심점(1개소)과, 사각형의 대각선 상의 중심점과 각부(角部)의 중간점(4개소)의 합계 5개소에서 100㎛ 사방의 테두리 내에서 관찰되는 최대의 입자에 대하여 그 최대 직경을 측정하여, 이들 5개소의 테두리 내의 각각에 존재하는 최대 입자의 입경의 평균값으로 나타낸다. 입경은, 결정립의 장직경에 대하여 측정한다. 결정립은 주사형 전자 현미경(SEM)에 의해 관찰할 수 있다.
[스퍼터링 타겟의 제조 방법]
본 발명의 스퍼터링 타겟의 제조 방법은, 예컨대 이하의 2공정을 포함한다.
(1) 원료 화합물을 혼합하고, 성형하여 성형체로 하는 공정
(2) 상기 성형체를 소결하는 공정
이하, 이들 공정에 대하여 설명한다.
(1) 원료 화합물을 혼합하고, 성형하여 성형체로 하는 공정
원료 화합물은 특별히 제한되지 않고, In, Sn, Zn 및 Al로부터 선택되는 원소를 1 이상 포함하는 화합물을 사용할 수 있고, 예컨대 사용하는 원료 화합물의 혼합물이, 하기 원자비를 만족하면 바람직하다.
0.08 ≤ In/(In+Sn+Zn+Al) ≤ 0.50 (1)
0.01 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.30 (2)
0.30 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.90 (3)
0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.30 (4)
상기 In, Sn, Zn 및 Al로부터 선택되는 원소를 1 이상 포함하는 화합물로서는, 예컨대 산화인듐, 산화주석, 산화아연 및 산화알루미늄의 조합 등을 들 수 있다.
한편, 상기 원료 화합물은 분말인 것이 바람직하다.
원료 화합물은, 산화인듐, 산화주석, 산화아연 및 산화알루미늄의 혼합 분말인 것이 바람직하다.
원료에 단체 금속을 이용한 경우, 예컨대, 산화인듐, 산화주석, 산화아연 및 알루미늄 금속의 조합을 원료 분말로서 이용한 경우, 얻어지는 소결체 중에 알루미늄의 금속립이 존재하고, 성막 중에 타겟 표면의 금속립이 용융되어 타겟으로부터 방출되지 않는 일이 있어, 얻어지는 막의 조성과 소결체의 조성이 크게 달라져 버리는 경우가 있다.
원료 화합물이 분말인 경우, 당해 원료 분말의 평균 입경은, 바람직하게는 0.1㎛∼1.2㎛이며, 보다 바람직하게는 0.1㎛∼1.0㎛이다. 원료 분말의 평균 입경은 레이저 회절식 입도 분포 장치 등으로 측정할 수 있다.
예컨대, 평균 입경이 0.1㎛∼1.2㎛인 In2O3 분말, 평균 입경이 0.1㎛∼1.2㎛인 SnO2 분말, 평균 입경이 0.1㎛∼1.2㎛인 ZnO 분말 및 평균 입경이 0.1㎛∼1.2㎛인 Al2O3 분말을 포함한 산화물을 원료 분말로 하고, 이들을, 상기 식 (1)∼(4)를 만족하는 비율로 조합하면 된다.
원료 화합물의 혼합, 성형 방법은 특별히 한정되지 않고, 공지된 방법을 이용하여 행할 수 있다. 예컨대, 산화인듐 분말, 산화주석 분말, 산화아연 및 산화알루미늄 분말을 포함한 산화물의 혼합 분말을 포함하는 원료 분말에, 수계 용매를 배합하고, 얻어진 슬러리를 12시간 이상 혼합한 후, 고체-액체 분리·건조·조립(造粒)하고, 계속해서, 이 조립물을 형틀에 넣어 성형함으로써 성형체가 얻어진다.
혼합에 대해서는, 습식 또는 건식에 의한 볼 밀, 진동 밀, 비드 밀 등을 이용할 수 있다. 균일하고 미세한 결정립 및 공공(空孔)을 얻기 위해서는, 단시간에서 응집체의 해쇄(解碎) 효율이 높아, 첨가물의 분산 상태도 양호해지는 비드 밀 혼합법이 가장 바람직하다.
볼 밀에 의해서 혼합하는 경우, 당해 혼합 시간은, 바람직하게는 15시간 이상, 보다 바람직하게는 19시간 이상으로 한다. 혼합 시간이 부족하면 최종적으로 얻어지는 소결체 중에 Al2O3 등의 고저항의 화합물이 생성될 우려가 있기 때문이다.
비드 밀에 의해서 분쇄·혼합하는 경우, 당해 혼합 시간은, 장치의 크기, 처리하는 슬러리량에 따라서 다르지만, 슬러리 중의 입도 분포가 전부 1㎛ 이하로 균일해지도록 적절히 조정하면 된다.
또한, 어떤 혼합 수단의 경우에서도, 혼합할 때에는 바인더를 임의량만 첨가하는 동시에 혼합을 행하면 바람직하다. 바인더로는, 폴리바이닐알코올, 아세트산바이닐 등을 이용할 수 있다.
혼합에 의해서 얻어진 원료 분말 슬러리의 조립은, 바람직하게는 급속 건조 조립에 의해서 조립 분말로 한다. 급속 건조 조립하기 위한 장치로서는, 스프레이 드라이어가 널리 이용되고 있다. 구체적인 건조 조건은, 건조되는 슬러리의 슬러리 농도, 건조에 이용하는 열풍 온도, 풍량 등의 여러 조건에 따라 결정되기 때문에, 실시에 있어서는, 미리 최적 조건을 구해 놓는 것이 필요해진다.
급속 건조 조립이면, 균일한 조립 분말이 얻어진다. 즉, 원료 분말의 비중차에 따른 침강 속도의 차에 의해서, In2O3 분말, SnO2 분말, ZnO 분말 및 Al2O3 분말이 분리되는 것을 방지할 수 있다. 균일한 조립 분말로부터 제작한 타겟이면, Al2O3 등의 존재에 의한 스퍼터링 시의 이상 방전을 방지할 수 있다.
얻어진 조립 분말에 대하여, 통상, 금형 프레스 또는 냉간 정수압 프레스(CIP)에 의해, 예컨대 1.2ton/cm2 이상의 압력을 가하는 것에 의해, 성형체로 할 수 있다.
(2) 성형체를 소결하는 공정
얻어진 성형체를 소결함으로써 소결체를 얻을 수 있다.
상기 소결은, 바람직하게는 승온 공정 및 유지 공정을 포함하고, 승온 공정에 있어서, 평균 승온 속도 0.1∼0.9℃/분으로 700℃부터 1400℃까지 승온시키고, 유지 공정에 있어서, 소결 온도 1200∼1650℃에서 5∼50시간 유지한다. 700∼1400℃의 온도 범위에서의 평균 승온 속도는, 보다 바람직하게는 0.2∼0.5℃/분이다.
한편, 700∼1400℃의 온도 범위에서의 평균 승온 속도는, 700℃부터 승온 도달 온도까지의 온도차를, 승온에 필요한 시간으로 나눈 값이다.
상기 승온 공정은, 보다 바람직하게는 400℃ 이상 700℃ 미만에서의 평균 승온 속도(제 1 평균 승온 속도)를 0.2∼2.0℃/분으로 하고, 700℃ 이상 1100℃ 미만에서의 평균 승온 속도(제 2 평균 승온 속도)를 0.05∼1.2℃/분으로 하고, 1100℃ 이상 1400℃ 이하에서의 평균 승온 속도(제 3 평균 승온 속도)를 0.02∼1.0℃/분으로 한다.
제 1 평균 승온 속도는, 보다 바람직하게는 0.2∼1.5℃/분이다. 제 2 평균 승온 속도는, 바람직하게는 0.15∼0.8℃/분, 보다 바람직하게는 0.3∼0.5℃/분이다. 또한 제 3 평균 승온 속도는, 바람직하게는 0.1∼0.5℃/분, 보다 바람직하게는 0.15∼0.4℃/분이다.
승온 공정을 상기로 함으로써, 스퍼터링 시의 노듈의 발생을 보다 억제할 수 있다.
제 1 평균 승온 속도가 0.2℃/분 이상인 것으로, 소용(所用) 시간이 지나치게 증대되지 않아, 제조 효율을 향상시킬 수 있다. 또한, 제 1 평균 승온 속도가 2.0℃/분 이하인 것으로, 분산성을 높이기 위해서 혼합 시에 바인더를 투입한 경우에서도, 바인더가 잔류하지 않아, 타겟의 크랙 등의 발생을 억제할 수 있다.
제 2 평균 승온 속도가 0.05℃/분 이상인 것으로, 소용 시간이 지나치게 증대되지 않고, 또한, 결정이 이상 성장하는 일이 없어, 얻어지는 소결체의 내부의 공공의 발생을 억제할 수 있다. 또한, 제 2 평균 승온 속도가 1.2℃/분 이하인 것으로, 소결의 개시 장소에 분포가 발생되지 않아, 휨의 발생을 억제할 수 있다.
제 3 평균 승온 속도가 0.02℃/분 이상인 것으로, 소용 시간이 지나치게 증대되지 않아, Zn이 증산(蒸散)되어 조성 편차가 발생되는 것을 억제할 수 있다. 또한, 제 3 평균 승온 속도가 1.0℃/분 이하인 것으로, 소체(燒締)의 분포에 따른 인장 응력이 발생되지 않아, 소결 밀도를 높이기 쉽게 할 수 있다.
이들 제 1∼제 3 평균 승온 속도의 관계가, 제 2 평균 승온 속도 > 제 3 평균 승온 속도를 만족하면 바람직하고, 제 1 평균 승온 속도 > 제 2 평균 승온 속도 > 제 3 평균 승온 속도를 만족하면 더 바람직하다.
특히, 제 2 평균 승온 속도 > 제 3 평균 승온 속도가 됨으로써, 장시간 스퍼터링했다고 해도, 더욱 효과적으로 노듈의 발생을 억제하는 것이 기대될 수 있다.
400℃ 이상 700℃ 미만에서의 승온 속도는, 0.2∼2.0℃/분의 범위이면 바람직하다.
700℃ 이상 1100℃ 미만에서의 승온 속도는, 0.05∼1.2℃/분의 범위이면 바람직하다.
1100℃ 이상 1400℃ 이하에서의 승온 속도는, 0.02∼1.0℃/분의 범위이면 바람직하다.
성형체를 1400℃ 초과 1650℃ 이하의 온도까지 승온시키는 경우의 승온 속도는 특별히 제한되지 않지만, 통상 0.15∼0.4℃/분 정도이다.
승온이 완료된 후, 1200∼1650℃의 소결 온도에서 5∼50시간 유지하여 소결을 행한다(유지 공정). 소결 온도는 바람직하게는 1300∼1600℃이다. 소결 시간은 바람직하게는 10∼20시간이다.
소결 온도가 1200℃ 이상 또는 소결 시간이 5시간 이상이면, Al2O3 등이 소결체 내부에 형성되지 않아, 이상 방전이 발생되기 어렵다. 또한, 소성 온도가 1650℃ 이하 또는 소성 시간이 50시간 이하이면, 현저한 결정립 성장에 의한 평균 결정 입경의 증대나, 조대한 공공의 발생이 없어, 소결체 강도의 저하나 이상 방전을 억제할 수 있다.
본 발명에서 이용하는 소결 방법으로서는, 상압 소결법 외에, 핫 프레스, 산소 가압, 열간 등방압 가압 등의 가압 소결법도 채용할 수 있다. 단, 제조 비용의 저감, 대량 생산의 가능성, 용이하게 대형 소결체를 제조할 수 있다는 관점에서, 상압 소결법을 채용하는 것이 바람직하다.
상압 소결법에서는, 성형체를 대기 분위기 또는 산화 가스 분위기, 바람직하게는 산화 가스 분위기에서 소결한다. 산화 가스 분위기란, 바람직하게는 산소 가스 분위기이다. 산소 가스 분위기는, 산소 농도가, 예컨대 10∼100체적%의 분위기인 것이 바람직하다. 상기 소결체의 제조 방법에 있어서는, 승온 과정에서 산소 가스 분위기를 도입함으로써, 소결체 밀도를 보다 높일 수 있다.
상기 소성 공정에서 얻어진 소결체의 벌크 저항을 타겟 전체에서 균일화하기 위해서, 필요에 따라 환원 공정을 마련해도 된다.
환원 방법으로서는, 예컨대, 환원성 가스에 의한 방법이나 진공 소성 또는 불활성 가스에 의한 환원 등을 들 수 있다.
환원성 가스에 의한 환원 처리의 경우, 수소, 메테인, 일산화탄소, 또는 이들 가스와 산소의 혼합 가스 등을 이용할 수 있다. 또한, 불활성 가스 중에서의 소성에 의한 환원 처리의 경우, 질소, 아르곤, 또는 이들 가스와 산소의 혼합 가스 등을 이용할 수 있다.
환원 처리 시의 온도는, 통상 100∼800℃, 바람직하게는 200∼800℃이다. 또한, 환원 처리의 시간은, 통상 0.01∼10시간, 바람직하게는 0.05∼5시간이다.
이상을 정리하면, 본 발명에 이용하는 소결체의 제조 방법은, 예컨대, 산화인듐 분말과 산화아연 분말 및 산화알루미늄 분말의 혼합 분말을 포함하는 원료 분말에, 수계 용매를 배합하고, 얻어진 슬러리를 12시간 이상 혼합한 후, 고체-액체 분리·건조·조립하고, 계속해서, 이 조립물을 형틀에 넣어 성형하고, 그 후, 얻어진 성형물을 산소 함유 분위기에서, 700∼1400℃에서의 평균 승온 속도를 0.1∼0.9℃/분으로 하는 승온 공정, 및 1200∼1650℃를 5∼50시간 유지하는 유지 공정을 갖는 소결 공정에 의해 소결체를 얻을 수 있다.
상기에서 얻어진 소결체를 가공하는 것에 의해 본 발명의 스퍼터링 타겟으로 할 수 있다. 구체적으로는, 소결체를 스퍼터링 장치로의 장착에 적합한 형상으로 절삭 가공함으로써 스퍼터링 타겟 소재로 하고, 해당 타겟 소재를 배킹 플레이트(backing plate)에 접착함으로써 스퍼터링 타겟으로 할 수 있다.
소결체를 타겟 소재로 하기 위해서는, 소결체를, 예컨대 평면 연삭반으로 연삭하여 표면 조도 Ra가 0.5㎛ 이하인 소재로 한다. 여기에서, 추가로 타겟 소재의 스퍼터링 면에 경면 가공을 실시하여, 평균 표면 조도 Ra를 1000Å 이하로 해도 된다.
경면 가공(연마)은, 기계적인 연마, 화학 연마, 메카노케미칼 연마(기계적인 연마와 화학 연마의 병용) 등의 공지된 연마 기술을 이용할 수 있다. 예컨대, 고정 연마 입자 폴리셔(폴리싱액: 물)로 #2000 이상으로 폴리싱하거나, 또는 유리(遊離) 연마 입자 랩(연마재: SiC 페이스트 등)으로 래핑 후, 연마재를 다이아몬드 페이스트로 교체하여 래핑하는 것에 의해 얻을 수 있다. 이와 같은 연마 방법에는 특별히 제한은 없다.
타겟 소재의 표면은 200∼10,000번의 다이아몬드 연마석에 의해 마무리를 행하는 것이 바람직하고, 400∼5,000번의 다이아몬드 연마석에 의해 마무리를 행하는 것이 특히 바람직하다. 200번 이상 또는 10,000번 이하의 다이아몬드 연마석을 사용하는 것에 의해, 타겟 소재의 균열을 방지할 수 있다.
타겟 소재의 표면 조도 Ra가 0.5㎛ 이하이며, 방향성이 없는 연삭면을 구비하고 있는 것이 바람직하다. Ra가 0.5㎛ 이하이며, 방향성이 없는 연마면을 구비하고 있으면, 이상 방전이나 파티클의 발생을 방지할 수 있다.
최후에, 얻어진 타겟 소재를 청정 처리한다. 청정 처리에는 에어 블로우 또는 유수 세정 등을 사용할 수 있다. 에어 블로우로 이물질을 제거할 때에는, 노즐의 맞은 편에서 집진기로 흡기를 행하면 보다 유효하게 제거할 수 있다.
한편, 이상의 에어 블로우나 유수 세정에서는 한계가 있기 때문에, 추가로 초음파 세정 등을 행할 수도 있다. 이 초음파 세정은 주파수 25∼300KHz의 사이에서 다중 발진시켜 행하는 방법이 유효하다. 예컨대, 주파수 25∼300KHz의 사이에서, 25KHz마다 12종류의 주파수를 다중 발진시켜 초음파 세정을 행하는 것이 바람직하다.
타겟 소재의 두께는 통상 2∼20mm, 바람직하게는 3∼12mm, 특히 바람직하게는 4∼6mm이다.
상기한 바와 같이 하여 얻어진 타겟 소재를 배킹 플레이트에 본딩하는 것에 의해, 스퍼터링 타겟을 얻을 수 있다. 또한, 복수의 타겟 소재를 하나의 배킹 플레이트에 부착하여, 실질 하나의 타겟으로 해도 된다.
본 발명의 스퍼터링 타겟은, 상기의 제조 방법에 의해, 상대 밀도가 98% 이상이면서 벌크 저항이 5mΩcm 이하로 될 수 있고, 스퍼터링할 때에는, 이상 방전의 발생을 억제할 수 있다. 또한, 본 발명의 스퍼터링 타겟은, 고품질의 산화물 반도체 박막을, 효율적으로, 저렴하게, 또한 에너지 절약적으로 성막할 수 있다.
[산화물 반도체 박막]
본 발명의 스퍼터링 타겟을 스퍼터링법에 의해 성막함으로써, 본 발명의 산화물 반도체 박막이 얻어진다.
본 발명의 산화물 반도체 박막은, 인듐, 주석, 아연, 알루미늄, 산소로 이루어지고, 바람직하게는 하기 원자비 (1)∼(4)를 만족한다.
0.08 ≤ In/(In+Sn+Zn+Al) ≤ 0.50 (1)
0.01 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.30 (2)
0.30 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.90 (3)
0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.30 (4)
(식 중, In, Sn, Zn 및 Al은, 각각 산화물 반도체 박막 중의 인듐 원소, 주석 원소, 아연 원소 및 알루미늄 원소의 원자비를 나타낸다.)
식 (1)에 있어서, In 원소의 원자비가 0.08 미만이면, In 5s 궤도의 겹쳐짐이 작아지기 때문에 전계 효과 이동도가 15cm2/Vs 미만이 될 우려가 있다. 한편, In 원소의 원자비가 0.50 초과이면, 성막한 막을 TFT의 채널층에 적용했을 때에 신뢰성이 열화될 우려가 있다.
식 (2)에 있어서, Sn 원소의 원자비가 0.01 미만이면, 타겟 저항이 상승하기 때문에, 스퍼터링 성막 중에 이상 방전이 발생되어 성막이 안정화되지 않을 우려가 있다. 한편, Sn 원소의 원자비가 0.30 초과이면, 얻어지는 박막의 습식 부식액으로의 용해성이 저하되기 때문에, 습식 에칭이 곤란해진다.
식 (3)에 있어서, Zn 원소의 원자비가 0.30 미만이면, 얻어지는 막이 비정질막으로서 안정되지 않을 우려가 있다. 한편, Zn 원소의 원자비가 0.90 초과이면, 얻어지는 박막의 습식 부식액으로의 용해 속도가 지나치게 높기 때문에, 습식 에칭이 곤란해진다.
식 (4)에 있어서, Al 원소의 원자비가 0.01 미만이면, 성막 시의 산소 분압이 상승할 우려가 있다. 한편, Al 원소는 산소와의 결합이 강하기 때문에, 성막 시의 산소 분압을 낮출 수 있다. 또한, 채널상을 성막하여 TFT에 적용한 경우에 신뢰성이 열화될 우려가 있다. 한편, Al 원소의 원자비가 0.30 초과이면, 타겟 중에 Al2O3이 생성되어서, 스퍼터링 성막 시에 이상 방전이 발생되어, 성막이 안정화되지 않을 우려가 있다.
산화물 반도체 박막의 캐리어 농도는, 통상 1019/cm3 이하이며, 바람직하게는 1013∼1018/cm3이며, 더 바람직하게는 1014∼1018/cm3이며, 특히 바람직하게는 1015∼1018/cm3이다.
산화물층의 캐리어 농도가 1019cm-3 이하이면, 박막 트랜지스터 등의 소자를 구성했을 때의 누설 전류, 노멀리-온이나, on-off비의 저하를 방지할 수 있어, 양호한 트랜지스터 성능이 발휘될 수 있다. 캐리어 농도가 1013cm-3 이상이면, TFT로서 문제없이 구동한다.
산화물 반도체 박막의 캐리어 농도는, 홀 효과 측정 방법에 의해 측정할 수 있다.
본 발명의 스퍼터링 타겟은, 높은 도전성을 갖기 때문에 성막 속도가 빠른 DC 스퍼터링법을 적용할 수 있다.
상기 DC 스퍼터링법에 더하여, RF 스퍼터링법, AC 스퍼터링법, 펄스 DC 스퍼터링법도 적용할 수 있어, 이상 방전이 없는 스퍼터링이 가능하다.
산화물 반도체 박막은, 상기 소결체를 이용하여, 스퍼터링법 외에, 증착법, 이온 플레이팅법, 펄스 레이저 증착법 등에 의해서도 제작할 수도 있다.
스퍼터링 가스(분위기)로서는, 아르곤 등의 희가스 원자와 산화성 가스의 혼합 가스를 이용할 수 있다. 산화성 가스란 O2, CO2, O3, H2O, N2O 등을 들 수 있다. 스퍼터링 가스는, 희가스 원자와, 물 분자, 산소 분자 및 아산화질소 분자로부터 선택되는 1종 이상의 분자를 함유하는 혼합 기체가 바람직하고, 희가스 원자와, 적어도 물 분자를 함유하는 혼합 기체인 것이 보다 바람직하다.
스퍼터링 성막 시의 산소 분압비는 0% 이상 40% 미만으로 하는 것이 바람직하다. 산소 분압비가 40% 미만인 조건이면, 제작한 박막의 캐리어 농도가 대폭 저감되는 일이 없어, 캐리어 농도가 1013cm-3 미만이 되는 것을 방지할 수 있다.
바람직하게는, 산소 분압비는 0%∼30%, 특히 바람직하게는 0%∼20%이다.
본 발명에 있어서의 산화물 박막 퇴적 시의 스퍼터링 가스(분위기)에 포함되는 물 분자의 분압비, 즉, [H2O]/([H2O]+[희가스]+[그 밖의 분자])는 0.1∼25%인 것이 바람직하다.
물의 분압비가 25% 이하이면, 막 밀도의 저하를 방지할 수 있고, In의 5s 궤도의 겹쳐짐을 크게 유지할 수 있어, 이동도의 저하를 방지할 수 있다.
스퍼터링 시의 분위기 중의 물의 분압비는 0.7∼13%가 보다 바람직하고, 1∼6%가 특히 바람직하다.
스퍼터링에 의해 성막할 때의 기판 온도는, 25∼120℃인 것이 바람직하고, 더 바람직하게는 25∼100℃, 특히 바람직하게는 25∼90℃이다.
성막 시의 기판 온도가 120℃ 이하이면, 성막 시에 도입하는 산소 등을 충분히 취입할 수 있어, 가열 후의 박막의 캐리어 농도의 과도한 증가를 방지할 수 있다. 또한, 성막 시의 기판 온도가 25℃ 이상이면, 박막의 막 밀도가 저하되지 않아, TFT의 이동도가 저하되는 것을 방지할 수 있다.
스퍼터링에 의해서 얻어진 산화물 박막을, 추가로 150∼500℃에 15분∼5시간 유지하여 어닐링 처리를 실시하는 것이 바람직하다. 성막 후의 어닐링 처리 온도는 200℃ 이상 450℃ 이하인 것이 보다 바람직하고, 250℃ 이상 350℃ 이하인 것이 더 바람직하다. 상기 어닐링을 실시하는 것에 의해, 반도체 특성이 얻어진다.
또한, 가열 시의 분위기는, 특별히 한정되는 것은 아니지만, 캐리어 제어성의 관점에서, 대기 분위기, 산소 유통 분위기가 바람직하다.
산화물 박막의 후처리 어닐링 공정에 있어서는, 산소의 존재 하 또는 부존재 하에서 램프 어닐링 장치, 레이저 어닐링 장치, 열플라즈마 장치, 열풍 가열 장치, 접촉 가열 장치 등을 이용할 수 있다.
스퍼터링 시에서의 타겟과 기판 사이의 거리는, 기판의 성막면에 대하여 수직 방향으로 바람직하게는 1∼15cm이며, 더 바람직하게는 2∼8cm이다.
이 거리가 1cm 이상이면, 기판에 도달하는 타겟 구성 원소의 입자의 운동 에너지가 지나치게 커지지 않아, 양호한 막 특성을 얻을 수 있다. 또한, 막 두께 및 전기 특성의 면내 분포 등을 방지할 수 있다. 한편, 타겟과 기판의 간격이 15cm 이하이면, 기판에 도달하는 타겟 구성 원소의 입자의 운동 에너지가 지나치게 작아지지 않아, 치밀한 막을 얻을 수 있다. 또한, 양호한 반도체 특성을 얻을 수 있다.
산화물 박막의 성막은, 자장 강도가 300∼1500가우스인 분위기 하에서 스퍼터링하는 것이 바람직하다. 자장 강도가 300가우스 이상이면, 플라즈마 밀도의 저하를 방지할 수 있어, 고저항의 스퍼터링 타겟의 경우에서도 문제없이 스퍼터링을 행할 수 있다. 한편, 1500가우스 이하이면, 막 두께 및 막 중의 전기 특성의 제어성의 악화를 억제할 수 있다.
기체 분위기의 압력(스퍼터링 압력)은, 플라즈마가 안정되게 방전할 수 있는 범위이면 특별히 한정되지 않지만, 바람직하게는 0.1∼3.0Pa이며, 더 바람직하게는 0.1∼1.5Pa이며, 특히 바람직하게는 0.1∼1.0Pa이다.
스퍼터링 압력이 3.0Pa 이하이면, 스퍼터링 입자의 평균 자유 공정이 지나치게 짧아지지 않아, 박막 밀도의 저하를 방지할 수 있다. 또한, 스퍼터링 압력이 0.1Pa 이상이면, 성막 시에 막 중에 미(微)결정이 생성되는 것을 방지할 수 있다.
한편, 스퍼터링 압력이란, 아르곤 등의 희가스 원자, 물 분자, 산소 분자 등을 도입한 후의 스퍼터링 개시 시의 계 내의 전체압을 말한다.
또한, 산화물 반도체 박막의 성막을, 다음과 같은 교류 스퍼터링으로 행해도 된다.
진공 챔버 내에 소정의 간격을 두고 병설된 3장 이상의 타겟에 대향하는 위치에, 기판을 순차적으로 반송하고, 각 타겟에 대하여 교류 전원으로부터 음전위 및 양전위를 교대로 인가하여, 타겟 상에 플라즈마를 발생시켜 기판 표면 상에 성막한다.
이때, 교류 전원으로부터의 출력 중 적어도 하나를, 분기하여 접속된 2장 이상의 타겟 사이에서, 전위를 인가하는 타겟의 전환을 행하면서 행한다. 즉, 상기 교류 전원으로부터의 출력 중 적어도 하나를 분기하여 2장 이상의 타겟에 접속하여, 이웃하는 타겟에 상이한 전위를 인가하면서 성막을 행한다.
한편, 교류 스퍼터링에 의해서 산화물 반도체 박막을 성막하는 경우도, 예컨대, 희가스와, 수증기, 산소 가스 및 아산화질소 가스로부터 선택되는 1 이상의 가스를 함유하는 혼합 기체의 분위기 하에서 스퍼터링을 행하는 것이 바람직하고, 수증기를 함유하는 혼합 기체의 분위기 하에서 스퍼터링을 행하는 것이 특히 바람직하다.
AC 스퍼터링으로 성막한 경우, 공업적으로 대면적 균일성이 우수한 산화물층이 얻어짐과 더불어, 타겟의 이용 효율의 향상이 기대될 수 있다.
또한, 1변이 1m를 초과하는 대면적 기판에 스퍼터링 성막하는 경우에는, 예컨대 일본 특허공개 2005-290550호 공보에 기재된 바와 같은 대면적 생산용의 AC 스퍼터링 장치를 사용하는 것이 바람직하다.
일본 특허공개 2005-290550호 공보에 기재된 AC 스퍼터링 장치는, 구체적으로는, 진공조와, 진공조 내부에 배치된 기판 홀더와, 이 기판 홀더와 대향하는 위치에 배치된 스퍼터링원(源)을 갖는다. 도 1에 AC 스퍼터링 장치의 스퍼터링원의 요부를 나타낸다. 스퍼터링원은, 복수의 스퍼터링부를 갖고, 판상의 타겟(31a∼31f)을 각각 갖고, 각 타겟(31a∼31f)의 스퍼터링되는 면을 스퍼터링 면으로 하면, 각 스퍼터링부는 스퍼터링 면이 동일 평면 상에 위치하도록 배치된다. 각 타겟(31a∼31f)은 길이 방향을 갖는 세장(細長)으로 형성되고, 각 타겟은 동일 형상이며, 스퍼터링 면의 길이 방향의 가장자리 부분(측면)이 서로 소정 간격을 띄워 평행하게 배치된다. 따라서, 인접하는 타겟(31a∼31f)의 측면은 평행해진다.
진공조의 외부에는, 교류 전원(17a∼17c)이 배치되어 있고, 각 교류 전원(17a∼17c)의 2개의 단자 중, 한쪽의 단자는 인접하는 2개의 전극 중의 한쪽의 전극에 접속되고, 다른 쪽의 단자는 다른 쪽의 전극에 접속되어 있다. 각 교류 전원(17a∼17c)의 2개의 단자는 음양의 상이한 극성의 전압을 출력하도록 되어 있고, 타겟(31a∼31f)은 전극에 밀착하여 부착되어 있기 때문에, 인접하는 2개의 타겟(31a∼31f)에는 서로 다른 극성의 교류 전압이 교류 전원(17a∼17c)으로부터 인가된다. 따라서, 서로 인접하는 타겟(31a∼31f) 중, 한쪽이 양전위에 놓여질 때에는 다른 쪽이 음전위에 놓여진 상태가 된다.
전극의 타겟(31a∼31f)과는 반대측의 면에는 자계 형성 수단(40a∼40f)이 배치되어 있다. 각 자계 형성 수단(40a∼40f)은, 외주가 타겟(31a∼31f)의 외주와 대략 같은 크기인 세장의 환상 자석과, 환상 자석의 길이보다도 짧은 봉상(棒狀) 자석을 각각 갖고 있다.
각 환상 자석은, 대응하는 1개의 타겟(31a∼31f)의 바로 뒤쪽 위치에서, 타겟(31a∼31f)의 길이 방향에 대하여 평행하게 배치되어 있다. 전술한 바와 같이, 타겟(31a∼31f)은 소정 간격을 띄워 평행 배치되어 있기 때문에, 환상 자석도 타겟(31a∼31f)과 동일한 간격을 띄워 배치되어 있다.
AC 스퍼터링에서, 산화물 타겟을 이용하는 경우의 교류 파워 밀도는, 3W/cm2 이상 20W/cm2 이하가 바람직하다. 파워 밀도가 3W/cm2 이상이면, 성막 속도가 지나치게 늦어지지 않아, 생산 경제성을 담보할 수 있다. 20W/cm2 이하이면, 타겟의 파손을 억제할 수 있다. 보다 바람직한 파워 밀도는 3W/cm2∼15W/cm2이다.
AC 스퍼터링의 주파수는 10kHz∼1MHz의 범위가 바람직하다. 10kHz 이상이면, 소음의 문제가 발생되지 않는다. 1MHz 이하이면, 플라즈마가 지나치게 넓어져 원하는 타겟 위치 이외에서 스퍼터링이 행해지는 것을 방지할 수 있어, 균일성이 유지될 수 있다. 보다 바람직한 AC 스퍼터링의 주파수는 20kHz∼500kHz이다.
상기 이외의 스퍼터링 시의 조건 등은, 전술한 것으로부터 적절히 선택하면 된다.
[박막 트랜지스터 및 표시 장치]
상기의 산화물 박막은, 박막 트랜지스터에 사용할 수 있고, 특히 채널층으로서 적합하게 사용할 수 있으며, 본 발명의 산화물 반도체 박막을 채널층으로 이용한 박막 트랜지스터는 전계 효과 이동도 15cm2/Vs 이상의 고이동도, 및 고신뢰성을 나타낼 수 있다.
본 발명의 박막 트랜지스터는, 상기의 산화물 박막을 채널층으로서 갖고 있으면, 그 소자 구성은 특별히 한정되지 않고, 공지된 각종의 소자 구성을 채용할 수 있다.
본 발명의 박막 트랜지스터에 있어서의 채널층의 막 두께는, 통상 10∼300nm, 바람직하게는 20∼250nm, 보다 바람직하게는 30∼200nm, 더 바람직하게는 35∼120nm, 특히 바람직하게는 40∼80nm이다.
채널층의 막 두께가 10nm 이상이면, 대면적으로 성막했을 때에도 막 두께가 불균일해지기 어려워, 제작한 TFT의 특성을 면 내에서 균일하게 할 수 있다. 한편, 막 두께가 300nm 이하이면, 성막 시간이 지나치게 길어지지 않는다.
본 발명의 박막 트랜지스터에 있어서의 채널층은, 통상, N형 영역에서 이용되지만, P형 Si계 반도체, P형 산화물 반도체, P형 유기 반도체 등의 여러 가지 P형 반도체와 조합하여 PN 접합형 트랜지스터 등의 각종 반도체 디바이스에 이용할 수 있다.
본 발명의 박막 트랜지스터의 채널층은, 어닐링 처리 후에 적어도 게이트 전극과 겹치는 영역에 있어서 일부, 결정화되어 있어도 된다. 여기에서 결정화란, 비정질의 상태로부터 결정핵이 생성되는 것, 또는 결정핵이 생성된 상태로부터 결정립이 성장하는 것을 말한다. 특히 백 채널(back channel)측의 일부를 결정화시켰을 때는, 플라즈마 프로세스(CVD 프로세스 등)에 대하여, 내환원성이 향상되어 TFT의 신뢰성이 개선된다.
결정화된 영역은, 예컨대, 투과형 전자 현미경(TEM: Transmission Electron Microscope)의 전자선 회절상으로부터 확인할 수 있다.
채널층에 적용되는 산화물 반도체 박막은, 유기산계 에칭액(예컨대 옥살산 에칭액)으로 습식 에칭할 수 있고, 또한 무기산계 습식 에칭액(예컨대 인산/질산/아세트산의 혼합산 습식 에칭액: PAN)에는 녹기 어려워, 전극에 사용하는 Mo(몰리브덴)나 Al(알루미늄) 등과의 습식 에칭의 선택비가 크다. 그 때문에, 본 발명의 산화물 박막을 채널층에 이용함으로써, 채널 에치형의 박막 트랜지스터를 제작할 수 있다.
박막 트랜지스터를 제조하는 포토리소그래피 공정에 있어서, 레지스트를 도포하기 전에, 산화물 반도체 박막 표면에, 막 두께가 수nm 정도인 절연막을 형성해도 된다. 이 공정에 의해 산화물 반도체막과 레지스트가 직접 접촉하는 것을 회피하는 것이 가능하고, 레지스트에 포함되어 있는 불순물이 산화물 반도체막 중에 침입하는 것을 방지할 수 있다.
본 발명의 박막 트랜지스터는, 상기 채널층 상에 보호막을 구비하는 것이 바람직하다. 본 발명의 박막 트랜지스터에 있어서의 보호막은, 적어도 SiNx를 함유하는 것이 바람직하다. SiNx는 SiO2와 비교하여 치밀한 막을 형성할 수 있기 때문에, TFT의 열화 억제 효과가 높다고 하는 이점을 갖는다.
보호막은, SiNx 외에 예컨대 SiO2, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTiO3, BaTa2O6, Sm2O3, SrTiO3 또는 AlN 등의 산화물 등을 포함할 수 있다.
본 발명의 인듐 원소(In), 주석 원소(Sn), 아연 원소(Zn) 및 알루미늄 원소(Al)를 함유하는 산화물 박막은, Al을 함유하고 있기 때문에 CVD 프로세스에 의한 내환원성이 향상되어, 보호막을 제작하는 프로세스에 의해 백 채널측이 환원되기 어려워, 보호막으로서 SiNx를 이용할 수 있다.
보호막을 형성하기 전에, 채널층에 대하여, 오존 처리, 산소 플라즈마 처리, 이산화질소 플라즈마 처리 또는 아산화질소 플라즈마 처리를 실시하는 것이 바람직하다. 이와 같은 처리는, 채널층을 형성한 후, 보호막을 형성하기 전이면, 어떤 타이밍에서 행해도 되지만, 보호막을 형성하기 직전에 행하는 것이 바람직하다. 이와 같은 전처리를 행하는 것에 의해, 채널층에 있어서의 산소 결함의 발생을 억제할 수 있다.
또한, TFT 구동 중에 산화물 반도체막 중의 수소가 확산되면, 역치 전압의 시프트가 일어나 TFT의 신뢰성이 저하될 우려가 있다. 채널층에 대하여, 오존 처리, 산소 플라즈마 처리 또는 아산화질소 플라즈마 처리를 실시하는 것에 의해, 박막 구조 중에 있어서 In-OH의 결합이 안정화되어 산화물 반도체막 중의 수소의 확산을 억제할 수 있다.
박막 트랜지스터를 제조하는 과정에 있어서, 반도체 기판의 Cu 등에 의한 금속 오염을 제거하기 위해서, 및 게이트 절연막 표면의 댕글링(dangling) 결합 등에 기인하는 표면 준위를 저감시키기 위해서, 반도체 기판이나 게이트 절연막 표면의 세정을 행하는 것이 바람직하다.
상기의 세정에 이용하는 세정 용액으로서는, 사이안(CN) 함유량이 100ppm 이하, 바람직하게는 10ppm∼1ppm을 상한으로 하여, 수소 이온 농도 지수(pH) 9∼14의 사이안 함유 용액을 이용할 수 있다. 당해 사이안 함유 용액을 가열하여, 50℃ 이하(바람직하게는 30℃∼40℃)의 온도로 하여, 반도체 기판이나 게이트 절연막 표면의 세정 처리하는 것이 바람직하다.
사이안 함유 용액, 예컨대 HCN 수용액을 이용함으로써, 사이안화물 이온(CN-)이 기판 표면 상의 구리와 반응하여 [Cu(CN)2]-를 형성하여 오염 구리를 제거할 수 있다. [Cu(CN)2]-는 HCN 수용액 중의 CN- 이온과 반응하고, pH10에서는 [Cu(CN)4]3-로서 안정되게 존재한다. CN- 이온의 착이온 형성능은 극히 커서, 극저농도의 HCN 수용액이더라도, CN- 이온이 유효하게 반응하여 오염 구리의 제거가 가능하다.
세정에 이용하는 사이안(CN) 함유 용액은, 예컨대, 사이안화수소(HCN)를 순수 또는 초순수, 알코올계 용매 및 케톤계 용매, 나이트릴계 용매, 방향족 탄화수소계 용매, 사염화탄소, 에터계 용매, 지방족 알케인계 용매, 또는 이들의 혼합 용매로부터 선택되는 적어도 하나의 용매에 용해시키고, 추가로 소정 농도로 희석함과 더불어, 암모니아 수용액 등으로, 용액 중의 수소 이온 농도 지수, 이른바 pH값을 바람직하게는 9∼14의 범위로 조정하여 이용하는 것이 적합하다.
박막 트랜지스터는, 통상, 기판, 게이트 전극, 게이트 절연층, 유기 반도체층(채널층), 소스 전극 및 드레인 전극을 구비한다. 채널층에 대해서는 전술한 대로이며, 기판에 대해서는 공지된 재료를 이용할 수 있다.
본 발명의 박막 트랜지스터에 있어서의 게이트 절연막을 형성하는 재료에도 특별히 제한은 없고, 일반적으로 이용되고 있는 재료를 임의로 선택할 수 있다. 구체적으로는, 예컨대, SiO2, SiNx, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO2, CaHfO3, PbTiO3, BaTa2O6, SrTiO3, Sm2O3, AlN 등의 화합물을 이용할 수 있다. 이들 중에서도, 바람직하게는 SiO2, SiNx, Al2O3, Y2O3, HfO2, CaHfO3이며, 보다 바람직하게는 SiO2, SiNx, HfO2, Al2O3이다.
게이트 절연막은, 예컨대 플라즈마 CVD(Chemical Vapor Deposition; 화학 기상 성장)법에 의해 형성할 수 있다.
플라즈마 CVD법에 의해 게이트 절연막을 형성하고, 그 위에 채널층을 성막한 경우, 게이트 절연막 중의 수소가 채널층으로 확산되어, 채널층의 막질 저하나 TFT의 신뢰성 저하를 초래할 우려가 있다. 채널층의 막질 저하나 TFT의 신뢰성 저하를 방지하기 위해서, 채널층을 성막하기 전에 게이트 절연막에 대하여 오존 처리, 산소 플라즈마 처리, 이산화질소 플라즈마 처리 또는 아산화질소 플라즈마 처리를 실시하는 것이 바람직하다. 이와 같은 전처리를 행하는 것에 의해, 채널층의 막질의 저하나 TFT의 신뢰성 저하를 방지할 수 있다.
한편, 상기의 산화물의 산소수는, 반드시 화학 양론비와 일치하고 있지 않아도 되고, 예컨대 SiO2여도 SiOx여도 된다.
게이트 절연막은, 상이한 재료로 이루어지는 2층 이상의 절연막을 적층한 구조여도 된다. 또한, 게이트 절연막은, 결정질, 다결정질, 비정질 중 어느 것이어도 되지만, 공업적으로 제조하기 쉬운 다결정질 또는 비정질인 것이 바람직하다.
본 발명의 박막 트랜지스터에 있어서의 드레인 전극, 소스 전극 및 게이트 전극의 각 전극을 형성하는 재료에 특별히 제한은 없고, 일반적으로 이용되고 있는 재료를 임의로 선택할 수 있다. 예컨대, ITO, IZO, ZnO, SnO2 등의 투명 전극이나, Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, Ta 등의 금속 전극, 또는 이들을 포함하는 합금의 금속 전극을 이용할 수 있다.
드레인 전극, 소스 전극 및 게이트 전극의 각 전극은, 상이한 2층 이상의 도전층을 적층한 다층 구조로 할 수도 있다. 특히 소스·드레인 전극은 저저항 배선에 대한 요구가 강하기 때문에, Al이나 Cu 등의 양도체를 Ti나 Mo 등의 밀착성이 우수한 금속으로 샌드위치하여 사용해도 된다.
본 발명의 박막 트랜지스터는, 바람직하게는 S값이 0.8V/dec 이하이며, 0.5V/dec 이하가 보다 바람직하고, 0.3V/dec 이하가 더 바람직하고, 0.2V/dec 이하가 특히 바람직하다. 0.8V/dec 이하이면, 구동 전압이 작아져 소비 전력을 저감할 수 있을 가능성이 있다. 특히, 유기 EL 디스플레이에서 이용하는 경우는, 직류 구동을 위해 S값을 0.3V/dec 이하로 하면 소비 전력을 대폭 저감할 수 있기 때문에 바람직하다.
S값은, 트랜스퍼 특성의 결과로부터, Log(Id)-Vg의 그래프를 제작하여, 이 기울기의 역수로부터 도출할 수 있다. S값의 단위는 V/decade이며, 작은 값인 것이 바람직하다.
S값(Swing Factor)이란, 오프 상태로부터 게이트 전압을 증가시켰을 때에, 오프 상태로부터 온 상태에 걸쳐 드레인 전류가 가파르게 급상승하는데, 이 가파름을 나타내는 값이다. 하기 식으로 정의되는 바와 같이, 드레인 전류가 1자리수(10배) 상승할 때의 게이트 전압의 증가분을 S값으로 한다.
S값 = dVg/dlog(Ids)
S값이 작을수록 가파른 급상승이 된다(「박막 트랜지스터 기술의 전부」, 우카이 야스히로 저, 2007년 간행, 공업조사회). S값이 크면, 온으로부터 오프로 전환할 때에 높은 게이트 전압을 걸 필요가 있어, 소비 전력이 커질 우려가 있다.
본 발명의 박막 트랜지스터는, 전계 효과형 트랜지스터, 논리 회로, 메모리 회로, 차동 증폭 회로 등 각종의 집적 회로에도 적용할 수 있다. 또, 전계 효과형 트랜지스터 이외에도 정전 유도형 트랜지스터, 쇼트키 장벽형 트랜지스터, 쇼트키 다이오드, 저항 소자에도 적응할 수 있다.
본 발명의 박막 트랜지스터의 구성은, 바텀 게이트, 바텀 콘택트, 탑 콘택트 등 공지된 구성을 제한 없이 채용할 수 있다.
특히 바텀 게이트 구성이, 어몰퍼스 실리콘이나 ZnO의 박막 트랜지스터에 비하여 높은 성능이 얻어지기 때문에 유리하다. 바텀 게이트 구성은, 제조 시의 마스크 매수를 삭감하기 쉬워, 대형 디스플레이 등의 용도의 제조 비용을 저감하기 쉽기 때문에 바람직하다.
본 발명의 박막 트랜지스터는, 표시 장치에 적합하게 이용할 수 있다.
대면적의 디스플레이용으로서는, 채널 에치형의 바텀 게이트 구성의 박막 트랜지스터가 특히 바람직하다. 채널 에치형의 바텀 게이트 구성의 박막 트랜지스터는, 포토리소그래피 공정 시의 포토마스크의 수가 적어 저비용으로 디스플레이용 패널을 제조할 수 있다. 그 중에서도, 채널 에치형의 바텀 게이트 구성 및 탑 콘택트 구성의 박막 트랜지스터가 이동도 등의 특성이 양호하고 공업화하기 쉽기 때문에 특히 바람직하다.
실시예
실시예 1∼7
[산화물 소결체의 제조]
원료 분체로서 하기의 산화물 분말을 사용했다. 하기 산화물 분말의 평균 입경으로서 중앙값 직경(median diameter) D50을 채용하고, 당해 평균 입경은, 레이저 회절식 입도 분포 측정 장치 SALD-300V(시마즈제작소제)로 측정했다.
산화인듐 분말: 평균 입경 0.98㎛
산화주석 분말: 평균 입경 0.98㎛
산화아연 분말: 평균 입경 0.96㎛
산화알루미늄 분말: 평균 입경 0.98㎛
상기의 분체를, 표 1에 나타내는 원자비가 되도록 칭량하고, 균일하게 미분쇄 혼합 후, 성형용 바인더를 가하여 조립했다. 다음으로, 이 원료 혼합 분말을 금형에 균일하게 충전하여, 콜드 프레스기로 프레스압 140MPa에서 가압 성형했다.
이와 같이 하여 얻은 성형체를, 표 1에 나타내는 승온 속도, 소결 온도 및 소결 시간으로, 소결로에서 소결하여 소결체를 제조했다. 승온 중에는 산소 분위기, 그 밖에는 대기 중(분위기)으로 하고, 강온 속도는 15℃/분으로 했다.
[소결체의 분석]
얻어진 소결체의 상대 밀도를 아르키메데스법에 의해 측정했다. 실시예 1∼7의 소결체는 상대 밀도 98% 이상인 것을 확인했다.
또한, 얻어진 소결체의 벌크 비저항(도전성)을 저항률계(미쓰비시화학(주)제, 로레스타)를 사용하여 사탐침법(JIS R1637)에 기초하여 측정했다. 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이 실시예 1∼7의 소결체의 벌크 비저항은 5mΩcm 이하였다.
얻어진 소결체에 대하여 ICP-AES 분석을 행하여, 표 1에 나타내는 원자비인 것을 확인했다.
또한, 얻어진 소결체에 대하여 X선 회절 측정 장치(XRD)에 의해 결정 구조를 조사했다. 실시예 1∼3에서 얻어진 소결체의 X선 회절 차트를 각각 도 2∼4에 나타낸다.
차트를 분석한 결과, 실시예 1의 소결체에는 In2Zn3O6의 호모로거스 구조와 In2Zn4O7의 호모로거스 구조와 Zn2SnO4의 스피넬 구조가 관측되었다. 결정 구조는 JCPDS 카드 및/또는 ICSD에서 확인할 수 있다.
In2Zn3O6의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162450의 피크 패턴이며, In2Zn4O7의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162451의 피크 패턴 이며, Zn2SnO4로 표시되는 스피넬 구조 화합물은, JCPDS 데이터베이스의 No. 24-1470의 피크 패턴이다.
In2Zn3O6의 호모로거스 구조의 격자 상수를 도출한 결과, a=b=3.32724Å, c=42.27143Å이었다. ICSD ＃162450의 데이터베이스에서 개시되어 있는 격자 상수는, a=b=3.3520Å, c=42.488Å이기 때문에, 실시예의 소결체에서는 격자 상수가 작아지는 것을 확인했다. Al3 +의 이온 반경은, In3 +의 이온 반경보다도 작기 때문에, In2Zn3O6의 호모로거스 구조에 Al이 고용되었기 때문에, 격자 상수가 작아졌다고 생각된다.
또한, In2Zn4O7의 호모로거스 구조의 격자 상수를 도출한 결과, a=b=3.32187Å, c=33.39592Å이었다. ICSD ＃162451의 데이터베이스에서 개시되어 있는 격자 상수는, a=b=3.3362Å, c=33.526Å이기 때문에, 실시예의 소결체에서는 격자 상수가 작아지는 것을 확인했다. Al3 +의 이온 반경은, In3 +의 이온 반경보다도 작기 때문에, In2Zn4O7의 호모로거스 구조에 Al이 고용되었기 때문에, 격자 상수가 작아졌다고 생각된다.
실시예 1과 마찬가지로 하여, 실시예 2∼7의 소결체에 있어서도 XRD 측정을 실시한 결과, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함하는 것을 확인했다. 추가로 In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물의 격자 상수를 표 1에 나타낸다. 표 1에 나타내는 바와 같이 실시예 2∼7에 있어서도, In2O3(ZnO)n(n은 2∼20임)의 격자 상수는, ICSD의 데이터베이스에서 개시되어 있는 격자 상수보다도 작은 것을 확인했다.
XRD의 측정 조건은 이하와 같다.
·장치: (주)리가쿠제 Ultima-III
·X선: Cu-Kα선(파장 1.5406Å, 흑연 모노크로미터로 단색화)
·2θ-θ 반사법, 연속 스캔(1.0°/분)
·샘플링 간격: 0.02°
·슬릿 DS, SS: 2/3°, RS: 0.6mm
실시예 1∼7의 소결체에 대하여, 전자선 마이크로 애널라이저(EPMA) 측정에 의해 얻어진 소결체의 Sn이나 Al의 분산을 조사한 바, 8㎛ 이상의 Sn이나 Al의 집합체는 관측되지 않았다. 실시예 1∼7의 소결체는 분산성, 균일성이 극히 우수한 것을 알 수 있었다.
EPMA의 측정 조건은 이하와 같다.
장치명: JXA-8200(니혼덴시주식회사)
가속 전압: 15kV
조사 전류: 50nA
조사 시간(1점당): 50mS
[스퍼터링 타겟의 제조]
실시예 1∼7에서 얻어진 소결체의 표면을 평면 연삭반으로 연삭하고, 측변을 다이아몬드 커터로 절단하고, 배킹 플레이트에 접합하여, 각각 직경 4인치의 스퍼터링 타겟을 제작했다. 또한, 실시예 1∼3에 대해서는, 각각 폭 200mm, 길이 1700mm, 두께 10mm의 6장의 타겟을 AC 스퍼터링 성막용으로 제작했다.
[이상 방전의 유무의 확인]
얻어진 직경 4인치의 스퍼터링 타겟을 DC 스퍼터링 장치에 장착하고, 분위기로서 아르곤 가스에 H2O 가스를 분압비로 2% 첨가한 혼합 가스를 사용하고, 스퍼터링압 0.4Pa, 기판 온도를 실온으로 하여, DC 출력 400W에서, 10kWh 연속 스퍼터링을 행했다. 스퍼터링 중의 전압 변동을 데이터 로거에 축적하여, 이상 방전의 유무를 확인했다. 결과를 표 2에 나타낸다.
한편, 상기 이상 방전의 유무는, 전압 변동을 모니터하여 이상 방전을 검출하는 것에 의해 행했다. 구체적으로는, 5분간의 측정 시간 중에 발생하는 전압 변동이 스퍼터링 운전 중의 정상 전압의 10% 이상이었던 경우를 이상 방전으로 했다. 특히 스퍼터링 운전 중의 정상 전압이 0.1초간에 ±10% 변동하는 경우는, 스퍼터링 방전의 이상 방전인 마이크로 아크가 발생되고 있어, 소자의 수율이 저하되어, 양산화에 적합하지 않을 우려가 있다.
[노듈 발생의 유무의 확인]
얻어진 직경 4인치의 스퍼터링 타겟을 이용하고, 분위기로서 아르곤 가스에 수소 가스를 분압비로 3% 첨가한 혼합 가스를 사용하고, 40시간 연속해서 스퍼터링을 행하여, 노듈의 발생의 유무를 확인했다. 그 결과, 실시예 1∼7의 스퍼터링 타겟 표면에서, 노듈은 관측되지 않았다.
한편, 스퍼터링 조건은, 스퍼터링압 0.4Pa, DC 출력 100W, 기판 온도는 실온으로 했다. 수소 가스는, 노듈의 발생을 촉진하기 위해서 분위기 가스에 첨가했다.
노듈은, 스퍼터링 후의 타겟 표면의 변화를 실체 현미경에 의해 50배로 확대해서 관찰하여, 시야 3mm2 중에 발생된 20㎛ 이상의 노듈에 대하여 수 평균을 계측하는 방법을 채용했다. 발생한 노듈수를 표 2에 나타낸다.
비교예 1∼2
표 1에 나타내는 원자비로 원료 분말을 혼합하여, 표 1에 나타내는 승온 속도, 소결 온도 및 소결 시간으로 소결한 것 외에는, 실시예 1∼7과 마찬가지로 소결체 및 스퍼터링 타겟을 제조하여, 평가했다. 결과를 표 1 및 2에 나타낸다.
비교예 1∼2의 스퍼터링 타겟에 있어서, 스퍼터링 시에 이상 방전이 발생되고, 타겟 표면에는 노듈이 관측되었다. 비교예 1∼2의 타겟에는, InAlZn2O5의 호모로거스 구조, Zn2SnO4의 스피넬 구조, Al2O3의 코런덤 구조가 관측되었다. InAlZn2O5의 호모로거스 구조는 JCPDS 카드 No. 40-0259, Al2O3의 코런덤 구조는 JCPDS 카드 No. 10-173으로 확인할 수 있다.
비교예 1∼2의 타겟에 있어서는, Al2O3이 타겟 중에 존재하고 있기 때문에, 타겟의 상대 밀도가 98% 미만이며, 타겟의 벌크 비저항은 5mΩcm 초과였다.
Figure pct00001
Figure pct00002
실시예 8∼14
[산화물 반도체 박막의 성막]
마그네트론 스퍼터링 장치에, 실시예 1∼7에서 제작한 표 3 및 4에 나타내는 조성의 4인치 타겟을 장착하고, 기판으로서 슬라이드 글래스(코닝사제 ＃1737)를 각각 장착했다. DC 마그네트론 스퍼터링법에 의해, 하기의 조건에서 슬라이드 글래스 상에 막 두께 50nm의 비정질막을 성막했다.
성막 시에는, 표 3 및 4에 나타내는 분압비(%)로 Ar 가스, O2 가스 및 H2O 가스를 도입했다. 비정질막을 형성한 기판을 대기 중, 300℃에서 60분 가열하여 산화물 반도체막을 형성했다.
스퍼터링 조건은 이하와 같다.
기판 온도: 25℃
도달 압력: 8.5×10-5Pa
분위기 가스: Ar 가스, O2 가스, H2O 가스(분압은 표 3 및 4를 참조)
스퍼터링 압력(전체압): 0.4Pa
투입 전력: DC 100W
S(기판)-T(타겟) 거리: 70mm
[산화물 반도체 박막의 평가]
홀 효과 측정용 소자는, 유리 기판 상에 성막한 기판을 이용하여 ResiTest 8300형(도요테크니카사제)에 세팅하여, 실온에서 홀 효과를 평가했다. 또한, ICP-AES 분석에 의해, 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 동일한 것을 확인했다.
또한, 유리 기판 상에 성막한 산화물 박막에 대하여 X선 회절 측정 장치(리가쿠제 Ultima-III)에 의해 결정 구조를 조사했다.
실시예 8∼14에서는, 박막 퇴적 직후에는 회절 피크가 관측되지 않아 비정질인 것을 확인했다. 또한, 대기 하에서 300℃×60분 가열 처리(어닐링) 후에도 회절 피크가 관측되지 않아 비정질인 것을 확인했다.
상기 XRD의 측정 조건은 이하와 같다.
장치: (주)리가쿠제 Ultima-III
X선: Cu-Kα선(파장 1.5406Å, 흑연 모노크로미터로 단색화)
2θ-θ 반사법, 연속 스캔(1.0°/분)
샘플링 간격: 0.02°
슬릿 DS, SS: 2/3°, RS: 0.6mm
[박막 트랜지스터의 제조]
기판으로서, 막 두께 100nm의 열산화막 부착 도전성 실리콘 기판을 사용했다. 열산화막이 게이트 절연막으로서 기능하고, 도전성 실리콘부가 게이트 전극으로서 기능한다.
게이트 절연막 상에 표 3 및 4에 나타내는 조건에서 스퍼터링 성막하여, 막 두께 50nm의 비정질 박막을 제작했다. 레지스트로서 OFPR ＃800(도쿄오카공업주식회사제)을 사용하여, 도포, 프리베이킹(80℃, 5분), 노광했다. 현상 후, 포스트베이킹(120℃, 5분)하고, 옥살산으로 에칭하여, 원하는 형상으로 패터닝했다. 그 후 열풍 가열로 내에서 300℃에서 60분 가열 처리(어닐링 처리)를 행했다.
그 후, Mo(100nm)를 스퍼터링 성막에 의해 성막하여, 리프트 오프법에 의해 소스/드레인 전극을 원하는 형상으로 패터닝했다. 또, 표 3 및 4에 나타내는 바와 같이 보호막을 형성하기 전(前)단계의 처리로서, 산화물 반도체막에 대하여, 아산화질소 플라즈마 처리를 실시하고, 플라즈마 CVD법(PECVD)으로 SiOx를 성막하여 보호막으로 했다. 불산을 이용해서 콘택트 홀을 개구하여, 박막 트랜지스터를 제작했다.
제작한 박막 트랜지스터에 대하여, 전계 효과 이동도(μ), S값 및 역치 전압(Vth)을 평가했다. 이들의 결과를 표 3 및 4에 나타낸다.
이들의 특성값은, 반도체 파라미터 애널라이저(케이슬레이인스트루먼츠주식회사제 4200SCS)를 이용하여, 실온, 차광 환경 하(실드박스 내)에서 측정했다.
또한, 성장(盛裝)한 트랜지스터에 대하여, 드레인 전압(Vd)을 1V 및 게이트 전압(Vg)을 -15∼20V로 하여 전달 특성을 평가했다. 결과를 표 3 및 4에 나타낸다.
전계 효과 이동도(μ)는, 선형 이동도로부터 산출하여, Vg-μ의 최대값으로 정의했다.
제작한 박막 트랜지스터에 대하여, DC 바이어스 스트레스 시험을 행했다. 표 3 및 4에, Vg=15V, Vd=15V의 DC 스트레스(스트레스 온도 80℃ 하)를 10000초 인가하기 전후에 있어서의 TFT 트랜스퍼 특성의 변화를 나타낸다.
실시예 8∼14의 박막 트랜지스터는, 역치 전압의 변동이 매우 작아, DC 스트레스에 대하여 영향을 받기 어려운 것을 알 수 있었다.
비교예 3 및 4
비교예 1 및 2에서 제작한 4인치 타겟을 이용하여, 표 3에 나타내는 스퍼터링 조건, 가열(어닐링) 처리 조건 및 보호막 형성 전처리에 따라서, 실시예 8∼14와 마찬가지로 하여, 산화물 반도체 박막, 박막 평가용 소자 및 박막 트랜지스터를 제작하여, 평가했다. 한편, 비교예 3 및 4에 있어서는, 산화물 반도체막에 대하여, 아산화질소 플라즈마 처리 등의 전처리를 실시하지 않고서, PECVD법으로 SiOx를 100nm 성막하고, 추가로 SiOx 막의 위에 PECVD법으로 SiNx를 150nm 성막하여 SiOx 및 SiNx의 적층체를 보호막으로 했다. 결과를 표 3 및 4에 나타낸다.
표 3 및 4에 나타내는 바와 같이, 비교예 3 및 4의 소자는 전계 효과 이동도가 15cm2/Vs 미만으로, 실시예 8∼14의 소자와 비교하여 대폭 낮은 것을 알 수 있었다. 또한, 비교예 3 및 4의 박막 트랜지스터는, DC 바이어스 스트레스 시험의 결과, 역치 전압이 1V 이상 변동하여, 현저한 특성의 열화가 생겨 있는 것을 알 수 있었다.
Figure pct00003
Figure pct00004
실시예 15∼17
표 5에 나타내는 스퍼터링 조건 및 어닐링 조건에 따라서, 실시예 8∼14와 마찬가지로 하여 산화물 반도체 및 박막 트랜지스터를 제조하여, 평가했다. 결과를 표 5에 나타낸다. 실시예 15∼17에서는, DC 스퍼터링 대신에 AC 스퍼터링에 의한 성막을 실시하고, 소스·드레인 패터닝을 건식 에칭으로 행했다.
상기 AC 스퍼터링은, 일본 특허공개 2005-290550호 공보에 개시된, 도 1에 나타내는 성막 장치를 이용했다.
예컨대 실시예 15에서는, 실시예 1에서 제작한 폭 200mm, 길이 1700mm, 두께 10mm의 6장의 타겟(31a∼31f)을 이용하여, 각 타겟(31a∼31f)을 기판의 폭 방향에 평행하게, 거리가 2mm가 되도록 배치했다. 자계 형성 수단(40a∼40f)의 폭은 타겟(31a∼31f)과 동일한 200mm였다.
가스 공급계로부터 스퍼터링 가스인 Ar, H2O 및 O2를 각각 계 내로 도입했다. 스퍼터링 조건은, 0.5Pa, 교류 전원의 파워는 3W/cm2(=10.2kW/3400cm2)로 하고, 주파수는 10kHz로 했다. 성막 속도를 조사하기 위해서, 당해 조건에서 10초 성막하여, 얻어진 박막의 막 두께를 측정하면 14nm였다. 성막 속도는 84nm/분으로 고속이어서, 양산에 적합하다.
얻어진 박막을 유리 기판을 전기로에 넣어, 공기 중 300℃, 60분(대기 분위기 하)의 조건에서 열처리 후, 1cm2의 사이즈로 잘라내어, 사탐침법에 의한 홀 측정을 행했다. 그 결과, 캐리어 농도가 3.20×1017cm-3이 되어, 충분히 반도체화되어 있는 것을 확인할 수 있었다. 또한, XRD 측정으로부터 박막 퇴적 직후에는 비정질이며, 공기 중 300℃, 60분 후에도 비정질인 것을 확인했다. 또한, ICP-AES 분석에 의해, 산화물 박막에 포함되는 각 원소의 원자비가 스퍼터링 타겟과 동일한 것을 확인했다.
한편, 실시예 16 및 17에서는, 실시예 1에서 제작한 타겟 대신에, 각각 실시예 2 및 3에서 제작한 타겟을 이용했다.
비교예 5
실시예 1∼3에서 제작한 타겟 대신에, 비교예 1에서 제작한 타겟을 이용하여, 표 5에 나타내는 스퍼터링 조건, 어닐링 조건에 따라서, 실시예 15∼17과 마찬가지로 하여 산화물 반도체 박막, 박막 평가용 소자 및 박막 트랜지스터를 제작하여, 평가했다. 한편, 비교예 5에서는, 플라즈마 CVD법(PECVD)으로 SiOx를 100nm 성막하고, 추가로 SiOx의 위에 플라즈마 CVD법(PECVD)으로 SiNx를 150nm 성막하여 SiOx 및 SiNx의 적층체를 보호막으로 했다. 결과를 표 5에 나타낸다.
표 5에 나타내는 바와 같이, 비교예 5의 소자는 전계 효과 이동도가 15cm2/Vs 미만으로, 실시예 15∼17과 비교하여 대폭 낮은 것을 알 수 있다.
Figure pct00005
[산화물 소결체의 제조]
실시예 18∼22
원료의 원자비, 승온 속도, 최고 온도, 최고 온도 유지 시간을 표 6에 나타내는 것으로 한 것 외에는, 실시예 1∼7과 마찬가지로 하여 In, Sn, Zn, Al의 산화물 소결체를 제조했다. 결과를 표 6에 나타낸다.
[소결체의 분석]
얻어진 소결체의 상대 밀도를 아르키메데스법에 의해 측정하여, 실시예 18∼22의 소결체는 상대 밀도 98% 이상인 것을 확인했다. 얻어진 소결체에 대하여 ICP-AES 분석을 행하여, 표 6에 나타내는 원자비인 것을 확인했다.
또한, 얻어진 소결체의 벌크 비저항(도전성)을 저항률계(미쓰비시화학(주)제, 로레스타)를 사용하여 사탐침법(JIS R1637)에 기초하여 측정했다. 결과를 표 7에 나타낸다. 표 7에 나타내는 바와 같이 실시예 18∼22의 소결체의 벌크 비저항은 5mΩcm 이하였다.
얻어진 소결체에 대하여 X선 회절 측정 장치(XRD)에 의해 결정 구조를 조사했다. 실시예 18∼22에서 얻어진 소결체의 X선 회절 차트를 각각 도 5∼9에 나타낸다. XRD의 측정 조건은 실시예 1∼7과 동일하다.
얻어진 X선 회절 차트로부터, 실시예 18의 소결체에는, InAlZn3O6의 호모로거스 구조, Zn2SnO4의 스피넬 구조 및 In2Zn3O6의 호모로거스 구조가 관측되었다. 결정 구조는 JCPDS 카드 및/또는 ICSD에서 확인할 수 있다.
한편, InAlZn3O6의 호모로거스 구조는, JCPDS 데이터베이스의 No. 40-0260의 피크 패턴이다. Zn2SnO4의 스피넬 구조는, JCPDS 데이터베이스의 No. 24-1470의 피크 패턴이다. In2Zn3O6의 호모로거스 구조는, X선 회절에서 ICSD 데이터베이스로부터 검색할 수 있고, ICSD ＃162450의 피크 패턴이다.
In2Zn3O6의 호모로거스 구조의 격자 상수를 도출한 결과, a=b=3.29952Å, c=41.91769Å이었다. ICSD ＃162450의 데이터베이스에서 개시되어 있는 격자 상수는, a=b=3.3520Å, c=42.488Å이기 때문에, 실시예의 소결체에서는 격자 상수가 작아지는 것을 확인했다. Al3 +의 이온 반경은, In3 +의 이온 반경보다도 작기 때문에, In2Zn3O6의 호모로거스 구조에 Al이 고용되었기 때문에, 격자 상수가 작아졌다고 생각된다.
실시예 18과 마찬가지로 하여, 실시예 19∼22의 소결체에 있어서도 XRD 측정을 실시한 결과, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함하는 것을 확인했다. 또 In2O3(ZnO)n(n은 2∼20임)로 표시되는 호모로거스 구조 화합물의 격자 상수를 표 6에 나타낸다. 표 6에 나타내는 바와 같이 실시예 19∼22에 있어서도, In2O3(ZnO)n(n은 2∼20임)의 격자 상수는, ICSD의 데이터베이스나 JCPDS 카드에서 개시되어 있는 격자 상수보다도 작은 것을 확인했다.
실시예 18∼22의 소결체에 대하여, 전자선 마이크로 애널라이저(EPMA) 측정에 의해 얻어진 소결체의 Sn이나 Al의 분산을 조사한 바, 8㎛ 이상의 Sn이나 Al의 집합체는 관측되지 않았다. 실시예 18∼22의 소결체는 분산성, 균일성이 극히 우수한 것을 알 수 있었다. EPMA의 측정 조건은 실시예 1∼7과 동일하다.
[스퍼터링 타겟의 제조]
실시예 18∼22에서 얻어진 소결체의 표면을 평면 연삭반으로 연삭하고, 측변을 다이아몬드 커터로 절단하고, 배킹 플레이트에 접합하여, 각각 직경 4인치의 스퍼터링 타겟을 제작했다.
[이상 방전의 유무의 확인]
얻어진 직경 4인치의 스퍼터링 타겟을 DC 스퍼터링 장치에 장착하고, 분위기로서 아르곤 가스에 H2O 가스를 분압비로 2% 첨가한 혼합 가스를 사용하고, 스퍼터링압 0.4Pa, 기판 온도를 실온으로 하여, DC 출력 400W에서, 10kWh 연속 스퍼터링을 행했다. 스퍼터링 중의 전압 변동을 데이터 로거에 축적하여, 이상 방전의 유무를 확인했다. 결과를 표 7에 나타낸다.
한편, 상기 이상 방전의 유무는, 전압 변동을 모니터하여 이상 방전을 검출하는 것에 의해 행했다. 구체적으로는, 5분간의 측정 시간 중에 발생하는 전압 변동이 스퍼터링 운전 중의 정상 전압의 10% 이상이었던 경우를 이상 방전으로 했다. 특히 스퍼터링 운전 중의 정상 전압이 0.1초간에 ±10% 변동하는 경우는, 스퍼터링 방전의 이상 방전인 마이크로 아크가 발생되고 있어, 소자의 수율이 저하되어, 양산화에 적합하지 않을 우려가 있다.
[노듈 발생의 유무의 확인]
얻어진 직경 4인치의 스퍼터링 타겟을 이용하고, 분위기로서 아르곤 가스에 수소 가스를 분압비로 3% 첨가한 혼합 가스를 사용하고, 40시간 연속해서 스퍼터링을 행하여, 노듈의 발생의 유무를 확인했다. 그 결과, 실시예 18∼22의 스퍼터링 타겟 표면에서, 노듈은 관측되지 않았다.
한편, 스퍼터링 조건은, 스퍼터링압 0.4Pa, DC 출력 100W, 기판 온도는 실온으로 했다. 수소 가스는, 노듈의 발생을 촉진하기 위해서 분위기 가스에 첨가했다.
노듈은, 스퍼터링 후의 타겟 표면의 변화를 실체 현미경에 의해 50배로 확대해서 관찰하여, 시야 3mm2 중에 발생된 20㎛ 이상의 노듈에 대하여 수 평균을 계측하는 방법을 채용했다. 발생된 노듈수를 표 7에 나타낸다.
Figure pct00006
Figure pct00007
실시예 23∼30
[박막 트랜지스터의 제조]
기판으로서, 막 두께 100nm의 열산화막 부착 도전성 실리콘 기판을 사용했다. 열산화막이 게이트 절연막으로서 기능하고, 도전성 실리콘부가 게이트 전극으로서 기능한다. 열산화막 부착 도전성 실리콘 기판을 1ppm, pH10의 극저농도의 HCN 수용액(세정액)에 의해 세정했다. 온도는 30℃로 설정하여 세정을 행했다.
실시예 18∼20에서 제작한 4인치 타겟(실시예 23∼25), 실시예 18∼22에서 제작한 4인치 타겟(실시예 26∼30)을 각각 이용하고, 표 8, 9에 나타내는 스퍼터링 조건, 어닐링 조건에 따라서, 게이트 절연막 상에 막 두께 50nm의 비정질 박막을 제작했다. 레지스트로서 OFPR ＃800(도쿄오카공업주식회사제)을 사용하여, 도포, 프리베이킹(80℃, 5분), 노광했다. 현상 후, 포스트베이킹(120℃, 5분)하고, 옥살산으로 에칭하여, 원하는 형상으로 패터닝했다. 그 후 열풍 가열로 내에서, 실시예 23∼25의 소자에 대해서는 450℃에서 60분 가열 처리(어닐링 처리)를 행하고, 실시예 26∼30의 소자에 대해서는 300℃에서 60분 가열 처리(어닐링 처리)를 행했다.
그 후, Mo(200nm)를 스퍼터링 성막에 의해 성막했다. 채널 에치에 의해 소스/드레인 전극을 원하는 형상으로 패터닝했다.
패터닝 후, 표 8, 9에 나타내는 바와 같이, 보호막을 형성하는 전단계의 처리로서 산화물 반도체막에 대하여, 아산화질소 플라즈마 처리를 실시했다. PECVD법으로 SiOx를 100nm 성막하고, 추가로 SiOx의 위에 PECVD법으로 SiNx를 150nm 성막하여, SiOx 및 SiNx의 적층체를 보호막으로 했다. 건식 에칭을 이용하여 콘택트 홀을 개구하여, 백 채널 에치형의 박막 트랜지스터를 제작했다.
보호막 부착 박막 트랜지스터의 채널층에 대하여, 단면 TEM(투과 전자 현미경; Transmission Electron Microscope)을 이용하여 전자선 회절 패턴에 의한 결정성 평가를 행했다. 장치는, 히타치제 전계 방출형 투과 전자 현미경 HF-2100을 이용했다.
실시예 23∼25의 소자의 채널층에 대하여 단면 TEM 해석을 행한 결과, 프론트 채널(front channel)측은 회절 패턴이 관측되지 않아, 비정질이었지만, 백 채널측에 일부, 회절 패턴이 관측되어, 결정화되어 있는 영역을 갖는 것을 알 수 있었다. 한편, 실시예 26∼30의 소자에 대해서는, 프론트 채널측, 백 채널측 모두 회절 패턴은 관측되지 않아, 비정질인 것을 확인했다.
성장한 트랜지스터에 대하여, 드레인 전압(Vd)을 1V 및 게이트 전압(Vg)을 -15∼20V로 하여 전달 특성을 평가했다. 이들의 결과를 표 8, 9에 나타낸다. 전계 효과 이동도(μ)는, 선형 이동도로부터 산출하여, Vg-μ의 최대값으로 정의했다.
제작한 박막 트랜지스터에 대하여, DC 바이어스 스트레스 시험을 행했다. 표 8, 9에, Vg=15V, Vd=15V의 DC 스트레스(스트레스 온도 80℃ 하)를 10000초 인가하기 전후에 있어서의, TFT 트랜스퍼 특성의 변화를 나타낸다.
실시예 23∼30의 박막 트랜지스터는, 역치 전압의 변동이 매우 작아, DC 스트레스에 대하여 영향을 받기 어려운 것을 알 수 있다.
비교예 6 및 7
비교예 1 및 2에서 제작한 타겟을 이용하고, 표 9에 나타내는 스퍼터링 조건, 어닐링 조건에 따라서, HCN 수용액(세정액)에 의한 세정 및 채널에 아산화질소 플라즈마 처리를 행하지 않는 것 외에는 실시예 23∼30과 마찬가지로 하여 백 채널 에치형 박막 트랜지스터를 제작하여, 평가했다. 결과를 표 9에 나타낸다.
표 9에 나타내는 바와 같이, 비교예 6 및 7의 백 채널 에치형 박막 트랜지스터는 전계 효과 이동도가 15cm2/Vs 미만으로, 실시예 22∼30의 백 채널 에치형 박막 트랜지스터와 비교하여 대폭 낮은 것을 알 수 있다.
제작한 박막 트랜지스터에 대하여, DC 바이어스 스트레스 시험을 행했다. 표 9에, Vg=15V, Vd=15V의 DC 스트레스(스트레스 온도 80℃ 하)를 10000초 인가하기 전후에 있어서의 TFT 전달 특성의 변화를 나타낸다.
비교예 6 및 7의 박막 트랜지스터는, 실시예 23∼30의 TFT와 비교하여 역치 전압이 대폭 플러스 방향으로 시프트하여, 비교예의 TFT는 신뢰성이 낮은 것을 알 수 있었다.
또한, 비교예 6 및 7의 소자의 채널층에 대하여 단면 TEM 해석을 행한 결과, 프론트 채널측, 백 채널측 모두 회절 패턴은 관측되지 않아, 비정질인 것을 확인했다.
Figure pct00008
Figure pct00009
본 발명의 스퍼터링 타겟을 이용하여 얻어지는 박막 트랜지스터는, 표시 장치, 특히 대면적의 디스플레이용으로서 이용할 수 있다.
상기에 본 발명의 실시형태 및/또는 실시예를 몇 가지 상세히 설명했지만, 당업자는, 본 발명의 신규한 교시 및 효과로부터 실질적으로 벗어나지 않고, 이들 예시인 실시형태 및/또는 실시예에 많은 변경을 가하는 것이 용이하다. 따라서, 이들 많은 변경은 본 발명의 범위에 포함된다.
본원의 파리 우선의 기초가 되는 일본 출원 명세서의 내용을 모두 여기에 원용한다.

Claims (19)

  1. 인듐 원소(In), 주석 원소(Sn), 아연 원소(Zn) 및 알루미늄 원소(Al)를 함유하는 산화물로 이루어지고, In2O3(ZnO)n(n은 2∼20임)으로 표시되는 호모로거스 구조 화합물 및 Zn2SnO4로 표시되는 스피넬 구조 화합물을 포함하는 스퍼터링 타겟.
  2. 제 1 항에 있어서,
    상기 In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물에 Al이 고용되어 있는 스퍼터링 타겟.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 In2O3(ZnO)n으로 표시되는 호모로거스 구조 화합물이, In2Zn7O10으로 표시되는 호모로거스 구조 화합물, In2Zn5O8로 표시되는 호모로거스 구조 화합물, In2Zn4O7로 표시되는 호모로거스 구조 화합물, In2Zn3O6으로 표시되는 호모로거스 구조 화합물 및 In2Zn2O5로 표시되는 호모로거스 구조 화합물로부터 선택되는 1 이상인 스퍼터링 타겟.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    In2O3으로 표시되는 빅스바이트 구조 화합물을 포함하지 않는 스퍼터링 타겟.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    하기 식 (1)∼(4)의 원자비를 만족하는 스퍼터링 타겟.
    0.08 ≤ In/(In+Sn+Zn+Al) ≤ 0.50 (1)
    0.01 ≤ Sn/(In+Sn+Zn+Al) ≤ 0.30 (2)
    0.30 ≤ Zn/(In+Sn+Zn+Al) ≤ 0.90 (3)
    0.01 ≤ Al/(In+Sn+Zn+Al) ≤ 0.30 (4)
    (식 중, In, Sn, Zn 및 Al은, 각각 스퍼터링 타겟 중의 인듐 원소, 주석 원소, 아연 원소 및 알루미늄 원소의 원자비를 나타낸다.)
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상대 밀도가 98% 이상인 스퍼터링 타겟.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    벌크 비저항이 5mΩcm 이하인 스퍼터링 타겟.
  8. 1 이상의 화합물을 혼합하여, 적어도 인듐 원소(In), 아연 원소(Zn), 주석 원소(Sn) 및 알루미늄 원소(Al)를 포함하는 혼합물을 조제하는 혼합 공정,
    조제한 혼합물을 성형하여 성형체를 얻는 성형 공정, 및
    상기 성형체를 소결하는 소결 공정을 포함하고,
    상기 소결 공정에 있어서, 인듐 원소, 아연 원소, 주석 원소 및 알루미늄 원소를 포함하는 산화물의 성형체를, 700℃부터 1400℃까지의 평균 승온 속도를 0.1∼0.9℃/분으로 하고, 1200∼1650℃를 5∼50시간 유지하여 소결하는 스퍼터링 타겟의 제조 방법.
  9. 제 8 항에 있어서,
    400℃ 이상 700℃ 미만에서의 제 1 평균 승온 속도를 0.2∼1.5℃/분으로 하고, 700℃ 이상 1100℃ 미만에서의 제 2 평균 승온 속도를 0.15∼0.8℃/분으로 하고, 1100℃ 이상 1400℃ 이하에서의 제 3 평균 승온 속도를 0.1∼0.5℃/분으로 하되,
    상기 제 1∼제 3 평균 승온 속도의 관계가, 제 1 평균 승온 속도 > 제 2 평균 승온 속도 > 제 3 평균 승온 속도를 만족하는 스퍼터링 타겟의 제조 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 스퍼터링 타겟을 이용하여, 스퍼터링법에 의해 성막하여 이루어지는 산화물 반도체 박막.
  11. 수증기, 산소 가스 및 아산화질소 가스로부터 선택되는 1 이상과 희가스를 함유하는 혼합 기체의 분위기 하에서, 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 스퍼터링 타겟을 스퍼터링법으로 성막하는 산화물 반도체 박막의 제조 방법.
  12. 제 11 항에 있어서,
    상기 혼합 기체가, 적어도 희가스 및 수증기를 포함하는 혼합 기체인 산화물 반도체막의 제조 방법.
  13. 제 12 항에 있어서,
    상기 혼합 기체에 포함되는 수증기의 비율이 분압비로 0.1%∼25%인 산화물 반도체 박막의 제조 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    진공 챔버 내에 소정의 간격을 두고 병설된 3장 이상의 상기 스퍼터링 타겟에 대향하는 위치에, 기판을 순차적으로 반송하고, 상기 각 타겟에 대하여 교류 전원으로부터 음전위 및 양전위를 교대로 인가하고, 적어도 하나의 교류 전원으로부터의 출력을, 이 교류 전원에 분기되어 접속한 2장 이상의 타겟 사이에서, 전위를 인가하는 타겟의 전환을 행하면서, 타겟 상에 플라즈마를 발생시켜 기판 표면에 성막하는 산화물 반도체 박막의 제조 방법.
  15. 제 14 항에 있어서,
    상기 교류 전원의 교류 파워 밀도를 3W/cm2 이상 20W/cm2 이하로 하는 산화물 반도체 박막의 제조 방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 교류 전원의 주파수가 10kHz∼1MHz인 산화물 반도체 박막의 제조 방법.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 기재된 산화물 반도체 박막의 제조 방법에 의해 성막된 산화물 반도체 박막을 채널층으로서 갖는 박막 트랜지스터.
  18. 제 17 항에 있어서,
    전계 효과 이동도가 15cm2/Vs 이상인 박막 트랜지스터.
  19. 제 17 항 또는 제 18 항에 기재된 박막 트랜지스터를 구비하는 표시 장치.
KR1020157009425A 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법 Ceased KR20150067200A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-230512 2012-10-18
JP2012230512 2012-10-18
JPJP-P-2013-084274 2013-04-12
JP2013084274A JP6284710B2 (ja) 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
PCT/JP2013/006146 WO2014061271A1 (ja) 2012-10-18 2013-10-16 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019867A Division KR20200087274A (ko) 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150067200A true KR20150067200A (ko) 2015-06-17

Family

ID=50487850

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207019867A Ceased KR20200087274A (ko) 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법
KR1020157009425A Ceased KR20150067200A (ko) 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207019867A Ceased KR20200087274A (ko) 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법

Country Status (6)

Country Link
US (1) US20150332902A1 (ko)
JP (1) JP6284710B2 (ko)
KR (2) KR20200087274A (ko)
CN (2) CN108085644B (ko)
TW (1) TWI636959B (ko)
WO (1) WO2014061271A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TW201422835A (zh) * 2012-12-03 2014-06-16 Solar Applied Mat Tech Corp 濺鍍靶材及導電金屬氧化物薄膜
CN105140126A (zh) * 2015-09-01 2015-12-09 昆山龙腾光电有限公司 开关元件的制造方法及阵列基板
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
JP2017179595A (ja) * 2016-03-28 2017-10-05 日立金属株式会社 スパッタリングターゲット材およびその製造方法
CN111032905A (zh) * 2017-08-01 2020-04-17 出光兴产株式会社 溅射靶、氧化物半导体薄膜、薄膜晶体管以及电子设备
CN108417494B (zh) * 2018-02-25 2020-08-11 青岛大学 一种基于ZnSnO纳米纤维的场效应晶体管制备方法
WO2019176343A1 (ja) * 2018-03-16 2019-09-19 株式会社アルバック 成膜方法
WO2020027244A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 化合物
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管
KR102685952B1 (ko) * 2021-12-06 2024-07-17 한양대학교 산학협력단 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
CN1756857B (zh) * 2003-03-04 2010-09-29 日矿金属株式会社 溅射靶、光信息记录介质用薄膜及其制造方法
EP2028287B1 (en) 2004-02-17 2012-08-22 JX Nippon Mining & Metals Corporation Sputtering target
EP1717335A4 (en) 2004-02-17 2010-07-21 Nippon Mining Co SPUTTERTARGET, OPTICAL INFORMATION RECORDING MATERIAL AND MANUFACTURING METHOD THEREFOR
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4947942B2 (ja) * 2005-09-20 2012-06-06 出光興産株式会社 スパッタリングターゲット
US8524123B2 (en) * 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
WO2007034733A1 (ja) * 2005-09-20 2007-03-29 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
CN101268026B (zh) * 2005-09-22 2013-07-03 出光兴产株式会社 氧化物材料及溅射靶
US8304359B2 (en) * 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP4552950B2 (ja) * 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
US7807515B2 (en) * 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
CN101910450B (zh) 2007-12-27 2012-08-29 Jx日矿日石金属株式会社 a-IGZO氧化物薄膜的制备方法
US8455371B2 (en) * 2008-05-22 2013-06-04 Idemitsu Kosan Co., Ltd. Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor
JP5399165B2 (ja) * 2008-11-17 2014-01-29 富士フイルム株式会社 成膜方法、成膜装置、圧電体膜、圧電素子、液体吐出装置、及び圧電型超音波振動子
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN102245531B (zh) * 2008-12-12 2016-05-11 出光兴产株式会社 复合氧化物烧结体及由其构成的溅射靶
CN101660121B (zh) * 2009-09-15 2013-01-16 中国科学院上海硅酸盐研究所 阴阳离子共掺的n型氧化锌基透明导电薄膜及其制备方法
KR102187753B1 (ko) * 2009-11-13 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101975741B1 (ko) * 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JPWO2011132418A1 (ja) * 2010-04-22 2013-07-18 出光興産株式会社 成膜方法
KR101672344B1 (ko) * 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
JP5651095B2 (ja) * 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
JP5750063B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
WO2012153507A1 (ja) * 2011-05-10 2012-11-15 出光興産株式会社 Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系スパッタリングターゲット
KR101810608B1 (ko) * 2011-06-22 2017-12-21 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR101854187B1 (ko) * 2011-07-28 2018-05-08 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Also Published As

Publication number Publication date
JP6284710B2 (ja) 2018-02-28
CN108085644B (zh) 2021-02-05
WO2014061271A1 (ja) 2014-04-24
CN104603323B (zh) 2018-02-16
KR20200087274A (ko) 2020-07-20
TWI636959B (zh) 2018-10-01
JP2014098204A (ja) 2014-05-29
CN108085644A (zh) 2018-05-29
CN104603323A (zh) 2015-05-06
US20150332902A1 (en) 2015-11-19
TW201431792A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
KR101726098B1 (ko) 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법
CN103732790B (zh) 溅射靶
CN108085644B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014218706A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
WO2014112376A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
CN104704138B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
JP6353369B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
JP6141332B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6470352B2 (ja) 酸化物半導体薄膜
WO2014073213A1 (ja) スパッタリングターゲット
WO2014034122A1 (ja) スパッタリングターゲット
WO2014038204A1 (ja) スパッタリングターゲット

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20150413

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181015

Comment text: Request for Examination of Application

PA0302 Request for accelerated examination

Patent event date: 20200313

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200401

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200608

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200401

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20200709

PJ0201 Trial against decision of rejection

Patent event date: 20200709

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20200608

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20201023

Appeal identifier: 2020101001756

Request date: 20200709

J301 Trial decision

Free format text: TRIAL NUMBER: 2020101001756; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20200709

Effective date: 20201023

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20201023

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20200709

Decision date: 20201023

Appeal identifier: 2020101001756