KR20140079046A

KR20140079046A - 차동 증폭 회로

Info

Publication number: KR20140079046A
Application number: KR1020120148544A
Authority: KR
Inventors: 박재범; 김철회
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2012-12-18
Filing date: 2012-12-18
Publication date: 2014-06-26
Also published as: US9647613B2; US20150340998A1; US9116535B2; US20140167849A1

Abstract

차동 증폭 회로에 관한 것으로, 제1 및 제2 입력 전압의 전압 레벨 차이에 응답하여 구동 전류를 제어하기 위한 제1 전류 제어부, 온도에 독립적인 상기 제2 입력 전압과 온도에 종속적인 온도 전압의 전압 레벨 차이에 응답하여 상기 구동 전류를 제어하기 위한 제2 전류 제어부, 및 상기 구동 전류에 대응하여 상기 제1 및 제2 입력 전압의 전압 레벨 차이에 대응하는 검출 신호를 생성하기 위한 신호 출력부를 구비하는 차동 증폭 회로가 제공된다.

Description

차동 증폭 회로{DIFFERENTIAL AMPLIFER}

본 발명은 반도체 설계 기술에 관한 것으로, 보다 구체적으로는 차동 증폭 회로에 관한 것이다.

일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치 내에는 내부 전압을 생성하기 위한 내부 전압 생성 회로가 탑재되어 있으며, 반도체 장치는 여기서 생성되는 다양한 전압 레벨의 내부 전압을 이용하여 보다 효율적인 전력 소모 및 보다 안정적인 회로 동작을 보장받는다. 이러한 내부 전압에는 외부에서 공급되는 공급 전원 전압을 다운 컨버팅하여 생성하는 내부 전압과 공급 전원 전압 및 접지 전원 전압을 펌핑하여 생성하는 내부 전압 등이 있다. 여기서, 다운 컨버팅 동작을 통해 생성하는 내부 전압에는 데이터 레벨로 쓰이는 코어 전압과 프리차지 동작시 사용되는 프리차지 전압 등이 있고, 펌핑 동작을 통해 생성하는 내부 전압에는 셀 트랜지스터의 게이트에 인가되는 펌핑 전압과 셀 트랜지스터의 기판에 인가되는 기판 바이어스 전압 등이 있다.

내부 전압 생성 회로는 생성하고자 하는 내부 전압을 피드백 받아 기준 전압과 비교하는 동작을 일반적으로 수행하며, 그 비교 결과에 따라 내부 전압을 계속 구동할 것인지 아니면 구동을 멈출 것 인지를 결정한다. 따라서, 내부 전압 생성 회로에는 내부 전압과 기준 전압을 비교하기 위한 구성을 구비하고 있으며, 이러한 구성이 전압 검출 회로이다. 여기서, 전압 검출 회로는 차동 증폭기로 구성되는 것이 일반적이다.

도 1 은 일반적인 내부 전압 생성 회로를 설명하기 위한 블록도이다.

도 1 을 참조하면, 내부 전압 생성 회로는 전압 검출부(110)와, 내부 전압 생성부(120)를 구비한다.

전압 검출부(110)는 기준 전압(V_REF)을 기준으로 내부 전압(V_INN)을 검출하여 오실레이션 활성화 신호(EN_OSC)를 생성하기 위한 것으로, 기준 전압(V_REF)과 내부 전압(V_INN)의 전압 레벨 차이에 대응하는 오실레이션 활성화 신호(EN_OSC)를 생성한다. 여기서, 기준 전압(V_REF)은 온도에 상관없이 항상 일정한 전압 레벨 즉, 온도에 독립적인 전압 레벨을 갖는다.

내부 전압 생성부(120)는 오실레이션 활성화 신호(EN_OSC)에 응답하여 내부 전압(V_INN)을 생성하기 위한 것으로, 발진부(121)와, 펌핑부(122)를 구비한다. 여기서, 발진부(121)는 오실레이션 활성화 신호(EN_OSC)에 응답하여 발진 신호(OSC)를 생성하고, 펌핑부(122)는 발진 신호(OSC)에 응답하여 펌핑 동작을 통해 내부 전압(V_INN)을 생성한다. 이렇게 생성된 내부 전압(V_INN)은 전압 검출부(110)로 피드백되어 기준 전압(V_REF)과 다시 비교된다.

도 2 는 도 1 의 전압 검출부(110)를 설명하기 위한 회로도이다.

도 2 를 참조하면, 전압 검출부(110)는 전류 구동부(210)와, 신호 입력부(220)와, 전류 싱킹부(230), 및 신호 출력부(240)를 구비한다.

전류 구동부(210)는 출력단을 구동하기 위한 것으로 제1 및 제2 PMOS 트랜지스터(PM1, PM2)를 구비한다. 신호 입력부(220)는 내부 전압(V_INN)과 기준 전압(V_REF)을 입력받기 위한 것으로 제1 및 제2 NMOS 트랜지스터(NM1, NM2)를 구비한다. 전류 싱킹부(230)는 바이어스 전압(V_BIA)에 응답하여 전압 검출부(110)를 통해 흐르는 구동 전류를 싱킹하기 위한 것으로 제3 NMOS 트랜지스터(NM3)를 구비한다. 그리고, 신호 출력부(240)는 출력단을 통해 흐르는 구동 전류에 응답하여 오실레이션 활성화 신호(EN_OSC)를 생성하기 위한 것으로 인버터(INV)를 구비한다.

한편, 위에서 설명하였듯이 기준 전압(V_REF)은 온도와 상관없이 항상 일정한 전압 레벨을 가지는 신호이며, 전압 검출부(110)는 이 기준 전압(V_REF)에 의하여 온도와 상관없이 항상 일정한 비교 동작을 수행하는 것이 가능하다.

하지만, 요즈음 공정 기술이 발달함에 따라 회로를 설계함에 있어서 서브-미크론(sub-micron)급 이하의 디자인-롤(design-rule)이 적용되고 있으며, 이로 인하여 온도 변화에 따라 회로의 고유 특성마저도 변화하는 상황에 놓이게 되었다. 일례로 MOS 트랜지스터의 경우 온도 변화에 따라 문턱 전압이 변화하며, 누설 전류 특성 역시 변화한다. 따라서, 도 2 의 전압 검출부(110)를 구성하는 MOS 트랜지스터 역시 온도에 따라 고유 특성이 변화하며, 이로 인하여 오동작을 유발한다.

본 발명의 실시예는 온도에 따른 차동 증폭 동작을 수행할 수 있는 차동 증폭기를 제공한다.

또한, 본 발명의 실시예는 온도에 따라 차동 증폭 동작을 수행하는 차동 증폭기를 사용하여 내부 전압을 생성할 수 있는 내부 전압 생성 회로를 제공한다.

본 발명의 실시예에 따른 차동 증폭 회로는, 제1 및 제2 입력 전압의 전압 레벨 차이에 응답하여 구동 전류를 제어하기 위한 제1 전류 제어부; 온도에 독립적인 상기 제2 입력 전압과 온도에 종속적인 온도 전압의 전압 레벨 차이에 응답하여 상기 구동 전류를 제어하기 위한 제2 전류 제어부; 및 상기 구동 전류에 대응하여 상기 제1 및 제2 입력 전압의 전압 레벨 차이에 대응하는 검출 신호를 생성하기 위한 신호 출력부를 구비할 수 있다.

바람직하게, 상기 제2 전류 제어부에 대응하며, 바이어스 전압에 응답하여 상기 구동 전류를 싱킹하기 위한 전류 싱킹부를 더 구비하고, 상기 전류 싱킹부를 통해 싱킹되는 상기 구동 전류의 전류량을 제어하기 위한 전류 트리밍부를 더 구비하며, 상기 싱킹부는 상기 전류 트리밍부의 개수에 대응하는 개수를 구비하는 것을 특징으로 할 수 있다.

본 발명의 다른 실시예에 따른 내부 전압 생성 회로는, 온도에 종속적인 제1 기준 전압과 상기 온도에 독립적인 제2 기준 전압을 생성하기 위한 기준 전압 생성부; 내부 전압과 상기 제2 기준 전압의 전압 레벨 차이에 대응하는 제1 구동 전류와 상기 제1 및 제2 기준 전압의 전압 레벨 차이에 대응하는 제2 구동 전류에 응답하여 상기 제2 기준 전압을 기준으로 상기 내부 전압을 검출한 활성화 신호를 생성하기 위한 전압 검출부; 및 상기 활성화 신호에 응답하여 상기 내부 전압을 생성하기 위한 내부 전압 생성부를 구비할 수 있다.

바람직하게, 상기 기준 전압 생성부는, 상기 제2 기준 전압을 생성하기 위한 정 전압 생성부; 및 상기 온도에 대응하는 로딩 값을 가지며 상기 제1 기준 전압을 생성하는 온도 보상부를 구비하는 것을 특징으로 할 수 있다.

본 발명의 또 다른 실시예에 따른 차동 증폭 회로의 동작 방법은, 온도에 독립적인 기준 전압과 입력 전압에 응답하여 제1 구동 전류를 생성하는 단계; 온도 변화를 검출하여 상기 제1 구동 전류에 추가적인 제2 구동 전류를 반영하여 최종 구동 전류를 생성하는 단계; 및 상기 최종 구동 전류에 응답하여 상기 입력 전압과 상기 기준 전압의 전압 레벨 차이에 대응하는 검출 신호를 생성하는 단계를 포함할 수 있다.

바람직하게, 상기 제2 구동 전류는 온도에 종속적인 온도 전압과 상기 기준 전압에 응답하여 생성되는 것을 특징으로 할 수 있다.

본 발명의 실시예는 온도에 따라 차동 증폭기의 구동 전류를 조절하여 차동 증폭 동작을 수행하는 것이 가능하다. 또한, 본 발명의 실시예는 이러한 차동 증폭기를 일부 구성으로 사용하여 내부 전압을 생성하는 것이 가능하다.

온도 변화에 따라 구동 전류를 조절함으로써 온도에 따라 회로 특성이 변화하더라도 안정적인 차동 증폭 동작을 보장할 수 있는 효과를 얻을 수 있다.

또한, 내부 전압을 생성하는데 있어서 사용되는 차동 증폭 동작을 온도에 따라 조절하여 온도에 따라 회로 특성이 변화하더라도 안정적인 내부 전압을 생성할 수 있는 효과를 얻을 수 있다.

도 1 은 일반적인 내부 전압 생성 회로를 설명하기 위한 블록도이다.
도 2 는 도 1 의 전압 검출부(110)를 설명하기 위한 회로도이다.
도 3 은 본 발명의 실시예에 따른 차동 증폭 회로를 설명하기 위한 블록도이다.
도 4 는 도 3 의 제2 전류 구동부(320B)의 다른 실시예를 설명하기 위한 회로도이다.
도 5 는 도 4 의 회로 동작을 설명하기 위한 동작 파형도이다.
도 6 은 도 3 의 차동 증폭 회로를 이용하는 내부 전압 생성 회로를 설명하기 위한 블록도이다.
도 7 은 도 6 의 기준 전압 생성부(610)를 설명하기 위한 회로도이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3 은 본 발명의 실시예에 따른 차동 증폭 회로를 설명하기 위한 블록도이다.

도 3 을 참조하면, 차동 증폭 회로는 전류 구동부(310)와, 제1 및 제2 전류 구동부(320A, 320B)와, 전류 싱킹부(330), 및 신호 출력부(340)를 구비한다.

전류 구동부(310)는 출력단을 예정된 구동 전류로 구동하기 위한 것으로, 제1 및 제2 PMOS 트랜지스터(PM1, PM2)를 구비한다. 여기서, 제1 PMOS 트랜지스터(PM1)는 출력단인 제1 노드(A)에 접속되어 있고, 제2 PMOS 트랜지스터(PM2)는 제2 노드(B)에 접속된다.

제1 전류 구동부(320A)는 제1 입력 전압(V_IN1)과 제2 입력 전압(V_IN2)의 전압 레벨 차이에 응답하여 제1 노드(A)와 제2 노드(B)의 구동 전류를 제어하기 위한 것으로, 제1 및 제2 NMOS 트랜지스터(NM1, NM2)를 구비한다. 여기서, 제2 입력 전압(V_IN2)은 온도에 독립적인 전압이 될 수 있다. 즉, 온도가 변화하더라도 제2 입력 전압(V_IN2)은 고정적인 전압 레벨을 가진다. 이 경우 본 발명의 실시예에 따른 차동 증폭 회로는 제2 입력 전압(V_IN2)을 기준으로 제1 입력 전압(V_IN1)의 전압 레벨을 검출한다고 할 수 있다.

제2 전류 구동부(320B)는 제2 입력 전압(V_IN2)과 온도 전압(V_TPR)의 전압 레벨 차이에 응답하여 제1 노드(A)와 제2 노드(B)의 구동 전류를 제어하기 위한 것으로, 제3 및 제4 NMOS 트랜지스터(NM3, NM4)를 구비한다. 여기서, 온도 전압(V_TPR)은 온도에 종속적인 전압이 될 수 있다. 즉, 온도가 변화하면 온도 전압(V_TPR)의 전압 레벨 역시 변화한다.

전류 싱킹부(330)는 제1 및 제2 전류 구동부(320A, 320B)를 통해 흐르는 구동 전류를 싱킹하기 위한 것으로, 예정된 전압 레벨의 바이어스 전압(V_BIA)를 입력받는 제5 NMOS 트랜지스터(NM5)와 제6 NMOS 트랜지스터(NM6)를 구비한다. 여기서, 제5 NMOS 트랜지스터(NM5)는 제1 전류 구동부(320A)에 대응하여 접속되어 있으며, 제6 NMOS 트랜지스터(NM6)는 제2 전류 구동부(320B)에 대응하여 접속되어 있다.

신호 출력부(340)는 출력단인 제1 노드(A)를 통해 흐르는 구동 전류와 바이어스 전압(V_BIA)에 응답하여 검출 신호(DET)를 생성하기 위한 것으로, 제1 노드(A)와 연결된 제3 PMOS 트랜지스터(PM3)와 바이어스 전압(V_BIA)를 입력받는 제7 NMOS 트랜지스터(NM7)를 구비한다.

이하, 간단한 회로 동작을 살펴보기로 한다. 설명의 편의를 위하여 온도에 종속적인 온도 전압(V_TPR)은 낮은 온도에서 낮은 전압 레벨을 가지고 높은 온도에서 높은 전압 레벨을 가지는 것을 일례로 한다. 그리고, 제2 입력 전압(V_IN2)은 온도가 변화하더라도 일정 전압 레벨을 유지하며, 그 전압 레벨은 높은 온도에서의 온도 전압(V_TPR)의 전압 레벨과 동일하다고 가정하기로 한다. 이러한 설정을 통해 제2 입력 전압(V_IN2)은 제1 입력 전압(V_IN1)의 전압 레벨을 검출하기 위한 기준 전압이 된다.

우선, 온도가 높은 경우 온도 전압(V_TPR)와 제2 입력 전압(V_IN2)의 전압 레벨은 서로 동일하다. 따라서, 제2 전류 구동부(320B)는 온도 전압(V_TPR)과 제2 입력 전압(V_IN2)의 전압 레벨 차이에 대응하는 차동 전류(이하, '제2 차동 전류'라 칭함)가 발생하지 않으며, 이는 구동 전류가 제1 전류 구동부(320A)에 의해서만 제어된다는 것을 의미한다. 즉, 제1 전류 구동부(320A)에 입력되는 제1 입력 전압(V_IN1)와 제2 입력 전압(V_IN2)의 전압 레벨 차이에 응답하여 차동 전류(이하, 제1 차동 전류'라 칭함)가 발생하는데 검출 신호(DET)는 이 제1 차동 전류에 따라 값이 설정된다.

다음으로, 온도가 낮은 경우 온도 전압(V_TPR)의 전압 레벨은 점점 낮아지고 이에 따라 온도 전압(V_TPR)과 제2 입력 전압(V_IN2)의 전압 레벨 차이는 점점 커진다. 따라서, 제2 전류 구동부(320B)는 온도 전압(V_TPR)과 제2 입력 전압(V_IN2)의 전압 레벨 차이에 대응하는 제2 차동 전류가 발생하며, 이는 구동 전류가 제1 전류 구동부(320A) 뿐만 아니라 제2 전류 구동부(320B)에 의해서도 제어된다는 것을 의미한다. 즉, 제1 전류 구동부(320A)에 입력되는 제1 입력 전압(V_IN1)과 제2 입력 전압(V_IN2)의 전압 레벨 차이에 응답하여 제1 차동 전류가 발생하고, 또한 제2 전류 구동부(320B)에 입력되는 온도 전압(V_TPR)과 제2 입력 전압(V_IN2)의 전압 레벨 차이에 응답하여 제2 차동 전류가 발생하는데 검출 신호(DET)는 이 제1 및 제2 차동 전류에 따라 값이 생성된다.

도 4 는 도 3 의 제2 전류 구동부(320B)의 다른 실시예를 설명하기 위한 회로도이다. 도 4 의 제2 전류 구동부(320B)는 도 3 의 구성과 비교하여 전류 트리밍부(410)가 추가되었으며, 전류 트리밍부(410)에 대응하는 전류 싱킹부(420)의 구성이 달라졌다.

도 4 를 참조하면, 전류 트리밍부(410)는 전류 싱킹부(420)를 통해 싱킹되는 제2 차동 전류의 전류량을 제어하기 위한 것으로, 제1 내지 제3 NMOS 트랜지스터(NM1, NM2, NM3)를 구비한다. 여기서, 제1 내지 제3 NMOS 트랜지스터(NM1, NM2, NM3) 각각은 제1 내지 제3 제어 신호(CTR1, CTR2, CTR3) 각각에 응답하여 제어되며, 이 제1 내지 제3 제어 신호(CTR1, CTR2, CTR3)에 응답하여 접지 전압단(VSS)으로 싱킹되는 전류량이 조절된다.

전류 싱킹부(420)는 전류 트리밍부(410)의 제1 내지 제3 NMOS 트랜지스터(NM1, NM2, NM3) 각각에 대응하는 개수의 제4 내지 제6 NMOS 트랜지스터(NM4, NM5, NM6)를 구비한다.

본 발명의 실시예에 따른 차동 증폭 회로는 온도에 독립적인 제2 입력 전압(V_IN2)와 온도에 종속적인 온도 전압(V_TPR)의 전압 레벨 차이에 따라 구동 전류를 제어함으로써, 온도에 따라 변화하는 회로 특성 범위를 모두 포함하여 보상해주는 것이 가능하다. 참고로, 도 2 와 같은 기존의 구성에서 기준 전압(V_REF)의 전압 레벨을 온도에 따라 변화시키는 경우 온도에 따라 변화하는 회로 특성 범위를 보상하기가 매우 곤란하다.

도 5 는 도 4 의 회로 동작을 설명하기 위한 동작 파형도로써, 도 4 의 제1 내지 제3 제어 신호(CTR1, CTR2, CTR3)에 따라 제2 구동 전류의 트리밍 동작이 나타나 있다.

설명의 편의를 위하여, 95℃ 의 비교적 높은 온도의 동작 파형을 점선으로 나타내고, -10℃ 의 비교적 낮은 온도에 대응하는 동작 파형을 실선으로 나타내기로 한다. 그리고, 제1 내지 제3 제어 신호(CTR1, CTR2, CTR3)에 대응하는 제1 내지 제3 NMOS 트랜지스터(NM1, NM2, NM3)의 로딩 값이 서로 다른 가중치를 갖는다고 가정하기로 한다. 즉, 제1 NMOS 트랜지스터(NM1)의 로딩 값을 1 이라 하면, 제2 NMOS 트랜지스터(NM2)의 로딩 값은 2 가 될 수 있으며, 제3 NMOS 트랜지스터(NM3)의 로딩 값은 4 가 될 수 있다.

이에 따라 도 5 를 참조하면, ① 의 경우는 제1 내지 제3 제어 신호(CTR1, CTR2, CTR3)가 모두 비활성화된 상태이고, ② 의 경우는 제1 제어 신호(CTR1)만 활성화된 상태이고, ③ 의 경우는 제2 제어 신호(CTR2)만 활성화된 상태이며, ④ 의 경우는 제1 및 제2 제어 신호(CTR1, CTR2)가 활성화된 상태이다. 그리고, ⑧ 의 경우에는 제1 내지 제3 제어 신호(CTR1, CTR2, CTR3)가 모두 활성화된 상태이다.

본 발명의 실시예에 따른 차동 증폭 회로는 온도에 독립적인 제2 입력 전압(V_IN2)와 온도에 종속적인 온도 전압(V_TPR)의 전압 레벨 차이에 따라 구동 전류를 제어하여 온도에 따라 변화하는 회로 특성 범위를 보상할 수 있으며, 트리밍 제어부(410)를 통해 온도에 따라 변화하는 회로 특성 범위를 보다 다양화하는 것이 가능하다.

도 6 은 도 3 의 차동 증폭 회로를 이용하는 내부 전압 생성 회로를 설명하기 위한 블록도이다.

도 6 을 참조하면, 내부 전압 생성 회로는 기준 전압 생성부(610)와, 전압 검출부(620), 및 내부 전압 생성부(630)를 구비한다.

기준 전압 생성부(610)는 온도에 종속적인 제1 기준 전압(V_REF1)과 온도에 독립적인 제2 기준 전압(V_REF2)을 생성한다.

전압 검출부(620)는 내부 전압인 펌핑 전압(V_PP)과 제2 기준 전압(V_REF2)의 전압 레벨 차이에 대응하는 제1 구동 전류와 제1 기준 전압(V_REF1)과 제2 기준 전압(V_REF2)의 전압 레벨 차이에 대응하는 제2 구동 전류에 응답하여 오실레이션 활성화 신호(EN_OSC)를 생성하기 한다. 여기서, 제1 기준 전압(V_REF1)은 도 3 의 온도 전압(V_TPR)에 대응하며, 제2 기준 전압(V_REF2)은 도 3 의 제2 입력 전압(V_IN2)에 대응한다. 그리고, 오실레이션 활성화 신호(EN_OSC)는 도 3 의 검출 신호(DET)에 대응한다.

본 발명의 실시예에서 생성되는 오실레이션 활성화 신호(EN_OSC)는 제2 기준 전압(V_REF2)을 기준으로 펌핑 전압(V_PP)을 검출한 신호이고, 온도에 따라 변화하는 회로 특성이 추가적으로 반영된 신호이다.

내부 전압 생성부(630)는 오실레이션 활성화 신호(EN_OSC)에 응답하여 펌핑 전압(V_PP)을 생성하기 위한 것으로, 오실레이션 활성화 신호(EN_OSC)에 응답하여 발진 신호(OSC)를 생성하는 발진부(631)와, 발진 신호(OSC)에 응답하여 펌핑 동작을 통해 펌핑 전압(V_PP)을 생성하는 펌핑부(632)를 구비한다. 이어서, 이렇게 생성된 펌핑 전압(V_PP)은 전압 검출부(620)로 피드백되어 제2 기준 전압(V_REF2)과 다시 비교되며, 이 비교 과정에서 위에서 설명한 바와 같이 온도에 따라 변화하는 회로 특성이 반영된다.

결국, 본 발명의 실시예에 따른 내부 전압 생성 회로는 온도에 따라 변화하는 회로 특성이 반영된 차동 증폭 동작을 수행하며, 이 결과에 따라 안정적인 내부 전압을 생성하는 것이 가능하다.

도 7 은 도 6 의 기준 전압 생성부(610)를 설명하기 위한 회로도이다.

도 7 을 참조하면, 기준 전압 생성부(610)는 정 전압 생성부(710)와, 온도 보상부(720)를 구비한다.

정 전압 생성부(710)는 제2 기준 전압(V_REF2)을 생성하기 위한 것으로, 위들러 회로로 구성될 수 있다. 온도 보상부(720)는 온도에 대응하는 로딩 값을 가지기 위한 것으로, 저항 회로로 구성될 수 있다. 여기서, 저항 회로는 온도가 높아지면 저항 값이 커지고 온도가 낮아지면 저항 값이 작아지는 성질을 가지고 있다. 따라서, 온도 보상부(720)는 이 저항 회로에 대응하는 특성을 가지는 제1 기준 전압(V_REF1)을 생성하는 것이 가능하다.

전술한 바와 같이, 본 발명의 실시예에 따른 차동 증폭 회로는 온도 변화에 따른 회로 변화를 보상하여 차동 증폭 동작을 수행하며, 이를 이용하는 내부 전압 생성 회로는 온도 변화에 따라 회로 특성이 변화하더라도 안정적인 내부 전압을 생성하는 것이 가능하다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

뿐만 아니라, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

310 : 전류 구동부
320A, 320B : 제1 및 제2 전류 구동부
330 : 전류 싱킹부
340 : 신호 출력부

Claims

제1 및 제2 입력 전압의 전압 레벨 차이에 응답하여 구동 전류를 제어하기 위한 제1 전류 제어부;
온도에 독립적인 상기 제2 입력 전압과 온도에 종속적인 온도 전압의 전압 레벨 차이에 응답하여 상기 구동 전류를 제어하기 위한 제2 전류 제어부; 및
상기 구동 전류에 대응하여 상기 제1 및 제2 입력 전압의 전압 레벨 차이에 대응하는 검출 신호를 생성하기 위한 신호 출력부
를 구비하는 차동 증폭 회로.
제1항에 있어서,
상기 제2 전류 제어부에 대응하며, 바이어스 전압에 응답하여 상기 구동 전류를 싱킹하기 위한 전류 싱킹부를 더 구비하는 차동 증폭 회로.
제2항에 있어서,
상기 제1 및 제2 전류 제어부에 접속된 출력단을 구동하기 위한 전류 구동부를 더 구비하는 차동 증폭 회로.
제2항에 있어서,
상기 신호 출력부는 상기 구동 전류와 상기 바이어스 전압에 응답하여 상기 검출 신호를 생성하는 것을 특징으로 하는 차동 증폭 회로.
제2항에 있어서,
상기 전류 싱킹부를 통해 싱킹되는 상기 구동 전류의 전류량을 제어하기 위한 전류 트리밍부를 더 구비하는 차동 증폭 회로.
제5항에 있어서,
상기 싱킹부는 상기 전류 트리밍부의 개수에 대응하는 개수를 구비하는 것을 특징으로 하는 차동 증폭 회로.
제1항에 있어서,
상기 제2 입력 전압과 상기 온도 전압을 생성하기 위한 전압 생성부를 더 구비하는 차동 증폭 회로.
제7항에 있어서,
상기 전압 생성부는,
상기 제2 입력 전압을 생성하기 위한 정 전압 생성부; 및
상기 온도에 대응하는 로딩 값을 가지며 상기 온도 전압을 생성하는 온도 보상부를 구비하는 것을 특징으로 차동 증폭 회로.
온도에 종속적인 제1 기준 전압과 상기 온도에 독립적인 제2 기준 전압을 생성하기 위한 기준 전압 생성부;
내부 전압과 상기 제2 기준 전압의 전압 레벨 차이에 대응하는 제1 구동 전류와 상기 제1 및 제2 기준 전압의 전압 레벨 차이에 대응하는 제2 구동 전류에 응답하여 상기 제2 기준 전압을 기준으로 상기 내부 전압을 검출한 활성화 신호를 생성하기 위한 전압 검출부; 및
상기 활성화 신호에 응답하여 상기 내부 전압을 생성하기 위한 내부 전압 생성부
를 구비하는 내부 전압 생성 회로.
제9항에 있어서,
상기 기준 전압 생성부는,
상기 제2 기준 전압을 생성하기 위한 정 전압 생성부; 및
상기 온도에 대응하는 로딩 값을 가지며 상기 제1 기준 전압을 생성하는 온도 보상부를 구비하는 것을 특징으로 하는 내부 전압 생성 회로.
제9항에 있어서,
상기 전압 검출부는,
상기 내부 전압과 상기 제2 기준 전압의 전압 레벨 차이에 응답하여 상기 제1 구동 전류를 제어하기 위한 제1 전류 제어부;
상기 제1 기준 전압과 상기 제2 기준 전압의 전압 레벨 차이에 응답하여 상기 제2 구동 전류를 제어하기 위한 제2 전류 제어부; 및
상기 제1 및 제2 구동 전류에 대응하여 상기 활성화 신호를 생성하기 위한 신호 출력부를 구비하는 것을 특징으로 하는 내부 전압 생성 회로.
제11항에 있어서,
상기 제2 전류 제어부에 대응하며, 바이어스 전압에 응답하여 상기 제2 구동 전류를 싱킹하기 위한 전류 싱킹부를 더 구비하는 내부 전압 생성 회로.
제12항에 있어서,
상기 제1 및 제2 전류 제어부에 접속된 출력단을 구동하기 위한 전류 구동부를 더 구비하는 내부 전압 생성 회로.
제12항에 있어서,
상기 신호 출력부는 상기 구동 전류와 상기 바이어스 전압에 응답하여 상기 활성화 신호를 생성하는 것을 특징으로 하는 내부 전압 생성 회로.
제12항에 있어서,
상기 전류 싱킹부를 통해 싱킹되는 상기 제2 구동 전류의 전류량을 제어하기 위한 전류 트리밍부를 더 구비하는 내부 전압 생성 회로.
제15항에 있어서,
상기 싱킹부는 상기 전류 트리밍부의 개수에 대응하는 개수를 구비하는 것을 특징으로 하는 내부 전압 생성 회로.
제9항에 있어서,
상기 내부 전압 생성부는,
상기 활성화 신호에 응답하여 발진 신호를 생성하는 발진부; 및
상기 발진 신호에 응답하여 펌핑 동작을 통해 상기 내부 전압을 생성하기 위한 펌핑부를 구비하는 것을 특징으로 하는 내부 전압 생성 회로.
온도에 독립적인 기준 전압과 입력 전압에 응답하여 제1 구동 전류를 생성하는 단계;
온도 변화를 검출하여 상기 제1 구동 전류에 추가적인 제2 구동 전류를 반영하여 최종 구동 전류를 생성하는 단계; 및
상기 최종 구동 전류에 응답하여 상기 입력 전압과 상기 기준 전압의 전압 레벨 차이에 대응하는 검출 신호를 생성하는 단계
를 포함하는 차동 증폭 회로의 동작 방법.
제18항에 있어서,
상기 제2 구동 전류는 온도에 종속적인 온도 전압과 상기 기준 전압에 응답하여 생성되는 것을 특징으로 하는 차동 증폭 회로의 동작 방법.
제19항에 있어서,
상기 제1 구동 전류는 상기 입력 전압과 상기 기준 전압의 전압 레벨 차이에 대응하는 차동 전류이고, 상기 제2 구동 전류는 상기 온도 전압과 상기 기준 전압의 전압 레벨 차이에 대응하는 차동 전류를 포함하는 것을 특징으로 하는 차동 증폭 회로의 동작 방법.