[go: up one dir, main page]

KR20140074516A - 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법 - Google Patents

질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법 Download PDF

Info

Publication number
KR20140074516A
KR20140074516A KR1020120142550A KR20120142550A KR20140074516A KR 20140074516 A KR20140074516 A KR 20140074516A KR 1020120142550 A KR1020120142550 A KR 1020120142550A KR 20120142550 A KR20120142550 A KR 20120142550A KR 20140074516 A KR20140074516 A KR 20140074516A
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
growing
chamber pressure
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120142550A
Other languages
English (en)
Inventor
최승규
곽우철
김재헌
정정환
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120142550A priority Critical patent/KR20140074516A/ko
Priority to PCT/KR2013/009021 priority patent/WO2014092320A1/en
Priority to CN201380064627.7A priority patent/CN104838475B/zh
Priority to US14/056,664 priority patent/US9449815B2/en
Publication of KR20140074516A publication Critical patent/KR20140074516A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

질화갈륨계 반도체층 성장 방법 및 반도체 소자 제조 방법이 개시된다. 질화갈륨계 반도체층 성장 방법은, 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시키는 방법으로서, 챔버 내에 성장 기판을 로딩하고, 제1 챔버 압력에서 기판 상에 제1 도전형 질화갈륨계 반도체층을 성장시키고, 제1 도전형 질화갈륨계 반도체층 상에 상기 제1 챔버 압력보다 높은 제2 챔버 압력에서 질화갈륨계 활성층을 성장시키고, 활성층 상에 제2 챔버 압력보다 낮은 제3 챔버 압력에서 제2 도전형 질화갈륨계 반도체층을 성장시키는 것을 포함한다. 활성층을 상대적으로 높은 압력에서 성장시킴으로써 활성층 내의 우물층과 장벽층의 계면 특성을 개선할 수 있으며, 나아가 공정 시간을 단축할 수 있다.

Description

질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법{METHOD OF GRAWING GALLIUM NITRIDE BASED SEMICONDUCTOR LAYERS AND METHOD OF FABRICATING LIGHT EMITTING DEVICE THEREWITH}
본 발명은 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법에 관한 것으로, 특히 유기금속 화학기상증착법을 이용한 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법에 관한 것이다.
일반적으로 질화갈륨(GaN)과 같은 Ⅲ-V족 화합물 반도체는 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖는다. 이에 따라, 질화갈륨계 화합물 반도체는 가시광선 및 자외선 영역의 광을 방출하는 발광 다이오드나 레이저 다이오드와 같은 발광 소자로서 많은 연구가 이루어져 왔다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 분야에 널리 이용되고 있다.
반도체 소자를 제조하기 위한 질화갈륨계 반도체층들은 주로 유기금속 화학기상증착(Metal-organic chemical vapor deposition; MOCVD) 기술을 이용하여 기판 상에서 성장된다. MOCVD 장치는 기판을 로딩하기 위한 챔버를 포함하며, 챔버 내로 소스 가스와 분위기 가스(캐리어 가스 포함)를 공급하여 일정한 챔버 압력하에서 에피층을 성장시킨다.
한편, 상용화되어 있는 Veeco사나 Axitron사의 MOCVD 장치는 통상 약 200 torr 이하의 저압에서 에피층들을 성장시킨다. 이러한 저압 MOCVD 장치는 에피층을 상대적으로 빠른 속도로 성장시킬 수 있지만, 에피층 내에 고밀도의 결정 결함, 특히 점 결함을 발생시켜 에피층의 결정성이 좋지 않다.
나아가, 저압 MOCVD 장치를 이용하여 활성층의 우물층을 성장시킬 경우, 우물층 내의 In 함유량을 증가시키기 위해, 성장 온도를 상대적으로 낮은 온도 예컨대 약 750℃까지 내려 성장시키고 있다.
한편, 우물층 상에 성장되는 장벽층은 위와 같은 우물층의 성장 온도에서 양호한 결정 품질을 갖도록 성장되기 어렵다. 이에 따라, 우물층을 성장시킨 후, 성장 온도를 증가시켜 장벽층을 성장시키는 방법이 채택되고 있다. 복수의 우물층과 복수의 장벽층을 갖는 활성층의 경우, 챔버 내 기판 온도를 여러 회 변경해야 하므로, 활성층 성장에 필요한 공정 시간이 오래 걸린다. 더욱이, 우물층을 성장시킨 후 온도를 올릴 때, 우물층이 분해되어 우물층과 장벽층의 계면 근처에서 우물층의 결정성이 열화되는 문제가 발생된다. 이에 따라, 장벽층을 성장시키기 전에 캡층을 성장시키는 기술이 채택되기도 하지만, 캡층을 이용하여 우물층과 장벽층의 양호한 계면 특성을 달성하기는 어렵다.
본 발명이 해결하고자 하는 과제는, 활성층과 같이 조성이 서로 다른 질화갈륨계층들을 포함하는 적층체의 계면 특성을 향상시킬 수 있는 반도체층 성장 방법 및 발광 소자 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반도체층 성장에 필요한 공정 시간을 단축할 수 있는 반도체층 성장 방법 및 발광 소자 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 따르면, 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시키는 방법이 제공된다. 이 질화갈륨계 반도체층 성장 방법은, 챔버 내에 성장 기판을 로딩하고, 제1 챔버 압력에서 상기 기판 상에 제1 도전형 질화갈륨계 반도체층을 성장시키고, 상기 제1 도전형 질화갈륨계 반도체층 상에 상기 제1 챔버 압력보다 높은 제2 챔버 압력에서 질화갈륨계 활성층을 성장시키고, 상기 활성층 상에 상기 제2 챔버 압력보다 낮은 제3 챔버 압력에서 제2 도전형 질화갈륨계 반도체층을 성장시키는 것을 포함한다. 여기서, 상기 제1 내지 제3 챔버 압력은 상압(760 torr)보다 낮은 압력이다.
상기 제2 챔버 압력은 300 내지 700 torr 범위 내의 압력일 수 있다. 또한, 상기 제1 및 제3 챔버 압력은 각각 100 내지 300 torr 범위 내의 압력일 수 있다. 따라서, 상기 유기금속 화학기상증착은 Veeco사나 Axitron사의 MOCVD 장치를 이용하여 수행될 수 있다.
상기 활성층을 성장시키는 것은 복수의 장벽층과 복수의 우물층을 교대로 성장시키는 것을 포함할 수 있으며, 장벽층과 우물층의 성장 온도 차이는 10℃ 이하인 것이 바람직하다.
나아가, 상기 복수의 우물층은 In 및 Ga을 함유하는 질화갈륨계층이고, 상기 복수의 장벽층은 상기 우물층보다 넓은 밴드갭을 갖는 질화갈륨계층이다. 예컨대, 우물층은 InGaN으로 형성될 수 있고, 장벽층은 GaN, AlGaN, InGaN 또는 AlInGaN으로 형성될 수 있다.
한편, 상기 복수의 우물층 및 복수의 장벽층의 성장 온도는 상기 제1 도전형 질화갈륨계 반도체층 및 제2 도전형 질화갈륨계 반도체층의 성장 온도보다 낮을 수 있다.
몇몇 실시예들에 있어서, 상기 활성층을 성장시키기 전에, 상기 제1 챔버 압력보다 높은 제4 챔버 압력에서 제1 질화갈륨계층 및 제2 질화갈륨계층이 교대로 적층된 초격자층을 성장시키는 것을 더 포함할 수 있다. 상기 제4 챔버 압력은 상압보다 낮은 압력으로, 300 내지 700 torr 범위 내의 압력일 수 있다.
나아가, 상기 제4 챔버 압력은 상기 제2 챔버 압력과 동일할 수 있다.
또한, 상기 제1 질화갈륨계층과 제2 질화갈륨계층의 성장 온도 차이는 10℃ 이하인 것이 바람직하다. 나아가, 상기 제1 질화갈륨계층과 제2 질화갈륨계층 중 적어도 하나는 In을 함유할 수 있다.
한편, 상기 활성층을 성장시키는 동안, 상기 챔버 내로 In, Ga, N의 소스 가스와 함께 N2 분위기 가스(캐리어 가스 포함)가 공급될 수 있으나, H2의 공급은 차단된다. In의 소스 가스는 TMI(tri-methyl indium), Ga의 소스 가스는 TEG(tri-ethyl gallium), N의 소스 가스는 NH3일 수 있다.
본 발명의 또 다른 태양에 따르면, 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시켜 반도체 소자를 제조하는 방법이 제공된다. 이 반도체 소자 제조 방법은, 위에서 설명한 질화갈륨계 반도체층 성장 방법에 의해 질화갈륨계 반도체층들을 성장시키는 것을 포함한다.
본 발명의 또 다른 태양에 따르면, 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시키는 방법이 제공된다. 이 질화갈륨계 반도체층 성장 방법은, 챔버 내에 성장 기판을 로딩하고, 100 내지 300 torr 범위 내의 챔버 압력에서 상기 기판 상에 제1 도전형 GaN층을 성장시키고, 상기 제1 도전형 GaN층 상에 300 내지 700 torr 범위 내의 챔버 압력에서 질화갈륨계 활성층을 성장시키고, 상기 활성층 상에 100 내지 300 torr 범위 내의 챔버 압력에서 제2 도전형 GaN층을 성장시키는 것을 포함한다. 나아가, 상기 활성층은 복수의 우물층 및 복수의 장벽층을 포함한다.
나아가, 상기 우물층과 장벽층의 성장 온도 차이는 10℃ 이하일 수 있다.
몇몇 실시예들에 있어서, 상기 방법은, 상기 활성층을 성장시키기 전에, 300 내지 700 torr 범위 내의 챔버 압력에서 제1 질화갈륨계층과 제2 질화갈륨계층이 교대로 적층된 초격자층을 성장시키는 것을 더 포함할 수 있다.
상기 활성층은 상기 초격자층 상에 직접 성장될 수 있으나, 이와 달리, 초격자층과 활성층 사이에 다른 층이 개재될 수도 있다.
또한, 상기 제1 질화갈륨계층과 제2 질화갈륨계층의 성장 온도 차이는 10℃ 이하일 수 있다. 나아가, 상기 방법은, 상기 제2 도전형 GaN층을 성장시키기 전에, 100 내지 300 torr 범위 내의 챔버 압력에서 AlGaN 전자 블록킹층을 성장시키는 것을 더 포함할 수 있다.
본 발명의 실시예들은, 동일 온도에서, 챔버 압력이 증가하면, 활성층 내에 함유되는 In 함유량이 증가하는 것을 이용한다. 종래 기술에서는, 원하는 In 함유량을 갖는 우물층을 성장시키기 위해, 상대적으로 저압(약 200 torr) 하에서 성장 온도를 내려 우물층을 성장시켜왔다. 이에 반해, 본 발명에서는, 챔버 압력을 상대적으로 높게 증가시킴으로써 우물층 성장 온도를 종래 기술에 비해 상대적으로 높일 수 있다. 따라서, 우물층과 장벽층을 포함하는 활성층을 거의 일정한 온도에서 성장시킬 수 있어 우물층과 장벽층의 계면 특성을 향상시킬 수 있다.
본 발명의 실시예들에 따르면, 우물층과 장벽층의 성장 온도를 변화시킬 필요가 없으며, 이들의 성장 온도를 변화시키더라도, 성장 온도 차이를 극히 작게 변화시키는 것으로 충분하다. 따라서, 종래와 같이 성장 온도를 변화시키기 위해 필요한 램핑 시간을 절약할 수 있어 공정 시간을 단축할 수 있다.
또한, 초격자층을 성장시키는 경우에도 상대적으로 높은 챔버 압력을 이용함으로써 초격자층 내의 각 층들 사이의 계면 특성을 향상시킬 수 있으며, 성장 시간을 단축할 수 있다.
나아가, 제1 도전형 질화갈륨계 반도체층이나 제2 도전형 질화갈륨계 반도체층은 상대적으로 낮은 압력하에서 성장되기 때문에, 이들 반도체층을 상대적으로 높은 챔버 압력에서 성장하는 것에 비해 성장 시간 증가를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 활성층의 확대 단면도이다.
도 3은 본 발명의 일 실시예에 따른 초격자층의 확대 단면도이다.
도 4는 반도체 소자 제조 공정 시간에 따른 챔버 압력을 개략적으로 나타낸 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 단면도이고, 도 2는 상기 반도체 소자 내의 활성층의 확대 단면도이고, 도 3은 상기 반도체 소자 내의 초격자층의 확대 단면도이다. 한편, 도 4는 반도체 소자를 제조 공정 시간에 따른 챔버 압력을 개략적으로 나타낸 그래프이다.
도 1 내지 도 3을 참조하면, 상기 반도체 소자는 기판(21), 제1 도전형 질화갈륨계 반도체층(23), 초격자층(25), 활성층(27), 전자 블록킹층(29) 및 제2 도전형 질화갈륨계 반도체층(31)을 포함할 수 있다.
상기 기판(21)은 질화갈륨계 반도체층을 성장시키기 위한 기판으로, 사파이어 기판, SiC 기판, 스피넬 기판, 실리콘 기판, 질화갈륨 기판 등 특별히 제한되지 않으며, 예컨대 패터닝된 사파이어 기판(PSS) 또는 질화갈륨 기판일 수 있다.
상기 기판(21)이 유기금속 화학기상성장(MOCVD) 장치의 챔버 내에 로딩되고, 상기 챔버 내에 소스 가스 및 분위기 가스(캐리어 가스 포함)가 공급되어 질화갈륨계 반도체층들(23, 25, 27, 29, 및 31)이 성장된다. 이들 질화갈륨계 반도체층들(23, 25, 27, 29, 및 31)은 상압(760 torr)보다 낮은 챔버 압력하에서, 예컨대 Veeco사나 Axitron사의 저압 MOCVD 장치와 같은 MOCVD 장치를 이용하여 성장될 수 있다.
제1 도전형 질화갈륨계 반도체층(23)은 제1 챔버 압력, 예컨대 100 내지 300 torr 범위 내의 압력(제1 챔버 압력)에서 기판(21) 상에 성장될 수 있다. 상기 제1 도전형 질화갈륨계 반도체층(23)은 n형 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층으로 형성될 수 있다. 상기 제1 도전형 질화갈륨계 반도체층(23)은 GaN층을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다.
상기 제1 도전형 질화갈륨계 반도체층(23)은 챔버 내로 금속 소스 가스 및 NH3와 함께 N2 및/또는 H2 캐리어 가스를 공급하여 성장될 수 있다. Ga의 소스 가스로는 TMG 또는 TEG가 사용될 수 있다. 또한, Al, In의 소스 가스로는, TMA, TMI 등이 사용될 수 있다. NH3는 N의 소스 가스로서 공급된다. 제1 도전형 반도체층(23)은 대략 1050℃~1150℃에서 성장될 수 있다.
기판(21)이 사파이어 기판과 같이 이종기판인 경우, 제1 도전형 반도체층(23)을 성장시키기 전에 저온 버퍼층 및 고온 버퍼층(도시하지 않음)이 성장될 수 있다.
상기 제1 도전형 질화갈륨계 반도체층(23) 상에 초격자층(25)이 성장될 수 있다. 초격자층(25)은, 도 2에 도시한 바와 같이, 제1 질화갈륨계층(25a)과 제2 질화갈륨계층(25b)이 교대로 적층된 구조를 갖는다. 예컨대, 제1 질화갈륨계층(25a)은 GaN 또는 InGaN으로 형성되고, 제2 질화갈륨계층(25b)은 InGaN으로 형성될 수 있다.
상기 초격자층(25)은, 도 4에 도시한 바와 같이, 제1 챔버 압력보다 상대적으로 높은 챔버 압력(편의상, '제4 챔버 압력'이라 함), 예컨대, 300 내지 700 torr 범위 내의 압력에서 성장될 수 있다. 상기 챔버 압력은 NH3 및 N2 가스의 유량 증가에 의해 증가될 수 있다. 상대적으로 높은 압력에서 성장하기 때문에, 제1 질화갈륨계층(25a)와 제2 질화갈륨계층(25b)의 성장 온도 차이를 10℃ 이하로 할 수 있으며, 특히, 성장 온도를 변화시키지 않고 성장시킬 수 있다.
초격자층(25)은 GaN층(25a)과 InGaN층(25b)을, 예컨대 각각 20Å의 두께로 교대로 적층하여 형성될 수 있다. 도면에서 GaN층(25a)이 첫째층이고, InGaN층(25b)이 마지막층인 것으로 도시하였으나, 초격자층(25)의 첫째층은 GaN 또는 InGaN으로 형성될 수 있으며, 마지막층은 GaN으로 형성되는 것이 바람직하다. 상기 초격자층(25)의 마지막층에는 Si이 고농도로 도핑된다. 상기 마지막층에 도핑되는 Si의 도핑농도는 제1 도전형 질화갈륨계 반도체층(23)에 도핑되는 Si의 농도보다 예컨대, 약 4배 내지 5배 높을 수 있다. 한편, 초격자층(25)의 대부분의 층들은 언도프트 층으로 형성될 수 있으며, 이에 따라 반도체 소자의 누설전류를 감소시킬 수 있다. 또한, 초격자층(25)의 마지막층을 고농도로 도핑함으로써, 초격자층(25)과 활성층(27) 사이의 접합(junction) 특성을 향상시킬 수 있다.
활성층(27)은, 도 4에 도시한 바와 같이, 제1 챔버 압력보다 높은 챔버 압력(제2 챔버 압력), 예컨대 300 내지 700 torr 범위 내의 압력에서 상기 초격자층(25) 상에 성장될 수 있다. 초격자층(25)이 생략된 경우, 활성층(27)은 제1 도전형 질화갈륨계 반도체층(23) 상에 성장될 수 있다.
활성층(27)은, 도 3에 도시한 바와 같이, 복수의 장벽층(25b)과 복수의 우물층(25w)이 교대로 적층된 다중양자우물 구조를 가질 수 있다. 우물층(25w)은 In을 포함하는 질화갈륨계층, 예컨대 InGaN으로 형성될 수 있으며, 장벽층(25b)은 우물층(25w)에 비해 밴드갭이 넓은 질화갈륨계 반도체층, 예컨대, GaN, InGaN, AlGaN 또는 AlInGaN로 형성될 수 있다. InGaN 양자우물층 내의 In 조성비는 원하는 광 파장에 의해 결정된다.
우물층(25w)과 장벽층(25b)은 상대적으로 높은 제2 챔버 압력에서 성장되기 때문에, 우물층(25w)의 성장 온도를 증가시킬 수 있으며, 따라서 우물층(25w)과 장벽층(25b)의 성장 온도 차이를 10℃ 이하로 할 수 있다. 우물층(25w)과 장벽층(25b)의 성장 온도가 동일 또는 유사하기 때문에, 우물층(25w)을 성장시킨 후, 장벽층(25b)을 성장시킬 때, 우물층(25w)이 분해되지 않는다. 따라서, 별도의 캡층을 사용하지 않고도, 우물층(25w)과 장벽층(25b)의 계면 특성이 개선된다.
한편, 활성층(27)은 초격자층(25)의 마지막층에 접할 수 있다. 즉, 활성층(27)은 초격자층(25)에 연속하여 성장될 수 있다. 이 경우, 초격자층(25)과 활성층(27)을 챔버 압력을 크게 변화시키지 않고 연속해서 성장시킬 수 있어 바람직하다.
한편, 상기 활성층(27)을 성장시키는 동안, 소스 가스와 함께 분위기 가스(캐리어 가스 포함)가 챔버 내로 공급되며, 분위기 가스로는 N2가 주로 사용되고, H2의 공급은 차단된다. H2는 활성층(27)의 결정품질을 떨어뜨릴 수 있다.
상기 활성층(27) 상에 전자 블록킹층(29)이 성장될 수 있다. 전자 블록킹층(29)은 예컨대 AlGaN으로 형성될 수 있으며, 상기 제2 챔버 압력보다 낮은 챔버 압력, 예컨대 100 내지 300 torr의 압력에서 성장될 수 있다. 상기 전자 블록킹층(29)은 활성층(27)에 비해 상대적으로 높은 약 1000℃ 이상의 온도에서 성장될 수 있다.
한편, 상기 전자 블록킹층(29) 상에 제2 도전형 질화갈륨계 반도체층(31)이 성장된다. 제2 도전형 질화갈륨계 반도체층(31)은 제2 챔버 압력보다 낮은 챔버 압력(제3 챔버 압력), 예컨대 100 내지 300 torr 범위 내의 압력에서 성장될 수 있다. 제2 도전형 질화갈륨계 반도체층(31)은 GaN의 단일층 또는 GaN층을 포함하는 다층 구조일 수 있다. 전자 블록킹층(29)은 생략될 수 있으며, 제2 도전형 질화갈륨계 반도체층(31)은 활성층(27) 상에서 직접 성장될 수도 있다.
기판(21) 상에 성장된 반도체층들(23, 25, 27, 29, 31)을 이용하여 발광 다이오드 또는 레이저 다이오드와 같은 반도체 소자가 제조될 수 있다.

Claims (25)

  1. 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시키는 방법에 있어서,
    챔버 내에 성장 기판을 로딩하고,
    제1 챔버 압력에서 상기 기판 상에 제1 도전형 질화갈륨계 반도체층을 성장시키고,
    상기 제1 도전형 질화갈륨계 반도체층 상에 상기 제1 챔버 압력보다 높은 제2 챔버 압력에서 질화갈륨계 활성층을 성장시키고,
    상기 활성층 상에 상기 제2 챔버 압력보다 낮은 제3 챔버 압력에서 제2 도전형 질화갈륨계 반도체층을 성장시키는 것을 포함하되,
    상기 제1 내지 제3 챔버 압력은 상압보다 낮은 압력인 질화갈륨계 반도체층 성장 방법.
  2. 청구항 1에 있어서, 상기 제2 챔버 압력은 300 내지 700 torr 범위 내의 압력인 반도체층 성장 방법.
  3. 청구항 2에 있어서, 상기 제1 및 제3 챔버 압력은 각각 100 내지 300 torr 범위 내의 압력인 반도체층 성장 방법.
  4. 청구항 1에 있어서, 상기 활성층을 성장시키는 것은 복수의 장벽층과 복수의 우물층을 교대로 성장시키는 것을 포함하되,
    장벽층과 우물층의 성장 온도 차이는 10℃ 이하인 반도체층 성장 방법.
  5. 청구항 4에 있어서, 상기 복수의 우물층은 In 및 Ga을 함유하는 질화갈륨계층이고, 상기 복수의 장벽층은 상기 우물층보다 넓은 밴드갭을 갖는 질화갈륨계층인 반도체층 성장 방법.
  6. 청구항 5에 있어서, 상기 복수의 우물층 및 복수의 장벽층의 성장 온도는 상기 제1 도전형 질화갈륨계 반도체층 및 제2 도전형 질화갈륨계 반도체층의 성장 온도보다 낮은 질화갈륨계 반도체층 성장 방법.
  7. 청구항 1에 있어서, 상기 활성층을 성장시키기 전에, 상기 제1 챔버 압력보다 높은 제4 챔버 압력에서 제1 질화갈륨계층 및 제2 질화갈륨계층이 교대로 적층된 초격자층을 성장시키는 것을 더 포함하는 반도체층 성장 방법.
  8. 청구항 7에 있어서, 상기 제4 챔버 압력은 300 내지 700 torr 범위 내의 압력인 반도체층 성장 방법.
  9. 청구항 8에 있어서, 상기 제4 챔버 압력은 상기 제2 챔버 압력과 동일한 반도체층 성장 방법.
  10. 청구항 7에 있어서, 상기 제1 질화갈륨계층과 제2 질화갈륨계층의 성장 온도 차이는 10℃ 이하인 반도체층 성장 방법.
  11. 청구항 10에 있어서, 상기 제1 질화갈륨계층과 제2 질화갈륨계층 중 적어도 하나는 In을 함유하는 반도체층 성장 방법.
  12. 청구항 1에 있어서, 상기 활성층을 성장시키는 동안, 상기 챔버 내로 In, Ga, N의 소스 가스와 함께 N2 분위기 가스가 공급되되,
    H2의 공급은 차단되는 반도체층 성장 방법.
  13. 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시켜 반도체 소자를 제조하는 방법에 있어서,
    챔버 내에 성장 기판을 로딩하고,
    제1 챔버 압력에서 상기 기판 상에 제1 도전형 질화갈륨계 반도체층을 성장시키고,
    상기 제1 도전형 반도체층 상에 상기 제1 챔버 압력보다 높은 제2 챔버 압력에서 질화갈륨계 활성층을 성장시키고,
    상기 활성층 상에 상기 제2 챔버 압력보다 낮은 제3 챔버 압력에서 제2 도전형 질화갈륨계 반도체층을 성장시키는 것을 포함하되,
    상기 제1 내지 제3 챔버 압력은 상압보다 낮은 압력인 반도체 소자 제조 방법.
  14. 청구항 13에 있어서, 상기 제2 챔버 압력은 300 내지 700 torr 범위 내의 압력이고, 상기 제1 및 제3 챔버 압력은 각각 100 내지 300 torr 범위 내의 압력인 반도체 소자 제조 방법.
  15. 청구항 13에 있어서, 상기 활성층을 성장시키는 것은 복수의 장벽층과 복수의 우물층을 교대로 성장시키는 것을 포함하되,
    장벽층과 우물층의 성장 온도 차이는 10℃ 이하인 반도체 소자 제조 방법.
  16. 청구항 15에 있어서, 상기 복수의 우물층은 In 및 Ga을 함유하는 질화갈륨계층이고, 상기 복수의 장벽층은 상기 우물층보다 넓은 밴드갭을 가지며 Ga을 함유하는 질화갈륨계층인 반도체 소자 제조 방법.
  17. 청구항 13에 있어서, 상기 활성층을 성장시키기 전에, 상기 제1 챔버 압력보다 높은 제4 챔버 압력에서 제1 질화갈륨계층 및 제2 질화갈륨계층이 교대로 적층된 초격자층을 성장시키는 것을 더 포함하는 반도체 소자 제조 방법.
  18. 청구항 17에 있어서, 상기 제4 챔버 압력은 300 내지 700 torr 범위 내의 압력인 반도체 소자 제조 방법.
  19. 청구항 18에 있어서, 상기 제4 챔버 압력은 상기 제2 챔버 압력과 동일한 반도체 소자 제조 방법.
  20. 청구항 13에 있어서, 상기 제2 도전형 반도체층을 성장하기 전에 100 내지 300 torr 범위 내의 챔버 압력에서 질화갈륨계의 전자 블록킹층을 성장시키는 것을 더 포함하는 반도체 소자 제조 방법.
  21. 유기금속 화학기상증착 기술을 이용하여 질화갈륨계 반도체층을 성장시키는 방법에 있어서,
    챔버 내에 성장 기판을 로딩하고,
    100 내지 300 torr 범위 내의 챔버 압력에서 상기 기판 상에 제1 도전형 GaN층을 성장시키고,
    상기 제1 도전형 GaN층 상에 300 내지 700 torr 범위 내의 챔버 압력에서 질화갈륨계 활성층을 성장시키고,
    상기 활성층 상에 100 내지 300 torr 범위 내의 챔버 압력에서 제2 도전형 GaN층을 성장시키는 것을 포함하되,
    상기 활성층은 복수의 우물층 및 복수의 장벽층을 포함하는 질화갈륨계 반도체층 성장 방법.
  22. 청구항 21에 있어서, 상기 우물층과 장벽층의 성장 온도 차이는 10℃ 이하인 질화갈륨계 반도체층 성장 방법.
  23. 청구항 21에 있어서,
    상기 활성층을 성장시키기 전에, 300 내지 700 torr 범위 내의 챔버 압력에서 제1 질화갈륨계층과 제2 질화갈륨계층이 교대로 적층된 초격자층을 성장시키는 것을 더 포함하는 질화갈륨계 반도체층 성장 방법.
  24. 청구항 23에 있어서, 상기 제1 질화갈륨계층과 제2 질화갈륨계층의 성장 온도 차이는 10℃ 이하인 질화갈륨계 반도체층 성장 방법.
  25. 청구항 21에 있어서,
    상기 제2 도전형 GaN층을 성장시키기 전에, 100 내지 300 torr 범위 내의 챔버 압력에서 AlGaN 전자 블록킹층을 성장시키는 것을 더 포함하는 질화갈륨계 반도체층 성장 방법.
KR1020120142550A 2012-12-10 2012-12-10 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법 Ceased KR20140074516A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120142550A KR20140074516A (ko) 2012-12-10 2012-12-10 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법
PCT/KR2013/009021 WO2014092320A1 (en) 2012-12-10 2013-10-10 Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
CN201380064627.7A CN104838475B (zh) 2012-12-10 2013-10-10 生长氮化镓基半导体层的方法及用其制造发光器件的方法
US14/056,664 US9449815B2 (en) 2012-12-10 2013-10-17 Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120142550A KR20140074516A (ko) 2012-12-10 2012-12-10 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20140074516A true KR20140074516A (ko) 2014-06-18

Family

ID=50881369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142550A Ceased KR20140074516A (ko) 2012-12-10 2012-12-10 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법

Country Status (4)

Country Link
US (1) US9449815B2 (ko)
KR (1) KR20140074516A (ko)
CN (1) CN104838475B (ko)
WO (1) WO2014092320A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098004B (zh) * 2015-07-07 2017-07-28 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法及外延片
JP7396614B2 (ja) * 2019-06-11 2023-12-12 国立大学法人山口大学 半導体基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244207A (ja) * 2004-01-30 2005-09-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US20090127510A1 (en) * 2005-05-23 2009-05-21 Keio University Fine particle and red fluorescence conversion medium using the same
JP4823672B2 (ja) * 2005-12-13 2011-11-24 ローム株式会社 ＩｎＧａＮの製造方法
KR20110110865A (ko) * 2006-10-18 2011-10-07 니텍 인코포레이티드 수직구조의 심자외선 발광다이오드
KR100925704B1 (ko) * 2007-12-11 2009-11-10 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
JP5332451B2 (ja) * 2008-09-25 2013-11-06 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8183132B2 (en) * 2009-04-10 2012-05-22 Applied Materials, Inc. Methods for fabricating group III nitride structures with a cluster tool
EP2518783B1 (en) * 2009-12-21 2016-04-13 Kabushiki Kaisha Toshiba Nitride semiconductor light-emitting element and method for manufacturing same
CN102782883B (zh) * 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
CN104838475B (zh) 2018-03-27
CN104838475A (zh) 2015-08-12
WO2014092320A1 (en) 2014-06-19
US20140162437A1 (en) 2014-06-12
US9449815B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
US9911898B2 (en) Ultraviolet light-emitting device
US8716048B2 (en) Light emitting device and method for manufacturing the same
CN101981711B (zh) 氮化物半导体发光器件
KR20080095134A (ko) 질화물 반도체 발광소자 및 그 제조 방법
CN106129207A (zh) 一种氮化镓基发光二极管的外延片及制备方法
JP6484551B2 (ja) 発光素子
KR101713426B1 (ko) 발광 다이오드 및 이의 제조방법
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN106876531A (zh) 一种发光二极管的外延片及其制备方法
CN106887492B (zh) 一种GaN基发光二极管外延片的制备方法
CN108470808A (zh) 一种发光二极管外延片及其制造方法
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
CN106711297A (zh) 一种GaN基发光二极管外延片的生长方法
KR20140074516A (ko) 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법
KR100925164B1 (ko) ｐ형 질화물 반도체층 형성 방법 및 그것을 갖는 발광 소자
KR20090030652A (ko) 질화물계 발광소자
KR100881053B1 (ko) 질화물계 발광소자
KR100906972B1 (ko) 질화물계 발광소자
KR20150017103A (ko) 전자 차단층 성장 방법 및 그것을 갖는 질화물 반도체 소자 제조 방법
CN108695415A (zh) 一种发光二极管外延片及其生长方法
JP2014146684A (ja) 半導体発光素子及びその製造方法
US8470626B2 (en) Method of fabricating light emitting diode
KR20160022236A (ko) 발광 소자 및 그것을 제조하는 방법
KR20120131147A (ko) 발광 소자 및 그 제조 방법
KR20090102204A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121210

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171201

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121210

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190408

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190709

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190408

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I