[go: up one dir, main page]

KR101713426B1 - 발광 다이오드 및 이의 제조방법 - Google Patents

발광 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR101713426B1
KR101713426B1 KR1020150104731A KR20150104731A KR101713426B1 KR 101713426 B1 KR101713426 B1 KR 101713426B1 KR 1020150104731 A KR1020150104731 A KR 1020150104731A KR 20150104731 A KR20150104731 A KR 20150104731A KR 101713426 B1 KR101713426 B1 KR 101713426B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
light emitting
emitting diode
ingan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150104731A
Other languages
English (en)
Other versions
KR20170012783A (ko
Inventor
지택수
박진영
이진홍
김왕기
심재삼
이광재
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020150104731A priority Critical patent/KR101713426B1/ko
Priority to US15/066,906 priority patent/US20170025568A1/en
Publication of KR20170012783A publication Critical patent/KR20170012783A/ko
Application granted granted Critical
Publication of KR101713426B1 publication Critical patent/KR101713426B1/ko
Priority to US15/632,127 priority patent/US9991416B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H01L33/12—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H01L33/04—
    • H01L33/32—
    • H01L33/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드 및 이의 제조방법이 제공된다. 구체적으로, 상기 발광 다이오드는 기판 상에 배치된 n형 반도체층, 상기 n형 반도체층 상에 위치하며, InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조의 경사형 초격자 박막층 및 상기 경사형 초격자 박막층 상에 배치된 양자우물 구조의 활성층 및 상기 활성층 상에 배치된 p형 반도체층을 포함할 수 있다. 여기서, 상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비가 증가하는 것일 수 있다. 이에, 본 발명의 발광 다이오드는 활성층 하부에 경사형 초격자 박막층을 배치함으로써, 내부 잔류 응력을 완화시킬 수 있고, 캐리어어 구속효과를 강화시켜 내부 양자효율을 증가시킬 수 있다. 또한, 별도의 공정 및 장치의 추가 없이, 온도 조절 및 수소 공급을 통해 용이하게 경사형 초격자 박막층을 형성할 수 있어, 고효율 발광다이오드의 제조공정 효율이 향상될 수 있다.

Description

발광 다이오드 및 이의 제조방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THEREOF}
본 발명은 발광 다이오드에 관한 것으로, 보다 상세하게는 경사형 초격자 박막층을 포함하는 발광 다이오드 및 이의 제조방법에 관한 것이다.
발광 다이오드(light emitting diode, LED)는 화합물 반도체 물질을 포함하는 n형 반도체층과 p형 반도체층의 접합구조로 이루어진 반도체 발광소자이다. 통상적으로, 발광 다이오드는 순방향 전압 인가시 n형 반도체층의 전자(electron)와 p형 반도체층의 정공(hole)의 재결합으로 전도대(conduction band)와 가전자대(valance band)의 밴드갭(band gap)에 해당되는 에너지를 빛의 형태로 방출하는 일종의 광전자 소자이다. 이러한 발광 다이오드는 우수한 에너지 효율성, 색 균일성 및 긴 수명 등의 장점을 가지고 있어, 자동차 전조등, 조명 및 디스플레이의 주광원으로 응용될 뿐만 아니라, 최근에는 피부치료 및 의료분야에도 그 응용이 점차 확대되고 있다.
발광 다이오드는 주로 AlN, GaN 및 InN 등의 -Ⅴ족의 질화물계 화합물 반도체 물질로 제조되고 있다. 질화물계 화합물 반도체는 0.7eV 및 6.2eV의 넓은 밴드띠를 가지고 있어 화합물 조성을 조절하여 다양한 파장을 구현할 수 있다. 또한, 직접 천이형 반도체로서 빠른 응답속도, 큰 전자이동도 및 열적·화학적 안정성을 견지하여 높은 온도에서 동작이 가능하기 때문에 고휘도의 광전자 소자 및 고출력 전기 소자 분야에서 각광받고 있다.
일반적으로 발광 다이오드가 다양한 파장을 구현하기 위해서는, 질화물계 화합물 내 인듐(In)의 조성비를 증가시켜 파장을 제어하였으나, 이러한 인듐(In) 조성비의 증가로 인해 인듐(In)의 뭉침(segregation) 현상 및 격자 부정합에 의한 내부 결함(defects generation) 등이 발생되어 발광 다이오드의 광 출력 효율이 급격히 낮아지는 문제점이 있다. 특히, 이는 장파장(녹색파장)으로 갈수록 심해져 이러한 경향을 그린갭(green gap)이라 한다.
또한, InGaN과 GaN의 심한 격자상수 차이로 인해 강한 압축응력(compressive stress)이 형성되고 에너지적으로 밴드 벤딩(band-bending)을 일으켜 심하게 휘는 현상이 발생하여, 주입된 전자 및 정공 등의 캐리어(carrier)의 재결합이 이루어지지 않아 발광에 기여하지 못하게 된다. 이에, 장파장에서의 광 효율 증가 및 내부 양자 효율 개선을 위한 노력이 필요한 실정이다.
최근, 이러한 문제를 해결하기 위하여 무분극, 또는 반분극 기판을 이용한 고출력 녹색 발광 다이오드 제작 기술 및 양자우물의 구조를 변경하여 결함 및 내부 잔류 응력을 제어하는 기술이 개발되고 있으나, 전술된 그린갭 문제는 여전히 고효율 발광 다이오드의 제작을 어렵게 하는 문제점으로 남아있다.
본 발명이 해결하고자 하는 과제는, 발광 다이오드의 내부 잔류 응력 완화, 결함 감소 및 캐리어의 구속 효과를 강화하여 내부 양자 효율을 증가시킬 수 있는 발광 다이오드 및 이의 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여 본 발명의 일 측면은, 기판 상에 배치된 n형 반도체층, 상기 n형 반도체층 상에 위치하며, InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조의 경사형 초격자 박막층, 상기 경사형 초격자 박막층 상에 배치된 양자우물 구조의 활성층 및 상기 활성층 상에 배치된 p형 반도체층을 포함하며, 상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비가 증가하는 것을 특징으로 하는 발광 다이오드를 제공할 수 있다.
상기 경사형 초격자 박막층은 상기 박막 쌍(pair)이 2개 내지 100개가 배치된 구조를 갖는 것일 수 있다.
상기 경사형 초격자 박막층은 상기 활성층의 양자우물 구조 내의 격자부정합에 의해 발생되는 밴드 벤딩(band bending)을 감소시킬 수 있으며, 상기 n형 반도체층 및 상기 p형 반도체층은 각각 n형 GaN층 및 p형 GaN층일 수 있다.
상기 경사형 초격자 박막층 및 상기 활성층 사이에 배치된 GaN층을 더 포함할 수 있다.
또한, 본 발명의 다른 측면은, 기판 상에 n형 반도체층을 형성하는 단계, 상기 n형 반도체층 상에 InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조의 경사형 초격자 박막층을 형성하는 단계, 상기 경사형 초격자 박막층 상에 양자우물 구조의 활성층을 형성하는 단계 및 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며, 상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비를 증가시켜 형성하는 것을 특징으로 하는 발광 다이오드의 제조방법을 제공할 수 있다.
상기 경사형 초격자 박막층을 형성하는 단계는, 상기 InGaN박막을 형성하는 제1 단계 및 상기 InGaN박막의 상부에 포함된 In을 탈착시켜 상기 InGaN박막과 상기 GaN박막이 차례로 적층된 박막 쌍을 형성하는 제2 단계를 포함하며, 상기 제1 단계 및 상기 제2 단계를 교대로 복수회 반복하여 수행할 수 있다.
상기 제1 단계는 질소 분위기 하에서 유기금속 화학기상증착법(MOCVD)을 이용하여 수행할 수 있다.
상기 제2 단계는 상기 InGaN박막 상부에 수소(H2)를 공급하여 상기 InGaN박막의 상부에 포함된 In을 탈착시키는 것일 수 있으며, 구체적으로, 상기 수소(H2)는 25초 내지 30초 동안 8000sccm 내지 8500sccm 속도로 공급하는 것일 수 있다.
상기 경사형 초격자 박막층은 상기 제1 단계 및 상기 제2 단계를 교대로 각각 2회 내지 100회 반복하여 수행할 수 있으며, 상기 제1 단계 및 상기 제2 단계를 교대로 수행한 이후에 상기 제1 단계 및 상기 제2 단계를 반복 수행시, 이전 수행된 단계보다 낮은 온도에서 수행하는 것일 수 있다. 구체적으로, 상기 제1 단계 및 상기 제2 단계를 반복 수행시, 이전 수행된 단계보다 5℃ 낮은 온도에서 수행하는 것일 수 있다.
상기 경사형 초격자 박막층 상에 양자우물 구조의 활성층을 형성하는 단계 이전에, 상기 경사형 초격자 박막층 상에 GaN층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 발광 다이오드는 활성층 하부에 경사형 초격자 박막층을 배치함으로써, 내부 잔류 응력을 완화시킬 수 있고, 캐리어어 구속효과를 강화시켜 내부 양자효율을 증가시킬 수 있다.
또한, 별도의 공정 및 장치의 추가 없이, 온도 조절 및 수소 공급을 통해 용이하게 경사형 초격자 박막층을 형성할 수 있어, 고효율 발광다이오드의 제조공정 효율이 향상될 수 있다.
다만, 발명의 효과는 상기에서 언급한 효과로 제한되지 아니하며, 언급되지 않은 또 다른 효과들을 하기의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 나타낸 모식도이다.
도 2는 본 발명의 일 실시예에 따른 경사형 초격자 박막층의 제조공정을 설명하기 위한 모식도이다.
도 3a 내지 도 3b는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 나타낸 모식도이다.
도 4(a) 내지 도 4(b)는 본 발명의 일 실시예에 따른 발광 다이오드의 구조를 나타낸 모식도 및 실시예1에서 제조된 발광다이오드의 투과전자현미경(TEM)으로 관찰한 이미지이다.
도 5는 본 발명의 실시예1 및 비교예1 내지 비교예3의 발광 다이오드 제조시 공정 온도의 변화를 나타낸 도표이다.
도 6(a) 내지 도 6(b)는 각각 본 발명의 실시예1 및 비교예1 내지 비교예3의 파장 및 온도변화에 따른 광 여기 발광 강도(PL intensity)를 나타낸 도표이다.
도 7(a) 내지 도 7(b)는 본 발명의 실시예1 및 비교예1 내지 비교예3의 파장에 따른 전기적 특성을 나타낸 도표이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시 예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. 명세서 전체에 걸쳐서 동일한 참고번호들은 동일한 구성요소들을 나타낸다.
경사형 초격자 박막층을 포함하는 발광 다이오드의 제조방법
본 발명의 일 측면은, 발광 다이오드의 제조방법을 제공할 수 있다. 구체적으로, 상기 발광 다이오드의 제조방법은 1)기판 상에 n형 반도체층을 형성하는 단계, 2)상기 n형 반도체층 상에 InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조의 경사형 초격자 박막층을 형성하는 단계, 3)상기 경사형 초격자 박막층 상에 양자우물 구조의 활성층을 형성하는 단계 및 4)상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함할 수 있다. 여기서, 상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비가 증가하는 것일 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 나타낸 모식도이다.
도 1a를 참조하면, 본 발명의 발광 다이오드의 제조방법 단계 1)은, 기판(100) 상에 n형 반도체층(200)을 형성하는 것일 수 있다.
상기 기판(100)은 소정의 광 투과도를 가진 것일 수 있으며, 상기 n형 반도체층(200)의 성장을 용이하게 할 수 있는 물질을 모두 사용할 수 있다. 구체적으로, 상기 기판(100)은, 사파이어(Al2O3), Si, SiC, 유리, 석영, 세라믹, Ge, GaAs, GaP, InP, InAs, GaN 및 AlN 중에서 선택되는 적어도 어느 하나의 물질을 사용할 수 있다. 예를 들어, 상기 발광 다이오드가 질화물계 화합물 반도체로 구성되면서 육방정계 구조를 가지는 경우, 상기 기판(100)도 육방정계의 결정구조를 가지는 물질을 사용할 수 있다. 본 발명의 일 실시예에서, 상기 기판(100)은 사파이어를 사용할 수 있다.
실시예에 따라, 상기 기판(100) 상에 상기 n형 반도체층(200)을 형성하기 이전에, 상기 기판(100) 상에 버퍼층(미도시)을 형성할 수도 있다. 일반적으로 버퍼층은 기판의 격자 부정합을 완화하기 위해 형성하는 것으로, 기판 전면에 걸쳐 형성할 수 있다. 상기 버퍼층은 통상적으로 불순물이 도핑되지 않은 SiC, ZnO, Si, GaAs, AIN 및 GaN 중 선택되는 어느 하나의 물질을 사용할 수 있으나, 이에 한정되지는 않는다.
상기 n형 반도체층(200)은 n형 도펀트로 도핑된 반도체층을 의미하는 것으로, 상기 n형 도펀트로는 규소(Si), 마그네슘(Mg) 및 아연(Zn) 중에서 선택되는 적어도 어느 하나를 사용할 수 있다. 구체적으로, 예를 들어, 상기 n형 반도체층(200)은 질화물계 화합물 반도체층으로 GaN 또는 AlxGa(1-x)N(0≤x≤1) 중에서 선택되는 어느 하나의 물질일 수 있다. 본 발명의 일 실시예에서, 상기 n형 반도체층(200)은 n-GaN층일 수 있다.
상기 기판(100) 상에 상기 n형 반도체층(200)을 형성하는 것은, 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE), 분자선 성장법(molecular beam epitaxy, MBE), 전자빔 증착법(e-beam deposition) 또는 스퍼터링법(sputtering) 등의 방법을 이용할 수 있으나, 이에 한정되지는 않는다.
도 1b를 참조하면, 본 발명의 발광 다이오드의 제조방법 단계 2)는 상기 n형 반도체층(200) 상에 경사형 초격자 박막층(300)을 형성하는 것일 수 있다. 상기 경사형 초격자 박막층(300)은 InGaN박막(301a, 302a, …, (300+n)a) 및 GaN박막(301b, 302b, …, (300+n)b)이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조를 갖는 것일 수 있다. 상기 경사형 초격자 박막층은 종래의 초격자 박막층과 달리 상기 경사형 초격자 박막층 내 인듐(In)의 조성비가 활성층에 가까울수록 증가하는 경사 형태의 인듐(In) 농도 구배를 갖는 것을 의미할 수 있다. 상기 n은 상기 박막 쌍의 개수를 의미하는 것으로, 2 내지 100의 정수일 수 있다. 상기 박막 쌍의 개수는 1쌍을 초과한 복수개일 때, 본 발명의 경사형 초격자 박막층 및 이에 따른 효과를 나타낼 수 있어, 상기 박막 쌍의 개수는 적어도 2개 이상이어야 한다. 또한, 상기 박막 쌍의 개수가 100을 초과하는 경우 경사형 초격자 박막층의 총 두께가 너무 두꺼워지면서 발광 다이오드에 주입되는 전자의 이동거리가 멀어지게 될 수 있다. 즉, 두께가 두꺼워지게 되면 저항이 커지면서 전자의 산란과 결함에 의한 손실이 발생할 수 있으므로, 상기 박막 쌍의 개수를 100개 미만으로 형성할 수 있다. 본 발명의 일 실시예에서, 상기 n은 12일 수 있다.
구체적으로, 상기 경사형 초격자 박막층(300)을 형성하는 단계는 상기 InGaN박막을 형성하는 제1 단계 및 상기 InGaN박막의 상부에 포함된 인듐(In)을 탈착시켜 상기 InGaN박막과 상기 GaN박막이 차례로 적층된 박막 쌍을 형성하는 제2 단계를 포함하며, 상기 제1 단계 및 상기 제2 단계를 교대로 복수회 반복하여 수행하는 것일 수 있다.
상세하게는, 상기 InGaN박막을 형성하는 제1 단계는 질소 분위기(NH3 또는 N2) 하에서 유기금속 화학기상증착법(MOCVD)을 이용하여 수행하는 것일 수 있다. 또한, 상기 InGaN박막 상부에 수소(H2)를 공급하여 상기 InGaN박막의 상부에 포함된 인듐(In)을 탈착시키는 것일 수 있다. 구체적으로 이는, 상기 InGaN박막 상부에 상기 수소(H2)는 25초 내지 30초 동안 8000sccm 내지 8500sccm 속도로 공급하는 것일 수 있다.
도 2는 본 발명의 일 실시예에 따른 경사형 초격자 박막층의 제조공정을 설명하기 위한 모식도이다.
도 2를 참조하면, 유기금속 화학기상 장치 내에 배치된 상기 n형 반도체층(200)이 형성된 기판(100) 상에 트리메틸갈륨(trimethylgallium, TMG), 트리메틸인듐(trimethylindium, TMI) 및 질소계 기체(NH3 또는 N2)를 공급하여 InGaN박막을 형성할 수 있다. 이 후, 상기 장치 내에 수소를 공급하여 상기 InGaN박막의 상부에 포함되어 있는 인듐(In)을 탈착시킬 수 있다. 본 발명의 일 실시예에서 상기 수소(H2)는 25초 내지 30초 동안 8000sccm 내지 8500sccm 속도로 공급하는 것일 수 있다. 상기 InGaN박막 상부 영역에 포함된 In이 탈착됨에 따라 상기 InGaN박막 상부는 GaN박막이 될 수 있다. 이에, 상기 InGaN박막과 상기 GaN박막이 차례로 적층된 박막 쌍을 형성할 수 있다.
상기 경사형 초격자 박막층(300)은 상술한 제1 단계 및 제2 단계를 교대로 복수회 반복하여 수행함으로써, 상기 InGaN박막과 상기 GaN박막이 차례로 적층된 박막 쌍이 복수개가 배치된 구조를 가질 수 있다. 본 발명의 일 실시예에서, 상기 경사형 초격자 박막층(300)은 상기 박막 쌍을 형성하는 상기 제1 단계 및 상기 제2 단계를 교대로 각각 2회 내지 12회 반복하여 수행하는 것일 수 있다. 이에, 상기 경사형 초격자 박막층(300)은 상기 InGaN박막과 상기 GaN박막이 차례로 적층된 박막 쌍이 2쌍 내지 100쌍 배치된 구조를 가질 수 있다.
또한, 상기 제1 단계 및 상기 제2 단계를 교대로 수행한 이후에, 상기 제1 단계 및 상기 제2 단계를 반복 수행시, 이전 수행된 단계보다 낮은 온도에서 수행하는 것일 수 있다. 구체적으로, 본 발명의 일 실시예에서, 상기 제1 단계 및 상기 제2 단계를 반복 수행시, 이전 수행된 단계보다 5℃ 낮은 온도에서 수행하는 것일 수 있다.
도 2를 참조하면, 상기 제1 단계 및 상기 제2 단계를 처음 수행시 약 925℃에서 수행하고, 이 후, 상기 제1 단계 및 상기 제2 단계를 2회차 수행시 상기 약 925℃보다 온도를 낮추어 수행할 수 있다. 그런 다음, 상기 제1 단계 및 상기 제2 단계를 3회차 수행시는 상기 2회차 수행시 온도보다 더 낮은 온도에서 수행할 수 있다. 이러한 방식으로 상기 제 1 단계 및 상기 제2 단계를 교대로 반복 수행시, 이전 수행 단계보다 낮은 온도에서 수행하는 것일 수 있다. 이는, 온도가 낮을수록 인듐(In)의 조성이 더 많아지는 것을 이용하는 것으로, 상기 제1 단계 및 상기 제2 단계를 교대로 반복 수행하는 수행 회차가 늘어날수록 상기 제1 단계에서 형성되는 InGaN박막 내 인듐(In)의 조성비가 증가된 InGaN박막이 형성될 수 있다. 즉, 1회차 수행으로 형성된 제1 InGaN박막보다 2회차 수행으로 형성된 제2 InGaN박막의 인듐 조성비가 더 높을 수 있으며, 상기 제2 InGaN박막보다 3회차 수행으로 형성된 제3 InGaN박막의 인듐(In) 조성비가 더 높을 수 있다.
상기와 같이, 본 발명은 InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍을 복수개 형성시, 반복 수행회차를 진행할수록 온도를 이전 회차보다 낮춤으로써, 상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비를 증가시켜 상기 InGaN박막을 형성함으로써, 경사 형태의 인듐(In) 농도 구배를 갖는 경사형 초격자 박막층을 형성할 수 있다.
도 1c를 참조하면, 본 발명의 발광 다이오드의 제조방법 단계 3)은 상기 경사형 초격자 박막층(300) 상에 양자우물 구조의 활성층(400)을 형성하는 것일 수 있다.
상기 양자우물 구조의 활성층(400)은 상기 n형 반도체층(200) 및 후술하는 p형 반도체층(500) 사이에 배치되어, 주입된 전자 및 정공의 재결합에 의해 방출되는 에너지를 광으로 방출시키는 발광층이다. 상기 활성층(400)은 단일 양자 우물(single quantum well) 구조 또는 다중 양자 우물(multi quantum well, MQW) 구조일 수 있으며, 본 발명의 일 실시예에서는, 다중 양자 우물 구조(MQW)를 사용할 수 있다. 일반적으로 다중 양자 우물 구조의 활성층(400)은 장벽층(barrier layer)과 우물층(quantum well layer)이 교대로 적층된 구조를 의미하며, 장벽층은 우물층의 밴드갭보다 높은 밴드갭을 가지고 있어 우물층에서의 양자구속효과가 유효하게 발현될 수 있다. 본 발명의 일 실시예에서, 5개의 우물층들이 사용되었으나, 이에 한정되는 것은 아니며, 실시예에 따라 더 많은 수의 우물층을 사용할 수 있다.
상기 발광 다이오드가 질화물계 화합물 반도체로 형성되는 경우, 상기 활성층(400)은 GaN 기반으로 형성할 수 있다. 구체적으로, 상기 활성층(400)은 GaN보다 낮은 밴드갭을 가지는 물질을 도입하여 우물층의 밴드갭을 조절할 수 있다. 즉, 상기 양자우물 구조의 활성층(400)은 InxAlyGa(1-x-y)N(0≤x<1, 0≤y<1 그리고 0≤x+y<1)인 InGaN층을 우물로 하고, GaN층을 장벽층으로 할 수 있다.
상기 경사형 초격자 박막층(300) 상에 상기 활성층(400)을 형성하는 것은 통상의 제조방법을 통해 수행할 수 있으며, 예를 들어, 유기금속 화학기상증착법(MOCVD), 수소화물 기상 성장법(HVPE), 분자선 성장법(MBE), 전자빔 증착법(e-beam deposition) 또는 스퍼터링법(sputtering) 등을 증착방법을 통해 형성할 수 있으나, 이에 한정되지는 않는다.
도 1d를 참조하면, 본 발명의 발광 다이오드의 제조방법 단계 4)는 상기 활성층(400) 상에 p형 반도체층(500)을 형성하는 것일 수 있다.
상기 p형 반도체층(500)은 p형 도펀트로 도핑된 반도체층을 의미하는 것으로, 상기 p형 도펀트로는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr) 및 바륨(Ba) 중에서 선택되는 적어도 어느 하나의 물질을 사용할 수 있다. 구체적으로, 예를 들어, 상기 p형 반도체층(500)은 질화물계 화합물 반도체층으로 GaN 또는 AlxGa(1-x)N(0≤x≤1) 중에서 선택되는 어느 하나의 물질일 수 있다. 본 발명의 일 실시예에서, 상기 p형 반도체층(500)은 p-GaN층일 수 있다. 상기 활성층(400) 상에 상기 p형 반도체층(500)을 형성하는 것은 통상의 제조방법을 통해 수행할 수 있으며, 전술된 n형 반도체층(200) 및 활성층(400) 형성방법들을 이용할 수 있다.
도 3a 내지 도 3b는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조방법을 나타낸 모식도이다.
도 3a를 참조하면, 상기 경사형 초격자 박막층(300) 상에 상기 양자우물 구조의 활성층(400)을 형성하는 단계 이전에, 상기 경사형 초격자 박막층(300) 상에 GaN층(350)을 형성하는 단계를 더 포함할 수 있다. 상기 GaN층(350)은 상기 경사형 초격자 박막층(300) 상에 상기 활성층(400)을 형성시 온도가 높아지는 공정에 의해 상기 경사형 초격자 박막층(300)이 손상되는 것을 방지하기 위한 캡층(cap layer)의 역할을 수행하는 것일 수 있다. 상기 GaN층(350)은 전술된 반도체층 제조방법을 통해 형성할 수 있다. 이 후, 도 3b와 같이, 상기 GaN층(350) 상에 상기 활성층(400) 및 상기 p형 반도체층(500)을 순차적으로 형성할 수 있다.
전술된 바와 같이, 본 발명의 발광 다이오드의 제조방법은 InGaN박막 및 GaN박막이 교대로 적층된 복수개의 박막 쌍 구조를 갖는 경사형 초격자 박막층을 온도조절 및 수소 공급을 통해 용이하게 형성함으로써, 내부 잔류 응력이 완화되며 내부 양자 효율이 증가된 고효율 발광다이오드의 제조공정 효율을 향상시킬 수 있다. 또한, 본 발명의 발광 다이오드의 제조방법은 기존의 발광 다이오드 성장방법 및 장치를 이용하여 제작 가능하므로, 추가적인 비용 발생 없이 관련 산업에 적극 활용될 수 있다. 특히, 본 발명의 경사형 초격자 박막층을 형성하는 공정 수행시의 성장온도와 사용가스는 종래의 발광 다이오드 박막재료와 동종이므로, 기술의 접목성 또한 용이할 수 있다.
경사형 초격자 박막층을 포함하는 발광 다이오드
본 발명의 다른 측면은, 경사형 초격자 박막층을 포함하는 발광 다이오드를 제공할 수 있다. 상기 발광다이오드는 전술된 "경사형 초격자 박막층을 포함하는 발광 다이오드의 제조방법"에 의해 제조된 것일 수 있다. 구체적으로, 상기 발광 다이오드는 기판 상에 배치된 n형 반도체층, 상기 n형 반도체층 상에 위치하며, InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조의 경사형 초격자 박막층, 상기 경사형 초격자 박막층 상에 배치된 양자우물 구조의 활성층 및 상기 활성층 상에 배치된 p형 반도체층을 포함할 수 있다. 여기서, 상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비가 증가하는 것일 수 있다.
상기 발광 다이오드는 상기 "경사형 초격자 박막층을 포함하는 발광 다이오드의 제조방법" 항목에서 설명한 제조방법에 의하여 제조된 것이므로, 상기 발광 다이오드에 관해서는 상기 "경사형 초격자 박막층을 포함하는 발광 다이오드의 제조방법" 항목에서 설명한 바와 동일할 수 있다. 이에, 본 발명의 발광 다이오드는, 상기 "경사형 초격자 박막층을 포함하는 발광 다이오드의 제조방법" 항목의 설명을 원용하여 상세한 설명은 생략하도록 하고, 이하에서는 상기 발광 다이오드의 특이적인 구성에 대해서 설명할 수 있다.
도 4(a) 내지 도 4(b)는 본 발명의 일 실시예에 따른 발광 다이오드의 구조를 나타낸 모식도 및 실시예1에서 제조된 발광다이오드의 투과전자현미경(TEM)으로 관찰한 이미지이다.
도 4(a)를 참조하면, 본 발명의 발광 다이오드는 기판(100) 상에 n형 반도체층(200)이 배치되고, 상기 n형 반도체층(200) 상에는 InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍이 복수개가 배치된 경사형 초격자 박막층(300)이 형성되어 있다. 상기 경사형 초격자 박막층(300) 상에는 양자우물 구조의 활성층(400) 및 p형 반도체층(500)이 순차적으로 배치될 수 있다. 상기 n형 반도체층(200) 및 상기 p형 반도체층(500)은 각각 n형 GaN층 및 p형 GaN층일 수 있다.
도 4(b)는 본 발명의 실시예1에서 제조된 실제 발광 다이오드 구조의 TEM이미지로, n-GaN층과 다중양자우물 구조의 활성층 사이에 12개의 박막 쌍이 적층된 경사형 초격자 박막층이 잘 형성된 것을 확인할 수 있다.
본 발명의 일 실시예에서, 상기 경사형 초격자 박막층(300)은 상기 박막 쌍(pair)이 2개 내지 100개가 배치된 구조를 갖는 것일 수 있다. 또한, 상기 InGaN박막은 상기 활성층에 가까울수록, 상기 InGaN박막에 포함된 인듐(In)의 조성비가 증가하는 것일 수 있다.
상기와 같이, 본 발명의 발광다이오드는 상기 활성층(400) 하부에 상기 경사형 초격자 박막층(300)을 배치하여, 상기 활성층(400)의 양자우물 구조 내의 격자부정합에 의해 발생되는 밴드 벤딩(band bending)을 감소시킬 수 있다. 이에, 본 발명의 발광 다이오드는 발광 다이오드 내부 잔류 응력을 완화시킬 뿐만 아니라 결함을 감소시킬 수 있고, 캐리어의 구속 효과를 강화하여 내부 양자효율을 증가시킬 수 있다. 이에, 결과적으로 발광 다이오드의 광출력을 향상시킬 수 있어, 모든 발광 다이오드에 적극 활용할 수 있고, 특히, 내부양자 효율이 현저히 낮은 녹색 발광 다이오드 적용히 그 효과가 증대될 것으로 예상된다. 구체적으로 이는, 하기 실시예 및 도면을 통해 상세하게 설명될 수 있다.
본 발명의 일 실시예에서, 상기 경사형 초격자 박막층(300) 및 상기 활성층(400) 사이에 배치된 GaN층(미도시)을 더 포함할 수 있다. 상기 GaN층은 상기 경사형 초격자 박막층(300)이 손상되는 것을 방지하기 위한 캡층(cap layer)의 역할을 수행하는 것일 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
[실시예]
실시예1: 경사형 초격자 박막층을 포함하는 발광 다이오드의 제조
유기금속 화학기상증착 장치를 이용하여 사파이어 기판 상에 n-GaN층을 형성하였다. 이 후, 925℃의 온도에서, 상기 장치 내에 트리메틸갈륨(TMG) 100sccm, 트리메틸인듐(TMI) 270sccm 및 암모니아 기체(NH3) 28000sccm을 55초 정도 공급하여 2nm 두께의 InGaN박막을 형성하였다. 그런 다음, 상기 장치 내에 25초 정도 전체 질소 분위기의 10% 정도인 수소기체를 8400sccm 속도로 흘려서 상기 InGaN박막의 상부 영역의 InGaN박막에 포함된 In을 탈착시켰다. 이에, 2nm 두께로 형성된 InGaN박막 중에서 0.8nm 내지 1.0nm 정도의 상부영역에 포함된 In이 탈착되어 GaN박막이 형성되었다. 전술된 InGaN박막 및 GaN박막을 형성하는 단계를 번갈아 11회 수행하여, InGaN박막 및 GaN박막의 두께가 각각 1nm이고, InGaN박막 및 GaN박막으로 이루어진 박막 쌍이 12개가 배치된 24nm 두께의 경사형 초격자 박막층을 형성하였다. 상기 단계를 11회 반복 수행할 때 장치 내 온도는, 도 2와 같이 1회 수행시마다 5℃씩 낮추어 수행하였다. 이 후, 상기 경사형 초격자 박막층 상에 5개의 우물층을 포함하는 다중양자우물 구조의 활성층 및 p-GaN층을 순차적으로 형성하였다.
비교예1: 경사형 초격자 박막층을 포함하지 않는 발광 다이오드
상기 실시예1에서 경사형 초격자 박막층을 형성하는 공정을 제외하고는, 모든 공정은 동일하게 수행하여 발광 다이오드를 제조하였다.
비교예2: 카트(CART) 구조층을 포함하는 발광 다이오드
상기 실시예1에서 경사형 초격자 박막층이 아닌, 종래의 카트 구조층을 형성하는 공정을 수행한 것을 제외하고는, 모든 공정은 동일하게 수행하여 발광 다이오드를 제조하였다.
일반적으로, 기존의 카트(charge asymmetric resonance tunneling, CART) 구조는 발광 다이오드의 효율을 증가시키기 위해 n-GaN층과 활성층 사이에 수십nm의 InGaN층을 추가로 삽입한 것일 수 있다. 통상적으로 상기 카트 구조의 InGaN층의 In의 조성은 활성층 내 InGaN보다 작은 값을 나타낼 수 있다(상기 카트 구조의 특징 및 효과는, "IEEE Trans. Elec. Dev. 49, 1093, (2002)"을 참조할 수 있다).
비교예3: 슈퍼래티스(superlattice)층을 포함하는 발광 다이오드
상기 실시예1에서 경사형 초격자 박막층이 아닌, 종래의 Si와 Mg 도핑 물질을 이용한 n/p-[AlGaN/GaN] 슈퍼래티스층을 상기 활성층 하부에 형성하는 공정을 수행한 것을 제외하고는, 모든 공정은 동일하게 수행하여 발광 다이오드를 제조하였다(상기 슈퍼래티스층 제조는,"Light Emitting Diodes (LEDs) for Generating Illumination," OIDA Technology Road Map Update 2002, 2002 및 Manning Fan et al., "Color Filter-less Technology of LED Back Light for LCD-TV," Proc. SPIE, Vol.6841, 2007, pp.68410G1-68410G6을 참조할 수 있다).
도 5는 본 발명의 실시예1 및 비교예1 내지 비교예3의 발광 다이오드 제조시 공정 온도의 변화를 나타낸 도표이다.
도 5를 참조하면, 비교예1 내지 비교예3과 달리 본 발명의 실시예1은 2nm 두께의 InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍을 형성하는 공정을 반복 수행하는 수행 회차가 진행될수록, 이전 수행 회차보다 약 5℃ 정도씩 낮아진 온도에서 수행된 것을 확인할 수 있다. 이는, 전술된 바와 같이, 본 발명의 경사형 초격자 박막층에 포함된 InGaN박막의 배치가 활성층과 가까울수록 상기 InGaN박막의 인듐 조성비를 증가시키기 위한 것일 수 있다.
도 6(a) 내지 도 6(b)는 각각 본 발명의 실시예1 및 비교예1 내지 비교예3의 파장 및 온도변화에 따른 광 여기 발광 강도(PL intensity)를 나타낸 도표이다.
도 6(a)를 참조하면, 비교예1 내지 비교예3에 비해 본 발명의 실시예1의 발광 다이오드의 광 여기 발광 강도가 73.5% 정도 증가한 것을 확인할 수 있다. 또한, 피크 위치(peak position)가 2nm 내지 3nm정도 청색 이동(blue shift)한 것을 통해 본 발명의 경사형 초격자 박막층이 활성층의 스트레스(stress)를 줄여주고 캐리어 주입 효율을 향상시키는 데 기여한 것을 알 수 있다.
또한, 도 6(b)는 저온 PL장비로 온도를 10K 내지 300K까지 측정한 데이터로 바탕으로 IQE측정과 결함밀도 분석, 활성화 에너지를 측정한 결과이다. 이는, 발광에 기여하지 못하고 비발광 에너지로 가는 활성화 에너지를 광학적 특성을 보기 위해 Arrhenius plots을 이용하여 저온 PL데이터를 피팅한 것으로, IQE의 증가는 활성층 안에 전자-정공 겹침 파동함수(electron-hole overlap wave function)이 개선된 것으로 볼 수 있다. 이에, 도 6(b)를 살펴보면, 본 발명의 실시예1의 발광 다이오드는 비교예1 내지 비교예3과 비교시 23.9%에서 33.8%로 개선된 것을 확인할 수 있다. 이를 통해, 본 발명의 발광 다이오드가 활성층 하부에 경사형 초격자 박막층을 형성함에 따라 활성층의 다중양자우물에서의 캐리어 구속 효과를 증가시키고, 비발광에 기여하는 캐리어의 수를 감소시킬 수 있어 결함에 의한 비발광이 크게 감소될 수 있다. 이에, 본 발명의 발광 다이오드의 내부 양자 효율이 향상될 수 있다.
도 7(a) 내지 도 7(b)는 본 발명의 실시예1 및 비교예1 내지 비교예3의 파장에 따른 전기적 특성을 나타낸 도표이다.
상세하게는, 도 7(a)는 실시예1 및 비교예1 내지 비교예3을 발광다이오드를 적용한 녹색(green) LED칩을 적분구를 이용하여 출력강도(output power)를 측정한 값이다. 구체적으로 이는, 하기 표 1과 같다.
구분 전류(mA) 전압(V) 주파장(nm) 방사광도(mW) 피크파장(nm) 방사속(lmW)
비교예1 20 3.1 526 110 524 756
비교예2 20 3.1 525 120 523 801
비교예3 20 3.3 524 143 523 879
실시예1 20 3.1 523 145 522 994
표 1 및 도 7(a)를 살펴보면, 출력강도가 80mA까지 인가했을 때, 비교예1 내지 비교예3과 달리 본 발명의 실시예1의 LED칩의 강도가 42.5% 로 크게 증가한 것을 확인할 수 있다. 이는, 내부 양자 효율 향상에 기인한 것으로 그린 갭 효과를 완화하는데 기여할 수 있다.
또한, 도 7(b)를 참조하면, 비교예1의 발광다이오드의 저항은 약 14.7Ω이며, 본 발명의 실시예1의 저항이 약 9.9Ω으로 나타나고 있어, 본 발명의 경사형 초격자 박막층을 포함하는 발광 다이오드의 직렬 저항(series resistance)가 현저히 감소한 것을 확인할 수 있다. 또한, 본 발명의 실시예1의 발광 다이오드의 켜짐 전압(turn-on voltage)이 낮아짐에 따라 주입전류 특성이 향상된 것을 알 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 기판 200: n형 반도체층
300: 경사형 초격자 박막층 301a, 302a: InGaN박막
301b, 302b: GaN박막 350: GaN층
400: 활성층 500: p형 반도체층

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 상에 n형 반도체층을 형성하는 단계;
    상기 n형 반도체층 상에 InGaN박막 및 GaN박막이 차례로 적층된 박막 쌍(pair)이 복수개가 배치된 구조의 경사형 초격자 박막층을 형성하는 단계;
    상기 경사형 초격자 박막층 상에 GaN층을 형성하는 단계;
    상기 GaN층 상에 양자우물 구조의 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며,
    상기 InGaN박막은 상기 활성층에 가까울수록 상기 InGaN박막에 포함된 인듐(In)의 조성비를 증가시켜 형성하고,
    상기 경사형 초격자 박막층을 형성하는 단계는, 상기 InGaN박막을 형성하는 제1 단계; 및 상기 InGaN박막 상부에 수소(H2)를 공급하여 상기 InGaN박막의 상부에 포함된 In을 탈착시켜 상기 InGaN박막과 상기 GaN박막이 차례로 적층된 박막 쌍을 형성하는 제2 단계를 포함하며, 상기 제1 단계 및 상기 제2 단계를 교대로 복수회 반복하여 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 제1 단계는,
    질소 분위기 하에서 유기금속 화학기상증착법(MOCVD)을 이용하여 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  9. 삭제
  10. 제6항에 있어서,
    상기 수소(H2)는 25초 내지 30초 동안 8000sccm 내지 8500sccm 속도로 공급하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  11. 제6항에 있어서,
    상기 경사형 초격자 박막층은 상기 제1 단계 및 상기 제2 단계를 교대로 각각 2회 내지 100회 반복하여 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  12. 제6항에 있어서,
    상기 제1 단계 및 상기 제2 단계를 교대로 수행한 이후에 상기 제1 단계 및 상기 제2 단계를 반복 수행시, 이전 수행된 단계보다 낮은 온도에서 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  13. 제12항에 있어서,
    상기 제1 단계 및 상기 제2 단계를 반복 수행시, 이전 수행된 단계보다 5℃ 낮은 온도에서 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  14. 삭제
KR1020150104731A 2015-07-24 2015-07-24 발광 다이오드 및 이의 제조방법 Active KR101713426B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150104731A KR101713426B1 (ko) 2015-07-24 2015-07-24 발광 다이오드 및 이의 제조방법
US15/066,906 US20170025568A1 (en) 2015-07-24 2016-03-10 Light emitting diode and method of manufacturing the same
US15/632,127 US9991416B2 (en) 2015-07-24 2017-06-23 Method for manufacturing light emitting diode with InGaN/GaN superlattice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150104731A KR101713426B1 (ko) 2015-07-24 2015-07-24 발광 다이오드 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20170012783A KR20170012783A (ko) 2017-02-03
KR101713426B1 true KR101713426B1 (ko) 2017-03-08

Family

ID=57837880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150104731A Active KR101713426B1 (ko) 2015-07-24 2015-07-24 발광 다이오드 및 이의 제조방법

Country Status (2)

Country Link
US (2) US20170025568A1 (ko)
KR (1) KR101713426B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102356696B1 (ko) * 2015-07-03 2022-01-26 삼성전자주식회사 유기 광전 소자 및 이미지 센서
JP6669095B2 (ja) 2017-02-06 2020-03-18 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
US10554684B2 (en) * 2017-03-29 2020-02-04 Juniper Networks, Inc. Content-based optimization and pre-fetching mechanism for security analysis on a network device
KR102432226B1 (ko) 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6891865B2 (ja) 2018-10-25 2021-06-18 日亜化学工業株式会社 発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236063B1 (ko) * 2004-07-27 2013-02-22 크리 인코포레이티드 인듐을 포함하는 캐핑 구조를 갖는 ⅲ 족 나이트라이드계 양자 우물 발광 소자 구조
JP2013149938A (ja) * 2011-12-23 2013-08-01 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589621B1 (ko) * 1998-03-12 2006-06-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
KR20100064383A (ko) * 2007-09-19 2010-06-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 패터닝 된 기판 상의 (Ａｌ,Ｉｎ,ＧＡ,Ｂ）Ｎ 장치구조
JP5044704B2 (ja) * 2010-08-26 2012-10-10 株式会社東芝 半導体発光素子
JP5259660B2 (ja) * 2010-09-06 2013-08-07 株式会社東芝 半導体発光素子
KR20130078345A (ko) * 2011-12-30 2013-07-10 일진엘이디(주) 스트레인 완충층을 이용하여 발광효율이 우수한 질화물계 발광소자
KR20140008012A (ko) * 2012-07-10 2014-01-21 서울바이오시스 주식회사 질화물 반도체층과 성장 기판 분리 방법
US9240517B2 (en) * 2014-02-21 2016-01-19 Osram Sylvania Inc. Strain relief superlattices and optoelectronic devices including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236063B1 (ko) * 2004-07-27 2013-02-22 크리 인코포레이티드 인듐을 포함하는 캐핑 구조를 갖는 ⅲ 족 나이트라이드계 양자 우물 발광 소자 구조
JP2013149938A (ja) * 2011-12-23 2013-08-01 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子

Also Published As

Publication number Publication date
US20170025568A1 (en) 2017-01-26
US20170294556A1 (en) 2017-10-12
KR20170012783A (ko) 2017-02-03
US9991416B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
TWI451591B (zh) 以氮化物為主之發光裝置
US9911898B2 (en) Ultraviolet light-emitting device
JP5322523B2 (ja) 発光素子及びその製造方法
JP5279006B2 (ja) 窒化物半導体発光素子
WO2010024436A1 (ja) 半導体装置
KR101713426B1 (ko) 발광 다이오드 및 이의 제조방법
JP6484551B2 (ja) 発光素子
JP2021106245A (ja) 発光素子の製造方法
JP5568009B2 (ja) 半導体発光素子及びその製造方法
TW200832758A (en) GaN semiconductor light emitting element
TW201633562A (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
TWI807552B (zh) 氮化物半導體發光元件及其製造方法
CN104733571B (zh) 一种led外延生长方法
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100906972B1 (ko) 질화물계 발광소자
KR100586975B1 (ko) 질화물 반도체 소자 및 제조방법
JPWO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
KR101423719B1 (ko) 발광 소자 및 그 제조 방법
KR20120131147A (ko) 발광 소자 및 그 제조 방법
KR20230015734A (ko) 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150724

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160822

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170221

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200123

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210127

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220114

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231220

Start annual number: 8

End annual number: 8