[go: up one dir, main page]

KR20140006771A - 부품 내장 기판 - Google Patents

부품 내장 기판 Download PDF

Info

Publication number
KR20140006771A
KR20140006771A KR1020137006798A KR20137006798A KR20140006771A KR 20140006771 A KR20140006771 A KR 20140006771A KR 1020137006798 A KR1020137006798 A KR 1020137006798A KR 20137006798 A KR20137006798 A KR 20137006798A KR 20140006771 A KR20140006771 A KR 20140006771A
Authority
KR
South Korea
Prior art keywords
component
pad
conductive
substrate
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020137006798A
Other languages
English (en)
Other versions
KR101713640B1 (ko
Inventor
미츠수아키 토다
료이치 시미주
타쿠야 하세가와
Original Assignee
메이코 일렉트로닉스 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이코 일렉트로닉스 컴파니 리미티드 filed Critical 메이코 일렉트로닉스 컴파니 리미티드
Publication of KR20140006771A publication Critical patent/KR20140006771A/ko
Application granted granted Critical
Publication of KR101713640B1 publication Critical patent/KR101713640B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

판형상으로 형성된 수지제의 절연 기재(2); 상기 절연 기재(2) 내에 매설된 복수의 전자 또는 전기적인 부품(3); 상기 부품(3)이 접합재(6)를 통해 한쪽 면(4a)에 실장되어, 상기 한쪽 면(4a) 및 둘레면이 상기 절연 기재(2)에 덮인 판 형상의 도전 패드(4); 및 상기 도전 패드(4)의 다른쪽 면(4b)에 형성되어, 상기 다른쪽 면(4b)의 가장자리 이내에 형성되는 도체 패턴(7);을 구비한다. 이것에 의해, 부품(3)의 실장 밀도를 향상시킬 수 있다.

Description

부품 내장 기판{SUBSTRATE WITH BUILT-IN COMPONENTS}
본 발명은, 전기 부품 혹은 전자 부품을 절연 기재내에 매설(埋設)시킨 부품 내장 기판에 관한 것이다.
부품 내장 기판이 특허 문헌 1에 개시되어 있다. 특허 문헌 1에 기재된 부품 내장 기판은, 절연 기재, 그 양면에 형성된 도체 회로, 및 전자 부품을 구비한 것이다. 이 전자 부품은, 절연 기재안에 매설되어, 그 단자부가 기판측에 설치된 접속 단자부와 접속되어 도체 회로에 접속하는 내장 부품이다. 특허 문헌 1에는, 이 부품 내장 기판의 접속 단자와 접속시키기 위한 접속 단자부가 솔더 레지스트층을 이용하여 형성된 예가 기재되어 있다.
그러나, 솔더 레지스트층은, 스크린 인쇄 후에 노광, 현상, 자외선 경화 또는 열경화로 형성된다. 따라서, 서로 이웃하는 내장 부품사이에 솔더 레지스트층이 형성되면, 내장 부품 간격을 좁히는 것이 어렵다. 즉, 기판 표면에 대한 부품의 고밀도화를 이루기 어렵다. 또한, 특허 문헌 1과 같이 전사법으로 기판을 제작할 경우, 도체 패턴은 전자 부품과의 접속부보다 크게 설계되기 때문에, 배선의 고밀도화도 이루기 어렵다.
특허 문헌 1 : 일본특허공개공보 제2010－27917호
본 발명은, 상기 종래 기술을 고려한 것으로, 내장 부품사이의 간격을 좁혀 배치하는 것이 가능하고, 따라서 부품의 고밀도화(부품의 실장 밀도 향상)를 이루고, 나아가 배선의 고밀도화도 이룰 수 있는 부품 내장 기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에서는, 판형상으로 형성된 수지제의 절연 기재; 상기 절연 기재내에 매설된 복수의 전자 또는 전기적인 부품; 상기 부품이 접합재를 통해 한쪽 면에 실장되어, 상기 한쪽 면 및 둘레면(周側面)이 상기 절연 기재에 덮인 판 형상의 도전 패드; 및 상기 도전 패드의 다른쪽 면에 형성되어, 상기 다른쪽 면의 가장자리 이내에 형성되는 도체 패턴;을 구비한 것을 특징으로 하는 부품 내장 기판을 제공한다.
바람직하게는, 상기 도체 패턴은, 상기 다른쪽 면의 일부를 노출시켜 형성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 부품에는 복수의 접속 단자가 설치되고, 상기 도전 패드는, 상기 접속 단자에 대해 상기 접합재를 통해 전기적으로 접속되고, 각 접속 단자에 접속된 각각의 상기 도전 패드로 패드 유닛이 형성되고, 서로 이웃하는 상기 패드 유닛사이에는 상기 절연 기재만이 개재되는 것을 특징으로 한다.
　또한, 바람직하게는, 상기 접속 단자는 상기 부품의 양단부에 설치되고, 상기 패드 유닛은 패드쌍으로서 상기 도전 패드가 마주보며 배설(配設)되는 것을 특징으로 한다.
더 바람직하게는, 상기 패드쌍을 형성하는 상기 도전 패드사이에 상기 부품과 상기 절연 기재 표면 사이의 간격을 유지하기 위한 스페이서가 설치되는 것을 특징으로 한다.
또한, 상기 접합재는 솔더이며, 상기 스페이서는 솔더 레지스트인 것을 특징으로 한다.
본 발명의 부품 내장 기판은, 절연 기재, 복수의 부품, 도전 패드, 및 도체 패턴을 구비하고, 도체 패턴은 도전 패드의 다른쪽 면인 패턴 형성면의 가장자리 이내, 즉 가장자리와 같거나 또는 가장자리보다 작은 범위에 형성된다. 따라서, 도전 패드의 가장자리를 넘어서 도체 패턴이 형성될 일이 없고, 각 부품사이의 간격은 도전 패드의 크기로 결정된다. 따라서, 도전 패드사이의 간격을 좁혀 배치할 수 있으므로, 부품의 실장 밀도를 향상시킬 수 있다. 이 때, 도체 패턴이 다른쪽 면(패턴 형성면)의 가장자리보다 작은 범위, 즉 다른쪽 면의 일부를 노출시켜 형성되면, 부품의 실장 밀도를 확실히 향상시킬 수 있다.
또한, 부품의 접속 단자에 각각 접속된 도전 패드로 패드쌍을 형성하고, 이 패드쌍 사이에는 절연 기재만 개재된다. 따라서, 종래와 같은 솔더 레지스트층이 형성되지 않으므로, 패드쌍 사이의 간격을 좁힐 수 있다. 이것에 의해, 부품의 실장 밀도를 향상시킬 수 있다. 그리고, 패드쌍을 형성하는 것은 저항이나 콘덴서 등의 2 단자 부품의 경우로, 접속 단자가 더 많은 다단자 부품(트랜지스터, IC, LSI등)의 경우에는 각각의 접속 단자에 접속되는 도전 패드로 패드 유닛을 형성한다. 패드 유닛의 경우에도, 효과는 동일하다.
또한, 패드쌍을 형성하는 도전 패드 사이에 부품과 절연 기재 표면 사이의 간격을 유지하기 위한 스페이서를 설치함으로써, 부품이 내려앉는 것을 방지할 수 있다. 특히, 접합재가 솔더인 경우에 효과적이다. 스페이서는 솔더 레지스트를 이용하는 것이 바람직하다.
도 1은 본 발명에 의한 부품 내장 기판의 개략 단면도이다.
도 2는 도 1의 A－A상에서 본 도면이다.
도 3은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 4는 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 5는 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 6은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 7은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 8은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 9는 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 1에 나타낸 바와 같이, 본 발명에 의한 부품 내장 기판(1)은, 판형상의 절연 기재(2)를 구비하고 있다. 이 절연 기재(2)는 수지제이며, 예를 들어 프리프레그이다. 이 절연 기재(2)에 전자 또는 전기적인 부품(3)이 매설되어 있다. 이 부품(3)은, 절연 기재(2)내에 복수 매설되어 있다. 절연 기재(2)내에는, 판 형상의 도전 패드(4)가 더 매설되어 있다. 구체적으로는, 도전 패드(4)의 한쪽 면(부품 실장면(4a)) 및 둘레면이 절연 기재(2)에 덮이고, 다른쪽 면은 절연 기재(2)의 표면에 평평하게 형성되어 있다. 즉, 도전 패드(4)의 다른쪽 면(후술하는 패턴 형성면(4b))은 절연 기재(2)로부터 노출되어 있다. 도전 패드는, 예를 들어 금 도금 패드이다.
상술한 부품(3)은, 이 도전 패드(4)의 한쪽 면(부품 실장면(4a))에 실장되어 있다. 구체적으로는, 부품(3)의 양단부에 각각 설치된 접속 단자(5)에 대응하여 도전 패드(4)가 각각 배치되어 접합재(6)를 통해 전기적으로 접속되어 있다. 접합재(6)는, 예를 들어 솔더나 도전성 접착제가 이용된다. 또한, 동일한 부품(3)을 실장하고 있는 각각의 도전 패드(4)(각각의 접속 단자(5)와 접속되는 2개 1쌍의 도전 패드(4))로 패드쌍(8)이 형성되어 있다. 그리고, 도면의 예에서는 저항이나 콘덴서 등의 2 단자 부품을 예로 들고 있지만, 트랜지스터나 IC, LSI 등의 접속 단자가 더 많은 다단자 부품의 경우, 패드쌍(8)은 패드 유닛이 된다. 구체적으로는, 패드 유닛은 3개 이상의 도전 패드(4)로 구성된다.
도전 패드(4)의 다른쪽 면(패턴 형성면(4b))에는, 도체 패턴(7)이 형성되어 있다. 여기서, 이 도체 패턴(7)은 패턴 형성면(4b)의 가장자리 이내에 형성되어 있다. 도 1 및 도 2의 예에서는, 패턴 형성면(4b)의 가장자리보다 내측에 도체 패턴(7)이 형성되어 있다. 이와 같이, 패턴 형성면(4b)의 가장자리와 같거나 또는 가장자리보다 작은 범위에 도체 패턴(7)이 형성되므로, 도전 패드(4)의 가장자리를 넘어 도체 패턴(7)이 형성될 일이 없다. 그러므로, 각 부품(3)사이의 간격, 즉 패드쌍(8)사이의 간격은 도전 패드(4)의 크기로 결정된다. 즉, 도체 패턴(7)이 도전 패드(4)를 벗어나서 형성되지 않기 때문에, 도전 패드(4)(실제로는 패드쌍(8))사이의 간격을 좁혀 배치할 수 있다. 이것에 의해, 부품(3)의 제품 기판에 대한 실장 밀도를 향상시킬 수 있다.
이 때, 도 1이나 도 2와 같이 도체 패턴(7)이 다른쪽 면(패턴 형성면(4b))의 가장자리보다 작은 범위, 즉 다른쪽 면의 일부를 노출시켜 형성되면, 부품(3)의 실장 밀도를 확실히 향상시킬 수 있다. 또한, 도 2에 나타낸 바와 같이, 부품(3)사이에 도체 패턴(7)과 접속되는 배선부(9)를 설치해도, 부품(3)과 배선부(9) 사이의 간격을 좁힐 수 있어, 부품(3)의 실장 밀도를 향상시킬 수 있다. 또한, 배선부(9)를 설치하는 위치도 가능한 도전 패드(4)에 근접시킬 수 있으므로, 배선의 고밀도화도 이룰 수 있다.
한편, 서로 이웃하는 패드쌍(8)의 사이에는, 절연 기재(2)만이 개재된다. 즉, 서로 이웃하는 패드쌍(8)사이에는, 종래와 같은 솔더 레지스트층이 형성되지 않는다. 이 때문에, 패드쌍(8)사이의 간격이 좁아져 있다. 이러한 구조는, 부품(3)의 실장 밀도 향상에 기여하고 있다. 또한, 패드쌍(8)을 형성하고 있는 도전 패드(4)사이, 즉 부품(3)의 아래쪽에는, 스페이서(10)가 설치된다(도면에서는 일부의 부품(3)에만 스페이서(10)를 기재하고 있다). 이 스페이서(10)는, 부품(3)과 절연 기재(2) 표면 사이의 간격을 유지하기 위한 것이다. 이 스페이서(10)를 설치함으로써, 부품(3)이 내려앉는 것을 방지할 수 있다. 특히, 접합재가 솔더인 경우에 효과적이다. 스페이서(10)는, 솔더 레지스트를 이용하는 것이 바람직하다. 이 스페이서(10)의 형상이나 높이를 변경함으로써, 부품의 설치 높이를 제어하는 것도 가능하다.
본 발명에 의한 부품 내장 기판의 제조 방법의 일 예를 도 3~도 9에 따라 이하에 설명한다.
우선, 도 3에 나타낸 바와 같이, 지지판(11)상에 도전층(12)을 형성한다. 지지판(11)은, 예를 들어 SUS판이다. 도전층(2)은, 예를 들어 구리 도금 등으로 이루어진 구리 박막이다. 그 후, 도 4에 나타낸 바와 같이, 도전층(12)상에 상술한 도전 패드(4)를 안착시킨다. 도전 패드(4)가 금 도금 패드인 경우, 이 도전 패드(4)는, 구리제 패드를 소프트 에칭한 후, 니켈 두께 1㎛~10㎛(바람직하게는 5㎛), 금 두께 0. 01㎛~1㎛(바람직하게는 0. 03㎛)의 금 도금 처리를 가해 형성된다. 소프트 에칭에 의해, 도전 패드(4)의 표면은 표면 조도(Rz)가 0㎛~1. 5㎛가 되어, 평탄하게 형성된다. 또한, 금 도금 패드(7)의 표면을 평탄화 처리하는 방법으로는 마이크로 에칭 또는 산 세정 또는 플라스마 에칭을 이용할 수 있다.
그리고, 도 5에 나타낸 바와 같이, 도전층(12)의 표면에 조면화 처리를 가해, 조면(12a)을 형성한다. 이 조면화 처리는, 흑화 환원 처리나 본드 필름 처리, 또는 CZ처리를 이용하여, 도전층(2)의 표면에 대해서 구리 표면을 에칭하고, 유기 피막을 형성함으로써 수행된다. 그 표면 조도(Rz)는, 예를 들어 0. 1㎛~10㎛이다. 여기서, 본드 필름 처리란, ATOTECH사가 제조한 약액에 의한 처리로, 구리 표면의 조면화와 유기 금속 피막의 형성에 의한 수지 밀착성을 향상시키기 위한 처리이다. 또한, CZ처리란, 멕사가 제조한 약액에 의한 처리로, 구리 표면의 조면화 및 수지 밀착성을 향상시키기 위한 것이다.
그리고, 도 6에 나타낸 바와 같이, 도전 패드(4)의 부품 실장면(4a)에 접합재(6)을 배치한다. 도면에서는, 접합재(6)가 솔더인 예를 나타내고 있다. 그리고, 도 7에 나타낸 바와 같이, 부품(3)의 접속 단자(5)와 도전 패드(4)를 접합재(6)를 통해 전기적으로 접속한다. 도면의 예에서 구체적으로 말하면, 리플로우 솔더링을 실시한다. 이것에 의해, 부품(3)이 도전 패드(4)에 실장된다. 이 때, 상술한 조면(12a)은, 도전 패드(4)의 측면 가장자리에 접하는 위치까지 형성되어 있으므로, 도전 패드(4)를 넘어서 솔더가 퍼지는 것을 확실히 방지할 수 있다. 즉, 조면(12a)이 솔더의 퍼짐을 저지하는 역할을 수행한다. 따라서, 종래에 이용하던 것과 같은 솔더 댐을 형성할 필요가 없다. 솔더 댐이 불필요해졌으므로, 상술한 서로 이웃하는 패드쌍(8)사이의 간격을 좁힐 수 있다. 이것에 의해, 부품(3)을 배치하는 간격을 좁힐 수 있어, 부품(3)의 실장 밀도를 향상시킬 수 있다. 또한, 솔더 댐을 형성하기 위한 솔더 레지스트 형성 공정이 불필요해지므로, 공정의 단축으로 이어져, 이를 위한 재료도 불필요해지므로 비용도 삭감할 수 있다.
또한, 도 8에 나타낸 바와 같이, 부품(3)을 절연 기재(2)내에 매설한다. 구체적으로는, 도전층(12)과 절연 기재(2) 사이에 부품(3)을 끼워 넣고, 도전층(12)과 절연 기재(2)를 서로 압접한다. 그 후, 지지판(11)을 제거한다.
또한, 도 9에 나타낸 바와 같이, 도전 패드(4)의 패턴 형성면(4b)에 도체 패턴(7)을 형성한다. 구체적으로는, 도전층 2의 일부를 제거하여 도체 패턴(7)을 형성한다. 이 도체 패턴(7)은, 도전층(12)에 에칭 처리를 가하여 형성된다. 이 때, 도전 패드(4)가 에칭 레지스트가 되어, 접합재(6)의 노출을 방지할 수 있다. 게다가, 실장된 부품(3)의 전기적인 접속 신뢰성이 저하되는 것도 방지할 수 있다. 이 도체 패턴(7)은, 상술한 바와 같이, 패턴 형성면(4b)의 가장자리와 같거나 또는 그것보다 작은 범위에 형성된다. 도체 패턴(7)을 형성함과 동시에, 배선부(9)를 형성할 수 있다. 이렇게 하여, 도면에서는 기판의 한쪽면에만 도체 패턴(7)이 형성된 단면 기판의 예를 나타냈지만, 물론 양면 기판으로도 적용할 수 있다. 또한, 이들을 조합한 다층 기판으로도 적용할 수 있음은 물론이다.
1: 부품 내장 기판 2: 절연 기재
3: 부품 4: 도전 패드
4a: 부품 실장면(한쪽 면) 4b: 패턴 형성면(다른쪽 면)
5: 접속 단자 6: 접합재
7: 도체 패턴 8: 패드쌍
9: 배선부 10: 스페이서
11: 지지판 12: 도전층
12a: 조면

Claims (6)

  1. 판형상으로 형성된 수지제의 절연 기재;
    상기 절연 기재내에 매설된 복수의 전자 또는 전기적인 부품;
    상기 부품이 접합재를 통해 한쪽 면에 실장되어, 상기 한쪽 면 및 둘레면(周側面)이 상기 절연 기재에 덮인 판 형상의 도전 패드; 및
    상기 도전 패드의 다른쪽 면에 형성되어, 상기 다른쪽 면의 가장자리 이내에 형성되는 도체 패턴;을 구비한 것을 특징으로 하는 부품 내장 기판.
  2. 제 1항에 있어서,
    상기 도체 패턴은, 상기 다른쪽 면의 일부를 노출시켜 형성되는 것을 특징으로 하는 부품 내장 기판.
  3. 제 1항에 있어서,
    상기 부품에는 복수의 접속 단자가 설치되고,
    상기 도전 패드는, 상기 접속 단자에 대해 상기 접합재를 통해 전기적으로 접속되고,
    각 접속 단자에 접속된 각각의 상기 도전 패드로 패드 유닛이 형성되고,
    서로 이웃하는 상기 패드 유닛사이에는 상기 절연 기재만이 개재되는 것을 특징으로 하는 부품 내장 기판.
  4. 제 3항에 있어서,
    상기 접속 단자는 상기 부품의 양단부에 설치되고, 상기 패드 유닛은 패드쌍으로서 상기 도전 패드가 마주보며 배설(配設)되는 것을 특징으로 하는 부품 내장 기판.
  5. 제 4항에 있어서,
    상기 패드쌍을 형성하는 상기 도전 패드사이에 상기 부품과 상기 절연 기재 표면사이의 간격을 유지하기 위한 스페이서가 설치되는 것을 특징으로 하는 부품 내장 기판.
  6. 제 5항에 있어서,
    상기 접합재는 솔더이며, 상기 스페이서는 솔더 레지스트인 것을 특징으로 하는 부품 내장 기판.
KR1020137006798A 2010-09-10 2010-09-10 부품 내장 기판 Expired - Fee Related KR101713640B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/065626 WO2012032654A1 (ja) 2010-09-10 2010-09-10 部品内蔵基板

Publications (2)

Publication Number Publication Date
KR20140006771A true KR20140006771A (ko) 2014-01-16
KR101713640B1 KR101713640B1 (ko) 2017-03-08

Family

ID=45810274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006798A Expired - Fee Related KR101713640B1 (ko) 2010-09-10 2010-09-10 부품 내장 기판

Country Status (5)

Country Link
JP (1) JP5659234B2 (ko)
KR (1) KR101713640B1 (ko)
CN (1) CN103098565B (ko)
TW (1) TWI539870B (ko)
WO (1) WO2012032654A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2897447A4 (en) * 2012-09-11 2016-05-25 Meiko Electronics Co Ltd METHOD FOR PRODUCING A SUBSTRATE WITH AN EMBEDDED COMPONENT AND SUBSTRATE PRODUCED IN THIS METHOD WITH AN EMBEDDED COMPONENT
WO2014041602A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
KR102281458B1 (ko) * 2014-06-23 2021-07-27 삼성전기주식회사 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308573A (ja) * 1997-05-02 1998-11-17 Nec Corp プリント配線板
JP2003031730A (ja) * 2001-05-11 2003-01-31 Hitachi Ltd 半導体装置の製造方法
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2010027917A (ja) 2008-07-22 2010-02-04 Meiko:Kk 電気・電子部品内蔵回路基板とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324567A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308573A (ja) * 1997-05-02 1998-11-17 Nec Corp プリント配線板
JP2003031730A (ja) * 2001-05-11 2003-01-31 Hitachi Ltd 半導体装置の製造方法
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2010027917A (ja) 2008-07-22 2010-02-04 Meiko:Kk 電気・電子部品内蔵回路基板とその製造方法

Also Published As

Publication number Publication date
WO2012032654A1 (ja) 2012-03-15
JPWO2012032654A1 (ja) 2013-12-12
TW201216793A (en) 2012-04-16
TWI539870B (zh) 2016-06-21
CN103098565B (zh) 2016-08-03
CN103098565A (zh) 2013-05-08
KR101713640B1 (ko) 2017-03-08
JP5659234B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US10349519B2 (en) Printed circuit board and method for manufacturing the same
US8266792B2 (en) Method of manufacturing a printed circuit board with an embedded electronic component
JP2014131017A (ja) 多層基板
TW201918136A (zh) 柔性電路板及該柔性電路板的製造方法
TWI676404B (zh) 鏤空柔性電路板及製作方法
KR20140006771A (ko) 부품 내장 기판
CN101499453B (zh) 配线电路基板及其制造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR101048515B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
TWI451826B (zh) 多層電路板及其製作方法
TW201138582A (en) Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components
JP2003188509A (ja) プリント配線基板
JP2004079666A (ja) プリント基板、プリント基板の製造方法および電子部品の実装方法
JP2014232812A (ja) プリント配線板およびその製造方法
JP2009130095A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20140025824A (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100972050B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JPS60100496A (ja) プリント配線板
TW201316856A (zh) 內藏元件之基板及其製造方法
KR100782935B1 (ko) 칩 내장형 인쇄회로기판 및 그 제작방법
JP2005332988A (ja) プリント配線板およびこれを用いた電子機器
JP2002314216A (ja) フレキシブルプリント配線板

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20130318

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150519

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160817

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170208

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170302

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170303

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20201213