[go: up one dir, main page]

KR20090018106A - 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술 - Google Patents

비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술 Download PDF

Info

Publication number
KR20090018106A
KR20090018106A KR1020087029968A KR20087029968A KR20090018106A KR 20090018106 A KR20090018106 A KR 20090018106A KR 1020087029968 A KR1020087029968 A KR 1020087029968A KR 20087029968 A KR20087029968 A KR 20087029968A KR 20090018106 A KR20090018106 A KR 20090018106A
Authority
KR
South Korea
Prior art keywords
iii
polar
sin
layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020087029968A
Other languages
English (en)
Inventor
아르판 챠크라보르티
광충 김
스티븐 피. 덴바스
제임스 에스. 스펙스
우메쉬 케이. 미쉬라
Original Assignee
더 리전츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전츠 오브 더 유니버시티 오브 캘리포니아
Publication of KR20090018106A publication Critical patent/KR20090018106A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

결함 밀도가 감소된 평면형 갈륨 질화물 (GaN) 필름을 성장시키는 방법이 개시된다. 상기 방법은 (a) 적어도 하나의 실리콘 질화물(SiNx) 나노마스크층을 GaN 템플레이트 위에 성장시키는 단계, 및 (b) 상기 SiNx 나노마스크층의 상부 위에 소정의 두께의 GaN 필름을 성장시키는 단계를 포함한다.

Description

비극성 및 준극성 (ＡＬ, ＧＡ, ＩＮ)Ｎ을 위한 인-시츄 결함 감소 기술{IN-SITU DEFECT REDUCTION TECHNIQUES FOR NONPOLAR AND SEMIPOLAR (AL, GA, IN)N}
본 발명은 평면형 비극성 및 준극성 Ⅲ-질화물 필름에서 결함 밀도를 감소시키기 위한 방법에 관련된다.
본 출원은 35 U.S.C. 119(e) 규정 아래 다음의 공동 계류 중이고 공동으로 양수된 미국 특허 출원의 이익을 주장한다:
Arpan Chakraborty, Kwang-Choong Kim, James S. Speck, Steven P. DenBaars and ㎛esh K. Mishra 에 의하여 "TECHNIQUE FOR DEFECT REDUCTION IN NONPOLAR AND SEMIPOLAR GALLI㎛ NITRIDE FILMS USING IN-SITU SILICON NITRIDE NANOMASKING" 라는 제목으로 2006년 5월 9일에 출원된 미국 가특허 출원 60/798,933, 대리인 서류 번호 30794.180-US-P1 (2006-530);
상기 출원은 여기에 참조에 의하여 통합된다.
본 출원은 다음의 공동 계류 중이고 공동으로 양수된 출원들에 관련된다:
Benjamin A. Haskell, Michael D. Craven, Paul T. Fini, Steven P. Denbaars, James S. Speck, and Shuji Nakamura 에 의하여 "GROWTH OF REDUCED DISLOCATION DENSITY NONPOLAR GALLI㎛ NITRIDE BY HYDRIDE VAPOR PHASE EPITAXY" 라는 제목으로 2005년 6월 6일 출원된 미국 특허 출원 10/537,644, 대리인 서류 번 호 30794.0093-US-WO (2003-224-1). 상기 출원은 35 U.S.C. 365(a) 규정 아래 2003년 7월 15일 출원된 PCT 출원 US03/21918, 대리인 서류 번호 30794.0093-WO-U1 (2003-224-1)의 이익을 주장한다. 상기 출원은 35 U.S.C. 119(e) 규정 아래 2002년 12월 12일 출원된 미국 가특허 출원 60/433,843, 대리인 서류 번호 30794.0093-US-P1 (2003-224-1)의 이익을 주장한다;
Benjamin A. Haskell, Paul T. Fini, Shigemasa Matsuda, Michael D. Craven, Steven P. DenBaars, James S. Speck, and Shuji Nakamura 에 의하여 "GROWTH OF PLANAR, NONPOLAR A-PLANE GALLI㎛ NITRIDE BY HYDRIDE VAPOR PHASE EPITAXY" 라는 제목으로 2005년 6월 3일 출원된 미국 특허 출원 10/537,385, 대리인 서류 번호 30794.0094-US-WO (2003-225-1). 상기 출원은 35 U.S.C. 365(a) 규정 아래 2003년 7월 15일 출원된 PCT 출원 US03/21916, 대리인 서류 번호 30794.0094-WO-U1 (2003-225-1)의 이익을 주장한다. 이 출원은 35 U.S.C. 119(e) 규정 아래 2002년 12월 16일 출원된 미국 가특허 출원 60/433,844, 대리인 서류 번호 30794.0094-US-P1 (2003-225-1)의 이익을 주장한다;
Michael D. Craven, Stacia Keller, Steven P. Denbaars, Tal Margalith, James S. Speck, Shuji Nakamura and ㎛esh K. Mishra 에 의하여 "NONPOLAR A-PLANE GALLI㎛ NITRIDE THIN FILMS GROWN BY METALORGANIC CHEMICAL VAPOR DEPOSITION" 라는 제목으로 2003년 4월 15일 출원된 미국 특허 출원 10/413,691, 대리인 서류 번호 30794.0100-US-U1 (2002-294-1). 상기 출원은 35 U.S.C. 119(e) 규정아래 2002년 4월 15일 출원된 미국 가특허 출원 60/372,909, 대리인 서류 번호 30794.95-US-P1의 이익을 주장한다; 그리고
Michael D. Craven, Stacia Keller, Steven P. Denbaars, Tal Margalith, James S. Speck, Shuji Nakamura and ㎛esh K. Mishra 에 의하여 "NONPOLAR (AL,B,IN,GA)N QUANT㎛ WELL AND HETEROSTRUCTURE MATERIALS AND DEVICES" 라는 제목으로 2006년 6월 21일 출원된 미국 특허 분할 출원 11/472,033, 대리인 서류 번호 30794.0101-US-D1 (2002-30). 상기 출원은 35 U.S.C. §120 및 §121 규정 아래 Michael D. Craven et al. 에 의하여 "NONPOLAR (Al, B, In, Ga)N QUANT㎛ WELL AND HETEROSTRUCTURE MATERIALS AND DEVICES" 라는 제목으로 2003년 4월 15일 출원된 미국 특허 출원 10/413,690, 지금은 미국 특허 7,091,514, 대리인 서류 번호 30794.101-US-U1의 이익을 주장한다. 이 출원은 35 U.S.C. 119(e) 규정아래 Michael D. Craven, Stacia Keller, Steven P. Denbaars, Tal Margalith, James S. Speck, Shuji Nakamura, and ㎛esh K. Mishra 에 의하여 "NONPOLAR GALLI㎛ NITRIDE BASED THIN FILMS AND HETEROSTRUCTURE MATERIALS" 라는 제목으로 2002년 4월 15일에 출원된 미국 가특허 출원 60/372,909, 대리인 서류 번호 30794.95-US-P1의 이익을 주장한다;
Troy J. Baker, Benjamin A. Haskell, James S. Speck, and Shuji Nakamura 에 의하여 "LATERAL GROWTH METHOD FOR DEFECT REDUCTION OF SEMIPOLAR NITRIDE FILMS" 라는 제목으로 2006년 7월 13일에 출원된 미국 특허 출원 11/486,224, 대리인 서류 번호 30794.141-US-U1 (2005-672). 상기 출원은 35 U.S.C. 119(e) 규정아래 Troy J. Baker, Benjamin A. Haskell, James S. Speck, and Shuji Nakamura 에 의하여 "LATERAL GROWTH METHOD FOR DEFECT REDUCTION OF SEMIPOLAR NITRIDE FILMS" 라는 제목으로 2005년 7월 13일에 출원된 미국 가특허 출원 60/698,749, 대리인 서류 번호 30794.141-US-P1 (2005-672-1)의 이익을 주장한다;
John F. Kaeding, Dong-Seon Lee, Michael Iza, Troy J. Baker, Hitoshi Sato, Benjamin A. Haskell, James S. Speck, Steven P. DenBaars, and Shuji Nakamura 에 의하여 "METHOD FOR IMPROVED GROWTH OF SEMIPOLAR (Al,In,Ga,B)N" 라는 제목으로 2007년 1월 19일 출원된 미국 특허 출원 11/655,573, 대리인 서류 번호 30794.150-US-U1 (2006-126). 상기 출원은 35 U.S.C. 119(e) 규정아래 John F. Kaeding, Dong-Seon Lee, Michael Iza, Troy J. Baker, Hitoshi Sato, Benjamin A. Haskell, James S. Speck, Steven P. DenBaars, and Shuji Nakamura 에 의하여 "METHOD FOR IMPROVED GROWTH OF SEMIPOLAR (Al,In,Ga,B)N" 라는 제목으로 2006년 1월 20일에 출원된 미국 가특허 출원 60/760,739, 대리인 서류 번호 30794.150-US-P1 (2006-126)의 이익을 주장한다;
상기 출원들 및 특허는 참조에 의하여 여기에 통합된다.
(주의: 본 출원은 명세서를 통하여 지시된 바와 같은 다수의 다른 간행물들을, 예를 들면 [x]와 같이, 괄호 안의 하나 이상의 참조번호에 의하여 참조한다. 참조 번호에 따라 정리된 이들 다른 간행물들의 리스트를 아래의 "참조"라는 제목의 단락에서 찾을 수 있다. 이들 간행물들의 각각은 참조에 의하여 여기에 통합된다.)
본 발명 이전에, 갈륨 질화물 (GaN) 필름과 같은, 비극성 및 준극성 Ⅲ-질화물 필름에서 결함을 감소시키기 위하여 사용된 기술들은 측면 에피택셜 과도성장(lateral epitaxial overgrowth), 측벽 측면 에피택셜 과도성장(sidewall lateral epitaxial overgrowth) 및 선택적 영역 측면 에피택시(selective area lateral epitaxy)였다. 이 모든 기술들은 엑스-시츄(ex-situ) 공정 단계들과 재성장들을 포함한다.
인-시츄 실리콘 질화물 (SiNx) 중간층(interlayer)의 사용은 일반적인 c-평면 GaN 에서 결함을 감소시키는데 효과적인 기술로 증명되었다 [1-3]. 그러나, 인-시츄 SiNx 는 평면형 비극성 및 준극성 GaN 필름에서 결함을 감소시키기 위하여 이전에 사용된 적이 없었다.
그러므로, 평면형 비극성 및 준극성 Ⅲ-질화물 필름에서 결함 밀도를 감소시키기는 향상된 방법에 대한 기술분야의 요구가 남아 있다. 본 발명은 이러한 요구를 만족시킨다.
발명의 요약
위에서 기술된 선행 기술의 한계를 극복하고, 본 명세서의 해석과 이해에서 명백할 다른 한계를 극복하기 위하여, 본 발명은 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층을 성장하기 위한 방법을 개시한다. 상기 방법은 Ⅲ-질화물 템플레이트 (예를 들면, GaN 템플레이트) 위로 적어도 하나의 실리콘 질화물(SiNx) 나노마스크층을 성장시키는 단계 및 상기 SiNx 나노마스크층의 상부 위로 비극성 또는 준극성 Ⅲ-질화물층 (예를 들면, GaN 필름)을 성장시키는 단계를 포함하며, 이것은 SiNx 나노마스크층 없이 성장된 비극성 또는 준극성 Ⅲ-질화물층에 비하여 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층을 낳는다.
참조하는 도면들에서 같은 참조 번호는 해당 부분을 끝까지 나타낸다.
도 1은 SiNx 중간층을 갖는 결함이 감소된 a-평면 GaN 템플레이트의 개략적인 단면도이다.
도 2는 120초 동안 성장된 SiNx를 갖는 a-평면 GaN 템플레이트의 노마스키(Normaski) 이미지이다.
도 3a 및 도 3b는 2㎛ 두께의 a-평면 GaN 템플레이트의 5㎛×5㎛ AFM 사진들이다. 여기에서 도 3a는 SiNx 중간층이 없는 템플레이트의 사진이고, 도 3b는 120초 동안 성장된 SiNx 중간층을 갖는 템플레이트의 사진이다. 도 3a 및 도 3b의 바(bar)는 표면의 거칠기를 나타내기 위한 각각 20㎚ 및 3㎚ 높이의 눈금들이다.
도 4a 및 도 4b는 SiNx 증착 시간의 함수로서의 a-평면 GaN 템플레이트의 온-축(on-axis)(도 4a) 및 오프-축(off-axis)(도 4b)의 XRC FWHM들을 보여준다. 여기에서 음영 부분은 2㎛의 GaN 과성장 후 합체되지(coalesce) 않은 샘플을 보여준다.
도 5는 150초 동안 성장된 SiNx 중간층을 갖는 a-평면 GaN 템플레이트의 단 면 TEM 이미지를 보여준다. 여기에서 회절 조건은 g=0002이다.
도 6a 및 도 6b는 150초 동안 성장된 SiNx 중간층을 갖는 a-평면 GaN 템플레이트의 평면 TEM 이미지를 보여준다. 여기에서 도 6a의 회절 조건은 g=1-100이고, 도 6b의 회절 조건은 g=0002 이다.
도 7은 SiNx 성장 시간의 함수로서의 광발광(photoluminescence: PL) 세기를 도시하며, SiNx 성장 시간의 증가와 함께 GaN 밴드 에지 광발광(PL) 방출의 향상을 보여준다.
도 8은 결함 밀도가 감소된 평면형의 질화물 필름의 성장을 위한 나노마스킹 방법을 나타내는 흐름도이다.
다음의 바람직한 실시예의 기술에서 발명이 실시될 수 있는 특정 실시예를 도시한, 실시예의 일부를 구성하는 첨부된 도면을 참조하였다. 또한, 본 발명의 범위를 벗어나지 않으면서 다른 실시예들이 사용될 수 있고 구조적인 변화가 만들어질 수 있음이 이해되어야 할 것이다.
개관0
본 발명의 나노마스크(nanomask) 기술은 낮은 결함 밀도를 갖는 비극성 및 준극성 GaN 필름의 성장에 관련된 몇가지 주요한 특징을 포함한다. 이 바람직한 요소들은 다음을 포함한다:
1. r-평면 사파이어, a-평면 SiC, m-평면 SiC, 스피넬(spinel), 리튬-알루미 네이트(lithium aluminate)와 같은, 그러나 이에 한정되지 않는 기판의 사용.
2. 저온 또는 고온 GaN 또는 AlN 또는 AlxGa1-xN 핵생성층의 성장 및 이에 뒤따르는 합체(coalescence)를 이루기 위한 ~0.5㎛ (더 얇거나 두꺼울 수 있는) GaN의 성장.
3. SiN을 위한 높은 성장 속도를 얻기 위한 질소 분위기 및 높은 성장 온도에서 GaN 템플레이트 위로 최적 두께의 SiNx 층의 성장.
4. SiNx 층 위로 두꺼운 GaN 필름의 성장
전위 밀도를 더 감소시키기 위하여 단계 3 및 4는 복수 번 반복될 수 있음을 주목하라. 또한, 섬(island)를 더 크게 성장시켜서 결함을 더 감소시키는 것을 돕기 위하여 상기 SiNx 층 바로 위에 GaN 합체층이 중간 온도 (약 800-1000℃)에서 성장될 수 있고, 최종의 두꺼운 층이 불순물 도입을 감소시키기 위하여 높은 온도 (약 1000-1200℃)에서 성장된다.
기술적인 기술(Technical Description)
결함 감소를 위한 인-시츄 SiN x 나노마스크의 적용
이전에 수행된 SiNx 성장의 최적화와 조정에 기초하여, 전위(dislocation)를 감소시키기 위한 시도로서 평면형 GaN 템플레이트의 성장 동안 SiNx 나노마스크 중간층이 인-시츄로 적용된다. 본 단원은 감소된 결함을 갖는 a-평면 템플레이트들의 성장과 그들에게 수행된 특징들을 기술한다.
SiN x 중간층을 사용한 GaN의 성장
SiNx 중간층을 사용하는 a-평면 GaN 에서 결함을 감소시키기 위한 공정의 이해를 위하여 수 많은 성장 연구가 수행되었다.
도 1은 일 실시예에 따라 성장된 결함이 감소된 a-평면 템플레이트를 보여주는 개략도이다. 결함이 감소된 a-평면 템플레이트는 인-시츄로 어닐된 r-평면 사파이어 기판(4) 위에 저온(LT) GaN 핵생성층(2)을 증착함에 의하여 성장이 시작된다. 그 뒤에 대략 0.5-0.7㎛ 두께의 고온(HT) 비의도적 도핑(UID) GaN (6)의 성장이 뒤따른다. 그 후, 질소 분위기에서 다이실레인(disilane) 및 암모니아를 흘림에 의하여 SiNx 나노마스크 박막(8)이 삽입된다. SiNx 의 두께는 0 초부터 150 초까지 SiNx 층의 성장 시간을 변화시킴에 의하여 조절될 수 있다. SiNx 다음으로 약 0.1㎛ 두께의 UID GaN 의 성장과 마지막으로 2㎛ 두께의 Si 도핑된 GaN(10)이 뒤따른다. 최종층은 과성장된 층의 전기적인 특성을 측정하기 위하여 Si 도핑되었다.
트리메틸갈륨(trimethylgallium) 및 암모니아가 GaN 성장을 위한 소스로서 사용되었고 수소가 운반 가스로서 사용되었다. 본 실험에서 SiNx 성장을 위하여, Si 도핑의 목적으로 다이실레인을 흘리기 위한 부가적인 라인이 없었기 때문에 희석된 다이실레인 탱크(40 ppm)가 사용되었다. 그러므로 SiNx 성장과 Si 도핑을 위하여 동일한 소스가 사용되었다. "중단된" 성장의 분석을 통하여 SiNx 나노마스크(8) 위의 섬(island)(12)의 모폴로지 전개가 관측되었다. SiNx 중간층 위로 HT GaN 층(10)의 두께가 0 에서 2㎛ 까지 변하는 일련의 샘플들이 성장되었다. 사용된 특정 반응기의 인-시츄 특성화 능력이 레이저 반사 모니터링에 한정되므로, 이 익스-시츄 접근이 채용되었다. 트랜지션 샘플들의 성장을 위하여 인용된 필름 두께는 평면의 이차원적인 (2D) GaN 필름(10)의 성장 시간과 성장 속도의 곱에 해당한다.
성장에 이어서, 노마스키 현미경, 고해상도 x-선 회절(HRXRD), 주사 전자 현미경(SEM), 원자 현미경(AFM), 투과 전자 현미경(TEM) 및 실온 광발광(PL) 측정에 의하여 샘플들의 특성이 관측되었다.
노마스키(Nomarski) 및 원자 현미경(AFM: Atomic Force Microscopy)
성장된 채로의(as-grown) 샘플의 표면 모폴로지(morphology)가 노마스키 모드 광학 현미경 및 AFM에 의하여 연구되었다. 샘플의 표면을 이미지로 나타내기 위하여 Digital Instruments D3000 AFM 이 태핑(tapping) 모드에서 사용되었다.
도 2는 120초의 SiNx 중간층 성장을 갖는 완전히 합체된(coalesced) a-평면 GaN 필름의 표면의 노마스키 이미지를 보여주며, 합체 에지(coalescence edge)로부터 형성된 약간의 피트(pits)를 갖는 부드럽고 균일한 표면을 드러낸다.
도 3a는 SiNx 나노마스크를 포함하는 GaN 템플레이트의 표면의 AFM 이미지를 보여주고, 도 3b는 SiNx 나노마스크가 없는 GaN 템플레이트의 표면의 AFM 이미지를 보여준다. 따라서 도 3a 및 도 3b는 SiNx 중간층의 도입 후에 일어나는 GaN 필름의 표면 모폴로지의 상당한 향상을 도시한다. 예를 들면, GaN 필름의 향상된 표면 모폴로지는 서브-마이크론 피트 밀도의 감소와 2.6㎚ 에서 0.6㎚ 로의 제곱 평 균(RMS: root mean square) 거칠기(roughness)의 감소를 도시한다.
X-선 측정
4 바운스(bounce)의 Ge (220)-단색화 Cu Kα복사선 및 감지기 암(detector arm) 위의 1.2mm 슬릿을 갖는, 수신 슬릿 모드에서 작동되는 필립스 4-원(four-circle) MRD (Materials Research Diffractometer) x-선 회절기를 사용하여, 성장된 상태로의(as-grown) 필름의 결정의 질 및 결정 모자이크가 결정되었다. GaN 온-축(on-axis) (110) 및 오프-축(off-axis) (100), (101), (201) 및 (102) 반사 모두에 대하여 오메가 x-선 로킹 커브(XRC: x-ray rocking curve)가 관측되었다. 온-축에 대하여, c-모자이크 (φ=0°) 및 m-모자이크 (φ=90°) XRC 모두가 관측되었다. 헤테로 에피택셜 박막/기판 시스템의 큰-미스매치(large-mismatch) 모델링은 이들 필름들에 대한 XRC의 FWHM이 필름의 모자이크 구조에 직접적으로 연관될 수 있다는 것을 보여 주었다[4]. Heying 등에 의해 제공된 c-GaN 필름에 대한 분석에 의하면, 온-축 및 오프-축 FWHM이 결정 안의 전위(dislocation) 밀도에 직접적으로 연관될 수 있다. 그들은 온-축 피크의 폭들이 스크류(screw) 및 혼합-특성의 전위에 의하여 넓어지는 반면, 오프-축 폭들이 에지-요소 쓰레드 전위(TD: thread dislocation) (TD 라인 방향이 필름의 수직에 대하여 평행하다고 가정한다) 에 의하여 넓어진다는 것을 관측하였다. 장치의 해상도 및 짧은 결맞음 길이(coherence length)에 기인하는 피크의 넓어짐은 무시할 만 하다고 가정하였다.
다른 SiNx 성장 시간으로 성장된 샘플들의 온-축 및 오프-축 XRC 가 측정되 었다. 도 4a 및 도 4b는 SiNx 성장 시간의 함수로서의 FWHM 측정값들을 도시한다. 도 4a는 SiNx 중간층이 없는 GaN 템플레이트에 대한 온-축 φ=0° 및 φ=90° FWHM 이 각각 0.69° (1290") 및 0.36° (2471")임을 보여준다. 도 4b는 "트위스트" 모자이크를 측정하는 (101) 오프-축 피크가 0.64° (2292")의 FWHM 을 갖는 것을 보여준다. 이들 큰 FWHM 값들은 평면형 a-평면 GaN 에서 전형적으로 관측되는 높은 전위 밀도와 일치한다. 모든 반사에 대하여 온-축 및 오프-축 FWHM이 SiNx 증착 시간의 증가와 함께 감소하는 것을 도 4a 및 도 4b에서 볼 수 있다. 이러한 감소는 SiNx 나노마스크를 갖는 GaN 필름에서 전위의 감소를 의미했다. 온-축 스캔(도 4a)에 대하여, m-모자이크 대 c-모자이크의 비율이 SiNx 성장 시간의 증가와 함께 1에 접근하는 것이 또한 주목되었다. 150초 SiNx 성장에 대하여 최소의 XRC FWHM이 관측되었고, 온-축 값들이 φ=0° 및 φ=90°에 대하여 각각 0.29° (1040") 및 0.25° (924") 이었다. 오프-축 값들은 (101), (201) 및 (102) 반사에 대하여 각각, 0.42° (1508"), 0.38° (1375") 및 0.33° (1208") 이었다. 그러나 150초의 SiNx 성장을 갖도록 성장된 샘플은 2㎛ 두께의 GaN 과성장 후에 완전히 합체될 수 없었다.
투과전자현미경(TEM)
SiNx 중간층을 갖도록 성장된 a-평면 GaN과 SiNx 중간층을 갖지 않도록 성장된 a-평면 GaN의 마이크로구조에 XRC 측정값을 연관시키는데 TEM 이 사용되었다. FEI 초점 이온빔(Focused Ion Beam) 장치(모델 DB235 Dual Beam)로 [1-100] 단면 및 평면 샘플이 준비되었다. 200kV에서 작동되는 FEI Tecnai G2 Sphera 현미경을 사용하여 2빔 회절 대조(contrast) 명시야(bright field) 및 암시야(dark field) 이미지들을 찍었다. TEM 은 0초, 120초 및 150초의 SiNx 성장 시간을 갖는 샘플들에 대하여 수행되었다.
도 5는 150초의 SiNx 중간층 성장을 갖는 GaN 템플레이트의 단면 이미지를 보여준다. 도 6a 및 도 6b는 150초의 SiNx 중간층 성장을 갖는 a-평면 GaN 템플레이트의 평면 TEM 이미지를 보여주며, 여기에서 도 6a 및 도 6b에 대한 회절 조건들은 각각 g=1-100 및 0002이다. 단면 이미지로부터 모든 샘플들에 대하여 TD가 [11-20] 성장 방향에 평행한, 공통된 라인 방향을 갖는 것이 관측되었다. GaN-SiNx-GaN 계면에서 TD의 상당한 감소가 관측되었고, 과성장된 영역은 훨씬 적은 TD 밀도를 가졌다. 그러므로, SiNx 중간층의 도입에 의하여 GaN 템플레이트에서 전위의 감소가 실제로 얻어진 것이 명확했다.
TD에 더하여, 샘플에 대한 평면 TEM은 c-축에 수직으로 배열된 적층 결함(SF: stacking fault)을 보여주었다. 샘플들에 대한 TD 및 SF 밀도가 평면 이미지로부터 결정되었고, 그 값들은 표 1에 요약되었다. GaN 필름에서 TD 및 SF 밀도 모두가 SiNx 나노마스크의 결과로서 감소한 것이 표로부터 명확하며, 이것은 HRXRD 에서 동시에 나타난다.
표 1: TEM 결과의 요약
SiNx 증착시간 (초) 0 120 150
TD 밀도 (cm-2) 6×1010 - 8×1010 1×1010 - 3×1010 9×109
SF 밀도 (cm-1) 6×105 - 8×105 4×105 3×105
광발광(PL) 측정
도 7은 SiNx 나노마스킹으로 어떻게 GaN 밴드-에지의 광발광(PL) 강도가 향상되는지를 보여준다. SiNx 중간층이 없는 a-GaN 샘플은 밴드-에지 방출을 보여주지 않았다. 그러나 도 7에 보이는 바와 같이, SiNx 의 두께의 증가와 함께 광발광(PL) 방출 강도가 증가하였다. 증가된 방출 강도는 아마도 TD 밀도의 감소의 결과이다. 150초의 SiNx 를 갖는 샘플의 훨씬 증가된 방출 강도는 아마도 샘플의 비합체된 패싯(facet)으로부터의 증가된 광 추출에 기인한다.
공정 단계들
도 8은 결함 밀도가 감소된 준극성 및 비극성 Ⅲ-질화물 층을 성장시키기 위한 방법을 도시한 흐름도이다.
블록 16은 Ⅲ-질화물 (예를 들면, GaN) 템플레이트 위로 적어도 하나의 SiNx 나노마스크층을 성장시키는 단계를 나타낸다. 여기에서 나노마스크는 나노미터 스케일의 개구부를 갖는 마스크이다.
GaN 템플레이트는 기판 위의 저온 또는 고온 질화물 핵생성층의 성장 및 뒤따르는 합체(coalescence)를 얻기 위한 약 0.5㎛ 두께의 GaN 을 포함할 수 있다. 선택적으로, GaN 템플레이트는 독립 구조(free-standing)의 GaN 웨이퍼일 수 있다. GaN 템플레이트는 비극성 (예를 들면, a-평면 또는 m-평면) 또는 준극성 (예를 들면, (10-1-1), (10-1-3),(10-2-2))과 같은 결정학적 방향을 갖는다.
SiNx 나노마스크층의 성장은 SiNx 나노마스크에 대한 높은 성장 속도를 얻기 위하여 질소 분위기와 높은 성장 온도에서 이루어질 수 있다. 성장 온도는 700℃로부터 1200℃까지 변화되었고, 성장 속도가 선형적으로 증가함이 발견되었다. 일 실시예에서, SiNx 성장을 위하여 약 1150℃ 가 사용되었다.
나노마스크층은 (비록 성장 속도에 따라 더 커질 수 있지만) 0-150초 범위의 시간 동안 질소 분위기에서 다이실레인(disilane) 및 암모니아를 흘림에 의하여 얻어진 두께를 가질 수 있다. 나노마스크는 SiNx 섬(island)의 성장을 포함할 수 있다. 나노마스크는 적어도 하나의 열린 구멍(open pore)을 포함할 수 있다.
블록 18은 SiNx 나노마스크층의 상부 위에 적어도 하나의 비극성 또는 준극성의 Ⅲ-질화물층(예를 들면, GaN)를 성장시키는 단계를 보여준다. 비극성 또는 준극성 Ⅲ-질화물 필름은 UID GaN 층 위에 증착된 도핑된 GaN 층과 같은 구조를 포함할 수 있다. SiNx 나노마스크층의 상부 위의 비극성 또는 준극성 Ⅲ-질화물층의 성장은 합체된 또는 합체되지 않은 필름을 형성하도록, 열린 구멍을 통하여 그리고 SiNx 나노마스크층 위로 측면으로 성장하는 비극성 또는 준극성 Ⅲ-질화물을 갖는, SiNx 나노마스크 안의 적어도 하나의 열린 구멍 위의 나노 측면 에피택셜 과도성장 을 포함할 수 있다. 일 실시예에서, 상기 열린 구멍은 나노스케일의 열린 구멍이다.
나노마스킹은 필름의 표면 모폴로지를 향상시킬 수 있다. 예를 들면, 5㎛15㎛ 영역 내에서 기껏해야 0.6㎚의 표면 거칠기를 가질 수 있다.
덧붙여, 나노마스킹 방법은 필φφ름의 (TD 또는 적층 결함과 같은) 전위 밀도를 감소시킨다. 예를 들면, SiNx 나노마스크층 위의 GaN 은 9×109cm-2 보다 작은 쓰레딩 전위 밀도 및 3×105 cm-1 보다 작은 적층 결함 밀도를 가질 수 있다. 감소된 전위 밀도는 감소된 X-선 록킹 커브 FWHM에 의하여 증명될 수 있다. 예를 들면, SiNx 나노마스크층 위의 GaN 은 φ=0°및 φ=90°에 대하여 각각 0.29°(1040") 및 0.25°(924") 보다 작은 온-축 XRC FWHM 및 (101), (201) 및 (102) 반사에 대하여 각각 0.42°(1508"), 0.38°(1375") 및 0.33°(1208") 보다 작은 오프-축 XRC FWHM 에 의하여 특성이 기술될 수 있다. 나노마스킹은 필름의 광발광 방출을 향상시킬 수 있다. 필름은 또한 n-형 도핑층 내에서 향상된 전자 이동도를 보인다. (예를 들면, SiN 중간층이 없는 샘플에 대한 ~30 cm2/V-s 과 비교하여 SiN 중간층을 갖는 샘플에 대한 ~167 cm2/V-s)
블록 20은 예를 들면 비극성 또는 준극성 Ⅲ-질화물층의 상부 위에 겸함 밀도가 감소된 다른 층들을 성장시키는 선택적인 단계를 나타낸다. 상기 다른 층들은 GaN 계 소자의 형성을 위한 또 하나의 SiNx 나노마스크 또는 질화물층을 포함할 수 있다. 이 층들은 인-시츄 또는 엑스-시츄로 증착될 수 있다.
SiNx 성장은 GaN 필름 성장과 인-시츄일 수 있다. 부가적인 단계들이 원하는 바에 따라 부가될 수 있다. 최적의 SiNx 나노마스크 두께는 1과 1/2 모노층이고, 1.5㎚ 보다 큰 두께를 갖는 SiNx 에 대하여 합체된 층들이 형성되지 않을 수 있다. 더 얇은 필름들은 합체되지 않을 수 있으므로, 최적의 GaN 두께는 1㎛ 보다 크다.
덧붙여, (예를 들면, 발광 다이오드, 레이저 다이오드 또는 트랜지스터와 같은 전자 또는 광전자 소자와 같은) 소자 또는 템플레이트는 이 방법을 사용하여 제조될 수 있다. 소자는 질화물 소자, 비극성 또는 준극성 성장으로부터 제조된 소자 또는 이 방법에 의하여 제조된 템플레이트 위에 성장된 소자를 포함할 수 있다.
선택적인 실시예에서, SiN 층들의 증착이 제1 단계가 아닐 수 있음을 주목하라; 대신에, (Al, In, Ga)N 층의 성장이 선행될 수 있다. 덧붙여, GaN 층들의 아래의 층들 및 위의 층들에 대한 성장 조건들은 다를 수 있다.
예를 들면, 선택적인 실시예들을 다음을 포함할 수 있다:
1. 기판 (사파이어 또는 SiC 또는 LiAlO3 또는 독립 구조의 GaN 기판 등)
2. 핵생성층 (기판에 따라 선택적임)
3. (Al, In, Ga)N 층 (선택적이고, 두껍거나 얇을 수 있다)
4. SiNx 중간층
5. (Al, In, Ga)N 층 (선택적이고, 두껍거나 얇을 수 있고, 중간 또는 높 은 온도)
4. SiNx 중간층
5. (Al, In, Ga)N 층 (선택적이고, 두껍거나 얇을 수 있고, 중간 또는 높 은 온도)
6. 위의 4 및 5 단계가 다수 번 반복될 수 있다.
7. (Al, In, Ga)N 층 (높은 온도에서 두꺼운 층이 바람직)
가능한 변경 및 변용들
바람직한 실시예는 결함 감소를 위하여 SiNx 나노마스킹 기술을 사용하여, 비극성 또는 준극성 방향을 포함하는 결정학적 방향을 따라 결함 밀도가 적은 GaN 필름이 성장될 수 있는 과정을 기술하였다. 기술적인 기술 부분에서 기술된 특정한 실시예는 a-평면 GaN 필름에 대한 것이었다. (즉, 성장 방향 또는 결정학적 방향은 GaN <11-20> 방향이었다.) 그러나 우리의 연구는 a-평면 질화물에 대한 성장 절차들은 전형적으로 m-평면을 포함하는 결정학적 방향 및 준극성 질화물 성장에 양립가능거나 쉽게 채용될 수 있음을 확립하였다. 그러므로 이 과정은 뷔르트짜이트(wurtzite) <11-20> 또는 <1-100> 또는 다른 준극성 방향을 따라 성장된 필름들 및 구조들에 적용가능하다.
위에서 기술된 GaN 필름을 위한 베이스 층은 r-평면 Al2O3 위에 성장된 MOCVD 성장된 a-평면 GaN 템플레이트이었다. 본 발명의 수행에서 실질적으로 그 핵심을 변경하지 않으면서 선택적으로 다른 기판들이 사용될 수 있다. 예를 들면, 어느 하나의 공정을 위한 베이스 층은 a-평면 SiC 기판 위의 MBE, MOCVD 또는 HVPE 에 의하여 성장된 a-평면 GaN 필름으로 구성될 수 있다. 다른 가능한 기판의 선택은 a-평면 6H-SiC, m-평면 6H-SiC, a-평면 4H-SiC, m-평면 4H-SiC, 비극성 GaN 을 생성하는 다른 SiC 폴리타입들 및 방향들, a-평면 ZnO, m-평면 ZnO, (100) LiAlO2, (100) MgAl2O4, 독립 구조의 a-평면 GaN, 독립 구조의 AlGaN, 독립 구조의 AlN 또는 임의의 이들 기판들의 미스컷(miscut) 변형들을 포함하지만, 이에 제한되지는 않는다. 이들 기판들은 SiN 나노마스킹 이전에 이들 위에 성장될 GaN 템플레이트 층을 반드시 요구하지는 않는다.
위에서 기술된 구조에서 GaN 층들의 두께는 본 발명의 바람직한 실시예로부터 본질적으로 벗어나지 않으면서 실질적으로 변형될 수 있다. 도핑 프로파일 또한 변경될 수 있다. 구조 내에 부가적인 층들이 도입될 수 있거나 층들이 제거될 수 있다. SiNx 층들의 수가 증가될 수 있다. 기술적인 기술에서 기술된 정확한 성장 조건들 또한 확장될 수 있다. 수용할 수 있는 성장 조건들은 반응기의 형태의 결합 구조에 의존하여 반응기에 따라 변할 수 있다. 다른 온도, 압력 범위, 전구체/반응물 선택, V/III 비, 운반 가스 및 흐름 조건들이 본 발명의 수행에서 사용될 수 있음을 이해하면서 선택적인 반응기 디자인들이 본 발명과 양립가능하다.
결함 감소와 함께 이동도가 증가하므로, 본 발명은 케리어 전달의 향상을 가 져오며, 120초의 SiN 증착으로 ~167 cm2/V-s 의 전자 이동도가 얻어졌으며, 이것은 더욱 향상되거나 최적화될 수 있다.
본 발명은 360 ㎚과 600 ㎚ 사이의 파장을 갖는 비극성 또는 준극성 질화물계 광전자 소자들 및 유사한 파장 범위에서 작동하는 비극성 또는 준극성 질화물계 레이저 다이오드를 포함하나, 이에 한정되지는 않는 소자들의 디자인 및 제조에 상당한 이익을 제공할 것이다. 전자 소자들은 본 발명으로부터 또한 이익을 얻을 것이다. 비극성 p-GaN 에서 더 높은 이동도를 갖는 이점은 헤테로구조의 바이폴라 트랜지스터 등과 같은 바이폴라 전자 소자의 제조에 채용될 수 있다.
더욱 일반적으로, 이 방법은 GaN 대신에 임의의 Ⅲ-질화물을 사용하거나 또는 GaN 위에 Ⅲ-질화물을 성장시킴에 의하여 수행될 수 있다. 템플레이트는 Ⅲ-질화물 템플레이트일 수 있다.
마지막으로, SiNx 중간층 기술과 조합하여 다른 인-시츄 기술이 사용될 수 있다. 이 기술은 너무 낮지 않고 너무 높지 않은 중간 성장 온도에서의 핵생성을 포함하며, 이것은 c-평면 GaN 에서 시도되었다. [7]
현재의 기술에 대한 이점 및 향상점
기판의 결함 감소는 그 위에 성장하는 소자들의 성능을 향상시키는데 도움을 준다. 그러므로 본 결함 감소 기술은 결함이 감소된 템플레이트 위에 성장된 비극성 또는 준극성 Ⅲ-질화물계 소자들의 성능을 향상시킬 것이다.
더 널리 사용되는 측면 에피택셜 과성장(LEO: lateral epitaxial overgrowth)에 비하여, 인-시츄로 준비된 비결정질 및 나노포러스의 SiNx 층의 사용은 마스크의 비사용, 한 단계의 공정 및 전통적인 에피택셜 측면 과성장(ELO: Epitaxial Lateral Overgrowth) 방법에서 엑스 시츄 리소그래피 공정과 관련된 가능한 오염이 제거될 수 있는 이점을 갖는다. SiNx 네트워크의 감소된 구조의 크기(feature size)는 또한 도 1에서 14로 명칭된, 열린 구멍에서 나노미터-스케일의 측면 에피택셜 성장(나노-LEO)를 또한 촉진시키며, 이에 의하여 전통적인 LEO 성장에서 공통적으로 보이며 소자에 역효과를 갖는 날개와 윈도우 영역 사이의 비균일성을 상당히 감소시킨다.
또한, SiN 중간층은 헤테로 에피택시에 기인하여 긴장 완화(strain relaxation)을 돕는다. 이것은 더 두꺼운 에피층을 성장할 수 있도록 하며, 그렇지 않으면 긴장 유도 크래킹에 의하여 불가능할 것이다.
참조
다음의 문헌들이 참조에 의하여 여기에 통합될 것이다:
1. S. Sakai, T. Wang, Y. Morishima and Y. Naoi, J. Cryst. Growth, 221, 334 (2000).
2. S. Tanaka, M. Takeuchi and Y. Aoyagi, Jap. J. Appl. Phys., 38, L831 (2000).
3. F. Yun, Y.-T. Moon, Y. Fu, K. Zhu, U. Ozgur, H. Morkoc, C.K. Inoki, T.S Kuan, A. Sagar, and R.M. Feenstra, J. Appl. Phys., 98, 123502 (2005).
4. V. Srikant, J.S. Speck and D.R. Clarke, J. Appl. Phys. 82, 4286 (1997).
5. B. Heying, X.H. Wu, S. Keller, Y. Li, D. Kapolnek, B.P. Keller, S.P. Denbaars and J.S. Speck, Appl. Phys. Lett., 68, 643 (1996).
6. A. Chakraborty, K. C. Kim, F. Wu, J. S. Speck, S. P. DenBaars, and U. K. Mishra, Appl. Phys. Lett., 89, 041903 (2006).
7. K. S㎛iyoshi, M. Tsukihara, K. Kataoka, S. Kawamichi, T. Okimoto, K. Nishino, Y. Naoi, and S. Sakai, "Al0.17Ga0.83N Film Using Middle-Temperature Intermediate Layer Grown on (0001) Sapphire Substrate by Metal-Organic Chemical Vapor Deposition," Jap. J. Appl. Phys., Vol. 46, No. 2, 2007, pp. 491-495 (http://jjap.ipap.jp/link?JJAP/46/491/).
결론
이것으로 본 발명의 바람직한 실시예의 기술을 마친다. 본 발명의 하나 또는 그 이상의 실시예들의 앞의 기술은 도해와 설명의 목적으로 제공되었다. 이것은 한정적이거나 본 발명을 기술된 정확한 형태로 제한하는 것으로 의도되지 않는다. 많은 변용들과 변화들이 위의 교시에 비추어 가능하다. 발명의 범위가 이 상세한 설명에 의해서가 아니라 오히려 부가된 청구항들에 의하여 제한되는 것으로 의도된다.
본 발명은 전자 또는 광전자 소자에 적용될 수 있다.

Claims (26)

  1. (a) SiNx 나노마스크층 없이 성장된 비극성 또는 준극성 Ⅲ-질화물층에 비하여 감소된 결함 밀도를 갖는 비극성 또는 준극성 Ⅲ-질화물층을 낳는, 적어도 하나의 SiNx 나노마스크의 상부 위에 적어도 하나의 비극성 또는 준극성 Ⅲ-질화물층을 성장시키는 단계; 를 포함하는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  2. 제1 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물층은 평면의, 합체된 필름인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  3. 제1 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물층은 GaN 인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  4. 제1 항에 있어서, 상기 SiNx 나노마스크층의 상부 위의 상기 비극성 또는 준극성 Ⅲ-질화물층의 성장은 열린 구멍을 통하여 그리고 상기 SiNx 나노마스크층 위로 측면으로 성장하는 비극성 또는 준극성 Ⅲ-질화물층을 갖는 상기 SiNx 나노마스크층 내의 적어도 하나의 상기 열린 구멍 위의 나노 측면 에피택셜 과도성장인 결 함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  5. 제4 항에 있어서, 상기 열린 구멍은 나노스케일 열린 구멍인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  6. 제1 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물층의 성장 전에 Ⅲ-질화물 템플레이트 위로 상기 SiNx 나노마스크층을 성장하는 것을 더 포함하는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  7. 제6 항에 있어서, 상기 SiNx 나노마스크층의 성장은 상기 비극성 또는 준극성 Ⅲ-질화물층의 성장과 인-시츄인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  8. 제6 항에 있어서, 상기 Ⅲ-질화물층 템플레이트는 기판 위의 질화물 핵생성층의 성장 및 상기 SiNx 층 밑에서 합체를 얻기 위한 약 0.5㎛ 두께의 Ⅲ-질화물층을 포함하는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  9. 제6 항에 있어서, 상기 Ⅲ-질화물 템플레이트는 비극성 또는 준극성 템플레이트인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  10. 제6 항에 있어서, 상기 Ⅲ-질화물 템플레이트는 독립-구조 웨이퍼인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  11. 제6 항에 있어서, 상기 SiNx 나노마스크층의 성장은 상기 SiNx 나노마스크층에 대한 높은 성장 속도를 얻기 위하여 질소 분위기와 약 1000-1200℃의 높은 성장 온도에서 이루어지는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  12. 제6 항에 있어서, 상기 SiNx 나노마스크층은 특정 시간 동안 질소 분위기에서 다이실레인(disilane) 및 암모니아를 흘림에 의하여 특정한 두께로 성장되는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  13. 제6 항에 있어서, 상기 SiNx 나노마스크층은 상기 SiNx 나노마스크층에 대한 높은 성장 속도를 얻기 위하여 질소 분위기와 약 500-760 Torr의 높은 압력에서 이루어지는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  14. 제6 항에 있어서, 상기 SiNx 나노마스크층은 상기 SiNx 나노마스크층에 대한 높은 성장 속도를 얻기 위하여 질소 분위기에서 그리고 약 10 slpm 의 총 혼합물 내에서 약 1 slpm의 암모니아의 낮은 암모니아 부분 압력에서 이루어지는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  15. 제1 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물층에 대하여 더 두꺼운 SiNx 나노마스크층은 더 낮은 결함 밀도를 가져오는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  16. 제1 항에 있어서, 최적의 SiNx 나노마스크층 두께는 약 0.4-1 ㎚ 인 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  17. 제1 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물층은 1.5㎚ 보다 큰 두께를 갖는 상기 SiNx 나노마스크층에 대하여 합체된 필름을 형성하지 않는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  18. 제1 항에 있어서, 상기 SiNx 나노마스크층은 SiNx 섬의 성장으로 구성된 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  19. 제1 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물층 내에 3-차원 섬 크기를 증가킴에 의하여 결함 밀도를 더욱 감소시키는 것을 돕기 위하여, 상기 비극 성 또는 준극성 Ⅲ-질화물층은 약 800-1000℃ 의 중간 성장 온도에서 상기 SiNx 나노마스크층 위에 성장되는 결함 밀도가 감소된 비극성 또는 준극성 Ⅲ-질화물층의 성장 방법.
  20. 제1 항의 방법을 사용하여 제조된 소자.
  21. (a) Ⅲ-질화물 템플레이트 위에 성장된 적어도 하나의 SiNx 나노마스크층; 및
    (b) 상기 SiNx 나노마스크의 상부 위에 성장되고, 상기 SiNx 나노마스크층 없이 성장된 비극성 또는 준극성 Ⅲ-질화물에 비하여 감소된 결함 밀도를 갖는 비극성 또는 준극성 Ⅲ-질화물층; 을 포함하는 소자.
  22. 제21 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물은 GaN 인 소자.
  23. 제21 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물은 9×109 cm-2 보다 작은 쓰레딩(threading) 전위 밀도와 3×105 cm-1 보다 작은 적층 결함 밀도를 갖는 소자.
  24. 제21 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물은
    φ=0° 및 φ=90°에 대하여 각각 0.29°(1040") 및 0.25°(924") 보다 작은 온-축(on-axis) X-선 로킹 커브(XRC) 반값폭(FWHM:Full Wkth at Half Maximum); 및
    (101), (201) 및 (102) 반사에 대하여 각각 0.42°(1508"), 0.38°(1375") 및 0.33°(1208") 보다 작은 오프-축(off-axis) XRC 반값폭(FWHM)에 의하여 특성이 기술되는 소자.
  25. 제21 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물은 5㎛×5㎛ 영역에서 많아야 0.6㎚ 의 표면 거칠기를 갖는 소자.
  26. 제21 항에 있어서, 상기 비극성 또는 준극성 Ⅲ-질화물은 약 1㎛ 또는 더 두꺼운 최적 두께를 갖는 필름인 소자.
KR1020087029968A 2006-05-09 2007-05-09 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술 Ceased KR20090018106A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79893306P 2006-05-09 2006-05-09
US60/798,933 2006-05-09

Publications (1)

Publication Number Publication Date
KR20090018106A true KR20090018106A (ko) 2009-02-19

Family

ID=38694460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029968A Ceased KR20090018106A (ko) 2006-05-09 2007-05-09 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술

Country Status (4)

Country Link
US (3) US7723216B2 (ko)
JP (1) JP2009536606A (ko)
KR (1) KR20090018106A (ko)
WO (1) WO2007133603A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7846757B2 (en) * 2005-06-01 2010-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices
US9130119B2 (en) * 2006-12-11 2015-09-08 The Regents Of The University Of California Non-polar and semi-polar light emitting devices
JP2010512661A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高特性無極性ｉｉｉ族窒化物光デバイスの有機金属化学気相成長法（ｍｏｃｖｄ）による成長
TW200839851A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen Method to grow gallium nitride using CVD and HVPE
WO2009070809A1 (en) 2007-11-30 2009-06-04 The Regents Of The University Of California High light extraction efficiency nitride based light emitting diode by surface roughening
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
TW201044444A (en) * 2009-03-02 2010-12-16 Univ California Method of improving surface morphology of (Ga,Al,In,B)N thin films and devices grown on nonpolar or semipolar (Ga,Al,In,B)N substrates
JP2010222192A (ja) * 2009-03-24 2010-10-07 Sumitomo Electric Ind Ltd 窒化物単結晶の製造方法、テンプレート基板、および窒化物単結晶基板
CN102460739A (zh) * 2009-06-05 2012-05-16 加利福尼亚大学董事会 长波长非极性及半极性(Al,Ga,In)N基激光二极管
JP4978667B2 (ja) 2009-07-15 2012-07-18 住友電気工業株式会社 窒化ガリウム系半導体レーザダイオード
US8218595B2 (en) * 2010-05-28 2012-07-10 Corning Incorporated Enhanced planarity in GaN edge emitting lasers
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
FR2968830B1 (fr) * 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
CN103443902B (zh) 2011-01-25 2016-10-26 Lg伊诺特有限公司 用于生长半导体晶体的半导体设备和方法
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
EP2820173B1 (en) * 2012-02-29 2022-08-24 RFHIC Corporation Template for gallium-nitride-on-diamond wafer deposition
TWI491068B (zh) * 2012-11-08 2015-07-01 Ind Tech Res Inst 氮化物半導體結構
RU2540446C1 (ru) * 2013-08-09 2015-02-10 Общество с ограниченной ответственностью "Новые Кремневые Технологии" Способ формирования темплейта нитрида галлия полуполярной (20-23) ориентации на кремниевой подложке и полупроводниковое светоизлучающее устройство, изготовление с использованием способа
WO2015099869A2 (en) 2013-11-18 2015-07-02 United Technologies Corporation Variable area vane endwall treatments
JP2015133354A (ja) * 2014-01-09 2015-07-23 日立金属株式会社 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
FR3021454B1 (fr) * 2014-05-20 2019-12-13 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'un materiau semi-conducteur incluant une couche de nitrure d'element iii semi-polaire
KR102164796B1 (ko) 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
FR3031834B1 (fr) 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
FR3031833B1 (fr) 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
CN104979377A (zh) * 2015-06-25 2015-10-14 苏州纳维科技有限公司 Ⅲ族氮化物/异质衬底复合模板及其制备方法
US10355120B2 (en) * 2017-01-18 2019-07-16 QROMIS, Inc. Gallium nitride epitaxial structures for power devices
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
US20010047751A1 (en) 1998-11-24 2001-12-06 Andrew Y. Kim Method of producing device quality (a1) ingap alloys on lattice-mismatched substrates
JP3809464B2 (ja) 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US6911819B1 (en) * 2000-08-04 2005-06-28 Kavlico Corporation Rotary to linear LVDT system
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
JP3805673B2 (ja) * 2001-03-23 2006-08-02 松下電器産業株式会社 窒化物半導体基板の製造方法
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
WO2003089695A1 (en) 2002-04-15 2003-10-30 The Regents Of The University Of California Non-polar a-plane gallium nitride thin films grown by metalorganic chemical vapor deposition
WO2004061969A1 (en) 2002-12-16 2004-07-22 The Regents Of The University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
JP4823466B2 (ja) * 2002-12-18 2011-11-24 日本碍子株式会社 エピタキシャル成長用基板および半導体素子
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4396268B2 (ja) * 2003-12-25 2010-01-13 三菱化学株式会社 窒化物半導体自立基板の製造方法
US7808011B2 (en) 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
WO2005122267A2 (en) * 2004-06-03 2005-12-22 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
JP2009501843A (ja) 2005-07-13 2009-01-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性窒化物薄膜の欠陥低減のための横方向成長方法
JP5025222B2 (ja) * 2005-11-21 2012-09-12 株式会社エンプラス 歯車装置

Also Published As

Publication number Publication date
US20070267654A1 (en) 2007-11-22
US7723216B2 (en) 2010-05-25
WO2007133603A3 (en) 2008-02-28
US8643024B2 (en) 2014-02-04
JP2009536606A (ja) 2009-10-15
US8105919B2 (en) 2012-01-31
WO2007133603A2 (en) 2007-11-22
US20120091467A1 (en) 2012-04-19
US20100193911A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
US7723216B2 (en) In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
EP2313543B1 (en) Growth of planar and semi-polar {1 1-2 2} gallium nitride with hydride vapor phase epitaxy (hvpe)
US8795440B2 (en) Growth of non-polar M-plane III-nitride film using metalorganic chemical vapor deposition (MOCVD)
US8455885B2 (en) Method for heteroepitaxial growth of high-quality N-face gallium nitride, indium nitride, and aluminum nitride and their alloys by metal organic chemical vapor deposition
US6610144B2 (en) Method to reduce the dislocation density in group III-nitride films
KR101086155B1 (ko) 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
US6440823B1 (en) Low defect density (Ga, Al, In)N and HVPE process for making same
US8268646B2 (en) Group III-nitrides on SI substrates using a nanostructured interlayer
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
US7566580B2 (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP5180189B2 (ja) エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
Jindal et al. Development of pit‐defect free smooth a‐plane GaN surfaces on r‐plane sapphire using metalorganic chemical vapor deposition: A growth mechanism study
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
Bhattacharyya et al. A Strategic Review of Reduction of Dislocation Density at the Heterogenious Junction of GAN Epilayer on Foreign Substrate
Schwaiger Growth of Nonpolar a-plane GaN templates for HVPE using MOVPE on r-plane sapphire
Kishino et al. REDUCTION OF THREADING DISLOCATIONS AND RESIDUAL STRAIN IN GaN GROWN BY MOLECULAR BEAM EPITAXY USING RF-PLASMA NITROGEN ON SAPPHIRE
Scholz et al. Large Area Semipolar GaN Grown on Foreign Substrates
Li et al. Metalorganic Chemical Vapor Deposition of Non-polar III-Nitride Films over a-plane SiC Substrates
Han Growth of gallium nitride layers with very low threading dislocation densities
Schwaiger Investigations of HVPE grown Nonpolar a-plane GaN on Slightly Misoriented r-plane Sapphire Substrates

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20081208

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120503

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140225

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140512

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140225

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I