KR20080002564A - 액정표시장치의 화소전압 왜곡 방지회로 - Google Patents

Abstract

본 발명은 액정표시장치에서 게이트신호의 라인 딜레이로 인하여 화소전압의 왜곡현상이 발생되는 것을 방지하는 기술에 관한 것이다. 이러한 본 발명은, 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널과; 상기 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부 및, 각 데이터 라인에 상기 데이터 신호를 공급하는 데이터 구동부와; 상기 게이트 구동부 및 데이터 구동부의 구동을 제어하고, 게이트신호의 RC 지연을 감안하여 그 데이터신호를 적절히 시프트시켜 출력하는 타이밍 콘트롤러에 의해 달성된다.

Description

액정표시장치의 화소전압 왜곡 방지회로{CIRCUIT FOR PREVENTING PIXEL VOLATAGE DISTORTION OF LIQUID CRYSTAL DISPLAY}

도 1의 (a)-(d)는 종래 기술에 의해 데이터신호가 왜곡되는 것을 나타낸 파형도.

도 2는 본 발명에 의한 액정표시장치의 화소전압 왜곡 방지회로의 블록도.

도 3의 (a)-(d)는 도 2에서 출력되는 각종 제어신호의 파형도.

***도면의 주요 부분에 대한 부호의 설명***

21 : 시스템 22 : 타이밍 콘트롤러

23 : 게이트 구동부 24 : 데이터 구동부

25 : 액정패널 26 : 직류/직류변환기

본 발명은 액정표시장치에서 라인 딜레이로 인하여 화소전압의 왜곡현상이 발생되는 것을 방지하는 기술에 관한 것으로, 특히 게이트 신호의 알씨(RC: Resistance Capacitance) 딜레이에 의해 화소전압이 왜곡되는 것을 방지하는데 적당하도록 한 액정표시장치의 화소전압 왜곡 방지회로에 관한 것이다.

일반적으로, 액정표시장치(LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인하여 그 응용범위가 사무자동화 기기, 오디오/비디오기기 등으로 점차 확대되고 있는 추세에 있다.

이와 같은 액정표시장치는 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널과, 상기 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부와, 상기 액정 패널의 각 데이터 라인에 상기 데이터 신호를 공급하는 데이터 구동부를 포함하여 구성된다.

또한, 상기 액정셀 각각에는 스토리지 캐패시터가 형성되는데, 이는 그 액정셀의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀의 화소전극과 공통전극 사이에 형성되어 액정셀의 전압을 일정하게 유지시키는 역할을 수행한다.

액정패널의 게이트라인에 순차적으로 턴온신호를 인가하면 그 때마다 해당 라인의 화소전극에 데이터 신호가 인가되어 영상이 표시된다.

그런데, 일반적으로 액정패널은 매트릭스 형태로 배치된 데이터 라인과 게이트 라인의 신호에 의해 구동되며, 이들은 소정의 주기로 공급되는데, 그 신호 중에서 일부를 도 1에 나타내었다.

상기 도 1의 (b),(c)에 도시한 게이트아웃인에이블신호(GOE), 소스아웃인에이블신호(SOE)는 데이터 신호의 출력을 제어하게 되는데 이들은 각 라인들은 저항 및 콘덴서 성분에 의하여 RC 지연된다. 따라서, 이를 감안하여 도 1의 (b),(c)에서와 같이 T_g, T_s1, T_s2 등의 신호 마진을 설정해 둔다.

즉, RC 지연이 증가되어 원래 게이트 신호가 도 1의 (d)에서와 같이 ⓢ에서 ①,②와 같이 지연되고, 이로 인하여 화소전압의 충전 저하 및 화소전압의 왜곡이 발 생된다. 여기서, 화소전압의 왜곡이란 다음 화소 신호가 인가될 때까지 게이트 전압이 '로우'로 천이되지 않는 것을 의미한다.

따라서, 이를 감안하여 상기 T_g, T_s1, T_s2 등의 신호 마진을 충분하게 설정해 둔다.

참고로, 상기 T_g는 순차적으로 인가되는 게이트 펄스 스페이스로서 지연으로 인한 두 개의 펄스가 동시에 턴온되는 오버레이(overlay)를 방지하기 위해 설정된 것이다. 그리고, T_s1은 게이트신호가 상승될 때 지연에 의해 화소 충전전압의 레벨이 저하되는 것을 방지하기 위해 설정된 것이다. 그리고, T_s2는 게이트신호가 하강될 때 지연에 의해 화소가 왜곡되는 것을 방지하기 위해 설정된 것이다.

그러나, 이와 같은 종래의 액정표시장치에 있어서는 게이트 신호의 RC 딜레이에 의해 화소전압이 왜곡되는 것을 충분히 방지할 수 없게 되어 있어 화질이 열화되는 문제점이 있었다.

따라서, 본 발명의 목적은 게이트 신호의 RC 딜레이에 의해 화소전압이 왜곡되는 것을 방지하기 위해 데이터 신호를 적절히 시프트시켜 출력하는 화소전압 왜곡 방지장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널과; 상기 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부와; 상기 액정 패널의 각 데이터 라인에 상기 데이터 신호를 공급하는 데이터 구동부와; 상기 게이트 구동부 및 데이터 구동부의 구동을 제어하고, 게이트신호의 RC 지연을 감안하여 데이터신호를 적절히 시프트시켜 출력하는 타이밍 콘트롤러를 포함하여 구성함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도 2는 본 발명에 의한 액정표시장치의 화소전압 왜곡 방지회로의 블록도로서 이에 도시한 바와 같이, 시스템(21)과; m×n 개의 액정셀(Clc)들이 매트릭스 타입으로 배열되고 m개의 데이터라인(D1∼Dm)과 n 개의 게이트라인(G1∼Gn)이 교차되며 그 교차부에 박막트랜지스터가 형성된 액정패널(25)과; 타이밍 콘트롤러(22)의 제어를 받아 상기 게이트라인(G1∼Gn)에 스캔신호를 공급하기 위한 게이트 구동부(23)와; 상기 타이밍 콘트롤러(22)의 제어를 받아 상기 액정패널(25)의 데이터라인(D1∼Dm)에 데이터를 공급하기 위한 데이터 구동부(24)와; 상기 게이트 구동부(23) 및 데이터 구동부(24)의 구동을 제어하고, 게이트신호의 RC 지연을 감안하여 데이터신호를 적절히 시프트시켜 출력하는 타이밍 콘트롤러(22)와; 상기 액정패널(25)에서 필요로 하는 각종 구동전압을 발생하기 위한 직류/직류 변환기(26)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 3을 참조하여 상세히 설명하면 다음과 같다.

액정패널(25)은 데이터라인(D1∼Dm)과 게이트라인(G1∼Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비한다. 상기 액정셀(Clc)에 각기 형성된 TFT는 게이트라인(G)으로부터 공급되는 스캔신호에 응답하여 데이터라인(D1∼Dm)으 로부터 입력되는 데이터전압을 액정셀(Clc)로 전달한다. 또한 상기 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성되는데, 이는 그 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시키는 역할을 수행한다.

시스템(21)의 그래픽 처리회로는 아날로그 데이터를 디지털 비디오 데이터(RGB)로 변환함과 아울러 그 디지털 비디오 데이터(RGB)의 해상도와 색온도를 조정한다. 그리고, 이 시스템(21)으로부터 출력되는 디지털 비디오 데이터(RGB)와 수직/수평 동기신호 및 클럭신호가 타이밍 콘트롤러(22)에 공급된다.

상기 타이밍 콘트롤러(22)는 상기 시스템(21)으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(23)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(24)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 또한, 상기 타이밍 콘트롤러(22)는 상기 시스템(21)으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부(24)에 공급한다. 또한, 게이트신호의 RC 지연을 감안하여 데이터신호를 적절히 시프트시켜 출력함으로써, 게이트신호의 RC 지연에 의해 화소전압이 왜곡되는 것이 방지된다.

상기 데이터 구동부(24)는 상기 타이밍 콘트롤러(22)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 데이터전압(아날로그 감마보상전압)으로 변환하고, 이렇게 변환된 데이터전압이 액정패널(25)상의 데이터라인(D1∼Dm)에 공급된다.

상기 게이트 구동부(23)는 상기 타이밍 콘트롤러(22)로부터의 게이트 제어신 호(GDC)에 응답하여 스캔펄스(게이트펄스)를 게이트라인(G1∼Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(25)의 수평라인들을 선택한다.

참고로, 상기 설명에서는 데이터 구동부(24)와 게이트 구동부(23)가 액정패널(25)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들 각각은 다수개의 IC들로 집적화되어 TCP(TCP: Tape Carrier Package)상에 실장되어 TAB(TAB: Tape Automated Bonding) 방식으로 그 액정패널(25)에 접속되거나, COG(COG: Chip On Glass) 방식으로 그 액정패널(25) 상에 실장되는 추세에 있다.

직류/직류 변환기(26)는 상기 시스템(21)으로부터의 VCC 전압을 이용하여 고전위 공통전압인 VDD 전압, VCOM 전압, 게이트 온(또는 하이)전압 VGH, 게이트 오프(또는 로우)전압 VGL을 발생한다.

한편, 본 발명의 기술적 구성요지인 상기 타이밍 콘트롤러(22)에서의 게이트 신호의 RC 딜레이에 의한 화소전압의 왜곡 방지 기능에 대해 좀더 상세히 설명하면 다음과 같다.

일반적으로, 게이트 신호는 액정패널(25)의 좌우측으로 공급되는데, 이 게이트 신호의 라인이 길어질수록 다시 말해서, 액정패널(25)의 중앙에 가까울수록 RC 딜레이값이 커지게 된다. 도 3의 (d)에서 ①,②는 상기 게이트신호의 지연예를 나타낸 것이다.

따라서, 본 발명에서는 이를 감안하여 데이터신호를 도 3의 (d)에서와 같이 적절히 시프트시켜 출력하도록 하였다.

상기 도 6의 (d)에서와 같이 데이터신호를 시프트시키기 위한 일환으로써 도 3 의 (c)에서와 같이 소스아웃인에이블신호(SOE)를 T_m만큼 시프트시켜 출력한다.

참고로, 상기 T_m은 T_s1과 T_s2로 반복하여 구현하는 것이 아니라, 상기 RC 딜레이가 발생된 부분에서 해당 지연값을 고려하여 설정된 것이다.

이상에서 상세히 설명한 바와 같이 본 발명은, 게이트신호의 RC 지연을 감안하여 데이터신호를 적절히 시프트시켜 출력함으로써, 게이트 신호의 RC 딜레이에 의해 화소전압이 왜곡되는 것을 확실하게 방지할 수 있는 효과가 있다.

또한, RC 지연을 감안하여 데이터신호를 적절히 시프트시키는 것을 별로의 회로로 구현하지 않고 타이밍 콘트롤러에서 구현할 수 있으므로 추가비용 없이 게이트신호의 RC 지연 문제를 해결할 수 있는 효과가 있다.

Claims (3)

1. 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정 패널과;

   상기 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부 및, 각 데이터 라인에 상기 데이터 신호를 공급하는 데이터 구동부와;

   상기 게이트 구동부 및 데이터 구동부의 구동을 제어하고, 게이트신호의 RC 지연을 감안하여 그 데이터신호를 적절히 시프트시켜 출력하는 타이밍 콘트롤러를 포함하여 구성한 것을 특징으로 하는 액정표시장치의 화소전압 왜곡 방지회로.
2. 제1항에 있어서, 타이밍 콘트롤러는 상기 데이터신호를 시프트시키기 위해 소스아웃인에이블신호를 해당 시간만큼 시프트시켜 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 화소전압 왜곡 방지회로.
3. 제2항에 있어서, 소스아웃인에이블신호의 시프트량은 게이트신호 라인의 길이에 상응되게 설정되는 것을 특징으로 하는 액정표시장치의 화소전압 왜곡 방지회로.

Images