[go: up one dir, main page]

KR101467213B1 - 2도트 인버젼 액정표시장치의 구동 장치 - Google Patents

2도트 인버젼 액정표시장치의 구동 장치 Download PDF

Info

Publication number
KR101467213B1
KR101467213B1 KR1020070106853A KR20070106853A KR101467213B1 KR 101467213 B1 KR101467213 B1 KR 101467213B1 KR 1020070106853 A KR1020070106853 A KR 1020070106853A KR 20070106853 A KR20070106853 A KR 20070106853A KR 101467213 B1 KR101467213 B1 KR 101467213B1
Authority
KR
South Korea
Prior art keywords
gate
signal
horizontal line
pixel
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070106853A
Other languages
English (en)
Other versions
KR20090041249A (ko
Inventor
염서준
현재원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070106853A priority Critical patent/KR101467213B1/ko
Publication of KR20090041249A publication Critical patent/KR20090041249A/ko
Application granted granted Critical
Publication of KR101467213B1 publication Critical patent/KR101467213B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 2도트 인버젼 방식의 액정표시장치에서 화소신호의 극성이 변경된 수평라인과 변경되지 않은 수평라인 간의 전하 차징량의 차이에 의하여 가로선 현상이 발생되는 것을 방지하는 기술에 관한 것이다. 이러한 본 발명은, 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 대한 게이트신호의 온 구간을 다르게 조절하여 출력하는 타이밍 콘트롤러와; 상기 타이밍 콘트롤러로부터 입력되는 게이트신호를 액정패널의 각 게이트라인에 출력하는 게이트 구동부를 포함하는 액정표시장치에 의해 구현된다. 상기 게이트신호의 온 구간을 조절하는 것은 게이트 마스킹신호의 구간을 조절하거나 그 게이트 마스킹신호의 출력 타이밍을 조절하는 것에 의해 달성되는 것을 특징으로 한다.
가로선현상, 게이트마스킹신호

Description

2도트 인버젼 액정표시장치의 구동 장치{APPARATUS FOR DRIVING LIQUID CRYSTAL DISPLAY OF 2 DOT INVERSION TYPE}
본 발명은 액정표시장치의 구동기술에 관한 것으로, 특히 2도트 인버젼 구동방식에서 발생되는 가로선 현상을 방지하는데 적당하도록 한 2도트 인버젼 액정표시장치의 구동 장치에 관한 것이다.
최근, 정보기술(IT)의 발달에 따라 평판표시장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있으며, 향후 보다 향상된 경쟁력을 확보하기 위해 저소비전력화, 박형화, 경량화, 고화질화 등이 요구되고 있다.
평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있다.
이와 같은 액정 표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. 따라서, 액정 표시장치는 화상을 구현하는 최소 단위인 화소들이 액티브 매트릭스 형태로 배열되는 액정 패널과, 상기 액정 패널을 구동하기 위한 구동부를 구비한다. 그리고, 상기 액정표시장치는 스스로 발광하지 못하기 때문에 액정표시장치에 광을 공급하는 백라이트 유닛이 구비된다. 상기 구동부는 타이밍 콘트롤러를 비롯하여 데이터 구동부와 게이트 구동부를 구비한다.
도 1은 종래 기술에 의한 액정표시장치의 블록도로서 이에 도시한 바와 같이, 게이트 구동부(12) 및 데이터 구동부(13)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 타이밍 콘트롤러(11)와; 액정 패널(14)의 각 게이트라인(GL1∼GLn)에 게이트신호를 공급하는 게이트 구동부(12)와; 상기 액정 패널(14)의 각 데이터라인(DL1∼DLm)에 화소신호를 공급하는 데이터 구동부(13)와; 상기 게이트신호와 화소신호에 의해 구동되어 화상을 표시하는 액정패널(14)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
타이밍 콘트롤러(11)는 시스템으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(12)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 또한, 상기 타이밍 콘트롤러(11)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 데이터 구동부(13)에 공급한다.
게이트 구동부(12)는 상기 타이밍 콘트롤러(11)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 게이트라인(GL1∼GLn)에 게이트신호를 순차적으로 공급하고, 이에 의해 화소신호가 공급되는 액정패널(14)의 수평라인들이 선택된다.
데이터 구동부(13)는 상기 타이밍 콘트롤러(11)로부터 입력되는 데이터 제어신 호(DDC)에 응답하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)으로 변환하고, 이렇게 변환된 화소신호를 액정패널(14)상의 데이터라인(DL1∼DLm)에 공급한다.
액정패널(14)은 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(CLC)을 구비하는데, 이 다수의 액정셀(CLC)들이 상기 화소신호와 게이트신호에 의해 구동되어 목적한 화상을 표시할 수 있게 된다.
참고로, 상기 설명에서는 게이트 구동부(12)와 데이터 구동부(13)가 액정패널(14)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들은 COF(COF: Chip On Film), COG(COG: Chip On Glass) 등의 실장기술에 의해 액정패널(14)에 실장되는 추세에 있다.
이와 같은 액정표시장치는 액정셀들의 열화를 방지하기 위하여 인버젼 방식을 사용하는데, 특히 다른 인버젼 방식들에 비하여 뛰어난 화질을 제공하지만 전력 소모량이 많은 도트 인버젼 방식을 보완하고자 수직 2도트 인버젼 방식을 주로 사용한다. 다시 말해서, 도트 인버젼 방식을 사용할 때 소비전력을 줄이기 위해 프레임 주파수를 통상의 60Hz에서 50∼30Hz로 낮추는 경우 플리커 현상이 발생되는데, 이를 보완하기 위해 도 2a 및 도 2b에 도시된 바와 같은 수직 2도트 인버젼 방식이 이용되고 있다.
도 2a 및 도 2b는 수직 2도트 인버젼 방식으로 액정셀들에 공급되는 화소 신호의 극성을 기수 프레임(이전 프레임)과 우수 프레임(현재 프레임)으로 나누어 도시 한 것이다. 도 2a 및 도 2b에 도시된 기수 프레임과 우수 프레임에 있어서, 수직 2도트 인버젼 방식은 화소 신호의 극성이 수평 방향으로는 기존의 도트 인버젼 방식과 같이 도트 단위로 바뀌는 반면에 수직 방향으로는 2도트 단위로 바뀌는 특징이 있다.
그런데, GIP(GIP: Gate In Panel) 모델의 특성상 게이트신호의 출력 특성이 좋지 않아 실제 차징 구간에서만 게이트신호를 출력하는 통상의 방식을 채용하는 경우 픽셀의 차징 타임이 부족하게 되었다.
따라서, 실제 차징 구간에 앞서 프리 차징(Pre-charging) 구간을 게이트신호를 이용하여 스위칭 소자인 박막 트랜지스터(TFT)의 게이트를 미리 열어두는 방식을 사용하게 되었는데, 이와 같은 구동방식을 게이트 오버랩(gate overlap) 구동방식이라 한다.
도 3은 상기 게이트 오버랩 구동방식이 적용된 게이트신호의 타이밍도를 나타낸 것이다. 즉, 도 3의 (a)는 수직 2도트 인버젼 방식으로 구동되는 화소신호의 파형도이고, 도 3의 (b)-(e)는 상기 게이트 오버랩 구동에 따른 게이트 구동부(12)의 게이트신호(GS1∼GS4)의 파형도이고, 도 3의 (f)는 게이트 마스킹 신호(GMS)의 파형도이다.
그런데, 첫 번째와 세 번째 게이트신호(GS1,GS3)의 사이, 두 번째와 네 번째 게이트신호(GS2,GS4) 사이의 게이트 마스킹 신호(GMS)의 구간이 모두 동일하게 설정되어 있는 것을 알 수 있다. 이로 인하여 도 3의 (b)-(e)에서와 같이 모든 게이트신호(GS1∼GS)의 온 구간이 동일한 간격으로 설정된 것을 알 수 있다.
그러나, 실질적으로 수직 2도트 인버젼 방식은 데이터 구동부(13)의 로드(load) 특성으로 인하여 우수 수평라인과 기수 수평라인 간에 차징 전하량의 차이가 나타나고 이는 휘도 차이로 나타난다. 예를 들어, 도 4는 도 2a 또는 도 2b에서 수직 방향으로 연속된 2 픽셀의 차징 전하량을 나타낸 것으로, 기수(odd) 수평라인에 위치한 픽셀의 차징 전하량(Qo)이 우수(even) 수평라인에 위치한 픽셀의 차징 전하량(Qe)보다 적은 것을 알 수 있다.
이와 같이 되는 이유는 기수 수평라인에 위치한 픽셀의 경우 정극성(+)에서 부극성(-)의 신호로 또는 그 반대의 신호로 극성 변경이 이루어져 비교적 긴 상승시간 또는 하강시간을 필요로 하는 반면, 우수 수평라인에 위치한 픽셀의 경우 동일 극성의 신호에서 변경되는 것이므로 그러한 시간이 덜 필요하기 때문이다.
이와 같은 경우 TN 모드를 기준으로 할 때, 기수 수평라인에 위치하여 차징 전하량(Qo)이 적은 픽셀이 우수 수평라인에 위치하여 차징 전하량(Qe)이 많은 픽셀에 비하여 상대적으로 더 밝게 된다. 이로 인하여, 기수 수평라인과 우수 수평라인 간에 휘도차가 발생되고, 이에 의하여 도 5에서와 같이 화면상에 가로선(2-Line Dim) 현상이 발생되었다.
이와 같이 수직 2도트 인버젼 방식이 적용되는 종래의 액정표시장치에 있어서는 각 수평라인의 게이트신호의 온 구간이 동일하게 설정되어 있었다. 이로 인하여 극성 반전이 이루어지는 픽셀의 경우 극성 반전이 이루어지지 않는 픽셀에 비하여 차징 전하량이 상대적으로 적었다. 이에 따라, 기수 수평라인과 우수 수평라인 간에 휘도차가 발생되고, 이로 인하여 가로선(2-Line Dim) 현상이 발생되는 문제점이 있 었다.
따라서, 본 발명의 목적은 2도트 인버젼 구동방식이 적용되는 액정표시장치에서 게이트 마스킹 신호를 이용하여 수평라인 간의 게이트신호의 온 구간을 적절히 조절하여 인접된 두 수평라인 간의 휘도차에 의한 가로선 현상이 발생되는 것을 방지하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 게이트신호와 데이터제어신호를 출력하는 타이밍콘트롤러; 상기 타이밍 콘트롤러로부터 출력된 상기 게이트신호를 액정패널의 각 게이트라인에 출력하는 게이트구동부; 및 상기 타이밍 콘트롤러로부터 출력된 상기 데이터제어신호에 따라 화소신호를 생성하고, 상기 화소신호를 상기 액정패널의 각 데이터라인에 출력하는 데이터구동부를 포함하고, 상기 타이밍 콘트롤러는, 외부로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 데이터 처리부; 서로 다른 출력타이밍을 갖는 제1 및 제2게이트마스킹신호를 생성하는 타이밍신호 발생부; 상기 화소신호의 극성변화에 따라 상기 제1 및 제2게이트마스킹신호 중 하나를 선택하여 출력하는 게이트마스킹신호 선택부; 및 상기 게이트마스킹신호 선택부에서 선택된 게이트마스킹신호에 따라 원래의 게이트신호의 온 구간 중 프리차징 구간과 차징 구간의 폭을 조절하고, 프리차징 구간과 차징 구간의 폭이 조절된 게이트신호를 상기 화소신호의 극성변화가 없는 수평라인과 상기 화소신호의 극성변화가 있는 수평라인에 따라 상기 게이트구동부로 출력하는 게이트신호 처리부를 포함하는 것을 특징으로 한다.
상기 게이트신호의 온 구간은 화소신호에 대한 프리차징 구간과 차징구간을 포함하는 것을 특징으로 한다.
상기 게이트신호의 구간을 달리하기 위하여, 게이트 마스킹신호의 구간을 조절하거나 그 게이트 마스킹신호의 출력 타이밍을 조절하는 것을 특징으로 한다.
본 발명은 2도트 인버젼 구동방식이 적용되는 액정표시장치에서 게이트 마스킹 신호를 이용하여 수평라인 간의 게이트신호의 온 구간을 적절히 조절하여 출력함으로써, 화소신호의 극성이 변경되는 수평라인과 극성이 변경되지 않는 수평라인 간의 휘도차가 발생되지 않고, 이로 인하여 수평라인 간의 휘도차에 의한 가로선 현상이 발생되는 것을 확실하게 방지할 수 있는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 6은 본 발명에 의한 2도트 인버젼 액정표시장치의 구동 장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 게이트 구동부(62) 및 데이터 구동부(63)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 대한 각각의 게이트신호의 온 구간을 게이트 마스킹 신호를 이용하여 각기 다르게 조절하여 출력하는 타이밍 콘트롤러(61)와; 상기 타이밍 콘트롤러(61)로부터 공급되는 게이트신호를 액정 패널(64)의 각 게이트라인(GL1∼GLn)에 출력하는 게이트 구동부(62)와; 상기 액정 패널(64)의 각 데이터라인(DL1∼DLm)에 화소신호를 공급하는 데이터 구동부(63)와; 상기 게이트신호와 화소신호에 의해 매트릭스 형태로 배열된 액정셀들이 각기 구동되어 화상을 표시하는 액정패널(64)을 포함하여 구성한다.
상기 타이밍 콘트롤러(61)는 외부로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 데이터 처리부(61A)와; 게이트 구동부(62) 및 데이터 구동부(63)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 대한 각각의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 출력하는 타이밍신호 발생부(61B)와; 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 따라 상기 게이트 마스킹 신호(GMS_even),(GMS_odd) 중 해당 신호를 선택하여 출력하는 게이트 마스킹신호 선택부(61C)와; 상기 타이밍신호 발생부(61B)로부터 입력되는 원래 게이트신호의 온 구간을 상기 게이트마스킹신호 선택부(61C)로부터 입력되는 게이트 마스킹 신호로 마스킹하여 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 따라 다르게 설정하여 게이트 구동부(62)에 출력하는 게이트신호 처리부(61D)로 구성하였다.
이와 같이 구성한 본 발명의 작용을 첨부한 도 7 내지 도 9를 참조하여 상세히 설명하면 다음과 같다.
타이밍 콘트롤러(61)의 타이밍신호 발생부(61B)는 시스템으로부터 공급되는 수직/수평 동기신호(Hsync/Vsync)와 클럭신호(CLK)를 이용하여 게이트 구동부(62)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(63)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 그리고, 상기 타이밍 콘트롤러(61)의 데이터 처리부(61A)에서는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 상기 데이터 구동부(63)에 공급한다.
게이트 구동부(62)는 상기 타이밍 콘트롤러(61)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 게이트신호를 게이트라인(GL1∼GLn)에 순차적으로 공급하고, 이에 의해 화소신호가 공급되는 액정패널(64)의 수평라인들이 선택된다.
이에 대해 좀 더 상세히 설명하면, 상기 게이트 구동부(62)는 게이트 스타트 펄스를 게이트 시프트 클럭에 따라 시프트시켜 시프트 펄스를 발생한다. 그리고, 게이트 구동부(62)는 상기 시프트 클럭에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 온,오프구간(신호)으로 이루어진 게이트신호를 공급하게 된다. 이 경우 상기 게이트 구동부(62)는 게이트 출력 인에이블신호에 응답하여 인에이블 기간에서만 게이트 온 신호를 공급하고, 그 외의 기간에서는 게이트 오프 신호(게이트 로우 신호)를 공급하게 된다.
데이터 구동부(63)는 상기 타이밍 콘트롤러(61)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)로 변환하고, 이렇게 변환된 화소신호를 액정패널(64)상의 데이터라인(DL1∼DLm)에 공급한다.
이에 대해 좀 더 상세히 설명하면, 상기 데이터 구동부(63)는 소스 스타트 펄스를 소스 시프트 클럭에 따라 시프트시켜 샘플링신호를 발생한다. 이어서, 상기 데이터 구동부(63)는 상기 샘플링신호에 응답하여 상기 화소 데이터(RGB)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 상기 데이터 구동부(63)는 래치된 1라인분의 화소데이터(RGB)를 아날로그의 화소신호로 변환하여 데이터라인(DL1∼DLm)에 공급하게 된다. 이 경우 상기 데이터 구동부(63)는 극성제어신호에 응답하여 정극성 및 부극성 화소신호로 변환하게 된다. 예를 들어, 상기 데이터 구동부(63)는 2수평 기간마다 극성이 반전되는 극성 제어신호에 응답하여 화소신호를 수직 2도트 인버젼 방식으로 극성반전시킨다. 그리고, 상기 데이터 구동부(63)는 소스 출력 인에이블신호에 응답하여 인에이블 기간에만 화소신호를 데이터라인(DL1∼DLm)에 공급한다.
액정패널(64)은 매트릭스 형태로 배열된 다수의 액정셀(CLC)들과, 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부마다 형성되어 상기 각 액정셀(CLC)들 각각에 접속된 박막 트랜지스터(TFT)를 구비한다.
상기 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트신호가 공급되는 경우 턴온되어 상기 데이터라인(DL)을 통해 공급되는 화소신호를 액정셀(CLC)에 공급한다. 그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트라인(GL)을 통해 게이트 오프 신호가 공급될 때 턴오프되어 액정셀(CLC)에 충전된 화소 신호가 유지되게 한다.
상기 액정셀(CLC)은 액정을 사이에 두고 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 상기 액정셀(CLC)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(CST)를 더 구비한다. 상기 스토리지 캐패시터(CST)는 화소 전극과 이전단 게이트라인의 사이에 형성된다. 이러한 액정셀(CLC)은 상기 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변되고, 이에 따라 광투과율이 조절되어 계조가 구현된다.
참고로, 상기 설명에서는 게이트 구동부(62)와 데이터 구동부(63)가 액정패널(64)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들은 COF(COF: Chip On Film), COG(COG: Chip On Glass) 등의 실장기술에 의해 액정패널(64)에 실장되는 추세에 있다.
이와 같은 본 발명의 액정표시장치는 수직 2도트 구동방식으로 구동되며, 실제 차징 구간에 앞서 프리 차징 구간을 둔 게이트신호를 이용하여 스위칭 소자인 박막 트랜지스터(TFT)의 게이트를 미리 열어 두는 게이트 오버랩(gate overlap) 구동방식이 적용된다.
그런데, 모든 게이트신호의 온 구간이 동일한 간격으로 설정되는 경우 데이터 구동부(63)의 로드(load) 특성으로 인하여 우수 수평라인과 기수 수평라인 간에 차징 전하량의 차이가 나타나고 이는 휘도 차이로 나타난다. 그 이유는 기수번째(또는 우수번째) 수평라인에 위치한 픽셀의 경우 정극성(+)에서 부극성(-)의 신호로 또는 그 반대의 신호로 극성 변경이 이루어져 비교적 긴 상승시간 또는 하강시간을 필요로 하게 되어 그만큼 차징 시간이 부족하게 되는 반면, 우수번째(또는 기수번째) 수평라인에 위치한 픽셀의 경우 동일 극성의 신호에서 변경되는 것이므로 그러한 시간이 덜 필요하여 상대적으로 차징 시간을 보다 많이 확보할 수 있기 때문이다.
이와 같은 경우 TN 모드를 기준으로 할 때, 기수 수평라인에 위치하여 차징 전하량이 적은 픽셀이 우수 수평라인에 위치하여 차징 전하량이 많은 픽셀에 비하여 상대적으로 더 밝게 되어 기수 수평라인과 우수 수평라인 간에 휘도차가 발생되고, 이에 의하여 가로선(2-Line Dim) 현상이 발생되었다.
따라서, 본 발명에서는 게이트 마스킹 신호를 이용하여 기수 수평라인과 우수 수평라인에 위치한 화소들 간의 상기와 같은 차징 전하량의 불균형을 해소하도록 하였는데, 이하 이에 대한 구체적인 실시예에 대하여 상세히 설명한다.
본 발명의 제1실시예에서는 서로 다른 펄스폭을 갖는 게이트 마스킹 신호를 이용하여 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 대한 각 게이트신호의 온 구간을 조절한다.
이를 위해 타이밍신호 발생부(61B)는 기수 수평라인과 우수 수평라인에 대한 원래의 게이트신호를 출력한다. 그리고, 상기 타이밍신호 발생부(61B)는 기수 수평라인의 게이트신호에 대한 게이트 마스킹 신호의 폭을 우수 수평라인의 게이트신호에 대한 게이트 마스킹 신호의 폭보다 짧게하여 출력한다.
여기서, 기수 수평라인은 화소신호의 극성이 정극성에서 부극성으로 또는 그 반대로 변화된 수평라인(n-1수평라인, n+1수평라인, n+3 수평라인…)을 의미하고, 우수 수평라인은 화소신호의 극성이 정극성에서 정극성으로 또는 부극성에서 부극성으로 그대로 유지되는 수평라인(n 수평라인, n+2수평라인, n+4수평라인)을 의미한다.
게이트 마스킹신호 선택부(61C)는 기수 및 우수 수평라인의 게이트신호의 온 구간에 대한 게이트 마스킹 신호를 해당 시점에서 선택하여 출력하게 된다.
이에 따라, 게이트신호 처리부(61D)는 상기 타이밍신호 발생부(61B)로부터 입력되는 기수 및 우수 수평라인의 원래의 게이트신호를 상기 게이트마스킹신호 선택 부(61C)로부터 입력되는 게이트 마스킹 신호로 마스킹하여 기수 수평라인에 대한 게이트신호의 온 구간이 우수 수평라인의 게이트신호의 온 구간보다 상대적으로 길게 되고, 이렇게 온 구간이 조정된 게이트신호가 게이트 구동부(62) 측으로 출력된다.
예를 들어, 상기 타이밍신호 발생부(61B)는 기수 수평라인의 게이트신호의 온 구간에 대한 게이트 마스킹 신호를 도 7의 (f)와 같이 짧은 형태로 생성하여 출력하고, 우수 수평라인의 게이트신호의 온 구간에 대한 게이트 마스킹 신호를 도 7의 (e)와 같이 긴 형태로 생성하여 출력한다.
이에 따라, 상기 게이트신호 처리부(61D)에서 출력되는 기수 수평라인의 게이트신호(GS2),(GS4)의 온 구간은 도 7의 (b),(d)에서와 같이 비교적 길게 되고, 이에 비하여 우수 수평라인의 게이트신호의 온 구간은 도 7의 (a),(c)에서와 같이 비교적 짧게 된다.
상기 게이트신호 처리부(61D)에서 상기와 같이 마스킹처리된 게이트신호(GS1∼GS4)들이 게이트 구동부(62) 측으로 출력된다.
상기 도 7의 (a)-(d)의 게이트신호(GS1∼GS4)는 도 3의 (b)-(e)의 게이트신호(GS1∼GS4)에 대응되는 것이다.
즉, 상기 도 7의 (a)에 도시된 우수 수평라인의 게이트신호(GS1)는 도 3의 (a)에서, n번째 정극성의 화소신호에 대응된 게이트신호이다.
상기 도 7의 (b)에 도시된 기수 수평라인의 게이트신호(GS2)는 도 3의 (a)에서, n+1번째 부극성의 화소신호에 대응된 게이트신호이다.
상기 도 7의 (c)에 도시된 우수 수평라인의 게이트신호(GS3)는 도 3의 (a)에서, n+2번째 부극성의 화소신호에 대응된 게이트신호이다.
상기 도 7의 (d)에 도시된 기수 수평라인의 게이트신호(GS)는 도 3의 (a)에서, n+3번째 정극성의 화소신호에 대응된 게이트신호이다.
결국, 상기와 같이 게이트신호를 마스킹처리함으로써, 기수 수평라인과 우수 수평라인 간(인접된 두 수평라인 간)에 휘도차가 발생되지 않아 도 8에서와 같이 화면상에 가로선(2-Line Dim) 현상이 발생되지 않는다.
본 발명의 제2실시예에서는 게이트 마스킹 신호의 타이밍을 조절하여 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 대한 각각의 게이트신호의 온 구간을 조절하게 되는데, 이를 위해 상기 타이밍 콘트롤러(61)는 외부로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 데이터 처리부(61A)와; 게이트 구동부(62) 및 데이터 구동부(63)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 대한 각각의 게이트 마스킹 신호(GMS_even),(GMS_odd)의 출력 타이밍을 조절하여 출력하는 타이밍신호 발생부(61B)와; 화소신호의 극성변화가 없는 수평라인과 극성변화가 있는 수평라인에 따라 상기 게이트 마스킹 신호(GMS_even),(GMS_odd) 중 해당 신호를 선택하여 출력하는 게이트 마스킹신호 선택부(61C)와; 상기 타이밍신호 발생부(61B)로부터 입력되는 원래의 게이트신호의 프리차징 구간이나 차징 구간을 상기 게이트마스킹신호 선택부(61C)로부터 입력되는 게이트 마스킹 신호(GMS_even),(GMS_odd)에 따라 조절하여 서로 다르게 출력하는 게이트신호 처리부(61D)로 구성한 것으로, 이를 도 9를 참조하여 설명한다.
타이밍신호 발생부(61B)는 기수 수평라인과 우수 수평라인에 대한 원래의 게이트신호를 출력한다. 도 9의 (a)는 수직 2도트 인버젼 방식으로 구동되는 화소신호의 파형도이고, 도 9의 (b)-(e)는 상기 타이밍신호 발생부(61B)에서 출력되는 게이트신호(GS1∼GS4)의 파형도이다.
그리고, 상기 타이밍신호 발생부(61B)는 화소신호에 대한 프리차징 구간이나 차징구간을 조절하기 위하여 게이트 마스킹 신호(GMS)의 타이밍을 조절하여 출력한다. 도 9의 (h),(i)는 종래 기술에서의 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)의 파형도이고, 도 9의 (f),(g)는 본 발명에 의해 타이밍이 조절된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)의 파형도이다.
도 9의 (f),(h)에서와 같이, 본 발명에 의한 우수의 게이트 마스킹 신호(GMS_even)는 종래 기술에 의한 우수의 게이트 마스킹 신호(GMS_even)에 비하여 뒤로 늦춰진 형태로 출력된다. 그리고, 도 9의 (g),(i)에서와 같이, 본 발명에 의한 기수의 게이트 마스킹 신호(GMS_odd)는 종래 기술에 의한 우수의 게이트 마스킹 신호(GMS_odd)에 비하여 앞으로 당겨진 형태로 출력된다.
게이트 마스킹신호 선택부(61C)는 상기와 같이 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 해당 시점마다 선택하여 게이트신호 처리부(61D)에 출력한다.
이에 따라, 게이트신호 처리부(61D)는 상기 게이트마스킹신호 선택부(61C)로부 터 입력되는 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 이용하여, 상기 타이밍신호 발생부(61B)로부터 입력되는 기수 및 우수 수평라인의 게이트신호의 프리차징 구간이나 차징 구간을 조정하여 출력한다.
상기 도 9의 (b)에 도시된 우수 수평라인의 게이트신호(GS1)는 n번째 정극성의 화소신호에 대응된 게이트신호를 나타낸 것으로, 상기 게이트신호 처리부(61D)는 상기 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 이용하여 그 게이트신호의 온 구간 중 차징 구간을 줄여서 출력한다.
상기 도 9의 (c)에 도시된 기수 수평라인의 게이트신호(GS2)는 n+1번째 부극성의 화소신호에 대응된 게이트신호를 나타낸 것으로, 상기 게이트신호 처리부(61D)는 상기 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 이용하여 그 게이트신호의 온 구간 중 프리차징 구간을 줄여서 출력한다.
상기 도 9의 (d)에 도시된 우수 수평라인의 게이트신호(GS3)는 n+2번째 부극성의 화소신호에 대응된 게이트신호를 나타낸 것으로, 상기 게이트신호 처리부(61D)는 상기 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 이용하여 그 게이트신호의 온 구간 중 차징 구간을 줄여서 출력한다.
상기 도 9의 (e)에 도시된 기수 수평라인의 게이트신호(GS4)는 n+3번째 정극성의 화소신호에 대응된 게이트신호를 나타낸 것으로, 상기 게이트신호 처리부(61D)는 상기 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 이용하여 그 게이트신호의 온 구간 중 프리차징 구간을 줄여서 출력한다.
다시 말해서, 상기 게이트신호 처리부(61D)는 상기와 같이 타이밍이 조정된 우수,기수의 게이트 마스킹 신호(GMS_even),(GMS_odd)를 이용하여, 도 9의 (b),(d)와 같이 극성 변화가 없는 우수 수평라인의 게이트 신호(GS1),(GS3)에 대해서는 게이트신호의 온 구간 중 차징 구간을 줄여서 출력하고, 도 9의 (c),(e)와 같이 극성 변화가 발생된 기수 수평라인의 게이트 신호(GS2),(GS4)에 대해서는 게이트신호의 온 구간 중 프리차징 구간을 줄여서 출력한다.
따라서, 기수 수평라인과 우수 수평라인 간에 휘도차가 발생되지 않아 도 8에서와 같이 화면상에 가로선(2-Line Dim) 현상이 발생되지 않는다.
도 1은 종래 기술에 의한 액정표시장치의 블록도.
도 2a 및 도 2b는 수직 2도트 인버젼 방식의 프레임의 픽셀 극성 배열도.
도 3의 (a)는 수직 2도트 인버젼 방식의 화소신호의 파형도.
도 3의 (b)-(e)는 게이트신호의 파형도.
도 3의 (f)는 게이트 마스킹신호의 파형도.
도 4는 기수 우수번째 화소의 충전 전하량을 나타낸 파형도.
도 5는 인접된 수평라인간의 휘도차에 의해 가로선 현상이 나타난 화면의 개략도.
도 6은 본 발명에 의한 수직 2도트 인버젼 방식의 액정표시장치의 블록도.
도 7의 (a)-(d)는 본 발명에 의한 게이트신호의 파형도.
도 7의 (e),(f)는 본 발명에 적용되는 기수,우수의 게이트 마스킹 신호의 파형도. 도 8은 본 발명에 의해 인접된 수평라인간의 휘도차가 해소되어 가로선 현상이 나타나지 않은 화면의 개략도.
도 9의 (a)는 수직 2도트 인버젼 방식의 화소신호의 파형도.
도 9의 (b)-(e)는 게이트신호의 파형도.
도 9의 (f),(g)는 본 발명에 의해 타이밍이 조절된 우수,기수의 게이트 마스킹 신호의 파형도.
도 9의 (h),(i)는 원래의 우수,기수의 게이트 마스킹 신호의 파형도.
***도면의 주요 부분에 대한 부호의 설명***
61 : 타이밍 콘트롤러 61A : 데이터 처리부
61B : 타이밍신호 발생부 61C : 게이트마스킹신호 선택부
61D : 게이트신호 처리부 62 : 게이트 구동부
63 : 데이터 구동부 64 : 액정패널

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 게이트신호와 데이터제어신호를 출력하는 타이밍콘트롤러;
    상기 타이밍 콘트롤러로부터 출력된 상기 게이트신호를 액정패널의 각 게이트라인에 출력하는 게이트구동부; 및
    상기 타이밍 콘트롤러로부터 출력된 상기 데이터제어신호에 따라 화소신호를 생성하고, 상기 화소신호를 상기 액정패널의 각 데이터라인에 출력하는 데이터구동부를 포함하고,
    상기 타이밍 콘트롤러는,
    외부로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 데이터 처리부;
    서로 다른 출력타이밍을 갖는 제1 및 제2게이트마스킹신호를 생성하는 타이밍신호 발생부;
    상기 화소신호의 극성변화에 따라 상기 제1 및 제2게이트마스킹신호 중 하나를 선택하여 출력하는 게이트마스킹신호 선택부; 및
    상기 게이트마스킹신호 선택부에서 선택된 게이트마스킹신호에 따라 원래의 게이트신호의 온 구간 중 프리차징 구간과 차징 구간의 폭을 조절하고, 프리차징 구간과 차징 구간의 폭이 조절된 게이트신호를 상기 화소신호의 극성변화가 없는 수평라인과 상기 화소신호의 극성변화가 있는 수평라인에 따라 상기 게이트구동부로 출력하는 게이트신호 처리부를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 장치.
  8. 제7항에 있어서,
    상기 제1게이트마스킹신호는 원래의 제1게이트마스킹신호보다 늦게 출력되는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 장치.
  9. 제7항에 있어서,
    상기 제2게이트마스킹신호는 원래의 제2게이트마스킹신호보다 빠르게 출력되는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 장치.
  10. 삭제
  11. 제7항에 있어서,
    상기 게이트신호 처리부는,
    상기 화소신호의 극성변화가 있는 수평라인에 출력되는 상기 게이트신호의 차징 구간의 폭이 상기 화소신호의 극성변화가 없는 수평라인에 출력되는 상기 게이트신호의 차징 구간의 폭보다 긴 폭을 갖도록 상기 원래의 게이트신호의 온 구간 중 차징 구간의 폭을 조절하여 출력하는 2도트 인버젼 액정표시장치의 구동장치.
  12. 제7항에 있어서,
    상기 게이트신호 처리부는,
    상기 화소신호의 극성변화가 있는 수평라인에 출력되는 상기 게이트신호의 프리차징 구간의 폭이 상기 화소신호의 극성변화가 없는 수평라인에 출력되는 상기 게이트신호의 프리차징 구간의 폭보다 작은 폭을 갖도록 상기 원래의 게이트신호의 온 구간 중 차징 구간의 폭을 조절하여 출력하는 2도트 인버젼 액정표시장치의 구동장치.
KR1020070106853A 2007-10-23 2007-10-23 2도트 인버젼 액정표시장치의 구동 장치 Active KR101467213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070106853A KR101467213B1 (ko) 2007-10-23 2007-10-23 2도트 인버젼 액정표시장치의 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070106853A KR101467213B1 (ko) 2007-10-23 2007-10-23 2도트 인버젼 액정표시장치의 구동 장치

Publications (2)

Publication Number Publication Date
KR20090041249A KR20090041249A (ko) 2009-04-28
KR101467213B1 true KR101467213B1 (ko) 2014-12-02

Family

ID=40764401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070106853A Active KR101467213B1 (ko) 2007-10-23 2007-10-23 2도트 인버젼 액정표시장치의 구동 장치

Country Status (1)

Country Link
KR (1) KR101467213B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096343B1 (ko) 2013-08-05 2020-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050033731A (ko) * 2003-10-07 2005-04-13 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
KR20050054465A (ko) * 2003-12-04 2005-06-10 샤프 가부시키가이샤 액정 표시 장치 및 그의 구동 방법
KR20050068850A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 구동 방법
KR20070098591A (ko) * 2006-03-30 2007-10-05 엘지.필립스 엘시디 주식회사 표시장치 및 이의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050033731A (ko) * 2003-10-07 2005-04-13 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
KR20050054465A (ko) * 2003-12-04 2005-06-10 샤프 가부시키가이샤 액정 표시 장치 및 그의 구동 방법
KR20050068850A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 구동 방법
KR20070098591A (ko) * 2006-03-30 2007-10-05 엘지.필립스 엘시디 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
KR20090041249A (ko) 2009-04-28

Similar Documents

Publication Publication Date Title
KR101450868B1 (ko) 표시장치 및 그 구동방법
KR20070023099A (ko) 액정표시장치 및 그 구동방법
JP2008003609A (ja) 液晶表示装置及びその駆動方法
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR20090059506A (ko) 액정표시장치의 구동회로
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
KR101777126B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101467213B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101097643B1 (ko) 액정표시장치 및 그 구동방법
KR100631118B1 (ko) 액정 표시 장치 및 그 구동 방법
KR102480834B1 (ko) 저속 구동이 가능한 표시장치
KR101376655B1 (ko) 액정표시장치의 공통전압 공급 회로
KR101378054B1 (ko) 액정표시장치
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101494785B1 (ko) 라인 인버젼 액정 표시 장치의 구동 장치 및 방법
KR101432568B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치 및 방법
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR20090086867A (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR101084941B1 (ko) 액정표시장치 및 그 구동방법
KR100680057B1 (ko) 액정표시장치의 프리차징 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071023

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20121016

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071023

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131220

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140627

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171016

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181015

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191015

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201019

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 11

End annual number: 11