[go: up one dir, main page]

KR101313650B1 - 액정표시장치의 클럭신호 보정회로 - Google Patents

액정표시장치의 클럭신호 보정회로 Download PDF

Info

Publication number
KR101313650B1
KR101313650B1 KR1020060109110A KR20060109110A KR101313650B1 KR 101313650 B1 KR101313650 B1 KR 101313650B1 KR 1020060109110 A KR1020060109110 A KR 1020060109110A KR 20060109110 A KR20060109110 A KR 20060109110A KR 101313650 B1 KR101313650 B1 KR 101313650B1
Authority
KR
South Korea
Prior art keywords
signal
clock signal
gate high
odd
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060109110A
Other languages
English (en)
Other versions
KR20080041032A (ko
Inventor
민상일
김선웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060109110A priority Critical patent/KR101313650B1/ko
Publication of KR20080041032A publication Critical patent/KR20080041032A/ko
Application granted granted Critical
Publication of KR101313650B1 publication Critical patent/KR101313650B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치의 GIP 패널에 공급되는 클럭신호에 의한 플리커 현상을 저감하는 기술에 관한 것이다. 이러한 본 발명은, 클럭신호(CK1∼CK4) 및 클럭신호(FLK)를 출력하는 타이밍 콘트롤러와; 상기 클럭신호(FLK)를 이용하여 변조된 형태의 게이트하이신호 및 상기 클럭신호(CLK1∼CLK4)의 왜곡된 부분을 보상하기 위한 보상신호를 공급하는 지피엠 집적소자와; 상기 변조된 형태의 게이트하이신호와 보상신호를 우수,기수의 클럭신호에 동기하여 분리 출력하는 스위칭부와; 상기 기수 클럭신호(CK1,CK3)와 기수 게이트하이신호를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상하고, 상기 우수 클럭신호(CK2,CK4)와 우수 게이트하이신호를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상한 후, 레벨을 상승시켜 GIP 패널에 공급할 클럭신호(CLK1,CLK3),(CLK2,CLK4)를 생성하는 기수, 우수 레벨 시프트부에 의해 달성된다.

Description

액정표시장치의 클럭신호 보정회로{CIRCUIT FOR COMPENSATING CLOCK SIGNAL OF LIQUID CRYSTAL DISPLAY}
도 1은 종래 기술에 의한 액정표시장치의 블록도.
도 2는 종래 기술에 의한 지피엠 클럭신호의 발생 블록도.
도 3의 (a)-(d)는 도 2에서 클럭신호(CK1-CK4)의 파형도.
도 4의 (a)-(c)는 도 2에서 지피엠 집적소자의 입출력신호의 파형도.
도 5의 (a)-(d)는 도 2에서 클럭신호(CLK1-CLK4)의 파형도.
도 6은 본 발명에 의한 액정표시장치의 클럭신호 보정회로에 대한 블록도.
도 7의 (a)는 도 6에서 클럭신호(FLK)의 파형도.
도 7의 (b),(c)는 도 6에서 T형 플립플롭의 출력 파형도.
도 8의 (a)-(d)는 본 발명에 의한 보상된 클럭신호(CLK1-CLK4)의 파형도.
***도면의 주요 부분에 대한 부호의 설명***
61 : 타이밍 콘트롤러 62 : 지피엠 집적소자
63 : 스위칭부 64 : 레벨 시프터
본 발명은 액정표시장치의 GIP(GIP: Gate In panel) 패널에 공급되는 클럭신호에 의한 플리커 현상을 저감하는 기술에 관한 것으로, 특히 GIP 패널에 공급되는 GPM 클럭신호를 보정하여 플리커가 줄어들도록 한 액정표시장치의 클럭신호 보정회로에 관한 것이다.
일반적으로, 액정표시장치(LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인하여 그 응용범위가 사무자동화 기기, 오디오/비디오기기 등으로 점차 확대되고 있는 추세에 있다.
도 1은 종래 기술에 의한 액정표시장치의 블록도로서 이에 도시한 바와 같이, 비디오 데이터와 수직/수평 동기신호 및 클럭신호를 공급하는 시스템(11)과; 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정패널(15)과; 상기 액정 패널(15)의 각 게이트 라인에 게이트 온 신호를 공급하는 게이트 구동부(13)와; 상기 액정 패널(15)의 각 데이터 라인에 상기 데이터 신호를 공급하는 데이터 구동부(14)와; 상기 게이트 구동부(13) 및 데이터 구동부(14)의 구동을 제어하기 위한 제어신호를 출력하는 타이밍 콘트롤러(12)와; 상기 액정패널(15)에서 필요로 하는 각종 구동전압을 발생하기 위한 직류/직류 변환기(16)를 포함하여 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
액정패널(15)은 데이터라인(D1∼Dm)과 게이트라인(G1∼Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비한다.
시스템(11)의 그래픽 처리회로는 아날로그 데이터를 디지털 비디오 데이터(RGB)로 변환함과 아울러 그 디지털 비디오 데이터(RGB)의 해상도와 색온도를 조정한다. 그리고, 이 시스템(11)으로부터 출력되는 디지털 비디오 데이터(RGB)와 수직/수평 동기신호 및 클럭신호가 타이밍 콘트롤러(12)에 공급된다.
상기 타이밍 콘트롤러(12)는 상기 시스템(11)으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(13)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(14)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 또한, 상기 타이밍 콘트롤러(12)는 상기 시스템(11)으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부(14)에 공급한다.
상기 데이터 구동부(14)는 상기 타이밍 콘트롤러(12)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 데이터전압(아날로그 감마보상전압)으로 변환하고, 이렇게 변환된 데이터전압이 액정패널(15)상의 데이터라인(D1∼Dm)에 공급된다.
상기 게이트 구동부(13)는 상기 타이밍 콘트롤러(12)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스(게이트펄스)를 게이트라인(G1∼Gn)에 순차적으로 공급하고, 이에 의해 데이터가 공급되는 액정패널(15)의 수평라인들이 선택된다.
직류/직류 변환기(16)는 상기 시스템(11)으로부터의 VCC 전압을 이용하여 고전위 공통전압인 VDD 전압, VCOM 전압, 게이트 온(또는 하이)전압 VGH, 게이트 오프(또는 로우)전압 VGL을 발생한다.
참고로, 상기 설명에서는 데이터 구동부(14)와 게이트 구동부(13)가 액정패널(15)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들 각각은 COG(COG: Chip On Glass) 또는 COF(COF: Chip On Film 또는 Chip On Flexible Printed Circuit) 등의 패키징 기술을 이용하여 액정패널(15)상에 직접 실장되는 추세에 있다.
한편, 도 2는 종래 기술에 의한 GPM 클럭신호의 발생 블록도로서 이에 도시한 바와 같이, 소정 레벨의 클럭신호(CK1∼CK4) 및 클럭신호(FLK)를 출력하는 타이밍 콘트롤러(21)와; 상기 타이밍 콘트롤러(21)로부터 공급되는 클럭신호(FLK)를 이용하여 변조된 형태의 게이트하이신호(Vgh_m)를 출력하는 지피엠 집적소자(GPM: Gate Pulse Modulation IC)(22)와; 상기 클럭신호(FLK)와 게이트하이신호(Vgh_m)를 합성하고, 그 합성된 신호의 레벨을 증가시켜 클럭신호(CLK1∼CLK4)를 생성하여 이를 GIP 패널에 공급하는 레벨 시프터(23)로 구성된 것으로, 이의 작용을 첨부한 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.
타이밍 콘트롤러(21)는 도 3의 (a)-(d)와 같이 3.3V 레벨의 클럭신호(CK1∼CK4)를 레벨 시프터(22)에 출력하고, 도 4의 (b)와 같은 클럭신호(FLK)를 지피엠 집적소자(22)에 출력한다.
상기 지피엠 집적소자(22)는 상기 타이밍 콘트롤러(21)로부터 공급되는 상기 클럭신호(FLK)와 도 4의 (a)와 같은 지피엠신호(GPM)를 이용하여 도 4의 (c)와 같은 변조된 형태의 1V 레벨의 게이트하이신호(Vgh_m)를 생성하여 이를 레벨 시프터(23)에 출력한다.
그리고, 레벨 시프터(23)는 상기 클럭신호(CK1∼CK4)와 게이트하이신호(Vgh_m)를 합성하고, 그 합성된 신호의 레벨을 증가시켜 도 5의 (a)-(d)와 같이 20V 레벨의 변조된 형태의 클럭신호(CLK1∼CLK4)가 생성되며, 이렇게 생성된 클럭신호(CLK1∼CLK4)가 GIP 패널에 공급된다.
그런데, 상기 도 5의 (a)-(d)에서와 같이 상기 각 클럭신호(CLK1∼CLK4)의 중간 부분 즉, 1H 지점에서 왜곡되는 것(GPM 효과가 나타나는 것)을 알 수 있는데, 이는 클럭신호(CLK1∼CLK4) 중 인접된 클럭신호의 하강에지의 영향을 받아서 발생되는 것이다.
예를 들어, 상기 도 5의 (b)에서와 같이 클럭신호(clk2)의 중간 부분이 왜곡된 것을 알 수 있는데, 이는 도 5의 (a)와 같은 클럭신호(clk1)의 하강에지의 영향에 발생된 것이다.
이와 같이 종래의 액정표시장치에 있어서는 GIP 패널에 GPM 클럭신호를 공급할 때 각 클럭신호의 중간 부분이 왜곡되는데, 이로 인하여 플리커 현상이 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 GIP 패널에 GPM 클럭신호를 공급할 때 왜곡 부분을 보상신호와 스위칭 소자를 이용하여 보정하는 클럭신호 보정회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 소정 레벨의 클럭신호(CK1∼CK4) 및 클럭신호(FLK)를 출력하는 타이밍 콘트롤러와; 상기 클럭신호(FLK)를 이용하여 변조된 형태의 게이트하이신호 및 상기 클럭신호(CLK1∼CLK4)의 왜곡된 부분을 보상하기 위한 보상신호를 공급하는 지피엠 집적소자와; 상기 변조된 형태의 게이트하이신호와 보상신호를 우수,기수의 클럭신호에 동기하여 분리해서 출력하는 스위칭부와; 상기 기수 클럭신호(CK1,CK3)와 기수 게이트하이신호를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상하고, 상기 우수 클럭신호(CK2,CK4)와 우수 게이트하이신호를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상한 후, 그 합성된 신호들의 레벨을 증가시켜 GIP 패널에 공급할 클럭신호(CLK1,CLK3),(CLK2,CLK4)를 생성하는 기수, 우수 레벨 시프트부로 구성함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 6은 본 발명에 의한 액정표시장치의 클럭신호 보정회로의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 소정 레벨의 클럭신호(CK1∼CK4) 및 클럭신호(FLK)를 출력하는 타이밍 콘트롤러(61)와; 상기 타이밍 콘트롤러(61)로부터 공급되는 클럭신호(FLK)를 이용하여 변조된 형태의 게이트하이신호(Vgh_m)를 출력함과 아울러,
클럭신호(CLK1∼CLK4)의 왜곡된 부분을 보상하기 위한 보상신호(DCS)를 공급하는 지피엠 집적소자(GPM: Gate Pulse Modulation IC)(62)와; 상기 변조된 형태의 게이트하이신호(Vgh_m)와 보상신호(DCS)를 우수,기수의 클럭신호에 동기하여 분리해서 출력하는 스위칭부(63)와; 상기 기수 클럭신호(CK1,CK3)와 기수 게이트하이신호(Vgh_m_odd)를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상하고, 상기 우수 클럭신호(CK2,CK4)와 우수 게이트하이신호(Vgh_m_even)을 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상한 후, 그 합성된 신호들의 레벨을 증가시켜 클럭신호(CLK1,CLK3),(CLK2,CLK4)를 생성하여 GIP 패널 에 공급하는 레벨 시프트부(64A),(64B)로 구성하였다.
상기 스위칭부(63)는 상기 타이밍 콘트롤러(61)로부터 입력되는 클럭신호(FLK)를 1/2분주하여 출력하는 T형 플립플롭(T F/F)과; 상기 T형 플립플롭(T F/F)의 출력단자(
Figure 112006081183652-pat00001
),(
Figure 112006081183652-pat00002
)에서 출력되는 신호에 의해 턴온되어 상기 클럭신호(CLK1,CLK3),(CLK2,CLK4)의 왜곡 부분을 보상하기 위한 보상신호(DCS)를 선택적으로 통과시키기 위한 트랜지스터(T1),(T2)와; 상기 지피엠 집적소자(62)로부터 공급되는 게이트하이신호(Vgh_m)를 기수,우수 게이트하이신호(Vgh_m_odd),(Vgh_m_even)로 분리하여 출력하고, 상기 보상신호(DCS)를 공급하기 위한 다이오드(D1∼D3)로 구성하였다.
이와 같이 구성한 본 발명의 작용을 첨부한 도 7 및 도 8을 참조하여 상세히 설명하면 다음과 같다.
타이밍 콘트롤러(61)가 한편으로는 도 3의 (a)-(d)와 같이 소정 레벨(예: 3.3V 레벨)의 클럭신호(CK1,CK3),(CK2,CK4)를 원칩(One chip)으로 구현된 레벨시프터(64) 상의 기수,우수 레벨시프트부(64A),(64B)에 출력하고, 다른 한편으로는 도 4의 (b)와 같은 클럭신호(FLK)를 지피엠 집적소자(62) 및 스위칭부(63)의 T형 플립플롭(T F/F)에 출력한다.
상기 지피엠 집적소자(62)는 상기 타이밍 콘트롤러(61)로부터 공급되는 상기 클럭신호(FLK)와 도 4의 (a)와 같은 지피엠신호(GPM)를 이용하여 도 4의 (c)와 같은 변조된 형태의 소정 레벨(예: 1V)의 게이트하이신호(Vgh_m)를 생성하여 이를 스위칭부(63)에 출력한다. 이와 함께, 상기 지피엠 집적소자(62)는 상기 기수,우수 레 벨시프트부(64A),(64B)를 통해 GIP 패널에 공급되는 클럭신호(CLK1,CLK3), (CLK2,CLK4)의 왜곡 부분을 보상하기 위한 보상신호(DCS)를 상기 스위칭부(63)에 출력한다.
그리고, 상기 스위칭부(63)의 T형 플립플롭(T F/F)은 상기 타이밍 콘트롤러(61)로부터 도 7의 (a)와 같은 클럭신호(FLK)를 입력받아 자신의 출력단자(
Figure 112006081183652-pat00003
),(
Figure 112006081183652-pat00004
)에 도 7의 (b),(c)와 같이 1/2분주된 신호를 출력하는데, 이들에 의해 트랜지스터(T1),(T2)가 온오프된다.
이에 따라, 상기 지피엠 집적소자(62)에서 출력되는 도 4의 (c)와 같은 게이트하이신호(Vgh_m) 중 해당 주기의 게이트하이신호(Vgh_m)가 다이오드(D2)를 통해 우수의 게이트하이신호(Vgh_m_even)로 출력된다.
이때, 상기 T형 플립플롭(T F/F)의 출력단자(
Figure 112006081183652-pat00005
)에서 출력되는 '하이' 신호에 의해 트랜지스터(T2)가 턴온된다. 이에 따라, 상기 지엠피 집적소자(62)에서 출력되는 보상신호(DCS)가 다이오드(D1), 상기 트랜지스터(T2) 및 다이오드(D2)를 통해 출력된다.
이와 마찬가지로, 상기 지피엠 집적소자(62)에서 출력되는 도 4의 (c)와 같은 게이트하이신호(Vgh_m) 중 해당 주기의 게이트하이신호(Vgh_m)가 다이오드(D3)를 통해 기수의 게이트하이신호(Vgh_m_odd)로 출력된다.
이때, 상기 T형 플립플롭(T F/F)의 출력단자(
Figure 112006081183652-pat00006
)에서 출력되는 '하이' 신호에 의해 트랜지스터(T1)가 턴온된다. 이에 따라, 상기 지엠피 집적소자(62)에서 출력되는 보상신호(DCS)가 다이오드(D1), 상기 트랜지스터(T1) 및 다이오드(D3)를 통해 출력된다.
따라서, 상기 기수 레벨시프트부(64A)는 상기 다이오드(D3)를 통해 입력되는 상기 게이트하이신호(Vgh_m_odd)의 왜곡된 중간 부분에 상기 다이오드(D1), 상기 트랜지스터(T1) 및 다이오드(D3)를 통해 입력되는 보상신호(DCS)를 합성하게 되므로, 결과적으로 그 왜곡된 부분이 정상적으로 보상된다.
이와 마찬가지로, 상기 우수 레벨시프트부(64B)는 상기 다이오드(D2)를 통해 입력되는 상기 게이트하이신호(Vgh_m_even)의 왜곡된 중간 부분에 상기 다이오드(D1), 상기 트랜지스터(T1) 및 다이오드(D2)를 통해 입력되는 보상신호(DCS)를 합성하게 되므로, 결과적으로 그 왜곡된 부분이 정상적으로 보상된다.
결국, 상기 레벨시프터(64)에서 GIP 패널에 공급되는 클럭신호(CLK1∼CLK4)가 상기와 같은 처리과정에 의해 보상처리되므로, 도 8의 (a)-(d)에서와 같이 왜곡된 부분이 없이 정상적인 상태로 출력된다.
이상에서 상세히 설명한 바와 같이 본 발명은, GIP 패널에 GPM 클럭신호를 공급할 때 왜곡된 부분을 보상신호와 스위칭 소자를 이용하여 보상함으로써, 왜곡된 클럭신호에 의해 플리커 현상이 발생되는 것을 방지할 수 있는 효과가 있다.

Claims (5)

  1. 클럭신호(CK1∼CK4) 및 클럭신호(FLK)를 출력하는 타이밍 콘트롤러와;
    상기 클럭신호(FLK)를 이용하여 변조된 형태의 게이트하이신호 및 상기 클럭신호(CLK1∼CLK4)의 왜곡된 부분을 보상하기 위한 보상신호를 공급하는 지피엠 집적소자와;
    상기 변조된 형태의 게이트하이신호와 보상신호를 우수,기수의 클럭신호에 동기하여 분리 출력하는 스위칭부와;
    상기 기수 클럭신호(CK1,CK3)와 기수 게이트하이신호를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상하고, 상기 우수 클럭신호(CK2,CK4)와 우수 게이트하이신호를 합성함에 있어서 상기 보상신호를 이용하여 왜곡된 중간부분을 보상한 후, 레벨을 상승시켜 GIP 패널에 공급할 클럭신호(CLK1,CLK3), (CLK2,CLK4)를 생성하는 기수, 우수 레벨 시프트부로 구성한 것을 특징으로 하는 액정표시장치의 클럭신호 보정회로.
  2. 제1항에 있어서, 스위칭부는
    상기 클럭신호(FLK)를 1/2분주하여 출력하는 T형 플립플롭과;
    상기 T형 플립플롭의 두 출력단자에서 출력되는 신호에 의해 턴온되어 상기 클럭신호(CLK1,CLK3),(CLK2,CLK4)의 왜곡 부분을 보상하기 위한 보상신호(DCS)를 통과시키기 위한 트랜지스터(T1),(T2)와;
    상기 지피엠 집적소자로부터 공급되는 게이트하이신호(Vgh_m)를 기수,우수 게이트하이신호(Vgh_m_odd),(Vgh_m_even)로 분리하여 출력하고, 상기 보상신호(DCS)를 공급하기 위한 다이오드(D1∼D3)로 구성된 것을 특징으로 하는 액정표시장치의 클럭신호 보정회로.
  3. 제2항에 있어서, T형 플립플롭의 출력단자,반전출력단자가 상기 트랜지스터(T1),(T2)의 게이트에 각기 접속된 것을 특징으로 하는 액정표시장치의 클럭신호 보정회로.
  4. 제2항에 있어서, 게이트하이신호(Vgh_m)가 상기 다이오드(D1) 및 트랜지스터(T1)를 통해 기수 게이트하이신호(Vgh_m_odd)의 단자로 출력되고, 다이오드(D1) 및 트랜지스터(T2)를 통해서는 우수 게이트하이신호(Vgh_m_even)의 단자로 출력되도록 구성된 것을 특징으로 하는 액정표시장치의 클럭신호 보정회로.
  5. 제1항에 있어서, 기수 우수 레벨 시프트부는 원칩으로 구성된 것을 특징으로 하는 액정표시장치의 클럭신호 보정회로.
KR1020060109110A 2006-11-06 2006-11-06 액정표시장치의 클럭신호 보정회로 Active KR101313650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109110A KR101313650B1 (ko) 2006-11-06 2006-11-06 액정표시장치의 클럭신호 보정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109110A KR101313650B1 (ko) 2006-11-06 2006-11-06 액정표시장치의 클럭신호 보정회로

Publications (2)

Publication Number Publication Date
KR20080041032A KR20080041032A (ko) 2008-05-09
KR101313650B1 true KR101313650B1 (ko) 2013-10-02

Family

ID=39648430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109110A Active KR101313650B1 (ko) 2006-11-06 2006-11-06 액정표시장치의 클럭신호 보정회로

Country Status (1)

Country Link
KR (1) KR101313650B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677761B1 (ko) * 2009-12-23 2016-11-18 엘지디스플레이 주식회사 액정표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155928B1 (ko) * 1995-11-23 1998-12-15 김광호 액정 디스플레이의 노이즈 제거회로
KR20040002296A (ko) * 2002-06-29 2004-01-07 엘지.필립스 엘시디 주식회사 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155928B1 (ko) * 1995-11-23 1998-12-15 김광호 액정 디스플레이의 노이즈 제거회로
KR20040002296A (ko) * 2002-06-29 2004-01-07 엘지.필립스 엘시디 주식회사 액정 표시 장치의 데이터 구동 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20080041032A (ko) 2008-05-09

Similar Documents

Publication Publication Date Title
JP6605667B2 (ja) ゲート駆動部及びこれを備えた平面表示装置
KR101432717B1 (ko) 표시 장치 및 이의 구동 방법
EP2234098A1 (en) Display device and method for driving display device
CN101226713A (zh) 显示设备和驱动该设备的方法
KR20170049722A (ko) 쉬프트레지스터 및 이를 포함하는 표시장치
KR20170014072A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20080002563A (ko) 액정표시장치의 공통전압 안정화 회로
KR101589752B1 (ko) 액정표시장치
KR20080002564A (ko) 액정표시장치의 화소전압 왜곡 방지회로
KR102427396B1 (ko) 표시장치
KR101313650B1 (ko) 액정표시장치의 클럭신호 보정회로
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR100606973B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
KR102306988B1 (ko) 표시장치
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101298607B1 (ko) 액정표시장치의 데이터 구동회로
KR101232162B1 (ko) 데이터 구동장치 및 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR102212454B1 (ko) 액정표시장치
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
CN110827778B (zh) 栅极扫描驱动电路及显示面板
JP2014228575A (ja) 液晶表示装置
KR101467213B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR101352936B1 (ko) 액정 표시 장치
KR20110078710A (ko) 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061106

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111107

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061106

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130903

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130925

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200814

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230816

Start annual number: 11

End annual number: 11