[go: up one dir, main page]

KR20070081146A - Manufacturing method of substrate for display device - Google Patents

Manufacturing method of substrate for display device Download PDF

Info

Publication number
KR20070081146A
KR20070081146A KR1020060012810A KR20060012810A KR20070081146A KR 20070081146 A KR20070081146 A KR 20070081146A KR 1020060012810 A KR1020060012810 A KR 1020060012810A KR 20060012810 A KR20060012810 A KR 20060012810A KR 20070081146 A KR20070081146 A KR 20070081146A
Authority
KR
South Korea
Prior art keywords
layer
etching
molybdenum
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060012810A
Other languages
Korean (ko)
Inventor
이제훈
김도현
정창오
김주한
배양호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060012810A priority Critical patent/KR20070081146A/en
Publication of KR20070081146A publication Critical patent/KR20070081146A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시장치용 기판의 제조방법에 관한 것으로 절연기판 상에 게이트 배선을 형성하는 단계와; 상기 게이트 배선 상에 게이트 절연막, 반도체층 및 저항접촉층을 형성하는 단계와; 상기 저항접촉층 상에 구리층을 포함하는 데이터 금속층을 형성하는 단계와; 상기 데이터 금속층 상에 제1두께를 갖는 제1영역, 상기 제1두께보다 작은 제2두께를 갖는 제2영역 및 상기 제2두께보다 작은 제3두께를 갖는 제3영역을 포함하는 감광막을 형성하는 단계와; 상기 제3영역의 상기 데이터 금속층을 제1 식각하여 제거하는 단계와; 상기 제1식각 후 상기 데이터 금속층을 산소 플라즈마 처리하는 단계와; 상기 제3영역의 상기 반도체층 및 저항접촉층을 제2식각하여 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 반도체층 식각에 의하여 데이터 배선층이 부식되는 문제가 감소한 표시장치용 기판의 제조방법이 제공된다.The present invention relates to a method for manufacturing a substrate for a display device, comprising the steps of: forming a gate wiring on an insulating substrate; Forming a gate insulating film, a semiconductor layer, and an ohmic contact layer on the gate wiring; Forming a data metal layer including a copper layer on the ohmic contact layer; Forming a photoresist film including a first region having a first thickness, a second region having a second thickness smaller than the first thickness, and a third region having a third thickness smaller than the second thickness, on the data metal layer Steps; First etching and removing the data metal layer of the third region; Oxygen plasma treating the data metal layer after the first etching; And removing the semiconductor layer and the ohmic contact layer in the third region by second etching. As a result, a method of manufacturing a substrate for a display device in which a problem of corrosion of a data wiring layer due to etching of a semiconductor layer is reduced is provided.

Description

표시장치용 기판의 제조방법{MANUFACTURING METHOD OF SUBSTRATE FOR DISPLAY DEVICE}Manufacturing Method of Substrate for Display Device {MANUFACTURING METHOD OF SUBSTRATE FOR DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 표시장치용 기판의 평면도,1 is a plan view of a substrate for a display device according to an embodiment of the present invention;

도 2는 도 1의 Ⅱ-Ⅱ를 따라 도시한 단면도,FIG. 2 is a cross-sectional view taken along II-II of FIG. 1;

도 3은 도 1의 Ⅲ-Ⅲ을 따라 도시한 단면도,3 is a cross-sectional view taken along line III-III of FIG. 1;

도 4a 내지 도 12b는 본 발명의 일 실시예에 따른 표시장치용 기판의 제조과정을 나타내는 단면도이다.4A to 12B are cross-sectional views illustrating a manufacturing process of a substrate for a display device according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

22 : 게이트선 26:게이트 전극 22: gate line 26: gate electrode

42, 48 : 반도체층 55, 56, 58 : 저항접촉층42, 48: semiconductor layer 55, 56, 58: ohmic contact layer

62 : 데이터선 65 : 소스 전극62: data line 65: source electrode

66 : 드레인 전극66: drain electrode

본 발명은 표시장치용 기판의 제조방법에 관한 것으로서, 더 상세하게는 반도체층 및 데이터 금속층을 단일의 마스크를 사용하여 형성하는 표시장치용 기판의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a display device substrate, and more particularly, to a method for manufacturing a display device substrate in which a semiconductor layer and a data metal layer are formed using a single mask.

최근 액정표시장치, 플라즈마 디스플레이 장치, 유기전계발광장치 및 전기영동표시장치와 같은 평판표시장치가 많이 사용되고 있다.Recently, a flat panel display such as a liquid crystal display, a plasma display, an organic light emitting display, and an electrophoretic display has been widely used.

이들 평판표시장치의 대부분은 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판을 포함하고 있다. 각 화소는 박막트랜지스터에 의해 개별적으로 구동하면서 화면을 형성하게 된다. Most of these flat panel display devices include a thin film transistor substrate on which a thin film transistor is formed. Each pixel is driven by a thin film transistor to form a screen.

박막트랜지스터 기판에는 신호선, 반도체층, 절연막 등이 형성되어 있으며 이들은 사진식각 공정을 통해 패터닝되어 있다. 사진 식각 공정은 감광막 도포, 노광, 현상, 식각, 세정 등의 복잡한 공정을 거치기 때문에 사진 식각 공정 수(마스크 수)를 줄이기 위한 노력이 행해지고 있다.Signal lines, semiconductor layers, insulating films, and the like are formed on the thin film transistor substrate, and they are patterned through a photolithography process. Since the photolithography process undergoes complex processes such as photoresist coating, exposure, development, etching, and cleaning, efforts have been made to reduce the number of photolithography processes (mask number).

그런데 마스크 수를 줄이는 공정에서 반도체층의 식각 과정 중 데이터 금속층이 부식되는 문제가 있다.However, in the process of reducing the number of masks, there is a problem that the data metal layer is corroded during the etching of the semiconductor layer.

따라서 본발명의 목적은 반도체층 식각에 의하여 데이터 금속층이 부식되는 문제가 감소한 표시장치용 기판의 제조방법을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a method for manufacturing a substrate for a display device, in which a problem that the data metal layer is corroded by etching the semiconductor layer is reduced.

상기의 목적은 절연기판 상에 게이트 배선을 형성하는 단계와; 상기 게이트 배선 상에 게이트 절연막, 반도체층 및 저항접촉층을 형성하는 단계와; 상기 저항접촉층 상에 구리층을 포함하는 데이터 금속층을 형성하는 단계와; 상기 데이터 금속층 상에 제1두께를 갖는 제1영역, 상기 제1두께보다 작은 제2두께를 갖는 제2영 역 및 상기 제2두께보다 작은 제3두께를 갖는 제3영역을 포함하는 감광막을 형성하는 단계와; 상기 제3영역의 상기 데이터 금속층을 제1 식각하여 제거하는 단계와; 상기 제1식각 후 상기 데이터 금속층을 산소 플라즈마 처리하는 단계와; 상기 제3영역의 상기 반도체층 및 저항접촉층을 제2식각하여 제거하는 단계를 포함하는 표시장치용 기판의 제조방법에 의하여 달성된다.The object is to form a gate wiring on an insulating substrate; Forming a gate insulating film, a semiconductor layer, and an ohmic contact layer on the gate wiring; Forming a data metal layer including a copper layer on the ohmic contact layer; Forming a photoresist film on the data metal layer including a first region having a first thickness, a second region having a second thickness smaller than the first thickness, and a third region having a third thickness smaller than the second thickness Making a step; First etching and removing the data metal layer of the third region; Oxygen plasma treating the data metal layer after the first etching; The semiconductor layer and the ohmic contact layer of the third region is achieved by a method of manufacturing a substrate for a display device comprising the step of removing by etching.

상기 제2식각 후, 상기 제2영역의 상기 데이터 금속층을 제3식각하여 제거하는 단계와; 상기 제2영역의 상기 반도체층의 일부 및 상기 저항접촉층을 제4식각하여 제거하는 단계를 더 포함하는 것이 바람직하다. After the second etching, removing the data metal layer of the second region by third etching; The method may further include removing a portion of the semiconductor layer and the ohmic contact layer in the second region by fourth etching.

상기 제3식각 후에, 상기 데이터 금속층을 산소 플라즈마 처리하는 단계를 더 포함하는 것이 바람직하다. After the third etching, the method may further include oxygen plasma treatment of the data metal layer.

상기 제2식각에서, 상기 반도체층은 SF6를 포함하는 제1가스를 이용하여 플라즈마 식각하는 것이 바람직하다.In the second etching, the semiconductor layer may be plasma-etched using a first gas including SF 6 .

상기 제1가스는 SF6+HCl+He+O2 또는 SF6+Cl2+He+O2인 것이 바람직하다. The first gas is preferably SF 6 + HCl + He + O 2 or SF 6 + Cl 2 + He + O 2 .

상기 제2식각에서, 상기 저항접촉층은 CF4를 포함하는 제2가스를 이용하여 플라즈마 식각하는 것이 바람직하다. In the second etching, the ohmic contact layer is preferably plasma-etched using a second gas containing CF 4 .

상기 제2가스는 CF4+HCl+He인 것이 바람직하다. The second gas is preferably CF 4 + HCl + He.

상기 제3식각은 습식 식각인 것이 바람직하다. The third etching is preferably wet etching.

상기 데이터 금속층은 몰리브덴층, 몰리브덴합금층, 구리 질화물층, 구리 산화물층, 구리 질산화물층 중 적어도 어느 하나를 더 포함하는 것이 바람직하다. The data metal layer preferably further includes at least one of a molybdenum layer, a molybdenum alloy layer, a copper nitride layer, a copper oxide layer, and a copper nitride oxide layer.

상기 몰리브덴합금층은, 몰리브덴-티타늄(Ti)합금층, 몰리브덴-지르코늄(Zr)합금층, 몰리브덴-텅스텐(W)합금층, 몰리브덴-네오븀(Nb)합금층 및 몰리브덴-탄탈(Ta)합금층 중 어느 하나인 것이 바람직하다.The molybdenum alloy layer may include a molybdenum-titanium (Ti) alloy layer, a molybdenum-zirconium (Zr) alloy layer, a molybdenum-tungsten (W) alloy layer, a molybdenum-neobium (Nb) alloy layer, and a molybdenum-tantalum (Ta) alloy It is preferably one of the layers.

상기 제1영역은 상기 제2영역을 사이에 두고 한 쌍으로 마련되는 것이 바람직하다.Preferably, the first region is provided in pairs with the second region therebetween.

상기 저항접촉층과 상기 데이터 금속층은 서로 겹쳐지도록 패터닝되는 것이 바람직하다. Preferably, the ohmic contact layer and the data metal layer are patterned to overlap each other.

이하에서는 본 발명에 따른 표시장치용 기판의 제조방법을 실시예를 통하여 설명한다. 이하에서 설명하는 표시장치용 기판에는 박막트랜지스터가 형성되어 있으며, 표시장치용 기판은 액정표시장치, 유기전계발광장치(OLED), 전기영동표시장치(EPD)와 같은 다양한 표시장치에 사용될 수 있다.Hereinafter, a method of manufacturing a display device substrate according to the present invention will be described by way of examples. A thin film transistor is formed on the substrate for a display device described below, and the substrate for the display device may be used in various display devices such as a liquid crystal display, an organic light emitting display (OLED), and an electrophoretic display (EPD).

설명에서‘상에’또는‘위에’는 두 층(막) 간에 다른 층(막)이 개재되거나 개재되지 않는 것을 의미하며,‘바로 위에’는 두 층(막)이 서로 접촉하고 있음을 나타낸다.In the description, 'on' or 'on' means that another layer (membrane) is interposed or not interposed between the two layers (membrane).

도 1은 본 발명의 일 실시예에 따른 표시장치용 기판의 평면도, 도 2는 도 1의 Ⅱ-Ⅱ를 따라 도시한 단면도, 도 3은 도 1의 Ⅲ-Ⅲ을 따라 도시한 단면도 그리고 도 4a 내지 도 12b는 본 발명의 일 실시예에 따른 표시장치용 기판의 제조과정을 나타내는 단면도이다.1 is a plan view of a substrate for a display device according to an exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view taken along II-II of FIG. 1, FIG. 3 is a cross-sectional view taken along III-III of FIG. 1, and FIG. 4A. 12B are cross-sectional views illustrating a manufacturing process of a substrate for a display device according to an exemplary embodiment of the present invention.

절연기판(10) 위에는 게이트 배선(22, 24, 26)이 형성되어 있다. 게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22) 및 게이트선(22)에 연결 되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.　여기서 게이트선(22)의 한 쪽 끝 부분인 게이트 패드(24)는 외부 회로와의 연결을 위하여 폭이 확장되어 있다.Gate wirings 22, 24, and 26 are formed on the insulating substrate 10. The gate lines 22, 24, and 26 include a gate line 22 extending in the horizontal direction and a gate electrode 26 of the thin film transistor connected to the gate line 22. Here, the gate pad 24, which is one end of the gate line 22, is extended in width for connection with an external circuit.

또한, 절연 기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체(64)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.　유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.In addition, the storage electrode line 28 is formed on the insulating substrate 10 in parallel with the gate line 22. The storage electrode line 28 overlaps with the conductor 64 for the storage capacitor connected to the pixel electrode 82 to be described later to form a storage capacitor which improves charge storage capability of the pixel. The pixel electrode 82 and the gate line (to be described later) It may not be formed if the holding capacity resulting from the overlap of 22) is sufficient. The same voltage as that of the common electrode of the upper substrate is usually applied to the storage electrode line 28.

게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 유지 전극선(28)을 덮고 있다.A gate insulating film 30 made of silicon nitride (SiNx) is formed on the gate wirings 22, 24, 26 and the storage electrode line 28 to cover the gate wirings 22, 24, 26 and the storage electrode line 28. .

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(42, 48)이 형성되어 있으며, 반도체 층(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항 접촉층(55, 56, 58)이 형성되어 있다.On the gate insulating film 30, semiconductor layers 42 and 48 made of a semiconductor such as hydrogenated amorphous silicon are formed, and on the semiconductor layers 42 and 48, n-type impurities such as phosphorus (P) have a high concentration. An ohmic contact layer 55, 56, 58 made of amorphous silicon doped with is formed.

저항 접촉층(55, 56, 58) 위에는 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 있으며 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68)를 가지는 데이터선(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체(64) 또한 형성하지 않는다.Data wires 62, 64, 65, 66, and 68 are formed on the ohmic contact layers 55, 56, and 58. FIG. The data lines 62, 64, 65, 66, and 68 are formed in the vertical direction and have data lines 62 and data lines 62 connected to one end and having a data pad 68 for receiving an image signal from the outside. And a data line portion 62, 68, 65 made of a source electrode 65 of the thin film transistor, which is a branch of, and separated from the data line portions 62, 68, 65, and a channel of the gate electrode 26 or the thin film transistor. The capacitor C also includes the drain electrode 66 of the thin film transistor positioned on the opposite side of the source electrode 65 and the storage capacitor conductor 64 positioned on the storage electrode line 28. When the storage electrode line 28 is not formed, the storage capacitor conductor 64 is also not formed.

데이터 배선(62, 64, 65, 66, 68)은 구리층을 포함하며, 단일층, 이중층, 삼중층, 사중층 중 어느 하나일 수 있다. 구리층 외의 다른 금속층은 몰리브덴층, 몰리브덴합금층, 구리 질화물층, 구리 산화물층, 구리 질산화물층 중에서 선택될 수 있으며, 몰리브덴합금층은, 몰리브덴-티타늄(Ti)합금층, 몰리브덴-지르코늄(Zr)합금층, 몰리브덴-텅스텐(W)합금층, 몰리브덴-네오븀(Nb)합금층 및 몰리브덴-탄탈(Ta)합금층 중 어느 하나일 수 있다. 데이터 배선(62, 64, 65, 66, 68)은 동일한 식각액에 의해 식각될 수 있도록 구성되는 것이 바람직하다.The data lines 62, 64, 65, 66, and 68 include a copper layer, and may be any one of a single layer, a double layer, a triple layer, and a quad layer. The metal layer other than the copper layer may be selected from a molybdenum layer, a molybdenum alloy layer, a copper nitride layer, a copper oxide layer, and a copper nitrate layer, and the molybdenum alloy layer may include a molybdenum-titanium (Ti) alloy layer and molybdenum-zirconium (Zr). The alloy layer, molybdenum-tungsten (W) alloy layer, molybdenum-nebium (Nb) alloy layer and molybdenum- tantalum (Ta) alloy layer may be any one. The data lines 62, 64, 65, 66, and 68 are preferably configured to be etched by the same etchant.

저항접촉층(55, 56, 58)은 그 하부의 반도체층(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다.　즉, 데이터선부 저항 접촉층(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 저항 접촉층(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 저항 접촉층(58)은 유지 축전기용 도전체(64)와 동일하다.The ohmic contacts 55, 56, and 58 lower the contact resistance between the semiconductor layers 42 and 48 below and the data wires 62, 64, 65, 66, and 68 above them. It has exactly the same form as (62, 64, 65, 66, 68). That is, the data line resistive contact layer 55 is the same as the data line portions 62, 68, and 65, and the resistive contact layer 56 for the drain electrode is the same as the drain electrode 66, and the resistive contact layer for the storage capacitor ( 58 is the same as the conductor 64 for the storage capacitor.

한편, 반도체층(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항 접촉층(55, 56, 58)과 동일한 모양을 하고 있 다. 구체적으로는, 유지 축전기용 반도체층(48)과 유지 축전기용 도전체(64) 및 유지 축전기용 저항 접촉층(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 층(42)은 데이터 배선 및 저항 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 저항 접촉층(55)과 드레인 전극용 저항 접촉층(56)도 분리되어 있으나, 박막 트랜지스터용 반도체층(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. The semiconductor layers 42 and 48 have the same shape as the data lines 62, 64, 65, 66, and 68 and the ohmic contacts 55, 56, and 58 except for the channel portion C of the thin film transistor. have. Specifically, the semiconductor capacitor layer 48 for the storage capacitor, the conductor 64 for the storage capacitor, and the resistance contact layer 58 for the storage capacitor have the same shape, but the semiconductor layer 42 for the thin film transistor has the data wiring and the resistance contact. Slightly different from the rest of the layer pattern. That is, in the channel portion C of the thin film transistor, the data line portions 62, 68, and 65, in particular, the source electrode 65 and the drain electrode 66 are separated, and the data line resistance contact layer 55 and the drain electrode resistance are separated. Although the contact layer 56 is also separated, the semiconductor layer 42 for thin film transistors is connected here without disconnection to create a channel of the thin film transistor.

데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막)으로 이루어진 보호막(71)이 형성되어 있다.On the data lines 62, 64, 65, 66 and 68, an a-Si: C: O film or a-Si: O: F film (low dielectric constant CVD) deposited by silicon nitride or plasma enhanced chemical vapor deposition (PECVD) method Film) is formed.

보호막(71) 상부에는 유기막(75)이 형성되어 있다. 유기막(75)은BCB(benzocyclobutene)계열, 올레핀 계열, 아크릴 수지(acrylic resin)계열, 폴리 이미드(polyimide)계열, 테프론계열, 사이토프(cytop), PFCB (perfluorocyclobutane) 중 어느 하나로 이루어질 수 있으며 두께는 1㎛ 내지 5㎛일 수 있다.The organic layer 75 is formed on the passivation layer 71. The organic layer 75 may be formed of any one of BCB (benzocyclobutene) series, olefin series, acrylic resin series, polyimide series, Teflon series, cytotop, and PFCB (perfluorocyclobutane). The thickness may be 1 μm to 5 μm.

유기막(75)은 보호막(71)과 함께 드레인 전극(66), 데이터 패드(68) 및 유지 축전기용 도전체(64)를 드러내는 접촉구(76, 78, 72)를 가지고 있으며, 또한 게이트 절연막(30) 및 보호막(71)과 함께 게이트선 패드(24)를 드러내는 접촉구(74)를 가지고 있다.The organic film 75 has, together with the protective film 71, contact holes 76, 78, 72 exposing the drain electrode 66, the data pad 68 and the conductor 64 for the storage capacitor. The contact hole 74 which exposes the gate line pad 24 with the 30 and the protective film 71 is provided.

유기막(75) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다.　화소 전극(82)은 ITO 또는 IZO(indium tin oxide) 따위의 투명전도 물질로 만들어지며, 접촉구(76)를 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.　또한 화소 전극(82)은 접촉구(72)를 통하여 유지 축전기용 도전체(64)와도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트선 패드(24) 및 데이터 패드(68) 위에는 접촉구(74, 78)를 통하여 각각 이들과 연결되는 접촉 보조 부재(86, 88)가 형성되어 있다. 이 접촉 보조 부재(86, 88)는 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드(24, 68)를 보호하는 역할을 하며 역시 투명전도막으로 형성되어 있다.On the organic layer 75, a pixel electrode 82 is formed which receives an image signal from a thin film transistor and generates an electric field together with the electrodes of the upper plate. The pixel electrode 82 is made of a transparent conductive material such as ITO or indium tin oxide (IZO), and is physically and electrically connected to the drain electrode 66 through the contact hole 76 to receive an image signal. The pixel electrode 82 also overlaps with the neighboring gate line 22 and the data line 62 to increase the aperture ratio, but may not overlap. The pixel electrode 82 is also connected to the storage capacitor conductor 64 through the contact hole 72 to transmit an image signal to the conductor pattern 64. On the other hand, contact auxiliary members 86 and 88 are formed on the gate line pad 24 and the data pad 68 through the contact holes 74 and 78, respectively. The contact auxiliary members 86 and 88 complement the adhesion between the pads 24 and 68 and the external circuit device and protect the pads 24 and 68, and are also formed of a transparent conductive film.

일 실시예에 따른 표시장치용 기판의 제조방법을 살펴보면, 먼저 도 4a 및 도 4b와 같이 게이트 금속층을 증착하고 패터닝하여 게이트선(22), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다. 이때, 외부 회로와 연결되는 게이트 패드(24)는 폭이 확장되어 있다. Referring to a method of manufacturing a substrate for a display device according to an embodiment, first, as shown in FIGS. 4A and 4B, a gate metal layer is deposited and patterned to form a gate line and a storage electrode line including the gate line 22 and the gate electrode 26. 28). In this case, the width of the gate pad 24 connected to the external circuit is extended.

다음, 도 5a 및 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 저항 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å 500 Å 내지 2,000 Å 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 데이터 배선을 형성하기 위해 데이터 금속층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.Next, as shown in FIGS. 5A and 5B, the gate insulating film 30, the semiconductor layer 40, and the ohmic contact layer 50 made of silicon nitride are respectively 1,500 kV to 5,000 kV to 500 kV using chemical vapor deposition. Continuous deposition is performed at a thickness of 2,000 kPa to 300 kPa to 600 kPa, and then a data metal layer 60 is formed to form a data line, and then a photosensitive film 110 is applied thereon to a thickness of 1 m to 2 m.

데이터 금속층(60)은 구리층을 포함하며, 단일층, 이중층, 삼중층, 사중층 중 어느 하나일 수 있다. 구리층 외의 다른 금속층은 몰리브덴층, 몰리브덴합금층, 구리 질화물층, 구리 산화물층, 구리 질산화물층 중에서 선택될 수 있으며, 몰리브덴합금층은, 몰리브덴-티타늄(Ti)합금층, 몰리브덴-지르코늄(Zr)합금층, 몰리브덴-텅스텐(W)합금층, 몰리브덴-네오븀(Nb)합금층 및 몰리브덴-탄탈(Ta)합금층 중 어느 하나일 수 있다.The data metal layer 60 may include a copper layer and may be any one of a single layer, a double layer, a triple layer, and a quad layer. The metal layer other than the copper layer may be selected from a molybdenum layer, a molybdenum alloy layer, a copper nitride layer, a copper oxide layer, and a copper nitrate layer, and the molybdenum alloy layer may include a molybdenum-titanium (Ti) alloy layer and molybdenum-zirconium (Zr). The alloy layer, molybdenum-tungsten (W) alloy layer, molybdenum-nebium (Nb) alloy layer and molybdenum- tantalum (Ta) alloy layer may be any one.

그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 6a 및 6b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다.　이때, 감광막 패턴(112, 114) 중에서 박막트랜지스터의 채널부(C, 제2영역), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A, 제1영역), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B, 제3영역)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며 예를 들면, 4,000 Å이하인 것이 좋다. Thereafter, the photosensitive film 110 is irradiated with light through a mask and then developed to form photosensitive film patterns 112 and 114 as shown in FIGS. 6A and 6B. In this case, among the photoresist patterns 112 and 114, the channel portion C (the second region) of the thin film transistor, that is, the first portion 114 positioned between the source electrode 65 and the drain electrode 66, is the data wiring portion A. FIG. , The first region), that is, the thickness is smaller than the second portion 112 positioned at the portion where the data lines 62, 64, 65, 66, and 68 are to be formed, and the photoresist of the other portion (B, third region) is formed. Remove all. At this time, the ratio of the thickness of the photoresist film 114 remaining in the channel portion C to the thickness of the photoresist film 112 remaining in the data wiring portion A should be different depending on the process conditions in the etching process described later. It is preferable that the thickness of the first portion 114 is 1/2 or less of the thickness of the second portion 112, for example, 4,000 kPa or less.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다. As such, there may be various methods of varying the thickness of the photoresist film according to the position. In order to control the light transmittance in the A region, a slit or lattice-shaped pattern is mainly formed or a translucent film is used.

이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이 용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다. At this time, the line width of the pattern located between the slits or the interval between the patterns, that is, the width of the slits is preferably smaller than the resolution of the exposure machine used during exposure, in the case of using a translucent film in order to control the transmittance when manufacturing a mask Thin films having different transmittances or thin films having different thicknesses may be used.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해 되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해 되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해 되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해 되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다.　 이때, 노광 시간을 길게 하면 모든 고분자 분자들이 분해 되므로 그렇게 되지 않도록 해야 한다. When the light is irradiated to the photosensitive film through such a mask, the polymers are completely decomposed at the part directly exposed to the light, and the polymers are not completely decomposed because the amount of light is small at the part where the slit pattern or the translucent film is formed. In the area covered by, the polymer is hardly decomposed. Subsequently, when the photoresist film is developed, only a portion where the polymer molecules are not decomposed is left, and a thin photoresist film may be left at a portion where the light is not irradiated at a portion less irradiated with light. In this case, if the exposure time is extended, all the polymer molecules are decomposed, so it should not be so.

이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고, 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다. This thin photoresist film 114 is developed using a photoresist film made of a reflowable material and exposed with a conventional mask that is divided into a part that can completely transmit light and a part that can not completely transmit light. It may be formed by reflowing a portion of the photosensitive film to a portion where the photosensitive film does not remain.

이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 데이터 금속층(60), 저항 접촉층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.Subsequently, etching is performed on the photoresist pattern 114 and the underlying layers, that is, the data metal layer 60, the ohmic contact layer 50, and the semiconductor layer 40. In this case, the data line and the lower layer of the data line remain in the data wiring portion A, and only the semiconductor layer should remain in the channel portion C, and the upper three layers 60, 50, 40 must be removed to expose the gate insulating film 30.

먼저, 도 7a 및 7b에 도시한 것처럼, 기타 부분(B)에 노출되어 있는 데이터 금속층(60)을 제거하여 그 하부의 저항접촉층(50)을 노출시킨다.　이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 금속층(60)은 식각되고 감광막패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다.　그러나 건식식각의 경우 데이터 금속층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 데이터 금속층(60)이 드러나는 일이 생기지 않도록 한다.First, as shown in FIGS. 7A and 7B, the data metal layer 60 exposed to the other portion B is removed to expose the lower ohmic contact layer 50. In this process, both a dry etching method and a wet etching method may be used. In this case, the data metal layer 60 may be etched and the photoresist patterns 112 and 114 may be hardly etched. However, in the case of dry etching, since it is difficult to find a condition in which only the data metal layer 60 is etched and the photoresist patterns 112 and 114 are not etched, the photoresist patterns 112 and 114 may also be etched together. In this case, the thickness of the first portion 114 is thicker than that of the wet etching so that the first portion 114 is removed in this process so that the lower data metal layer 60 is not exposed.

이렇게 하면, 도 8a 및 도 8b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(A)의 데이터 금속층, 즉 소스/드레인용 데이터 금속층(67)과 유지 축전기용 도전체(64)만이 남고 기타 부분(B)의 데이터 금속층(60)은 모두 제거되어 그 하부의 저항 접촉층(50)이 드러난다.　이 때 남은 데이터 금속층(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다.　또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다. In this way, as shown in FIGS. 8A and 8B, only the data metal layer of the channel portion C and the data wiring portion A, that is, the data metal layer 67 for the source / drain and the conductor 64 for the storage capacitor are left. The data metal layer 60 in part B is all removed to reveal the underlying ohmic contact layer 50. The remaining data metal layers 67 and 64 have the same shape as the data lines 62, 64, 65, 66 and 68 except that the source and drain electrodes 65 and 66 are connected without being separated. In addition, when dry etching is used, the photoresist patterns 112 and 114 are also etched to a certain thickness.

이렇게 기타 부분(B)의 데이터 금속층(60)을 제거한 뒤, 남은 데이터 금속층(64, 67)에 대하여 산소 플라즈마 처리를 실시한다. 산소 플라즈마에 의해 남은 데이터 금속층(64, 67)의 측면에서는 각각 구리 산화물을 포함하는 금속 산화물층(64a, 67a)이 형성된다. 데이터 금속층(64, 67)이 구리층 외에 다른 층을 포함하고 있다면, 다른 층의 측면에서는 해당 금속의 산화물층이 형성된다. 예를 들어 몰리브덴층을 더 포함하고 있다면, 산소 플라즈마 처리에 의해 몰리브덴 산화물층이 형성된다.After the data metal layer 60 of the other portion B is removed as described above, oxygen plasma treatment is performed on the remaining data metal layers 64 and 67. On the side of the data metal layers 64 and 67 remaining by the oxygen plasma, metal oxide layers 64a and 67a each containing copper oxide are formed. If the data metal layers 64 and 67 include layers other than the copper layer, an oxide layer of the metal is formed on the side of the other layer. For example, if the molybdenum layer is further included, the molybdenum oxide layer is formed by oxygen plasma treatment.

이어, 도 9a 및 9b에 도시한 바와 같이, 기타 부분(B)의 노출된 저항접촉층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 저항 접촉층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다.　Next, as shown in FIGS. 9A and 9B, the exposed ohmic contact layer 50 of the other portion B and the semiconductor layer 40 beneath it, together with the first portion 114 of the photosensitive film, are subjected to a dry etching method. Remove at the same time. In this case, the photoresist patterns 112 and 114, the ohmic contact layer 50, and the semiconductor layer 40 (the semiconductor layer and the intermediate layer have almost no etching selectivity) are simultaneously etched, and the gate insulating layer 30 is not etched. It is preferable that the etching is performed under the conditions, and in particular, it is preferable that the etching ratios of the photoresist patterns 112 and 114 and the semiconductor layer 40 are almost the same.

저항접촉층(50) 및 그 하부의 반도체층(40)은 플라즈마를 이용하여 식각된다. 반도체층(40)의 식각에 사용되는 가스는 SF6+HCl+He+O2 또는 SF6+Cl2+He+O2일 수 있으며, 저항접촉층(40)의 식각에 사용되는 가스는 CF4+HCl+He일 수 있다.The ohmic contact layer 50 and the semiconductor layer 40 below it are etched using plasma. Gas used for etching the semiconductor layer 40 may be SF 6 + HCl + He + O 2 or SF 6 + Cl 2 + He + O 2 , the gas used for etching the ohmic contact layer 40 is CF It can be 4 + HCl + He.

반도체층(40)의 식각에 사용되는 SF6, HCl, Cl2 등은 구리와 반응하여 CuF2, CuF, CuCl2, CuCl등을 형성한다. 이러한 물질의 녹는 점은 각각 950℃, 908℃, 620℃, 430℃ 로서 건식 식각 도중에 기화되지 않고 부식 부산물로 배선주변을 오염시키게 된다. 한편 저항 접촉층(50)의 식각에 있어서는 구리의 부식이 심각하지 않은데, 이는 CF4는 구리층을 부식시켜 Cu-C결합을 형성하기 어렵기 때문이다.SF 6 , HCl, Cl 2 , and the like used for etching the semiconductor layer 40 react with copper to form CuF 2 , CuF, CuCl 2 , CuCl, and the like. The melting points of these materials are 950 ° C, 908 ° C, 620 ° C, and 430 ° C, respectively, which do not vaporize during dry etching and contaminate the wiring around with corrosion by-products. In the etching of the ohmic contact layer 50, the corrosion of copper is not serious, since CF 4 hardly corrodes the copper layer to form Cu—C bonds.

본 실시예에서는 도 9a에 나타낸 바와 같이 반도체층(40) 식각 시에 데이터 배선층(64, 67)의 측면은 금속 산화물층(64a, 67a)으로 덮여 있다. 따라서 SF6, HCl, Cl2 등과 구리와의 직접 접촉이 방지되고, 구리의 부식 부산물이 발생하지 않는다.In the present embodiment, as shown in FIG. 9A, the side surfaces of the data wiring layers 64 and 67 are covered with the metal oxide layers 64a and 67a during the etching of the semiconductor layer 40. Therefore, direct contact with SF 6 , HCl, Cl 2 and the like is prevented, and corrosion by-products of copper do not occur.

이렇게 하면, 도 9a 및 9b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 데이터 금속층(67)이 드러나고, 기타 부분(B)의 저항접촉층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(C)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.　또한, 이 단계에서 반도체층(42, 48)이 완성된다.　도면 부호 57과 58은 각각 소스/드레인용 데이터 금속층(67) 하부의 저항 접촉층과 유지 축전기용 도전체(64) 하부의 저항접촉층을 가리킨다. This removes the first portion 114 of the channel portion C, revealing the source / drain data metal layer 67, as shown in FIGS. 9A and 9B, and the ohmic contact layer 50 of the other portion B. ) And the semiconductor layer 40 are removed to expose the gate insulating film 30 below. On the other hand, since the second portion 112 of the data line portion C is also etched, the thickness becomes thin. In this step, the semiconductor layers 42 and 48 are completed. Reference numerals 57 and 58 denote the resistive contact layer below the data metal layer 67 for the source / drain and the resistive contact layer below the conductor 64 for the storage capacitor, respectively.

한편 데이터 금속층(64, 67)에 대한 산소 플라즈마 처리과정 중에 채널부(C)의 제1부분(114)이 제거될 수도 있다.Meanwhile, the first portion 114 of the channel portion C may be removed during the oxygen plasma treatment of the data metal layers 64 and 67.

이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 데이터 금속층(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.Subsequently, ashing of the photoresist film remaining on the surface of the source / drain data metal layer 67 of the channel part C is removed.

다음, 도 10a 및 10b에 도시한 바와 같이 채널부(C)의 소스/드레인용 데이터 금속층(67) 및 그 하부의 소스/드레인용 저항 접촉층(57)을 식각하여 제거한다.　Next, as illustrated in FIGS. 10A and 10B, the source / drain data metal layer 67 of the channel portion C and the source / drain resistive contact layer 57 under the etch are removed by etching.

이 때 소스/드레인용 데이터 금속층(67)은 습식 식각을 통해 제거되며, 이 과정에서 금속 산화물층(64a, 67a)이 제거된다. 소스/드레인용 저항 접촉층(57)에 대한 식각은 설명한 바와 같이 건식식각을 통해 이루어진다.At this time, the data metal layer 67 for the source / drain is removed through wet etching, and the metal oxide layers 64a and 67a are removed in the process. Etching the resistive contact layer 57 for the source / drain is via dry etching as described.

한편 실시예와 달리 소스/드레인용 데이터 금속층(67)에 대한 식각은 건식 식각으로 이루어질 수 있다. 이 경우 금속 산화물층(64a, 67a)은 표시장치용 기판에 계속 남아있거나, 이후의 다른 공정에서 제거될 수 있다.Unlike the embodiment, the etching of the data metal layer 67 for the source / drain may be performed by dry etching. In this case, the metal oxide layers 64a and 67a may remain on the substrate for the display device or may be removed in a subsequent process.

또한 실시예와 달리 소스/드레인용 데이터 금속층(67)의 습식식각 후에, 다시 산소 플라즈마 처리하여 데이터 금속층(64, 67)에 금속산화물층을 형성하는 것도 가능하다.Unlike the embodiment, after the wet etching of the source / drain data metal layer 67, the metal oxide layers may be formed on the data metal layers 64 and 67 by oxygen plasma treatment.

소스/드레인용 저항 접촉층(57)에 대한 종료점을 찾기 용이하지 않기 때문에 도 10b에 도시한 것처럼 반도체층(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다.　이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다. Since the end point for the source / drain resistive contact layer 57 is not easy to find, a portion of the semiconductor layer 42 may be removed to reduce the thickness as shown in FIG. 10B, and the second portion 112 of the photoresist pattern may be reduced. Also etched to a certain thickness at this time. At this time, the etching must be performed under the condition that the gate insulating film 30 is not etched, and the photoresist film is not exposed so that the second portion 112 is etched so that the data lines 62, 64, 65, 66, and 68 underneath are not exposed. It is a matter of course that the pattern is thick.

이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 저항 접촉층(55, 56, 58)이 완성된다. In this way, the source electrode 65 and the drain electrode 66 are separated, thereby completing the data lines 62, 64, 65, 66, and 68 and the ohmic contacts 55, 56, and 58 under the data lines.

이 후 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다.　그러나 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 데이터 금속층(67)을 제거한 후 그 밑의 저항 접촉층(57)을 제거하기 전에 이루어질 수도 있다. Thereafter, the photosensitive film second portion 112 remaining in the data wiring portion A is removed. However, the removal of the second portion 112 may be performed after removing the channel metal C source / drain data metal layer 67 and before removing the resistive contact layer 57 thereunder.

다음으로, 도 11a 및 도 11b에서 보는 바와 같이, 보호막(70)과 유기층(75)을 형성한다. 유기층(75)은 보호막(70)상에 유기코팅층을 형성한 후 노광 및 현상을 통해 형성할 수 있다.Next, as shown in FIGS. 11A and 11B, the protective film 70 and the organic layer 75 are formed. The organic layer 75 may be formed through exposure and development after forming an organic coating layer on the passivation layer 70.

유기막(75)에는 각각 드레인 전극(66), 게이트 패드(24), 데이터 패드(68), 유지 축전기용 도전체(64)에 대응하는 유기막 접촉구(76a, 74a, 78a, 72a)가 형성되어 있다.The organic film contact holes 76a, 74a, 78a, and 72a corresponding to the drain electrode 66, the gate pad 24, the data pad 68, and the storage capacitor conductor 64 are respectively formed in the organic film 75. Formed.

이어 도 12a 및 도 12b와 같이 유기막(75)을 마스크로 사용하여 유기막 접촉구(76a, 74a, 78a, 72a) 하부의 보호막(71) 그리고/또는 게이트 절연막(30)을 식각하여 접촉구(76, 74, 78, 72)를 형성한다. 12A and 12B, the protective layer 71 and / or the gate insulating layer 30 under the organic layer contact holes 76a, 74a, 78a, and 72a may be etched using the organic layer 75 as a mask. (76, 74, 78, 72).

마지막으로, 도 2 및 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(66) 및 유지 축전기용 도전체(64)와 연결된 화소 전극(82), 게이트선 패드(24)와 연결된 게이트 접촉 보조 부재(86) 및 데이터 패드(68)와 연결된 데이터 접촉 보조 부재(88)를 형성한다.Lastly, as shown in FIGS. 2 and 3, a pixel connected to the drain electrode 66 and the storage capacitor conductor 64 by depositing and photolithography an ITO layer or an IZO layer having a thickness of 400 kHz to 500 kHz. An electrode 82, a gate contact auxiliary member 86 connected to the gate line pad 24, and a data contact auxiliary member 88 connected to the data pad 68 are formed.

한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉구(72, 74, 76, 78)를 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.On the other hand, as a gas used in the pre-heating process before laminating ITO or IZO, it is preferable to use nitrogen, which is the metal film 24 exposed through the contact holes 72, 74, 76, 78. This is to prevent the metal oxide film from being formed on the upper portions of 64, 66 and 68.

이상의 본 발명에 따르면 데이터 배선, 반도체층, 저항 접촉층을 단일의 감광막으로부터 형성한다. 이에 따라 데이터 배선 식각후 반도체층 식각이 이루어지는데, 이 때 데이터 배선에 금속 산화물층을 형성하여 반도체층 식각 시 데이터 배선의 부식을 감소시킨다.According to the above invention, a data wiring, a semiconductor layer, and an ohmic contact layer are formed from a single photosensitive film. As a result, the semiconductor layer is etched after the data line is etched. In this case, a metal oxide layer is formed on the data line to reduce corrosion of the data line when the semiconductor layer is etched.

본발명에 따른 표시장치용 기판은 액정표시장치, 유기전계발광장치(organic light emitting diode), 전기영동 표시장치 등의 표시장치에 사용될 수 있다. The substrate for a display device according to the present invention can be used for a display device such as a liquid crystal display, an organic light emitting diode, an electrophoretic display, and the like.

유기전계발광장치는 전기적인 신호를 받아 발광하는 유기물을 이용한 자발광형 소자이다. 유기전계발광장치에는 화소전극, 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층, 공통전극이 적층되어 있다. 본발명에 따른 박막트랜지스터 기판의 드레인 전극은 화소전극과 전기적으로 연결되어 데이터 신호를 인가할 수 있다.An organic light emitting display device is a self-luminous device using an organic material that emits light by receiving an electrical signal. In the organic light emitting device, a pixel electrode, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and a common electrode are stacked. The drain electrode of the thin film transistor substrate according to the present invention may be electrically connected to the pixel electrode to apply a data signal.

이상 설명한 바와 같이, 본 발명에 따르면, 반도체층 식각에 의하여 데이터 배선층이 부식되는 문제가 감소한 표시장치용 기판의 제조방법이 제공된다. As described above, according to the present invention, there is provided a method of manufacturing a substrate for a display device, in which a problem that the data wiring layer is corroded by etching the semiconductor layer is reduced.

Claims (12)

절연기판 상에 게이트 배선을 형성하는 단계와;Forming a gate wiring on the insulating substrate; 상기 게이트 배선 상에 게이트 절연막, 반도체층 및 저항접촉층을 형성하는 단계와;Forming a gate insulating film, a semiconductor layer, and an ohmic contact layer on the gate wiring; 상기 저항접촉층 상에 구리층을 포함하는 데이터 금속층을 형성하는 단계와;Forming a data metal layer including a copper layer on the ohmic contact layer; 상기 데이터 금속층 상에 제1두께를 갖는 제1영역, 상기 제1두께보다 작은 제2두께를 갖는 제2영역 및 상기 제2두께보다 작은 제3두께를 갖는 제3영역을 포함하는 감광막을 형성하는 단계와;Forming a photoresist film including a first region having a first thickness, a second region having a second thickness smaller than the first thickness, and a third region having a third thickness smaller than the second thickness, on the data metal layer Steps; 상기 제3영역의 상기 데이터 금속층을 제1 식각하여 제거하는 단계와;First etching and removing the data metal layer of the third region; 상기 제1식각 후 상기 데이터 금속층을 산소 플라즈마 처리하는 단계와;Oxygen plasma treating the data metal layer after the first etching; 상기 제3영역의 상기 반도체층 및 저항접촉층을 제2식각하여 제거하는 단계를 포함하는 표시장치용 기판의 제조방법.And etching the semiconductor layer and the ohmic contact layer in the third region by second etching. 제1항에 있어서,The method of claim 1, 상기 제2식각 후,After the second etching, 상기 제2영역의 상기 데이터 금속층을 제3식각하여 제거하는 단계와;Performing third etching to remove the data metal layer of the second region; 상기 제2영역의 상기 반도체층의 일부 및 상기 저항접촉층을 제4식각하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 표시장치용 기판의 제조방법.And etching a portion of the semiconductor layer and the ohmic contact layer in the second region by removing the fourth etching. 제2항에 있어서,The method of claim 2, 상기 제3식각 후에,After the third etching, 상기 데이터 금속층을 산소 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 표시장치용 기판의 제조방법.And oxygen plasma treating the data metal layer. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제2식각에서,In the second etching, 상기 반도체층은 SF6를 포함하는 제1가스를 이용하여 플라즈마 식각하는 것을 특징으로 하는 표시장치용 기판의 제조방법.And the semiconductor layer is plasma etched using a first gas including SF 6 . 제4항에 있어서,The method of claim 4, wherein 상기 제1가스는 SF6+HCl+He+O2 또는 SF6+Cl2+He+O2인 것을 특징으로 하는 표시장치용 기판의 제조방법.The first gas is SF 6 + HCl + He + O 2 or SF 6 + Cl 2 + He + O 2 manufacturing method of a substrate for a display device. 제4항에 있어서,The method of claim 4, wherein 상기 제2식각에서,In the second etching, 상기 저항접촉층은 CF4를 포함하는 제2가스를 이용하여 플라즈마 식각하는 것을 특징으로 하는 표시장치용 기판의 제조방법.The resistive contact layer is a method of manufacturing a substrate for a display device, characterized in that for etching the plasma using a second gas containing CF 4 . 제6항에 있어서,The method of claim 6, 상기 제2가스는 CF4+HCl+He인 것을 특징으로 하는 표시장치용 기판의 제조방법.The second gas is CF 4 + HCl + He manufacturing method for a substrate for a display device. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제3식각은 습식 식각인 것을 특징으로 하는 표시장치용 기판의 제조방법.The third etching method is a manufacturing method of a substrate for a display device, characterized in that the wet etching. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 데이터 금속층은 몰리브덴층, 몰리브덴합금층, 구리 질화물층, 구리 산화물층, 구리 질산화물층 중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 표시장치용 기판의 제조방법.The data metal layer may further include at least one of a molybdenum layer, a molybdenum alloy layer, a copper nitride layer, a copper oxide layer, and a copper nitrate layer. 제9항에 있어서,The method of claim 9, 상기 몰리브덴합금층은,The molybdenum alloy layer, 몰리브덴-티타늄(Ti)합금층, 몰리브덴-지르코늄(Zr)합금층, 몰리브덴-텅스텐(W)합금층, 몰리브덴-네오븀(Nb)합금층 및 몰리브덴-탄탈(Ta)합금층 중 어느 하나인 것을 특징으로 하는 표시장치용 기판의 제조방법.Molybdenum-titanium (Ti) alloy layer, molybdenum-zirconium (Zr) alloy layer, molybdenum-tungsten (W) alloy layer, molybdenum-nebium (Nb) alloy layer, and molybdenum-tantalum (Ta) alloy layer A method of manufacturing a substrate for a display device, characterized in that. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1영역은 상기 제2영역을 사이에 두고 한 쌍으로 마련되는 것을 특징으로 하는 표시장치용 기판의 제조방법.And the first area is provided in pairs with the second area therebetween. 제1항 내지 제3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 저항접촉층과 상기 데이터 금속층은 서로 겹쳐지도록 패터닝되는 것을 특징으로 하는 표시장치용 기판의 제조방법.And the resistive contact layer and the data metal layer are patterned to overlap each other.
KR1020060012810A 2006-02-10 2006-02-10 Manufacturing method of substrate for display device Withdrawn KR20070081146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060012810A KR20070081146A (en) 2006-02-10 2006-02-10 Manufacturing method of substrate for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012810A KR20070081146A (en) 2006-02-10 2006-02-10 Manufacturing method of substrate for display device

Publications (1)

Publication Number Publication Date
KR20070081146A true KR20070081146A (en) 2007-08-16

Family

ID=38611114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012810A Withdrawn KR20070081146A (en) 2006-02-10 2006-02-10 Manufacturing method of substrate for display device

Country Status (1)

Country Link
KR (1) KR20070081146A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130640A (en) * 2014-05-13 2015-11-24 삼성디스플레이 주식회사 Thin film transistor, display substrate having thereof and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130640A (en) * 2014-05-13 2015-11-24 삼성디스플레이 주식회사 Thin film transistor, display substrate having thereof and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100646792B1 (en) Thin film transistor substrate and its manufacturing method
KR100372306B1 (en) Manufacturing Method of Thin Film Transistor
KR20010097057A (en) A contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
KR100783702B1 (en) Thin film transistor substrate and its manufacturing method
KR20060081470A (en) Thin film transistor substrate and its manufacturing method
KR100729764B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100623988B1 (en) Contact structure of wiring, manufacturing method thereof, and thin film transistor substrate comprising same and manufacturing method thereof
KR20070081146A (en) Manufacturing method of substrate for display device
KR101085450B1 (en) Thin film transistor substrate and its manufacturing method
KR100750914B1 (en) Transparent conductive film for pixel electrode, thin film transistor substrate for liquid crystal display including the same, and manufacturing method thereof
KR100635949B1 (en) Low resistance wiring structure, manufacturing method thereof, and thin film transistor substrate comprising same and manufacturing method thereof
KR100796746B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100783696B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100709706B1 (en) Contact structure of wiring, manufacturing method thereof, and thin film transistor substrate comprising same and manufacturing method thereof
KR100777695B1 (en) Method of manufacturing thin film transistor array substrate for liquid crystal display device
KR100709707B1 (en) Thin film transistor substrate and its manufacturing method
KR20070073276A (en) Manufacturing method of substrate for display device
KR100848110B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR20010017529A (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100729776B1 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100878264B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100729768B1 (en) Thin film transistor substrate and its manufacturing method
KR20020025330A (en) manufacturing methods of a contact structure of wires and a thin film transistor array panel including the contact structure, and sputtering equipment used in manufacturing methods of them
KR20060088617A (en) Thin film transistor substrate and manufacturing method thereof
KR20060059579A (en) Method of manufacturing thin film transistor substrate

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060210

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid