[go: up one dir, main page]

KR20060114683A - ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법 - Google Patents

ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060114683A
KR20060114683A KR1020067003737A KR20067003737A KR20060114683A KR 20060114683 A KR20060114683 A KR 20060114683A KR 1020067003737 A KR1020067003737 A KR 1020067003737A KR 20067003737 A KR20067003737 A KR 20067003737A KR 20060114683 A KR20060114683 A KR 20060114683A
Authority
KR
South Korea
Prior art keywords
layer
gan
compound semiconductor
gainn
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020067003737A
Other languages
English (en)
Other versions
KR101083872B1 (ko
Inventor
시게따까 도미야
오사무 고또오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060114683A publication Critical patent/KR20060114683A/ko
Application granted granted Critical
Publication of KR101083872B1 publication Critical patent/KR101083872B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

440 ㎚ 이상의 발광 파장이고, 고발광 효율이고 또한 고신뢰성인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자를 제공한다. 본 GaN계 반도체 레이저 소자(10)는 사파이어 기판(12)의 표층, 버퍼층(14) 및 제1 GaN층(16)으로 이루어지는 스트라이프형의 볼록부(18) 및 사파이어 기판 상에 제2 GaN층(20), n측 클래드층(22), n측 가이드층(24), 활성층(26), 열화 방지층(28), p측 가이드층(30), p측 클래드층(32) 및 p측 콘택트층(34)의 정층 구조를 구비한다. 활성층은 GaInN 장벽층(36)과, GaInN 우물층(38)의 양자 우물 구조로서 구성되고, 장벽층과 우물층의 상면 혹은 하면 또는 그 양쪽 모두 사이에 AlGaN층으로 이루어지는 면형 결정 결함 제어층(40)을 개재시키고 있다. p측 콘택트층 및 p측 클래드층의 상부는 스트라이프형 릿지(42)로서 형성되고, 릿지에 평행하게 메사(44)가 형성되어 있다.
GaN계 반도체 레이저 소자, 사파이어 기판, 버퍼층, 스트라이프형 릿지, 메사

Description

ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조 방법 {GaN Ⅲ-V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 GaN계 Ⅲ-V족 화합물 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 고발광 효율이고 신뢰성이 높은, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
GaN계 Ⅲ-V족 화합물 반도체는 직접 천이 반도체이며, 그 금지대(forbidden band) 폭은 1.9 eV 내지 6.2 eV에 걸쳐 있으므로, 가시 영역으로부터 자외 영역까지의 발광을 얻을 수 있는 화합물 반도체이다.
그와 같은 반도체 특성을 갖는 GaN계 Ⅲ-V족 화합물 반도체는 청색이나 녹색의 반도체 레이저 다이오드(LD)나 발광 다이오드(LED) 등의 반도체 발광 소자의 재료로서 주목되고, GaN계 Ⅲ-V족 화합물 반도체를 사용한 청색이나 녹색의 반도체 발광 소자의 개발이 최근 활발하게 행해지고 있다.
청색이나 녹색의 LED는 이미 실용화되어 있고, 또한 LD에 대해서도 광디스크 등의 광기록 매체의 기록 밀도를 향상시키기 위해, 발광 파장 400 ㎚ 정도의 광을 얻을 수 있는 청자색 반도체(LD)의 실용화가 목표이다.
그리고, 발광 파장 400 ㎚보다 장파장인 순청색, 혹은 녹색 반도체 레이저 소자는 레이저 디스플레이 장치의 광원으로서, 또한 의료용 기기로의 응용에 대한 기대로부터 그 개발이 요구되고 있다.
이들 발광 파장 400 ㎚ 내지 460 ㎚의 GaN계 화합물 반도체 발광 소자에서는 활성층을 구성하는 양자 우물(well) 구조의 우물층으로서, 주로 GaInN층이 이용되고 있다.
청자색보다 장파장화시키기 위해서는 우물층을 구성하는 GaInN층의 In 조성을 증가시켜야만 하지만, In 조성을 증가시킴으로써 GaInN층의 결정성이 악화되고, 그 결과, GaN계 화합물 반도체 발광 소자의 발광 효율이 저하된다.
LED는 주입 전류 밀도가 낮기 때문에, 청자색보다 장파장인 LED를 실용화할 때에도 결정성의 악화가 그다지 문제가 되지 않는 일도 있지만, 주입 전류 밀도가 높은 반도체 레이저 소자에서는 결정성의 악화에 의해 반도체 레이저 소자의 발광 효율이 저하되고, 임계치가 높아져 신뢰성이 악화된다는 문제가 생긴다.
이로 인해, 발광 파장 400 ㎚보다 장파장인 순청색 혹은 녹색 반도체 레이저 소자의 개발을 진전시키기 위해서는 In 조성을 증대시켰을 때의 GaInN층의 결정성의 개선이 기대되고 있다.
그래서, 예를 들어 일본 특허 공개 2000-349398호 공보는 고출력이고, 또한 소자 신뢰성이 높은 질화물 반도체 발광 소자를 제공하기 위해, 이하와 같은 구성을 제안하고 있다. 즉, 전술 공보에서 제안되어 있는 질화물 반도체 발광 소자는 n형 질화물 반도체로 이루어지는 n형 클래드층, Ga1 -cIncN(0 ≤ c ＜ 1)으로 이루어지는 우물층을 갖는 다중 양자 우물 구조로 이루어지는 활성층 및 p형 질화물 반도체로 이루어지는 p형 클래드층을 구비한 질화물 반도체 발광 소자이며, 활성층과 p형 클래드층 사이에 AlaGa1 -aN(0 ＜ a ＜ 1)으로 이루어지고 또한 p형 클래드층보다 에너지 갭이 큰 제1 p형 질화물 반도체층과, AlbGa1 -bN(0 ＜ b ＜ 1)으로 이루어지는 제2 p형 질화물 반도체층을 개재시키고 있다.
[특허문헌 1] 일본 특허 공개 2000-349398호 공보(제5 페이지, 도1)
그러나, 상술한 공보에 개시되어 있는 구성은 청색 반도체 레이저 소자에 적용하는 것을 의도한 것이며, 400 ㎚보다 장파장인 GaN계 Ⅲ-V족 화합물 반도체 레이저 소자에 있어서는, 상술한 구성만으로는 충분한 효과를 발휘한다고는 고려되지 않는다.
이상의 설명으로부터 판단하는 바와 같이, 발광 파장 400 ㎚보다 장파장인 순청색 혹은 녹색의 GaN계 Ⅲ-V족 화합물 반도체 레이저 소자의 실현이 요구되고 있지만, 종래의 기술에서는 활성층을 구성하는 GaInN층의 In 조성을 증대시키고, 발광 파장을 400 ㎚보다 장파장화시키고자 해도 GaInN층의 결정성이 악화되고, 활성층 자체의 품질이 저하되어 반도체 레이저 소자의 신뢰성이 저하되므로, 장파장화를 실현하는 것이 어려웠다.
그래서, 본 발명의 과제는 발광 파장이 440 ㎚ 이상이며, 발광 효율 및 신뢰성이 높은 GaN계 Ⅲ-V족 화합물 반도체 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명자들은 In 조성이 증대되면 GaInN층의 결정성이 악화되는 원인에 대해 이하와 같이 해석하였다.
GaInN층의 결정성의 악화는 주로 2종류로 분류되는 결정 결함의 발생에 기인한다. 하나는 주로 우물층과 장벽층의 격자 부정합에 기인하여 활성층으로부터 결정 성장 방향으로 연신하는 선형 결정 결함(전위)이고, 또 하나는 과잉의 In-In 결합에 기인하여 활성층면 내에서 발생하는 면형 결정 결함이다.
면형 결정 결함이라 함은, 결정 결함이 면형으로 생성되는 반대 위상 경계 결함, 적층 결함 등의 결정 결함을 말한다. 면형 결정 결함은 비발광 중심이 될 수 있으므로, 면형 결정 결함이 존재하면 주입 전류 대 광출력 효율이 저하된다.
그래서, 면형 결정 결함의 발생을 억제하는 대책을 개발하기 위해, 이하의 실험을 행하였다.
(제1 실험예)
본 발명자는, 도9에 도시한 바와 같이 Ga1 - xInxN(x ＝ 0.03)층으로 이루어지는 막 두께 5 ㎚의 장벽층(62)과 Ga1 - zInzN(z ＝ 0.14)층으로 이루어지는 두께 2.5 ㎚ 정도의 우물층(64)의 3중 양자 우물 구조(60)를 형성하여 결정 결함의 발생 상황을 조사한 바, 면형 결정 결함이 장벽층(62)과 우물층(64)의 경계면에 발생하고 있는 것을 알 수 있었다. 또한, 이 결정 결함의 면내 밀도는 109/㎠대 이상이었다. 도9 중 부호 66 및 68은 각각 n측 광가이드층 및 p측 광가이드층이다. 또한, 도9는 제1 실험예의 시료의 활성층 구조를 도시하는 단면도이다.
장벽층(62)으로서 GaN층을 이용해도 결과는 Ga1 - xInxN(x ＝ 0.03)층으로 동일했다.
(제2 실험예)
본 발명자들은 장벽층(62)의 상면과 우물층(64)의 하면 사이에 면형 결정 결함의 발생을 억제하는 기구가 필요하다고 생각하였다.
그래서, 본 발명자는, 도10에 도시한 바와 같이 제1 실험예와 동일한 장벽층(62)의 상면과 우물층(64)의 하면 사이에 Al을 포함하고, In을 포함하지 않은 두께 1 ㎚ 정도의 AlyGa1 - yN(y ＝ 0.02)층(72)을 면형 결정 결함 억제층으로서 개재시킨 3중 양자 우물 구조(70)를 형성하였다. 즉, 제2 실험예의 시료는 장벽층(62)의 상면과 우물층(64)의 하면 사이에 두께 1 ㎚ 정도의 AlyGa1 - yN(y ＝ 0.02)층(72)을 개재시킨 것을 제외하고, 제1 실험예의 시료와 동일하다. 또한, 도10은 제2 실험예의 시료의 활성층 구조를 도시하는 단면도이다.
결정 결함의 발생 상황을 조사한 바, 면형 결정 결함의 발생 밀도는 1 내지 2 자리수 이상으로 억제되어 있었다. 면형 결정 결함이 발생하면, 주위에 과잉의 왜곡장이 생기는 일이 있으므로, 면형 결정 결함으로부터 전위 등의 선형 결정 결함이 발생하는 일이 있었다. 그러나, 이들 선형 결정 결함의 발생도 거의 관찰되지 않았다.
장벽층으로서 GaN층을 이용해도 결과는 Ga1 - xInxN(x ＝ 0.03)층과 동일했다.
(제3 실험예)
또한, 본 발명자는, 도11에 도시한 바와 같이 제1 실험예와 동일한 장벽층(62)의 상면과 우물층(64)의 하면과의 사이 및 우물층(62)의 상면과 장벽층(62)의 하면과의 사이에 Al을 포함하고, In을 포함하지 않은 두께 1 ㎚ 정도의 AlyGa1 - yN(y ＝ 0.02)층을 면형 결정 결함 억제층(72)으로서 개재시킨 3중 양자 우물 구조(80)를 형성하였다. 즉, 제3 실험예의 시료는 장벽층(62)과 우물층(64)의 상하 사이에 두께 1 ㎚ 정도의 AlyGa1 - yN(y ＝ 0.02)층(72)을 개재시킨 것을 제외하고, 제1 실험예의 시료와 동일하다. 또한, 도11은 제3 실험예의 시료의 활성층 구조를 도시하는 단면도이다.
결정 결함의 발생 상황을 조사한 바, 면형 결정 결함의 발생 밀도는 한층 억제되어 있었다.
장벽층으로서 GaN층을 이용해도 결과는 Ga1 - xInxN(x ＝ 0.03)층과 동일했다.
(제4 실험예)
또한, 본 발명자는 장벽층(62)으로서 AlzGa1 - zN(z ＝ 0.02)층을 채용하고, 면형 결정 결함 억제층(72)으로서 두께 0.5 ㎚ 정도의 AlyGa1 - yN(y ＝ 0.025)층을 채용한 것 외에는 제3 실험예와 마찬가지로 하여, 도11에 단면도를 도시한 바와 같은 3중 양자 우물 구조(80)를 형성하였다. 결정 결함의 발생 상황을 조사한 바, 제3 실험예와 마찬가지로 면형 결정 결함의 발생은 억제되어 있었다.
(제5 실험예)
또한, 본 발명자는 장벽층(62)으로서 AlzGa1 - zN(z ＝ 0.02)층을 채용하고, 면형 결정 결함 억제층(72)으로서 두께 0.5 ㎚ 정도의 Aly1Iny2Ga1 - y1 - y2N층(72)을 채용한 것 외에는 제3 실험예와 마찬가지로 하여, 도11에 단면도를 도시한 바와 같은 3중 양자 우물 구조(80)를 형성하였다. 단, 면형 결정 결함 억제층(72)은 장벽층(62)과 동일한 조성으로부터 우물층(64)과 동일한 조성과, 직선적으로 경사지는 조성 분포를 갖는 구성(즉 0.02 ≥ y1 ≥ 0, 0 ≤ y2 ≤ 0.14)으로 하였다. 결정 결함의 발생 상황을 조사한 바, 면형 결정 결함의 발생 밀도는 106/㎠ 이하로 크게 억제되어 있었다.
상기 과제를 해결하기 위해, 상술한 지견을 기초로 하여 본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자는 GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층의 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자에 있어서, 장벽층과 GaInN 우물층의 상면 혹은 하면 또는 그 양쪽 모두 사이에 막 두께 0.25 ㎚ 이상 3 ㎚ 이하의 AlxGa1-xNN층(0.4 ＞ x ＞ 0.02), 혹은 Alz1Inz2Ga1 - z1 - z2N층[Al 조성(z1)이 0.2 ＞ z1 ＞ 0, In 조성(z2)이 0.1 ＞ z2 ＞ 0]으로 이루어지는 면형 결정 결함 억제층이 개재되어 있는 것을 특징으로 하고 있다.
본 발명에서 GaN계 Ⅲ-V족 화합물 반도체라 함은, V족으로서 질소(N)를 갖고, 조성이 AlaBbGacIndNxPyAsz(a ＋ b ＋ c ＋ d ＝ 1, 0 ≤ a, b, d ≤ 1, 0 ＜ c ≤ 1, x ＋ y ＋ z ＝ 1, 0 ＜ x ≤ 1, 0 ≤ y, z ≤ 1)로 표시되는 화합물 반도체이다.
본 발명에서 장벽층의 상면이라 함은, 장벽층의 기판과 반대측의 면을 말하고, 우물층의 하면이라 함은, 우물층의 기판측의 면을 말한다.
본 발명은 GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층의 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자이면, 활성층의 구성에 제약없이 적용할 수 있다. 또한, 릿지 형상, 전류 협착 구조의 구성에 상관없이 적용할 수 있다. 또한, 반도체 레이저 소자 및 발광 다이오드의 구별없이 적용할 수 있다.
본 발명의 실시 형태에서는 우물층을 구성하는 GaInN층의 In 조성이 0.25 ＞ In ＞ 0이고, 또한 장벽층이 GaInN(0.1 ＞ In ≥ 0)층, 혹은 AlGaN층(0.2 ＞ Al ≥ 0) 혹은 AlInGaN층(0.2 ＞ Al ≥ 0, 0.1 ＞ In ≥ 0 )이다.
본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법은 GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층의 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법에 있어서, 활성층의 형성 시에 GaInN 우물층의 상면 혹은 하면에 막 두께 0.25 ㎚ 이상 3 ㎚ 이하의 AlxGa1 - xN층(0.4 ＞ x ＞ 0.02) 혹은 Alz1Inz2Ga1-z1-z2N층[Al 조성(z1)이 0.2 ＞ z1 ＞ 0, In 조성(z2)이 0.1 ＞ z2 ＞ 0]으로 이루어지는 면형 결정 결함 억제층을 개재시키는 공정을 갖는 것을 특징으로 하고 있다.
본 발명의 구성에 따르면, GaInN 우물층의 상면 혹은 하면 혹은 그 양쪽 모두 사이에 Al을 포함하는 막 두께 3 ㎚ 이하의 AlxGa1-xN층(0.4 ＞ x ＞ 0.02) 혹은 Alz1Inz2Ga1-z1-z2N층[Al 조성(z1)이 0.2 ＞ z1 ＞ 0, In 조성(z2)이 0.1 ＞ z2 ＞ 0]을 제막시킴으로써 이들 층이 면형 결정 결함 억제층으로서 기능한다. 이에 의해, 우물층의 In 조성 증가에 수반하여 생기는 GaInN 우물층 상면 및 하면의 경계면에서의 면형 결정 결함의 발생이 억제되고, 동시에 이 우물층으로부터 결정 성장 방향으로 연신하는 선형 결정 결함(전위)의 발생이 억제된다.
본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 구성을 적용함으로써 면형 및 선형의 결정 결함의 발생을 억제하여 발광 파장이 440 ㎚ 이상이며, 고발광 효율이고 신뢰성이 높은 GaN계 Ⅲ-V족 화합물 반도체 발광 소자를 실현할 수 있다.
도1은 실시예의 반도체 레이저 소자의 구성을 도시하는 도면이다.
도2는 활성층의 구성을 도시하는 층구조도이다.
도3은 활성층의 각 구성층의 밴드 갭 에너지도이다.
도4a 및 도4b는 각각 본 실시예의 방법에 따라서 반도체 소자를 제조할 때의 주요 공정의 단면도이다.
도5는 활성층의 구성을 도시하는 층구조도이다.
도6은 활성층의 각 구성층의 밴드 갭 에너지도이다.
도7은 활성층의 각 구성층의 밴드 갭 에너지도이다.
도8은 활성층의 각 구성층의 밴드 갭 에너지도이다.
도9는 제1 실험예의 시료의 활성층 구조를 도시하는 단면도이다.
도10은 제2 실험예의 시료의 활성층 구조를 도시하는 단면도이다.
도11은 제3 실험예 내지 제5 실험예의 시료의 활성층 구조를 도시하는 단면도이다.
이하에, 실시예를 들어, 첨부 도면을 참조하여 본 발명을 구체적이고 또한 상세하게 설명한다. 또한, 이하의 실시예에서 나타내는 반도체 발광 소자의 종류, 화합물 반도체층의 성막 방법, 조성 및 막 두께, 프로세스 조건 등은 본 발명의 이해를 용이하게 하기 위한 하나의 예시이며, 본 발명은 본 예시로 한정되는 것은 아니다.
[제1 실시예]
(GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 실시예)
본 실시예는 본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자를 반도체 레이저 소자에 적용한 실시예이다. 도1은 본 실시예의 반도체 레이저 소자의 구성을 도시하는 단면도, 도2는 활성층의 구성을 도시하는 층구조도 및 도3은 활성층의 각 구성층의 밴드 갭 에너지도이다.
본 실시예의 GaN계 Ⅲ-V족 화합물 반도체 레이저 소자(이하, 반도체 레이저 소자라 함)(10)는 발진 파장이 450 ㎚인 반도체 레이저 소자이며, 도1에 도시한 바와 같이 적층 방향의 막 두께 이하, 단순히 막 두께라 함) 30 ㎚의 GaN계 반도체로 이루어지는 버퍼층(14)을 거쳐서 사파이어 기판(12)의 c면 상에 적층된 두께 1 ㎛의 제1 GaN층(16)을 갖고, 사파이어 기판(12)의 표층, 버퍼층(14) 및 제1 GaN층(16)은 스트라이프형으로 에칭되고, 잔량부가 스트라이프형의 볼록부(18)로서 형성되어 있다.
반도체 레이저 소자(10)는 스트라이프형의 볼록부(18) 상을 포함하여 기판(12) 상에 ELO(Epitaxial Lateral Overgrowth)법에 의해 적층된 제2 GaN층(20)을 갖고, 계속해서 제2 GaN층(20) 상에 n측 클래드층(22), n측 가이드층(24), 활성층(26), 열화 방지층(28), p측 가이드층(30), p측 클래드층(32) 및 p측 콘택트층(34)의 적층 구조를 구비하고 있다. 도1 중 부호 19는 기판(12) 상에 제2 GaN층(20)을 횡성장시켰을 때에 기판(12)과 제2 GaN층(20) 사이에 생기는 공극부를 나타낸다.
버퍼층(14) 및 제1 GaN층(16)은 도핑되지 않은 층이고, 제2 GaN층(20) 및 n측 가이드층(24)은 n형 불순물로서 규소(Si)를 첨가한 n형 GaN에 의해 형성되고, n측 클래드층(22)은 n형 불순물로서 Si를 첨가한 n형 AlGaN 혼정(混晶)(Al 조성이 0.07)층에 의해 구성되어 있다.
활성층(26)은, 도2에 도시한 바와 같이 두께 5 ㎚의 GaInN층으로 이루어지는 장벽층(36)과, 두께 2.5 ㎚의 GaInN층으로 이루어지는 우물층(38)으로 이루어지는 양자 우물 구조로서 구성되고, 장벽층(36)의 상면과 우물층(38)의 하면과의 사이에 두께 1 ㎚의 AlGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시킨 조합을 1회 내지 수회 적층하여 최상층을 장벽층(41)으로 종단시킨 구조(본 실시예에서는 3중 양자 우물 구조)를 갖는다. 최상층의 장벽층(41)은 조성이 하부의 장벽층(36)과 동일하고, 막 두께가 하부의 장벽층(36)과 동일하거나, 또는 보다 두껍게 설정되어 있다.
예를 들어 발광 파장 450 ㎚의 반도체 레이저에서는, 장벽층(36)으로서 GaInN을 선택하였을 때에는 장벽층(36)의 GaInN층의 In 조성을 0.02로, 우물층(38)의 In 조성을 0.16으로, 면형 결정 결함 억제층(40)의 Al 조성을 0.02로 한다. 또한, 장벽층(36)으로서 GaN층을 설치해도 좋다. 이 경우에도 우물층(38)의 In 조성은 0.16이고, 면형 결정 결함 억제층(40)의 Al 조성은 0.02라도 좋다.
이에 의해, 활성층(26)의 각 구성층은 도3에 도시한 바와 같은 밴드 갭 에너지를 나타낸다.
열화 방지층(28)은, 예를 들어 두께가 20 ㎚인 AlGaN(Al 조성 0.2)층에 의해 구성되어 있다. p측 가이드층(30) 및 p측 콘택트층(34)은 p형 불순물로서 마그네슘(Mg)을 첨가한 p형 GaN에 의해 구성되어 있다. p측 클래드층(32)은 p형 불순물로서 Mg를 첨가한 p형 AlGaN 혼정(Al 조성 0.07)층에 의해 구성되어 있다.
p측 콘택트층(34) 및 p측 클래드층(32)의 상부는 스트라이프형 릿지(42)로서 형성되어 있고, 전류 협착 구조로서 기능한다.
또한, p측 클래드층(32)의 하부, p측 가이드층(30), 열화 방지층(28), 활성층(26), n측 가이드층(24) 및 n측 클래드층(22)은 에칭되어 릿지(42)에 평행한 메 사(mesa)(44)로서 형성되는 동시에, 제2 GaN층(20)의 일부를 메사(44) 옆으로 노출시키고 있다.
릿지(42)의 측면 및 릿지 옆의 p측 클래드층(32) 상에는 이산화규소(SiO2) 등의 절연 재료로 이루어지는 절연막(46)이 성막되고, 절연막(46)의 릿지(42) 상의 스트라이프형 개구를 거쳐서 p측 콘택트층(34)과 저항 접촉하도록 p측 전극(48)이 형성되어 있다. p측 전극(48)은 p측 콘택트층(34)의 상면으로부터 팔라듐(Pd), 백금(Pt) 및 금(Au)이 차례로 적층된 금속 적층막으로 되어 있다. 또한, 이 p측 전극(48)은 전류 협착하기 위해 가는 띠형(도1에서는 도면에 대해 수직 방향으로 연장된 띠형, 스트라이프형)으로 형성되어 있다.
또한, 메사(44) 옆에 노출되어 있는 제2 GaN층(20) 상에는 티탄(Ti), 알루미늄(Al) 및 금(Au)이 차례로 적층된 금속 적층막으로 이루어지는 n측 전극(50)이 설치되어 있다.
본 실시예의 반도체 레이저 소자(10)에서는 도시는 하지 않지만, 반사경층이 p측 전극(48)의 길이 방향(즉 공진기 길이 방향)과 수직인 한 쌍의 단부면에 각각 설치되어 있어 공진기 구조를 구성하고 있다.
본 실시예의 반도체 레이저 소자(10)는 활성층(26)을 구성하는 장벽층(36)의 상면과 우물층(38)의 하면 사이에 두께 1 ㎚의 AlGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시키고 있으므로, 우물층(38)의 In 조성이 0.16이라는 높은 In 조성이라도 면형 결정 결함 및 선형 결정 결함이 발생하고 있지 않다.
따라서, 본 실시예의 반도체 레이저 소자(10)를 적용함으로써 파장 440 ㎚ 이상의 레이저광을 고출력, 고발광 효율로, 또한 높은 신뢰성으로 출사하는 반도체 레이저 소자를 실현할 수 있다.
[제2 실시예]
(GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법의 실시예)
본 실시예는 본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법을 상술한 실시예의 반도체 레이저 소자(10)의 제작에 적합한 실시예의 일예이다. 도4a 및 도4b는 각각 본 실시예의 방법에 따라서 반도체 레이저 소자를 제조할 때의 주요 공정의 단면도이다.
본 실시예의 제조 방법에서는, 우선, 기본적으로는 도4a에 도시한 바와 같이 종래의 방법과 마찬가지로 하여 미리 열 세척(thermal cleaning) 등에 의해 표면을 청정화한 c면 사파이어 기판(12) 상에 MOCVD법에 의해 520 ℃ 정도의 온도에서 도핑되지 않은 GaN 버퍼층(14)을 성장시킨다. 계속해서, MOCVD법에 의해 1000 ℃ 정도의 성장 온도에서 GaN 버퍼층(14) 상에 도핑되지 않은 제1 GaN층(16)을 성장시킨다.
계속해서, MOCVD 장치로부터 기판을 취출하여 일정 방향으로 연장하는 스트라이프형의 SiO2막으로 이루어지는 보호 마스크(도시하지 않음)를 제1 GaN층(16) 상에 형성하고, 보호 마스크로부터 노출되어 있는 영역의 제1 GaN층(16), GaN 버퍼층(14) 및 사파이어 기판(12)의 표층을 RIE에 의해 에칭하여 스트라이프형의 볼록부 (18)를 형성한다.
다시 MOCVD 장치에 기판을 반입하여 횡방향 성장이 생기는 조건으로 n형의 제2 GaN층(20)을 에피택셜 성장시키고, 계속해서 제2 GaN층(20) 상에 차례로 MOCVD법에 의해 n측 AlGaN 클래드층(22), n측 GaN 광가이드층(24), 활성층(26), 열화 방지층(28), p측 GaN 광가이드층(30), p측 AlGaN 클래드층(32) 및 p측 GaN 콘택트층(34)을 성막하고, 도4b에 도시한 바와 같이 적층 구조를 형성한다.
본 실시예에서는 활성층(26)의 형성 시에 장벽층(36)으로서 두께 5 ㎚의 GaInN(In 조성은 0.02)층을, 면형 결정 결함 억제층(40)으로서 두께 1 ㎚의 AlGaN(Al 조성은 0.02)층을, 우물층(38)으로서 두께 2.5 ㎚의 GaInN(In 조성은 0.16)층을 차례로 성막하고, 장벽층(36), 면형 결정 결함 억제층(40) 및 우물층(38)의 조합을 소정 회수(본 실시예에서는 3회) 적층시켜 최상층을 장벽층(41)으로 종단시킨다.
상술한 GaN계 반도체층의 성장 원료는, 예를 들어 Ⅲ족 원소의 Ga의 원료로서 트리메틸 갈륨[(CH3)3Ga, TMG)을 Ⅲ족 원소의 Al의 원료로서 트리메틸 알루미늄[(CH3)3Al, TMAl)을, Ⅲ족 원료의 In의 원료로서 트리메틸 인듐[(CH3)3In, TMIn)을, V족 원소의 N의 원료로서 암모니아(NH3)를 이용한다.
또한, 캐리어 가스는, 예를 들어 수소(H2)와 질소(N2)의 혼합 가스를 이용한다.
도펀트(dopant)는 n형 도펀트로서, 예를 들어 모노실란(SiH4)을, p형 도펀트로서, 예를 들어 비스 ＝ 메틸시클로펜탄디에닐마그네슘(CH3C5H4)2Mg ; MeCp2Mg), 또는 비스 ＝ 시클로펜탄디에닐마그네슘(C5H5)2Mg ; Cp2Mg)을 이용한다.
다음에, 적층 구조를 형성한 기판을 MOCVD 장치로부터 다시 취출하여 포토리소그래피 처리와 에칭 가공에 의해 p측 GaN 콘택트층(34) 및 p측 클래드층(32)의 상부를 에칭하고, 도4b에 도시한 바와 같이 이웃하는 볼록부(18) 사이의 영역에 스트라이프형 릿지(42)를 형성하는 동시에 릿지 옆에 p측 클래드층(32)을 노출시킨다.
계속해서, 릿지(42)의 p측 GaN 콘택트층(34) 상, 릿지(42)의 측면 및 p측 클래드층(32) 상에 연속하고, 예를 들어 CVD법에 의해 SiO2로 이루어지는 절연막(46)을 형성한다.
계속해서, 절연막(46) 상에 도시하지 않은 레지스트막을 도포하여 포토리소그래피 처리에 의해 p측 전극(48)의 형성 위치에 대응한 마스크 패턴을 형성하고, 계속해서 이를 마스크로 하여 절연막(46)을 선택적으로 에칭 제거하고, 도4b에 도시한 바와 같이 p측 전극(48)의 형성 위치에 대응한 개구를 형성한다.
계속해서, 도시하지 않지만, 기판 전체면에, 즉 절연막(46)이 선택적으로 제거된 p측 GaN 콘택트층(34) 상 및 도시하지 않은 레지스트막 상에, 예를 들어 팔라듐(Pd), 백금(Pt) 및 금(Au)을 차례로 증착하고, 계속해서 리프트 오프법에 의해 도시하지 않은 레지스트막 및 이 레지스트막 상에 증착된 팔라듐, 백금 및 금의 적 층막을 함께 제거하여 도1에 도시한 바와 같이 p측 전극(48)을 형성한다.
p측 전극(48)을 형성한 후, n측 전극(50)의 형성 위치에 대응하여 절연막(46), p측 클래드층(32), p측 광가이드층(30), 열화 방지층(28), 활성층(26), n측 광가이드층(24) 및 n측 클래드층(22)을 차례로 선택적으로 제거하고, 메사(44)를 형성하는 동시에 제2 GaN층(20)을 노출시킨다.
계속해서, 제2 GaN층(20) 상에 티탄, 알루미늄 및 금을 선택적으로 차례로 증착하여 n측 전극(50)을 형성한다.
n측 전극(50)을 형성한 후, 기판(12)을 p측 전극(48)의 길이 방향(공진기 길이 방향)과 수직으로 소정의 폭으로 벽개(cleavage)하여 그 벽개면에 반사경층을 형성한다. 이에 의해, 도1에 도시한 반도체 레이저 소자가 형성된다.
상술한 실시예에서는 성장 방법을 MOCVD법으로 한정하여 설명하였지만, 할라이드 성장법이나 분자선 에피택시(Molecular Beam Epitaxy ; MBE)법 등의 다른 기상 성장법에 의해 성장시키도록 해도 좋다.
또한, 상술한 실시예에서는 사파이어 기판과 GaN계 반도체의 격자 부정합에 의한 결정 결함 발생을 억제하기 위해 ELO법을 이용한 경우에 대해 한정하였지만, 저결함 밀도의 GaN 기판을 이용해도 좋다.
이와 같이 하여 제조한 본 실시예의 GaN계 반도체 레이저 소자(10)에서는 활성층(26)의 장벽층(36)의 상면과 우물층(38)의 하면과의 사이에 AlGaN으로 이루어지는 면형 결정 결함 억제층(40)이 삽입되어 있으므로, 우물층(38)의 In 조성 증가에 수반하여 생기는 면형 결정 결함의 발생이 억제되어 양호한 결정성의 우물층 (38)을 성막할 수 있다. 또한, 우물층(38)과의 격자 부정합이 큰 면형 결정 결함 억제층(40)은 우물층(38)의 하면에만 배치되어 있으므로, 높은 디바이스 설계 마진을 유지하면서 우물층(38)으로부터 결정 성장 방향으로 연신하는 전위의 발생을 억제할 수 있다.
이와 같이, 본 실시예에서는 우물층의 In 조성이 높아짐에 따라서 생기는 2종류의 결정 결함, 즉 면형 및 선형의 결정 결함의 발생을 억제할 수 있으므로, 440 ㎚ 이상의 발광 파장으로 고발광 효율이고 또한 고신뢰성의 GaN계 반도체 레이저 소자를 제조할 수 있다.
(GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 그 밖의 실시예)
도1 내지 도3에 나타낸 실시예의 외에도 본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자는 다양한 구성이 가능하다. 본 발명에 관한 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 그 밖의 실시예를 이하에 나타낸다.
[제3 실시예]
본 실시예에서는, 제1 실시예의 도2에 도시하는 활성층 대신에, 도5에 도시하는 활성층의 구성으로서, 도1에 도시한 반도체 레이저 소자(10)를 구성한다.
활성층(26)은, 도5에 도시한 바와 같이 두께 5 ㎚의 GaInN층으로 이루어지는 장벽층(36)과, 두께 2.5 ㎚의 GaInN층으로 이루어지는 우물층(38)으로 이루어지는 양자 우물 구조로서 구성되고, 장벽층(36)의 상면과 우물층(38)의 하면과의 사이 및 우물층(38)의 상면과 장벽층(36)의 하면과의 사이에 각각 두께 1 ㎚의 AlGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시킨 조합을 1회 내지 수회 적 층하여, 최상층을 장벽층(41)으로 종단시킨 구조(본 실시예에서는 3중 양자 우물 구조)를 갖는다. 최상층의 장벽층(41)은 조성이 하부의 장벽층(36)과 동일하고, 막 두께가 하부의 장벽층(36)과 동일하거나, 또는 보다 두껍게 설정되어 있다.
예를 들어 발광 파장 450 ㎚의 반도체 레이저에서는, 장벽층(36)으로서 GaInN을 선택하였을 때에는 장벽층(36)의 GaInN층의 In 조성을 0.02로, 우물층(38)의 In 조성을 0.16으로, 면형 결정 결함 억제층(40)의 Al 조성을 0.02로 한다. 또한, 장벽층(36)으로서 GaN층을 설치해도 좋다. 이 경우에도 우물층(38)의 In 조성은 0.16이고, 면형 결정 결함 억제층(40)의 Al 조성은 0.02라도 좋다.
이에 의해, 활성층(26)의 각 구성층은 도6에 도시한 바와 같은 밴드 갭 에너지를 나타낸다.
[제4 실시예]
본 실시예에서는 제1 실시예의 도2에 도시한 활성층 대신에, 도5에 도시하는 활성층의 구성으로서, 도1에 도시한 반도체 레이저 소자(10)를 구성한다. 또한, 장벽층(36)의 재료를 제3 실시예의 GaInN 대신에 AlGaN으로 한다.
활성층(26)은, 도5에 도시한 바와 같이 두께 5 ㎚의 AlGaN층으로 이루어지는 장벽층(36)과, 두께 2.5 ㎚의 GaInN층으로 이루어지는 우물층(38)으로 이루어지는 양자 우물 구조로서 구성되고, 장벽층(36)의 상면과 우물층(38)의 하면과의 사이 및 우물층(38)의 상면과 장벽층(36)의 하면과의 사이에 각각 두께 0.5 ㎚의 AlGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시킨 조합을 1회 내지 수회 적층하여, 최상층을 장벽층(41)으로 종단시킨 구조(본 실시예에서는 3중 양자 우물 구조)를 갖는다. 최상층의 장벽층(41)은 조성이 하부의 장벽층(36)과 동일하고, 막 두께가 하부의 장벽층(36)과 동일하거나, 또는 보다 두껍게 설정되어 있다.
또한, 장벽층(36)으로서 GaN층을 설치해도 좋다.
이에 의해, 활성층(26)의 각 구성층은 도7에 도시한 바와 같은 밴드 갭 에너지를 나타내다. 도7에서는 장벽층(36)과 면형 결정 결함 억제층(40)과의 밴드 갭의 차가 작아지고 있다.
[제5 실시예]
본 실시예에서는 제1 실시예의 도2에 도시한 활성층 대신에, 도5에 도시하는 활성층의 구성으로 하고, 도1에 도시한 반도체 레이저 소자(10)를 구성한다. 또한, 장벽층(36)의 재료를 제4 실시예와 마찬가지로 AlGaN으로 한다. 또한, 면형 결정 결함 억제층(40)을 직선적으로 경사지는 조성 분포를 갖는 구성으로 한다.
활성층(26)은, 도5에 도시한 바와 같이 두께 5 ㎚의 AlGaN층으로 이루어지는 장벽층(36)과, 두께 2.5 ㎚의 GaInN층으로 이루어지는 우물층(38)으로 이루어지는 양자 우물 구조로서 구성되고, 장벽층(36)의 상면과 우물층(38)의 하면과의 사이 및 우물층(38)의 상면과 장벽층(36)의 하면과의 사이에 각각 두께 0.5 ㎚의 AlInGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시킨 조합을 1회 내지 수회 적층하여, 최상층을 장벽층(41)으로 종단시킨 구조(본 실시예에서는 3중 양자 우물 구조)를 갖는다. 최상층의 장벽층(41)은 조성이 하부의 장벽층(36)과 동일하고, 막 두께가 하부의 장벽층(36)과 동일하거나, 또는 보다 두껍게 설정되어 있다.
AlInGaN층으로 이루어지는 면형 결정 결함 억제층(40)은 장벽층과 동일한 조 성으로부터 우물층(38)과 동일한 조성과, 직선적으로 경사지는 조성 분포를 갖는다.
예를 들어 발광 파장 450 ㎚의 반도체 레이저에서는, 장벽층(36)으로서 GaInN을 선택하였을 때에는 장벽층(36)의 GaInN층의 In 조성을 0.02로, 우물층(38)의 In 조성을 0.16으로 한다. 그리고, 면형 결정 결함 억제층(40)의 Aly1Iny2Ga1 - y1 - y2N층의 Al 조성(y1)을 0.02 ≥ y1 ≥ 0, In 조성(y2)을 0 ≤ y2 ≤ 0.16으로 한다. 또한, 장벽층(36)으로서 GaN층을 설치해도 좋다.
이에 의해, 활성층(26)의 각 구성층은 도8에 도시한 바와 같은 밴드 갭 에너지를 나타낸다. 도8에서는 면형 결정 결함 억제층(40)이 직선적으로 경사지는 조성 분포를 갖기 때문에, 면형 결정 결함 억제층(40)의 밴드 갭이 경사면으로 되어 있다.
[제6 실시예]
본 실시예에서는 제1 실시예의 도2에 도시한 활성층 대신에, 도5에 도시하는 활성층의 구성으로서, 도1에 도시한 반도체 레이저 소자(10)를 구성한다. 또한, 장벽층(36)의 재료를 제3 실시예의 GaInN 대신에 AlInGaN으로 한다.
활성층(26)은, 도5에 도시한 바와 같이 두께 5 ㎚의 AlInGaN층으로 이루어지는 장벽층(36)과, 두께 2.5 ㎚의 GaInN층으로 이루어지는 우물층(38)으로 이루어지는 양자 우물 구조로서 구성되고, 장벽층(36)의 상면과 우물층(38)의 하면과의 사이 및 우물층(38)의 상면과 장벽층(36)의 하면과의 사이에 각각 두께 0.5 ㎚의 AlInGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시킨 조합을 1회 내지 수회 적층하여 최상층을 장벽층(41)으로 종단시킨 구조(본 실시예에서는 3중 양자 우물 구조)를 갖는다. 최상층의 장벽층(41)은 조성이 하부의 장벽층(36)과 동일하고, 막 두께가 하부의 장벽층(36)과 동일하거나, 또는 보다 두껍게 설정되어 있다. 또한, 면형 결정 결함층(40)의 AlInGaN층은 장벽층(36)의 AlInGaN층과 비교하여 Al 조성을 많게, In 조성을 적게 한다.
이에 의해, 활성층(26)의 각 구성층은 제4 실시예와 마찬가지로 도7에 도시한 바와 같은 밴드 갭 에너지를 나타낸다.
[제7 실시예]
본 실시예에서는 제1 실시예의 도2에 도시한 활성층 대신에, 도5에 도시하는 활성층의 구성으로 하고, 도1에 도시한 반도체 레이저 소자(10)를 구성한다. 또한, 장벽층(36)의 재료를, 제6 실시예와 마찬가지로 AlInGaN으로 한다. 또한, 면형 결정 결함 억제층(40)을 직선적으로 경사지는 조성 분포를 갖는 구성으로 한다.
활성층(26)은, 도5에 도시한 바와 같이 두께 5 ㎚의 AlInGaN층으로 이루어지는 장벽층(36)과, 두께 2.5 ㎚의 GaInN층으로 이루어지는 우물층(38)으로 이루어지는 양자 우물 구조로서 구성되고, 장벽층(36)의 상면과 우물층(38)의 하면과의 사이 및 우물층(38)의 상면과 장벽층(36)의 하면과의 사이에 각각 두께 0.5 ㎚의 AlInGaN층으로 이루어지는 면형 결정 결함 억제층(40)을 개재시킨 조합을 1회 내지 수회 적층하여, 최상층을 장벽층(41)으로 종단시킨 구조(본 실시예에서는, 3중 양자 우물 구조)를 갖는다. 최상층의 장벽층(41)은 조성이 하부의 장벽층(36)과 동 일하고, 막 두께가 하부의 장벽층(36)과 동일하거나, 또는 보다 두껍게 설정되어 있다.
AlInGaN층으로 이루어지는 면형 결정 결함 억제층(40)은 장벽층과 동일한 조성으로부터 우물층(38)과 동일한 조성과, 직선적으로 경사지는 조성 분포를 갖는다.
이에 의해, 활성층(26)의 각 구성층은, 제5 실시예와 마찬가지로 도8에 도시한 바와 같은 밴드 갭 에너지를 나타낸다.
그리고, 활성층(26)을 상술한 제3 내지 제7 실시예 중 어느 하나의 구성으로 하여 반도체 레이저(10)를 구성한 경우에 있어서, 우물층(38)이 높은 In 조성으로 해도 면형 결정 결함 및 선형 결정 결함을 발생하지 않도록 하는 것이 가능하다. 이에 의해, 파장 440 ㎚의 레이저광을 고출력, 고발광 효율이고, 또한 높은 신뢰성으로 출사하는 반도체 레이저 소자를 실현할 수 있다.
본 발명은 440 ㎚ 이상의 발광 파장이고, 고발광 효율 또한 고신뢰성의 GaN계 반도체 발광 소자의 실현을 목적으로 하고 있지만, 발광 파장의 구별없이 적용할 수 있다.

Claims (11)

  1. GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층과의 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자에 있어서,
    장벽층과 GaInN 우물층의 하면 혹은 상면 혹은 그 양쪽 모두의 사이에 막 두께 0.25 ㎚ 이상 3 ㎚ 이하의 AlxGa1 - xN층(0.4 ＞ x ＞ 0.02)으로 이루어지는 면형 결정 결함 억제층이 개재되어 있는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
  2. 제1항에 있어서, 우물층을 구성하는 GaInN층의 In 조성이 0.25 ＞ In ＞ 0인 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서, 장벽층이 GaInN(0.1 ＞ In ≥ 0)층인 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
  4. 제1항 또는 제2항에 있어서, 장벽층이 AlGaN(0.2 ＞ Al ≥ 0)층인 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
  5. 제1항 또는 제2항에 있어서, 장벽층이 AlInGaN(0.2 ＞ Al ≥ 0, 0.1 ＞ In ≥ 0)층인 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
  6. GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층과 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법에 있어서,
    활성층의 형성 시에 장벽층과 GaInN 우물층의 하면 혹은 상면 혹은 그 양쪽 모두의 사이에 막 두께 0.25 ㎚ 이상 3 ㎚ 이하의 AlxGa1 - xN층(0.4 ＞ x ＞ 0.02)으로 이루어지는 면형 결정 결함 억제층을 개재시키는 공정을 갖는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법.
  7. 제6항에 있어서, 우물층으로서 GaInN(In 조성이 0.25 ＞ In ＞ 0)층을 성막하고, 장벽층으로서 GaInN(0.1 ＞ In ≥ 0)층을 성막하는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법.
  8. 제6항에 있어서, 우물층으로서 GaInN(In 조성이 0.25 ＞ In ＞ 0)층을 성막하고, 장벽층으로서 AlGaN(0.2 ＞ Al ≥ 0)층을 성막하는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법.
  9. 제6항에 있어서, 우물층으로서 GaInN(In 조성이 0.25 ＞ In ＞ 0)층을 성막하고, 장벽층으로서 AlInGaN(0.2 ＞ Al ≥ 0, O.1 ＞ In ≥ 0 )층을 성막하는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자의 제조 방법.
  10. GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층의 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자에 있어서,
    AlzGa1 - zN 장벽층[Al 조성(z)이 0.2 ＞ z ＞ 0]과 Ga1 - yInyN 우물층[In 조성(y)이 0.25 ＞ y ＞ 0]의 하면 혹은 상면 혹은 그 양쪽 사이에 막 두께 0.25 ㎚ 이상 3 ㎚ 이하의 Alx1Inx2GA1 -x1-x2N층(0.4 ＞ x1 ＞ 0, y ＞ x2 ＞ O)으로 이루어지는 면형 결정 결함 억제층이 개재되어 있는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
  11. GaN계 화합물 반도체로 이루어지는 장벽층과 GaInN층으로 이루어지는 우물층과의 양자 우물 구조의 활성층을 갖고, 발광 파장이 440 ㎚ 이상인 GaN계 Ⅲ-V족 화합물 반도체 발광 소자에 있어서,
    Alz1Inz2Ga1 - z1 - z2N 장벽층[Al 조성(z1)이 0.2 ＞ z1 ＞ 0, In 조성(z2)이 0.1 ＞ Z2 ＞ 0]과 Ga1 - yInyN 우물층[In 조성(y)이 0.25 ＞ y ＞ 0]의 하면 혹은 상면 혹 은 그 양쪽 사이에 막 두께 0.25 ㎚ 이상 3 ㎚ 이하의 Alx1Ga1-x1-x2Inx2N층(0.4 ＞ x1 ＞ 0, y ＞ x2 ＞ 0)으로 이루어지는 면형 결정 결함 억제층이 개재되어 있는 것을 특징으로 하는 GaN계 Ⅲ-V족 화합물 반도체 발광 소자.
KR1020067003737A 2003-08-26 2006-02-24 ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법 Expired - Fee Related KR101083872B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003300738 2003-08-26
JPJP-P-2003-00300738 2003-08-26
PCT/JP2004/012708 WO2005020396A1 (ja) 2003-08-26 2004-08-26 ＧａＮ系ＩＩＩ−Ｖ族化合物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060114683A true KR20060114683A (ko) 2006-11-07
KR101083872B1 KR101083872B1 (ko) 2011-11-15

Family

ID=34213846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003737A Expired - Fee Related KR101083872B1 (ko) 2003-08-26 2006-02-24 ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US20080217632A1 (ko)
EP (1) EP1667292B1 (ko)
JP (2) JPWO2005020396A1 (ko)
KR (1) KR101083872B1 (ko)
DE (1) DE602004029910D1 (ko)
WO (1) WO2005020396A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084683A (ko) * 2010-01-18 2011-07-26 서울옵토디바이스주식회사 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20120045049A (ko) * 2009-08-13 2012-05-08 오스람 옵토 세미컨덕터스 게엠베하 전기적으로 펌핑된 광전자 반도체 칩
KR20140026891A (ko) * 2012-08-23 2014-03-06 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
US10109984B2 (en) 2014-12-26 2018-10-23 Sony Corporation Optical semiconductor device
KR20190025706A (ko) * 2016-09-16 2019-03-11 오스람 옵토 세미컨덕터스 게엠베하 반도체 층 시퀀스

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088270A (ja) * 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007201146A (ja) * 2006-01-26 2007-08-09 Toyoda Gosei Co Ltd 発光素子及びその製造方法
DE102007044439B4 (de) 2007-09-18 2022-03-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit Quantentopfstruktur
TWI466314B (zh) * 2008-03-05 2014-12-21 Advanced Optoelectronic Tech 三族氮化合物半導體發光二極體
US20090256165A1 (en) * 2008-04-14 2009-10-15 Katherine Louise Smith Method of growing an active region in a semiconductor device using molecular beam epitaxy
JP2009259953A (ja) * 2008-04-15 2009-11-05 Sharp Corp 窒化物半導体レーザ素子
JP2010003913A (ja) * 2008-06-20 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
JP4900336B2 (ja) * 2008-07-10 2012-03-21 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
WO2010101335A1 (en) 2009-03-06 2010-09-10 Chung Hoon Lee Light emitting device
DE102009015569B9 (de) 2009-03-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
WO2011013621A1 (ja) * 2009-07-31 2011-02-03 日亜化学工業株式会社 窒化物半導体レーザダイオード
JP5044692B2 (ja) * 2009-08-17 2012-10-10 株式会社東芝 窒化物半導体発光素子
KR101646255B1 (ko) * 2009-12-22 2016-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20120138080A (ko) * 2011-06-14 2012-12-24 엘지이노텍 주식회사 발광 소자
KR101908657B1 (ko) * 2012-06-08 2018-10-16 엘지이노텍 주식회사 발광소자
JP5383876B1 (ja) 2012-08-01 2014-01-08 株式会社東芝 半導体発光素子及びその製造方法
DE102013200507A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP2015038949A (ja) * 2013-07-17 2015-02-26 株式会社東芝 半導体発光素子及びその製造方法
KR102164796B1 (ko) 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
JP2016063175A (ja) 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP2016063176A (ja) 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
DE102016116425A1 (de) * 2016-09-02 2018-03-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP7328558B2 (ja) * 2020-05-27 2023-08-17 日亜化学工業株式会社 発光素子及び発光素子の製造方法
KR20210146805A (ko) 2020-05-27 2021-12-06 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 발광소자의 제조 방법
JP7419652B2 (ja) * 2021-11-22 2024-01-23 日亜化学工業株式会社 発光素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966982B2 (ja) * 1991-08-30 1999-10-25 株式会社東芝 半導体レーザ
JPH07122812A (ja) * 1993-10-27 1995-05-12 Fujitsu Ltd 半導体レーザ
JPH09139543A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 半導体レーザ素子
JPH1065271A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 窒化ガリウム系半導体光発光素子
JP3014339B2 (ja) * 1997-04-25 2000-02-28 カナレ電気株式会社 量子波干渉層を有した半導体素子
GB2327145A (en) * 1997-07-10 1999-01-13 Sharp Kk Graded layers in an optoelectronic semiconductor device
JP3857417B2 (ja) * 1998-05-13 2006-12-13 日亜化学工業株式会社 窒化物半導体素子
JP3519990B2 (ja) * 1998-12-09 2004-04-19 三洋電機株式会社 発光素子及びその製造方法
JP3705047B2 (ja) * 1998-12-15 2005-10-12 日亜化学工業株式会社 窒化物半導体発光素子
JP2000261106A (ja) * 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3372226B2 (ja) * 1999-02-10 2003-01-27 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
JP2001160627A (ja) * 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4501194B2 (ja) * 1999-12-08 2010-07-14 日亜化学工業株式会社 窒化物半導体発光素子
JP4032636B2 (ja) * 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
JP4342134B2 (ja) * 2000-12-28 2009-10-14 日亜化学工業株式会社 窒化物半導体レーザ素子
JP4075324B2 (ja) * 2001-05-10 2008-04-16 日亜化学工業株式会社 窒化物半導体素子
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120045049A (ko) * 2009-08-13 2012-05-08 오스람 옵토 세미컨덕터스 게엠베하 전기적으로 펌핑된 광전자 반도체 칩
KR20110084683A (ko) * 2010-01-18 2011-07-26 서울옵토디바이스주식회사 양자우물 구조의 활성 영역을 갖는 발광 소자
KR20140026891A (ko) * 2012-08-23 2014-03-06 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명 시스템
US10109984B2 (en) 2014-12-26 2018-10-23 Sony Corporation Optical semiconductor device
US10700497B2 (en) 2014-12-26 2020-06-30 Sony Corporation Optical semiconductor device
KR20190025706A (ko) * 2016-09-16 2019-03-11 오스람 옵토 세미컨덕터스 게엠베하 반도체 층 시퀀스
US10720549B2 (en) 2016-09-16 2020-07-21 Osram Oled Gmbh Semiconductor layer sequence having pre- and post-barrier layers and quantum wells

Also Published As

Publication number Publication date
US20080217632A1 (en) 2008-09-11
JP2011054982A (ja) 2011-03-17
JP5434882B2 (ja) 2014-03-05
EP1667292B1 (en) 2010-11-03
EP1667292A4 (en) 2007-09-19
DE602004029910D1 (de) 2010-12-16
JPWO2005020396A1 (ja) 2006-10-19
WO2005020396A1 (ja) 2005-03-03
KR101083872B1 (ko) 2011-11-15
EP1667292A1 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
KR101083872B1 (ko) ＧａＮ계 Ⅲ-Ｖ족 화합물 반도체 발광 소자 및 그 제조방법
KR100902109B1 (ko) 질화 갈륨계 화합물 반도체 소자
US6803596B2 (en) Light emitting device
US6891268B2 (en) Nitride semiconductor laser
US7312468B2 (en) Semiconductor light-emitting element and method of manufacturing the same
US20100189148A1 (en) Group iii nitride semiconductor laser
JP2900990B2 (ja) 窒化物半導体発光素子
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
JP3460581B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2002270971A (ja) 窒化物半導体素子
JP2003086903A (ja) 半導体発光素子およびその製造方法
JP3794530B2 (ja) 窒化物半導体レーザ素子
JP2004134772A (ja) 窒化物系半導体発光素子
JP4178807B2 (ja) 半導体発光素子およびその製造方法
JP3371830B2 (ja) 窒化物半導体発光素子
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP3235440B2 (ja) 窒化物半導体レーザ素子とその製造方法
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
JP4179280B2 (ja) 半導体発光素子の製造方法
JP3888036B2 (ja) ｎ型窒化物半導体の成長方法
JP2002076518A (ja) 半導体レーザおよび半導体素子並びにそれらの製造方法
JP3867625B2 (ja) 窒化物半導体発光素子
JP4639484B2 (ja) 窒化物半導体素子の製造方法
JP2003234544A (ja) 窒化物系半導体レーザ素子とその製造方法
AU9736901A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20060224

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090730

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111109

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141105

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161009