KR20060066870A

KR20060066870A - Light emitting element

Info

Publication number: KR20060066870A
Application number: KR1020040105368A
Authority: KR
Inventors: 윤형수; 이영주
Original assignee: 서울옵토디바이스주식회사
Priority date: 2004-12-14
Filing date: 2004-12-14
Publication date: 2006-06-19
Anticipated expiration: 2024-12-14
Also published as: KR101106148B1; CN101515595A; CN101076900A; CN100487932C

Abstract

본 발명은 발광 소자에 관한 것으로, 웨이퍼 상에 N형 반도체층과, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 다수의 발광 셀이 형성된 발광 셀 블록 및 다수의 N영역과 P영역이 정의된 기판과, 인접한 N영역과 P영역을 각기 하나로 연결하는 다수의 전극층을 포함하는 서브 마운트 기판을 포함하되, 상기 발광 셀 블록 내의 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 하나의 쌍으로 연결된 상기 전극층에 본딩된 발광 소자를 제공한다. 이와 같이 다수의 발광 셀이 플립칩 구조로 직렬 접속된 발광 소자를 구현함으로 인해 별도의 제어 장치 없이 일반 조명용 소자로 사용 가능한 발광 소자를 제작할 수 있고, 와이어 본딩의 필요가 없어 콤팩트한 소자의 구성이 가능하며, 서브 마운트 기판을 통한 열 방출을 통해 발광 소자의 열적 부담을 줄일 수 있다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device, comprising: a light emitting cell block formed with a plurality of light emitting cells including an N-type semiconductor layer and a P-type semiconductor layer formed on a portion of the N-type semiconductor layer on the wafer; And a sub-mount substrate including a substrate having a region defined therein and a plurality of electrode layers connecting the adjacent N regions and the P regions to one, wherein the N-type semiconductor layer and the P-type semiconductor layer of adjacent light emitting cells in the light emitting cell block include: Provided is a light emitting device bonded to the electrode layer connected in a pair. As such, since a plurality of light emitting cells implement a light emitting device connected in series in a flip chip structure, a light emitting device that can be used as a general lighting device can be manufactured without a separate control device, and a compact device can be manufactured without the need for wire bonding. It is possible to reduce the thermal burden of the light emitting device through heat dissipation through the sub-mount substrate.

플립칩, 어레이, 화합물 반도체, 금속 범퍼, 전극층, 서브 마운트 기판, 발광 셀 블록Flip chip, array, compound semiconductor, metal bumper, electrode layer, sub-mount substrate, light emitting cell block

Description

Light emitting device

도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도. 1 is a conceptual cross-sectional view for explaining a light emitting device having a conventional flip chip structure.

도 2는 본 발명에 따른 플립칩용 발광 셀 블록의 단면도.2 is a cross-sectional view of a light emitting cell block for flip chip according to the present invention;

도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 단면도.3 is a cross-sectional view of a sub-mount substrate for flip chip according to the present invention.

도 4 내지 도 6은 본 발명에 따른 발광 소자의 단면도. 4 to 6 are cross-sectional views of the light emitting device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 200 : 기판 12, 14 : 전극10, 200: substrate 12, 14: electrode

22, 24 : 솔더 30 : 발광 셀22, 24: solder 30: light emitting cell

110 : 웨이퍼 120 : 버퍼층110 wafer 120 buffer layer

130 : N반도체층 140 : 활성층130: N semiconductor layer 140: active layer

150 : P반도체층 160 : 금속층150: P semiconductor layer 160: metal layer

170 : N형 금속 범퍼 180 : P형 금속 범퍼170: N-type metal bumper 180: P-type metal bumper

210 : 유전체막 230 : 전극층210: dielectric film 230: electrode layer

240 : P형 본딩 패드 250 : N형 본딩 패드240: P-type bonding pad 250: N-type bonding pad

1000 : 발광 셀 블록 2000 : 서브 마운트 기판
1000: light emitting cell block 2000: submount substrate

본 발명은 발광 소자 및 이의제작 방법에 관한 것으로, 특히 플립칩(Flip-Chip) 형태의 발광 소자 어레이 구조에 관한 것이다.
The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a light emitting device array structure in the form of a flip chip.

발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다. A light emitting diode refers to a device that generates a small number of carriers (electrons or holes) injected using a p-n junction structure of a semiconductor, and emits predetermined light by recombination thereof. Such light emitting diodes are used as display devices and backlights, and active research is being conducted to apply them to general lighting applications.

이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다. This is because light emitting diodes consume less power and have a longer lifetime than conventional light bulbs or fluorescent lamps. That is, the power consumption of the light emitting diode is only a few to several tens of the conventional lighting device, the life span is several to several tens of times, the power consumption is excellent in terms of saving power and durability.

이러한 발광 소자를 조명용으로 사용하기 위해서는 발광 소자가 가정용 전원에서 구동할 수 있어야 할 뿐만 아니라, 발광 소자에서 생성되는 열을 외부로 효과적으로 방출해야 하는 문제점이 있다. In order to use the light emitting device for lighting, there is a problem that the light emitting device must not only be able to be driven from a home power source, but also effectively emit heat generated from the light emitting device to the outside.

이러한 문제를 해결하기 위해 최근에 플립칩 형태의 발광 소자에 대한 관심이 날로 높아지고 있다. In order to solve this problem, the interest in flip-chip type light emitting devices is increasing day by day.

도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다. 1 is a conceptual cross-sectional view for describing a light emitting device having a conventional flip chip structure.

도 1을 참조하면, 소정의 기판(10) 상에 제 1 및 제 2 전극(12, 14)을 형성하고, 제 1 전극(12) 상에는 P형 솔더(solder; 22)를 형성하고, 제 2 전극(14) 상에는 N형 솔더(24)를 형성한다. 이후, 발광 셀(30)을 상기 기판(10)에 본딩하되, 발광 셀(30)의 P전극을 P형 솔더(22)에, N전극을 N형 솔더(24)에 본딩한다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 형성하여 발광 소자를 제작한다. Referring to FIG. 1, first and second electrodes 12 and 14 are formed on a predetermined substrate 10, a P-type solder 22 is formed on the first electrode 12, and a second is formed. An N-type solder 24 is formed on the electrode 14. Thereafter, the light emitting cell 30 is bonded to the substrate 10, and the P electrode of the light emitting cell 30 is bonded to the P-type solder 22 and the N electrode to the N-type solder 24. A light emitting device is manufactured by forming a molding part (not shown) which encapsulates a substrate on which a light emitting cell is bonded.

이와 같은 종래의 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있고, 발광 소자의 구동을 위한 금선이 필요하지 않기 때문에 여러 소형 패키지에도 많은 응용을 고려하고 있다. Such a light emitting device having a flip-chip structure of the related art has a high heat dissipation efficiency compared to a conventional light emitting device, and has almost no light shielding, so that the light efficiency is increased by more than 50% compared to a conventional light emitting device, and the driving of the light emitting device is prevented. Many applications are also being considered for many small packages since no gold wire is required.

하지만, 이러한 발광 소자는 교류전원을 가하면 쉽게 파손되는 문제점이 있다. 따라서 이러한 발광 소자를 그대로 가정용 교류 전원에 직접 연결하여 조명용으로 사용하는 것은 불가능하다.
However, such a light emitting device has a problem that is easily broken when an AC power is applied. Therefore, it is impossible to directly connect such a light emitting device to a home AC power source and use it for lighting.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 플립칩 형태의 소자를 서브 마운트 기판 상에 나열함으로써, 적정 전압 및 전류에 구동 되도록 하여 조명용으로 사용가능하고, 조명용 발광 소자의 열적 부담을 줄일 수 있고, 발광 효율도 향상시킬 수 있으며, 패키지를 단순화시켜 양산에도 효율적으로 적용가능한 발광 소자 및 이의 제조 방법을 제공함을 그 목적으로 한다.
Therefore, in order to solve the above problems, by arranging the flip chip type elements on the sub-mount substrate, the present invention can be used for lighting by driving at an appropriate voltage and current, and can reduce the thermal burden of the light emitting device for lighting. It is also an object of the present invention to provide a light emitting device and a method of manufacturing the same, which can improve luminous efficiency and can be efficiently applied to mass production by simplifying a package.

본 발명에 따른 웨이퍼 상에 N형 반도체층과, 상기 N형 반도체층의 일부에 형성된 P형 반도체층을 포함하는 다수의 발광 셀이 형성된 발광 셀 블록 및 다수의 전극층이 형성된 서브 마운트 기판을 포함하되, 상기 발광 셀 블록 내의 일 발광 셀의 N형 반도체층과 다른 일 발광 셀의 P형 반도체층이 연결되도록 상기 전극 층에 본딩 된 발광 소자를 제공한다. A light emitting cell block including a plurality of light emitting cells including an N-type semiconductor layer, a P-type semiconductor layer formed on a portion of the N-type semiconductor layer, and a sub-mount substrate on which a plurality of electrode layers are formed are provided on a wafer according to the present invention. The present invention provides a light emitting device bonded to the electrode layer such that an N-type semiconductor layer of one light emitting cell and a P-type semiconductor layer of another light emitting cell in the light emitting cell block are connected to each other.

여기서, 상기 N형 반도체층 상에 형성된 N형 금속범퍼와 상기 P형 반도체층 상에 형성된 P형 금속범퍼를 더 포함한다. 그리고, 서브 마운트 기판의 일 가장자리에 형성된 P형 본딩 패드와, 타 가장자리에 형성된 N형 본딩 패드를 포함한다. 이때, 발광 셀 블록내의 일 가장자리에 위치한 P형 반도체 층은 상기 P형 본딩패드에 접속되고, 타 가장자리에 위치한 N형 반도체 층은 상기 N형 본딩패드에 접속된다. The semiconductor device further includes an N-type metal bumper formed on the N-type semiconductor layer and a P-type metal bumper formed on the P-type semiconductor layer. And a P-type bonding pad formed at one edge of the sub-mount substrate and an N-type bonding pad formed at the other edge. At this time, the P-type semiconductor layer located at one edge of the light emitting cell block is connected to the P-type bonding pad, and the N-type semiconductor layer located at the other edge is connected to the N-type bonding pad.

상술한 발광 셀 각각은, 상기 웨이퍼 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 상기 N형 반도체층과, 상기 N형 반도체층 소정 영역 상에 형성된 활성층과, 상기 활성층 상에 형성된 상기 P형 반도체층과, 상기 P형 반도체층 상에 형성된 제 1 금속층 및 싱기 제 1 금속층 상에 형성된 제 2 금속층을 포함한다. Each of the light emitting cells described above includes a buffer layer formed on the wafer, the N-type semiconductor layer formed on the buffer layer, an active layer formed on a predetermined region of the N-type semiconductor layer, and the P-type semiconductor layer formed on the active layer. And a second metal layer formed on the first metal layer and the first metal layer formed on the P-type semiconductor layer.

상기의 서브 마운트 기판으로 SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 상기 전극층 하부에 형성된 유전체 절연막막을 더 포함하고, 상기 유전체막은 SiO₂, MgO, Si₃N₄, HfO₃, Ta₂O₃ 및 SrF₃ 중 적어도 어느 하나를 포함하는 절연특성의 물질로 형성한다. 그리고, 상기 서브 마운트 기판은 요철 형상으로 형성하되, 상기 N형 반도체층이 접속될 영역이 철부가 되고, 상기 P형 반도체층이 접속될 영역이 요부가 되는 것이 바람직하다. SiC, Si, Ge, SiGe, AlN, metal, etc. are used as said submount substrate. A dielectric insulating film formed below the electrode layer is further included, and the dielectric film is formed of a material having an insulating property including at least one of SiO ₂ , MgO, Si ₃ N ₄ , HfO ₃ , Ta ₂ O _3, and SrF ₃ . In addition, the sub-mount substrate may be formed in an uneven shape, and a region to which the N-type semiconductor layer is to be connected is a convex portion, and a region to which the P-type semiconductor layer is to be connected is preferably a recess.

또한, 본 발명에 따른 웨이퍼 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 소정 영역상에 형성된 P형 반도체층과, 상기 N형 반도체층 상에 형성된 N형 금속 범퍼 및 상기 P형 반도체층 상에 형성된 P형 금속 범퍼를 포함하는 다수의 발광 셀을 포함하는 발광 소자용 발광 셀 블록을 제공한다. Further, an N-type semiconductor layer formed on a wafer according to the present invention, a P-type semiconductor layer formed on a predetermined region of the N-type semiconductor layer, an N-type metal bumper and the P-type semiconductor formed on the N-type semiconductor layer A light emitting cell block for a light emitting device including a plurality of light emitting cells including a P-type metal bumper formed on a layer is provided.

이때, 상기 발광 셀 각각은, 상기 웨이퍼 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 상기 N형 반도체층과, 상기 N형 반도체층 소정 영역 상에 형성된 활성층과, 상기 활성층 상에 형성된 상기 P형 반도체층과, 상기 P형 반도체층 상에 형성된 제 1 금속층 및 상기 제 1 금속층 상에 형성된 제 2 금속층을 포함한다. 상기 제 1 금속층으로 투명전극을 사용하고, 상기 제 2 금속층으로 반사막을 사용한다. In this case, each of the light emitting cells may include a buffer layer formed on the wafer, the N-type semiconductor layer formed on the buffer layer, an active layer formed on a predetermined region of the N-type semiconductor layer, and the P-type semiconductor formed on the active layer. A layer, a first metal layer formed on the P-type semiconductor layer, and a second metal layer formed on the first metal layer. A transparent electrode is used as the first metal layer, and a reflective film is used as the second metal layer.

또한, 본 발명에 따른 다수의 N영역과 P영역이 정의된 기판과, 인접한 N영역과 P영역을 각기 하나로 연결하는 다수의 전극층을 포함하는 발광 소자용 서브 마운트 기판을 제공한다. 상기 다수의 전극층 하부에 형성된 유전체막을 더 포함한다. 상기 다수의 N영역과 P영역이 정의된 기판은 요철 형상으로 형성하되, 철부가 상기 N영역으로, 요부가 상기 P영역으로 정의된다.
The present invention also provides a sub-mount substrate for a light emitting device including a substrate in which a plurality of N and P regions are defined, and a plurality of electrode layers connecting adjacent N and P regions to one. A dielectric film is further formed below the plurality of electrode layers. The substrate in which the plurality of N regions and the P region are defined is formed in a concave-convex shape, wherein convex portions are defined as the N regions, and concave portions are defined as the P regions.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.

도 2는 본 발명에 따른 플립칩용 발광 셀 블록의 단면도이고, 도 3은 본 발명에 따른 플립칩용 서브 마운트 기판의 단면도이고, 도 4 내지 도 6은 본 발명에 따른 발광 소자의 단면도이다. 2 is a cross-sectional view of a light emitting cell block for a flip chip according to the present invention, FIG. 3 is a cross-sectional view of a sub-mount substrate for a flip chip according to the present invention, and FIGS. 4 to 6 are cross-sectional views of a light emitting device according to the present invention.

도 2a 및 도 2b를 참조하면, 본 발명에 따른 플립칩용 발광 셀 블록(1000)은 사파이어 웨이퍼(110) 상에 다수의 발광 셀이 어레이되어 있다. 개개의 발광 셀은 웨이퍼(110) 상에 형성된 버퍼층(120)과, 버퍼층(120) 상에 형성된 N형 반도체층(130)과, N형 반도체층(130)의 일부에 형성된 활성층(140)과, 활성층(140) 상에 형성된 P형 반도체층(150)을 포함한다. 이때, P형 반도체층(150)의 저항을 줄이기 위한 별도의 제 1 금속층(160)을 P형 반도체층(150) 상에 더 형성한다. 또한, 제 1 금속층(150) 상에 범핑용으로 형성된 P형 금속 범퍼(metal bumper; 170)와, N형 반도체층(130) 상에 범핑용으로 형성된 N형 금속범퍼(180)를 더 포함한다. 또한, 제 1 금속층(160) 상부와 N형 반도체층(130) 상에 형성된 반사율 10 내지 100%인 제 2 금속층(미도시)을 더 포함할 수 있다. 또한, P형 반도체층(150) 상에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 2A and 2B, in the light emitting cell block 1000 for flip chip according to the present invention, a plurality of light emitting cells are arranged on the sapphire wafer 110. Each light emitting cell includes a buffer layer 120 formed on the wafer 110, an N-type semiconductor layer 130 formed on the buffer layer 120, an active layer 140 formed on a portion of the N-type semiconductor layer 130, and And a P-type semiconductor layer 150 formed on the active layer 140. In this case, a separate first metal layer 160 is further formed on the P-type semiconductor layer 150 to reduce the resistance of the P-type semiconductor layer 150. In addition, the semiconductor device further includes a P-type metal bumper 170 formed for bumping on the first metal layer 150 and an N-type metal bumper 180 formed for bumping on the N-type semiconductor layer 130. . In addition, a second metal layer (not shown) having a reflectance of 10 to 100% formed on the first metal layer 160 and on the N-type semiconductor layer 130 may be further included. In addition, a separate ohmic metal layer may be further formed on the P-type semiconductor layer 150 to facilitate supply of current.

상기의 웨이퍼(110)로는 Al₂O₃, SiC, ZnO, Si, GaAs, GaP, LiAl₂O ₃, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어 웨이퍼(110)를 사용한다. 본 실시예에서는 상술한 웨이퍼(110)상에 N형 반도체층(130) 형성시 완충역할을 하는 버퍼층(120)을 형성하였다. 하지만 이에 한정되지 않고, 버퍼층(120)을 형성하지 않을 수도 있다. As the wafer 110, at least one of Al ₂ O ₃ , SiC, ZnO, Si, GaAs, GaP, LiAl ₂ O ₃ , BN, AlN, and GaN is used. In this embodiment, a sapphire wafer 110 is used. In the present exemplary embodiment, a buffer layer 120 that serves as a buffer when the N-type semiconductor layer 130 is formed on the wafer 110 is formed. However, the present invention is not limited thereto and the buffer layer 120 may not be formed.

N형 반도체층(130)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 Al_xGa_1-xN(0≤x≤1)막을 포함하는 N형 반도체층(130)을 형성한다. 또한, P형 반도체층(150) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 본 실시예에서는 P형 Al_xGa_1-xN(0≤x≤1)막을 포함하는 P형 반도체층(150)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(130) 및 P형 반도체층(150)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다. For the N-type semiconductor layer 130, it is preferable to use a gallium nitride (GaN) film into which N-type impurities are implanted, and the material layer having various semiconductor properties is not limited thereto. In this embodiment, an N-type semiconductor layer 130 including an N _- type Al _x Ga _1-x N (0 ≦ _x ≦ 1) film is formed. The P-type semiconductor layer 150 also uses a gallium nitride film into which P-type impurities are implanted. In this embodiment, a P-type semiconductor layer 150 including a P _- type Al _x Ga _1-x N (0 ≦ _x ≦ 1) film is formed. In addition, an InGaN film may be used as the semiconductor layer film. In addition, the N-type semiconductor layer 130 and the P-type semiconductor layer 150 may be formed of a multilayer film. In the above, Si is used as the N-type impurity, Zn is used when InGaAlP is used as the P-type impurity, and Mg is used in the case of nitride.

또한 활성층(140)으로는 N형 Al_xGa_1-xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 In_xGa_1-xN(0≤x≤1), Al _xGa_1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 Al_xIn_yGa_1-x-yN(0≤x+y≤1)을 사용할 수 있 다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다. As the active layer 140, a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed on an N-type Al _x Ga _1-x N (0 ≦ _x ≦ 1) film is used. As the barrier layer and the well layer, binary compounds such as GaN, InN, and AlN may be used, and ternary compounds In _x Ga _1-x N (0 ≦ _x ≦ ₁ ) and Al _x Ga _1-x N (0 ≤ _x ≤ 1) may be used, and the quaternary compound Al _x In _y Ga _1-xy N (0 ≦ x + y ≦ 1) may be used. Of course, the N-type semiconductor layer 130 and the P-type semiconductor layer 150 may be formed by injecting predetermined impurities into the two- to four-membered compounds.

제 1 금속층(160)으로는 투명전극막을 사용하는 것이 바람직하다. 본 실시예에서는 ITO를 사용한다. 제 2 금속층으로는 전기 전도성을 갖는 반사막을 사용한다. N형 및 P형 금속 범퍼(170, 180)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti중 적어도 어느 하나를 사용한다. It is preferable to use a transparent electrode film as the first metal layer 160. In this embodiment, ITO is used. As the second metal layer, a reflective film having electrical conductivity is used. As the N-type and P-type metal bumpers 170 and 180, at least one of Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, and Ti is used.

상술한 구조는 갖는 본 발명의 발광 셀 블록의 제조 방법을 간략히 설명하면 다음과 같다. The manufacturing method of the light emitting cell block of the present invention having the above structure will be briefly described as follows.

웨이퍼(110) 상에 버퍼층(120), N형 반도체층(130), 활성층(140), P형 반도체층(150)을 순자적으로 형성한다. The buffer layer 120, the N-type semiconductor layer 130, the active layer 140, and the P-type semiconductor layer 150 are sequentially formed on the wafer 110.

상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다. The above-described material layers can be deposited and grown in various ways including metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE), hydride vapor phase epitaxy (HVPE), and the like. Is formed through the method.

P형 반도체층(150), 활성층(140), N형 반도체층(130) 및 버퍼층(120)의 일부를 제거하여 발광 셀 간을 분리한다. 이를 위해 P형 반도체층(150) 상에 소정의 마스크 패턴(미도시)을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 P형 반도체층(150), 활성층(140), N형 반도체층(130) 및 버퍼층(120)을 식각하여 다수의 발광 셀을 전기적으로 분리한다. 이를 통해 실리콘 웨이퍼 상에 발광 셀용 다수의 패턴이 형성된 발광 블록이 형성된다. A portion of the P-type semiconductor layer 150, the active layer 140, the N-type semiconductor layer 130, and the buffer layer 120 are removed to separate light emitting cells. To this end, a predetermined mask pattern (not shown) is formed on the P-type semiconductor layer 150, and then the P-type semiconductor layer 150, the active layer 140, and the N-type semiconductor layer in the region exposed by the mask pattern. The 130 and the buffer layer 120 are etched to electrically separate the plurality of light emitting cells. As a result, a light emitting block having a plurality of patterns for light emitting cells formed on the silicon wafer is formed.

이후, 소정의 식각공정을 통해 P형 반도체층(150) 및 활성층(140)의 일부를 제거하여 N형 반도체층(130)의 일부를 노출한다. Thereafter, a portion of the N-type semiconductor layer 130 is exposed by removing a portion of the P-type semiconductor layer 150 and the active layer 140 through a predetermined etching process.

P형 반도체층(150) 상에 N형 전극 형성 영역을 노출시킨 식각 마스크 패턴을 형성한 다음, 건식/습식 식각공정을 실시하여 노출된 영역의 P형 반도체층(150) 및 활성층(140)을 제거하여 N형 반도체층(130)을 노출시킨다. 이때, N형 반도체층(130)의 상부 일부도 함께 제거될 수도 있다. After forming an etch mask pattern exposing the N-type electrode formation region on the P-type semiconductor layer 150, a dry / wet etching process is performed to form the P-type semiconductor layer 150 and the active layer 140 in the exposed region. The N-type semiconductor layer 130 is exposed by removing the N-type semiconductor layer 130. In this case, a portion of the upper portion of the N-type semiconductor layer 130 may also be removed.

P형 반도체층(150) 상에 제 1 금속층(160)을 형성한다. 이를 위해 전체 구조상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진식각 공정을 실시하여 P형 반도체층(150)을 노출시키 제 1 감광막 패턴(미도시)을 형성한다. 전체 구조상에 제 1 금속층(160)을 형성한 다음, P형 반도체층(150) 상부에 형성된 제 1 금속층(160)을 제외한 나머지 영역의 제 1 금속층(160) 및 상기 제 1 감광막 패턴을 제거한다. The first metal layer 160 is formed on the P-type semiconductor layer 150. To this end, the photoresist is coated on the entire structure, and then a photolithography process is performed using a predetermined mask to expose the P-type semiconductor layer 150 to form a first photoresist pattern (not shown). After forming the first metal layer 160 on the entire structure, the first metal layer 160 and the first photoresist pattern of the remaining regions except for the first metal layer 160 formed on the P-type semiconductor layer 150 are removed. .

제 1 금속층(160)상에 P형 금속범퍼(170)를 형성하고, N형 반도체층(130) 상에 N형 금속범퍼(180)를 형성한다. 이를 위해, 전체 구조상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진식각 공정을 실시하여 제 1 금속층(160)의 일부와 N형 반도체층(130)의 일부를 노출시킨 제 2 감광막 패턴(미도시)을 형성한다. 이후, 전체 구조상에 금속막을 증착한 다음, 상기 제 2 감광막 패턴에 의해 노출된 제 1 금속층(160) 상부에 형성된 금속막과, N형 반도체층(130)의 상부에 형성된 금속막을 제외한 나머지 영역의 금속막 및 상기 제 2 감광막 패턴을 제거한다. 이로써, 제 1 금속층(160) 상에는 P형 금속범퍼(170)가 형성되고, N형 반도체층(130) 상에는 N형 금속범퍼(180)가 형성된다. The P-type metal bumper 170 is formed on the first metal layer 160, and the N-type metal bumper 180 is formed on the N-type semiconductor layer 130. To this end, by applying a photoresist film over the entire structure, a photolithography process using a predetermined mask is performed to expose a portion of the first metal layer 160 and a portion of the N-type semiconductor layer 130 (not shown). C). Subsequently, a metal film is deposited on the entire structure, and then, except for the metal film formed on the first metal layer 160 exposed by the second photoresist pattern and the metal film formed on the N-type semiconductor layer 130. The metal film and the second photosensitive film pattern are removed. As a result, the P-type metal bumper 170 is formed on the first metal layer 160, and the N-type metal bumper 180 is formed on the N-type semiconductor layer 130.

본 발명의 플립칩 구조의 발광 소자용 발광 셀 블록의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, P형 반도체층 상에 제 1 금속층을 형성한 다음, 발광 셀간의 분리를 위한 식각을 실시할 수도 있다. 또한, N형 반도체층을 노출시킨 다음, 발광 셀간의 분리를 위해 노출된 N형 반도체층의 일부와 그 하부의 버퍼층을 제거할 수도 있다. 또한, 제 1 금속층 상부에 금속 반사막의 제 2 금속층을 더 형성할 수도 있다. 또한, 제 2 금속층을 N형 반도체층의 상부에도 형성할 수 있다. The manufacturing process of the light emitting cell block for the light emitting device having the flip chip structure of the present invention is not limited to the above-described method, and various modifications and various material films may be further added. That is, the first metal layer may be formed on the P-type semiconductor layer, and then etching may be performed to separate the light emitting cells. Further, after exposing the N-type semiconductor layer, a portion of the exposed N-type semiconductor layer and a buffer layer below it may be removed for separation between the light emitting cells. In addition, a second metal layer of the metal reflection film may be further formed on the first metal layer. The second metal layer can also be formed on the N-type semiconductor layer.

다음으로 본 발명의 플립칩 구조의 발광 소자용 서브 마운트 기판을 마련한다. Next, the sub-mount substrate for light emitting elements of the flip chip structure of this invention is provided.

도 3을 참조하면, 서브 마운트 기판(2000)은 다수의 N영역(B)과 P영역(A)이 정의된 기판(200)과, 상기 기판(200) 표면에 형성된 유전체막(210)과, 인접한 N영역(B)과 P영역(A)을 각기 하나로 연결하는 다수의 전극층(230)을 포함한다. 또한, 일 가장자리에 위치한 P영역(A)까지 연장된 P형 본딩 패드(240)와, 다른 일 가장자리에 위치한 N영역(B)까지 연장된 N형 본딩 패드(250)를 더 포함한다. Referring to FIG. 3, the sub-mount substrate 2000 includes a substrate 200 in which a plurality of N regions B and P regions A are defined, a dielectric film 210 formed on a surface of the substrate 200, A plurality of electrode layers 230 connecting adjacent N regions B and P regions A to each other are included. The apparatus may further include a P-type bonding pad 240 extending to the P region A located at one edge and an N-type bonding pad 250 extending to the N region B located at the other edge.

상기의 N영역(B)은 플립칩 구조의 발광 셀 블록(1000) 중 N형 금속 범퍼(180)가 접속될 영역을 지칭하고, P영역(A)은 발광 셀 블록(1000) 중 P형 금속 범퍼(170)가 접속될 영역을 지칭한다. The N region B refers to a region to which the N-type metal bumper 180 is to be connected among the light emitting cell blocks 1000 having a flip chip structure, and the P region A is a P-type metal among the light emitting cell blocks 1000. It refers to the area to which the bumper 170 is to be connected.

이때 기판(200)으로는 전기 전도성 및 열전도성을 갖는 다양한 막질을 사용한다. 즉, SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 유전체막(210)으로는 전 류가 1㎛이하로 흐르는 모든 유전물질을 사용한다. 물론 이에 한정되지 않고, 전류가 전혀 흐르지 않는 절연물질을 사용할 수도 있다. 또한, 유전체막(210)은 다층으로 형성할 수도 있다. 본 실시예에서는 유전체막(210)으로 SiO₂, MgO 및 SiN 중 적어도 어느 하나를 사용한다. In this case, various substrates having electrical conductivity and thermal conductivity are used as the substrate 200. That is, SiC, Si, Ge, SiGe, AlN, metal, etc. are used. As the dielectric film 210, any dielectric material having a current of 1 μm or less is used. Of course, the present invention is not limited thereto, and an insulating material through which no current flows can be used. In addition, the dielectric film 210 may be formed in multiple layers. In this embodiment, at least one of SiO ₂ , MgO, and SiN is used as the dielectric film 210.

전극층(230), N형 본딩 패드(250) 및 P형 본딩 패드(240)는 전기 전도성의 우수한 금속을 사용한다. The electrode layer 230, the N-type bonding pad 250, and the P-type bonding pad 240 use metal having excellent electrical conductivity.

이하, 상술한 구성을 갖는 플립칩 구조의 발광 소자용 서브 마운트 기판의 제작 방법을 설명한다. Hereinafter, the manufacturing method of the sub-mount substrate for light emitting elements of the flip-chip structure which has the structure mentioned above is demonstrated.

기판(200)을 요철 형상으로 형성하여 N영역(B)과 P영역(A)으로 정의한다. 상기의 N영역(B)과 P영역(A)은 본딩될 발광 셀의 N 금속 범퍼(180)와 P 금속 범퍼(170)의 크기에 따라 그 폭과 높이 및 형상이 매우 다양하게 변화될 수 있다. 본 실시예에서는, 기판(200)의 철부가 N영역(B)이 되고, 기판(200)의 요부가 P영역(A)이 된다. 이러한 형상의 기판(200)은 별도의 주형을 이용하여 제조될 수도 있고, 소정의 식각공정을 이용하여 제작될 수도 있다. 즉, 기판(200)상에 P영역(A)을 노출시키는 마스크를 형성한 다음, 노출된 기판(200)의 일부를 제거하여 리세스된 P영역(A)을 형성한다. 이후, 마스크를 제거하면 리세스된 P영역(A)과 상대적으로 돌출된 N영역(B)이 형성된다. 또한, 기계적 가공을 통해 리세스된 P영역(A)을 형성할 수도 있다. The substrate 200 is formed in an uneven shape to define the N region B and the P region A. The N region B and the P region A may vary in width, height, and shape depending on the size of the N metal bumper 180 and the P metal bumper 170 of the light emitting cell to be bonded. . In this embodiment, the convex portion of the substrate 200 becomes the N region B, and the recessed portion of the substrate 200 becomes the P region A. As shown in FIG. The substrate 200 of this shape may be manufactured using a separate mold, or may be manufactured using a predetermined etching process. That is, after forming a mask exposing the P region A on the substrate 200, a portion of the exposed substrate 200 is removed to form the recessed P region A. FIG. Subsequently, when the mask is removed, the recessed P region A and the protruding N region B are formed. In addition, the recessed P region A may be formed through mechanical processing.

이후, 전체 구조상에 유전체막(210)을 형성한다. 이때, 기판(200)으로 도전 성 물질을 사용하지 않을 경우에는 유전체막(210)을 형성하지 않을 수도 있다. 본 실시예에서는 열 전도율의 향상을 위해 전기 전도성이 우수한 물질인 금속성 물질을 사용한다. 따라서, 유전체막(210)을 형성하여 충분한 절연 역할을 할 수 있도록 한다. Thereafter, the dielectric film 210 is formed on the entire structure. In this case, when the conductive material is not used as the substrate 200, the dielectric film 210 may not be formed. In this embodiment, a metallic material, which is a material having excellent electrical conductivity, is used to improve thermal conductivity. Accordingly, the dielectric film 210 may be formed to provide sufficient insulation.

다음으로, 유전체막(210) 상에 인접한 N영역(B)과 P영역(A)을 하나의 쌍으로 연결하는 전극층(230)을 형성한다. 이는 스크린 인쇄 방법으로 전극층(230)을 형성하거나, 소정의 마스크 패턴을 이용한 증착공정을 통해 전극층(230)을 형성한다. Next, an electrode layer 230 is formed on the dielectric layer 210 to connect adjacent N regions B and P regions A as a pair. This forms the electrode layer 230 by a screen printing method, or forms the electrode layer 230 through a deposition process using a predetermined mask pattern.

이후, 앞서 설명한 발광 셀 블록(1000)과, 서브 마운트 기판(2000)을 본딩 하여 발광 소자를 제작한다. Subsequently, the light emitting cell block 1000 and the sub-mount substrate 2000 are bonded to each other to fabricate the light emitting device.

도 4를 참조하면, 본 발명의 발광 소자는 발광 셀 블록(1000)의 N형 및 P형 금속 범프(170, 180)와 서브 마운트 기판(2000)의 N영역(B) 및 P영역(A)이 접속되도록 본딩하되, 상기 발광 셀 블록(1000) 내에 인접한 발광 셀의 N형 금속 범프(180)와 P형 금속 범프(170)가 서브 마운트 기판(2000)의 전극층(230)에 의해 연결되도록 접속시킨다. 발광 셀 블록(1000)내의 일 가장자리에 위치한 P형 금속 범프(170)는 서브 마운트 기판(2000)의 P형 본딩 패드(240)에 접속되고, 타 가장자리에 위치한 N형 금속 범프(180)는 서브 마운트 기판(2000)의 N형 본딩 패드(250)에 접속된다. Referring to FIG. 4, the light emitting device of the present invention includes N-type and P-type metal bumps 170 and 180 of the light emitting cell block 1000, and N-region B and P-region A of the sub-mount substrate 2000. The N-type metal bumps 180 and the P-type metal bumps 170 of the light emitting cells adjacent to each other in the light emitting cell block 1000 are connected by the electrode layers 230 of the sub-mount substrate 2000. Let's do it. The P-type metal bump 170 located at one edge of the light emitting cell block 1000 is connected to the P-type bonding pad 240 of the sub-mount substrate 2000, and the N-type metal bump 180 located at the other edge thereof is sub It is connected to the N-type bonding pad 250 of the mount substrate 2000.

이때, 금속범프(170, 180)와 하부 전극층(230) 및 본딩 패드(240, 250)와의 접속은 다양한 본딩 방법을 통해 본딩된다. 본 실시예에서는 공융온도를 이용한 공융(Eutectic)법을 통해 본딩된다. In this case, the connection between the metal bumps 170 and 180, the lower electrode layer 230, and the bonding pads 240 and 250 may be bonded through various bonding methods. In the present embodiment, the bonding is performed by eutectic (Eutectic) method using the eutectic temperature.

이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판(2000)상에 직렬 접속된다. As a result, a plurality of light emitting cells in a flip chip form are connected in series on the sub-mount substrate 2000.

이때, 직렬 접속되는 발광 셀의 개수는 사용하고자 하는 전원 및 발광 셀의 사용 전력에 따라 다양하게 변화될 수 있다. In this case, the number of light emitting cells connected in series may vary depending on the power source to be used and the power consumption of the light emitting cells.

바람직하게는 10 내지 1000개의 발광 셀이 형성된 발광 셀 블록(1000)을 서브 마운트 기판(2000)에 본딩시켜 이들 셀이 기판에 의해 직렬 접속된 발광 소자를 형성한다. 더욱 바람직하게는 15 내지 50개의 발광 셀이 형성된 발광 셀 블록(1000)을 서브 마운트 기판(2000)에 본딩시켜 이들 발광 셀이 기판에 의해 직렬 접속하는 것이 효과적이다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V의 단위 발광 셀 66 내지 67개를 서브 마운트 기판(2000)에 본딩한 플립칩 구조의 발광 소자를 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V의 단위 발광 셀 33 내지 34개를 서브 마운트 기판(2000)에 직렬 본딩한 플립칩 구조의 발광 소자를 제작한다. Preferably, a light emitting cell block 1000 having 10 to 1000 light emitting cells formed thereon is bonded to a submount substrate 2000 to form a light emitting device in which these cells are connected in series by a substrate. More preferably, the light emitting cell blocks 1000 having 15 to 50 light emitting cells formed thereon are bonded to the submount substrate 2000 so that these light emitting cells are connected in series by the substrate. For example, in the 220V alternating current drive, a light emitting device having a flip chip structure in which 66 to 67 unit light emitting cells of 3.3V are bonded to the submount substrate 2000 at a constant driving current is manufactured. In the 110V AC drive, a light emitting device having a flip chip structure in which 33 to 34 unit light emitting cells of 3.3V are serially bonded to the submount substrate 2000 at a constant driving current is manufactured.

본 발명의 본딩은 상술한 설명에 한정되지 않고 다양한 실시예가 가능하다. The bonding of the present invention is not limited to the above description and various embodiments are possible.

도 5와 같이 발광 셀이 웨이퍼 레벨에서 연결된 발광 셀 블록(1000) 형태가 아닌 개개의 발광 셀(100a 내지 100b)이 서브 마운트 기판(2000) 상에 본딩되어 발광 소자를 형성한다. 이때, 인접한 발광 셀(100a 내지 100c)의 N형 금속 범퍼(170)와 P형 금속범퍼(180)가 서브 마운트 기판(2000)에 형성된 전극층(230)에 의해 전기적으로 연결되도록 한다. As illustrated in FIG. 5, individual light emitting cells 100a to 100b, which are not in the form of light emitting cell blocks 1000 connected to light emitting cells at a wafer level, are bonded onto the sub-mount substrate 2000 to form light emitting devices. In this case, the N-type metal bumper 170 and the P-type metal bumper 180 of the adjacent light emitting cells 100a to 100c are electrically connected to each other by the electrode layer 230 formed on the sub-mount substrate 2000.

또한, 도 6에서와 같이 다수의 N영역(B)과 P영역(A)이 정의된 평평한 기판 (200)상에 인접한 N영역(B)과 P영역(A)을 각기 한쌍으로 연결하는 전극층(230)을 형성한 다음, 발광 셀 블록(1000)을 서브 마운트 기판(2000)에 실장하여 발광 소자를 형성한다. 즉, 소정의 패턴이 형성되지 않은 기판(200)상에 전극층(230)을 형성한 다음, 발광 셀 블록(1000)의 인접한 발광 셀의 N형 금속 범퍼(170)와 P형 금속 범퍼(180)가 전기적으로 연결되도록 한다. In addition, as shown in FIG. 6, an electrode layer connecting a pair of adjacent N regions B and P regions A on a flat substrate 200 on which a plurality of N regions B and P regions A are defined ( After forming the 230, the light emitting cell block 1000 is mounted on the sub-mount substrate 2000 to form a light emitting device. That is, the electrode layer 230 is formed on the substrate 200 on which the predetermined pattern is not formed, and then the N-type metal bumper 170 and the P-type metal bumper 180 of the adjacent light emitting cells of the light emitting cell block 1000 are formed. To be electrically connected.

이뿐 아니라, 발광 셀 블록(1000)내의 발광 셀에 N형 및 P형 금속 범퍼(170, 180)가 형성되지 않고, 서브 마운트 기판(2000) 상의 N영역(B) 및 P영역(A)에 각기 금속범퍼(170, 180)가 형성될 수도 있다. 이때, 금속범퍼(170, 180)와 본딩되기 위해 N형 및 P형 반도체층(130, 150) 상에 소정의 금속전극(미도시)이 더 형성될 수도 있다. In addition, the N-type and P-type metal bumpers 170 and 180 are not formed in the light-emitting cells in the light-emitting cell block 1000, and are respectively formed in the N-region B and the P-region A on the sub-mount substrate 2000. Metal bumpers 170 and 180 may be formed. In this case, a predetermined metal electrode (not shown) may be further formed on the N-type and P-type semiconductor layers 130 and 150 to be bonded to the metal bumpers 170 and 180.

또한, 본 발명에서는 가정용 전원에서 사용하기 위한 발광 소자를 위해 상기의 플립칩 형태의 발광 소자 내부에 별도의 브리지 회로를 더 포함할 수도 있다. 또한, 상기의 발광 셀 블록을 다수개 서브 마운트 기판에 발광 셀 블록 내의 발광 셀이 직렬 접속되도록 본딩한 다음, 이를 발광 셀 블록을 병렬 연결하여 가정용 전원에서 발광하도록 할 수 있다.
In addition, the present invention may further include a separate bridge circuit inside the flip-chip type light emitting device for a light emitting device for use in a home power source. In addition, the light emitting cell blocks may be bonded to a plurality of sub-mount substrates so that the light emitting cells in the light emitting cell blocks are connected in series, and the light emitting cell blocks may be connected in parallel to emit light from a home power source.

상술한 바와 같이, 본 발명은 다수의 발광 셀이 플립칩 구조로 직렬 접속된 발광 소자를 구현함으로 인해 별도의 제어 장치 없이 일반 조명용 소자로 사용 가능한 발광 소자를 제작할 수 있다. As described above, the present invention can manufacture a light emitting device that can be used as a general lighting device without a separate control device by implementing a light emitting device in which a plurality of light emitting cells are connected in series in a flip chip structure.

또한, 와이어 본딩의 필요가 없어 콤팩트한 소자의 구성이 가능하다. In addition, since there is no need for wire bonding, a compact device can be configured.

더욱이, 서브 마운트 기판을 통한 열 방출을 통해 발광 소자의 열적 부담을 줄일 수 있다. Moreover, the heat burden of the light emitting device can be reduced through heat dissipation through the sub-mount substrate.

Claims

A light emitting cell block on which a plurality of light emitting cells are formed, the N type semiconductor layer including a P type semiconductor layer formed on a portion of the N type semiconductor layer; And

Including a sub-mount substrate on which a plurality of electrode layers are formed,

And a light emitting device bonded to the electrode layer such that an N-type semiconductor layer of one light emitting cell and a P-type semiconductor layer of another light emitting cell in the light emitting cell block are connected.

The light emitting device of claim 1, further comprising an N-type metal bumper formed on the N-type semiconductor layer and a P-type metal bumper formed on the P-type semiconductor layer.

The method according to claim 1,

And a P-type bonding pad formed at one edge of the sub-mount substrate and an N-type bonding pad formed at the other edge.

The method according to claim 3,

And a P-type semiconductor layer at one edge of the light emitting cell block is connected to the P-type bonding pad, and an N-type semiconductor layer at the other edge is connected to the N-type bonding pad.

The method according to any one of claims 1 to 4, wherein each of the light emitting cells,

A buffer layer formed on the wafer;

The N-type semiconductor layer formed on the buffer layer;

An active layer formed on a predetermined region of the N-type semiconductor layer;

The P-type semiconductor layer formed on the active layer;

A first metal layer formed on the P-type semiconductor layer; And

A light emitting device comprising a second metal layer formed on the first metal layer.

The method according to any one of claims 1 to 4,

A light emitting device using SiC, Si, Ge, SiGe, AlN, metal, or the like as the sub-mount substrate.

The method according to any one of claims 1 to 4,

A light emitting device further comprising a dielectric insulating film formed under the electrode layer.

The method according to claim 7,

The dielectric insulating film is formed of a material having an insulating property including at least one of SiO ₂ , MgO, Si ₃ N ₄ , HfO ₃ , Ta ₂ O ₃ and SrF ₃ .

The method according to any one of claims 1 to 4,

The sub-mount substrate has a concave-convex shape, wherein a region to which the N-type semiconductor layer is to be connected is a convex portion, and a region to which the P-type semiconductor layer is to be connected is a recess.

An N-type semiconductor layer formed on the wafer;

A P-type semiconductor layer formed on a predetermined region of the N-type semiconductor layer;

An N-type metal bumper formed on the N-type semiconductor layer; And

A light emitting cell block for a light emitting device comprising a plurality of light emitting cells including a P-type metal bumper formed on the P-type semiconductor layer.

The method according to claim 10, wherein each of the light emitting cells,

A buffer layer formed on the wafer;

The N-type semiconductor layer formed on the buffer layer;

The P-type semiconductor layer formed on the active layer;

A first metal layer formed on the P-type semiconductor layer; And

A light emitting cell block for light emitting device comprising a second metal layer formed on the first metal layer.

The method according to claim 10 or 11,

A light emitting cell block for light emitting elements, wherein a transparent electrode is used as the first metal layer and a reflective film is used as the second metal layer.

A substrate in which a plurality of N regions and P regions are defined;

A submount substrate for a light emitting device comprising a plurality of electrode layers connecting adjacent N and P regions to one.

The method according to claim 13,

And a dielectric film formed under the plurality of electrode layers.

The method according to claim 13 or 14,

The substrate having the plurality of N regions and the P region defined therein is formed in a concave-convex shape, wherein the concave portion is defined as the N region, and the concave portion is defined as the P region.