[go: up one dir, main page]

KR20050067907A - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20050067907A
KR20050067907A KR1020030098942A KR20030098942A KR20050067907A KR 20050067907 A KR20050067907 A KR 20050067907A KR 1020030098942 A KR1020030098942 A KR 1020030098942A KR 20030098942 A KR20030098942 A KR 20030098942A KR 20050067907 A KR20050067907 A KR 20050067907A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
black matrix
liquid crystal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020030098942A
Other languages
English (en)
Other versions
KR101023718B1 (ko
Inventor
장상민
우종훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030098942A priority Critical patent/KR101023718B1/ko
Publication of KR20050067907A publication Critical patent/KR20050067907A/ko
Application granted granted Critical
Publication of KR101023718B1 publication Critical patent/KR101023718B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

상,하부기판의 미스얼라인 문제를 해결하고, 개구율을 확보하기에 알맞은 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한, 액정표시장치는 제 1 기판의 화소영역을 제외한 영역상에 형성된 블랙 매트릭스층과; 상기 블랙 매트릭스층을 포함한 상기 제 1 기판상에 형성된 제 1 층간절연막과; 상기 제 1 층간절연막상에 종횡으로 형성되어 상기 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; 상기 드레인전극 상에 콘택홀을 갖고, 상기 제 1 기판상에 형성된 제 2 층간절연막과; 상기 콘택홀을 통해 상기 드레인전극과 콘택되도록 상기 화소영역상에 형성된 화소전극과; 상기 제 1 기판과 소정 간격을 두고 대향되며, 전면에 공통전극이 구비된 제 2 기판을 포함함을 특징으로 한다.

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display Device and method for fabricating the same}
본 발명은 액정표시장치(Liquid Crystal Display Device: LCD)에 관한 것으로, 보다 구체적으로는 시분할 칼라(Field-Sequential Color : FSC, 이하 FSC라 명칭함) 액정표시장치 및 그의 제조방법에 관한 것이다.
일반적으로 사용되고 있는 표시장치들 중의 하나인 CRT(Cathode Ray Tube)는 TV를 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT의 자체 무게와 크기로 인해 전자 제품의 소형화, 경량화의 요구에 적극적으로 대응할 수 없었다.
따라서 각종 전자제품이 소형, 경량화되는 추세에서 CRT는 무게나 크기등에 있어서 일정한 한계를 가지고 있으며, 이를 대체할 것으로 예상되는 것으로는 전계 광학적인 효과를 이용한 액정표시장치(Liquid Crystal Display :LCD), 가스방전을 이용한 플라즈마 표시소자(PDP : Plasma Display Panel) 및 전계 발광 효과를 이용한 EL 표시소자(ELD : Electro Luminescence Display) 등이 있으며, 그 중에서 액정표시소자에 대한 연구가 활발히 진행되고 있다.
이와 같이 CRT를 대체하기 위해서 소형, 경량화 및 저소비전력 등의 장점을 갖는 액정표시장치가 활발하게 개발되어 왔고, 최근에는 평판 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 랩탑형 컴퓨터의 모니터뿐만 아니라 데스크탑형 컴퓨터의 모니터 및 대형 정보 표시장치등에 사용되고 있어 액정표시장치의 수요는 계속적으로 증가되고 있는 실정이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 스위칭 소자인 박막 트랜지스터와 이 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이하, 이러한 구동원리에 의해 화면을 구현하는 일반적인 액정표시장치에 관하여 살펴보기로 하겠다.
도 1은 일반적인 액정표시장치의 개략적인 단면도이다.
도 1에 도시한 바와 같이, 일반적인 액정표시장치는 일정 공간을 갖고 합착된 투명한 제 1, 제 2 유리기판(1, 10)과, 상기 제 1, 제 2, 유리기판(1, 10) 사이에 충진된 액정층(15)으로 구성된 액정패널과, 상기 제 1 유리기판(1)의 배면에 위치하며 상기 액정패널에 빛을 공급하는 백라이트(16)로 이루어진다.
여기서, TFT 어레이 기판인 제 1 유리 기판(1)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인(미도시)과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인(미도시)과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극(2)과, 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소전극에 전달하는 복수개의 박막 트랜지스터(T)(3)가 형성된다.
그리고 칼라필터 기판인 제 2 유리 기판(10)상에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(11)과, 특정 파장대의 빛만을 투과하고 나머지 빛은 흡수하는 R(Red),G(Green),B(Blue)셀로 이루어진 칼라 필터층(12)과, 화상을 구현하기 위한 공통 전극(14)이 형성된다.
미설명 부호 13은 오버코트층이다.
이와 같은 상기 제 1, 제 2 유리 기판(1, 10)은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
도 1은 편의상, 제 1, 제 2 유리기판(1, 10)에 한 화소영역만을 도시하였다.
그러나, 이러한 구조로 이루어진 일반적인 액정표시장치에서는 다음과 같은 문제점이 있다.
첫째는, 상기 컬러필터의 빛의 투과율은 최대 33% 이하로 이 컬러필터에 도달된 빛의 손실이 크기 때문에, 휘도를 높이기 위해서 백 라이트를 밝게 해야하므로 소비전력이 커진다는 점이다.
둘째는, 이러한 컬러필터는 액정표시장치의 다른 재료에 비해 매우 고가라서, 액정표시장치의 제조비용을 상승시키는 요소가 되고 있다.
이러한 액정표시장치의 문제점을 해결하기 위하여, 제안된 것이 컬러필터 없이 풀-컬러(full-color)를 구현할 수 있는 시분할 방식의 액정표시장치이다.
일반적인 액정표시장치의 백라이트는 항상 켜져있는 상태에서 백색광을 액정패널에 공급하는 방식이지만, 시분할 방식 액정표시장치는 한 프레임에 대해서 R,G,B 백라이트 유닛의 R,G,B 광원을 순차적으로 일정한 시간간격으로 점등하여 컬러영상을 표시하는 방식이다.
이러한 시분할 방식은 1960년경에 소개된 기술이지만, 고속의 응답속도를 가지는 액정모드와 이러한 액정의 응답속도에 부응하는 광원에 대한 기술이 뒤따라야 하기 때문에 실현되기 어려웠다.
그러나, 최근에는 액정표시장치 기술의 놀라운 발전으로 고속의 응답속도 특성을 띠는 강유전성 액정(FLC ; Ferroelectric Liquid Crystal), OCB(Optical Compensated Bend) 또는 TN(Twisted Nematic) 액정모드와 고속 점등이 가능한 R,G,B 백라이트를 이용한 시분할 방식 액정표시장치가 제안되고 있다.
특히, 이 시분할 방식 액정표시장치용 액정모드로는 OCB모드를 주로 이용하는데, OCB 셀(cell)은 상, 하부기판의 마주보는 면에 동일한 방향으로 러빙처리를 한 후, 일정한 전압을 인가하여 밴드(bend)구조를 형성하는 것으로, 전압 인가시 액정분자가 빠르게 움직이게 되어 액정이 재배열하는데 걸리는 시간, 즉 응답시간이 대략 5msec이내로 아주 빠르게 된다. 따라서, 상기 OCB 모드의 액정셀은 고속응답특성으로 화면에 잔상을 거의 남기지 않아 시분할 방식 액정표시장치에 매우 적합하다.
도 2는 일반적인 시분할 방식 액정표시장치의 개략적인 단면도이다.
도 2에 도시한 바와 같이, 일반적인 시분할 방식 액정표시장치는 상부기판(20)과 어레이 기판인 하부기판(25)과, 상, 하부기판(20,25) 사이에 충진된 액정층(28)과, 상, 하부기판(20,25)과 액정층(28)으로 구성되는 액정패널에 빛을 공급하는 R,G,B 3색 백라이트(29)로 이루어져 있다.
상기 상, 하부기판(20,25)의 상기 액정층(28)과 마주보는 면에는 이 액정층(28)에 전압을 인가하는 전극역할을 하도록 각각 공통전극(22)과 화소전극(26)이 형성되어 있다.
이 상부기판(20)과 공통전극(22) 사이에는, 상기 하부기판(25)의 화소전극(26)을 제외한 영역에서의 빛을 차단하는 블랙 매트릭스(21)가 형성되어 있다.
상기 하부기판(25) 상에는 화소전극(26)과 전기적으로 연결되어 있는 스위칭 소자인 박막 트랜지스터(T)(27)가 상부기판(20)의 블랙 매트릭스(21)와 대응되는 위치에 형성되어 있다.
이 박막 트랜지스터(T)(27)는 미도시한 게이트 전극과 소오스, 드레인 전극으로 이루어진다.
미설명 부호 '19'는 오버코트층이다.
도 2는 편의상, 상, 하부기판(20, 25)에 한 화소영역만을 도시하였다.
상기와 같은 시분할 방식 액정표시장치가 일반적인 액정표시장치와 가장 구별되는 특징은, 컬러필터가 필요없다는 점과, 백 라이트 유닛의 R,G,B 광원을 별개로 점등시키는 구조라는 점이다.
그러나, 상기 구성을 갖는 종래의 FSC 액정표시장치는, 박막 트랜지스터 어레이 공정과, 블랙 매트릭스층(21) 형성 공정을 상기 하부기판(20)과 상부기판(20)상에 독립적으로 실시한 후에 합착된 것이므로, 합착 마진 및 얼라인 마진을 고려하여 상부기판(20)상에는 블랙 매트릭스층이 넓게 형성되어 있어야 한다.
이와 같이 상부기판(20)상에 블랙 매트릭스층(21)이 넓게 형성되어 있으면, 개구율이 감소하게 되는 문제가 발생된다.
또한, 상부기판(20)상에 형성된 블랙 매트릭스층(21)은 반사율이 크기 때문에 강한 외부광이 들어올 경우에는 시인성이 떨어지는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 상,하부기판의 미스얼라인 문제를 해결하고, 개구율을 확보하기에 알맞은 액정표시장치 및 그의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한, 본 발명의 액정표시장치는 제 1 기판 및 제 2 기판과; 상기 제 1 기판의 화소영역을 제외한 영역상에 형성된 블랙 매트릭스층과; 상기 블랙 매트릭스층을 포함한 상기 제 1 기판상에 형성된 제 1 층간절연막과; 상기 제 1 층간절연막상에 종횡으로 형성되어 상기 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인 및 데이터라인의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와; 상기 드레인전극 상에 콘택홀을 갖고, 상기 제 1 기판상에 형성된 제 2 층간절연막과; 상기 콘택홀을 통해 상기 드레인전극과 콘택되도록 상기 화소영역상에 형성된 화소전극과; 상기 제 2 기판 전면에 공통전극이 구비됨을 특징으로 한다.
상기 제 1 기판의 배면에 R,G,B 3색으로 이루어진 백라이트가 구비된 것을 특징으로 한다.
상기 블랙 매트릭스층은 상기 화소영역을 제외한 상기 게이트라인과 데이터라인 및 박막 트랜지스터 하부영역에 형성됨을 특징으로 한다.
상기 블랙 매트릭스층은 몰리브덴(Mo)으로 구성됨을 특징으로 한다.
이전단 게이트라인 상부에 스토리지 하부전극이 더 형성됨을 특징으로 한다.
상기 화소전극에서 연장되어 상기 스토리지 하부전극 상부에 오버랩 되도록 스토리지 상부전극이 더 형성됨을 특징으로 한다.
상기 데이터라인과 상기 스토리지 하부전극은 동일층에 형성됨을 특징으로 한다.
상기 구성을 갖는 본 발명에 따른 액정표시장치의 제조방법은, 제 1 기판의 화소영역을 제외한 영역상에 블랙 매트릭스층을 형성하는 단계; 상기 블랙 매트릭스층을 포함한 상기 제 1 기판상에 제 1 층간절연막을 형성하는 단계; 상기 제 1 층간절연막상에 게이트전극을 구비한 게이트라인을 형성하는 단계; 상기 게이트라인을 포함한 상기 제 1 기판상에 게이트절연막을 형성하는 단계; 상기 게이트전극 상부에 액티브층을 형성하는 단계; 상기 게이트라인과 교차 배치되어 상기 화소영역을 정의하도록 데이터라인과 소오스전극과 드레인전극을 형성하는 단계; 상기 드레인전극상에 콘택홀을 갖도록 제 2 층간절연막을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계; 제 2 기판 전면에 공통전극을 형성하는 단계; 일정 간격을 갖고 대향되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 한다.
상기 블랙 매트릭스층은 몰리브덴(Mo)으로 형성함을 특징으로 한다.
상기 게이트라인과 데이터라인은 상기 블랙 매트릭스층 상부에 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그의 제조방법에 대하여 설명한다.
먼저, 본 발명의 실시예에 따른 액정표시장치에 대하여 설명한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ' 선상을 자른 구조 단면도이다.
본 발명의 실시예에 따른 액정표시장치는, 도 3과 도 4에 도시한 바와 같이, 투명한 하부기판(60)상에 화소영역을 제외한 나머지 부분에 형성된 블랙 매트릭스층(61)과, 상기 블랙 매트릭스층(61)을 포함한 하부기판(60) 전면에 형성된 제 1 층간절연막(62)과, 상기 제 1 층간절연막(62)상에 종횡으로 형성되어 화소영역을 정의하는 게이트 라인(51)및 데이터 라인(54)과, 상기 게이트 라인(51)의 일측에서 돌출 형성된 게이트 전극(51a)과, 상기 게이트 전극(51a)을 포함한 하부기판(60)의 전면에 SiNx 또는 SiOx와 같은 물질로 형성된 게이트 절연막(52)과, 상기 게이트 전극(51a) 상부의 상기 게이트 절연막(52)상에 아일랜드 형태로 형성되는 액티브층(53)과, 상기 데이터 라인(54)으로부터 돌출되어 상기 액티브층(53)의 일측 상부에 오버랩된 소오스 전극(54a)과, 상기 소오스 전극(54a)과 일정 간격 이격되고 액티브층(53)의 타측에 오버랩된 드레인 전극(54b)과, 상기 이전단 게이트라인(51) 상부에 형성된 스토리지 하부전극(54c)과, 상기 드레인전극(54b)이 드러나도록 콘택홀(56)을 갖도록 하부기판(60)의 전면에 형성된 제 2 층간절연막(55)과, 상기 콘택홀(56)을 통해서 드레인전극(54b)과 콘택되도록 화소영역상에 형성된 화소전극(57)과, 상기 화소전극(57)에서 연장되어 스토리지 하부전극(54c) 상에 오버랩된 스토리지 상부전극(57a)과, 상기 화소전극(57)을 포함한 하부기판(60) 상부에 형성된 제 1 배향막(58)으로 구성된다.
또한, 상기 하부기판(60)과 일정 간격을 갖도록 대향되어 합착된 상부기판(70) 상부에는 공통전극(71)과 제 2 배향막(72)이 형성되어 있다.
상기에서와 같이 게이트라인(51)과 데이터라인(54)이 교차되는 부분에는 게이트전극(51a)과 소오스전극(54a) 및 드레인전극(54b)으로 구성된 박막 트랜지스터가 구성된다.
상기 데이터라인(54)과 상기 스토리지 하부전극(54c)은 동일층에 형성된다.
그리고 상기 소오스전극(54a)과 액티브층(53) 사이 및 드레인전극(54b)과 액티브층 사이에는 오믹 콘택층(53a)이 형성되어 있다.
그리고 상기 제 1, 제 2 배향막(58, 72)은 폴리이미드(polyimide)로 구성되어 있다.
그리고 상기 블랙 매트릭스층(61)은 게이트전극(51a)과 소오스,드레인 전극(54a, 54b)으로 구성된 박막 트랜지스터와, 게이트라인(51) 및 데이터라인(54)의 하부에 형성되어 있으며, 상기 블랙 매트릭스층(61)은 몰리브덴(Molybdenum : Mo)으로 구성되어 있다. 이때, 콘택홀(56)이 형성되는 드레인전극(54b) 하부에는 도면에 도시한 바와 같이, 블랙 매트릭스층(61)이 형성되지 않을 수 있다.
그리고 상기 화소전극(57)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)로 구성된다.
상술한 바와 같이 본 발명에 따른 액정표시장치는, 상부기판(70)에 칼라필터층이 필요 없는 시분할 칼라(Field-Sequential Color : FSC) 액정표시장치로서, 블랙 매트릭스층(61)을 상부기판(70)에 형성하지 않고, 하부기판(60)상에 형성한 것에 구조적인 특징이 있다.
이와 같이, 상부기판(70) 전면에 공통전극(71)을 형성하고 상기 공통전극(71)상에 제 2 배향막(72)만 형성하면 되므로, 상,하부기판(70,60) 합착시 미스얼라인(misalign) 문제가 전혀 발생하지 않는다. 이에 따라서, 미스얼라인에 의한 빛샘 문제도 발생하지 않는다.
상기 공통전극(71)은 ITO, TO, IZO 또는 ITZO로 구성된다.
또한, 본 발명은 하부기판에 블랙 매트릭스층을 형성하는 것이므로, 상부기판에 블랙 매트릭스층을 형성하던 종래 기술보다 개구율 증가를 기대할 수 있다.
또한, 하부기판(60)에 구성된 블랙 매트릭스층(61)은, 종래에 상부기판상에 형성된 블랙 매트릭스층보다 그 면적이 좁으므로 외부 시인성이 향상된다는 효과도 기대할 수 있다.
참고로, 상기에서와 같이 하부기판(60)에 블랙 매트릭스층(61)을 구성할 수 있는 이유는, 본 발명은 칼라필터층이 필요 없기 때문에 화소 경계부에서 색섞임이 없기 때문이다.
다음에, 상기 구성을 갖는 본 발명에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
그리고 도 5a 내지 도 5d는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 액정표시장치의 제조방법은, 도 5a에 도시한 바와 같이, 투명한 하부 기판(60)상에 제 1 도전성 금속(예 : 몰리브덴(Mo))(미도시)을 증착한 후, 포토 및 식각 공정으로 제 1 도전성 금속을 패터닝하여, 블랙 매트릭스층(61)을 형성한다. 이때, 블랙 매트릭스층(61)은 화소영역으로 정의된 영역을 제외한 나머지 영역에 형성된다.
이후에, 상기 블랙 매트릭스층(61)을 포함한 하부기판(60) 전면에 제 1 층간절연막(62)을 형성한다.
다음에, 제 1 층간절연막(62)상에 제 2 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 제 2 도전성 금속을 패터닝하여, 일 방향으로 배열된 게이트 라인(51)과, 상기 게이트 라인(51)에서 일 방향으로 돌출 형성된 게이트 전극(51a)을 형성한다. 이때 게이트라인(51)과 게이트전극(51a)은 블랙 매트릭스층(61) 상부에 형성한다.
이후에 상기 게이트 전극(51a)이 형성된 하부기판(60)의 전면에 게이트 절연막(52)을 형성한다.
여기서 상기 제 1 층간절연막(62)과 게이트 절연막(52)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 사용할 수 있다.
이후에 도 5b에 도시한 바와 같이, 상기 게이트 절연막(52)상에 반도체층(아몰퍼스실리콘(a-Si) + 불순물 아몰퍼스실리콘(n+ a-Si))을 형성한다.
이어, 상기 반도체층을 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극(51a) 상부에 아일랜드(island) 형태를 갖는 액티브층(53)을 형성한다.
이후에 상기 액티브층(53)이 형성된 하부기판(60)의 전면에 제 3 도전성 금속을 증착하고, 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트 라인(51)과 교차하여 화소영역을 정의하는 데이터 라인(54)과, 상기 데이터 라인(54)에서 일 방향으로 돌출 연장된 소오스전극(54a)과, 소오스전극(54a)과 일정간격 격리된 드레인전극(54b)을 형성한다.
상기 소오스전극(54a)과 드레인전극(54b)을 형성할 때, 채널영역 상부의 불순물 아몰퍼스 실리콘층을 식각하여 상기 소오스전극(54a)과 액티브층(53) 사이 및 드레인전극(54b)과 액티브층 사이에 오믹 콘택층(53a)을 형성한다.
또한, 소오스전극(54a)과 드레인전극(54b)을 형성할 때, 이전단 게이트라인의 상부에는 스토리지 하부전극(54c)을 형성한다.
상기 데이터라인(54)과 소오스, 드레인전극(54a, 54b)은 블랙 매트릭스층(61) 상부에 형성한다. 이때, 차후에 콘택홀이 형성될 드레인전극(54b) 영역은 도면에 도시한 바와같이, 블랙 매트릭스층(61) 상부에 형성되지 않을 수 있다.
이후에 도 5c에 도시한 바와 같이, 데이터라인(54)이 형성된 하부기판(60)의 전면에 제 2 층간절연막(55)을 형성한다.
상기 제 2 층간절연막(55)은 아크릴, 폴리 이미드, BCB(Benzo Cyclo Butene), 실리콘 산화막, 실리콘 질화막 중에서 적어도 하나를 사용하여 형성할 수 있다.
이어, 포토 및 식각 공정으로 상기 드레인전극(54b)의 일영역이 드러나도록 상기 제 2 층간절연막(55)에 콘택홀(56)을 형성한다.
다음에, 제 2 층간절연막(55)을 포함한 하부기판(60) 전면에 투명 도전막을 증착한 후, 화소전극 형성용 마스크를 이용하여 투명 도전막을 식각해서 화소영역에 화소전극(57)을 형성한다.
상기 화소전극(57)을 형성할 때, 상기 화소전극(57)에서 연장되어 이전단 게이트라인 상부의 스토리지 하부전극(54c)상에 오버랩되도록 스토리지 상부전극(57a)을 형성한다.
이어, 화소전극(57)을 포함한 하부기판(60)의 전면에 제 1 배향막(58)을 형성한다.
이후에, 도 5d에 도시한 바와 같이, 상기 하부기판(60)과 대향되는 상부기판(70) 전면에 공통전극(71)을 형성한 후 상기 공통전극(71)상에 제 2 배향막(72)을 형성한다.
상기 공통전극(71)은 패터닝하지 않고 상부기판(70) 전면에 ITO, IZO, TO, ITZO 등이 하나로 형성된다.
이어, 일정 간격을 갖고 대향되도록 상기 상,하부기판(60,70)을 합착한다.
상기 제 1, 제 2 배향막(58, 72)은 폴리이미드(polyimide)나 광배향성 물질로 형성하는데, 폴리이미드로 이루어진 제 1, 제 2 배향막(58, 72)은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계 물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. 특히, 제 1, 제 2 배향막(58, 72)이 광반응성 물질로 이루어졌을 경우, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.
상기에서 상부기판(70) 전면에 공통전극(71)을 형성하는 공정은, 상기 하부기판(60)상에 블랙 매트릭스층(61)을 형성하는 공정보다 먼저 또는 동시에 진행할 수 있다.
즉, 상부기판(70) 상부에 구성요소를 형성하는 공정과, 하부기판(60) 상부에 구성요소를 형성하는 공정은 어느 공정을 먼저 진행하는가에 상관없이, 이전에 이후에 또는 동시에 진행 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 범위내에서 변경 실시될 수 있을 것이다.
상기 구성에 의한 본 발명에 따른 액정표시장치는 다음과 같은 효과가 있다.
첫째, 하부기판에 블랙 매트릭스층이 형성되고 상부기판 전면에 공통전극을 형성하므로, 상,하부기판 합착 공정시 미스얼라인(misalign) 문제가 전혀 발생하지 않는다.
이에 따라서, 미스얼라인에 의한 빛샘 문제를 해결할 수 있다.
둘째, 하부기판에 블랙 매트릭스층을 형성하는 것이므로, 상부기판에 블랙 매트릭스층을 형성하는 종래 기술보다 개구율 증가를 기대할 수 있다.
셋째, 하부기판에 형성된 블랙 매트릭스층은, 종래에 상부기판에 형성된 블랙 매트릭스층보다 그 면적이 좁으므로 외부 시인성이 향상된다는 효과도 기대할 수 있다.
도 1은 일반적인 액정표시장치의 개략적인 단면도
도 2는 일반적인 시분할 방식 액정표시장치의 개략적인 단면도
도 3은 본 발명의 실시예에 따른 액정표시장치의 평면도
도 4는 도 3의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ' 선상을 자른 구조 단면도
도 5a 내지 도 5d는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
* 도면의 주요부분에 대한 부호의 설명 *
60 : 하부기판 61 : 블랙 매트릭스층
62 : 제 1 층간절연막 51 : 게이트라인
51a : 게이트전극 52 : 게이트절연막
53 : 액티브층 53a : 오믹 콘택층
54 : 데이터라인 54a : 소오스전극
54b : 드레인전극 54c : 스토리지 하부전극
55 : 제 2 층간절연막 56 : 콘택홀
57 : 화소전극 57a : 스토리지 상부전극
58 : 제 1 배향막 70 : 상부기판
71 : 공통전극 72 : 제 2 배향막

Claims (10)

  1. 제 1 기판 및 제 2 기판과;
    상기 제 1 기판의 화소영역을 제외한 영역상에 형성된 블랙 매트릭스층과;
    상기 블랙 매트릭스층을 포함한 상기 제 1 기판상에 형성된 제 1 층간절연막과;
    상기 제 1 층간절연막상에 종횡으로 형성되어 상기 화소영역을 정의하는 게이트라인 및 데이터라인과;
    상기 게이트라인 및 데이터라인의 교차 부위에 게이트전극과 소오스전극 및 드레인전극으로 형성된 박막 트랜지스터와;
    상기 드레인전극 상에 콘택홀을 갖고, 상기 제 1 기판상에 형성된 제 2 층간절연막과;
    상기 콘택홀을 통해 상기 드레인전극과 콘택되도록 상기 화소영역상에 형성된 화소전극과;
    상기 제 2 기판 전면에 공통전극이 구비됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 기판의 배면에 R,G,B 3색으로 이루어진 백라이트가 구비된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 블랙 매트릭스층은 상기 화소영역을 제외한 상기 게이트라인과 데이터라인 및 박막 트랜지스터 하부영역에 형성됨을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 블랙 매트릭스층은 몰리브덴(Mo)으로 구성됨을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    이전단 게이트라인 상부에 스토리지 하부전극이 더 형성됨을 특징으로 하는 액정표시장치.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 화소전극에서 연장되어 상기 스토리지 하부전극 상부에 오버랩 되도록 스토리지 상부전극이 더 형성됨을 특징으로 하는 액정표시장치.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 데이터라인과 상기 스토리지 하부전극은 동일층에 형성됨을 특징으로 하는 액정표시장치.
  8. 제 1 기판의 화소영역을 제외한 영역상에 블랙 매트릭스층을 형성하는 단계;
    상기 블랙 매트릭스층을 포함한 상기 제 1 기판상에 제 1 층간절연막을 형성하는 단계;
    상기 제 1 층간절연막상에 게이트전극을 구비한 게이트라인을 형성하는 단계;
    상기 게이트라인을 포함한 상기 제 1 기판상에 게이트절연막을 형성하는 단계;
    상기 게이트전극 상부에 액티브층을 형성하는 단계;
    상기 게이트라인과 교차 배치되어 상기 화소영역을 정의하도록 데이터라인과 소오스전극과 드레인전극을 형성하는 단계;
    상기 드레인전극상에 콘택홀을 갖도록 제 2 층간절연막을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인전극과 콘택되도록 상기 화소영역에 화소전극을 형성하는 단계;
    제 2 기판 전면에 공통전극을 형성하는 단계;
    일정 간격을 갖고 대향되도록 상기 제 1, 제 2 기판을 합착하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 블랙 매트릭스층은 몰리브덴(Mo)으로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 8 항에 있어서,
    상기 게이트라인과 데이터라인은 상기 블랙 매트릭스층 상부에 형성함을 특징으로 하는 액정표시장치의 제조방법.
KR1020030098942A 2003-12-29 2003-12-29 액정표시장치 및 그의 제조방법 Expired - Fee Related KR101023718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098942A KR101023718B1 (ko) 2003-12-29 2003-12-29 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098942A KR101023718B1 (ko) 2003-12-29 2003-12-29 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050067907A true KR20050067907A (ko) 2005-07-05
KR101023718B1 KR101023718B1 (ko) 2011-03-25

Family

ID=37258521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098942A Expired - Fee Related KR101023718B1 (ko) 2003-12-29 2003-12-29 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101023718B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110122475A (ko) * 2010-05-04 2011-11-10 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642062B1 (ko) 2014-10-13 2016-07-22 주식회사 네스콘 토양 조성물용 경화제 및 이를 함유하는 토양 조성물

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604717B1 (ko) * 1999-07-08 2006-07-28 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100485625B1 (ko) * 2001-12-20 2005-04-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110122475A (ko) * 2010-05-04 2011-11-10 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101023718B1 (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
JP4543006B2 (ja) 液晶表示素子及びその製造方法
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100698047B1 (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
KR20080050851A (ko) 액정표시패널
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US8432501B2 (en) Liquid crystal display with improved side visibility
WO2022116341A1 (zh) 显示面板及显示装置
KR101157975B1 (ko) 액정표시소자의 구동방법
KR20020022318A (ko) 액정 표시소자
US20060114395A1 (en) Liquid crystal display device and method of fabricating the same
KR20050058105A (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
KR20050115633A (ko) 횡전계형 액정 표시 장치
KR20040025472A (ko) 횡전계모드 액정표시소자
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20050001952A (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100949491B1 (ko) 횡전계 방식 액정표시장치
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR100983579B1 (ko) 액정표시장치 및 그의 제조방법
KR20070044918A (ko) 액정패널 및 그 제조방법
KR101157480B1 (ko) 액정표시장치 및 이의 제조방법
KR101429902B1 (ko) 횡전계 방식의 액정표시장치
KR20050112902A (ko) 시분할 방식 칼라 액정표시장치
KR100919194B1 (ko) 화질이 개선된 횡전계모드 액정표시소자
KR20050070412A (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031229

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100524

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20101130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100524

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20101221

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20101130

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20110215

Appeal identifier: 2010101009734

Request date: 20101221

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20101221

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20101221

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20100726

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20110215

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20110121

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110314

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110315

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20200219

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211225