[go: up one dir, main page]

KR20050039856A - 기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물 - Google Patents

기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물 Download PDF

Info

Publication number
KR20050039856A
KR20050039856A KR1020057002868A KR20057002868A KR20050039856A KR 20050039856 A KR20050039856 A KR 20050039856A KR 1020057002868 A KR1020057002868 A KR 1020057002868A KR 20057002868 A KR20057002868 A KR 20057002868A KR 20050039856 A KR20050039856 A KR 20050039856A
Authority
KR
South Korea
Prior art keywords
region
film sample
regions
irradiated
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020057002868A
Other languages
English (en)
Other versions
KR101058464B1 (ko
Inventor
제임스 에스. 임
Original Assignee
더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20050039856A publication Critical patent/KR20050039856A/ko
Application granted granted Critical
Publication of KR101058464B1 publication Critical patent/KR101058464B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70041—Production of exposure light, i.e. light sources by pulsed sources, e.g. multiplexing, pulse duration, interval control or intensity control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 샘플 뿐만 아니라 박막 구조를 가공하는 방법을 제공한다. 특히, 빔 생성기(110)를 조절하여(100) 연속적인 조사 빔 펄스(164)를 소정의 반복 속도로 방출할 수 있다. 각각의 조시 빔 펄스는 마스크하여 제1의 복수 빔렛 및 제2의 복수 빔렛을 형성할 수 있다. 각각의 조사 펄스의 상기 제1 및 제2 복수 빔렛은 필름 샘플의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 에너지를 가지고 필름 샘플(170)에 부딪힌다. 상기 필름 샘플의 섹션의 특정 부분은 조사된 빔 펄스의 제1 펄스의 제1 빔렛으로 조사되어 상기 특정 부분의 제1 영역을 용해시키고, 상기 제1 영역은 적어도 부분적으로 용해되고, 상기 제1 영역의 인접한 각각의 영역 사이의 제1 미경화 영역을 남기면서 재고화 및 결정화된다. 제1 빔렛으로 특정 부분을 조사한 후, 상기 특정 부분의 제2 영역을 용융시키기 위해 상기 특정 부분은 다시 조사 빔 펄스의 제2 펄의 제2 빔렛으로 조사되며, 이 때, 상기 제2 영역들의 각각의 인접한 영역들 사이에 제2 미조사 영역을 남기면서 재고화 및 결정화된다. 상기 제1의 조사 및 재고화된 영역 및 제2 조사 및 재고화 영역은 필름 샘플의 섹션 내에서 서로 혼합된다. 추가로, 상기 제1 영역은 제1 화소에 대응하고, 상기 제2 영역은 제2 화소에 대응한다.

Description

기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을 제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물 {PROCESS AND SYSTEM FOR LASER CRYSTALLIZATION PROCESSING OF FILM REGIONS ON A SUBSTRATE TO PROVIDE SUBSTANTIAL UNIFORMITY WITHIN AREAS IN SUCH REGIONS AND EDGE AREAS THEREOF, AND A STRUCTURE OF SUCH FILM REGIONS}
관련 출원
본원은 2002년 8월 19일자로 출원된 미국 가출원 제60/405,083호에 근거한 우선권을 주장하며, 상기 문헌은 원용에 의해 본원에 통합된다.
정부 권리에 대한 고지
미국 정부는 Defense Advanced Research Project Agency 수여번호 N66001-98-1-8913의 조건에 따라 본 발명에 대해 소정 권한을 가질 수 있다.
발명의 기술분야
본 발명은 필름 가공기술에 관한 것으로, 특히, 필름상에 위치하는 박막 트랜지스터(TFT) 디바이스와 같은 전자 디바이스가 실질적으로 균일한 성능을 나타내도록 하기 위해 박막의 소정의 영역들에 대한 다중 조사(multiple irradiation)를 공간적으로 혼재(intermix)시키는, 반도체 필름의 가공 기술에 관한 것이다.
실리콘 필름 또는 반도체 필름과 같은 필름은 액정 디스플레이 장치용 화소를 제공하기 위해 사용되는 것으로 공지되어 있다. 이러한 필름은 엑시머 레이저 어닐링("ELA")법을 통해 사전에 가공(즉, 엑시머 레이저로 조사한 후 결정화)된다. 그 외, 액정 디스플레이 및 유기 발광 다이오드 디스플레이에서 사용하기 위해 반도체 박막을 가공하기 위한 유리한 방법과 시스템, 예를 들어, 연속적 측면 고화 (sequential lateral solidification:SLS) 기술을 사용하여 그레인(grain)크기가 큰 단결정 또는 다결정 실리콘 박막을 가공하기 위한 방법등이 개시되어 있다. 예를 들어, 본 출원인에게 양도된 Im 등의 미국특허 6,322,625 및 미국특허출원 09/390,537은 SLS 시스템과 그 방법에 대해 기술하고 있으며, 이들 문헌은 원용에 의해 그 전체 내용이 본 명세서에 포함된다. 상기 특허문헌은 실리콘 박막 상의 복수개의 영역이 순차적으로 조사되는 방법에 대해 기술하고 있다.
종래 시스템 및 방법을 사용하여 가공된 반도체 필름은 이러한 박막의 조사 영역(irradiated region)과 그 다음 영역간에 에너지 밀도가 변화하는 문제가 있다. 이러한 문제는 주로 레이저 빔 플루언스 (laser beam fluence)가 레이저 빔 발사시 적어도 약간은 변화한다는 사실에 기인한 것이다. 예를 들어, 박막 내 이웃하는 영역에 연속하여 조사하는 경우, 제1 영역은 제1 에너지 플루언스를 가진 제1 빔 펄스 (또는 펄스 들의 세트)가 조사되고, 제2 영역은, 상기 제1 에너지 플루언스와는 적어도 약간 다른 제2 에너지 플루언스를 가진 제2 빔 펄스 (또는 펄스 들의 세트)가 조사되며, 제3 영역은 제2 에너지 플루언스와는 적어도 약간 다른 제3 에너지 플루언스를 가진 제3 빔 펄스 등이 조사된다. 이들 영역에 대한 광 조사시, 이들은 (부분적 용융으로 인해) 결정화될 수 있다. 조사 및 결정화된 반도체 박막 제1, 제2 및 제3 영역의 최종 에너지 밀도는, 이웃하는 영역에 조사된 연속적 빔 펄스의 플루언스 변화로 인해, 모두, 어느 정도 상이하다.
문제는 이러한 반도체 박막 제조 후, 즉, 이처럼 상이한 에너지 밀도를 가진, 광조사 및 결정화된 영역에 박막 트랜지스터(TFT) 디바이스가 위치할 경우 발생할 수 있다. 특히, 에너지 밀도 차이로 인해, 필름의 결정화된 영역에 위치하는 이러한 TFT 디바이스의 성능은 다른 디바이스와 다를 수 있다. 예를 들어, (그 안에서는 균일할 수 있는) 결정화된 각 영역 내부에 위치하는 TFT 디바이스들은 대체로 균일한 특성을 가지며, 각 영역에서 실질적으로 동일한 방식으로 작동하지만, 서로 다른 결정화 영역에 존재하는 TFT 디바이스들은 동일한 방식으로 작동하지 않는다. 이러한 문제는, 디스플레이의 인접하는 화소에 제공된 동일한 색채가 서로 다르게 나타나는 사실로부터 분명하게 알 수 있는 것이다.
반도체 박막을 각각 약간 다른 플루언스를 가진 펄스로 조사함으로써 발생하는 또다른 문제점은 이들 영역 중 하나로부터 연속하는 다음 영역으로의 트랜지션이 가시적으로 관찰될 수 있다는 것이다. 이는 2개의 인접하는 영역에서 에너지 밀도가 서로 다르기 때문이며, 이처럼 상이한 에너지 밀도로 인해 이들의 경계 영역에서 영역간 트랜지션이 서로에 대해 컨트라스트를 가지기 때문이다. 따라서, 제1 영역에서 다음 영역으로의 트랜지션이 의도한 것보다 뚜렷해질 수 있다.
따라서, 추후에 결정화될 반도체 박막의 인접하는 영역에 조사되는 연속적인 빔 펄스의 플루언스 차이로 인한 영향을 감소시킨 반도체 필름을 포함하는 기판을 제공하는 것이 바람직하다.
도 1A는 (상이한 플루언스를 가진) 연속 빔 펄스의 부분을 샘플 상에 제공된반도체 박막의 영역들에 조사하여 이러한 부분들이 이들 영역들 간에 상호 개재하도록 하는 본 발명에 따른 조사 시스템의 예시적 구현예의 모식적 블록 다이어그램이고;
도 1B는 반도체 박막을 포함한 샘플의 확대된 측단면도이며;
도 2는 개념적으로 세분화된 샘플의 예시적 구현예의 정면 분해도로서, 상기 샘플은 반도체 박막을 구비하여, 그 위에서, 도 1A의 예시적 시스템으로 본 발명에 따른 공정을 반도체 박막의 전체 표면적에 대해 수행한다.
도 3은 본 발명에 따른 마스크의 제1의 예시적 구현예로서, 상기 마스크는 2개의 영역으로 나뉘어 제1 영역 및 제2 영역에 의해 패턴화된 각각의 빔렛 세트가 박막의 동일 영역을 조사할 수 있고, 각각의 빔렛 세트에 의해 조사된 영역의 섹션은 그 영역 전반에 분산되어 있다.
도 4A 내지 4H는 본 발명의 한 예시적 구현예에 따라 도 3의 마스크에 의해 빔 펄스가 패턴화되었을 때 펄스 빔에 대한 샘플의 반도체 필름의 연속적 움직임을도시한 것이다.
도 5A 내지 5H는, 본 발명의 공정에 따라 가공의 예시적 연속 단계에서, 샘플상에 제공된 반도체 필름의 특정 부분들에 대한, 도 3의 마스크에 의해 마스크된 빔 펄스선을 조사하고, 이어서 재고화(resolidification) 및 결정화하는 것을 나타낸 것이다.
도 6A는 도 5G 내지 5H의 결정화된 구역에 상응하는, 조사, 재고화 및 결정화된 2개의 특정 영역을 나타낸 것이며, 이 때 상기 결정화된 영역에 TFT 디바이스가 위치한다.
도 6B는 도 5G 내지 5H의 결정화된 영역에 해당하는, 조사, 재고화 및 결정화된 2개의 특정 영역을 나타낸 것이며, 이 때 결정화된 영역에 TFT 디바이스가 위치하며, 결정화된 영역들 사이의 경계 영역에 다른 영역들이 제공된다.
도 7은 본 발명에 따른 마스크의 제2의 예시적 구현예의 정면도로서, 3개의 구역으로 나뉘어 제1, 제2 및 제3 영역에 의해 패턴화된 각각의 빔렛 세트가 박막의 동일 영역을 조사할 수 있고, 각각의 빔렛 세트에 의해 조사된 상기 영역의 섹션은 상기 영역에 걸쳐 분산되어 있다.
도8A 내지 8H는 본 발명의 예시적 구현예에 따라 도7의 마스크에 의해 빔렛이 패턴화될 때, 펄스 빔에 대한 샘플의 반도체 필름의 연속적 움직임을 나타낸 것이다.
도 9A 내지 9H는 본 발명의 방법에 따른 가공 공정의 예시적 연속 단계에서, 샘플상에 제공된 반도체 필름의 특정 부분들에, (도8A 내지 8H에 도시된 샘플의 움직임에 상응하는) 도 7의 마스크에 의해 마스크된 빔 펄스선을 조사하고, 이어서 재고화 및 결정화 하는 것을 나타낸 것이다.
도 10은 본 발명에 따른 마스크의 세번째 예시적 구현예의 상면도로서, 상기 마스크는 4개의 구역으로 나뉘어 제1 및 제2 구역에 의해 패턴화된 각각의 빔렛 세트가 조사된 제 1의 조사 섹션내의 그레인을 측면으로 성장시키는 데에 사용되고, 제3 및 제4 구역에 의해 패턴화된 각각의 빔렛 세트가 조사된 영역의 두번째 조사된 섹션내의 그레인을 측면으로 성장시키기 위해 사용되며, 상기 빔렛에 의해 조사된 영역의 제1 및 제2 섹션은 상기 영역 전반에 분산되어 있다.
도 11A 내지 11H는 펄스 빔에 대하여 샘플의 반도체 필름을 연속적으로 움직임을 나타낸 것으로, 이 경우, 본 발명의 한 예시적 구현예에 따라, 도 10의 마스크에 의해 패턴화된 빔 펄스를 패턴화하여 반도체 박막의 동일 영역의 특정 구역 내에 그레인의 연속 고화("SLS")가 촉진된다.
도 12A 내지 12F는, SLS 원리에 기초하여, 본 발명의 방법에 따른 가공 공정의 예시적 연속 단계에서, 샘플상에 제공된 반도체 필름의 특정 부분들에 대한, (도11A 내지 11H에 도시된 샘플의 움직임에 상응하는) 도 10의 마스크에 의해 마스크된 조사 빔 펄스선에 의한 조사, 및 이어지는 재고화와 결정화를 나타낸 것이다.
도 13은 본 발명에 따른 네번째 예시적 구현예의 상면도로서, 상기 마스크는 중심구역과 경계 구역으로 분리되고, 경계 구역에 의해 패턴화된 각각의 빔렛 세트가 한 영역을 조사하여, 이들이, 인접한 영역을 조사하는 다음의 연속 빔 펄스에 의해 패턴화된 빔렛에 의해 조사된 영역의 섹션들 사이에 개재하도록 하고, 후의 빔펄스의 빔렛에 의해 조사된 상기 이웃하는 영역의 경계 섹션이 상기 경계 섹션 전체에 분산되어 있다.
도 14A 내지 14D는 본 발명의 방법에 따른 가공 공정의 예시적 연속 단계에서, 샘플상에 제공된 반도체 필름의 특정 부분들에 대해, 도 13의 마스크에 의해 마스크된 빔 펄스선을 조사하고, 이어서 재고화 및 결정화하는 것을 나타낸 것이다.
도 15는 도 13의 마스크에 의해 패턴화된 빔 펄스에 의해 조사된 영역에 속하는 조사(irradiation) 수를 나타낸 것이다.
도 16은 본 발명의 도 4A 내지 4H, 5A 내지 5H, 8A 내지 8H, 9A 내지 9H, 11A 내지 11H 및 12A 내지 12F의 예시적 기술을 사용하여, 도 1A의 컴퓨팅 배열의 적어도 부분적인 제어 하에 본 발명의 첫번째 예시적 가공 방법을 나타내는 순서도이다.
도 17은 본 발명의 도 14A 내지 14D의 예시적 기술을 사용하여, 도 1A의 컴퓨팅 배열의 적어도 부분적인 제어 하에 본 발명의 첫번째 예시적 가공 방법을 나타내는 순서도이다.
발명의 요약
본 발명의 하나의 측면은, 기판 필름상에 2개의 연속적 펄스들( 혹은 펄스들의 세트)에 의해 결정화된 영역들을 개재(介在:interpose)시켜 TFT 디바이스가 상기 영역에 위치할 경우, 박막 샘플의 이웃하는 영역 내에 위치하는 TFT 디바이스가 실질적으로 동일한 성능을 가지도록 할 수 있는 향상된 방법 및 시스템을 제공하는 것이다. 본 발명의 다른 측면은, 샘플의 인접하는 영역 사이의 경계 영역에 2개의 연속 펄스 (또는 펄스의 세트)의 결정화된 영역을 개재시켜 인접하는 영역간에 가시화된 경계의 인식을 감소시키고 상기 2개의 이웃간의 영역간의 콘트라스트(contrast)를 줄이는 방법을 제공하는 것이다.
본 명세서로부터 명확하게 이해될 본 발명의 상기 측면들과 다른 측면 중 적어도 일부에 따르면, (각각 다른 플루언스를 가지는) 2개 이상의 상이한 펄스 부분들에 의해, 반도체 박막 내 하나 이상의 영역에 대한 조사(irradiation)를 특별히 분산시킨다. 또한, 반도체 박막 내 2개의 이웃하는 영역 사이의 경계 영역이 있어, 2개의 연속적 빔 펄스들을 분산시키는 것은 화소 간의 경계에 대한 인식을 감소시키는 것으로 확인되었다.
본 발명의 하나의 예시적 구현예로서, 반도체 박막 샘플을 가공하기 위한 방법 및 시스템이 제공된다. 특히, 빔 발생기는 소정의 반복 속도로 빔 펄스의 연속적 조사를 방출하기 위해 제어될 수 있다. 각각의 조사 빔 펄스를 마스크(mask)하여 제1의 복수 빔렛(beamlet)과 제2의 복수 빔렛을 형성할 수 있다. 각각의 조사 펄스의 상기 제1 및 제2 의 복수 빔렛을 제공하며, 상기 빔렛은 필름 샘플에 부딪혀 필름 샘플의 조사된 부분을 적어도 부분적으로 융해시키기에 충분한 강도를 가지도록 한다. 상기 필름 샘플의 상기 특정 부분의 제1 영역을 용융시키도록 하기 위해, 상기 섹션의 특정 부분을 조사 빔 펄스의 제1 펄스의 제1 빔렛으로 조사하고, 상기 제1 면적은 적어도 부분적으로 융해되어 상기 제1 면적의 각각 인접한 영역 사이에 제1 미조사 영역(unirradiated area)을 남기고, 재고화 및 결정화 되도록 된다. 제1 빔렛으로 상기 특정 부분을 조사한 후, 상기 특정 부분을 조사된 빔 펄스의 제2 펄스의 제2 빔렛으로 조사하여 상기 특정 부분의 제2 영역을 용융시키는데, 이 경우, 상기 제2 영역을 적어도 부분적으로 용융시키고, 상기 제2 영역의 개개의 인접하는 영역들 간의 제2 미조사 영역을 남기고, 재고화 및 결정화 되도록 한다. 상기 제1 조사 및 재고화 영역과 상기 제2 조사 및 재고화 영역은 필름 시료의 부분 내에서 서로 혼재되어(intermingled) 있다. 추가로, 상기 제1 영역은 제1 화소에 대응하고, 제2 영역은 제2 화소에 대응한다.
본 발명의 또 다른 예시적 구현예에서, 개개의 제1 화소 위치는 개개의 제2 화소의 각각의 위치와 다르다. 또한, 제2의 광조사된 영역의 위치는 실질적으로 적어도 하나의 제1 미조사 영역의 위치와 동일하다. 상기 제1 미조사 영역은 실질적으로 제2 영역과 동일한 위치를 가지는 한편, 제2 미조사 영역은 제1 영역과 동일한 위치를 가진다. 상기 제1 및 제2의 조사 및 재고화 영역은 필름 샘플의 섹션의 전체 단면을 형성한다. 상기 제1 및 제2 영역의 위치는 불균일할 수 있고, 제2 조사 및 재고화 영역의 에지는 제1 조사 및 재고화 영역으로부터 임의의 거리를 두고 제공된다.
본 발명의 또 다른 예시적 실시예에 있어, 상기 제1 빔렛은 제1 에너지 밀도를 가지며, 제2 빔렛은 제2 에너지 밀도를 가지고, 상기 제1 에너지밀도는 제2 에너지 밀도와 상이하다. 상기 마스크된 조사 빔 펄스는 추가로, 필름 샘플에 작용하는 제3의 복수 빔렛을 포함할 수 있다. 추가로, 제2 빔렛에 의한 특정 부분의 조사 후, 상기 특정 부분은 제3 빔렛으로 조사되어 상기 특정 부분의 제3 영역을 용융시킨다. 상기 제3 영역은 이들의 두께 전체에 걸쳐 용융되어, 제3의 미조사 영역을 이웃한 제3 영역의 부분들 사이에 남겨두고, 재고화 및 결정화되도록 한다. 상기 제3 영역은 제3 화소에 대응할 수 있고, 제1 및 제2 화소의 각 위치는 제3 화소의 각 위치와 다르다. 상기 제1 및 제2 영역 중 하나 이상의 위치는 실질적으로 제3의 미조사 영역 중 하나의 위치와 동일하거나 상이할 수 있다. 또한, 상기 제1 및 제2 미조사 영역 중 하나 이상은 제3 영역과 동일한 위치를 가지며, 상기 제3의 미조사 영역은 상기 제1 및 제2 영역 중 하나 이상과 실질적으로 동일한 위치를 가진다. 제1, 제2 및 제3의 재고화 영역은 필름 샘플 섹션의 전체 단면을 형성할 수 있다.
본 발명의 다른 예시적 구현예의 경우, 제1 및 제2 재고화 영역의 에지는 제3의 재고화 영역으로부터 임의의 거리를 두고 제공된다. 추가로, 제1 빔렛은 제1 에너지밀도를 가지고, 제2 빔렛은 제2 에너지밀도를 가지며, 제3 빔렛은 제3 에너지 밀도를 가지고, 상기 제3 에너지 밀도는 상기 제1 에너지밀도 및 제2 에너지밀도 중 적어도 하나와 상이하다. 상기 제2 빔 펄스는 제1 빔 펄스를 바로 따라갈 수 있으며, 상기 필름 샘플이 조사 빔 펄스에 대하여 제1 위치에 제공될 경우, 제1 영역은 제1 빔렛에 의해 조사될 수 있다. 상기 제2 영역은, 상기 필름 샘플이 조사 빔 펄스에 대하여 제2 위치에 제공될 경우, 제2 빔렛에 의해 조사될 수 있으며, 상기 제 2 위치는, 상기 제2 위치보다, 필름 샘플의 섹션 중심에 가깝다. 나아가, 상기 필름 샘플은 조사 빔 펄스에 대하여 병진운동을 하여 필름 샘플의 제1 빔렛에 의한 부딪힘이 제1 위치로부터 제2 위치로 움직이도록 할 수 있다.
본 발명에 따른 추가의 예시적 구현예에서, 상기 제1 영역은 그들의 전체 두께에 걸쳐 충분히 용융되고, 제2 영역은 그 전체 두께에 걸쳐 충분히 용융된다. 또한, 필름 샘플을 병진 운동시켜 필름 샘플의 추가 부분이 제1 및 제2 빔렛에 의해 조사될 수 있도록 제공할 수 있고, 상기 추가 부분은 실질적으로 필름 샘플의 특정 부위에 인접한 곳이다. 제1 및 제2 영역의 조사는 전체 반도체 박막 샘플의 가공을 위해 반복될 수 있다. 필름 샘플의 추가적 부위위 제1 에지는 필름 샘플의 상기 특정 부위의 제2 에지와 중첩될 수 있고, 상기 추가 부분의 제1 에지에서 상기 조사 및 재고화된 영역은 상기 특정부분의 재고화된 영역과 섞여서 중첩을 방지할 수 있다.
첨부된 도면은 본 명세서에 포함되어 개시 내용의 일부를 이루며, 본 발명의 바람직한 구현예를 도시하며, 본 발명의 원리를 설명한다.
발명의 상세 설명
본 발명에 따른 다양한 시스템은, 반도체(즉, 실리콘) 박막 위에 이전에 결정화된 영역들 사이에 개재(interpose)될 수 있는, 하나 이상의 영역을 생성, 고화 및 결정화 하기위해 사용될 수 있다. 이러한 영역을 이루기 위한 시스템 및 방법과, 최종의 결정화된 반도체 박막에 대한 예시적 구현예를 이하 상세히 설명한다. 그러나, 본 발명의 범위가 결코 본 명세서에 기술된 이러한 시스템, 방법 및 반도체에 한정되는 것은 아니다.
연속 동작 SLS 를 제공하기 위한 특정 시스템은 미국특허출원 제09/526,585 (이하, '585 특허라 함)에 기술되어 있으며, 상기 문헌의 개시내용은 전체가 본 명세서에 참조로서 포함된다. 본 발명의 예시적 구현예와 실질적으로 유사한 시스템을 사용하여, 전술한 바와 같이 반도체 필름의 조사, 고화 및 결정화된 부분을 생성할 수 있으며, 이를 사용하여 사전에 결정화된 부분을 가지고 새롭게 조사, 고화 및 결정화된 영역을 분산시킬 수 있다. 특히, 본 발명에 따른 시스템은, 무정형의 실리콘 박막을 구비한 샘플(170)상에 사용되며, 상기 샘플은 상기 반도체 박막의 특정 영역의 조사와 이어지는 고화 및 결정화를 촉진시키기 위해 조사 빔 펄스에 의해 조사된다. 예시적 시스템으로서는, 조사 빔(즉, 레이저 빔)을 방출하는 빔 공급원 (110) (예를 들어, Lambda Physik model LPX-315IXeCl 펄스 엑시머 레이저), 상기 레이저 빔의 에너지 밀도를 변조(modulation)하기 위한 제어가능한 빔 에너지 변조기(120), MicroLas 2판 변형 감쇠기 (two plate variable attenuator:130), 빔 유도거울(beam steering mirror:140, 143, 147, 160 및 162), 빔 확장 및 평행화 렌즈(141 및 142), 빔 균질화기(144), 컨덴서 렌즈(145), 필드 렌즈(148), 병진 스테이지(도시하지 않음) 내에 장착된 프로젝션 마스크(150), 4×, 6× 아이 피스(eye piece: 161), 제어가능한 셔터(121), 샘플 병진 스테이지(180) 상에 탑재된 처리대상 반도체 박막을 가진 샘플(170) 위에 조사 빔 펄스(164)를 촛점화시키기 위한 다중 요소 대물 렌즈(163), 진동 격리체(vibrational isolation) 상에 지지된 화강암 블록 광학 벤치(190), 셀프-레벨링 시스템(self-leveling system) (191, 192, 193 및 194), 빔공급원 (110)을 제어하기 위해 결합된 컴퓨팅 배열(100) (즉, 본 발명에 따른 프로그램을 수행하는 일반 컴퓨터 또는 특정 목적 컴퓨터), 빔 에너지 밀도 변조기(120), 빔 감쇠기(130), 셔터(152) 및 샘플 병진 스테이지(180)를 포함한다.
바람직하게는, 컴퓨터 배열(100)에 의해 샘플 병진 스테이지(180)를 조절하여 샘플(170)의 평면 X-Y 방향 뿐만 아니라 Z 방향의 병진을 조절한다. 이러한 방식으로 컴퓨팅 배열(100)이 조사 빔 펄스(164)에 대하여 샘플(40)의 상대적 위치를 제어한다. 조사 빔 펄스(164)의 반복 및 에너지 밀도도 컴퓨터 (100)에 의해 조절될 수 있다. 당업자라면, 빔 공급원 (110)(즉, 펄스 엑시머 레이저) 대신, 적어도 부분적으로, 후술하는 방식으로, 샘플(170)의 반도체(즉, 실리콘) 박막의 선택된 영역을 용융시키기에 적절한 짧은 에너지 펄스의 기타 공지된 공급원에 의해 상기 조사 빔 펄스를 생성될 수 있음을 이해할 것이다. 이러한 공급원은 펄스형 고상 레이저, 개조(chopped) 연속파 레이저, 펄스형 전자빔 및 펄스형 이온빔 등을 포함한다. 전형적으로, 빔 공급원(110)에 의해 생성된 조사 빔 펄스는 10mJ/㎠ 내지 1J/㎠의 범위인 빔 강도, 10 내지 103 nsec 범위의 펄스 지속기간 (FWHM) 및 10Hz 내지 104Hz 범위의 펄스 반복 속도를 제공한다.
도 1A에 나타낸 시스템의 예시적 구현예에 있어, 컴퓨팅 배열(100)은 본 발명에 따른 샘플(170)의 반도체 박막의 가공을 수행하기 위해 샘플 스테이지(180)을 통해 샘플의 병진운동을 제어하는 한편, 상기 컴퓨팅 배열은, 제어된 빔 경로를 따라, 샘플의 반도체 박막에 대하여 조사 빔 펄스(164)의 강도 패턴을 바꾸기 위해 적절한 마스크/레이저 빔 병진 스테이지 (묘사의 간결화를 위해 도시하지 않음)에 탑재된 마스크(150) 및/또는 빔 공급원(110)을 제어할 수 있다. 조사 빔 펄스의 강도 패턴을 변화시키는 다른 방법으로서, 컴퓨터(100)로 하여금 빔 스티어링 미러를 제어하도록 하는 것을 들 수 있다. 도 1의 예시적 시스템은 이하 더욱 상세히 서술하는 방식으로 샘플(170)의 실리콘 박막의 가공을 수행한다. 마스크(150)는 본 발명에 따른 예시적 시스템에 의해, 최종 마스크된 빔 펄스(164)의 프로파일을 잘 형성하고, 박막의 부분들를 마스크된 빔 펄스(164)로 조사하여 결정화할 경우, 반도체 박막 중 인접한 부분과 상기 부분들의 에지 영역의 불균일도를 감소시키기 위해 반드시 사용되어야 한다.
도 1B에 도시된 바와 같이, 샘플(170)의 반도체 박막(175)은 예를 들어, 유리 기판(172)상에 직접 위치할 수 있으며, 이들 간에 하나 이상의 중간층(177)상에 제공될 수 있다. 반도체 박막(175)은 그의 필요한 영역이 그 전체 두께에 걸쳐 충분히 용융될 수 있다면, 100Å 내지 10,000Å(1㎛)의 두께를 가질 수 있다. 본 발명의 예시적 구현예에 따르면, 반도체 박막(175)은 실리콘, 게르마늄, 실리콘 게르마늄(SeGe)으로 이루어질 수 있으며, 이들 모두는 불순물 함량이 낮다. 반도체 박막(175)을 위해 다른 원소 또는 반도체 재료를 사용할 수도 있다. 반도체 박막(175) 바로 아래에 위치하는 중간층(177)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4) 및/또는, 샘플(170)의 반도체 박막의 지정된 구역내에서 그레인 성장을 촉진하기에 적합한 산화물, 질화물 또는 다른 재료의 혼합물일 수 있다. 유리 기판(172)의 온도는 실온 내지 800℃일 수 있다. 유리 기판(172)의 높은 온도는 기판을 예열함에 의해 얻을 수 있으며, 이는, 박막(175)에 대한 유리 기판의 근접성으로 인해, 샘플(170)의 반도체 박막(175)의 조사, 재고화 및 결정화된 영역에 있어, 보다 큰 그레인이 효과적으로 성장할 수 있도록 한다.
도 2는 샘플(170)의 반도체 박막(175)(즉, 무정형 실리콘 박막)의 예시적 구현예의 확대도 및 상기 샘플(170) 상의 위치에 대한 빔 펄스(164)의 상대적 병진 경로를 나타내는 것이다. 상기 예시적 샘플(170)은, 예를 들어, Y 방향으로 40㎝ 및 X 방향으로 30㎝의 예시적 치수를 가진다. 샘플(170)은 개념적으로 많은 수의 컬럼(column) (즉, 제1의 개념적 컬럼(205), 제2의 개념적 컬럼(206), 제3의 개념적 컬럼(207) 등)으로 세분될 수 있다. 각각의 개념적 컬럼의 위치/크기는 컴퓨터 배열(100)의 저장 장치에 저장되어 추후 샘플(170)의 병진운동을 제어하고/하거나 반도체 박막(175)의 이들 위치 상에서 또는 저장된 위치에 기초한 다른 위치상에서 빔 공급원(110)에 의한 빔의 발사를 제어하기 컴퓨팅 배열(100)에 의해 이용될 수 있다. 각각의 컬럼(205, 206, 207 등)은 Y 방향으로 1/2㎝ 및 X 방향으로 30㎝의 치수를 가진다. 따라서, 만일 샘플(170)이 Y 방향으로 40㎝일 경우, 샘플(150)은 개념상 80개의 칼럼으로 세분화될 수 있다. 또한, 샘플(170)은 개념상 다른 치수(예를 들어, 1㎝×30㎝ 컬럼, 2㎝×30㎝ 컬럼,2㎝×30㎝ 컬럼 등)을 가질 수 있다. 사실상 샘플(170)의 개념상 컬럼의 치수에는 어떠한 제한도 없다. 그러나, 빔 펄스(164)는 컬럼 내 반도체 박막(175)의 특정 영역을 조사하여 완전히 용해시킬 수 있어서, 이러한 영역 내에서 작은 그레인의 성장을 촉진하고, 반도체 박막의 동일한 영역내 서로 다른 플루언스를 가진 2개의 상이한(즉, 연속의) 빔 펄스에 의해 조사된 영역의 개재를 허용하여 필름 샘플(175) 상에 균일한 영역을 형성할 수 있다. 각각의 컬럼의 위치/치수 및 이들의 위치는 컴퓨팅 배열(100)의 저장 장치내에 저장되어 빔 펄스(164)에 대한 병진 스테이지(180)의 병진운동 및 빔 공급원(110)에 의한 빔(111)의 발사를 조절하기 위해 이러한 컴퓨터 배열(100)에 의해 이용될 수 있다.
도3에 나타낸 바와 같은 본 발명의 제1의 예시적 구현예에 따르면, 반도체 박막(175)은 마스크(150)에 의해 패턴화된 빔 펄스(164)에 의해 조사될 수 있다. 제1 예시적 마스크(150)의 단면적이 빔 펄스(164)의 단면적보다 크다. 이러한 방식으로, 상기 마스크(150)는 펄스 빔이 마스크(150)의 개방 또는 투명 영역에 의해 인도된 형상 및 프로파일을 가지도록 상기 펄스빔을 패턴화할 수 있다. 상기 마스크(150)은 제1 섹션A (300) 및 제2 섹션B (350)으로 세분화될 수 있다. 상기 제1 섹션A (300)은 빔-블로킹 영역(320)에 의해 서로 분리된 열린 또는 투명 영역(310)을 다수개 가진다. 제2 섹션 B (350)은 빔-블로킹 영역(370)에 의해 서로 분리된 열린 또는 투명한 영역(360)을 다수개 가진다. 마스크(150)의 제1 및 제2 섹션(300, 350)의 열린 또는 투명한 영역 (310, 360)은 각각 "슬릿(slit)"으로 불리울 수 있다. 이들 슬릿은 작은 빔 펄스(또는 빔렛)가 이를 통해 조사되어 그들이 부딪히게 되는 반도체 박막(175)의 영역을 완전 용해시킨다. 상기 슬릿(310, 360)의 치수는 0.1㎛×0.5㎛, 0.5㎛×0.5㎛ 등일 수 있다. 명백하게, 다른 크기의 슬릿도 가능하며, 이들도 본 발명의 범위에 속한다. 예를 들어, 슬릿은 장방형상, 원형, 삼각형, 쉐브론 형, 다이아몬드형일 수 있다. 이러한 방식으로, 마스크(150)는 빔 펄스(164)를 패턴화하여 소정의 부분에 샘플(170)의 반도체 박막(175)에 부딪히며, 이하 상세히 설명한다.
도 4A 내지 4H 및 도 5A 내지 5H에서 도시된 본 발명에 따른 제1의 예시적 구현예는, 이하, 도 3의 마스크에 의해 패턴화된 빔 펄스(164)가 반도체 박막(175)의 섹션에 부딪히는 것에 대하여 샘플(170)의 상대적 움직임을 참조하면서, 상세히 설명한다. 샘플(170)의 예시적 병진운동은 마스크된 빔 펄스(164)의 방향과 관련되며, 도2를 참조하여 후술한다. 샘플(170)의 반도체 박막(175)의 선택 영역을 조사하기 위해 마스크(150) 또는 샘플 병진 스테이지(180)을 움직여 샘플(170)을 움직일 수 있다. 이러한 목적을 위해, 마스크된 빔 펄스(164)의 길이 및 폭은 0.1㎝×0.5㎝일 수 있다. 그러나 마스크된 빔 펄스(164)는 이러한 형상 및 크기에 제한되는 것은 아니다. 실제, 다른 형상 및 크기의 마스크된 빔 펄스(164)도 마스크(150)에 의해 패턴화되고 치수화된다.
샘플(170)을 개념상 컬럼(205, 206, 207 등)으로 세분화한 후, 펄스형 레이저 빔(111)을, (컴퓨팅 디바이스(100)을 사용한 빔 공급원(110)을 활성화시키거나, 셔터(130)을 개방함에 의해) 활성화시키고, 반도체 박막(175)으로부터 멀리 떨어진 제1 위치(220)에 부딪히는 펄스형 레이저 빔 렛을 제공한다. 이어서, 샘플(170)을 컴퓨팅 배열(100)의 제어 하에 X 방향으로 병진 운동시키고 가속화하여 제1 빔 경로(225)내에서 고정된 위치 빔렛들에 대하여 소정의 속도에 달하도록 한다.
본 발명의 방법의 한 예시적 변형에 있어, 상기 펄스화된 빔렛(164)은, 샘플(170)의 펄스화된 레이저 빔(149)에 대한 움직임 속도가 소정의 속도에 달할 때, 샘플(170)의 제1 에지(210')에 도달할 수 있다. 이어서, 상기 샘플(170)은 연속적으로 (즉, 정지 없이) -X 방향으로 소정의 속조에서 병진운동하여 상기 펄스화된 빔렛(164)가 제2 빔 경로(230)의 전체 길이 동안 샘플(170)의 연속적 부분을 계속 조사하도록 한다.
제1 에지(210')를 지날 경우, 빔 펄스(149)는, 빔 펄스(149)를 패턴화하여 마스크된 빔 펄스(164)로 되게 하는 마스크(150)의 제1 섹션A(300) 및 제2 섹션B(350)을 관통한다. 도 5A에 나타낸 바와 같이, 제1 섹션A(300)에 의해 패턴화된 마스크된 빔 펄스(164)는 반도체 박막 샘플(170)의 제1 개념상 컬럼(205)상의 제1 영역(410)에 부딪히며, 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)는 반도체 박막(170)의 에지(210')으로부터 멀리 떨어진 영역을 조사한다. 따라서, 도4A 및 5A에 나타낸 바와 같이, 반도체 박막의 제1 영역(410)은 단지 마스크 (150)의 제1 섹션A(300)에 의해 마스크된 빔 펄스(164)에 의해서만 조사된다. 도 5A에 나타낸 바와 같이, 상기 조사된 제1 영역(410)들은 서로 일정 거리를 두고 제공되며, 실질적으로 마스크(150)의 제1 섹션A (300)의 슬릿(310)의 위치 및 배향에 상응한다. 특히, 상기 조사된 제1 부분(415)은 이들 조사된 제1 부분들(415)간의 부분이 다른 빔 펄스(예를 들어, 이어지는 마스크된 빔 펄스)로 조사될 수 있도록 제공된다. 본 발명의 바람직한 구현예에서, 조사된 제1 부분(415) 사이에 제공된 이러한 부분들은 충분히 커서 상기 제1 부분(415)와 대략 동일한 크기의 전혀 새로운 부분이 다른 빔 펄스에 의해 그 내부에서 (예를 들어, 조사된 제1 부분(415)의 어느 부분에 의해서도 중첩되는 일 없이) 조사될 수 있도록 한다. 마스크된 빔 펄스(164)는, 전체 두께에 걸처 조사되는 제1 부분(415)를 완전히 용해시키기에 충분한 플루언스 또는 강도를 가질 수 있다. 추가로, 상기 부분들(415)은 마스크된 빔 펄스(164)에 의해 부분적으로 용해될 수 있다.
이후, 도 4B 및 5B에 나타낸 바와 같이, 샘플(170)은 계속하여 빔 펄스(164)에 대하여 -X 방향으로 병진운동하고, 상기 빔 펄스는 마스크(150)의 제1 섹션A (300) 및 제2 섹션B(350) 에 의해 마스크되어 제1 섹션A(300)에 의해 패턴화된 빔 펄스(164)의 제1 반쪽 부분이 반도체 박막(175)의 개념상 제1 컬럼(205)상의 제2 영역(420)을 조사하도록 하고, 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2 반쪽 영역은 제1 영역(410)을 조사한다. 따라서, 제2 영역(420)의 제1 영역(425)은 제1 영역(410)의 제1 구역(415)와 실질적으로 동ㅇ리한 방식으로 위치되고 조사된다. 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2 반쪽 부분에 의한 제1 영역(410)의 조사 전에 (도 5A에 나타낸 바와 같이) 이전 빔 펄스에 의해 조사된 제1 부분(415)는 고화 및 결정화된다. 추가로, 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2 반쪽 부분에 의해 조사된 제1 구역(410)의 제2 부분(418)은 결정화된 제1 부분(415) 사이에 개재된다. 제1 구역(415)를 조사하기 위해 마스크된 빔 펄스(164)의 반쪽 부분에 의해 사용되는 플루언스는 제2 구역(418)을 조사하기 위해 마스크된 다른 빔 펄스(164)의 반쪽 부분에 의해 사용되는 플루언스와 다르다는 점을 주목해야 한다. 제1 및 제2 구역(415, 418)은 서로에 대해 개재하여 있다는 사실로 인해, 이러한 결정화된 구역(415, 418)상에 위치하는 TFT 디바이스는 바람직하게는 제1 영역(410) 전체에 걸쳐 균일하다.
이어서, 도 4C 및 5C에 나타낸 바와 같이, 샘플(170)은 마스크된 빔 펄스(164)에 대하여 -X 방향으로 계속하여 병진운동하여 상기 빔 펄스(149)는 다시 마스크 (150)의 제1 섹션A(300) 및 제2 섹션B(350)에 의하여 마스크되어, 제1 섹션A(300)에 의해 패턴화된 마스크된 빔 펄스(164)의 반쪽 부분이 반도체 박막(175)의 개념상 제1 컬럼(205) 상의 제3 영역(430)을 조사하고, 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2 반쪽 부분은 제2(이전에 부분적으로 조사된) 영역(420)을 조사한다. 상기 제3 영역(430)의 제1 구역(435)는제1 영역의 제1 구역(415) 및 제2 영역(420)의 제1 구역(425)과 실질적으로 동일한 방식으로 위치되고 조사된다. 제1 영역(410)의 제1 조사 구역(415)의 결정화에 관해 전술한 바와 비슷하게, (도 5B에 나타낸 바와 같이) 이전 빔 펄스에 의해 조사된 제1 구역(425)는 고화 및 결정화된다. 나아가, 제2 영역(420)의 제2 구역(428)은 마스크(150)의 제2 섹션B(350)에 의해 마스크화된 빔 펄스 (164)의 제2 반쪽 부분에 의해 조사되고, 결정화된 제1 부분(425) 사이에 개재된다. 추가로, 제1 영역(410)의 상기 제1 구역(415) 및 제2 구역(418) (및 특히 모든 구역)은 결정화된다.
도 4D 및 5D는 샘플(170)이 마스크된 빔 펄스(164)에 대하여 -X 방향으로 병진되는 것을 도시하며, 빔 펄스는 마스크(150)의 제1 섹션A(300) 및 제2 섹션B(350)에 의해 다시 마스크화되어 제1 섹션A(300)에 의해 패턴화된 마스크된 빔 펄스(164)의 반쪽 부분이 반도체 박막(175)의 개념적 제1 칼럼(205) 상의 추가 영역(430)을 조사하고, 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)의 반쪽 부분이 (이전에 부분적으로 조사된) 제3 영역(430)을 조사한다. 따라서, 마스크된 빔 펄스(164)의 반쪽 부분에 의해 조사된 상기 제3 영역(430)의 제2 부분(438)은 결정화된 제1 부분들(435) 사이에 개재한다.
이러한 병진 운동을 모든 영역(410, 420, 430, ..., 490)이 완성될 때까지 계속하여, 제1의 개념상 컬럼(205)에 있어, 즉, 도 4E 및 5E에 도시한 바와 같이, 펄스형 빔렛(164)가 샘플(170)의 제2 에지(210")에 도달할 때 까지, 상기 영역들의 제1 및 제2 부분 각각이 모두 결정화되도록 한다. 빔 펄스(164)가 제2 에지(210")를 통과할 때, 샘플(170)의 병진운동은 빔 펄스(164)에 대하여 늦추어져 (제3 빔 경로(235) 내에서) 제2 위치(240) 에 도달하도록 한다(참조: 도 2) 이와 관련하여, 빔 펄스(164)가 샘플(170)을 더이상 조사하지 않으므로, 상기 펄스가 샘플(170)의 제2 에지(210")를 건너간 후에는, 펄스형 빔(111)을 셧 다운할 필요가 없다.
샘플(170) 및 제2 에지(210")으로부터 멀어지는 한편, 상기 샘플(170)은 제4 빔 경로(245)를 경유하여 제3 위치(247)에 Y 방향으로 병진운동을 계속하여 개념상의 제2 컬럼(206)을 따라 반도체 박막(175)의 섹션을 조사할 수 있도록 한다. 이어서, 상기 샘플(170)은 위치(247)에 정착하여 샘플(170)이 제3 위치 (247)까지 병진운동을 계속할 경우 발생할 수 있는 샘플(170)의 모든 진동이 멈추게 한다. 샘플(170)이 제2의 개념상 컬럼(206)에 도달하도록, (-Y 방향으로) 1/2㎝의 폭을 가진 컬럼의 경우, 대략 1/2㎝를 계속 이동한다. 상기 샘플(170)은 이어서, X 방향으로 제4 빔 경로(250)을 경유해 소정의 속도로 가속화되어, 빔 펄스(164)가 반도체 박막(175)에 부딪히게 되도록 하고, 이어서, 제2 에지(210")를 우회한다.
이어서, 상기 샘플(170)은 제5 빔 경로(255)를 따라 병진운동을 계속하여 제1 컬럼(205)의 조사에 대하여 상술한 예시적 방법이 이어서 제2의 개념상 컬럼(206)을 위해 반복되어 추가의 구역(410, 420), 이들의 각각의 작은 그레인 영역(415, 425) 및 수평-성장된 영역(418, 428)을 조사하는 한편, 샘플을 +X 방향으로 병진운동시킨다. 그러나, 반도체 박막(175)의 개념상 제2 컬럼(205)의 제1 영역(510)을 우선 조사하는 반쪽 빔 펄스를 제공하면서 제1 영역A(300)을 사용하는 대신, 마스크의 제2 섹션B(350)는 빔 펄스 패턴화 및 제2의 개념상 컬럼(206)의 제1 영역(510)의 조사를 위해 사용된다.
특히, 도4F 및 5F는 마스크(150)의 제2 섹션B(350)에 의해 패턴화된 마스크된 빔 펄스(164)가 반도체 박막 샘플(170)의 제2 개념상 컬럼(206)상의 제1 영역(510)에 부딪히는 한편, 마스크(150)의 제1 섹션A(300)에 의해 패턴화된 마스크된 빔 펄스(164)가 반도체 박막(175)로부터 멀리 떨어진 영역을 조사하도록 한다. 따라서, 반도체 박막(175)의 제1 영역(410)은 마스크(150)의 제2 섹션B(350)에 의해 마스크된 빔 펄스(164)에 의해서만 조사된다. 도 5F에 도시한 바와 같이, 제2의 개념상 컬럼(206)의 조사된 제1 영역(510)은 서로로부터 떨어져 제공되며, 실질적으로 마스크(150)의 제2 섹션B(350)의 슬릿(360)의 위치 및 배향에 상응하는, 조사된 제1 부분들(515)로 이루어져 있다. 도 4G, 4H, 5G, 5H는 반도체 박막(175)의 제2의 개념상 컬럼의 영역들이 마스크에 의해 패턴화된 빔 펄스에 의해 조사되어 마스크된 빔 펄스(164)의 제2 반쪽 부분이 반도체 박막(175)의 제2 개념상 컬럼(206)의 영역들 모두의 그들의 조사에 있어 마스크된 빔 펄스(164)의 제1 반쪽 부분을 리드한다.
이러한 방식으로, 샘플(170)의 모든 개념상 컬럼은 적절히 조사될 수 있다. 특히, 빔 펄스(164)가 제1 에지(210')에 도달한 경우, 상기 샘플의 병진운동은 제6의 빔 경로(260)을 따라 감속되어 제4위치(265)에 도달한다. 이 시점에서, 샘플(170)은 제7 빔 경로(270)을 따라 -Y 방향으로 병진운동을 계속하여 빔 펄스가 샘플(170)의 주위를 벗어나 제5 위치(272)에 도달하도록 하고, 상기 샘플(170)의 병진운동은 샘플(170)으로부터 모든 진동이 제거될 때까지 멈추도록 한다. 이후, 상깅 샘플(170)을 -X 방향으로 제8 빔 경로(275)를 따라 가속화하여 빔 펄스(164)가 샘플(170)의 제1 에지(210')을 도달하여 이를 지나도록 하고, 빔 펄스(164)는 제3의 개념상 컬럼(207)내의 특정영역을 조사하고 적어도 부분적으로 용융시켜 도 5A 내지 5E에 나타낸 바와 같이, 제1 개념상 컬럼(205)의 구역들(410, 420, 430,...490)을 위해 전술한 바와 실질적으로 같은 방식으로 이들이 결정화할 수 있도록 한다.
이러한 과정은 반도체 박막(175)의 모든 개념상 컬럼에 대해, 특히, 반드시 컬럼으로서 개념상 세분화될 필요는 없는, 박막(175)의 특정 섹션의 선택적 컬럼에 대해 반복될 수 있다. 본 발명에 따른 이러한 예시적 과정으로, 반도체 박막(175)내 모든 영역의 제1 및 제2 결정화 구역이 서로에 대해 개재하므로, 이처럼 결정화된 영역 상에 위치하는 TFT 디바이스의 성능은 대략 결정화된 구역 상에 위치한 TFT 디바이스 전체에 대해 일정하다.
추가로, 컴퓨팅 배열(100)은 (소정의 펄스 기간을 설정함에 의해 반도체 박막(175)을 조사하는 대신에) 상기 컴퓨팅 배열(100)의 저장 장치 내에 저장된 미리 정해진 위치에 기초하여 빔 공급원(110)에 의한 빔(111)의 발사를 제어할 수 있다. 예를 들어, 컴퓨팅 배열(100)은 빔 공급원(110)을 제어하여 빔(111)을 발생하고 그의 상응하는 빔 펄스(164)로 박막(175)의 특정 구역의 소정의 위치만을 조사하도록 제어될 수 있으며, 이러한 위치는 컴퓨팅 배열(100)에 의해 저장되고 사용되어 빔(111)의 발사를 개시하고, 상기 빔은 빔 펄스에 의해 단시 샘플이 계속 병진운동하여 빔 펄스(164)의 경로에 바로 위치할 경우에만 조사하도록 한다. 상기 빔 공급원(110)은 X 방향의 위치의 좌표에 기초하여 컴퓨팅 배열(100)을 통해 발사될 수 있다.
추가로, 샘플 (170)을 반드시 연속이 아닌 방식으로 병진운동 시킬 수 있으며, 이 경우, 빔 펄스(164)의 조사 경로는 용융 및 결정화될 반도체 필름(175) 상의 구역들을 가리킨다. 따라서, 상기 샘플(170)의 병진운동이 샘플(170)의 중간에서 멈출 수 있으며, 중간 구역이 조사되고, 적어도 부분적으로 용융되고 이어서 재고화 및 결정화된다. 이후, 샘플(170)은 움직여서 반도체 박막(175)의 다른 부분이 빔 펄스(164)의 경로에 배열되도록 하며, 이어서 상기 샘플의 병진운동을 다시 중지하고, 앞서 자세히 서술한 예시적 구현예의 방법에 따라 특정 섹션을 조사 및 적어도 부분적으로 용융시킨다. 이후, 상기 방법의 추가적 구현예에 대해 설명한다.
도 6A는 도 5C 내지 5H에 도시된 제1 영역(410)의 제1 및 제2 조사, 재고화 및 결정화 구역(415, 418)를 도시한 것이다. 특히, 도8A는 TFT 디바이스(610, 620)이 제1 영역의 제1 및 제2 구역(415,418) 내에 위치할 수 있음을 보여준다. 제1 영역(410)의 제1 구역(415)에 위치한 제1 TFT 디바이스(610)는 게이트(612), 드레인(614), 소스(616) 및 활성영역(618)을 포함하며, 이들 모두는 제1 구역(415)의 경계로부터 떨어져서 제공된다. 비슷하게, 제2 TFT 디바이스(610), 그의 게이트(622), 드레인(624), 소스(626) 및 특히 그의 활성 영역(628) 또한 이들이 제1 영역(410)의 제2 구역(418)과 중첩되지 않도록 위치한다.
도 6B는 도 5C 내지 5H에 나타낸 제 1 영역(410)의 제1 및 제2 조사, 재고화 및 결정화 구역(415, 418)을 그 위에 위치한 TFT 디바이스(610', 620')과 함께 나타낸 것이다. 본 예시적 구현예에서, TFT 디바이스 (610', 620')의 개개의 활성 영역(618', 628') 만이 각각 제1 및 제2 결정 영역(415, 418)내에 제공되고, TFT 디바이스 (610', 620')의 나머지 부분들은 이들 구역(415, 418)의 경계에 위치한다. 특히, 제1 TFT 디바이스(610')는 활성 영역(618')을 포함하며, 상기 영역은 전체로 제1 영역(410)의 제1 구역(415) 내에 위치하는 반면, 상기 TFT 디바이스(610')의 게이트(622'), 드레인(614') 및 소스(616')는 제1 구역(415)의 경계와 중첩된다. 또한, 제2 TFT 디바이스(610')의 경우, 그의 활성 영역(628')은 전체가 제1 영역(410)의 개개의 제2 구역(418)내에 위치하는 반면, 상기 제2 TFT 디바이스(620')의 게이트(622'), 드레인(614') 및 소스(616')는 제2 구역(418)의 경계와 중첩된다. 게이트(612, 612', 622, 622') 드레인(614, 614', 624, 624') 및 소스 (616, 616', 626, 626')는 제1 및 제2 구역(415, 418) 및 그의 경계 영역 상에 제공될 수 있다. 추가로, 본 발명의 다른 구현예에 따르면, 각각의 TFT 디바이스(610', 620')의 활성 영역(618' 628')의 작은 부분을 제1 구역(415) 및/또는 제2 구역(418)의 경계영역상에 위치시키는 반면, 활성 영역(618' 628')의 주요 부분은 여전히 제1 및 제2 구역(415, 418) 내에 제공할 수 있다.
도 7은 본 발명에 따른 마스크(150')의 두번째 예시적 구현예의 상면도로서, 상기 마스크는 제1 섹션A'(710), 제2 섹션 B'(720) 및 제3 섹션C'(730)으로 분리되어 제1, 제2 및 제3 섹션(710, 720, 730)에 의해 패턴화된 각각의 빔렛 세트가 박막의 동일한 영역을 조사할 수 있고, 각각의 빔렛 세트에 의해 조사된 영역의 섹션들은 영역 전반에 걸쳐 분산되어 있다. 도 3에 도시된 첫번째의 예시적 구현예에 따른 마스크(150)와 유사하게, 상기 제1, 제2 및 제3 섹션(710, 720, 730)은 빔 블록킹 영역에 의해 서로에 대하여 분리된 다수개의 열리거나 투명한 영역(715, 725, 735)를 가지며, 슬릿으로 지칭될 수 있다. 이들 슬릿은 작은 빔 펄스(또는 빔렛)이 이를 통해 조사되어 이들이 부딪히는 실리콘 박막(175)의 영역들을 적어도 부분적으로 용융시킬 수 있다.
본 발명에 따른 방법의 두번째 예시적 구현예를 도 8A 내지 8H 및 도 9A 내지 9H를 참조하여 후술한다. 첫번째 구현예와 같이, 샘플(170)의 상대적 병진운동은 빔 펄스(164)가 제1 에지(210')에 도달할 때까지 가속된다. 제1 에지(210')을 지날 때, 빔 펄스(149)는 마스크(150')의 제1 섹션A' (710), 제2 섹션B'(720) 및 제3 섹션 C'(730)을 관통하여, 빔 펄스(149)를 마스크(150')의 패턴과 실질적으로 동일한 마스크된 빔펄스(164)가 되도록 패턴화한다. 도 8A 및 9A 에 나타낸 바와 같이, 마스크(150')의 제1 섹션A'(710)에 의해 패턴화된 마스크된 빔 펄스(164)는 반도체 박막 필름 샘플(170)의 제1 개념상 컬럼(205)상의 제1 영역(810)을 조사하는 반면, 마스크(150')의 제2 섹션B'(720) 및 제3 섹션C'(730)에 의해 패턴화된 마스크된 빔 펄스(164)는 반도체 박막 샘플(170)의 에지(210)으로부터 떨어진 구역을 조사하도록 된다. 따라서, 도 8A 및 9A 에 나타낸 바와 같이, 반도체 박막의 제1 영역(810)은 마스크(150')의 제1 섹션A'(710)에 의해 마스크된 빔 펄스(164)에 의해서만 조사된다. 도 9A에 나타낸 바와 같이, 조사된 제1 영역(810)은 처음에는, 서로 떨어져 제공되고, 마스크(150')의 제1 섹션A'(710)의 슬릿(715)의 위치 및 배향과 실질적으로 상응하는, 조사된 처음 부분들(815)로 이루어져 있다. 도4A 내지 4H 및 도5A 내지 5H에 나타낸 제1 구현예에서와 같이, 제1 영역(810)의 조사된 제1 부분들(815)은 이들 조사된 제1 부분(815)들간의 부분이 다른 빔 펄스(즉, 후속하는 마스크된 빔 펄스)로 조사될 수 있도록 제공된다.
이후, 도 8B 및 9B에 나타낸 바와 같이, 샘플(170)은 마스크된 빔펄스(164)에 대하여 -X 방향으로 계속 병진운동하고, 상기 빔 펄스는 마스크(150')의 제1 섹션A'(710) 및 제2 섹션 B' (720)에 의해 마스크되어 빔 펄스(164)의 제1의 1/3 (즉, 제1 섹션A'(710)에 의해 패턴화된) 부분이 반도체 박막(175)의 제1 컬럼(205)상의 제2 영역(820)에 조사되고, 마스크된 빔 펄스(164)의 제2의 1/3(즉, 제2 섹션 B'(720)에 의해 패턴화된) 부분은 제1 영역(810)을 조사한다. 마스크된 빔 펄스(164)의 제3의 1/3 부분은 마스크(150')의 제3 섹션 C'(730)에 의해 패턴화된 것으로서, 반도체 박막(175)으로부터 떨어진 곳(즉, 에지 (210')의 바깥쪽)에 조사된다. 따라서, 제2 영역(820)의 제1 구역(825)는 조사되고, 제1 영역(810)의 제1 구역(815)와 실질적으로 같은 방식으로위치한다. 제2 섹션B' (720)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2의 1/3 부분에 의해 제1 영역(810)이 조사되기 전에, 이전 빔 펄스에 의해 (도 9A에 나탄내 바와 같이) 조사된 제 1 부분(815)가 고화 및 결정화된다. 추가로, 마스크(150')의 제2 섹션B' (720)에 의해 마스크된 빔 펄스(164)의 제2의 1/3 부분에 의해 조사된 제 1 영역(810)의 제2 부분(817)은 결정화된 제1 부분(815)들 사이에 위치한다. 제1 및 제2 부분들(815, 817)이 제1의 마스크된 빔 펄스(164)의 1/3 부분 및 이어지는 마스크된 빔 펄스(164)의 1/3 부분에 의해 조사되더라도, 마스크(150')의 제1, 제2 및 제3 섹션(710, 720, 730)의 구성에 기초하여, 이 시점에서, 제1 영역(810)내에 제공된 미조사 부분들이 있다.
이어서, 도 8C 및 9C에 나타낸 바와 같이, 샘플(170)이 다시 마스크된 빔 펄스(164)에 대하여 -X 방향으로 계속 병진운동하고 빔펄스는 마스크(150')의 제1, 제2 및 제3 섹션 (710, 720, 730)에 의해 마스크되어 빔 펄스(164)의 제1의 (즉, 제1 섹션A'(710)에 의해 패턴화된) 1/3 부분이 반도체 박막(175)의 제1의 개념상 컬럼(205)상의 제3의 영역(830)을 조사하고, 빔 펄스(164)의 제2의 (즉, 제2 섹션B'(720)에 의해 패턴화된) 1/3 부분이 반도체 박막(175)의 제2 영역(820)을 조사하고, 빔 펄스(164)의 제3의 (즉, 제3 섹션C'(730)에 의해 패턴화된) 1/3 부분이 반도체 박막(175)의 제1 영역(810)을 조사한다. 따라서, 제2 영역(820)의 첫번째 구역(835)는 각각 제1 및 제2 영역(810, 820)의 제1 구역(815, 825)와 실질적으로 동일한 방식으로 조사되고 위치한다. 또한, 제2 영역(820)의 제2 구역(827)은 실질적으로 제1 영역(810)의 제2 구역(817)과 동일한 방식으로 조사되고 위치한다. 제3 섹션 C'(730)에 의해 패턴화된 마스크된 빔 펄스(164)의 제3의 1/3 부분에 의해 제1 영역(810)을 조사하기 전에, 2개의 이전 빔 펄스(도 9A 및 도9B에 의해 나타낸 바와 같이)에 의해 조사된 제1 및 제2 부분(815, 817)은 고화 및 결정화된다. 또한, 제2 섹션B'(720)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2의 1/3 부분에 의한 제1 영역(820)의 조사 전에, 이전 빔 펄스에 의해 (도 9A에 나타난 바와 같이) 조사된 제1 부분(825)는 고화 및 결정화된다.
나아가, 마스크(150')의 제3 섹션C'(730)에 의해 마스크된 빔 펄스(164)의 제3의 1/3 부분에 의해 조사된 제1 영역(810)의 세번째 부분(818)은 결정화된 제1 및 제2 부분(815, 817) 사이에 개재되어 있다. 또한, 마스크(150')의 제2 섹션 B'(730)에 의해 마스크된 빔 펄스(164)의 제2의 1/3 부분에 의해 조사된 제2 영역(820)의 제2 부분(827)은 결정화된 제1 부분들(825) 사이에 개재된다. 마스크(150')의 제1, 제2 및 제3 섹션(710, 720, 730)의 구성에 기초하여, 마스크된 빔 펄스(164)의 제3의 1/3 부분에 의한 조사가 있은 후에는, 제1 영역(810)내에는 미조사 부분이 없다. 도 8D 및 도9D는 샘플 (170)의 -X 방향으로의 병진운동 및 제4의 연속되는(sequential) 마스크된 빔 펄스(164)에 의한 반도체 박막(175)의 제1의 개념상 열(205)의 조사에 있어, 제1 영역(810)은 조사 및 결정화된 모든 부분(815, 817, 818)을 가진다.
도 4A 내지 4H 및 5A 내지 5H에서 도시한 본 발명의 구현예를 참조한 상기 설명과 비슷하게, 마스크된 빔 펄스(164)의 제1의 1/3 부분에 의해 제1 구역(815)를 조사하기 위해 사용되는 플루언스는 제2 및 제3 구역(817, 818)을 조사하기 위해 사용되는, 마스크된 빔 펄스(164)의 제2 및 제3의 1/3 부분들 각각의 것과 다르다. 제1, 제2 및 제3 구역(815, 817, 818)이 서로에 대하여 개재되어 위치하고 있기 때문에, 이처럼 결정화된 구역(815, 817, 818)상에 위치하는 TFT 디바이스의 성능은 제1 영역(810) 전체에 걸쳐 균일하다. 이러한 과정은 동일한 방식으로 반도체 박막(175)의 제1의 개념상 컬럼(205) 전체에 대해 반복되어 그 모든 영역이 반도체 박막(175)의 제1 영역(810)에 대하여 제공된 것과 같은 방식으로, 도 8D, 8E, 9D, 9E에 나타낸 것처럼, 조사되고 이어서 결정화된다.
제2의 개념상 컬럼(206)이 가공되기 시작할 경우, 빔의 제1의 1/3 부분이 마스크(150')의 제3 섹션(730)에 의해 마스크된, 반도체 박막(175)의 상기 제2의 개념상 컬럼(206)의 제1 영역(910)의 제1 부분(915)에 부딪혀 조사된다. (참조: 도 8F, 9F) 따라서, 도 8G, 8H, 9G, 9H는, 반도체 박막(175)의 제2의 개념상 컬럼(206)의 영역이 마스크(150')에 의해 패턴화된 빔펄스에 의해 조사되어, 마스크된 빔 펄스(164)의 제3의 1/3 부분이 마스크된 빔 펄스(164)의 제2의 1/3 부분을 이끌고, 이후, 본 발명의 제2 구현예에 따라 반도체 박막(175)의 제2의 개념적 컬럼(206)의 모든 영역의 조사에 있어, 마스크된 빔 펄스(164)의 제3의 1/3 부분을 이끈다.
이러한 방식으로 샘플(170)의 모든 개념상 컬럼이 마스크(150')에 의해 패턴화된 빔 펄스(164)에 의해 적절히 조사된다. 제3의 개념상 컬럼(207)의 병진운동 및 조사는 실질적으로 제1의 개념상 컬럼(205)의 조사와 동일한 방식이며, 이하 상세히 설명하지는 않는다.
도 10은 본 발명에 따라, 4개의 섹션(즉, 제1 최상부 섹션(1000), 제1 저부 섹션(1020), 제2 최상부 섹션(1050) 및 제2 저부 섹션(1070))으로 나뉘어진, 마스크 (150")의 세번째 예시적 구현예의 상면도를 나타낸 것이다. 특히, 제1의 최상부 및 저부(1000, 1020)의 슬릿(1010, 1030)에 의해 패턴화된 각각의 빔렛 세트는 조사된 영역의 조사된 제1 부분에서 그레인을 수평적으로 성장시키기 위해 사용된다. 제1 저부 섹션(1020)의 슬릿(1030)은 제1의 최상부 섹션(1000)의 슬릿(1010)으로부터 수직 오프셋(1040)에 제공된다. 추가로, 제2의 최상부와 저부 섹션(1050, 1170)의 슬릿 (1060, 1080)에 의해 패턴화된 각각의 빔렛 세트는 동일한 조사된 영역의 제2 조사 부분내에 그레인을 수평으로 성장시키기 위해 사용된다. 상기 제2 저부 섹션(1070)의 슬릿(1080)은 제2의 최상부 섹션(1050)의 슬릿(1060)으로부터 수직 오프셋(1090)에서 제공된다. 빔렛에 의해 조사되어 수평으로 성장된 이들 영역의 제1 및 제2 부분은 서로에 대해 상기 영역에서 분산되어 있다. 이러한 세번째 마스크(150″)의 사용, 반도체 박막(175)의 최종 및 결정화된 부분의 레이아웃은 도 3에 도시된 마스크(150)의 제1의 예시적 구현예와 유사한 점에 주목할 일이다. 그러나, 도 5A 내지 5H 의 반도체 박막(175)내에 있는 영역(410, 420 등)의 제1 부분(415, 425 등)들 및 제2 부분들(418, 428 등)은, 이하 본 발명의 세번째 예시적 구현예에 따른 도 11A 내지 11H 및 도 12A 내지 12F를 참조하여 설명하게 될, 반도체 박막(175)의 영역 내에 있는 제1 및 제2 부분들보다 다소 작다. 이것은, 본 발명에 따른 방법의 세번째 구현예를 사용하여 결정화되는 반도체 박막(164)의 제1 및 제2 부분이 이하 상세히 후술하는 바와 같이, 측면 그레인 성장을 격기 때문이다.
도 11A 및 도 12A 에서 도시한 바와 같이, 마스크(150″)의 제1 최상부 섹션X 1000에 의해 반도체 박막 샘플(170)의 제1의 개념상 컬럼(205) 상의 제1 영역(810)에 부딪혀 이를 조사하도록 패턴화된 마스크된 빔 펄스(164), 한편, 마스크(150″)의 제1 저부 섹션 X'1030, 제2 최상부 섹션Y (1050) 및 제2 저부 섹션 Y'(1070)에 의해 패턴화된 마스크된 빔 펄스 (164)는 반도체 박막(170)의 에지(210')로부터 멀리 떨어진 곳을 조사한다.
따라서, 도 11A 및 12A에 나타낸 바와 같이, 반도체 박막의 제1 영역(1110)은 마스크(150″)의 최상부 섹션 X(1000)에 의해 마스크된 빔 펄스(164)에 의해서만 조사된다. 도 12A에 의해 나타내 바와 같이, 조사된 영역(1110)은 우선 서로에 대해 떨어져서 제공되고 마스크(150″)의 제1 최상부 섹션X의 슬릿(1010)의 위치 및 배향과 실질적으로 상응하는 조사된 제1 부분(1112)로 구성된다. 도 4A 내지 4H 및 5A 내지 5H내에 도시된 제1 구현예에서와 같이, 제1 영역(1110)의 조사된 제1 부분(1112)이 제공되어, 이들 조사된 제1 부분(1112)들사이의 부분들이 다른 빔 펄스(즉, 후에 적용되는 마스크 빔 펄스)로 조사될 수 있다.
이하, 도 11B 및 도 12B에 나타낸 바와 같이, 샘플(170)은 마스크된 빔 펄스(164)에 대하여 -X 방향으로 계속하여 병진운동하고, 빔 펄스는 마스크(150″)의 제1 최상부 섹션 X(1000) 및 제1 저부 섹션 X' (1020)에 의해 마스크되어 빔 펄스(164)의 제1의 (즉, 제1 최상부 섹션 X (1000)에 의해 패턴화된) 1/4 부분이 반도체 박막(175)의 제1 개념상 컬럼(205) 상의 제2 영역 (1120)을 조사하고, 마스크된 빔 펄스(164)의 제2의 (즉, 제1 저부 섹션 X' (1020)에 의해 패턴화된) 1/4 부분이 제1 영역 (1110)을 조사한다. 마스크(150″)의 제2의 최상부 섹션Y(1050) 및 제2의 저부 섹션 Y'(1070)에 의해 패턴화된 빔 펄스(164)의 제2 최상부 및 저부 1/4 부분은 각각, 반도체 박막(175)으로부터 멀리 떨어진 곳(즉, 에지 (210')의 바깥쪽)을 조사한다. 제2 영역(1120)의 제1 구역(1122)는 제1 영역(1110)의 제1 구역(1112)에서와 실질적으로 같은 방식으로 조사되고 위치한다.
제1 저부 섹션 X'(1020)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2의 1/4 부분에 의한 제1 영역(1110)의 조사 전에, 이전의 빔 펄스에 의해 (도 12A에 나타낸 바와 같이) 조사된 제1 부분(1112)들이 고화 및 결정화된다. 마스크된 빔 펄스(164) (즉, 제1 저부 섹션 X'(1020)에 의해 패턴화된) 제2의 1/4 부분에 의한 제1 구역(1110)의 조사에 관하여, 상기 제2의 1/4 부분은 제1 영역(1110)에 있어 제2 부분(1114)을 조사하여 제2 조사된 부분(1114)는 제1 영역(1110)의 제1 결정화된 부분(1112)의 구역과 중첩한다. 제2 부분(1114)는 바람직하게는, 제1 최상부 섹션X (1000)의 슬릿(1010) 및 제1 저부 섹션X' (1020)의 슬릿 (1030)사이에서 오프셋(1040)에 상응하는 제1 영역의 제1 결정화된 부분(1112)로부터 수직 오프셋에서 제공된다. 이러한 방식으로, 제1 결정화된 부분(1112)내에서 제공된 그레인은, 그의 냉각과 결정화에서 이들과 중첩될 제2 부분(1114)로 성장한다. 이러한 방식으로, 제1 부분(1112)에서 그레인 크기를 증가시켜 그 안의 그레인이 제2 결정부분으로 성장한다. 이러한 방법은 연속 측면 고화("SLS")기술의 원리를 이용한 것으로, '535 출원에 상세히 기재되어 있다. 본 발명의 한 바람직한 구현예에서, 상기 그레인 성장은 추가로 진행되고 마스크된 빔 펄스(164)의 강도는 충분히 높아서 제1 영역(1110)의 제1 및 제2 부분들(1112, 1114)를 그 두께에 걸쳐 적어도 부분적으로 용융시킨다.
이후, 도 11C 및 12C에 나타난 바와 같이, 샘플(170)은 마스크된 빔 펄스(164)에 대하여 -X방향으로 계속 병진운동을 하고, 빔 펄스는 마스크(150″)의 제1 최상부 및 저부 섹션(1000, 1020) 및 제2 최상부 및 저부 (1050, 1070)에 의해 마스크되어 상기 빔 펄스(164)의 (즉, 제1 최상부 섹션 X (1000)에 의해 패턴화된) 제1의 1/4부분이 반도체 박막(175)의 제1 개념상 컬럼 (205)상의 제3 영역(1130)을 조사하고, 상기 마스크된 빔 펄스(164) (즉, 제1 저부 섹션X' (1020)에 의해 패턴화된) 제3의 1/4부분은 제1 영역(1110)을 조사한다. 마스크(150″)의 제2 저부 섹션Y'(1070)에 의해 패턴화된, 마스크된 빔 펄스(164)의 제4의 1/4 부분은 반도체 박막(175)으로부터 떨어진 곳(즉, 에지 210의 바깥쪽)을 조사한다. 따라서, 제3 영역(1130)의 제1 구역들(1135)을 조사하고, 제2 영역(1120)의 제1 영역(1122)과 동일한 방식으로 조사하고 위치시켰다. 제1 저부 섹션 X' (1020)에 의해 패턴화된 마스크된 빔 펄스(164)의 제2 1/4 부분에 의한 제2 영역의 조사 전에, 이전 빔 펄스에 의해 (도 12B에 나타낸 바와 같이) 조사된 제 1 부분(1122)은 고화 및 결정화되고, 이어서, 상기 제2 부분(1124)은, 반도체 박막(175)의 제1 영역(1100)의 제1 및 제2 부분(1112, 1114)에 관하여 전술한 바와 실질적으로 동일한 방식으로의 제2 영역(1120)의 제1 결정화된 부분(1122)의 구역 및 상기 제1 부분(1122)로부터 조사되고 결정화된 제2 부분(1124)로의 그레인의 수평 성장을 중첩한다.
추가로, 마스크(150″)의 제2 최상부 섹션Y(1050)에 의해 마스크된 빔 펄스(164)의 제3의 1/3부분에 의해 조사된 제1 영역(1110)의 제3 부분(1116)은 (제1 부분(1112)으로부터, 제1 부분(1112)를 중첩하는 제2 조사된 부분(1114)으로의 그레인의 측면 성장에 의해 생성된) 제1의 결정화되고 수평-성장된 부분(1112')들 사이에 위치한다. 제3 부분(1116)은 제1 영역(1110)의 제1의 수평 성장된 부분(1112')들 사이에 개재된다.
나아가, 도 11D 및 12D에 나타낸 바와 같이, 샘플(170)은 -X 방향으로 마스크된 빔 펄스(164)에 대하여 계속 병진운동하고, 빔 펄스는 마스크(150″)의 모든 섹션(1000, 1020, 1050. 1070)에 의해 패턴화되어 (제1 최상부 섹션 X(1000)에 의해 패턴화된) 마스크된 빔 펄스(164)의 제1의 1/4 부분이 반도체 박막(175)의 제1의 개념상 컬럼(205)상의 제4 영역(1140)을 조사하고, (제1 저부 섹션 X'(1020)에 의해 패턴화된)마스크된 빔 펄스(164)의 제2 1/4 부분은 제3 영역(1130)을 조사하며, (제2 최상부 섹션 Y(1050)에 의해 패턴화된) 마스크화된 빔 펄스(164)의 제3 1/4 부분은 제2 영역(1120)을 조사하고, (제2 저부 섹션 X'(1070)에 의해 패턴화된) 마스크화된 빔 펄스(164)의 제4의 1/4부분은 제1 영역(1110)을 조사한다. 제4 영역(1140)의 제 1 구역 (1142)는 제3 영역(1130)의 제1 구역(1132)와 실질적으로 동일한 방식으로 조사되고 위치하며, 제2 영역(1120)의 제3 구역(1126)은 제1 영역(1110)의 제3 구역(1116)과 실질적으로 동일한 방식으로 조사되고 위치한다. 제2 조사부분 (1114)의 중첩에 의해 촉진된 수평 성장에 대한 기술과 유사하게, 마스크(150″)의 제2 저부 섹션 Y'(1070)에 의해 마스크화된 빔 펄스(164)의 제4의 1/4부분은 제1 영역(1110) 내에서 네번째 부분들(1118)을 조사하여, 제4의 조사된 부분들(1118)을 제1 영역(1110)의 제3의 결정화된 부분(1116)의 구역에 중첩한다. 제2 부분(1118)은 바람직하게는, 제2 최상부 섹션Y (1050)의 슬릿(1010) 및 제2 저부 섹션Y' (1020)의 슬릿 (1080)사이에서 오프셋(1090)에 상응하는 제1 영역(1110)의 제1 결정화된 부분(1116)로부터 수직 오프셋에서 제공된다. 이러한 방식으로, 제1 결정화된 부분(1116)내에서 제공된 그레인은, 그의 냉각과 결정화에서 이들과 중첩되어 제3의 결정화된 수평 성장 부분(1116')를 형성하는 제4 부분(1118)로 성장한다. 도 11E 내지 12E는 샘플 (170)의 -X 방향으로의 병진운동 및 제4의 연속하는 마스크화된 빔 펄스(164)에 의해 반도체 박막(175)의 제1 개념상 열(205)를 조사함에 있어, 상기 제1 영역(1110)은 조사되고, 수평으로 성장 및 결정화된 모든 부분을 가진다.
이러한 방법은, 그의 모든 영역이 반도체 박막(175)의 제1 영역에 대하여 전술하고, 도 11F 및 12F에 나타낸 바와 실질적으로 동일한 방법으로 조사 및 결정화될 때까지, 반도체 박막(175)의 제1의 개념상 컬럼(205)를 위해 동일한 방식으로 반복된다. 개념상 컬럼(206, 207...)은, 상기 샘플이 +X 방향으로 병진운동하는 경우, 빔 펄스(164)의 제1의 1/4 부분이, 마스크(150″)의 제2 저부 섹션 Y'(1070)에 의해, 이어서 마스크(150″)의 제2 최상부 섹션 Y(1050)에 의해, 이어서 제1 저부 섹션X (1020)에 의해 마스크화된 빔펄스의 제3 1/4부분에 의해, 마지막으로 마스크(150″)의 제1 최상부 섹션Y(1000)에 의해 마스크화된 빔 펄스의 제4의 1/4부분에 의해 마스크화는 것을 제외하고는, 동일한 방식으로 조사, 수평 성장 및 결정화된다.
본 발명에 따른 방법의 모든 예시적 구현예에 있어, 이전에 결정화된 구역들간의 조사된 영역을 조사 및 개재하는 펄스의 수는, 전술한 반도체 박막(164)의 동일한 영역에서의 조사처럼 4개 이상일 수 있다. 추가로, 수평 그레인 성장은 하나 이상의 부분 오프셋 및 이전 결정화된 부분의 중첩에 의해 촉진되어 더 긴 결정 성장을 촉진할 수 있다. 나아가, 이미 결정화된 구역을 상응하는 빔 펄스의 부분으로 다시 조사하여 이전에 결정화된 부분의 부분을 재조사(reirridating) 할 수 있다. 본 발명에 따른 방법은 반도체 박막(175)의 영역의 이전에 결정화된 영역이 재 조사 및 재 결정화되는 것을 허용한다.
도 10은 나타낸다. 도 13은 중앙 영역 섹션 CR, 동쪽 에지 영역 E, 남쪽 에지 섹션S, 서쪽 에지 W 및 북쪽 에지 섹션N으로 나누어진 본 발명에 따른 마스크(150*)의 4번째 예시적 구현예를 나타낸 것이다. 추가로, 코너 에지 부분들에서, 마스크(150*)는 남동 에지 섹션SE, 남서 에지 섹션 SW, 북서 에지 섹션 NW 및 북동 에지 섹션 NE를 포함한다. 중앙 영역 섹션 CR은 실질적으로 서로 가까이 나뉘어질 수 있는 슬릿(1210)들의 세트를 포함한다. 마스크(150*)의 상기 에지 섹션은 각각 개개의 슬릿을 가진다. 마스크(150*)의 에지 섹션은 각각 이들의 슬릿을 가진다. 도 13에 제공된 마스크(150*)의 에지 섹션의 도시는 그 내부에 하나의 슬릿을 나타내거나, 심지어 슬릿이 없는 반면, 에지 섹션은 도 13에 나타낸 것 보다 적거나 많은 슬릿을 가질 수 있다. 특히, 동쪽 에지 섹션 E는 슬릿(1250)을 가지고, 남동 에지 섹션은 하나 이상의 슬릿 (1245)을 가지고, 상기 남쪽 에지영역 S는 슬릿 (1240)을 가지고, 상기 남서 에지 섹션SW는 슬릿이 없거나 하나 이상의 슬릿(1235)를 가지며, 서쪽 에지 섹션은 슬릿(1230)을 가지고, 북서 에지 섹션 NW는 하나 이상의 슬릿(1225)를 포함하고, 북쪽 에지 섹션(N)은 슬릿(1220)을 가지고, 북동 에지 섹션(NESW)은 슬릿을 가지지 않거나, 하나 이상의 슬릿(1255)를 가진다. 마스크의 에지 섹션 각각은 대략 1mm의 너비를 가질 수 있으며 중앙 영역 섹션 CR의 너비 및 길이는 1cm×1cm일 수 있다. 따라서, 동, 서, 남 북 쪽 에지 섹션은 1cm×1mm인 반면, 코너 에지 섹션은 1mm×1mm의 크기일 수 있다.
마스크(150*)의 경계 섹션은 그에 의해 패턴화된 각각의 빔렛 세트가 반도체 박막(175)의 영역의 각 에지 구역을 조사하여 이들이 후에 상기 영역의 에지 구역 사이에 개재하여 상기 에지 영역이, 동일한 마스크(150*)에 의해 마스크된 빔펄스 다른(즉, 다음 순서의) 빔렛에 의해 조사된다. 이러한 방식으로, 이후 빔 펄스의 빔렛에 의해 조사된, 인접하는 영역의 경계구역이 반도체 박막(175)의 인접하는 영역들 간의 경계 구역 전반에 걸쳐 분산된다. 이러한 위치 및 조사에 대한 상세한 내용을 이하 제공한다.
도 14A 내지 14D는, 본 발명의 방법에 따른 공정에서 예시적인 연속 스테이지에서 샘플 상에 제공된 반도체 필름의 특정 부분을 도 13의 마스크 (150*)에 의해 마스크된 조사 빔 펄스로 조사하고, 재고화하며 결정화하는 것을 나타내는 것이다. 도 14A에 나타낸 바와 같이, 마스크(150*)의 중앙 영역 섹션 CR과, 북쪽 및 동쪽 에지 섹션 N, E (및, 그들 사이의 코너의 북동쪽 에지 섹션NE)에 의해 패턴화된 마스크된 빔 펄스(164)는 반도체 박막 필름 샘플(170)의 제1의 개념상 컬럼(205) 상의 제1 영역(1310)에 부딪혀 이를 조사한다. 따라서, 도 14A 에 나타낸 바와 같이, 반도체 박막의 제1 영역(1310)은 마스크(150*)의 상기 중앙영역 섹션CR의 슬릿(1210, 1220, 1250, 1255) 에 상응하는 마스크된 빔 펄스(164)의 빔렛에 의해 조사된다. 마스크(150*)의 남쪽 에지 섹션(S), 서쪽 에지 섹션(W), 남동쪽 에지 섹션(SE), 북서쪽 에지 섹션(NW) 및 남서쪽 에지섹션(SW)에 의해 패턴화된 빔 펄스(164)는 반도체 박막(170)의 에지로부터 멀리 떨어진 구역을 조사한다. 도 12A에 나타난 바와 같이, 반도체 박막(164)의 조사된 제1 영역(1310)은 처음에는, 마스크(150*)의 슬릿(1210, 1220, 1250, 1255)에 의해 발생된 빔렛에 의해 조사되고, 바람직하게는 완전히 (및 적어도 부분적으로) 용융된 조사된 제1 구역(1310', 1320', 1350', 1355')로 이루어진다. 제1 영역의 에지 영역(1320', 1355' 및 1350')에서 조사된 제1 부분들은 서로에 대해 일정 거리를 두고 제공되며, 실질적으로 마스크(150*)의 슬릿(1220, 1255, 1250)의 위치 및 배향에 각각 상응한다. 제 1 영역(1310) 내의 구역들 (1320', 1355', 1350')내의 조사된 제1 부분들이 제공되어, 이들 조사된 부분들 사이의 부위가 미조사 영역에서 다른 빔 펄스(예를 들어, 이후 적용되는 마스크된 빔 펄스)로 조사될 수 있도록 하여 이들 경계 영역내 2개의 상이한 빔 펄스에 의해 조사된 부위가 이러한 경계 영역 전반에 분산될 수 있다.
그 후, 도 14B에 나타낸 바와 같이, 샘플(170)은 계속해서 마스크된 빔 펄스(164)에 대하여 -X 방향으로 계속 병진운동하고, 빔 펄스는 마스크(150*)에 의해 다시 마스크된다. 이 동안, 상기 제1 영역(1310)의 조사 부분은 고화 및 결정화된다. 샘플 (170)의 마스크된 빔펄스(164)의 조사 방향에 대한 이러한 상대적 움직임에 있어, 마스크된 빔 펄스(164)는 제1의 개념상 컬럼(205) 상의 제2 영역(1320) 상의 제2 영역(1320)을 조사한다. 제2 영역(1320)의 서쪽 경계는 영역(1350', 1355')로 이루어진 제1 영역(1310)의 동쪽 경계 영역(VB1)를 중첩한다. 특히, 빔 펄스(164)는 마스크(150*)의 서쪽 에지 섹션(W) 및 북서쪽 에지 섹션(NW)에 의해 마스크되어, 상기 마스크(150*)의 이러한 에지 섹션에 의해 생성된 마스크된 빔 펄스(164)의 빔렛이 제1 영역(1310) 조사 및 이어서 결정화를 위해 마스크된 빔 펄스(164)에 의해 이전에 조사된 결정화된 부분들(1350, 1350') 사이에 분산된 경계영역 VB1 상의 미조사 부분을 조사한다. 제1 영역(1310)의 조사와 비슷하게, 마스크(150*)의 서쪽 에지 섹션(S), 남서쪽 에지 섹션(SW) 및 남동쪽 에지 섹션(SE)에 의해 패턴화된, 제2 영역(1320)을 위해 의도된 마스크된 빔 펄스(164)의 부분은 반도체 박막(170)의 에지로부터 먼 쪽을 조사하며, 제2 영역(1320) 부분을 조사하지는 않는다.
이후, 도 14C에 나타낸 바와 같이, 샘플 (170)은 마스크된 빔 펄스(164)에 대하여 -X 방향으로 계속 병진운동하여 반도체 박막(175)의 제3 영역(1320) (제2 영역(1320)에 인접한 곳)을 조사하고, 상기 빔 펄스는 마스크(150*)에 의해 마스크되어 상기 제2 영역(1320)의 조사 동안 발생하는 빔렛 패턴과 실질적으로 동일한 빔렛 패턴을 발생시킨다. 상기 제3영역(1330)의 조사 전에, 상기 제2 영역(1320)의 조사 부분이 고화 및 결정화한다. 이후, 상기 마스크 빔 펄스(164)는 반도체 박막(175)의 제1 개념상 컬럼(205)위의 제3 영역(1330)을 조사한다. 제1 영역(1310)의 경계 영역(VB1)의 조사를 참조한 상기 설명과 유사하게, 제3 영역(1330)의 서쪽 경계 영역은 제2영역(1320)의 동쪽 경계영역 VB2와 중첩한다. 다시, 빔 펄스(164)는 마스크(150*)의 서쪽 에지 섹션(W) 및 북서쪽 에지 섹션(NW)에 의해 마스크되어, 마스크(150*)의 이러한 에지 섹션에 의해 마스크된 빔 펄스(164)의 빔렛이 제2 영역(1320)의 조사 및 결정화를 위한 마스크된 빔 펄스에 의해 이전에 조사된 경계 영역VB2의 결정화된 부위들 사이에 분산되어 있는 경계영역 VB2 의 미조사 부분을 조사하도록 한다. 또한, 마스크(150*)의 남쪽 에지 섹션, 남서 에지 섹션(SW) 및 남동 에지 섹션(SE)에 의해 패턴화된 제3영역(1330)을 위해 의도된 마스크된 빔 펄스(164)의 부분들은 반도체 박막(170)의 에지로부터 떨어진 곳을 조사하며, 제3 영역(1320)의 어떤 부분도 조사하지 않는다.
이러한 공정은 제1의 개념상 컬럼(206)의 모든 영역(1310, 1320, 1330,...,1390)이 앞서 제공된 것과 실질적으로 동일한 방식으로 조사 및 결정화될 때까지 계속되어 (별개의 다른 마스크된 빔 펄스(164)에 의해 조사된 결정화된 부분을 가진) 제1, 제2, 제3..영역(1310, 1320, 1330,...1390)이 서로에 대해 분산되게 한다. 개념상 컬럼(206, 207...)은, 샘플이 +X 방향으로 병진운동할 경우, 마스크(150*)의 서쪽 에지 섹션(W)에 의해 발생된 빔렛을, 마스크(150*)의 다른 부분에 의해 패턴화된 모든 빔렛에 의한 조사 전에 제2의 개념상 컬럼(206)의 영역들을 조사하는 것 이외에는, 실질적으로 동일한 방식으로, 조사, 측면 성장 및 결정화된다.
특히, 도 14D에 나타낸바와 같이, 제2 개념상 컬럼(206)의 제1 영역(1410)은 조사된 부분이 실질적으로 제1의 개념상 컬럼(205)의 마지막 부분(1390)의 조사 부분에 상응하도록, 제2의 개념상 컬럼(206)의 제1 영역(1410)이 조사되나, 이러한 마지막 영역(1390)으로부터, 대략 제1 개념상 컬럼과 제2 개념상 컬럼간의 거리에 해당하거나 이보다 작은 오프셋(offset)에서 제공된다. 추가로, 마스크(150*)의 남쪽 에지 섹션(S) 및 남서 에지 섹션(SW)에 의해 패턴화된 빔 펄스(164)의 빔렛은 제2 개념상 컬럼의 제1영역(1410)과 상기 제1의 개념상 컬럼(205)의 마지막영역(1390)사이의 북쪽 수평경계 영역(HB1) 상의 미조사 부분을 조사한다. 마스크(150*)의 남쪽 에지 섹션(S) 및 남서 섹션(SW)에 의해 생성되는 빔렛에 의해 조사된 이러한 경계영역(HB1) 내의 부분들은 마스크(150*)의 북쪽 에지 섹션(N) 및 북서 에지 섹션(NW)에 의해 생성된 빔렛에 의해 사전에 조사되고 결정화된 북쪽 경계 영역(HB1)의 결정화된 부분들 사이에 분산되어 있다. 제2 개념상 컬럼(206) 내의 영역의 이러한 방법들은 이러한 컬럼(206)내의 모든 영역의 부분들이 조사되고 결정화될 때까지 계속된다. 제3의 개념상 컬럼(207) 및 다른 개념상 컬럼들의 가공을 계속하여 전체 반도체 박막(164) (또는 이들의 선택된 부분)이 완성되도록 한다.
도 4A 내지 4D에 나타낸 바와 같이, 조사된 영역들간의 경계 영역들은 다른 플루언스를 가지는 별개의 상이한 빔펄스에 의해 조사된 결정화된 부분들의 부분을 포함한다. 이처럼 조사 및 이어서 결정화된 부분들은 에지 영역 전반에 걸쳐 분산되어 하나의 빔 펄스에 의해 조사된 부분들이 다른 빔 펄스에의해 조사된 부분들 사이에 개재되도록 한다. 또한, 도14D로 돌아갈 경우, 제1 개념상 컬럼(205)의 마지막 영역(1390)의 북서쪽 코너의 부분들은 4회 조사된다. 이는, 반도체 박막(164)의 제1 개념상 컬럼(205)의 마지막 영역과 그에 이웃한 영역(1380, 1390)은 각각 이 영역을 조사하고, 제2 개념상 컬럼(206)의 첫번째 및 두번째 영역(1410, 1420)또한 이 부분을 조사하기 때문이다. 이러한 북서 부분은 수직경계(VB8) 및 수평경계(HB1)상에 제공된다.
상기 사실은, 조사된(즉, 마스크(150*)의 각각의 코너 섹션에 의해 조사된)실질적으로 모든 코너 부분들이 반도체 박막(164)의 가공동안 최소한 4회로 각각의 빔렛에 의해 부딪히게 되는 것을 도시하고 있는 도 15로부터 명백하다. 마스크(150*)의 북쪽, 동쪽, 서쪽 및 남쪽 에지 섹션(N, E, W, S)에 의해 패턴화된 빔렛으로 조사된 에지 영역들은, 이러한 영역들이 이러한 인접하는 영역들간의 수평 또는 수직 에지 위에 있기 때문에 2회 가공된다. 마스크(150*)의 중앙영역에 의해 조사된 영역의 부분은 1회 조사되며, 따라서 중앙영역의 조사 및 결정화는 인접하는 영역의 조사 및 결정화외 혼합될 필요가 없다. 이는 본 발명의 예시적 구현예에 의해 성취되는 것이 (중앙영역이 아닌) 경계영역들 간의 컨트라스트가, 이들 경계 영역에서 상이한 플루언스 수준의 별개의 상이한 빔 펄스에 의해 조사된 영역들의 끼워넣음(interleaveing)에 의해 감소되는 것이기 때문이다. 이는 TFT 장치를, 경계 영역 (뿐만 아니라, 이들 영역의 중앙영역내에) 이러한 특별히 배열되고 끼워넣어진 영역에 위치시킴에 의해 TFT에 의해 발생되는 날카로운 컨트라스트가 감소시켜서 이루어질 수 있다. 특히, 경계 영역상의 강도 분포는 바람직하게 부드럽고 연속되는 방식으로 변하여 이들 인접하는 영역들간에 만나게 되는 갑작스러운 변동은 없다. 마스크(150*)의 중앙영역(CR)에 의해 마스크된 빔 펄스(164)의 부분에 의해 조사된 영역들의 부분은 감소되거나 심지어 제거됨으로써, 경계 영역들 간의 이러한 중앙영경에 대한 고려 없이 경계영역들의 트랜지션을 부드럽게 한다. 예를 들어, 이러한 중앙영역의 제거 시, 마스크(150*)의 상응하는 섹션에 의해 패턴화된 빔 펄스(164)에 의해 조사된 영역의 다음과 같은 조사(irradiations)가 있다:
도 16은, 도 4A 내지 4H, 5A 내지 5H, 8A 내지 8H, 11A 내지 11F 및 12A 내지 12F의 본발명의 기술을 사용한 도1A의 컴퓨팅 배열의 적어도 부분적인 제어하에 본 발명의 첫번째 예시적 가공 방법을 나타낸 순서도이다. 단계 2000에서, 도 1A의 하드웨어 부품, 예를 들어, 빔 소스(110), 에너지 변조자(120) 및 빔 감쇠기와 셔터(130)은 우선 컴퓨팅 배열(100)에 의해 부분적으로 개시된다. 샘플 (170)은 단계 2005에서 샘플 병진 스테이지(180)상에 장착된다. 이러한 장착은 수동적으로 또는 자동적으로 컴퓨팅 배열(100)의 제어 하에, 공지된 샘플 장착 장치를 사용하여 수행될 수 있다. 다음, 샘플 병진 스테이지(180)을, 바람직하게는 컴퓨팅 배열(100)의 제어하에, 단계 2010내의 초기 위치로 이동시킨다. 필요한 경우, 시스템의 여러가지 다른 광학적 부품들을 단계 2015의 촛점 및 정렬 단계를 위해 수동으로 또는 컴퓨팅 배열의 제어하에 조정 및/또는 정렬한다. 단계 (2020)에서, 조사/레이저빔(111)은 소정의 펄스 에너지 수준, 펄스 기간 및 반복 속도로 안정화된다. 단계 2024에서, 각각의 빔 펄스(164)가 과 용융없이 반도체 박막(175)의 조사된 영역을 충분히 용융시킬 수 있는 에너지를 가졌는지를 확인하는 것이 바람직하다. 이러한 에너지를 가지지 않은 경우, 빔의 감쇠는 단계 2025에서 컴퓨팅 배열(100)의 제어 하에 빔 공급원(110)에 의해 조정될 수 있으며, 단계 2024를 다시 수행하여 반도체 박막의 부분을 용융시키기에 충분한 에너지인지의 여부를 확인한다.
단계 2027에서, 샘플(170)은 빔 펄스(164)를 반도체 박막의 제1 컬럼에 부딪히게 하기 위해 위치된다. 이어서, 단계 2030에서, 마스크된 강도 패턴 (즉, 마스크 150, 150', 150*)을 사용하여, 반도체 박막(175)의 부분을 조사하고, 적어도 부분적으로 용융시킨다. 이어서, 반도체 박막(175)의 조사된 부분들을 고화 및 결정화시킨다. 단계 2035에 있어서, 빔 펄스에 의한 현재의 개념상 컬럼의 조사가 완성되었는지를 확인한다. 완성되지 않은 경우, 단계 2040에서, 상기 샘플(170)의 동일한 컬럼의 이웃하는 영역을 이전 영역을 조사하는 데에 사용되는 빔 패턴에 상응하는 빔렛 패턴으로 조사한다. 추가로, 반도체 박막(175)의 사전에 조사 및 결정화된 영역은 패턴을 가진 현재의 빔 펄스(164)를 사용하여 조사하여, 현재 마스크된 빔 펄스의 빔렛이 사전에 가공된 영역 내 (인접하거나 인접하지 않는) 미조사 부분을 조사하도록 한다. 이전에 가공된 영역내의 새로이 조사된 영역은 결정화된 영역들 간에 개재될 수 있다.
그러나, 만일 단계 2035에서, 현재의 개념상 컬럼이 완성된 것이 확인된 경우, 단계 2045에서 샘플 170 상에 가공될 추가의 개념상 컬럼이 남아있는 가를 확인한다. 남아있는 경우, 공정을 단계 2050까지 계속하여 본 발명에 따라 가공될 다음의 개념상 컬럼을 가리키도록 샘플 (170)을 병진운동시킨다. 남아있지 않은 경우, 단계 2055에서, 실시예적 가공은 샘플(170)에 대해 완성되고, 도 1A에 나타낸 시스템의 하드웨어 부품 및 빔(111)을 셧 오프하고, 공정을 종료한다. 본 발명에 따른 다른 구현예의 변형에 있어,
도 17은, 경계 영역들 전제체 걸쳐 인접한 조사 영역들의 경계영역의 섹션이 분산되어 있는 도 14A 내지 14D의 본 발명의 기술을 사용하여 도 1A의 컴퓨팅 배열의 적어도 부분적인 제어하에 본 발명의 방법에 제2 구현예를 나타내는 순서도이다. 본 예시적 단계 2100 내지 2135는 실질적으로 도 16의 방법의 단계 2000 내지 2035와 동일하며, 따라서, 추가로 상세히 기술할 필요는 없다. 단계 2140에서, 상기 샘플(170)의 동일한 컬럼의 다음 영역은 이전 영역을 조사하는데에 사용한 빔 패턴에 실질적으로 상응할 수 있는 빔렛 패턴으로 조사된다. 추가로, 이전 조사된 영역의 경계영역은 이어지는 빔 펄스(164)의 다음 빔렛 패턴의 조사와 중첩된다. 이러한 패턴은 현재의 마스크된 빔 펄스의 빔렛이 이전에 가공된 인접하는 영역 내의 미조사된 부분을 가공하도록 배열된다. 이전에 가공된 영역에 있어 새로이 조사된 영역은 이전 및 인접한 영역의 경계영역에서, 이전에 조사된 영역의 결정화된 영역들 사이에 개재하게 된다. 본 발명의 본 예시적 구현예에 따르면, 모든 인접한 영역의 경계는 마스크된 빔 펄스(164)의 이어지거나 혹은 다른 조사에 의해 중첩된다. 단계 2145 내지 2155에 있어 본 두번째 예시적 구현예의 가공은 도 16을 참조하여 전술한 단계 2045 내지 2055의 가공과 실질적으로 동일한 방식으로 계속된다.
나아가, 빔 펄스(164)가 샘플(170)상의 특정한 위치에 도달할 경우, 반도체 박막(175)의 영역의 조사는 (프로세서에 의해 개시되어) 수행된다. 이들 위치는 컴퓨팅 배열(100)에 의해 미리 할당되어 그의 저장장치에 저장될 수 있다. 따라서, 빔 공급원(110)은 샘플(170)상에 발사되어 빔 펄스(164)에 대하여 이들의 위치에 도달한다.
전술한 것은 본 발명의 원리를 단순히 설명한 것이다.
전술한 구현예에 대해 다양한 변경과 변형은 본 명세서에서 개시된 바에 따라 당업자에게 자명하다. 예를 들어, 상기 구현예들은 반도체 박막의 적어도 부분적인 측면 고화 및 결정화에 관하여 기술되었으나, 다른 가공 기술, 예를 들어, 마이크로-가공, 광-삭마(photo abalation), 및 마이크로 패터닝 기술에 적용될 수 있으며, 국제특허출원 PCT/US01/12799 및 미국특허출원 제09/390,535, 09/390,537 및 09/526,585에 개시된 기술을 포함하며, 이들 문헌에 개시된 내용은 그 전체가 본 명세서에 참조로써 포함된다. 전술한 특허출원에 기술된 다양한 마스크 패턴 및 빔 강도 패턴을 본 발명의 방법 및 시스템에 적용할 수 있다. 따라서, 당업자라면, 비록 명시적으로 나타내지는 않았다고 하더라도, 본 발명의 범위내에서 본 발명의 원리를 구현화한 수많은 시스템 및 방법을 고안할 수 있다.

Claims (65)

  1. 기판 상에 박막 샘플의 하나 이상의 섹션을 가공하는 방법으로서,
    (a) 소정의 반복속도로 연속적인 조사 빔 펄스(successive irradiation beam pulse)를 방출하도록 조사 빔 발생기(irradiation beam generator)를 제어하는 단계;
    (b) 각각의 상기 조사 빔 펄스를 마스크(masking)하여, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 제1의 복수 빔렛 및 제2의 복수 빔렛을 형성하는 단계;
    (c) 특정 부분의 제1 영역을 용융시키기 위해 상기 필름샘플의 하나 이상의 섹션의 상기 특정부분을 조사된 빔 펄스의 제1 펄스의 제1 빔렛으로 조사하여, 상기 제1 영역들이 그의 인접한 각 영역들 사이에 제1 미조사 영역(unirradiated region)을 남기면서 적어도 부분적으로 용융되고, 재고화 및 결정화 되도록 하는 단계; 및,
    (d) 상기 특정부분의 제2 영역을 용융시키기 위해 조사된 빔 펄스의 제2 펄스의 제2 빔렛으로 상기 특정 부분을 조사하여, 상기 제2 영역들이 그의 인접한 각 영역들 사이에 제2 미조사 영역을 남기면서, 적어도 부분적으로 용융되며, 재고화 및 결정화되도록 하는 단계를 포함하고,
    상기 제1 조사 및 재고화된 영역과 상기 제2 조사 및 재고화 영역은, 필름 샘플의 상기 적어도 하나의 섹션 내에서, 서로 혼재(intermingle)하고,
    상기 제1 영역은 제1 화소에 대응하며, 상기 제2 영역은 제2 화소에 대응하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 제1 화소들 각각의 위치는 제2 화소들 각각의 위치와 다른 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 제2 영역들 중 하나 이상의 영역의 위치는 상기 제1 미조사 영역들 중 하나 이상의 영역의 위치와 실질적으로 동일한 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 제1 미조사 영역은 상기 제2 영역과 실질적으로 동일한 위치이고, 상기 제2 미조사 영역은 상기 제1 영역과 실질적으로 동일한 위치인 것을 특징으로 하는 방법.
  5. 제4항에 있어서,
    상기 제1 및 제2 재고화 영역은 상기 필름 샘플의 하나 이상의 섹션의 전체 단면(entire cross-section)을 형성하는 것을 특징으로 하는 방법.
  6. 제3항에 있어서,
    상기 제1 및 제2 영역의 위치는 균일하지 않은(non-uniform) 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 제2 조사 및 재고화 영역의 에지는 상기 제1 재고화 영역으로부터 떨어진 곳에 제공되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 제1 빔렛은 제1 에너지 밀도를 가지고, 상기 제2 빔렛은 제2 에너지 밀도를 가지며, 제1 에너지 밀도는 제2 에너지 밀도와 다른 것을 특징으로 하는 방법.
  9. 제1항에 있어서,
    상기 마스크된 빔 펄스는, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 필름 샘플에 부딪히는 제3의 복수 빔렛을 추가로 포함하고,
    (e) (d)단계 후, 특정 부분의 제3 영역을 용융시키기 위해 상기 제3 빔렛으로 상기 특정 부분을 조사하는 단계를 추가로 포함하며,
    상기 제3 영역은, 그의 각 인접 영역들 사이에 제3 미조사 영역들이 남도록, 적어도 부분적으로 용융되고, 재고화 및 결정화되는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 제3 영역은 제3 화소에 대응하고, 상기 제1 및 제2 화소의 각각의 위치는 상기 제3 화소 각각의 위치와 다른 것을 특징으로 하는 방법.
  11. 제9항에 있어서,
    상기 제1 및 제2 영역 들 중 하나 이상의 영역의 위치는 상기 제3의 미조사 영역 중 하나 이상의 영역의 위치와 실질적으로 동일한 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 제1 및 제2 영역의 위치는 상기 제3 영역의 위치와 다른 것을 특징으로 하는 방법.
  13. 제12항에 있어서,
    상기 제1 및 제2 미조사 영역 중 하나 이상은 제3영역과 실질적으로 동일한 위치를 가지고, 제3의 미조사 영역은 제1 및 제2 영역 중 하나 이상의 영역과 실질적으로 동일한 위치를 가지는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    상기 제1, 제2 및 제3 재고화 영역은 상기 필름 샘플의 하나 이상의 섹션의 전체 단면을 형성하는 것을 특징으로 하는 방법.
  15. 제9항에 있어서,
    상기 제1 및 제2 재고화 영역의 에지는 제3 재고화 영역으로부터 떨어진 곳에 제공되는 것을 특징으로 하는 방법.
  16. 제9항에 있어서,
    상기 제1 빔렛은 제1 에너지 밀도를 가지고, 상기 제2 빔렛은 제2 에너지 밀도를 가지며, 상기 제3 빔렛은 제3 에너지밀도를 가지고, 상기 제3 에너지밀도는 상기 제1 및 제2 에너지 밀도 중 적어도 하나와 다른 것을 특징으로 하는 방법.
  17. 제1항에 있어서,
    상기 제2 빔 펄스는 제1 빔 펄스에 바로 후속되며; 상기 제1 영역은, 상기 필름 샘플이 상기 조사 빔 펄스에 대한 제1 위치에 제공될 때, 상기 제1 빔렛으로 조사되고; 상기 제2 영역은, 상기 필름 샘플이 상기 조사 빔 펄스에 대해 제2 위치에 제공될 때, 상기 제2 빔렛을 조사되며; 상기 제2 위치는 상기 제2 위치보다 필름 샘플의 하나 이상의 섹션의 중심에 더 가까운 것을 특징으로 하는 방법.
  18. 제17항에 있어서,
    (f) 상기 (c)단계 후 (d) 단계 전에, 조사 빔 펄스에 대하여 필름 샘플을 병진 운동시켜 상기 필름 샘플의 상기 제1 빔렛에 의한 부딪힘이 상기 제1 위치로부터 상기 제2위치로 이동하는 것을 특징으로 하는 방법.
  19. 제1항에 있어서,
    (c) 단계에서, 상기 제1 영역은 충분히 용융되고, (d) 단계에서, 상기 제2 영역은 그 전체 두께에 걸쳐 충분히 용융되는 것을 특징으로 하는 방법.
  20. 제1항에 있어서,
    (g) 상기 필름 샘플을 병진운동시켜, 상기 필름 샘플의 상기 특정부분에 실질적으로 인접한 추가 부분을 제1 및 제2 빔렛으로 조사하는 단계; 및,
    (h) 상기 필름 샘플의 상기 추가 부분에 대하여 단계(c) 및 (d)를 반복하는 단계를 추가로 포함하고,
    상기 필름 샘플의 상기 추가 부분의 제1 에지는 상기 필름 샘플의 상기 특정 부분의 제2 에지와 중첩되고,
    상기 추가 부분의 상기 제1 에지 내의 재고화 영역은 상기 특정 부위의 상기 재고화 영역과 중첩되지 않도록 혼재하는 것을 특징으로 하는 방법.
  21. 제1항에 있어서,
    상기 제1 및 제2 영역 중 하나 이상의 영역에는 하나 이상의 박막 트랜지스터가 존재하게 되는 것을 특징으로 하는 방법.
  22. 기판 상에 박막 샘플의 하나 이상의 섹션을 가공하는 방법으로서,
    (a) 소정의 반복속도로 연속적인 조사 빔 펄스를 방출하도록 조사 빔 발생기를 제어하는 단계;
    (b) 각각의 상기 조사 빔 펄스를 마스크하여, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 복수 빔렛을 형성하는 단계;
    (c) 상기 조사 빔 펄스에 대해 상기 필름 샘플의 제1 위치에서, 상기 조사된 빔 펄스의 제1 펄스의 빔렛으로 상기 필름샘플의 상기 하나 이상의 섹션의 제1 부분을 조사하여, 상기 하나 이상의 섹션의 제1 영역을 부분적으로 용융시키고, 상기 제1 영역은 그의 하나 이상의 제1 에지에서 상기 제1 영역에 인접한 각 영역들 사이에 제1 미조사 영역을 남기면서, 재고화 및 결정화되도록 하는 단계;
    (d) (c) 단계 후, 상기 필름 샘플을 상기 조사 빔 펄스에 대하여 상기 제1 위치로부터 제2 위치로 병진운동시키는 단계; 및,
    (e) (d) 단계 후, 상기 제2 위치에서, 상기 조사된 빔 펄스의 제2 펄스의 빔렛으로 상기 필름샘플의 상기 하나 이상의 섹션의 제2 부분을 조사하여, 상기 하나 이상의 섹션의 제2 영역을 부분적으로 용융시키고, 상기 제2 영역은 그의 하나 이상의 제2 에지에서 상기 제2 영역에 각각 인접한 영역들 사이에 제2 미조사 영역을 남기면서, 재고화 및 결정화되도록 하는 단계를 포함하고,
    상기 필름 샘플의 상기 하나 이상의 섹션의 제1 부분의 하나 이상의 제1 에지는 상기 필름 샘플의 하나 이상의 섹션의 제2 부분의 하나 이상의 제2 에지에 의해 중첩되고, 상기 제1 재고화 영역 및 상기 제2의 고화된 영역은 상기 제1 에지와 상기 제2 에지에서 서로 섞이게 되는 것을 특징으로 하는 방법.
  23. 제22항에 있어서,
    상기 제1 및 제2 재고화 영역의 상기 중첩은 총체적으로 상기 필름 샘플의 상기 하나 이상의 섹션의 상기 제1 부분과 제2 부분 사이의 경계의 공간적 배분이 연속적으로(smoothly) 이루어지도록 하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서,
    상기 제1 및 제2 영역간의 경계가 연속적인 것이 됨에 따라, 상기 필름 샘플의 상기 하나 이상의 섹션의 상기 제1 부분과 상기 제2 부분 사이의 가시적 콘트라스트가 감소되는 것을 특징으로 하는 방법.
  25. 제24항에 있어서,
    상기 하나 이상의 제1 에지와 상기 하나 이상의 제2 에지의 조합 밀도(combined density)는 상기 필름 샘플의 상기 하나 이상의 섹션의 상기 제1 및 제2 부분간의 경계에서 적절한 화소 밀도를 제공하는 것을 특징으로 하는 방법.
  26. 제22항에 있어서,
    단계(e)에서, 상기 제2 영역은, 하나 이상의 추가 에지에서 상기 제2 영역의 인접한 각 영역들 사이의 상기 제2 부분에, 추가의 미조사 영역을 남기면서, 재고화 및 결정화되고,
    상기 하나 이상의 추가 에지는 상기 하나 이상의 제2 에지에 인접하여 제공되는 것을 특징으로 하는 방법.
  27. 제26항에 있어서,
    상기 하나 이상의 섹션은 상기 박막 샘플의 제1 열(row)이고, 상기 필름 샘플이 상기 제1 및 제2 빔 펄스에 대하여 제1 방향으로 병진운동할 때, 상기 제1열이 상기 제1 및 제2 빔 펄스의 빔렛에 의해 조사되며;
    (f) 상기 필름 샘플의 추가 섹션으로서 상기 필름 샘플의 제2 열을 조사하도록 필름 샘플을 위치시키고; 및,
    (g) 조사 빔 펄스에 대하여 상기 필름 샘플의 제3 위치에서, 상기 필름 샘플의 추가 섹션의 제1 부분을 상기 조사된 빔 펄스의 제3 펄스의 빔렛으로 조사하여, 상기 추가 섹션의 제3 영역을 적어도 부분적으로 용융시키고, 그의 하나 이상의 제3 에지에서 상기 제3 영역의 인접하는 각 영역들 사이에 제3 미조사 영역을 남기면서 재고화 및 결정화시키는 단계를 포함하고,
    상기 필름 샘플의 상기 하나 이상의 섹션의 제2 부분의 추가 에지는 상기 필름 샘플의 추가 섹션의 제2 부분의 상기 하나 이상의 제3 에지와 중첩되고,
    상기 추가로 재고화된 영역 및 상기 제3의 재고화된 영역은 하나 이상의 추가 에지 및 하나 이상의 제3 에지내에서 서로 혼재하는 것을 특징으로 하는 방법.
  28. 제22항에 있어서,
    (c) 단계에서, 상기 제1 영역은 상기 하나 이상의 에지로부터 떨어진 상기 제1 영역의 인접한 각 영역들 사이에 추가로 미조사 영역을 포함하고,
    (h) 상기 (c) 단계 후 (d) 단계 전에, 조사된 빔 펄스의 제1 펄스의 추가적 빔렛으로 필름샘플의 상기 하나 이상의 섹션의 상기 제1 부분을 조사하여 상기 제1 부분의 추가 영역을 용융시키는 단계를 추가로 포함하며,
    상기 추가 영역은 적어도 부분적으로 용융되고, 상기 추가 영역의 인접한 각각의 영역들 사이에 추가의 미조사 영역을 남기면서 재고화 및 결정화되고,
    상기 제1 재고화 영역 및 상기 추가로 재고화된 영역은 필름 샘플의 제1 부분 내에서 서로 혼재하는 것을 특징으로 하는 방법.
  29. 제28항에 있어서,
    상기 추가 영역의 하나 이상의 영역의 위치는 추가의 미조사 영역의 하나 이상의 영역의 위치와 동일한 것을 특징으로 하는 방법.
  30. 제29항에 있어서,
    상기 추가 미조사 영역은 상기 추가 영역과 실질적으로 동일한 위치를 가지고, 상기 추가 미조사 영역은 상기 제1 영역과 실질적으로 동일한 위치를 가지는 것을 특징으로 하는 방법.
  31. 제30항에 있어서,
    상기 제1 및 추가로 재고화된 영역은 필름 샘플의 하나 이상의 섹션의 제1 부분의 전체 단면을 형성하는 것을 특징으로 하는 방법.
  32. 제22항에 있어서,
    상기 하나 이상의 제1 에지 및 상기 하나 이상의 제2 에지는 결정화된 전체 영역을 형성하도록 중첩되는 것을 특징으로 하는 방법.
  33. 기판 상의 박막 샘플의 하나 이상의 섹션을 가공하기 위한 시스템으로서,
    처리장치를 포함하며, 상기 처리장치는 컴퓨터 프로그램의 실행에 의해,
    (a) 소정의 반복속도로 연속적인 조사 빔 펄스를 방출하도록 조사 빔 발생기를 제어하는 단계;
    (b) 각각의 상기 조사 빔 펄스를 마스크하여, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 제1의 복수 빔렛 및 제2의 복수 빔렛을 형성하는 단계;
    (c) 상기 필름 샘플의 하나 이상의 섹션의 특정 부분을 조사된 빔 펄스의 제1 펄스의 제1 빔렛으로 조사하여, 상기 특정 부분의 제1 영역이, 상기 제1 영역들 중 인접한 각각의 영역들 사이에 제1 미조사 영역(unirradiated region)이 남기면서 적어도 부분적으로 용융되며, 재고화 및 결정화되도록 하는 단계; 및,
    (d) 단계(c) 후에, 상기 특정 부분을 상기 조사된 빔 펄스의 제2 펄스의 제2 빔렛으로 조사하여, 상기 특정 부분의 제2 영역이, 상기 제2 영역들 중 인접한 각각의 영역들 간에 제2 미조사 영역을 남기면서, 적어도 부분적으로 용융되고, 재고화 및 결정화되도록 하는 단계를 수행하며;
    상기 제1 재고화 영역 및 상기 제2 재고화 영역은 상기 필름 샘플의 제1 섹션 내에서 서로 혼재하고,
    상기 제1 영역은 제1 화소에 대응하고, 상기 제2 영역은 제2 화소에 대응하는 것을 특징으로 하는 시스템.
  34. 제33항에 있어서,
    상기 제1 픽셀의 각각의 위치는 상기 제2 픽셀의 각각의 위치와 다른 것을 특징으로 하는 시스템.
  35. 제33항에 있어서,
    상기 제2 영역의 하나 이상의 영역의 위치는 상기 제1 영역의 미조사 영역의 하나 이상의 영역의 위치와 실질적으로 동일한 것을 특징으로 하는 시스템.
  36. 제 35항에 있어서,
    상기 제1 미조사 영역은 상기 제2 영역과 실질적으로 동일한 위치이고, 상기 제2 미조사 영역은 상기 제1 영역과 실질적으로 동일한 위치인 것을 특징으로 하는 시스템.
  37. 제35항에 있어서,
    상기 제1 및 제2 재고화 영역은 필름 샘플의 하나 이상의 섹션의 전체 단면을 형성하는 것을 특징으로 하는 시스템.
  38. 제35항에 있어서,
    상기 제1 및 제2 영역의 위치는 균일하지 않은(non-uniform) 것을 특징으로 하는 시스템.
  39. 제33항에 있어서,
    상기 제2 재고화 영역의 에지는 상기 제1의 재고화 영역으로부터 떨어진 곳에 제공되는 것을 특징으로 하는 시스템.
  40. 제33항에 있어서,
    상기 제1 빔렛은 제1 에너지 밀도를 가지고, 상기 제2 빔렛은 제2 에너지 밀도를 가지며, 제1 에너지 밀도는 제2 에너지 밀도와 다른 것을 특징으로 하는 시스템.
  41. 제33항에 있어서,
    상기 마스크된 빔 펄스는, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 제3의 복수 빔렛을 추가로 포함하며,
    (e) (d)단계 후, 특정 부분의 제3 영역을 용융시키도록 상기 제3 빔렛으로 상기 특정 부분을 조사하는 단계를 추가로 포함하고,
    상기 제3 영역은, 그의 각 인접 영역들 사이에 제3 미조사 영역들이 남도록, 적어도 부분적으로 용융되고, 재고화 및 결정화되는 것을 특징으로 하는 시스템.
  42. 제41항에 있어서,
    상기 제3 영역은 제3 화소에 대응하고, 상기 제1 및 제2 화소의 각각의 위치는 상기 제3 화소의 각각의 위치와 다른 것을 특징으로 하는 시스템.
  43. 제41항에 있어서,
    상기 제1 및 제2 영역 들 중 하나 이상의 영역의 위치는 상기 제3 미조사 영역 중 하나 이상의 영역의 위치와 실질적으로 동일한 것을 특징으로 하는 시스템.
  44. 제43항에 있어서,
    상기 제1 및 제2 영역의 위치는 상기 제3 영역의 위치와 다른 것을 특징으로 하는 시스템.
  45. 제44항에 있어서,
    상기 제1 및 제2 미조사 영역 중 하나 이상의 영역은 제3 영역과 실질적으로 동일한 위치를 가지고, 제3 미조사 영역은 제1 및 제2 영역 중 하나 이상의 영역과 실질적으로 동일한 위치를 가지는 것을 특징으로 하는 시스템.
  46. 제45항에 있어서,
    상기 제1, 제2 및 제3 재고화 영역은 상기 필름 샘플의 하나 이상의 섹션의 전체 단면을 형성하는 것을 특징으로 하는 시스템.
  47. 제41항에 있어서,
    상기 제1 및 제2 재고화 영역의 에지는 상기 제3 재고화 영역으로부터 떨어진 곳에 제공되는 것을 특징으로 하는 시스템.
  48. 제41항에 있어서,
    상기 제1 빔렛은 제1 에너지 밀도를 가지고, 상기 제2 빔렛은 제2 에너지 밀도를 가지며, 상기 제3 빔렛은 제3 에너지밀도를 가지고, 상기 제3 에너지밀도는 상기 제1 및 제2 에너지 밀도 중 적어도 하나와 다른 것을 특징으로 하는 시스템.
  49. 제33항에 있어서,
    상기 제2 빔 펄스는 제1 빔 펄스에 바로 후속되며; 상기 제1 영역은, 상기 필름 샘플이 상기 조사 빔 펄스에 대해 제1 위치에 제공될 때, 상기 제1 빔렛으로 조사되고; 상기 제2 영역은, 상기 필름 샘플이 상기 조사 빔 펄스에 대해 제2 위치에 제공될 때, 상기 제2 빔렛으로 조사되며; 상기 제2 위치는 상기 제2 위치보다 필름 샘플의 하나 이상의 섹션의 중심에 더 가까운 것을 특징으로 하는 시스템.
  50. 제49항에 있어서, 상기 처리장치가 컴퓨터 프로그램의 실행에 의해
    (f) 상기 (c) 단계 후 (d) 단계 전에, 조사 빔 펄스에 대하여 필름 샘플을 병진 운동시켜 상기 필름 샘플의 상기 제1 빔렛에 의한 부딪힘이 상기 제1 위치로부터 상기 제2위치로 이동하는 단계를 수행하는 것을 특징으로 하는 시스템.
  51. 제33항에 있어서,
    단계(c)에서, 상기 제1 영역은 충분히 용융되고, (d) 단계에서, 상기 제2 영역은 그 전체 두께에 걸쳐 충분히 용융되는 것을 특징으로 하는 시스템.
  52. 제33항에 있어서,
    (g) 상기 필름 샘플을 병진운동시켜, 상기 필름 샘플의 상기 특정부분에 실질적으로 인접한 추가 부분을 제1 및 제2 빔렛에 의해 조사하는 단계; 및,
    (h) 상기 필름 샘플의 추가 부분에 대하여 단계(c) 및 (d)를 반복하는 단계를 추가로 포함하고,
    상기 필름 샘플의 상기 추가 부분의 제1 에지는 상기 필름 샘플의 상기 특정 부분의 제2 에지와 중첩하고,
    상기 추가 부분의 상기 제1 에지 내의 재고화 영역은 상기 특정 부위의 상기 재고화 영역과 중첩되지 않도록 혼재하는 것을 특징으로 하는 시스템.
  53. 기판 상의 박막 샘플의 하나 이상의 섹션을 가공하기 위한 시스템으로서,
    처리장치를 포함하며, 상기 처리장치는 컴퓨터 프로그램의 실행에 의해,
    (a) 소정의 반복속도로 연속적인 조사 빔 펄스를 방출하도록 하는 조사 빔 발생기를 제어하는 단계;
    (b) 각각의 상기 조사 빔 펄스를 마스크하여, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 복수 빔렛을 형성하는 단계;
    (c) 상기 조사 빔 펄스에 대해 상기 필름 샘플의 제1 위치에서, 상기 조사된 빔 펄스의 제1 펄스의 빔렛으로 상기 필름 샘플의 상기 하나 이상의 섹션의 제1 부분을 조사하여, 상기 하나 이상의 섹션의 제1 영역을 부분적으로 용융시키고, 상기 제1 영역은 그의 하나이상의 제1 에지에서 상기 제1 영역에 인접한 각 영역들 사이에 제1 미조사 영역을 남기면서, 재고화 및 결정화되도록 하는 단계;
    (d) (c) 단계 후, 상기 필름 샘플을 상기 조사 빔 펄스에 대하여 상기 제1 위치로부터 제2 위치로 병진운동시키는 단계; 및,
    (e) (d) 단계 후, 상기 제2 위치에서, 상기 조사된 빔 펄스의 제2 펄스의 빔렛으로 상기 필름 샘플의 상기 하나 이상의 섹션의 제2 부분을 조사하여, 상기 하나 이상의 섹션의 제2 영역을 부분적으로 용융시키고, 상기 제2 영역은 그의 하나 이상의 제1 에지에서 상기 제2 영역에 각각 인접한 영역들 사이에 제2 미조사 영역을 남기면서, 재고화 및 결정화되도록 하는 단계를 수행하며;
    상기 필름 샘플의 상기 하나 이상의 섹션의 제1 부분의 하나 이상의 에지는 상기 필름 샘플의 하나 이상의 섹션의 제2 부분의 하나 이상의 제2 에지와 중첩되고, 상기 제1 재고화 영역 및 상기 제2 재고화 영역은 상기 제1 에지와 상기 제2 에지에서 서로 혼재하는 것을 특징으로 하는 시스템.
  54. 제53항에 있어서,
    상기 제1 및 제2 재고화 영역의 상기 중첩은 총체적으로 상기 필름 샘플의 상기 하나 이상의 섹션의 상기 제1 부분과 제2 부분 사이의 경계의 공간적 배분이 연속적으로(smoothly) 이루어지도록 하는 것을 특징으로 하는 시스템.
  55. 제54항에 있어서,
    상기 제1 및 제2 영역간의 경계가 연속적인 것이 됨에 의해, 상기 필름 샘플의 상기 하나 이상의 섹션의 상기 제1 부분과 상기 제2 부분 사이의 가시적 콘트라스트가 감소되는 것을 특징으로 하는 시스템.
  56. 제55항에 있어서,
    상기 하나 이상의 제1 에지와 상기 하나 이상의 제2 에지의 조합 밀도는 상기 필름 샘플의 상기 하나 이상의 섹션의 상기 제1 및 제2 부분간의 경계에서 적당한 화소 밀도를 제공하는 것을 특징으로 하는 시스템.
  57. 제53항에 있어서,
    단계(e)에서, 상기 제2 영역은, 하나 이상의 추가 에지에서 상기 제2 영역의 인접한 영역들 사이의 상기 제2 부분에, 추가의 미조사 영역을 남기면서, 재고화 및 결정화되고,
    상기 하나 이상의 추가 에지는 상기 하나 이상의 제2 에지에 인접하여 제공되는 것을 특징으로 하는 시스템.
  58. 제57항에 있어서,
    상기 하나 이상의 섹션은 상기 박막 샘플의 제1 열이고, 상기 제1 열은, 상기 필름 샘플이 상기 제1 및 제2 빔 펄스에 대하여 제1 방향으로 병진운동할 경우, 상기 제1 및 제2 빔 펄스의 빔렛에 의해 조사되고, 추가로
    (f) 상기 필름 샘플의 추가 섹션으로서 상기 필름 샘플의 제2 열을 조사하도록 필름 샘플을 위치시키는 단계; 및,
    (g) 조사 빔 펄스에 대하여 상기 필름 샘플의 제3 위치에서, 상기 필름 샘플의 추가 섹션의 제1 부분을 상기 조사된 빔 펄스의 제3 펄스의 빔렛으로 조사하여, 상기 추가 섹션의 제3 영역을 적어도 부분적으로 용융시키고, 그의 하나 이상의 제3 에지에서 상기 제3 영역의 인접하는 각 영역들 사이에 제3의 미조사 영역을 남기면서 재고화 및 결정화되도록 하는 단계를 포함하고,
    상기 필름 샘플의 상기 하나 이상의 섹션의 추가 에지는 상기 필름 샘플의 추가 섹션의 제2 부분의 상기 하나 이상의 제3 에지와 중첩되고,
    상기 추가의 재고화 영역 및 상기 제3의 재고화된 영역은 하나 이상의 추가 에지 및 하나 이상의 제3 에지내에서 서로 혼재하는 것을 특징으로 하는 시스템.
  59. 제53항에 있어서,
    (c) 단계에서, 제1 영역은 상기 하나 이상의 에지로부터 떨어진 상기 제1 영역의 인접한 영역들 사이에 추가로 미조사 영역을 포함하고,
    (h) 상기 (c)단계 후 (d) 단계 전에, 조사된 빔 펄스의 제1 펄스의 추가 빔렛으로 필름샘플의 상기 하나 이상의 섹션의 상기 제1 부분을 조사하여 상기 제1 부분의 추가 영역을 용융시키는 단계를 추가로 포함하며,
    상기 추가 영역은 적어도 부분적으로 용융되고, 상기 추가 영역의 인접한 각각의 영역들 사이의 추가적 미조사 영역을 남기면서 재고화 및 결정화되고,
    상기 제1 재고화 영역 및 상기 추가의 재고화된 영역은 필름 샘플의 제1 영역 내에서 서로 섞여있는 것을 특징으로 하는 시스템.
  60. 제59항에 있어서,
    상기 추가 영역의 하나 이상의 위치는 추가의 미조사 영역의 하나 이상의 위치와 동일한 것을 특징으로 하는 시스템.
  61. 제60항에 있어서,
    상기 추가 미조사 영역은 상기 추가 영역과 실질적으로 동일한 위치를 가지고, 상기 추가의 미조사 영역은 상기 제1 영역과 실질적으로 동일한 위치를 가지는 것을 특징으로 하는 시스템.
  62. 제53항에 있어서,
    상기 하나 이상의 제1 에지 및 상기 하나 이상의 제2 에지는 결정화된 전체 영역을 형성하기 위해 중첩되는 것을 특징으로 하는 시스템.
  63. 제53항에 있어서,
    상기 하나 이상의 제1 에지 및 상기 하나 이상의 제2 에지는 결정화된 전체 영역을 형성하기 위해 중첩되는 것을 특징으로 하는 시스템.
  64. 기판 상에 박막 샘플의 하나 이상의 섹션을 가공하는 방법으로서,
    (a) 소정의 반복속도로 연속적인 조사 빔 펄스를 방출하도록 조사 빔 발생기를 제어하는 단계;
    (b) 각각의 상기 조사 빔 펄스를 마스킹하여, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 제1의 복수 빔렛 및 제2의 복수 빔렛을 형성하는 단계;
    (c) 특정 부분의 제1 영역을 용융시키기 위해 상기 필름샘플의 하나 이상의 섹션의 상기 특정부분을 조사된 빔 펄스의 제1 펄스의 제1 빔렛으로 조사하여, 상기 제1 영역들이 그의 인접한 각 영역들 사이에 제1 미조사 영역을 남기면서 적어도 부분적으로 용융되고, 재고화 및 결정화 되도록 하는 단계; 및,
    (d) 상기 특정부분의 제2 영역을 용융시키기 위해 조사된 빔 펄스의 제2 펄스의 제2 빔렛으로 상기 특정 부분을 조사하여, 상기 제2 영역들이 그의 인접한 각 영역들 사이에 제2 미조사 영역을 남기면서, 적어도 부분적으로 용융되며, 재고화 및 결정화되도록 하는 단계를 포함하고,
    상기 제1 재고화 영역 및 상기 제2 재고화 영역은 상기 필름 샘플의 제1 섹션 내에서 서로 섞여있고,
    상기 제1 조사영역의 펄스 조사 이력은 상기 제2 조사 영역의 펄스 조사 이력과는 다르며,
    상기 제1 영역은 제1 화소에 대응하고, 제2 영역은 제2 화소에 대응하는 것을 특징으로 하는 방법.
  65. 기판 상에 박막 샘플의 하나 이상의 섹션을 가공하는 방법으로서,
    (a) 소정의 반복속도로 연속적인 조사 빔 펄스를 방출하도록 조사 빔 발생기를 제어하는 단계;
    (b) 각각의 상기 조사 빔 펄스를 마스킹하여, 상기 필름 샘플의 하나 이상의 섹션의 조사된 부분을 적어도 부분적으로 용융시키기에 충분한 강도를 가지고 상기 필름 샘플에 부딪히는 복수 빔렛을 형성하는 단계;;
    (c) 상기 조사 빔 펄스에 대해 상기 필름 샘플의 제1 위치에서, 상기 조사된 빔 펄스의 제1 펄스의 빔렛으로 상기 필름 샘플의 상기 하나 이상의 섹션의 제1 부분을 조사하여, 상기 하나 이상의 섹션의 제1 영역을 부분적으로 용융 및 재고화되도록 하는 단계;
    (d) (c) 단계 후, 상기 필름 샘플을 상기 조사 빔 펄스에 대하여 상기 제1 위치로부터 제2 위치로 병진운동시키는 단계; 및,
    (e) (d) 단계 후, 상기 제2 위치에서, 상기 조사된 빔 펄스의 제2 펄스의 빔렛으로 상기 필름 샘플의 상기 하나 이상의 섹션의 제2 부분을 조사하여, 상기 하나 이상의 섹션의 제2 영역을 적어도 부분적으로 용융 및 결정화되도록 하는 단계를 포함하고;
    상기 필름 샘플의 상기 하나 이상의 섹션의 제1 부분의 하나 이상의 에지는 상기 필름 샘플의 하나 이상의 섹션의 제2 부분의 하나 이상의 제2 에지와 중첩되고,
    상기 제1 조사영역의 펄스 조사 이력은 상기 제2 조사영역의 펄스 조사 이력과는 다르며,
    상기 제1 재고화 영역 및 상기 제2 고화 영역은 상기 제1 에지와 상기 제2 에지에서 서로 혼재하는 것을 특징으로 하는 방법.
KR1020057002868A 2002-08-19 2003-08-19 기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물 Expired - Fee Related KR101058464B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40508302P 2002-08-19 2002-08-19
US60/405,083 2002-08-19
PCT/US2003/025972 WO2004017382A2 (en) 2002-08-19 2003-08-19 Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions

Publications (2)

Publication Number Publication Date
KR20050039856A true KR20050039856A (ko) 2005-04-29
KR101058464B1 KR101058464B1 (ko) 2011-08-24

Family

ID=31888392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002868A Expired - Fee Related KR101058464B1 (ko) 2002-08-19 2003-08-19 기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물

Country Status (7)

Country Link
US (1) US7300858B2 (ko)
JP (2) JP5030382B2 (ko)
KR (1) KR101058464B1 (ko)
CN (1) CN100336941C (ko)
AU (1) AU2003265498A1 (ko)
TW (1) TWI344027B (ko)
WO (1) WO2004017382A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259982B1 (ko) * 2009-09-25 2013-06-03 (주)티엔스 엑시머 레이저를 이용한 마이크로머시닝 시스템 및 그 제어 방법

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
TW521387B (en) 2000-10-10 2003-02-21 Univ Columbia Method and apparatus for processing thin metal layers
AU2002235144A1 (en) 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
WO2003018882A1 (en) 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
WO2003084688A2 (en) 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
KR101118974B1 (ko) 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
JP5030382B2 (ja) 2002-08-19 2012-09-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US7341928B2 (en) 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100631013B1 (ko) 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100606450B1 (ko) 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
FR2879345B1 (fr) * 2004-12-10 2007-05-11 Lg Philips Lcd Co Ltd Masque pour laser et procede de cristallisation utilisant le masque
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR20070014528A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 어레이 기판, 이의 제조방법 및 실리콘 결정화 방법
US20090218577A1 (en) * 2005-08-16 2009-09-03 Im James S High throughput crystallization of thin films
CN101617069B (zh) * 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
JP2007165716A (ja) * 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
JP5133087B2 (ja) * 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
US8557040B2 (en) * 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US20110175099A1 (en) * 2008-02-29 2011-07-21 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
JP2011515833A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のためのフラッシュ光アニーリング
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
JP5093815B2 (ja) * 2009-02-13 2012-12-12 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
KR101884890B1 (ko) 2011-08-12 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 결정화 방법, 박막 트랜지스터 표시판 및 그 제조 방법
US20130341310A1 (en) * 2012-06-22 2013-12-26 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for excimer laser annealing process
US9335276B2 (en) 2014-03-03 2016-05-10 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for control of excimer laser annealing
US9976969B1 (en) 2016-10-28 2018-05-22 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for excimer-laser annealing process
WO2018092218A1 (ja) * 2016-11-16 2018-05-24 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
US11004682B2 (en) 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
JP2018107403A (ja) 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
CN110462787A (zh) * 2017-01-24 2019-11-15 堺显示器制品株式会社 激光退火装置、激光退火方法和掩模
JP2019036635A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
JP2019036636A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法及び投影マスク
US20200402823A1 (en) * 2018-03-07 2020-12-24 Sakai Display Products Corporation Laser annealing device, laser annealing method, and active matrix substrate production method

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ko) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
DE3176676D1 (en) * 1980-04-10 1988-04-07 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices amde therefrom
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4456371A (en) * 1982-06-30 1984-06-26 International Business Machines Corporation Optical projection printing threshold leveling arrangement
JPS6083005A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 光導波路およびその製造法
US4691983A (en) * 1983-10-14 1987-09-08 Hitachi, Ltd. Optical waveguide and method for making the same
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPH0732124B2 (ja) * 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
JPS62181419A (ja) 1986-02-05 1987-08-08 Nec Corp 多結晶シリコンの再結晶化法
US4793694A (en) * 1986-04-23 1988-12-27 Quantronix Corporation Method and apparatus for laser beam homogenization
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
USRE33836E (en) * 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JP2569711B2 (ja) * 1988-04-07 1997-01-08 株式会社ニコン 露光制御装置及び該装置による露光方法
US5523193A (en) * 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
JP2706469B2 (ja) * 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
US5233207A (en) * 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5453594A (en) * 1993-10-06 1995-09-26 Electro Scientific Industries, Inc. Radiation beam position and emission coordination system
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
US6130009A (en) * 1994-01-03 2000-10-10 Litel Instruments Apparatus and process for nozzle production utilizing computer generated holograms
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3577755B2 (ja) * 1994-06-27 2004-10-13 カシオ計算機株式会社 多結晶シリコン薄膜の製造方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW303526B (ko) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5844588A (en) * 1995-01-11 1998-12-01 Texas Instruments Incorporated DMD modulated continuous wave light source for xerographic printer
AU5325596A (en) * 1995-04-26 1996-11-18 Minnesota Mining And Manufacturing Company Method and apparatus for step and repeat exposures
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
CA2256699C (en) * 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
GB9624715D0 (en) 1996-11-28 1997-01-15 Philips Electronics Nv Electronic device manufacture
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US5986807A (en) * 1997-01-13 1999-11-16 Xerox Corporation Single binary optical element beam homogenizer
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
KR20010033202A (ko) 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
TW466772B (en) * 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) * 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100292048B1 (ko) 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
US6072631A (en) * 1998-07-09 2000-06-06 3M Innovative Properties Company Diffractive homogenizer with compensation for spatial coherence
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
GB9819338D0 (en) 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
US6326186B1 (en) * 1998-10-15 2001-12-04 Novozymes A/S Method for reducing amino acid biosynthesis inhibiting effects of a sulfonyl-urea based compound
US6081381A (en) * 1998-10-26 2000-06-27 Polametrics, Inc. Apparatus and method for reducing spatial coherence and for improving uniformity of a light beam emitted from a coherent light source
US6120976A (en) * 1998-11-20 2000-09-19 3M Innovative Properties Company Laser ablated feature formation method
US6313435B1 (en) * 1998-11-20 2001-11-06 3M Innovative Properties Company Mask orbiting for laser ablated feature formation
KR100290787B1 (ko) * 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
US6162711A (en) * 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
DE60029151T2 (de) * 1999-03-01 2007-05-31 Fuji Photo Film Co., Ltd., Minami-Ashigara Photoelektrochemische Zelle mit einem Elektrolyten aus Flüssigkristallverbindungen
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP4322359B2 (ja) 1999-07-08 2009-08-26 住友重機械工業株式会社 レーザ加工装置
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
TW521387B (en) * 2000-10-10 2003-02-21 Univ Columbia Method and apparatus for processing thin metal layers
AU2002235144A1 (en) * 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US6582827B1 (en) * 2000-11-27 2003-06-24 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
US6621044B2 (en) * 2001-01-18 2003-09-16 Anvik Corporation Dual-beam materials-processing system
JP3945805B2 (ja) * 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
JP2004520715A (ja) 2001-04-19 2004-07-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 単一走査、連続動作の逐次的横方向結晶化を行う方法及びシステム
WO2002086955A1 (en) 2001-04-23 2002-10-31 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
WO2003018882A1 (en) 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
JP2003100653A (ja) * 2001-09-26 2003-04-04 Sharp Corp 加工装置および加工方法
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
AU2002219913A1 (en) 2001-11-28 2003-06-10 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
WO2003084688A2 (en) 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
JP2004031809A (ja) * 2002-06-27 2004-01-29 Toshiba Corp フォトマスク及び半導体薄膜の結晶化方法
JP5030382B2 (ja) 2002-08-19 2012-09-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
KR101118974B1 (ko) 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
US7341928B2 (en) 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259982B1 (ko) * 2009-09-25 2013-06-03 (주)티엔스 엑시머 레이저를 이용한 마이크로머시닝 시스템 및 그 제어 방법

Also Published As

Publication number Publication date
CN100336941C (zh) 2007-09-12
US20060060130A1 (en) 2006-03-23
TW200407607A (en) 2004-05-16
JP2012212889A (ja) 2012-11-01
AU2003265498A1 (en) 2004-03-03
JP2005536874A (ja) 2005-12-02
US7300858B2 (en) 2007-11-27
KR101058464B1 (ko) 2011-08-24
AU2003265498A8 (en) 2004-03-03
WO2004017382A2 (en) 2004-02-26
CN1685088A (zh) 2005-10-19
WO2004017382A3 (en) 2004-04-29
JP5580851B2 (ja) 2014-08-27
TWI344027B (en) 2011-06-21
JP5030382B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
KR101058464B1 (ko) 기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물
KR101118974B1 (ko) 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
US8411713B2 (en) Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR100873927B1 (ko) 기판상의 반도체막 영역의 레이저 결정화 처리를 위한 공정 및 마스크 투영 시스템
US9466402B2 (en) Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US8663387B2 (en) Method and system for facilitating bi-directional growth
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US8883656B2 (en) Single-shot semiconductor processing system and method having various irradiation patterns
JP2004520715A (ja) 単一走査、連続動作の逐次的横方向結晶化を行う方法及びシステム
KR20080045205A (ko) 고주파 레이저를 사용하는 박막의 균일한 후속적 측면고상화를 위한 시스템 및 방법
KR20030051438A (ko) 단일 스캔 연속 운동 순차적 측면 고화를 제공하는 방법및 시스템

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20050219

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080430

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100308

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100913

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110816

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110816

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140805

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150804

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161102

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180527