KR20040068212A

KR20040068212A - 레벨 시프팅 회로 및 하프 브리지 구동기 구동 방법

Info

Publication number: KR20040068212A
Application number: KR10-2004-7008955A
Authority: KR
Inventors: 리유산
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-12-11
Filing date: 2002-12-10
Publication date: 2004-07-30
Also published as: US6646469B2; US20030107425A1; WO2003050956A1; JP2005512444A; AU2002366685A1; EP1459445A1

Abstract

본 발명은 하프 브리지 구동기 또는 이와 유사한 회로를 구동하는 구동기 회로를 제공한다. 이 구동기 회로는 두 개의 수동 디바이스에서 과도 전류를 유도하고 이 과도 전류를 사용하여 적절한 시간에 래치를 세트 또는 리셋시켜서 하프 브리지 구동기 또는 이와 유사한 회로를 적절하게 구동시킨다.

Description

레벨 시프팅 회로 및 하프 브리지 구동기 구동 방법{HIGH-VOLTAGE LEVEL SHIFTER VIA CAPACITORS}

하프 브리지 구성은 다양한 전력 스위치 애플리케이션과 함께 사용된다. 이러한 하프 브리지 구성은 통상적으로 두 개의 전력 FET 디바이스들 간에 개재된 출력 신호와 관련된다. 이러한 종래 기술 구성이 도 1에 도시되어 있다.

동작 시에, 출력 신호 V_HB는 접지 지점(101)에 대해서 증폭 회로의 파라미터와 이 회로 내에 도입된 입력 전력에 따라서 거의 제로 볼트에서 거의 400 볼트까지 변동된다.

정상 동작 상태에서 트랜지스터(T₁)를 적절하게 동작시키기 위해서, 게이트 전압(G₁)이 접지에 대해서가 아니라 출력 신호 V_HB에 대해서 조절되어야 한다. 그러므로, 전력 전압 F_VDD는 V_HB와 실질적으로 동일한 양만큼 시프트되는 것을 제외하고 도 1의 전압 V_DD와 이상적으로는 등가 전압이어야 한다. 또한, 트랜지스터(T₁)를 위한 게이트웨이 전압 G₁은 트랜지스터(가령, G₂)를 턴 온시키기에 적합하면서 전압 V_HB과 실질적으로 동일한 양 만큼 시프트된 전압과 동일해야 한다.

전력 소스 F_VDD를 시프트하는 회로는 본 기술 분야에서 알려져 있어서 본 발명에서 중요한 사항이 아니다. 전압을 생성하기 위한 수 많은 회로 및 관련 장치가 존재하기 때문에 이에 대한 설명은 하지 않는다. F_VDD를 생성하는 데 사용된 특정 회로는 본 발명에서 중요한 사항이 아니다.

동작 시에, 비중첩 회로(105)는 두 개의 비중첩 펄스(106,107)를 생성한다. 제 1 펄스(106)는 구동기(108)를 통해서 전력 트랜지스터(T₂)의 게이트(G₂)에 전송된다. 트랜지스터(T₂)를 제어하는 전압이 접지 전압에 대해서 세트되어야 하기 때문에, 어떠한 레벨 시프트 동작도 필요하지 않다.

그러나, 트랜지스터(T₂)를 제어하는 게이트 전압(G₁)은 전압 V_HB에 대해서 세트되어야 한다. 그러므로, 도 1에 포함된 나머지 회로 부분은 주로 펄스(107)를 시프트하는 전압에서 제로 볼트와 400 볼트 사이의 어느 지점에서도 존재할 수 있는 동적 이동 신호 V_HB에 의해 조절되는 적합한 게이트 전압(G₁)을 제공한다.

적절한 시프트를 획득하기 위해서, 두 개의 고정된 전류 소스(112,114)가 사용된다. 펄스 생성기(115)가 상승 에지 상에 존재할 때에 전류 소스(114)는 온 상태가 되고 전류 소스(112)는 오프 상태가 된다. 상기 생성기가 하강 에지 상에 존재할 때에는 반대 상황이 되어서 전류 소스(112)가 온 상태가 되며 전류 소스(114)는 오프 상태가 된다.

상기 나머지 회로 부분을 분석하게 되면 전력 디바이스(M₁,M₂) 각각이 적절한 시간에 저항(M₉,M₁₀)을 통과하는 요구된 전력을 교번적으로 생성하여 래치(116)를 적절하게 세트 또는 리셋한다. 그러므로, 상승 에지의 경우에는 래치(116)가 세트되고 하강 에지의 경우에는 래치가 리셋된다. 이로써 구동기(117)의 출력은 트랜지스터(T₁)를 제어하기에 필요한 적합한 게이트 전력을 생성한다. 특히, 구동기(117)와 래치(116) 모두가 V_HB를 참조하고 공급 전압 F_VDD은 V_HB만큼 시프트되기 때문에, 트랜지스터(T₁)에 대해 동작하는 모든 구성 요소는 V_HB를 참조한다.

요약하자면, 도 1의 회로는 두 개의 전류 소스를 사용함으로써 동작하는데 한 전류 소스는 "세트" 트랜지스터를 턴 온하는 데 충분한 전류를 유도하며 나머지 전류 소스는 "리셋" 트랜지스터를 턴 온하는 데 충분한 전류를 유도한다. 적절한 전류 소스를 적절한 시간에 온 또는 오프함으로서 래치(116)가 세트 또는 리셋될 수 있으며 구동기(117)는 접지와 연관된 것이 아닌 가변 레벨 신호 V_HB와 연관된 전압에서 제어된다. 이러한 시나리오는 트랜지스터(T₁)를 적절하게 구동시킨다.

도 1의 회로의 문제점은 손실이 크다는 것이다. 디바이스(M₁,M₂) 및 전류 소스(112,114)는 손실이 큰 디바이스를 대표하며 이는 특히 고주파수에서 전력을 대량으로 허비한다. 또한, 전류 소스(112,114)는 상기 능동 디바이스에서는 고유하게 존재하는 통상적인 고장의 경우에 영향을 받는다.

그러므로, 하프 브리지 구성 내에서 사용될 수 있으면서 능동 디바이스와 연관된 높은 전력 손실을 제거할 수 있는 고전력 스위칭 장치를 제공할 필요가 있다.

또한, 이러한 회로는 낮은 제조 비용이 들며 현재 성취될 수 있는 정도보다 신뢰도가 더 커야 한다.

발명의 개요

상술된 종래 기술의 문제점 및 다른 문제점은 본 발명에 따라서 해결될 수 있다. 래치를 스위칭하는 데 필요한 전류를 유도하는 데 사용되는 능동 디바이스가 수동 디바이스 및 소형 구동기로 대체된다. 이 구동기 및 수동 디바이스는 이전에 사용된 능동 고전력 스위치 및 전류 소스보다 적은 전류 손실을 갖는다.

일 바람직한 실시예에서, 수동 디바이스는 캐패시터이며 전류는 캐패시터의 한 단자에서 유도된 전압이 갑작스럽게 변화됨으로써 유도된다. 이 캐패시터는 고주파수에서도 매우 낮은 임피던스를 갖기 때문에, 상기와 같은 갑작스러운 전압변화는 래치를 적절하게 세트 또는 리셋하기에 충분하게 큰 전류를 충분하게 긴 시간 동안 유도할 수 있다. 그러므로, 능동 디바이스보다는 캐패시터와 같은 수동 디바이스가 래치를 리셋 및 세트하여 트랜지스터를 적절하게 구동시키기에 필요한 전류를 제공할 수 있다.

종래 기술 및 본 발명의 실시예가 첨부 도면을 참조하여 예시적으로 설명될 것이다.

본 발명은 전력 스위치에 관한 것이며, 특히 하프 브리지 구성(half bridge configuration) 내의 플로팅 고측 전력 스위치(a floating high side power switch)에서 필요한 레벨 시프팅(level shifting)을 제공하는 개선된 기술에 관한 것이다. 본 발명은 전계 효과 트랜지스터(FET) 디바이스를 사용하는 전력 스위치에서 사용된다.

도 1은 종래 기술 구성에서 다수의 전류 소스를 사용하는 증폭 회로의 도면,

도 2는 예시적인 실시예에서는 캐패시터가 되는 수동 디바이스로 전류 소스가 대체되는 본 발명의 예시적인 실시예.

도 2는 본 발명을 구현하는 예시적인 실시예를 도시한다. 도 2의 구성 요소는 도 1의 구성 요소와 동일하며 동일한 구성 요소에는 동일한 참조 부호가 부여된다. 도 2의 회로는 또한 두 개의 캐패시터(204,205) 및 구동기(202,203)를 포함한다. 캐패시터(204,205)의 예시적인 값은 V_HB가 대략 400 볼트로 세트된 회로의 경우에 1 피코패럿이다. 구동기(202,203)는 개별 구성 요소로서 상업적으로 입수가능하거나 도시된 전체 회로를 포함하는 집적 회로의 일부분일 수 있다.

동작 시에, 라인(107) 상의 펄스 신호의 상승 에지가 구동기(202)에 입력되어 이를 통해서 반전 구동기(203)로 전달된다. 이 상승 에지는 전류가 캐패시터(205) 내부에서 유도될 수 있게 하며 하강 에지는 전류가 캐패시터(204) 내부에서 유도될 수 있게 한다. 따라서, 캐패시터들은 전류 소스가 기능한 바와 같이 필요한 전류를 유도하는 기능을 한다.

이 전류는 저항(R₁)을 통과하여 종래 기술에서 기술된 바와 같이 유사하게 래치(116)가 그의 출력을 세트시키게 한다. 이러한 래치 세트 동작에 의해서, 구동기(117)는 높은 신호를 트랜지스터(T₁)의 게이트(1)에 제공한다. 그러나, 구동기(117)는 V_HB와 동일한 지점을 참조하기 때문에, 트랜지스터(T₁)의 게이트(G₁) 상의 높은 입력은 트랜지스터(T₂)의 경우에서처럼 접지에 대한 전압으로 구동되기보다는 V_HB에 대한 전압으로 구동된다. 따라서, G₁의 전압은 V_HB+ 10 볼트이며 적어도 4 볼트는 트랜지스터(T₁)를 턴 온시키는데 필요한 턴 온 전압이다.

유사한 방식으로, 캐패시터(205)는 전류를 유도하여 이 전류는 저항(R₂)을 통과한다. 이 전류는 저항(R₂) 양단의 적절한 전압 강하를 일으켜서 래치(116)를 리셋하기에 충분하다. 이러한 리셋 동작으로 인해서 게이트 전압(G₁)이 제거됨으로써 트랜지스터(T₁)가 턴 오프된다.

이어서, 본 발명에 따라서, 래치를 세트 및 리셋하기에 충분한 전류를 유도하는데 있어서 수동 디바이스가 사용된다. 사용된 수동 디바이스는 인덕터 또는 다른 저장 디바이스를 포함할 수 있지만 어떠한 경우에도 펄스 생성을 필요로 하지 않으며 스위칭 트랜지스터의 전력을 생성하는 것도 필요로 하지 않는다. 대신에, 수동 디바이스는 고유적으로 시간 상수를 포함하며 이 시간 상수는 래치를 세트 또는 리셋시킬 수 있도록 충분하게 길게 선택된다.

디바이스(204,205)의 선택은 다음과 같은 두 개의 개별 요구 사항을 만족시키기에 충분하게 수행되어야 한다. 먼저, 전류는 저항(R₁, R₂) 양단의 적절한 전압 강하를 적절한 시기에 유도하여 래치(116)를 세트 또는 리셋시키기에 충분하게 커야 한다.

둘째로, 각기 저항(R₁, R₂)과 함께 캐패시터(204,205)에 의해 형성된 저항-캐패시터(R/C) 회로의 시간 상수가 상술된 경우에서와 같이 래치(116)를 세트 또는 리셋시키기에 충분하게 길어야 한다. 통상적인 애플리케이션에서, 필요한 시간은 대략적으로 40 나노초이다. 이 시간 상수가 충분하게 크고 캐패시터(204,205)가 충분하게 크다면, 상술된 경우에서와 같이 래치(116)를 세트 또는 리셋시키기에 필요한 시간 동안 상대적으로 일정한 전류가 존재할 수 있다. 달리 말하자면, 래치(116)를 리셋시키기에 필요한 시간은 R/C 회로의 시간 상수에 비해 짧아야 하며 이로써 래치가 리셋되기 이전에 전류가 급격하게 감쇠되지 않는다. 이러한 요구 조건을 만족시키기는 매우 용이한데 그 이유는 1 피코패럿 캐패시터를 사용할 시의 시간 상수의 통상적인 값은 80 나노초이지만 래치는 오직 40 나노초 내에 리셋될 수 있기 때문이다.

본 발명이 캐패시터에 대해서만 기술되었지만, 다른 수동 디바이스가 사용될 수 있으며 전계 효과 트랜지스터 대신에 다른 타입의 트랜지스터가 트랜지스터(T₁,T₂)로서 사용될 수 있다. 다른 다양한 실시예들이 첨부된 청구 범위 내에서 가능하며 상술된 실례들을 다만 예시적일 뿐이다.

Claims

레벨 시프팅 회로(a level shifting circuit)에 있어서,

각기 특정 사전결정된 시간에 과도 전류(a transient current)를 유도하는 다수의 수동 디바이스(204,205)와,

상기 유도된 전류가 적절한 사전결정된 시간에 자신을 세트 및 리셋할 수 있도록 상기 수동 디바이스에 접속된 래치(a latch)를 포함하는

레벨 시프팅 회로.
제 1 항에 있어서,

상기 다수의 수동 디바이스는 각기 단자들을 구비하고 있는 적어도 2 개의 캐패시터(204,205)를 포함하는

레벨 시프팅 회로.
제 2 항에 있어서,

상기 캐패시터들 중 제 1 캐패시터의 한 단자는 제 1 구동기(202)에 접속되며,

상기 캐패시터들 중 제 2 캐패시터의 한 단자는 제 2 구동기(203)에 접속되고,

상기 제 1 구동기는 상기 제 2 구동기의 출력에 대해 반전된 신호를 출력하는

레벨 시프팅 회로.
제 3 항에 있어서,

적어도 두 개의 비중첩 주기 파형을 생성하는 비중첩 생성기(105)를 더 포함하되,

상기 적어도 두 개의 비중첩 주기 파형 중 적어도 하나의 파형은 상기 제 1 구동기(202)의 입력부로 입력되는

레벨 시프팅 회로.
제 4 항에 있어서,

상기 적어도 두 개의 비중첩 주기 파형 중 제 2 파형은 구동기(108)를 통해서 증폭 트랜지스터(T₂)에 접속되는

레벨 시프팅 회로.
제 5 항에 있어서,

상기 각각의 캐패시터의 나머지 한 단자는 저항(R₁,R₂) 및 입력 트랜지스터(M₉,M₁₀)에 접속되는

레벨 시프팅 회로.
제 6 항에 있어서,

상기 각 입력 트랜지스터는 드레인을 가지며,

상기 드레인들은 상기 래치(116)의 상이한 입력부들에 접속되되,

상기 드레인들 중 하나는 상기 래치(116)의 세트 입력부에 접속되고,

다른 드레인은 상기 래치(116)의 리셋 입력부에 접속되는

레벨 시프팅 회로.
제 3 항 내지 제 7 항 중 어느 한 항에 있어서,

상기 래치는 출력부를 가지며,

상기 출력부는 구동기(117)에 접속되는

레벨 시프팅 회로.
하프 브리지 구동기(a half bridge driver)를 구동하는 방법에 있어서,

두 개의 수동 디바이스(204,205)에서 2 개의 과도 전류를 유도하는 단계━상기 2 개의 과도 전류 각각은 서로 다른 시간에 유도됨━와,

상기 유도된 과도 전류를 사용하여 규정된 시간에 래치를 세트 및 리셋하는 단계를 포함하는

하프 브리지 구동기 구동 방법.
제 9 항에 있어서,

상기 과도 전류들은 캐패시터(204,205) 양단의 전압을 급격하게 변화시킴으로써 유도되는

하프 브리지 구동기 구동 방법.
제 10 항에 있어서,

상기 과도 전류들은 제 1 구동기(202)로 입력되는 주기 신호를 통해서 유도되며,

상기 제 1 구동기의 출력이 제 2 구동기(203)로 입력되는

하프 브리지 구동기 구동 방법.
제 11 항에 있어서,

상기 제 1 구동기(202) 및 상기 제 2 구동기(203)는 상호 보완적인 신호들을 생성하는

하프 브리지 구동기 구동 방법.
제 12 항에 있어서,

비중첩 파형들을 생성하는 단계를 더 포함하되,

상기 비중첩 파형들 중 하나는 상기 제 1 구동기(202)의 입력으로서 사용되고,

다른 파형은 트랜지스터(T₂)를 구동하는 데 사용되는

하프 브리지 구동기 구동 방법.
제 9 항 내지 제 13 항 중 어느 한 항에 있어서,

상기 래치의 출력은 구동기(117)로 입력되는

하프 브리지 구동기 구동 방법.