[go: up one dir, main page]

KR20040030283A - 리드 프레임 및 그 제조 방법 - Google Patents

리드 프레임 및 그 제조 방법 Download PDF

Info

Publication number
KR20040030283A
KR20040030283A KR1020030060723A KR20030060723A KR20040030283A KR 20040030283 A KR20040030283 A KR 20040030283A KR 1020030060723 A KR1020030060723 A KR 1020030060723A KR 20030060723 A KR20030060723 A KR 20030060723A KR 20040030283 A KR20040030283 A KR 20040030283A
Authority
KR
South Korea
Prior art keywords
frame
lead
land
chip
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020030060723A
Other languages
English (en)
Inventor
아베아키노부
가사하라데츠이치로
소네하라게사유키
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040030283A publication Critical patent/KR20040030283A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

QFN(Quad Flat Non-leaded package) 등의 리드레스 패키지에 사용되는 리드 프레임에 있어서, 탑재하는 반도체 소자(칩)의 사이즈에 관계없이 복수의 칩 사이즈에 대응 가능하게 하고, 1개의 패키지(반도체 장치) 내에 복수의 칩을 탑재하는 것도 가능하게 하고, 또한 다단자화에도 기여하는 것을 목적으로 한다.
리드 프레임(30)은 프레임부(32)와, 그 내측의 영역 내에 격자상으로 배열된 복수의 랜드상(land-like) 도체부(33)를 가진다. 프레임부(32) 및 각 랜드상 도체부(33)는 접착 테이프(35)에 의해 지지되어 있다. 각 랜드상 도체부(33)는 서로 직교하는 방향으로 불연속적으로 배열된 복수의 리드(LD)의 각 리드가 교차되고 있는 부분에서 상기 리드의 일부분으로 형성되어 있다. 각 리드(LD)가 교차되고 있는 부분은 리드폭보다도 크게 형성되어 있다.

Description

리드 프레임 및 그 제조 방법{LEAD FRAME AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자를 탑재하는 패키지(반도체 장치)의 기판으로서 이용되는 리드 프레임에 관한 것으로, 특히, QFN(Quad Flat Non-leaded package) 등의 리드레스 패키지에 사용되고, 반도체 소자(칩)의 사이즈에 관계없이 상기 칩을 탑재하는데 적당한 형상을 갖는 리드 프레임 및 그 제조 방법에 관한 것이다.
도 1은 종래의 일형태에 관한 리드 프레임 및 이것을 이용한 반도체 장치의 구성을 모식적으로 나타낸 것이다.
도 1a는 대상의 리드 프레임(10)의 일부분을 평면적으로 본 구성을 나타내고 있다. 이 리드 프레임(10)은 바깥 프레임부(11)와, 그 내측에서 매트릭스상으로 배열된 안 프레임부(12)("섹션 바(section bar)"라고도 함)로 형성된 프레임 구조를 갖고 있다. 바깥 프레임부(11)에는 리드 프레임(10)을 반송할 때에 반송 기구에 걸어 맞춤되는 가이드 구멍(13)이 설치되어 있다. 각 프레임부(11, 12)에 의해 규정되는 개구부의 중앙부에는 반도체 소자(칩)이 탑재되는 사각형의 다이패드부(14)가 배치되어 있고, 이 다이패드부(14)는 대응하는 프레임부(11, 12)의 네 코너에서 연장하는 4개의 서포트바(15)에 의해 지지되어 있다. 또, 각 프레임부(11, 12)로부터 다이패드부(14)를 향해 복수의 빔상의 리드(16)가 빗살상으로 연장하고 있다. 각 리드(16)는 탑재하는 칩의 전극 단자에 전기적으로 접속되는 이너 리드부(16a)(도 1b)와, 마더보드 등의 실장용 기판의 배선에 전기적으로 접속되는 아우터 리드부(외부 접속 단자)(16b)로 이루어지고 있다. 또 파선으로 나타내는 CL은 패키지의 어셈블리 공정에서 최종적으로 리드 프레임(10)을 각 패키지(반도체 장치)단위로 분할할 때의 분할선을 나타낸다. 또한 도 1a 내지 도 1c에는 명시하고 있지 않지만, 패키지마다의 분할시에는 섹션바(안 프레임부(12)) 전체가 제거된다.
도 1b는 상기 리드 프레임(10)을 이용해 제작된 QFN 패키지 구조를 갖는 반도체 장치(20)의 단면 구조를 나타내고 있다. 반도체 장치(20)에 있어서, 21은 다이패드부(14)에 탑재된 반도체 소자, 22는 반도체 소자(21)의 각 전극 단자를 각각 대응하는 리드(16)의 이너리드부(16a)에 접속하는 본딩 와이어, 23은 반도체 소자(21), 본딩 와이어(22) 등을 보호하기 위한 밀봉 수지를 나타낸다. 또, 리드(16)의 외부 접속 단자로서 이용하는 아우터 리드부(16b)는 도시와 같이 반도체 장치(20)의 실장면측에 노출하고 있다.
이러한 반도체 장치(20, QFN 패키지)를 제작하는 경우, 그 기본적인 프로세스로서, 리드 프레임(10)의 다이패드부(14)에 반도체 소자(21)를 탑재하는 처리(다이 본딩), 반도체 소자(21)의 각 전극 단자와 리드 프레임(10)의 대응하는 각 리드(16)를 본딩 와이어(22)에 의해 전기적으로 접속하는 처리(와이어 본딩), 반도체 소자(21), 본딩 와이어(22) 등을 밀봉 수지(23)에 의해 밀봉하는 처리(몰딩), 리드 프레임(10)을 다이서(dicer) 등에 의해 각 패키지(반도체 장치(20))단위로 분할하는 처리(다이싱) 등을 포함한다.
와이어 본딩을 할 때에는 도 1c에 모식적으로 나타내는 바와 같이, 반도체 소자(21)의 각 전극 단자(21a)는 각각 대응하는 각 리드(16)에 1대1의 대응 관계를 가지면서 본딩 와이어(22)에 의해 접속된다.
상술한 바와 같이 종래의 리드 프레임(도 1)의 구성에 의하면, 외부 접속 단자에 상당하는 각 리드(16)가 프레임부(11, 12)로부터 다이패드부(14)를 향해 빗살상으로 연장한 형태가 되고 있었기 때문에, 더욱 단자수를 늘리려고 하면, 각 리드의 리드폭 및 그 배열 설치 간격을 함께 좁게 하거나, 혹은 각 리드의 사이즈 등은 그대로 하고 리드 프레임의 사이즈를 크게 할 필요가 있다.
그러나, 각 리드의 리드폭 등을 좁게 하는 방법은 기술적인 면(리드 프레임의 패터닝을 하기 위한 에칭이나 프레스 등)에서 곤란한 데다가, 한편 리드 프레임의 사이즈를 크게 하는 방법에서는 그 재료 비용이 증대되는 불리함이 있다. 즉 종래와 같이 프레임부로부터 다이패드부를 향해 빔상의 리드(외부 접속 단자)가 빗살상으로 연장하고 있는 형태의 리드 프레임에서는, 다단자화를 도모하려도 해도 반드시 그 요구에 만족하게 응답할 수 없다는 과제가 있었다.
본건 출원인은 이러한 과제를 해결하기 위한 한 가지 방법을 이전에 제안하였다(일본 특허 출원 2001-262876호). 이 출원의 명세서 및 도면에는 프레임부와 다이패드부 사이의 영역에, 종래의 빔상의 리드에 대신하여 복수의 랜드상(land-like)의 외부 접속 단자를 격자상으로 배열한 형태의 리드 프레임이 기재되어 있다. 이 리드 프레임에 의하면 종래와 같이 빔상의 리드(외부 접속 단자)가 빗살상으로 연장하고 있는 형태의 것과 비교하여 단자수를 상대적으로 늘리는 것이 가능하다.
이 리드 프레임의 형태에서는, 종래과 마찬가지로 다이패드부를 설치하고 있고, 이 다이패드부의 크기(리드 프레임 상에서 차지하는 면적)는 탑재하는 반도체 소자(칩)의 사이즈에 따라서 고정적으로 결정된다. 즉 1리드 프레임으로 1종류의 칩 사이즈에 대응하는 형태의 것이다. 이 때문에 탑재하는 칩마다 전용의 리드 프레임을 제조하지 않으면 안 된다는 불편함이 있고, 개선의 여지가 남겨져 있다.
본 발명은 이러한 종래 기술에서의 과제를 감안하여 창작된 것으로서, 탑재하는 반도체 소자(칩)의 사이즈에 관계없이 복수의 칩 사이즈에 대응 가능하게 하고, 나아가서는 1개의 패키지(반도체 장치) 내에 복수의 칩을 탑재하는 것도 가능하게 하고, 또한 다단자화에도 기여할 수 있는 리드 프레임 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 일형태에 관한 리드 프레임 및 이것을 이용한 반도체 장치의 구성을 나타내는 도면.
도 2는 본 발명의 일 실시예에 관한 리드 프레임의 구성을 나타내는 도면.
도 3은 도 2의 리드 프레임의 제조 공정의 일례를 나타내는 평면도.
도 4는 도 3의 제조 공정에 계속되는 제조 공정을 나타내는 단면도(일부는 평면도).
도 5는 도 2의 리드 프레임에 대한 임의의 사이즈의 칩의 배치(칩 탑재 영역의 배치)의 일례를 나타내는 평면도.
도 6은 도 2의 리드 프레임에 대한 임의의 사이즈의 칩의 배치(칩 탑재 영역의 배치)의 다른 예를 나타내는 평면도.
도 7은 도 2의 리드 프레임을 이용해 제조된 반도체 장치의 일례를 모식적으로 나타내는 도면.
도 8은 도 2의 리드 프레임의 제조 공정의 다른 예를 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
30리드 프레임
31기판 프레임
32프레임부
33랜드상 도체부(외부 접속 단자 또는 다이패드부)
34금속막
35접착 테이프
36오목부
40반도체 장치
41반도체 소자(칩)
42본딩 와이어
43밀봉 수지
LD리드
MP금속판
MR, MR1∼MR4반도체 소자(칩) 탑재 영역
RP1, RP2레지스트 패턴
상기의 종래 기술의 과제를 해결하기 위해서, 본 발명의 일 형태에 의하면, 프레임부와, 상기 프레임부에 의해 둘러싸이는 영역 내에 격자상으로 배열된 복수의 랜드상 도체부를 갖고, 상기 프레임부 및 상기 복수의 랜드상 도체부가 접착 테이프에 의해 지지되어 있는 것을 특징으로 하는 리드 프레임이 제공된다.
상기 형태에 관한 리드 프레임의 구성에 의하면, 프레임부에 의해 둘러싸이는 영역 내에 복수의 랜드상 도체부가 격자상으로 배열되고 있으므로, 탑재하는 반도체 소자(칩)의 사이즈에 따라서, 그 중 몇개의 랜드상 도체부를 다이패드부의 대용으로서 이용할 수 있다. 즉 종래와 같이 칩 사이즈에 따라서 고정적으로 결정되는 다이패드부를 설치하는 대신에, 복수의 랜드상 도체부를 격자상으로 배열하고, 그 중 소정 숫자의 랜드상 도체부를 다이패드부로서 대용할 수 있으므로, 칩 사이즈에 관계없이 1개의 리드 프레임으로 복수의 칩 사이즈에 대응할 수 있게 된다.
또, 임의 사이즈의 칩을 탑재할 수 있으므로, 1 개의 패키지(반도체 장치) 내에 복수의 칩을 탑재하는 것도 가능해진다.
또한 프레임부에 의해 둘러싸이는 영역 내에, 외부 접속 단자로서 이용되는 복수의 랜드상 도체부(일부는 다이패드부의 대용으로서 이용됨)가 격자상으로 배열되고 있으므로, 종래와 같이 프레임부로부터 다이패드부를 향해 빔상의 리드(외부 접속 단자에 상당)가 빗살상으로 연장하고 있는 형태의 것과 비교하여, 상대적으로 단자수를 늘릴 수 있다(다단자화의 실현).
또 본 발명의 다른 형태에 의하면, 금속판을 에칭 가공 또는 프레스 가공하여, 프레임부와 상기 프레임부에 의해 둘러싸이는 영역 내에서 상기 프레임부에 연결하도록 복수의 리드가 서로 직교하는 방향으로 배열된 기판 프레임을 형성하는 공정과, 상기 기판 프레임의 한쪽의 면의, 각 리드가 교차되고 있는 부분과 상기 프레임부를 제외한 부분에, 하프 에칭에 의해 오목부를 형성하는 공정과,
상기 기판 프레임의 상기 오목부가 형성되어 있는 측의 면에 접착 테이프를 접착하는 공정과, 상기 각 리드의 상기 오목부가 형성되어 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법이 제공된다.
이 형태에 관한 리드 프레임의 제조 방법에 의하면, 최종적으로 각 리드의 오목부가 형성되어 있는 부분을 절단함으로써, 각 리드가 서로 직교하는 방향으로 불연속적으로 배열된 구조가 형성된다. 즉, 프레임부에 의해 둘러싸이는 영역 내에, 각 리드가 교차되고 있는 부분에서 상기 리드의 일부분으로 형성되는 랜드상 도체부가 격자상으로 배열된 형태가 실현된다. 이에 따라, 상기의 형태에 관한 리드 프레임의 경우와 마찬가지의 효과를 발휘할 수 있다.
도 2는 본 발명의 일 실시예에 관한 리드 프레임의 구성을 모식적으로 나타낸 것이다. 도면 중 2a는 리드 프레임의 일부분을 평면적으로 본 구성, 2b는 2a의 A-A' 선을 따라 본 리드 프레임의 단면 구조를 나타내고 있다.
도 2에 있어서, 30은 QFN 등의 리드레스 패키지(반도체 장치)의 기판으로서 이용되는 리드 프레임을 나타내고, 기본적으로는 금속판을 에칭 가공 또는 프레스 가공해 얻어지는 기판 프레임(31)으로 이루어지고 있다. 이 기판 프레임(31)에 있어서 32는 프레임부를 나타내고, 이 프레임부(32)에 의해 둘러싸이는 영역 내에, 복수의 리드(LD)가 서로 직교하는 방향으로(즉 격자상으로), 또한 불연속적으로 배열되고 있다. 서로 독립해 배치된 각 리드(LD)가 서로 교차하고 있는 부분(파선으로 둘러싼 부분)은 랜드상(land-like) 도체부(33)를 구성한다.
즉 프레임부(32)에 의해 둘러싸이는 영역 내에, 각 리드(LD)가 교차되고 있는 부분에서 상기 리드(LD)의 일부분으로 형성되는 각 랜드상 도체부(33)가 격자상으로 배열되고 있다.
이와 같이 격자상으로 배열된 각 랜드상 도체부(33)는 후술하는 바와 같이, 기본적으로는 패키지(반도체 장치)의 외부 접속 단자로서 이용되지만, 그 중 일부분(탑재하는 반도체 소자(칩)의 사이즈에 따른 수의 랜드상 도체부(33))은 다이패드부의 대용으로서 이용된다.
또 기판 프레임(31)의 전면에는 금속막(34)이 형성되고, 기판 프레임(31)의 반도체 소자(칩)을 탑재하는 측과 반대측의 면(도 2b의 예에서는 하측의 면)에는 접착 테이프(35)가 접착되고 있다. 이 접착 테이프(35)는 프레임부(32) 및 각 랜드상 도체부(33)를 지지함과 동시에, 후술하는 리드 프레임(30)의 제조 공정에서프레임부(32)와 각 랜드상 도체부(33)(각 리드(LD)가 교차되고 있는 부분)를 연결하고 있는 부분 및 각 랜드상 도체부(33)를 서로 연결하고 있는 부분을 절단했을 때에 프레임부(32)로부터 분리되는 개개의 랜드상 도체부(33)가 탈락하지 않도록 지지하는 기능을 갖고 있다. 또 이 접착 테이프(35)의 접착(테이핑)은 이후의 단계에서 하는 패키지의 어셈블리 공정에서 몰딩시에 밀봉 수지의 프레임 이면으로의 새어 나옴("몰드 플러시(mold flush)"라고도 함)을 방지하기 위한 대책으로서 행하여진다.
또 36은 후술하는 바와 같이 하프 에칭으로 형성된 오목부를 나타내고, 이 오목부(36)를 형성하는 위치는 각 리드(LD)가 교차되고 있는 부분과 프레임부(32)를 제외한 부분, 즉 프레임부(32)와 각 랜드상 도체부(33)를 연결하고 있는 부분 및 각 랜드상 도체부(33)를 서로 연결하고 있는 부분으로 선정되고 있다.
또한, 도 2a의 예시에서는, 각 리드(LD)가 서로 교차하고 있는 부분은 리드폭보다도 큰 사이즈로 형성되어 있지만, 이것은 에칭 등에 의한 금속판의 패터닝 가공에 의해 용이하게 형성할 수 있다. 이와 같이 각 리드(LD)가 교차되고 있는 부분을 크게 형성함으로써, 이후의 단계에서 하는 패키지의 어셈블리 공정에서 와이어 본딩 처리가 하기 쉽게 된다.
또 격자상으로 배열되는 랜드상 도체부(33)의 설치 개수는 탑재하는 칩의 크기나 그 탑재 개수, 상기 칩에 필요한 외부 접속 단자의 수 등에 따라서 적당히 선정되는 것이다.
다음에, 본 실시예에 관한 리드 프레임(30)을 제조하는 방법에 대해서, 그제조 공정의 일례를 차례로 나타내는 도 3 및 도 4a 내지 도 4d를 참조하면서 설명한다.
먼저 최초의 공정에서는(도 3 참조), 금속판을 에칭 가공 또는 프레스 가공해 기판 프레임(31)을 형성한다.
형성되어야 할 기판 프레임(31)은 도 3에 개략적으로 나타내는 바와 같이, 프레임부(32)와, 이 프레임부(32)에 의해 둘러싸이는 영역 내에서 프레임부(32)에 연결하도록 복수의 리드(LD)가 서로 직교하는 방향으로(즉 격자상으로) 연속적으로 배열된 구조를 갖고 있다.
또한 금속판의 재료로서는 예를 들면, 동(Cu) 또는 Cu를 베이스로 한 합금, 철-니켈(Fe-Ni) 또는 Fe-Ni를 베이스로 한 합금 등이 이용된다. 또 금속판(기판 프레임(31))의 두께로서는 200 ㎛ 정도의 것이 선정된다.
다음의 공정에서는(도 4a 참조), 기판 프레임(31)의 한쪽의 면(도시의 예에서는 하측에 나타내는 단면 구성에서 하측의 면)의 소정 부분에, 하프 에칭에 의해 오목부(36)를 형성한다.
이 소정 부분(오목부(36)를 형성하는 부분)은 위쪽에 나타내는 평면 구성에서 해칭으로 나타낸 부분(각 리드(LD)가 교차되고 있는 부분 및 프레임부(32))을 제외한 부분으로 선정된다.
또한 하프 에칭은 기판 프레임(31)의 그 소정 부분의 영역을 제외한 부분을 마스크(도시하지 않음)로 덮은 후, 예를 들면 웨트 에칭(wet etching)에 의해 할 수 있다. 또 오목부(36)는 160 ㎛ 정도의 깊이로 형성된다.
다음의 공정에서는(도 4b 참조), 오목부(36)가 형성된 기판 프레임(31)의 전면에, 전해 도금에 의해 금속막(34)을 형성한다.
예를 들면 기판 프레임(31)을 급전층으로서, 그 표면에 밀착성 향상을 위한 니켈(Ni) 도금을 실시한 후, 이 Ni 층 상에 도전성 향상을 위한 팔라듐(Pd) 도금을 실시하고, 또한 Pd 층 상에 금(Au) 플러시(flush)를 실시해 금속막(34, Ni/Pd/Au)을 형성한다.
다음의 공정에서는(도 4c 참조), 기판 프레임(31)의 오목부(36)가 형성되어 있는 측의 면(도시의 예에서는 하측의 면)에 에폭시 수지나 폴리이미드 수지 등으로 이루어지는 접착 테이프(35)를 접착(테이핑, taping)한다.
마지막 공정에서는(도 4d 참조), 각 리드(LD)의 오목부(36)가 형성되어 있는 부분을, 예를 들면 금형(펀치)이나 블레이드 등을 눌러 붙이도록 하여 절단한다. 이에 따라, 본 실시예에 관한 리드 프레임(30)(도 2a 및 도 2b)이 제작되어진다.
이상 설명한 바와 같이, 본 실시예에 관한 리드 프레임(30) 및 그 제조 방법에 의하면, 프레임부(32)에 의해 둘러싸이는 영역 내에, 각 리드(LD)가 교차되고 있는 부분에서 상기 리드(LD)의 일부분으로부터 각각 형성되는 각 랜드상 도체부(33)가 격자상으로 배열되고 있으므로, 탑재하는 반도체 소자(칩)의 사이즈에 따라서, 그 중 몇 개의 랜드상 도체부(33)를 다이패드부의 대용으로서 이용할 수 있다.
즉 종래와 같이 칩 사이즈에 따라서 고정적으로 결정되는 다이패드부를 설치하는 대신에, 복수의 랜드상 도체부(33)를 격자상으로 배열하고, 그 중 소요의 수의 랜드상 도체부(33)를 다이패드부로서 대용할 수 있으므로, 칩 사이즈에 관계없이, 1개의 리드 프레임(30)으로 복수의 칩 사이즈에 대응할 수 있게 된다.
이에 따라 1 개의 리드 프레임(30)에 대해서 복수의 칩을 탑재할 수 있다. 그 경우의 칩의 배치예를 도 5에 나타낸다. 도 5에 있어서, 해칭으로 나타낸 MR 부분은 반도체 소자(칩) 탑재 영역, 즉, 다이패드부에 상당하는 영역을 표시하고 있다. 도시의 예에서는, 탑재하는 칩의 핀수가 32 핀인 경우를 상정하고 있고, 이 때문에, 6×6의 매트릭스상으로 배열된 36 개의 랜드상 도체부(33)에 의해 획성(劃成)되는 영역을 상기 칩용으로 할당하여, 그 중 중앙부의 4 개의 랜드상 도체부(33)를 다이패드부의 대용으로서 이용하고 있다. 도시의 예에서는, 동일한 칩 사이즈의 9 개 칩을 탑재하는 경우의 배치예가 나타내고 있다. 또한, 도 5에는 나타나 있지 않지만, 탑재하는 복수의 칩은 반드시 동일한 칩 사이즈일 필요는 없고, 각각 다른 칩 사이즈로 하여도 좋다.
또 리드 프레임(30) 상에 임의의 사이즈의 칩을 탑재할 수 있으므로, 최종적으로 반도체 장치로 구성되는 1 개의 패키지 내에 복수의 칩을 탑재하는 것도 가능하다(소위 "멀티 칩 패키지"의 제작). 그 경우의 칩의 배치예를 도 6에 나타낸다. 도 6에 있어서, 해칭으로 나타낸 MR1∼MR4 부분은 도 5의 예시와 마찬가지로 각각 반도체 소자(칩) 탑재 영역(다이패드부에 상당하는 영역)을 표시하고 있다. 도시의 예에서는, 다른 칩 사이즈의 4 개의 칩을 동일 패키지 내에 탑재하는 경우의 배치예를 나타내고 있다.
또한 프레임부(32)에 의해 둘러싸이는 영역 내에, 외부 접속 단자로서 이용되는 복수의 랜드상 도체부(33)(일부는 다이패드부로서 대용됨)가 격자상으로 배열되고 있으므로, 종래의 리드 프레임(도 1 참조)과 같이 프레임부(11, 12)로부터 다이패드부(14)를 향해 빔상의 리드(16)(외부 접속 단자에 상당)가 빗살상으로 연장하고 있는 형태의 것과 비교하여, 상대적으로 단자수를 늘리는 것(다단자화)이 가능해진다.
도 7은 상술한 실시예의 리드 프레임(30)을 이용해 제작된 QFN 패키지 구조를 갖는 반도체 장치의 일례를 모식적으로 나타낸 것이고, 도 7a는 패키지의 어셈블리 공정에서 칩을 탑재하기 전의 상태를 평면적으로 본 구성(표면도), 도 7b는 반도체 장치(40)를 단면적으로 본 구성, 도 7c는 패키지의 어셈블리 공정에서 수지 밀봉 후의 상태를 평면적으로 본 구성(이면도)을 각각 나타내고 있다.
도 7a에 나타내는 구성은 도 5에 나타내는 구성에서 6×6의 매트릭스상으로 배열된 36 개의 랜드상 도체부(33)에 의해 획성되는 영역(칩 탑재 영역(MR)을 포함함)에 대응하고 있다. 따라서 이 패키지(반도체 장치(40))에 탑재되는 칩의 핀수는 32 핀을 상정하고 있다.
도 7b에 나타내는 반도체 장치(40)에 있어서, 41은 다이패드부의 대용으로서 이용되는 4 개의 랜드상 도체부(33)의 상에 탑재된 반도체 소자(칩), 42는 칩(41)의 각 전극 단자(핀)를 32 개의 랜드상 도체부(33)(외부 접속 단자)에 각각 접속하는 본딩 와이어, 43은 칩(41), 본딩 와이어(42) 등을 보호하기 위한 밀봉 수지를 나타낸다.
이 반도체 장치(QFN 패키지, 40)를 제조하는 방법에 대해서는 종래의 QFN 패키지의 제조 프로세스와 기본적으로 동일하므로 그 상세한 설명은 생략하지만, 기본적으로는 리드 프레임(30)의 4개의 랜드상 도체부(33)(다이패드부 대용) 상에 칩(41)을 탑재하는 공정, 칩(41)의 각 전극 단자를 각각 대응하는 각 랜드상 도체부(33)(외부 접속 단자)에 본딩 와이어(42)에 의해 전기적으로 접속하는 공정, 칩(41), 본딩 와이어(42) 등을 밀봉 수지(43)에 의해 밀봉(일괄 몰딩 또는 개별 몰딩)하는 공정, 접착 테이프(35)를 박리 제거한 후, 리드 프레임(기판 프레임(31))을 다이서 등에 의해 각 패키지(반도체 장치) 단위로 분할하는 공정을 포함한다.
또한, 상술한 실시예에 관한 리드 프레임(30)의 제조 방법(도 3, 도 4a 내지 도 4d)에서는 기판 프레임(31)의 형성과 오목부(36)의 형성을 다른 공정(도 3, 도 4a)으로 하고 있지만, 이들 형성을 동일한 공정으로 하는 것도 가능하다. 그 경우의 제조 공정의 일례를 도 8에 나타낸다.
도 8에 예시하는 방법에서는, 먼저 금속판(MP, 예를 들면 Cu 또는 Cu를 베이스로 한 합금판)의 양면에 에칭 레지스트를 도포하고, 각각 소정의 형상으로 패터닝된 마스크(도시하지 않음)를 이용해 상기 레지스트의 패터닝을 하고, 레지스트 패턴(RP1 및 RP2)을 형성한다(도 8a).
이 경우, 위쪽(반도체 소자(칩)이 탑재되는 측)의 레지스트 패턴(RP1)에 대해서는 금속판(MP)의 프레임부(32), 각 리드(LD)가 교차되고 있는 부분 및 이들을 서로 연결하고 있는 부분에 대응하는 영역이 피복되도록, 상기 레지스트의 패터닝을 한다. 한편, 하측의 레지스트 패턴(RP2)에 대해서는 금속판(MP)의, 프레임부(32) 및 각 리드(LD)가 교차되고 있는 부분에 대응하는 영역이 피복되고,또한, 오목부(36)가 되는 부분에 대응하는 영역이 노출하도록, 상기 레지스트의 패터닝을 한다.
이와 같이 하여 금속판(MP)의 양면을 레지스트 패턴(RP1 및 RP2)으로 덮은 후, 에칭(예를 들면 웨트 에칭)에 의해서, 도3에 나타낸 리드(LD)의 패턴과 오목부(36)를 동시에 형성한다(도 8b).
또한 에칭 레지스트(RP1, RP2)를 박리하여, 도 4a의 하측에 나타낸 구조의 기판 프레임(31)을 얻는다(도 8c). 이 후의 공정은 도 4b 이하에 나타낸 공정과 동일하다.
도 8a 내지 도 8c에 예시하는 방법에 의하면, 기판 프레임(31)의 형성과 오목부(36)의 형성을 하나의 공정으로 하고 있으므로, 상술한 실시예(도 3, 도 4)의 경우와 비교해 공정의 간략화를 도모할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 프레임부에 의해 둘러싸이는 영역 내에 복수의 랜드상 도체부를 격자상으로 배열함으로써, 칩 사이즈에 관계없이 복수의 칩 사이즈에 대응할 수 있게 된다. 이에 따라, 1개의 패키지(반도체 장치) 내에 복수의 칩을 탑재할 수 있고, 또한 다단자화를 도모할 수 있게 된다.

Claims (6)

  1. 프레임부와,
    상기 프레임부에 의해 둘러싸이는 영역 내에 격자상으로 배열된 복수의 랜드상(land-like) 도체부를 갖고,
    상기 프레임부 및 상기 복수의 랜드상 도체부가 접착 테이프에 의해 지지되어 있는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 프레임부에 의해 둘러싸이는 영역 내에 복수의 리드가 서로 직교하는 방향으로 불연속적으로 배열되고, 상기 복수의 랜드상 도체부의 각각이 각 리드가 교차되고 있는 부분에서 상기 리드의 일부분으로 형성되어 있는 것을 특징으로 하는 리드 프레임.
  3. 제 2 항에 있어서,
    상기 각 리드가 교차되고 있는 부분은 리드폭보다도 크게 형성되어 있는 것을 특징으로 하는 리드 프레임.
  4. 금속판을 에칭 가공 또는 프레스 가공하여, 프레임부와 상기 프레임부에 의해 둘러싸이는 영역 내에서 상기 프레임부에 연결하도록 복수의 리드가 서로 직교하는 방향으로 배열된 기판 프레임을 형성하는 공정과,
    상기 기판 프레임의 한쪽의 면의, 각 리드가 교차되고 있는 부분과 상기 프레임부를 제외한 부분에, 하프 에칭에 의해 오목부를 형성하는 공정과,
    상기 기판 프레임의 상기 오목부가 형성되어 있는 측의 면에 접착 테이프를 접착하는 공정과,
    상기 각 리드의 상기 오목부가 형성되어 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기판 프레임을 형성하는 공정과 상기 오목부를 형성하는 공정에 대신하여,
    금속판의 양면에 각각 소정의 형상으로 패터닝된 레지스트를 이용해 상기 금속판의 양면에서의 동시 에칭에 의해서, 프레임부와 상기 프레임부에 의해 둘러싸이는 영역 내에서 상기 프레임부에 연결하도록 복수의 리드가 서로 직교하는 방향으로 배열된 기판 프레임을 형성하고, 또한, 상기 기판 프레임의 한쪽의 면의 각 리드가 교차되고 있는 부분과 상기 프레임부를 제외한 부분에 오목부를 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 오목부를 형성한 후, 상기 접착 테이프를 접착하기 전에, 상기 기판 프레임의 전면에 금속막을 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
KR1020030060723A 2002-09-05 2003-09-01 리드 프레임 및 그 제조 방법 Withdrawn KR20040030283A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00259585 2002-09-05
JP2002259585 2002-09-05

Publications (1)

Publication Number Publication Date
KR20040030283A true KR20040030283A (ko) 2004-04-09

Family

ID=31986332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060723A Withdrawn KR20040030283A (ko) 2002-09-05 2003-09-01 리드 프레임 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20040046237A1 (ko)
KR (1) KR20040030283A (ko)
CN (1) CN1489205A (ko)
TW (1) TW200414473A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8102668B2 (en) * 2008-05-06 2012-01-24 International Rectifier Corporation Semiconductor device package with internal device protection
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8575732B2 (en) * 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US9123712B1 (en) * 2013-07-24 2015-09-01 Stats Chippac Ltd. Leadframe system with warp control mechanism and method of manufacture thereof
TW201539674A (zh) * 2014-04-10 2015-10-16 Chipmos Technologies Inc 四方扁平無引腳封裝及其製造方法
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9917038B1 (en) 2015-11-10 2018-03-13 Utac Headquarters Pte Ltd Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN107481987B (zh) * 2017-06-30 2019-12-06 华为技术有限公司 一种集成电子装置、集成电子装置的生产方法及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720207B2 (en) * 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device

Also Published As

Publication number Publication date
CN1489205A (zh) 2004-04-14
TW200414473A (en) 2004-08-01
US20040046237A1 (en) 2004-03-11

Similar Documents

Publication Publication Date Title
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
KR20030019165A (ko) 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US7019388B2 (en) Semiconductor device
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
US6800508B2 (en) Semiconductor device, its manufacturing method and electrodeposition frame
US20040070056A1 (en) Lead frame and method of manufacturing the same
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
US6707135B2 (en) Semiconductor leadframe for staggered board attach
EP1237188A2 (en) Lead frame
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
KR20050009292A (ko) 반도체장치 및 그 제조방법
US20030003627A1 (en) Method for manufacturing a resin-sealed semiconductor device
KR20030076199A (ko) 반도체 장치 및 그 제조 방법
JP2000150702A (ja) 半導体装置の製造方法
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
US12334417B2 (en) Leaded semiconductor device package having leads with different widths
JP3280243B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US20040070068A1 (en) Semiconductor package insulation film and manufacturing method thereof
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
KR0148083B1 (ko) 더미 패드를 갖는 리드프레임 및 그를 이용한 칩 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030901

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid