[go: up one dir, main page]

KR100275660B1 - 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템 - Google Patents

리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템 Download PDF

Info

Publication number
KR100275660B1
KR100275660B1 KR1019970023896A KR19970023896A KR100275660B1 KR 100275660 B1 KR100275660 B1 KR 100275660B1 KR 1019970023896 A KR1019970023896 A KR 1019970023896A KR 19970023896 A KR19970023896 A KR 19970023896A KR 100275660 B1 KR100275660 B1 KR 100275660B1
Authority
KR
South Korea
Prior art keywords
lead
leads
support member
inner lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970023896A
Other languages
English (en)
Other versions
KR980006202A (ko
Inventor
히토시 후카야
Original Assignee
우에시마 세이스케
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우에시마 세이스케, 야마하 가부시키가이샤 filed Critical 우에시마 세이스케
Publication of KR980006202A publication Critical patent/KR980006202A/ko
Application granted granted Critical
Publication of KR100275660B1 publication Critical patent/KR100275660B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y10S438/908—Utilizing cluster apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

지지부재 및 지지부재측상의 전방부에 인접한 각각의 내측 리드부의 하면을 가로질러 형성된 노치에 연결된 다수의 리드의 내측 리드부를 구비한 리드 프레임이 준비된다. LSI 칩이 지지부재에 고착된 후, 상기 칩상의 패드는 다수의 리드의 해당 내측 리드에 본딩 와이어를 통해 접속된다. 상기 칩 및 내측 리드부는 보호 코팅으로서 수지 등으로 이루어진 절연층내에 매입된다. 각각의 내측 리드부는 상기 내측 리드부를 상기 지지부재로 부터 분리하게끔 노치부위에서 레이저 빔등과 같은 절단 장치를 사용하여 절단된다. 그에 따라, 분리된 조립 유닛은 수지 등으로 이루어진 패키지내에 설비되어, 외측 리드가 절단 형성된다. 와이어 본딩 처리를 포함하는 반도체 장치의 조립방법에 있어서, 변형된 리드에 의해 초래되는 본딩 결손이 저감되게 된다.

Description

리드 프레임, 반도체 장치의 제조 방법 및 연속 조립 시스템
제1도는 본 발명의 일 실시예에 따른 리드 프레임의 평면도.
제2도는 제1도에 도시된 리드 프레임의 일부분을 도시한 확대 평면도.
제3도는 제1도 도시의 칩 고착 공정 및 리드 프레임용 와이어 본딩 공정을 예시한 종단면도.
제4도는 제3도의 공정후 실행되는 보호층 코팅 공정을 예시한 종단면도.
제5도는 제4도의 공정후 실행되는 내측 리드 절단 공정을 예시한 종단면도.
제6도는 도 5의 공정후 실행되는 수지 몰딩 공정을 예시한 종단면도.
제7도는 내측 리드의 형상의 다른 예를 도시한 평면도.
제8도는 제3도 내지 제5도의 공정을 총괄하여 실행 가능한 연속 조립 시스템의 일예를 개략적으로 도시한 측면도.
제9도는 종래의 리드 프레임의 평면도.
제10도는 제9도에 도시된 리드 프레임의 일부분을 도시한 확대 평면도.
제11도는 제9도에 도시된 칩 고착 공정 및 리드 프레임용 와이어 본딩 공정을 예시한 종단면도.
제12도는 제11도의 공정후 실행되는 수지 몰딩 공정을 예시한 종단면도.
제13도는 리드 도금 공정 및 제12도의 공정후 실행되는 리드 절단 및 형성 공정후 형성되는 LSI 칩의 측면도.
제14도는 내측 리드 형상의 다른 예를 도시한 평면도.
제15도는 리드 프레임의 다른 구성을 예시한 종단면도.
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 빌명은 리드 프레임 및 반도체 장치에 관한 것으로서, 특히 공정 수유을 향상할 수 있는 리드 프레임 및 반도체 장치의 제조 방법에 관한 것이다.
도 9 및 도 10에 도시된 바와 같이, 종래에는 리드 프레임이 반도체 칩(LSI 칩) 조립에 활용되었다.
리드 프레임(10)은 예를 들어, 합금 42(니켈(Ni)가 42% 함유된 철(Fe) 합금)로 이루어진 리드 프레임 자재 플레이트를 펀칭함으로써 형성된다. 반도체 칩을 지지하기 위한 지지부재(12, die stage)는 타이 바아(14a 내지 14d, 서스펜션 핀)에 의해 외측 프레임(11)에 의거하여 현가되어 있다. 상기 외측 프레임(11)에 의해 지지된 다수의 리드(16) 및 댐 바아(15)는 상기 지지부재(12)의 주위에 배치되며, 상기 리드(16)의 선단부는 상기 지지부재(12)로부터 이격되어 있다.
통상, 리드 프레임(10)은 리드 프레임 자재 플레이트의 기다란 스트립으로 되며, 도 9에 도시된 바와 같이 상기 지지부재(12) 및 리드(16)를 가지는 다수(예를 들면, 5개)의 조립품이 나란히 배치되어 있다. 상기 리드 프레임의 길이 방향을 따르는 상기 리드 프레임의 측방 연부(도 9에 도시된 상측 및 하측 연부)의 주위에는 상기 리드 프레임이 지그상에 장착될 경우, 상기 리드 프레임의 위치를 선정하기 위한 위치선정홀(1Oa, 1Ob)가 형성되어 있다. 도 1O에 도시된 바와 갈이, 각각의 리드(16)는 내측 리드(16x)와 외측 리드(16y)를 가진다. 상기 내측 리드는 몰딩 수지로 피복된 리드부이며, 상기 외측 리드는 몰딩 수지 영역의 외측 영역에 노출된 리드부이다. 외측리드를 서로 결합하고 있는 댐바(15)는 몰딩공정 후에 펀칭등을 통해 제거된다.
이하, 도 11 내지 도 13을 참조하여 종래의 조립 방법의 일 예를 설명한다. 도 11에 예시된 공정에서, LSI 칩(18)은 은 페이스트(Ag paste) 등을 사용하여 지지부재(12)에 접착된다. 이 경우, LSI 칩(18)상에 형성된 본딩 패드는 접착면에 대향하는 상부 표면상에 있다. 또, 상기 LSI 칩의 접착 상태는 도 9 및 도 10에 도시되어 있다. 그 후, 상기 LSI 칩(18)상의 다수의 본딩 패드는 다수와 리드(16) 사이에 예시적으로 도시된 리드(16A, 16B)의 대응하는 내측 리드에 본딩 와이어(20A, 20B)에 의해 연결되어 있다.
도 12에 예시된 공정에서, 상기 칩(18), 본딩 와이어(20A, 20B) 및 상기 리드(16A, 16B)의 내측 리드는 수지(22)에 의해 기밀하게 밀봉되어 있다. 도 10에 도시된 파선(22S)는 수지(22)의 윤곽을 나타낸다.
도 13에 예시된 다음 공정에서, 각각의 리드의 외측 리드는 필요에 따라 납도금(solder plated)된 후, 각각의 외측 리드는 상기 리드 프레임(1O)으로부터 수지(22)로 피복된 각각의 리드와 조립품을 분리하게끔 절단된다. 외측 리드가 절단된 후, 리드(16A, 16B)는 리드 도금 공정, 리드 절단 공정 및 리드 형성 공정후 형성된 LSI 장치의 측면도인 도 13에 도시된 바와 같이 형상화된다.
이전 제안된 다른 종래의 방법에 있어서, 테데이프 릴 형대의 리드 프레임은 트랜지스터와 같은 개별 요소를 조립하는데 활용되며, 칩 고착 공정, 와이어 본딩 및 수지 몰딩 등이 총체적으로 수행되며, 이어서 리드 도금 공정, 리드 절단 공정 및 리드 형성 공정이 순차적이고도 개별적으로 수행된다.
[발명이 이루고자 하는 기술적 과제]
도 9 내지 도 13에 개시된 종래의 기술을 사용하여, 도 10에 도시된 바와 같이 각각의 리드의 외측 리드만이 상기 댐 바아 및 상기 리드 프레임의 외측 프레임에 지지되고 내측 리드는 외측 리드에 접속되는 것을 제외하고는 확고하게 고정되지 않는다. 리드 프레임이 공정간에 운반되는 도중에 예를 들면 내측 리드(16x)의 선단부이 외력이 가해질 경우, 내즉 리드는 굴곡되거나 만곡되기 쉽다. 이러한 내측 리드(16x)의 변형은 종종 본딩 와이어(20A, 20B)의 접착 결손을 초래할 수 있다.
와이어 본딩 후 수지 몰딩 공정 도중에 몰딩 머신의 캐비티 내로 몰드(22)가 흐를 때, 와이어(20A, 20B)는 적절한 위치에서 변위되기 쉽게 된다(와이어 휩쓸림).
칩 고착, 와이어 본딩 및 수지 몰딩과 같은 조립 공정은 개별적으로 수행된다. 이에 따라, 공정간에 리드 프레임을 이동할 필요가 있게 되어, 이것은 생산 효율을 저하시킨다. 상술한 바와 같이, 생산 효율을 향상하기 위해, 릴 테이프 형태의 리드 프레임을 사용하여 복수의 조립공정을 총괄적으로 수행하는 연속조립방법이 제안되어 있다.
그러나, 릴 테이프 형상의 리드 프레임은 릴 주위에 권취되게끔 하는 것이 필요하다. 이에 따라, 상기 내측 리드(16x)는 변형되기 쉬워 고착 결손이 발생할 우려가 있게 된다. 이러한 연속 조립 방법은 몇몇의 대응책이 고려되지 않고는 채용할 수 없게 된다.
[발명의 목적]
본 발명의 목적은 리드 변형에 의해 초래되는 본딩 결손을 방지할 수 있는 반도체 장치의 조립 방법을 제공하는 데 있다.
본 발명의 다른 목적은 리드 변형에 의해 초래되는 본딩 결손을 방지할 수 있는 리드 프레임을 제공하는 데 있다.
본 발명의 알 실시예에 따르면, 본 발명은 반도체 장치의 조립방법에 있어서, 반도체 칩을 지지하는 지지부재 주변부에 배치되고, 상기 지지부재에 접속되는 내측 리드부 및 외측 리드부를 각각 가지는 다수의 리드를 갖는 리드 프레임을 준비하는 단계, 하나의 주 표면상에 형성된 다수의 전극을 구비하는 반도체 칩을, 상기 하나의 주 표면과 대향하는 다른 주 표면에서 상기 지지부재에 부착하는 단계, 다수의 본딩 와이어를 통해 다수의 전극을, 상기 다수의 리드의 해당 내측 리드부에 접속하는 단계, 및 상기 반도체 칩, 상기 다수의 본딩 와이어, 상기 지지부재 및 다수의 리드의 내측 리드부를 포함하는 조립품의 상부 표면을 덮는 절연층을 보호 코팅으로서 형성하는 단계, 상기 절연층은 반도체 칩, 복수의 본딩 와이어, 지지부재, 및 복수의 리드의 내측 리드부를 포함하는 조립품의 상면을 피복하며, 및 상기 조립품의 상부 표면이 상기 절연층으로 피복된 상태에서, 상기 지지부재와 상기 내측 리드부에 상기 본딩 와이어의 접촉 영역 사이의 위치에서 상기 지지부재와 다수의 리드의 각각의 리드의 내측 리드부를 서로 분리하는 단계를 포함하는 반도체 장치 조립방법이 제공된다.
상기 각각의 리드의 내측 리드부는 분리 공정전에 상기 지지부재에 연결되게끔 유지된다. 이에 따라, 상기 내측 리드부의 선단부는 상기 리드 프레임의 이동중에 굴곡되거나 만곡되지 않게 되어, 리드의 변형에 따른 본딩 결손이 감소되게 된다. 상기 본딩 와이어, 내측 리드부 등을 포함하는 조립품이 상기 절연층으로 보호되게끔 코팅되어 있으므로, 상기 내측 리드부가 절단 수단 등에 의해 상기 지지부재로부터 분리될 때 상기 본딩 와이어 손상이 방지될 수 있다.
상기 다수의 리드의 내측 리드부가 상기 지지부재로부터 분리된 후, 수지 몰드된 영역의 외부에 다수의 리드의 외측 리드부가 노출되는 상태에서 상기 절연층으로 피복된 조립품이 수지 몰드된다. 이 경우, 상기 본딩 와이어가 상기 절연층으로 피복된 관계로, 수지 몰드 공정시 와이어 스위프-어웨이(wire swreep-away)가 감소되며, 파열 와이어 및 와이어 쇼트도 감소되게 된다.
비록, 테이프의 릴 형상의 리드 프레임이 사용된다 할지라도, 상기 내측 리드부가 상기 지지부재에 연결된 관계로 변형이 감소되며, 연속 조립 시스템도 신뢰성있게 사용될 수 있게 된다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 리드 프레임을 도시한 평면도로서, 도 2는 도 1에 도시된 리드 프레임의 배치중 대략 1/4 영역을 도시한 확대 평면도이다.
리드 프레임(30)은 Fe-Ni 합금 42(니켈을 42% 함유하는 철 합금)나 구리를 함유하는 합금으로 이루어진 리드 프레임 자재 플레이트를 펀칭하거나 선택적으로 에칭함으로써 형성된다. 다수의 리드(36)가 반도체 칩(다이)(38)을 지지하는 지지부재(다이 단)(32)의 주변부에 배치되어 있다. 도 2에 도시된 바와 같이, 각각의 리드(36)의 내측 리드(36x)는 그 내측단부가 지지부재(32)에 연결 또는 접속(연속되게끔)되며, 상기 내측 리드를 위한 고정되지 않은 내측단부는 없다. 각각의 내측 리드는 종래의 리드 프레임과 유사하게 그 외측 단부가 외측 리드(36y)에 연속된다. 상기 외측 리드(36y)는 그 내측단부가 댐 바아(35)에 연결되며, 그 외측 단부는 상기 리드 프레임의 외측 프레임(31)이 연속된다. 지지부재(32)가 다수의 리드(36)의 내측 리드(36x)에 의해 상기 외측 프레임(31)에 의거하여 현가되어 있는 관계로, 도 9에 도시된 리드 프레임에 필요한 타이 바아(14a 내지 14b)는 설치할 필요는 없게 된다. 4개의 타이 바아에 의해서만 지지부재(32)를 현가하는 종래의 리드 프레임과 비교해 볼 때, 본 실시예의 지지부재는 여러 방향을 따라 상기 내측 리드에 의해 현가됨으로써, 보다 더 안정화될 수 있게 된다. 비록 리드 수는 반도체 칩의 외부 접촉 패드의 수와 같이, 리드 프레임의 전기적 명세에 의해 근본적으로 결정되지만, 일측당 적어도 약 15개의 리드 및, 총계로 적어도 대략 60개의 리드에 의해 상기 지지부재(32)를 지지하게끔 하는 것이 바람직하다.
일반적으로, 리드 프레임(30)은 리드 프레임 자재 플레이트의 기다란 스트립으로 되며, 도 1에 도시된 바와 같이 지지부재(32) 및 리드(36)를 각각 가지는 복수(즉, 5개)의 조립품이 나란히 배치되어 있다. 리드 프레임의 길이 방향을 따라 각각의 리드 프레임의 측방 연부(도 1에 도시된 상측 및 하측 연부)에 인접하여, 리드 프레임이 지그상에 장착될 경우, 리드 프레임의 위치선정을 위한 위치선정홀(30a, 30b)이 형성되어 있다. 도 2에 도시된 바와 같이, 각각의 리드(36)는 내측 리드(36x)와 이 내측 리드(36x)로부터 외향 연재하는 외측 리드(36y)를 가진다. 상기 리드(36)은 상기 댐 바아(35)에 연결되며, 그 내측단부는 지지부재(32)에 일체적으로 접속되어 있고, 내측 단부는 지지부재(32)에 일체적으로 연결되어 있다. 이에 따라, 각각의 리드는 외력에 가해지더라도 변형되기 어렵게 된다.
도 3에 Ra와 Rb로 표시된 바와 같은 노치는 지지부재(32)와 본딩 와이어에 접촉되는 내측 리드(36x)의 접측 영역 사이의 위치에 각각의 리드(36)의 내측 리드(36x)표면에 걸쳐 형성되어 있다. 이러한 노치는 상기 절단위치에서 얇게 함에 따라 내측 리드(36x)를 용이하게 절단할 수 있게끔 제공되어 있다. 노치는 리드 프레임이 펀치될 때, 절반 에칭이나 프레스 가공을 통해 용이하게 형성될 수 있다.
도 7에 도시된 바와 같이, 상기 내측 리드(36x)를 용이하게 절단할 수 있도록, 각각의 리드(36)의 내측 리드(36x)는 지지부재(32)와 본딩 와이어에 접촉되는 내측 리드(36x)의 접촉 영역 사이의 위치에 협소부(S)가 형성될 수 있다. 또 협소부(S)의 두께는 도 3에 도시된 노치(Ra, Rb)와 같이 얇게 될 수 있다. 이 경우, 상기 내측 리드를 절단하기가 보다 용이해진다. 즉, 내측 리드(36x)는 다른 영역보다 상기 접촉 영역의 종단 면적을 더 작게하는 것이 바람직하다.
다음에, 도 1 및 도 2에 도시된 리드 프레임을 사용하는 LSI 조립 방법을 도 3 내지 도 6을 참조하여 설명한다.
도 3에 예시된 공정에 있어서, LSI 칩(반도체 칩)(38)은 은 페이스트 등과 같이 전도성 접착제로 지지부재(12)에 부착되어 있다. 이 경우, LSI 칩(38)상에 형성된 본딩 패드는 고착 표면에 대향하는 상부 표면에 있다. 또 LSI 칩(38)의 고착 상태는 도 1 및 도 2에 도시되어 있다. 이어서, LSI 칩(38)상의 복수의 전극(본딩 패드)은 예를 들어 금, 알루미늄 등으로 이루어진 본딩 와이어(40A, 40B)에 의해 리드(36A, 36B, ....)의 대응하는 내측 리드에 연결된다. 다수의 리드(36) 중 리드(36A, 36B)는 예시적으로 도시하였다. 이러한 공정은 공지된 공정이다. 도 7은 칩(38)상에 형성된 대응하는 전극에 대응하는 본딩 와이어(40)를 통해 연결된 다수의 리드(36)를 도시하고 았다.
도 3에 예시된 와이어 본딩 공정시, 리드(36A, 36B)의 내측 리드는 지지부재(32)에 접속되게끔 지지된다. 이에 따라, 내측 리드의 단부는 리드 프레임의 운반 도중에 굴곡되거나 만곡되지 않게 되며, 리드 변형에 기인하는 본딩 결손도 발생하지 않게 된다.
도 4에 예시된 공정에 있어서, 칩(38), 본딩 와이어(40A, 40B), 지지부재(32) 및 리드(36A, 36B)의 내측 리드를 포함하는 조립품은 리드 프레임의 상부 표면측에 보호 절연층(42)으로 코팅되어 있다. 여기에서, 절연층(42)내에 모든 본딩 와이어가 묻히게끔 하는 것이 바람직하다. 절연층(42)은 리드 프레임의 상부 표면에 액상 수지를 붓는 포팅(potting)에 의해 형성될 수 있다.
절연층(42)의 재질은 에폭시 수지재 등을 함유하는 실리콘 러버로 될 수 있다. 절연층(42)는 리드 프레임(30)의 운반시 조립품을 보호하는 기능을 수행한다.
도 5에 예시된 다음 공정에 있어서, 리드(38A, 38B)의 내측 리드는 레이저 빔 또는 분사수와 같은 절단 수단을 사용하여 노치(Ra, Rb)에서 절단됨으로써, 지지부재(32)로부터 내측 리드를 기계적 및 전기적으로 분리되게 된다. 조립품은 작업 홀더(1OO, work holder)를 사용하여 단단히 고정되어 있다. 작업 홀더(1OO)는 조립품을 눌러 절단시 조립품이 변위되는 것을 방지하게끔 단단히 고정한다. 변위는 본딩 와이어(40A, 40B)의 단선을 초래한다. 작업 홀더(100)의 덕분으로, 상기 본명 와이어(40A, 40B)는 안전하게 유지된다.
각각의 내측 리드의 절단영역의 두께 및/또는 너비(즉, 단면)는 도 3 및 도 7을 사용하여 기술된 바와 같이 작게 하여, 레이저 빔이나 분사수의 사용여부에 관계없이 절단영역이 한 지점에서 절단될 수 있게 한다. 더욱이, 본딩 와이어(40A, 40B) 등을 포함하는 조립품은 절연층(42)으로 코팅되어 있으므로, 상기 본딩 와이어의 어떠한 손상없이 절단이 수행될 수 있게 된다. 특히, 분사수는 리드 금속만을 절단할 수 있어, 절연층(42)의 수지를 거의 닳게하지 않는다. 또 에칭과 같은 화학적 공정을 사용해서 상기 지지부재로부터 내측 리드를 분리할 수도 있다.
도 6에 예시된 공정에 있어서, 절연층(42)으로 피복된 조립품은 수지(44)에 의해 기밀하게 몰딩되어 있다. 수지는 필러(filler)를 갖는 에폭시 수지 등이 될 수 있다. 이러한 몰딩에 있어서, 상기 리드(36A, 36B)의 외측 리드는 수지 몰드 영역 밖에서는 노출되어 있다. 도 2 도시의 파선(44S)은 수지(44)에 의해 몰드된 영역의 윤곽을 나타낸다. 상기 절연층(42)으로 피복된 조립품은 수지 몰드되어 있기 때문에, 와이어 휩쓸림이 수지 몰드시 발생하지 않아, 와이어 단선 및 와이어 쇼트를 방지할 수 있게 된다.
이어서, 도 13을 사용하여 앞에서 기술된 공정과 유사하게, 각각의 리드의 외측 리드는 필요에 따라 납 도금되고, 이후 각각의 외측 리드는 리드를 서로 분리 되게끔 절단되며, 수지로 피복된 조립품은 리드 프레임(10)으로부터 분리한다. 외측 리드가 절단된 후, 리드(16A, 16B)는 도 13에 도시된 바와 유사한 측방 형상을 가지는 LSI 장치를 얻도록 형상화 된다.
도 8은 상술한 LSI 조립 방법을 수행하기에 적당한 연속 조립 시스템을 도시하고 있다.
도 8에 도시된 연속 조립 시스템에 있어서, 공급 릴(50A)의 주변부에 권취되는 릴 테이프 형상의 리드 프레임(30)이 사용된다. 리드 프레임(30)은 도 1에 도시된 바와 같이 각각이 지지부재(32) 및 리드(36)을 가지는 다수의 조립품을 가지며, 상기 조립품은 상기 테이프의 길이 방향을 따라시 병렬로 배치된다.
리드 프레임(30)은 모터등과 같은 미예시된 구동수단에 의해 회동되는 공급 릴(50A)과 권취 릴(50B) 사이에 연재하여서, 릴(50A, 50B)이 회전될 동안 리드 프레임(30)은 권취릴(50A)의 주변부에 권취되고, 선형 운반 경로를 따라 화살표 A가 가리키는 방향으로 이동한다.
리드 프레임(30)의 운반 경로상에, 공정 스테이지(52, 54, 56 및 58)은 운반방향(A)를 따라 적당한 간격을 두고 배치된다. 공정 스테이지(52)는 도 3에 개시된 바와 유사한 방식으로 LSI 칩(38)을 리드 프레임(30)의 지지부재에 부착하는 칩 부착 공정이다.
처리 공정(54)은 도 3에 개시된 바와 유사한 방식으로 칩(38)의 다수의 전극을 리드 프레임(30)의 대응하는 내측 리드에 다수의 본딩 와이어를 통해 접속하는 와이어 본딩 스테이지이다.
처리 스테이지(56)는 칩(38), 와이어(40) 등을 구비하는 조립품이 도 4에 개시된 바와 유사한 방식으로 절연층(42) 내에 코팅 또는 매립되어 보호되는 보호층 코팅 스테이지이다.
처리 스테이지(58)는 각각의 리드의 내측 리드가 도 5에 개시된 바와 유사한 방식으로 지지부재로부터 내측 리드를 기계적 및 전기적으로 분리하도록 절단수단(E)를 사용하여 절단되는 내측 리드 절단 스테이지이다.
처리 스테이지(58)에서의 공정 후 조립품은 권취릴(50B)의 주변부에 권취된다. 조립품은 절연층(42)으로 피복되어 있기 때문에, 조립품은 권취동작시 어떠한 손상도 방지할 수 있게 된다.
리드 프레임은 상기 처리 스테이지(52 내지 58)중에서 최장의 공정 시간을 가지는 처리 스테이지가 처리를 완료할 수 있게끔 간혈적으로 운반된다.
리드 프레임(30)이 권취릴(50B)의 주변부에 완전히 권취된 후, 이러한 릴(50B)은 릴(50B)이 공급 릴로서 활용되고, 리드 프레임(30)이 미예시된 다른 권취릴의 주변부에 권취되는 미예시된 다른 연속 조립 시스템으로 보내어진다. 상기 리드 프레임(30)이 운반될 때, 수지 몰딩 공정, 리드 땜납 도금 공정 및 도 4에 도시된 리드 절단 및 형상화 공정이 연속적으로 수행된다.
[발명의 효과]
상술한 연속 조립 시스템을 활용할 경우, 본딩 와이어 결손 및 스위프-어웨이를 방지하며 높은 제조 수율을 달성함과 동시에 생산 효율을 향상시킬 수 있게 된다.
본 발명을 바람직한 실시예에 관련하여 개시하였다. 본 발명은 상술한 실시예로 제한되지 않으며, 다양하게 수정, 개선, 조합 등의 숙련된 기술로 이루어질 수 있다. 예를 들면, 다음과 같은 수정이 가능하다.
(1) 도 5에 도시된 내측 리드 절단 공정 후, 상기 절연층(42)과 같이 보호 코팅으로서의 절연막이 리드 프레임의 하면상에 필요에 따라 형성됨으로써, 지지부재(32) 및 리드(36A, 36B)의 내측 리드의 전단부를 피복하게 된다. 이 경우, 도 6에 도시된 수지 몰딩 공정은 생략되며, 조립품은 리드 절단 공정에 의해 리드 프레임으로부터 분리된다. 조립품은 그 상면 및 하면상의 보호코팅과 같은 절연층을 가지는 방식으로 형성된다. 이에 따라, 이러한 조립품은 인쇄 회로 기판에 접속함으로써 사용될 수 있고 혹은 필요로 할 경우 패키지 내에 수용하여 사용할 수 있다.
(2) 패기지는 수지 몰드 패기지로 제한되지는 않으나, 플라스틱이나 세라믹으로 이루어진 중공의 패키지로 활용될 수 있다. 만일 중공의 패기지가 사용될 경우, 리드 프레임상에 조림품은 도 5에 도시된 내측 리드 절단 공정 후 중공의 패키지내에 수용될 수 있거나, 도 5에 도시된 내측 리드 절단 공정 후 상기 리드 절단 공정에 의해 상기 리드 프레임으로부터 분리된 조립품이 중공의 패키지 내에 수용될 수도 있다.
(3) 타이 바아가 없는 리드 프레임에 대해 기재되어 있지만 이러한 타이 바아가 형성될 수 있다. 도 14는 타이 바아를 가지는 리드 프레임을 도시하고 있다. 타이 바아(44)는 지지부재(32) 및 리드 프레임의 외측 프레임(31)을 상호접속하며, 다수의 리드(36)는 지지부재(32) 및 외측 프레임(31)를 상호접속한다. 이러한 리드 프레임은 상술한 실시예와 유사한 방식으로 사용될 수 있다. 지지부재(32)는 타이 바아(44)에 의해 지지되므로, 리드 절단 공정, 수지 몰딩 공정 등이 보다 안정되게 수행될 수 있게 된다.
(4) 비록, 연속 다이 스테이지 및 내측 리드를 가지는 리드 프레임이 개시되어 있지만, 내측 리드(36) 및 다이 스테이지(32)는 분리된 부재의 형식으로 될수도 있고, 다이 스테이지(32) 및 리드(36) 또는 플라스틱 부재와는 다른 재질의 금속 부재와 같은 연결 수단(50)에 의해 연결될 수도 있다. 이러한 연결 수단은 상기 기재된 공정과 유사하게 절연층 내에 칩 및 본딩 와이어를 매립한 후 제거될 수 있다. 대안으로, 연결수단(50)은 이 연결수단이 절연성 재질로 이루어질 경우 제거되지 않은 상태로 있을 수도 있다.

Claims (14)

  1. 반도제 장치의 조립방법에 있어서, (a) 반도제 칩을 지지하는 지지부재 주변부에 배치되고, 상기 지지부재에 접속되는 내측 리드부 및 외측 리드부를 각각 가지는 다수의 리드를 갖는 리드 프레임을 준비하는 단계, (b) 하나의 주 표면상에 형성된 다수의 전극을 구비하는 반도체 칩을, 상기 하나의 주 표면과 대향하는 다른 주 표면에서 상기 지지부재에 부착하는 단계, (C) 다수의 본딩 와이어를 통해 다수의 전극을, 상기 다수의 리드의 해당 내측 리드부에 접속하는 단계, 및 (d) 상기 반도체 칩, 상기 다수의 본딩 와이어, 상기 지지부재 및 다수의 리드의 내측 리드부를 포함하는 조립품의 상부 표면을 덮는 절연층을 보호 코팅으로 단계를 포함하는 것을 특징으로 하는 반도체 장치의 조립방법.
  2. 제1항에 있어서, (e) 상기 조립품의 상부 표면이 상기 절연층으로 피복된 상태에서, 상기 지지부재와 상기 내측 리드부에 상기 본딩 와이어의 접촉 영역 사이의 위치에서 상기 지지부재와 다수의 리드의 각각의 리드의 내측 리드부를 서로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립방법.
  3. 제2항에 있어서, 상기 분리 단계(e)는 상기 조립품의 하부 표면에서 수행되는 것을 특징으로 하는 반도체 장치의 조립방법.
  4. 제3항에 있어서, 상기 분리 단계(e)는 분사수를 사용함에 따라 수행되는 것을 특징으로 하는 반도체 장치의 조립방법.
  5. 제3항에 있어서, 상기 분리 단계(e)는 레이저 빔을 사용함에 따라 수행되는 것을 특징으로 하는 반도체 장치의 조립방법.
  6. 제3항에 있어서, 상기 분리 단계(e)는 화학적 처리에 의해 수행되는 것을 특징으로 하는 반도체 장치의 조립방법.
  7. 제1항에 있어서, 상기 단계(d)후, 다수의 리드의 외측 리드부가 상기 수지몰드 영역의 외부에 노출된 상태에서 상기 절연층으로 피복된 조립품을 수지 몰딩 및 시일링(sealing)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 조립방법.
  8. 리드 프레임에 있어서, 주변부를 갖고 있으며, 반도체 칩을 지지하기 위한 지지부재, 내측 리드부와 외측 리드부를 각각 갖는 복수의 리드, 및 상기 지지부재의 주변부를 상기 리드의 복수의 내측 리드부에 의해 결합하여 지지하는 수단을 포함하는 것을 특징으로 하는 리드 프레임.
  9. 제8항에 있어서, 상기 각각의 리드의 내측 리드부는 상기 지지부재와 상기 내측 리드부에의 본딩 와이어의 접촉 영역 사이의 위치에서 다른 부위보다 두께 및 너비중 적어도 하나가 작은 부위를 포함하는 것을 특지으로 하는 리드 프레임.
  10. 제8항에 있어서, 상기 다수의 외측 리드부를 상호 연결하기 위한 댐수단으 더 포함하는 것을 특징으로 하는 리드 프레임.
  11. 제8항에 있어서, 상기 결합 수단은 싱기 내측 리드 및 상기 지지부재의 연장부인 것을 특징으로 하는 리드 프레임.
  12. 제8항에 있어서, 상기 결합 수단은 상기 리드 및 상기 지지부재의 재질과는 다른 재질의 부재로 이루어진 것을 특징으로 하는 리드 프레임.
  13. 연속 조립 시스템에 있어서, 반도체 칩을 지지하기 위한 지지부재에 연결된 내측 리드부를 각각 가지는 다수의 리드를 구비하는 리드 프레임을 설정된 운반 경로를 따라 테이프의 릴 형태로 운반하기 위한 운반수단, 상기 운반 경로의 제1 위치에 배치된 것으로, 이의 하나의 주 표면과 대향하는 다른 주 표면에서 상기 하나의 주 표면상에 형성된 다수의 전극을 구비하는 반도체 칩을 상기 지지부재에 고착하는 제1 처리수단, 상기 제1 위치보다 하류에 운반 경로의 제2 위치에 배치된 것으로, 다수의 본딩 와이어를 통해 다수의 전극을 다수의 리드의 해당 내측 리드부에 접속하는 제2 처리수단, 상기 제2 위치보다 하류에 운반 경로의 제3 위치에 배치된 것으로, 상기 반도체 칩, 상기 다수의 본딩 와이어 상기 지지부재 및 상기 다수의 리드의 내측 리드부를 포함하는 조립품의 상부 표면을 피복하는 절연층을 보호 코팅으로서 형성하는 제3 처리수단을 포함하는 것을 특징으로 하는 연속 조립 시스템.
  14. 제13항에 있어서, 상기 제3 위치보다 하류의 운반 경로의 제4 위치에 배치된 것으로, 상기 조립품의 상부 표면을 상기 절연층으로 피복된 상태에서, 상기 지지부재와 상기 내측 리드부의 상기 본딩 와이어의 접촉 영역 사이의 위치에 상기 지지부재로부터 다수의 리드중에서 각각의 리드의 내측 리드부를 분리하는 제4 처리수단을 더 포함하는 것을 특징으로 하는 연속 조립 시스템.
KR1019970023896A 1996-06-11 1997-06-10 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템 Expired - Fee Related KR100275660B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-171853 1996-06-11
JP17185396A JP3870301B2 (ja) 1996-06-11 1996-06-11 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム

Publications (2)

Publication Number Publication Date
KR980006202A KR980006202A (ko) 1998-03-30
KR100275660B1 true KR100275660B1 (ko) 2000-12-15

Family

ID=15931000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023896A Expired - Fee Related KR100275660B1 (ko) 1996-06-11 1997-06-10 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템

Country Status (4)

Country Link
US (3) US5869355A (ko)
JP (1) JP3870301B2 (ko)
KR (1) KR100275660B1 (ko)
TW (1) TW344889B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145364A (ja) * 1997-11-12 1999-05-28 Denso Corp 樹脂封止型半導体装置及びその製造方法
US6033934A (en) * 1997-12-09 2000-03-07 Orient Semiconductor Electronics Ltd. Semiconductor chip fabrication method and apparatus therefor
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US6291894B1 (en) * 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP2000208690A (ja) * 1999-01-12 2000-07-28 Sony Corp リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
EP1078399A1 (en) * 1999-02-23 2001-02-28 Koninklijke Philips Electronics N.V. Method of manufacturing a leadframe assembly
JP2001085460A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6700210B1 (en) 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6646329B2 (en) * 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
DE10132385B4 (de) * 2001-07-06 2006-07-13 Infineon Technologies Ag Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
JP3955837B2 (ja) * 2002-07-11 2007-08-08 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ機器およびデバイスの製造方法
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
CN2617039Y (zh) * 2003-02-21 2004-05-19 游尚桦 粘着型led引线架
US7533514B2 (en) * 2003-04-25 2009-05-19 Boston Scientific Scimed, Inc. Method and apparatus for automated handling of medical devices during manufacture
JP2005086014A (ja) * 2003-09-09 2005-03-31 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
KR100534583B1 (ko) * 2003-11-03 2005-12-07 삼성에스디아이 주식회사 분리구조를 갖는 유기전계발광표시장치의 전자계방지보호회로
KR100568225B1 (ko) * 2003-11-06 2006-04-07 삼성전자주식회사 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US7134197B2 (en) * 2003-12-18 2006-11-14 Honeywell International Inc. Plastic lead frames utilizing reel-to-reel processing
JP2008504717A (ja) * 2004-06-25 2008-02-14 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツング 保護被覆を持つ電気装置
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
KR101449055B1 (ko) 2005-08-23 2014-10-08 가부시키가이샤 니콘 노광 장치, 노광 방법, 및 디바이스 제조 방법
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
DE102006028815B3 (de) * 2006-06-21 2007-08-30 Hansa Tronic Gmbh Verfahren zur Herstellung eines elektrischen Hybridbauteils
US20080073563A1 (en) 2006-07-01 2008-03-27 Nikon Corporation Exposure apparatus that includes a phase change circulation system for movers
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
DE102006045415A1 (de) * 2006-09-26 2008-04-03 Infineon Technologies Ag Bauelementanordnung mit einem Träger
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
US7830046B2 (en) * 2007-03-16 2010-11-09 Nikon Corporation Damper for a stage assembly
US8110913B2 (en) * 2007-06-29 2012-02-07 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
TWI328422B (en) * 2007-07-13 2010-08-01 Inventec Corp Heat-dissipating module and electronic apparatus
US8547527B2 (en) * 2007-07-24 2013-10-01 Nikon Corporation Movable body drive method and movable body drive system, pattern formation method and pattern formation apparatus, and device manufacturing method
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US7999920B2 (en) 2007-08-22 2011-08-16 Asml Netherlands B.V. Method of performing model-based scanner tuning
JP5403263B2 (ja) * 2007-12-11 2014-01-29 株式会社ニコン 移動体装置、露光装置及びパターン形成装置、並びにデバイス製造方法
US20090147228A1 (en) * 2007-12-11 2009-06-11 Nikon Corporation Exposure apparatus, manufacturing method thereof, and maintenance method of exposure apparatus
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US8334467B2 (en) 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
JP6007171B2 (ja) 2013-12-26 2016-10-12 東京エレクトロン株式会社 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3171187A (en) * 1962-05-04 1965-03-02 Nippon Electric Co Method of manufacturing semiconductor devices
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
JPS5326670A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Manufacture of semiconductor device
US4204317A (en) * 1977-11-18 1980-05-27 The Arnold Engineering Company Method of making a lead frame
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4214364A (en) * 1979-05-21 1980-07-29 Northern Telecom Limited Hermetic and non-hermetic packaging of devices
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4868635A (en) * 1988-01-13 1989-09-19 Texas Instruments Incorporated Lead frame for integrated circuit
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
DE69231290D1 (de) * 1991-12-27 2000-08-31 Fujitsu Ltd Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
WO1994024705A1 (en) * 1993-04-14 1994-10-27 Hitachi Construction Machinery Co., Ltd. Metal sheet processing method and lead frame processing method, and lead frame and semiconductor device manufacturing method and semiconductor device
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JPH07176677A (ja) * 1993-08-31 1995-07-14 Texas Instr Inc <Ti> 低コストリードフレームの設計及び製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JP3870301B2 (ja) 2007-01-17
JPH09331013A (ja) 1997-12-22
US6063139A (en) 2000-05-16
US5869355A (en) 1999-02-09
US5969411A (en) 1999-10-19
KR980006202A (ko) 1998-03-30
TW344889B (en) 1998-11-11

Similar Documents

Publication Publication Date Title
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
KR101131353B1 (ko) 반도체 장치
US8076181B1 (en) Lead plating technique for singulated IC packages
US20030178708A1 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US9363901B2 (en) Making a plurality of integrated circuit packages
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
KR20030019165A (ko) 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
JPH0355859A (ja) 半導体ダイボンディング方法
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
EP3861568B1 (en) Packaging process for plating with selective molding
US20190067033A1 (en) Surface Mount Semiconductor Device and Method of Manufacture
US20020048851A1 (en) Process for making a semiconductor package
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
CN220510008U (zh) 半导体器件和电子系统
US20240258215A1 (en) Wire bonded semiconductor device package
KR19980069737A (ko) 리이드프레임, 반도체장치 및 그 제조방법
KR100244270B1 (ko) 반도체 패키지의 제조방법
KR100201389B1 (ko) 반도체 패키지
JPH0338056A (ja) リードフレームの製造方法
JPS61206247A (ja) 半導体装置用リ−ドフレ−ム
JPH07202103A (ja) 樹脂封止型半導体装置の製造方法
KR19980052647A (ko) 반도체 칩 패키지용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130923

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130923

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000