[go: up one dir, main page]

KR20030027392A - 티타늄 실리사이드 박막 형성방법 - Google Patents

티타늄 실리사이드 박막 형성방법 Download PDF

Info

Publication number
KR20030027392A
KR20030027392A KR1020010060578A KR20010060578A KR20030027392A KR 20030027392 A KR20030027392 A KR 20030027392A KR 1020010060578 A KR1020010060578 A KR 1020010060578A KR 20010060578 A KR20010060578 A KR 20010060578A KR 20030027392 A KR20030027392 A KR 20030027392A
Authority
KR
South Korea
Prior art keywords
gas
substrate
reactant
tisi
inert gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020010060578A
Other languages
English (en)
Inventor
이창원
최길현
강상범
박성건
최경인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010060578A priority Critical patent/KR20030027392A/ko
Publication of KR20030027392A publication Critical patent/KR20030027392A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반응 물질로서 TiCl4가스와 실리콘 소오스 가스를 교번하여 공급하여 티타늄 실리사이드 박막을 형성하는 방법이 개시되어 있다. 상기 기판상에 TiCl4가스를 도입하고, 상기 반응 물질의 일부를 기판상에 흡착시킨다. 그리고, 상기 기판 상에 흡착하지 않는 반응 물질을 제거한다. 이어서, 상기 기판 상에 SiH4및 Si2H6중 어느 하나를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 기판 상에 TiSi2를 함유하는 고체 물질을 형성한다. 상기 리간드 교환에 의해 생성된 반응 부산물을 제거한다.

Description

티타늄 실리사이드 박막 형성 방법{Method for forming a titanium silicide thin film}
본 발명은 티타늄 실리사이드 박막 형성 방법에 관한 것으로서, 보다 상세하게는 반응 물질로서 TiCl4가스와 실리콘 소오스 가스를 교번하여 공급하여 티타늄 실리사이드 박막을 형성하는 방법에 관한 것이다.
컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
상기 반도체 장치는 각 소자가 고집적화 됨에 트렌지스터의 게이트 전극의 선폭이 감소되고, 이에 따라 상기 게이트 전극의 저항이 증가된다. 또한 상기 트랜지스터의 불순물 영역, 즉 소오스, 드레인의 정션이 점점 얕아지고 있고, 이러한 얕은 정션(shallow junction)은 상기 소오스, 드레인의 저항을 증가시킨다. 따라서 상기 저항을 감소시키기 위해, 상기 게이트 전극 및 상기 소오스, 드레인의 상부에 내화성 금속을 증착한 다음 실리사이드화 하는 살리사이드 (self aligned silicide, SALICIDE) 공정이 수행하고 있다. 상기 실리사이드 막은 낮은 비저항을 가지도록 형성하여야 한다. 이러한 조건을 만족하는 상기 실리사이드 막은 예컨데 티타늄 실리사이드막(이하, TiSi2막)이 있다. 상기 티타늄 실리사이드막은 또한 낮은 콘택 저항을 가지므로, 오믹 콘택을 형성하기 위한 금속막으로도 널리 사용된다.
상기 TiSi2막은 실리콘 기판 위에 원하는 불순물을 도핑하고, 그 상부에 화학 기상 증착 방법(CVD)에 의해 티타늄(Ti)막을 형성한 후 열처리 공정을 수행하여 TiSi2막으로 형성할 수 있다. 그러나 상기 방법에 의하면, 상기 열처리를 수행하는 동안 하부막의 도펀트의 감소 또는 콘택 하부에 위치하는 정션에서의 전류 누설이 발생되는 등의 불량을 유발할 수 있다. 이러한 불량을 방지하기 위해서 TiSi2막 자체를 화학 기상 증착 방법에 의해 증착할 수 있다. 그러나 이 경우에는 상기 TiSi2막을 증착시키기 위한 증착 온도가 약 650℃ 내지 800℃이므로, 상기 하부막의 도펀트 프로 파일이 변하고, Si의 리세스(recess)가 발생하는 문제점이 있다.
따라서, 최근에는 원자층 적층(atomic layer deposition : ALD) 방법 또는 사이클릭 화학 기상 증착법이 상기 화학 기상 증착을 대체하는 기술로서 제안되고 있다.
여기서 아래의 표 1을 참조하여 TiSi2막의 생성 반응을 열 역학적으로 고찰해 보기로 하자. 이 때의 압력은 1기압(760Torr)하에서의 반응 상태를 나타낸다.
온도(℃) 압력(ATM) 반응물질
TiCl4+SiH4 326 1 0.72Si+0.99TiCl3
526 1 0.42TiSi+0.47TiCl3
TiCl4+Si2H6 326 1 1.72Si+0.99TiCl3
426 1 1.35Si+0.21TiSi+0.78TiCl3
526 1 0.96TiSi
626 1 0.04Si+0.94TiSi
TiCl4+2Si2H6+100H2 326 1 1.73Si+0.07TiSi+0.32TiCl3
426 1 0.92TiSi
상기 표 1에 의하면, TiCl3의 염화물이 석출되지 않으면서 TiSi를 수득하기 위해서는 TiCl4,Si2H6,H2의 삼원 반응에서 약 430℃의 온도 이상에서 TiSi막을 증착할 수 있다. 그러나 상기 반응은 1기압(760Torr)하에서 수행된 것으로서, 실재적으로 공정에 진행되는 압력인 0.3 내지 10Torr하에서 CVD방법에 의해 공정을 진행할 경우 약 650℃ 이상의 온도 하에서 공정 진행이 가능하다.
상기 원자층 적층을 이용한 상기 티타늄 실리사이드막을 형성하는 방법에 대한 일 예는 대한민국 특허 제97-30215호에 개시되어 있다. 상기 개시된 방법에 의하면, 상기 TiCl4가스 및 SiH4가스를 사용하는 원자층 적층에 의해 티타늄 실리사이드막을 형성할 수 있다. 그런데 상기 SiH4가스는 기판 온도가 약 500℃이상일 경우에 스스로 분해(self decomposed)되어 실리콘(Si)막으로 증착된다. 따라서 TiCl4가스에 의해 흡착되는 반응 물질과의 완전한 리간드 교환(ligand exchange)을 수행하기 위해서는 500℃ 이하의 온도에서 원자층 적층 공정이 수행되어야 한다. 그러나 상기 500℃ 이하의 온도에서는 표 1에서와 같이 상기 티타늄(Ti) 및 실리콘(Si)의반응이 거의 일어나지 않기 때문에 TiSi2막의 증착이 거의 이루어지지 않기 때문에 실질적으로 막을 형성하는 데는 어려움이 있다. 또한 단원자층으로 형성되는 원자층 적층 방식으로 막을 형성할 경우 막의 증착 속도가 느린 단점이 있다.
따라서, 낮은 온도에서 수행할 수 있고, 낮은 비저항을 갖고, 우수한 스텝 커버리지의 구현이 용이한 티타늄 실리사이드막을 형성하는 새로운 방법이 요구되고 있다.
따라서, 본 발명의 목적은, 낮은 온도에서 티타늄 실리사이드 박막을 형성하는 방법을 제공하는 데 있다.
도 1a 및 도 1d는 본 발명의 방법에 따른 티타늄 실리사이드 박막 형성 방법을 나타내는 단면도들이다.
도 2는 본 발명의 제1 실시예가 티타늄 실리사이드 박막 형성시의 가스들이 플로우하는 타이밍도이다.
도 3은 본 발명의 제2 실시예가 티타늄 실리사이드 박막 형성시의 가스들이 플로우하는 타이밍도이다.
도 4은 본 발명의 방법에 따라 형성한 박막을 XRD로 확인한 결과를 나타내는 그래프이다.
도 5는 본 발명의 방법에 따라 형성한 박막의 성분을 확인한 결과를 나타내는 그래프도이다.
도 6a 내지 6b는 콘택홀 내에 티타늄 실리사이드 막을 형성하는 방법을 설명하는 단면도들이다.
도 7a 내지 7c는 트랜지스터에 티타늄 실리사이드 막을 형성한 것을 보여준다.
상기한 목적을 달성하기 위하여, 본 발명은 a) 상기 기판과의 반응 물질로서 TiCl4가스를 도입하여 기판상에 흡착시키는 단계와, b) 상기 반응 물질의 일부를 기판 상에 화학적으로 흡착시키는 단계와, c) 상기 반응 물질 중에서 기판 상에 흡착하지 않는 반응 물질을 제거하는 단계와, d) 상기 기판 상에 SiH4및 Si2H6가스 중 어느 하나를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 기판 상에 TiSi2를 함유하는 고체 물질을 형성하는 단계와, e) 상기 리간드 교환에 의해 생성된 반응 부산물을 제거하는 단계 및 f) 상기 a) 내지 e)를 적어도 한번 반복하여 상기 고체 물질을 TiSi2박막으로 형성하는 단계를 구비하여 형성한다.
상기한 목적을 달성하기 위하여, 본 발명은 a) 기판상에 수소 가스 및 불활성 가스를 공급하는 단계, b) 상기 기판과의 반응 물질로서 TiCl4가스를 도입하는 단계, c) 상기 반응 물질의 일부를 기판 상에 화학적으로 흡착시키는 단계, d) 상기 TiCl4가스의 공급을 중단하여 상기 반응 물질 중에서 기판 상에 흡착하지 않는 반응 물질을 제거하는 단계, e) 상기 기판 상에 SiH4,Si2H6가스 중 어느 하나를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 기판 상에 TiSi2를 함유하는 고체 물질을 형성하는 단계, f) 상기 기판 상에 도입되는 SiH4또는 Si2H6가스의 공급을 중단하여 리간드 교환에 의해 생성된 반응 부산물을 제거하는 단계, 및 g) 상기 a) 내지 f)를 적어도 한번 반복하여 상기 고체 물질을 TiSi2박막으로 형성하는 단계를 구비하여 형성할 수도 있다.
본 발명의 방법에 의하면, 순차적으로 상기 반응 가스와 퍼지 가스(purge gas)인 불활성 가스를 교번(cyclic)하여 공급시킴으로서, 단원자층 또는 여러 원자층으로 TiSi2를 형성할 수 있다. 따라서 증착 속도가 빠르면서도 상대적으로 낮은 온도에서 낮은 비저항을 갖는 박막을 용이하게 형성할 수 있다. 특히 리모트 플라즈마 방식에 의해 상기 가스를 활성화할 수 있기 때문에 플라즈마 형성으로 인한 공정 변수를 배제할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 티타늄 실리사이드 박막 형성 방법을 상세히 설명한다.
도 1a 내지 도 1d는 본 발명의 방법에 따른 티타늄 실리사이드 박막 형성 방법을 나타내는 단면도들이다.
제1 실시예
도 2는 하기에 설명하는 제1 실시예에 따른 티타늄 실리사이드 박막 형성시의 가스들이 플로우하는 타이밍도이다.
먼저, 실리콘 재질로 구성된 기판(10)을 챔버 내에 위치시킨다. 상기 챔버 내의 압력을 0.3 내지 10 Torr 범위내의 일정 압력에서 수행된다. 상기 기판의 온도는 650℃ 이하의 온도를 유지한다. 바람직하게는, 0.3 Torr 내지 5 Torr의 압력 및 580 내지 600℃의 온도 하에서 공정을 수행한다.
이어서, 상기 챔버 내에 분위기 가스로서 수소 가스(H2)를 유입한다. 상기 수소 가스는 박막을 형성하기 위한 공정이 완료될 때까지 계속적으로 상기 챔버 내로 공급한다.(S10) 상기 수소 가스는 SiH4또는 Si2H6가 스스로 분해되어 Si막으로 형성되는 것을 억제하여 TiSi2로 형성되는 반응을 촉진시킨다. 따라서, 낮은 온도에서 상기 티타늄 실리사이드막(TiSi2layer)을 형성할 수 있다.
도 1a를 참조하면, 상기 챔버 내에 놓여있는 기판 상에 반응 물질(12)로서 TiCl4가스를 도입한다.(S12) 이에 따라, 반응 물질(12)의 일부가 기판(10) 상에 화학적으로 흡착된다.
도 1b를 참조하면, 상기 반응 물질(12) 중에서 화학적으로 흡착하지 않은 반응 물질은 기판(10)으로부터 제거시킨다. 상기 반응 물질(12)의 제거는 상기 챔버 내로 불활성 가스를 도입하여 이루어진다.(S14) 상기 불활성 가스는 아르곤(Ar) 또는 질소(N2)를 포함한다.
도 1c를 참조하면, 기판(10) 상에 실리콘 소오스 가스로서 SiH4또는 Si2H6가스를 도입한다.(S16) 상기 SiH4또는 Si2H6가스는 상기 기판 상에 흡착되어 있는 반응 물질과 반응하여 리간드 교환을 수행함으로서, 상기 기판 상에는 TiSi2를 함유하는 고체 물질(14)이 형성된다. 이 때 상기 SiH4또는 Si2H6가스는 리모트 플라즈마 방식으로 활성화시켜 사용할 수 있다. 상기 활성화된 SiH4또는 Si2H6가스를 사용할 경우, 상기 반응 물질과의 반응이 더욱 촉진되어 상기 가스로부터 실리콘이 자체 분해가 되지 않는 온도(예컨대, 580℃ 이하)에서도 TiSi2를 함유하는 고체 물질(14)을 형성할 수 있다. 이 때 형성되는 고체 물질은 단원자층 뿐 아니라 여러 원자층의 TiSi2로 형성된다.
도 1d를 참조하면, 상기 리간드 교환에 의해 생성된 반응 부산물(16)을 제거한다.(S18) 상기 반응 부산물(18)은 상기 챔버 내로 유입되는 불활성 가스에 의해 펌핑되어 제거된다. 상기 불활성 가스는 아르곤(Ar) 또는 질소(N2)를 포함한다.
상기 설명한 일련의 공정을 반복 수행함으로서, 원하는 두께를 갖는 TiSi2막을 형성할 수 있다.
제2 실시예
상기 설명한 방법과 다른 방법으로 상기 티타늄 실리사이드 박막을 형성하는 방법을 설명하고자 한다.
도 3은 하기에 설명하는 제2 실시예에 의해 티타늄 실리사이드 박막 형성시의 가스들이 플로우되는 타이밍도이다.
먼저, 상기에서 기술한 바와 같이 실리콘 재질로 구성된 기판을 챔버 내에 위치시킨다. 상기 챔버 내의 압력을 0.3 내지 10 Torr 범위내의 일정 압력에서 수행된다. 상기 기판의 온도는 650℃ 이하의 온도를 유지한다. 이어서, 상기 챔버 내에 분위기 가스로서 수소 가스(H2)를 유입한다. 그리고 동시에 불활성 가스를 유입한다. 상기 불활성 가스는 아르곤 또는 질소를 사용할 수 있다.(S30) 상기 수소 가스 및 불활성 가스는 TiSi2막을 증착하기 위한 공정이 완료될 때까지 계속하여 상기 챔버 내에 공급된다.
상기 기판(10) 상에 반응 물질로서 TiCl4가스를 도입한다.(S32) 이에 따라, 반응 물질(12)의 일부가 기판 상에 화학적으로 흡착된다. 이 때 기판 상에 공급되는 불활성 가스는 상기 TiCl4가스를 원활하게 운송시켜 주기 위한 케리어 가스의 역할을 한다.
이어서, 상기 반응 물질 중에서 화학적으로 흡착하지 않은 반응 물질(12)은 기판으로부터 제거시킨다. 상기 반응 물질(12)의 제거는 상기 챔버 내로 불활성 가스를 도입하여 이루어질 수 있다.(S34) 따라서, 상기 TiCl4가스의 공급을 중단하여, 상기 불활성 가스 및 수소 가스만이 상기 챔버내로 공급함으로서, 기판(10) 상에 흡착되지 못한 잉여의 TiCl4가스를 제거(purge)할 수 있다.
상기 반응 물질(12)이 흡착되어 있는 기판 상에 실리콘 소오스 가스로서 SiH4또는 Si2H6가스를 도입한다.(S36) 상기 SiH4또는 Si2H6가스는 상기 기판(10) 상에 흡착되어 있는 반응 물질(12)과 반응하여 리간드 교환을 수행함으로서, 상기 기판(10) 상에는 TiSi2를 함유하는 고체 물질(14)이 형성된다. 이 때 형성되는 고체 물질은 단원자층 뿐 아니라 여러 원자층의 TiSi2로 형성된다. 상기 SiH4또는 Si2H6가스는 리모트 플라즈마 방식으로 활성화시켜 사용할 수 있다. 이 때 계속하여 공급되는 불활성 가스는 상기 SiH4또는 Si2H6가스를 원활하게 운송시켜 주기 위한 케리어 가스의 역할을 한다.
이어서 상기 SiH4또는 Si2H6가스의 공급을 중단하고, 상기 불활성 가스 및 수소 가스만이 상기 챔버내로 공급함으로서, 상기 리간드 교환에 의해 생성된 반응 부산물을 제거한다.(S38)
상기 설명한 일련의 공정을 반복 수행함으로서, 원하는 두께를 갖는 TiSi2막을 형성할 수 있다.
도 4은 본 발명의 방법에 따라 형성한 박막을 XRD로 확인한 결과를 나타내는그래프이다. 구체적으로, 상기 제2 실시예에 의한 방법에 의해 TiSi2막을 형성하였으며, 이 때 기판의 온도는 585℃로 진행하였다.
상기 방법에 의해 형성된 막의 결정성 분석 결과 C54-TiSi2성분이 대부분 검출되었다. 상기 C54-TiSi2를 갖는 막은 종래의 증착 공정에 의해서는 약 800℃로 공정을 수행하였을 때 수득되는 막이다. 그러나, 순차적으로 상기 반응 가스와 퍼지 가스인 불활성 가스를 교번(cyclic)하여 공급시키는 방법을 사용함으로서, 종래의 증착 공정에 비해 낮은 온도에서도 상기 TiSi2막을 형성할 수 있었다. 그리고, 이 때 형성된 막은 C54-TiSi2(311 방향)이 피크치(peak)로 나타남을 확인할 수 있었다.
도 5는 본 발명의 방법에 따라 형성한 박막의 성분을 확인한 결과를 나타내는 그래프도이다.
구체적으로, 도 5는 실리콘 기판상에 실리콘 산화막이 형성되고, 상기 실리콘 산화막 상에 상기 제2 실시예에 의한 방법에 의해 TiSix막이 형성되어 있는 구조물을 형성하고, 상기 구조물의 상부면으로부터 하방으로 스퍼터 방식으로 식각(sputter etch)을 수행하면서, 막의 성분 분석을 수행한 그래프도이다. 상기 TiSix막을 형성할 때의 기판의 온도는 585℃로 진행하였다.
상기 그래프의 X축은 스퍼터 시간으로, 상기 X축 아래에 도시된 막과 대응된다. 상기 그래프에서는 각 막에서의 원자 분포를 나타내고 있으며, A는 실리콘(Si)성분, B는 티타늄(Ti) 성분, C는 산소(O)성분을 각각 나타낸다.
이 때 상기 TiSix막의 성분 분석 결과 Ti : Si = 1 : 2.09로 우리가 원하는 TiSi2막을 성공적으로 수득하였음을 보여준다. 또한 Cl성분이 검출되지 않음을 알 수 있다.
이하, 티타늄 실리사이드 박막을 반도체 장치 내에 형성하는 방법을 구체적으로 설명한다.
도 6a 내지 6b는 콘택홀 저면에 티타늄 실리사이드 막을 형성하는 방법을 설명하는 단면도들이다.
도 6a를 참조하면, 실리콘 기판(30)상에 절연층(34)을 형성하고 이어서, 상기 절연층(34)의 소정 부위에 상기 기판의 표면이 노출되는 콘택홀(36)을 형성한다. 상기 콘택홀(36) 저면에 노출된 기판 아래에는 정션(32)이 형성되어 있다.
도 6b를 참조하면, 전술한 방법으로 상기 콘택홀(36)의 저면에 노출된 실리콘 기판 상에 티타늄 실리사이드 박막(38)을 형성한다.
즉, 상기 기판상에 수소 가스를 공급한다. 상기 수소 가스는 공정을 수행하는 동안 계속적으로 도입한다. 그리고, 이 때 상기 기판의 온도를 580 내지 630℃로 유지한다. 이어서, 반응 물질로서 TiCl4가스를 도입하여 상기 반응 물질의 일부를 상기 콘택홀 저면에 노출된 실리콘 기판 상에 화학적으로 흡착시킨다. 이어서, 불활성 가스를 도입하여 상기 반응 물질 중에서 흡착하지 않는 반응 물질을 제거한다. 그리고, SiH4,Si2H6중 어느 하나의 가스를 도입하여 상기 흡착된 반응 물질과리간드 교환에 의해 상기 콘택홀 저면에 노출된 실리콘 기판 상에 TiSi2를 함유하는 고체 물질을 형성한다. 이어서, 불활성 가스를 도입하여 반응 부산물을 제거한다. 상기와 같은 일련의 과정을 반복 수행하여 상기 콘택홀 저면에 노출된 실리콘 기판 상에 원하는 두께의 티타늄 실리사이드 막을 형성한다. 이 때 상기 불활성 가스는 공정이 수행되는 동안 계속적으로 유입시켜 반응 가스의 케리어 가스 및 퍼지 가스로서 사용할 수도 있다.
상기 설명한 바와 같이 상기 티타늄 실리사이드 박막은 선택적 증착 특성을 갖는다. 구체적으로, 성가 티타늄 실리사이드 박막은 실리콘(Si) 표면에서는 반응에 의해 막이 잘 형성되지만, 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiN)의 표면상에는 막이 형성되지 않는 특성을 갖는다. 따라서 상기 실리콘 기판을 노출시키는 콘택홀의 저면에만 선택적으로 상기 티타늄 실리사이드 박막이 형성된다.
상기 설명한 방법에 의하면, 상대적으로 낮은 온도(650℃ 이하)에서 티타늄 실리사이드 막을 형성하므로 정션 누설(junction leakage), 도펀트 감소 등의 불량을 감소시킬 수 있다. 또한 상기 콘택홀 저면에 저저항의 티타늄 실리사이드 막을 형성함으로서, 오믹 콘택을 구현할 수 있다.
도 7a 내지 7c는 트랜지스터에 티타늄 실리사이드 막을 형성한 것을 보여준다.
도 7a를 참조하면, 실리콘 기판(50)상에 게이트 산화막 패턴(52) 및 폴리실리콘막 패턴(54)을 형성한다. 이어서, 상기 폴리실리콘막 패턴(54)을 이온 주입마스크로 하여 기판 표면 아래로 불순물을 주입함으로서 소오스 및 드레인 영역(58)을 형성한다.
도 7b를 참조하면, 상기 폴리실리콘막 패턴(54)의 상부면에만 선택적으로 얇은 실리콘막(60)을 형성한다. 이는 후속 공정에 의해 트렌지스터의 게이트 전극으로 제공되는 폴리실리콘막 패턴(54)상에만 선택적으로 티타늄 실리사이드막을 형성하기 위한 하지막으로 사용된다.
도 7c를 참조하면, 상기 결과물에 기 설명한 방법대로 수행하여 상기 실리콘 기판(50) 표면 아래에 형성되는 소오스 및 드레인 영역(58)의 상부면과, 상기 폴리실리콘막 패턴(54) 상에 선택적으로 상기 티타늄 실리사이드 박막(60)을 형성한다. 상기 방법에 의해 공정을 수행하면, 상기 교번하여 공급되는 반응 가스(TiCl4) 및 실리콘 소오스 가스(SiH4또는 Si2H6)는 실리콘 기판 표면 아래로 구비되는 소오스, 드레인 영역의 상부면과, 선택적으로 실리콘막이 형성되어 있는 폴리실리콘 패턴 상에 흡착되고, 리간드 교환에 의해 반응한다. 따라서 상기 실리콘 기판 표면의 아래로 구비되는 소오스, 드레인 영역 및 상기 폴리실리콘 패턴의 상부면에만 선택적으로 상기 티타늄 실리사이드 박막이 형성된다. 상기 소오스 및 드레인 영역의 상부면에 형성되는 티타늄 실리사이드 박막은 상기 게이트 산화막보다 두께가 작아야 상기 게이트 전극과의 쇼트가 발생되지 않는다. 따라서 일반적으로, 상기 형성되는 티타늄 실리사이드 박막은 100 내지 300Å 정도의 얇은 두께를 갖도록 형성한다. 상기 막의 두께는 상기 반응 가스(TiCl4) 및 실리콘 소오스 가스(SiH4또는 Si2H6)의교번 회수를 조절하여 컨트롤한다.
상기 설명한 방법 이 외에도, 소오스, 드레인 영역의 상부면에 일차적으로 얇은 티타늄 실리사이드 박막을 형성하고, 이차로 상기 게이트 전극의 상부에 두껍게 상기 티타늄 실리사이드 박막을 형성할 수도 있다.
따라서 상기 티타늄 실리사이드 막에 의해 게이트 전극 및 소오스 드레인 영역에서의 저항 감소로, 트랜지스터의 특성이 향상되는 효과가 있다. 또한 상기 설명한 방법에 의하면, 상대적으로 낮은 온도(650℃ 이하)에서 티타늄 실리사이드 막을 형성하므로 막의 증착 중에 발생할 수 있는 열적 불량을 최소화 할 수 있다.
상술한 바와 같이 본 발명에 의하면, 반응 가스와 퍼지 가스인 불활성 가스를 교번(cyclic)하여 공급시킴으로서, 상대적으로 낮은 온도에서, 낮은 비저항을 갖는 티타늄 실리사이드막을 용이하게 형성할 수 있다. 뿐만 아니라, 단원자층 또는 여러 원자층으로 막을 형성하므로 막의 증착 시간이 단축되는 효과가 있다. 그리고, 실리콘 소오스 가스를 리모트 플라즈마 방식에 의해 활성화하여 공급함으로서 실리콘 소오스의 자체 분해가 되지 않는 온도에서도 티타늄 실리사이드 박막을 형성할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. a) 상기 기판과의 반응 물질로서 TiCl4가스를 도입하는 단계;
    b) 상기 반응 물질의 일부를 기판 상에 화학적으로 흡착시키는 단계;
    c) 상기 반응 물질 중에서 기판 상에 흡착하지 않는 반응 물질을 제거하는 단계;
    d) 상기 기판 상에 SiH4및 Si2H6가스 중 어느 하나를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 기판 상에 TiSi2를 함유하는 고체 물질을 형성하는 단계;
    e) 상기 리간드 교환에 의해 생성된 반응 부산물을 제거하는 단계; 및
    f) 상기 a) 내지 e)를 적어도 한번 이상 반복하여 상기 고체 물질을 TiSi2박막으로 형성하는 단계를 구비하는 것을 특징으로 하는 티타늄 실리사이드 박막 형성 방법.
  2. 제1항에 있어서, 상기 a) 내지 e)공정을 수행하는 동안 계속적으로 H2가스를 도입하는 것을 특징으로 하는 티타늄 실리사이드 박막 형성 방법.
  3. 제1항에 있어서, 상기 a) 내지 e)공정은 650℃이하의 온도 하에서 수행하는것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  4. 제1항에 있어서, 상기 a) 내지 e)공정은 0.3 내지 10 Torr의 압력하에서 수행하는 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  5. 제1항에 있어서, 상기 화학적으로 흡착하지 않은 반응 물질은 불활성 가스를 사용하여 제거시키는 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  6. 제1항에 있어서, 상기 리간드 교환에 의해 생성된 반응 부산물은 불활성 가스를 사용하여 제거시키는 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  7. 제4 내지 5항에 있어서, 상기 불활성 가스는 Ar 또는 N2인 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  8. 제8항에 있어서, 상기 SiH4또는 Si2H6가스는 리모트 플라즈마 방식에 의해 활성화시킨 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  9. a) 기판상에 수소 가스 및 불활성 가스를 공급하는 단계;
    b) 상기 기판과의 반응 물질로서 TiCl4가스를 도입하는 단계;
    c) 상기 반응 물질의 일부를 기판 상에 화학적으로 흡착시키는 단계;
    d) 상기 TiCl4가스의 공급을 중단하여 상기 반응 물질 중에서 기판 상에 흡착하지 않는 반응 물질을 제거하는 단계;
    e) 상기 기판 상에 SiH4,Si2H6중 어느 하나의 가스를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 기판 상에 TiSi2를 함유하는 고체 물질을 형성하는 단계;
    f) 상기 기판 상에 도입되는 SiH4또는 Si2H6가스의 공급을 중단하여 리간드 교환에 의해 생성된 반응 부산물을 제거하는 단계; 및
    g) 상기 a) 내지 f)를 적어도 한번 이상 반복하여 상기 고체 물질을 TiSi2박막으로 형성하는 단계를 구비하는 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  10. 제9항에 있어서, 상기 a) 내지 g)공정은 650℃이하의 온도 하에서 수행하는 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  11. 제9항에 있어서, 상기 불활성 가스는 Ar 또는 N2인 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  12. 제9항에 있어서, 상기 SiH4또는 Si2H6가스는 리모트 플라즈마 방식에 의해 활성화시킨 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  13. a) 실리콘 기판 상에 절연층을 형성하는 단계;
    b) 상기 절연층의 소정 부위를 식각하여 저면에 상기 실리콘 기판 표면이 노출되는 콘택홀 형성하는 단계;
    c) 상기 절연층 및 콘택홀에 반응 물질로서 TiCl4가스를 도입하는 단계;
    d) 상기 반응 물질의 일부를 상기 콘택홀 저면에 노출된 실리콘 기판 상에 화학적으로 흡착시키는 단계;
    e) 상기 결과물에 불활성 가스를 공급하여 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 제거시키는 단계;
    f) 상기 절연층 및 콘택홀에 SiH4,Si2H6중 어느 하나의 가스를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 콘택홀 저면에 노출된 실리콘 기판 상에 선택적으로 TiSi2를 함유하는 고체 물질을 형성하는 단계;
    g) 상기 결과물에 불활성 가스를 공급하여 리간드 교환에 의해 생성된 반응 부산물을 제거하는 단계; 및
    h) 상기 a) 내지 g)를 적어도 한번 이상 반복하여 상기 콘택홀 저면에 선택적으로 TiSi2박막을 형성하는 단계를 구비하는 것을 특징으로 하는 티타늄 실리사이드 박막 형성 방법.
  14. 제13항에 있어서, 상기 a) 내지 g)공정을 수행하는 동안 계속적으로 H2가스 및 불활성 가스를 도입하는 것을 특징으로 하는 티타늄 실리사이드 박막 형성 방법.
  15. 제13항에 있어서, 상기 a) 내지 g)공정은 650℃이하의 온도 하에서 수행하는 것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
  16. a) 실리콘 기판 상에 산화 실리콘 패턴 및 폴리실리콘 패턴이 적층된 게이트 구조물을 형성하는 단계;
    b) 상기 게이트 구조물을 마스크로 하여 상기 실리콘 기판 표면 아래로 소오스 및 드레인 영역을 형성하는 단계;
    c) 상기 게이트 구조물의 상부면에 선택적으로 실리콘막을 형성하는 단계;
    d) 상기 게이트 구조물, 소오스 및 드레인 영역을 갖는 기판상에 반응 물질로서 TiCl4가스를 도입하는 단계;
    e) 상기 반응 물질의 일부를 상기 실리콘막, 소오스 및 드레인 영역에 화학적으로 흡착시키는 단계;
    f) 상기 결과물에 불활성 가스를 공급하여 반응 물질 중에서 화학적으로 흡착하지 않는 반응 물질을 제거시키는 단계;
    g) 상기 반응 물질이 흡착되어 있는 기판상에 SiH4,Si2H6중 어느 하나의 가스를 도입하여 상기 흡착된 반응 물질과 리간드 교환에 의해 상기 게이트 구조물, 소오스 및 드레인 영역의 상부면에 선택적으로 TiSi2를 함유하는 고체 물질을 형성하는 단계;
    h) 상기 결과물에 불활성 가스를 공급하여 리간드 교환에 의해 생성된 반응 부산물을 제거하는 단계; 및
    i) 상기 a) 내지 h)를 적어도 한번 이상 반복하여 상기 게이트 구조물, 소오스 및 드레인 영역의 상부면에 선택적으로 TiSi2박막을 형성하는 단계를 구비하는 것을 특징으로 하는 트랜지스터 형성 방법.
  17. 제16항에 있어서, 상기 a) 내지 g)공정을 수행하는 동안 계속적으로 H2가스 및 불활성 가스를 도입하는 것을 특징으로 하는 티타늄 실리사이드 박막 형성 방법.
  18. 제16항에 있어서, 상기 a) 내지 g)공정은 650℃이하의 온도 하에서 수행하는것을 특징으로 하는 티타늄 실리사이드박막 형성 방법.
KR1020010060578A 2001-09-28 2001-09-28 티타늄 실리사이드 박막 형성방법 Withdrawn KR20030027392A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010060578A KR20030027392A (ko) 2001-09-28 2001-09-28 티타늄 실리사이드 박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010060578A KR20030027392A (ko) 2001-09-28 2001-09-28 티타늄 실리사이드 박막 형성방법

Publications (1)

Publication Number Publication Date
KR20030027392A true KR20030027392A (ko) 2003-04-07

Family

ID=29562865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010060578A Withdrawn KR20030027392A (ko) 2001-09-28 2001-09-28 티타늄 실리사이드 박막 형성방법

Country Status (1)

Country Link
KR (1) KR20030027392A (ko)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104936A (ko) * 2016-03-08 2017-09-18 에이에스엠 아이피 홀딩 비.브이. 금속 규화물들의 선택적 형성
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10443123B2 (en) 2014-04-16 2019-10-15 Asm Ip Holding B.V. Dual selective deposition
US10456808B2 (en) 2014-02-04 2019-10-29 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10480064B2 (en) 2016-06-08 2019-11-19 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10553482B2 (en) 2015-08-05 2020-02-04 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10741411B2 (en) 2015-02-23 2020-08-11 Asm Ip Holding B.V. Removal of surface passivation
US10872765B2 (en) 2018-05-02 2020-12-22 Asm Ip Holding B.V. Selective layer formation using deposition and removing
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US10923361B2 (en) 2016-06-01 2021-02-16 Asm Ip Holding B.V. Deposition of organic films
US11056385B2 (en) 2011-12-09 2021-07-06 Asm International N.V. Selective formation of metallic films on metallic surfaces
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11145506B2 (en) 2018-10-02 2021-10-12 Asm Ip Holding B.V. Selective passivation and selective deposition
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US11387107B2 (en) 2016-06-01 2022-07-12 Asm Ip Holding B.V. Deposition of organic films
US11389824B2 (en) 2015-10-09 2022-07-19 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US11446699B2 (en) 2015-10-09 2022-09-20 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
WO2022255734A1 (ko) * 2021-05-31 2022-12-08 솔브레인 주식회사 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자
US11608557B2 (en) 2020-03-30 2023-03-21 Asm Ip Holding B.V. Simultaneous selective deposition of two different materials on two different surfaces
US11643720B2 (en) 2020-03-30 2023-05-09 Asm Ip Holding B.V. Selective deposition of silicon oxide on metal surfaces
US11898240B2 (en) 2020-03-30 2024-02-13 Asm Ip Holding B.V. Selective deposition of silicon oxide on dielectric surfaces relative to metal surfaces
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056385B2 (en) 2011-12-09 2021-07-06 Asm International N.V. Selective formation of metallic films on metallic surfaces
US11213853B2 (en) 2014-02-04 2022-01-04 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US11975357B2 (en) 2014-02-04 2024-05-07 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10456808B2 (en) 2014-02-04 2019-10-29 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US11047040B2 (en) 2014-04-16 2021-06-29 Asm Ip Holding B.V. Dual selective deposition
US11525184B2 (en) 2014-04-16 2022-12-13 Asm Ip Holding B.V. Dual selective deposition
US10443123B2 (en) 2014-04-16 2019-10-15 Asm Ip Holding B.V. Dual selective deposition
US10741411B2 (en) 2015-02-23 2020-08-11 Asm Ip Holding B.V. Removal of surface passivation
US11062914B2 (en) 2015-02-23 2021-07-13 Asm Ip Holding B.V. Removal of surface passivation
US11174550B2 (en) 2015-08-03 2021-11-16 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10553482B2 (en) 2015-08-05 2020-02-04 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10903113B2 (en) 2015-08-05 2021-01-26 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10847361B2 (en) 2015-08-05 2020-11-24 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US11389824B2 (en) 2015-10-09 2022-07-19 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11446699B2 (en) 2015-10-09 2022-09-20 Asm Ip Holding B.V. Vapor phase deposition of organic films
US11654454B2 (en) 2015-10-09 2023-05-23 Asm Ip Holding B.V. Vapor phase deposition of organic films
US12138654B2 (en) 2015-10-09 2024-11-12 Asm Ip Holding B.V. Vapor phase deposition of organic films
US12134108B2 (en) 2015-10-09 2024-11-05 Asm Ip Holding B.V. Vapor phase deposition of organic films
KR20170104936A (ko) * 2016-03-08 2017-09-18 에이에스엠 아이피 홀딩 비.브이. 금속 규화물들의 선택적 형성
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US12080548B2 (en) 2016-05-05 2024-09-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US11387107B2 (en) 2016-06-01 2022-07-12 Asm Ip Holding B.V. Deposition of organic films
US10923361B2 (en) 2016-06-01 2021-02-16 Asm Ip Holding B.V. Deposition of organic films
US11728175B2 (en) 2016-06-01 2023-08-15 Asm Ip Holding B.V. Deposition of organic films
US12205820B2 (en) 2016-06-01 2025-01-21 Asm Ip Holding B.V. Deposition of organic films
US12300505B2 (en) 2016-06-01 2025-05-13 Asm Ip Holding B.V. Deposition of organic films
US10480064B2 (en) 2016-06-08 2019-11-19 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10793946B1 (en) 2016-06-08 2020-10-06 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US12154785B2 (en) 2016-11-29 2024-11-26 Asm Ip Holding B.V. Deposition of oxide thin films
US12170197B2 (en) 2017-02-14 2024-12-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US11728164B2 (en) 2017-05-16 2023-08-15 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
US11396701B2 (en) 2017-07-14 2022-07-26 Asm Ip Holding B.V. Passivation against vapor deposition
US11739422B2 (en) 2017-07-14 2023-08-29 Asm Ip Holding B.V. Passivation against vapor deposition
US11501966B2 (en) 2018-05-02 2022-11-15 Asm Ip Holding B.V. Selective layer formation using deposition and removing
US10872765B2 (en) 2018-05-02 2020-12-22 Asm Ip Holding B.V. Selective layer formation using deposition and removing
US11804373B2 (en) 2018-05-02 2023-10-31 ASM IP Holding, B.V. Selective layer formation using deposition and removing
US11145506B2 (en) 2018-10-02 2021-10-12 Asm Ip Holding B.V. Selective passivation and selective deposition
US11830732B2 (en) 2018-10-02 2023-11-28 Asm Ip Holding B.V. Selective passivation and selective deposition
US12322593B2 (en) 2018-10-02 2025-06-03 Asm Ip Holding B.V. Selective passivation and selective deposition
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US12068156B2 (en) 2019-10-31 2024-08-20 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11664219B2 (en) 2019-10-31 2023-05-30 Asm Ip Holding B.V. Selective deposition of SiOC thin films
US11898240B2 (en) 2020-03-30 2024-02-13 Asm Ip Holding B.V. Selective deposition of silicon oxide on dielectric surfaces relative to metal surfaces
US11643720B2 (en) 2020-03-30 2023-05-09 Asm Ip Holding B.V. Selective deposition of silicon oxide on metal surfaces
US11608557B2 (en) 2020-03-30 2023-03-21 Asm Ip Holding B.V. Simultaneous selective deposition of two different materials on two different surfaces
WO2022255734A1 (ko) * 2021-05-31 2022-12-08 솔브레인 주식회사 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자

Similar Documents

Publication Publication Date Title
KR20030027392A (ko) 티타늄 실리사이드 박막 형성방법
US7244668B2 (en) Methods of manufacturing semiconductor devices
US6365519B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
KR100539274B1 (ko) 코발트 막 증착 방법
KR102033391B1 (ko) 금속 규화물들의 선택적 형성
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
JP2001267316A (ja) 半導体素子で用いるアルミニウム酸化膜の製造方法
US20070099421A1 (en) Methods For Forming Cobalt Layers Including Introducing Vaporized Cobalt Precursors And Methods For Manufacturing Semiconductor Devices Using The Same
US7666786B2 (en) Methods of fabricating semiconductor devices having a double metal salicide layer
WO2003023859A1 (en) Bi-layer silicon film and method of fabrication
KR100485386B1 (ko) 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US20040063301A1 (en) Method of forming a controlled and uniform lightly phosphorous doped silicon film
US6004872A (en) Method of manufacturing semiconductor device
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR100690923B1 (ko) 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR100555541B1 (ko) 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법
US6660621B1 (en) Method of forming ultra-shallow junctions in a semiconductor wafer with silicon layer deposited from a gas precursor to reduce silicon consumption during salicidation
US6767812B2 (en) Method of forming CVD titanium film
KR100379333B1 (ko) 티타늄 실리사이드막 제조방법
KR100250519B1 (ko) 반도체 소자의 제조방법
US20250015164A1 (en) Semiconductor device with spacer and method for fabricating the same
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
KR100670744B1 (ko) 반도체 소자의 실리사이드막 형성 방법
KR20050030994A (ko) 니켈막 증착 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010928

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid