[go: up one dir, main page]

KR20040100766A - 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법 - Google Patents

원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법 Download PDF

Info

Publication number
KR20040100766A
KR20040100766A KR1020030033230A KR20030033230A KR20040100766A KR 20040100766 A KR20040100766 A KR 20040100766A KR 1020030033230 A KR1020030033230 A KR 1020030033230A KR 20030033230 A KR20030033230 A KR 20030033230A KR 20040100766 A KR20040100766 A KR 20040100766A
Authority
KR
South Korea
Prior art keywords
metal
reactor
dielectric layer
adsorbed
oxidizing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020030033230A
Other languages
English (en)
Inventor
고창현
황기현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030033230A priority Critical patent/KR20040100766A/ko
Publication of KR20040100766A publication Critical patent/KR20040100766A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

인-시츄 ALD 공정에 적합한 반응물질을 이용하여 복합 유전막의 형성방법 및 이를 이용한 반도체 캐패시터의 제조방법이 개시되어 있다. 우선 기판을 반응기에 위치시키고, 기판에 제1 금속을 흡착시킨 후, 반응기에 산화가스를 투입하여 흡착된 제1 금속을 산화시켜 제1 유전막을 형성한다. 이어서, 반응기에 적어도 하나의 수소가 전자 끄는 기로 치환된 금속 알콕사이드 화합물인 제2 금속 화합물을 투입하여 제1 유전막 상에 제2 금속을 흡착시킨 후 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시켜 복합 산화막을 형성한다. 온도 여유도가 큰 반응물질 사용함으로써, ALD 방식을 이용한 증착공정에서 서로 다른 범위의 분해온도를 가지는 박막들을 하나의 챔버에서 연속적으로 형성할 수 있다.

Description

원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및 이를 이용한 캐패시터의 제조방법{METHOD OF FORMING COMPOSITE DIELECTRIC LAYER BY ATOMIC LAYER DEPOSITION AND METHOD OF MANUFACTURING CAPACITOR USING THE SAME}
본 발명은 반도체 장치에 사용되는 복합 유전막의 형성방법 및 이를 이용한 케패시터의 제조방법에 관한 것으로서, 보다 상세하게는 현저하게 향상된 공정성 및 경제성을 나타내는 원자층 증착(Atom Layer Deposition: ALD)방식을 이용한 복합 유전막의 인-시츄 형성방법 및 이를 이용한 반도체 장치의 캐패시터의 제조방법에 관한 것이다.
ALD법은 단원자층의 화학적 흡착(Chemisorption) 및 탈착(Desorption)을 이용한 박막증착기술로서, 각 반응물질들을 개별적으로 분리하여 펄스형태로 챔버에 공급하여 기판표면에 반응물질의 표면 포화반응에 의한 화학적 흡착과 탈착을 이용한 것이다.
도 1a 내지 도 1d는 일반적인 ALD의 반응 매커니즘을 설명하는 단면도들이다. 도 1a를 참조하면, 웨이퍼(10)에 가스상태의 반응물 AXn(g)를 전달한다. 전달된 반응물 AXn(g)은 화학적 흡착(chemisorption)에 의해 표면에 흡착되고, 화학적 흡착물 상에 물리적 흡착(physisorption)에 의해 증착된다.
도 1b를 참조하면, 정화(purging) 공정에 의해 물리적으로 흡착된 AXn을 제거하면 화학적으로 흡착된 고체 상태의 AXn(s)만 남게 된다. 그러므로, 단원자층의 두께를 가지게 된다. 여기서, Xn은 n개의 기로 형성된 화학적 리간드를 의미한다.
도 1c를 참조하면, AXn(s)로 코팅된 물질의 표면에 H20와 같은 수증기를 전달하면, A가 산화되어 AO가 표면에 생성되고, Xn기는 H기와 반응하여 HXn(g)로 제거된다. 도 1d를 참조하면, 정화(purging) 공정에 의해 잔여 불순물을 제거하면 화학적으로 흡착된 고체 상태의 AO(s)의 단원자층의 두께를 가진 산화막만 남게 된다.
상기 ALD는 기존의 화학적 기상증착(Chemical Vapor Deposition: CVD)과 달리 자기제한적 반응(self-limiting reaction)에 의하여 반응가스가 기판 표면에서만 반응하고 가스와 가스간에는 반응하지 않는다. 따라서 박막의 조성 정밀제어가 쉽고, 파티클 발생이 없으며, 대면적의 박막 증착시 균일성이 우수하고, 박막 두께의 정밀 조절이 용이하고, 박막 내 불순물이 적게 포함되며, 스텝 커버리지가 우수한 장점이 있다. 더구나, ALD 방식의 박막 증착공정은 향후 반도체 장치의 디자인 룰(design rule)이 축소됨에 따라 더욱 더 중요한 공정으로 부각될 것으로 예상된다.
한편, 반도체 캐패시터 등에 사용되는 유전막은 박막 상태로 큰 캐패시턴스를 확보하여야 하는 유전적 특성과 누설전류(current leakage)가 작아야 하는 절연적 특성을 동시에 구비하여야 한다. 이러한 특성을 만족시키기 위하여 최근 복합 유전막에 대한 연구가 행해지고 있다
예를 들면, 대한민국 공개특허 제10-2001-0088207호에는 CVD 법으로 형성된탄탈륨 산화막 상에 ALD 방식로 티타늄 산화막을 형성하여 안정된 누설전류 특성 및 탄탈륨 산화막의 유전상수를 향상시킬 수 있는 탄탈륨 산화막-티타늄 산화막 복합유전막의 형성방법이 개시되어 있다. 그러나 이 방법에 의하는 경우, 탄탈륨 산화막을 CVD 방식으로 적층하기 때문에 정밀한 두께 제어가 용이하지 않고, CVD와 ALD라는 서로 다른 적층 방식을 동시에 사용하기 때문에 공정성에 문제가 있다.
또한 대한민국공개특허 제10-2001-0056446호에는 ALD 방식에 의한 산화 알루미늄과 산화 탄탈륨의 연속적 증착방법이 개시되어 있다. 상기 발명에 의하면, 산화 알루미늄과 산화 탄탈륨이 200 내지 600℃의 온도범위에서 연속적으로 증착되는데, 이 경우 서로 다른 반응 소스간에 분해온도가 다르기 때문에 ALD 반응 전 일부 반응(source) 물질의 분해로 ALD 방식에 의한 적층이 용이하지 않을 우려가 있다.
즉, 복합 유전막은 서로 다른 이종의 화합물을 반응물질로 사용하기 때문에, 공정의 온도 여유도(temperature window)가 중요시된다. 이를 알루미늄 산화막(Al2O3)과 하프늄 산화막(HfO2)을 오존을 산화가스로 사용하여 ALD방식으로 연속 증착하는 것을 예로 들어 설명하면 다음과 같다.
트리메틸 알루미늄(TriMethyl Aluminium: TMA)을 전구체(precusor)로 하고 오존(O3)을 산화가스로 사용하여 ALD 방식으로 알루미늄 산화막(Al2O3)을 형성하는 공정의 반응온도는 약 450℃정도이다.
상기 형성된 알루미늄 산화막 상에 하프늄 알콕사이드(Hf(OtBu)4)를 전구체로 하고 오존을 산화가스로 한 하프늄 산화막의 ALD 증착 온도는 약 300℃ 정도이며 이 경우 하기 반응식 1과 같은 반응이 일어난다. 단, 하기 반응식에서 M은 금속을 나타낸다.
그러나 상기 하프늄 알콕사이드 전구체는 상기 알루미늄 산화막의 형성온도인 약 450℃에서는 하기 반응식 2와 같은 분해(decomposition)를 일으킨다.
즉, 알루미늄 산화막과 하프늄 산화막을 동일한 온도범위의 반응기에서 인-시츄 환경에서 연속 반응시키면, 하프늄 알콕사이드의 분해로 인하여 하프늄 산화막의 원자층 증착이 어려워진다.
따라서 복합 산화막 형성시 유전막의 종류에 따라 별도의 반응기에서 반응시키거나, 하나의 유전막을 형성하고 반응기의 온도를 하강시킨 후 다른 유전막을 형성하여야 한다. 이는 결과적으로 반도체 제조공정의 단위시간당 처리량 감소 및 경제성 저하를 가져온다.
따라서 반응에 적합한 반응물질을 선택하기 위한 연구가 행해지고 있다. 예를 들면, 미국등록특허 6486080호에는 반응 챔버에 반도체 기판을 넣고, 금속 알콕사이드나 M(OCH2CF3)4, M(OCH(CF3)2)4, M(OC(CH3)2CCl3)4 등의 할로겐이 포함된 금속 알콕사이드 전구체와 산화가스를 이용해 절연막을 제조함으로써, 높은 유전상수를 가지는 금속 산화막을 제조하는 방법이 개시되어 있다.
그러나 상기 발명은 기본적으로 CVD 방식에 의한 증착을 대상으로, 유전율이 우수한 유전막의 형성을 목표로 하고 있다. 따라서 ALD 방식에 의한 이종의 유전막을 동일한 공정 환경(in-situ) 하에서 연속으로 형성하는 데 적합한 방법을 제시하지 못하고 있다. 따라서 ALD 방식에 의한 복합 유전막의 연속형성을 위한 온도 여유도가 넓은 반응물질을 이용한 복합 유전막의 형성방법이 요청되고 있다.
따라서, 본 발명의 제1 목적은 인-시츄 ALD 공정에 적합한 반응물질을 전구체로 이용하여 복합 유전막을 형성하는 방법을 제공하는 것이다.
본 발명의 제2 목적은 상기 복합 유전막의 형성방법을 이용한 반도체 캐패시터의 제조방법을 제공하는 것이다.
도 1a 내지 1d는 원자층 증착방식을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일실시예에 의한 복합 유전막의 형성방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 일실시예에 의한 캐패시터의 형성방법을 설명하기 위한 순서도이다.
도 4는 도 3에 설명된 캐패시터의 하부구조의 일예를 설명하기 위한 단면도이다.
* 도면의 주요 부분에 대한 간단한 설명 *
20 : 기판 22 : 소자분리층
24 : 게이트 산화막 26 : 폴리실리콘층
28 : 텅스텐 실리사이드층 30 : 측벽 스페이서
32 : 마스크층 34 : 드레인 콘택 플러그
36 : 소오스 콘택 플러그 38 : 제 1 절연막
40 : 비트라인 42 : 스페이서
44 : 마스크층 46 : 제 2 절연막
48 : 하부 전극 50 : 제1 유전막
50 : 제2 유전막 52 : 상부전극
상술한 본 발명의 제 1 목적을 달성하기 위한 본 발명의 일실시예에 의한 복합 유전막의 형성방법에 의하면, 우선 기판을 반응기에 위치시키고, 반응기에 제1 금속 화합물을 투입하여 상기 기판 상에 제1 금속을 흡착시킨 후, 반응기에 산화가스를 투입하여 흡착된 제1 금속을 산화시켜 제1 유전막을 형성한다. 이어서, 반응기에 적어도 하나의 수소가 전자 끄는 기(electron withdrawing group)로 치환된금속 알콕사이드 화합물인 제2 금속 화합물을 투입하여 제1 유전막 상에 제2 금속을 흡착시킨 후 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시킨다.
여기서, 전자 끄는 기가 F, Cl, NO, CO, 또는 CN이고, 치환된 전자 끄는 기의 개수를 조절하여 제2 금속 화합물의 분해 온도를 조절한다. 또한, 제1 유전막 및 상기 제2 유전막이 동일한 온도범위에서 ALD 반응으로 연속적으로 형성된다.
상술한 본 발명의 제 2 목적을 달성하기 위한 본 발명의 일실시예에 따른 캐패시터의 제조방법에 의하면, 우선 하부 전극을 포함하는 하부구조물이 형성된 기판을 반응기에 위치시킨다. 이어서, 반응기에 제1 금속화합물을 투입하여 하부 전극 상에 제1 금속을 흡착시킨 후 반응기에 산화가스를 투입하여 흡착된 제1 금속을 산화시켜 제1 유전막을 형성시킨다. 계속하여, 반응기에 적어도 하나의 전자 끄는 기로 치환된 금속 알콕사이드 화합물인 제2 금속화합물을 투입하여 제1 유전막 상에 제2 금속을 흡착시키고, 반응기에 산화가스를 투입하여 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시켜 복합 유전막을 형성한다. 마지막으로, 형성된 복합 유전막 상에 상부전극을 형성하여 캐패시터를 제조한다.
본 발명에 의하면, 온도 여유도가 큰 반응물질 사용함으로써, ALD 방식을 이용한 증착공정에서 서로 다른 범위의 분해온도를 가지는 박막들을 하나의 챔버에서 연속적으로 형성할 수 있다. 또한 이러한 반응물질을 캐패시터의 복합 유전막 형성에 이용하면, 신뢰도가 우수한 복합 유전막을 하나의 챔버에서 동시에 형성하는 것이 가능해지고, 결과적으로 반도체 소자의 신뢰성 및 수율향상에 기여할 수 있게된다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예들에 의한 복합 유전막의 연속 형성방법 및 이를 이용한 캐패시터의 제조방법을 상세하게 설명한다.
도 2는 본 발명의 일실시예에 의한 복합 유전막의 형성방법을 설명하기 위한 순서도이다. 도 2를 참조하면, 기판을 반응기에 위치시키고(S10), 제1 금속을 흡착시킨(S20)후, 제1 유전막을 형성한다(S30). 계속하여, 제2 금속 전구체를 도입하여 제2 금속을 흡착하고(S40), 마지막으로 제2 유전막을 형성함으로서 복합유전막을 형성한다(S50).
우선, 본 실시예에서는 기판을 반응기에 위치시킨다(S10).
상기 기판은 예를 들면, 통상의 실리콘 웨이퍼이며, 상기 실리콘 웨이퍼는 각종의 활성 소자 등이 형성된 하부구조물을 포함할 수 있다. 그리고 상기 반응기는 ALD 반응기이고, 상기 기판은 로봇 암 등의 기판이송 장치에 의하여 상기 반응기에 투입된다.
이어서, 상기 반응기에 제1 금속 화합물을 투입하여 상기 기판 상에 제1 금속을 흡착시킨다(S20).
상기 제1 금속화합물은 증착하려는 막의 종류에 따라 다르다. 예를 들면 알루미늄 산화막을 유전막으로 형성하려는 경우 상기 제1 금속화합물은 그 전구체로서 TMA, 트리에틸 알루미늄(TriEthyl Aluminium: TEA) 등을 사용할 수 있으며, 이중 TMA가 적합하다. TMA를 전구체로 사용하는 경우를 예로 들어 구체적으로 설명하면 다음과 같다. 가스 상태의 TMA가 반응기에 투입되고 상기 TMA는 화학적 흡착에의하여 상기 기판 표면에 흡착되고, 상기 화학적 흡착물 상에 물리적 흡착에 의하여 증착된다. 여기에 질소(N2) 가스등의 퍼지가스를 투입하여 물리적 흡착에 의하여 형성된 부분을 제거하면 화학적으로 흡착된 고체상태의 금속만이 남게 된다.
계속하여, 상기 반응기에 산화가스를 투입하여 상기 흡착된 제1 금속을 산화시켜 제1 유전막을 형성시킨다(S30).
상기 산화가스로는 H2O나 O3 등을 사용할 수 있지만, 형성되는 막질의 신뢰도 측면에서 O3가 바람직하다. 즉 H2O를 사용하는 경우 반응 온도를 낮출 수 있지만, 형성되는 막질에 OH 기가 잔존하는 등의 문제점이 발생된다. 또한, 반응물질로 TMA를 사용한 경우 형성되는 제1 유전막은 알루미늄 산화막이다. TMA를 예로 들어 설명하면, 상기 형성된 화학적으로 흡착된 금속층 상에 오존 등의 산화가스를 투입하여 상기 제1 금속을 산화시킨다. 이어서 퍼지가스를 도입하여 잔여 불순물을 제거하면 화학적으로 흡착된 고체상태의 알루미늄 산화막인 제1 유전막이 형성된다. 상술한 ALD 방식에 의한 알루미늄 산화막의 증착은 약 450℃ 정도에서 실시된다.
이후, 상기 반응기에 적어도 하나의 수소가 전자 끄는 기로 치환된 금속 알콕사이드 화합물인 제2 금속 화합물을 투입하여 상기 제1 유전막 상에 제2 금속을 흡착시킨다(S40).
상기 제2 금속 화합물로 하프늄 알콕사이드, 티타늄 알콕사이드, 또는 지르코늄 알콕사이드를 사용하는 경우, 이러한 제2 금속화합물의 분해 온도는 약 300 내지 350℃이다. 상기 알루미늄 산화막을 증착한 후 인-시츄 환경에서 상기 제2 금속화합물을 투입하는 경우 알루미늄 산화막의 증착온도인 약 450℃에서는 상기 제2금속 화합물은 하기 반응식 3에 나타난 분해가 진행되어 ALD방식에 의한 증착이 어려워진다.
따라서, 본 발명에서는 상기 금속 알콕사이드의 수소를 하나 이상의 전자 끄는 기 F, Cl, NO, CO, 또는 CN로 치환한 화합물을 사용한다. 이러한 제2 금속 화합물을 전구체로 사용하면 상기 반응식 3에서 생성되는 카보캐타이언(carbocation)의 불안정성으로 인하여 에너지 장벽(energy barrier)이 크고 따라서 분해반응이 일어나는 온도가 상승된다. 따라서 공정의 온도여유도가 커지고 알루미늄 산화막을 증착한 후 인-시츄 환경에서 제2 유전막을 형성할 수 있다. 결과적으로, 복합 유전막의 형성을 별도의 반응기에서 하거나, 반응기의 온도를 조절한 후 행해야 하는 문제점을 극복할 수 있다.
이때 치환되는 전자 끄는 기의 수를 조절하여 분해온도를 조절할 수 있다. 하프늄 알콕사이드에서 F로 수소를 치환하는 경우를 예로 들면, 치환 개수가 2개이면 약 400℃, 4개이면 약 450℃, 6개이면 약 500℃의 분해온도를 가지게 된다. 따라서 상기 알루미늄 산화막을 형성할 때 보다 높은 온도에서 반응이 일어나는 유전막을 증착한 후 하프늄 산화막을 형성하려는 경우 치환되는 전자 끄는 기의 개수를 조절하여 최적의 전구체를 사용할 수 있다.
본 단계에서도 상술한 바와 마찬가지로 N2 등의 퍼지가스로 물리적 흡착물을 제거하는 과정을 포함할 수 있다.
마지막으로, 상기 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시킨다(S50).
상기 산화가스로는 H2O나 O3 등을 사용할 수 있지만, 형성되는 막질의 신뢰도 측면에서 O3가 바람직하다. 또한, 상기 형성되는 제2 유전막은 사용된 반응 물질의 종류에 따라 하프늄 산화막, 지르코늄 산화막, 또는 티타늄 산화막이다.
구체적으로, 상기 형성된 화학적으로 흡착된 제2 금속층 상에 오존 등의 산화가스를 투입하여 상기 제2 금속을 산화시킨다. 이어서 N2 등의 퍼지가스를 도입하여 잔여 불순물을 제거하면 화학적으로 흡착된 고체상태의 제2 유전막이 형성된다.
상술한 방법에 의하면, 상기 제1 유전막 및 상기 제2 유전막이 동일한 온도범위에서 형성될 수 있어서, 반도체 장치의 수율을 현저하게 향상시킬 수 있다. 또한 산화가스로 오존을 사용하는 경우에 문제되는 반응 온도 상승에 따른 문제점을 온도 여유도가 큰 반응물질을 사용하여 극복할 수 있어 소자의 신뢰도 향상에 기여할 수 있다.
또한, 본 발명은 상기 복합유전막의 연속 형성방법을 이용하는 캐패시터의 제조방법을 제공한다. 이하에서는 반도체 커패시터의 유전막 형성에 관하여 설명하지만, 반도체 기판 상에 유전막을 개재하여 게이트 전극이 형성되는 MOS(Metal Oxide Semiconductor) 트랜지스터의 유전막 등에도 동일한 원리가 적용될 수 있음은 물론이다.
도 3은 본 발명의 일실시예에 의한 캐패시터의 형성방법을 설명하기 위한 순서도이다. 도 3을 참조하면, 우선 하부 전극이 형성된 기판을 반응기에 위치시킨다(S100). 이어서, 상기 반응기에 제1 금속화합물을 투입하여 상기 하부 전극 상에 제1 금속을 흡착시키고(S200), 상기 반응기에 산화가스를 투입하여 상기 흡착된 제1 금속을 산화시켜 제1 유전막을 형성시킨다(S300).
계속하여, 상기 반응기에 적어도 하나의 전자 끄는 기로 치환된 금속 알콕사이드 화합물인 제2 금속화합물을 투입하여 상기 제1 유전막 상에 제2 금속을 흡착시키고(S400), 상기 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시킨다(S500). 마지막으로 상기 제2 유전막 상에 상부전극을 형성(S600)함으로써 복합 유전막을 가지는 캐패시터를 제조한다.
우선, 본 실시예에서는 하부 전극을 포함하는 하부구조물이 형성된 기판을 반응기에 위치시킨다(S100).
상기 하부 전극은 금속, 금속산화물, 금속질화물, 금속산질화물, 또는 도전성 실리콘 등의 도전성 재질을 포함하며, 상기 하부 구조물은 각종의 활성 소자들을 포함하고 있다. 도 4는 도 3에 설명된 캐패시터의 하부구조물의 일예를 설명하기 위한 단면도이다. 도 4에는 디램(Dynamic Random Access Memory: DRAM)의 셀 캐패시터의 하부구조물이 나타나 있다.
DRAM은 실리콘 기판(20)에 트렌치형 소자분리층(22)을 형성하고, 액티브 영역에 액티브 소자를 형성한다. 통상적으로 액티브 소자는 MOS 트랜지스터로 구성된다. MOS 트랜지스터는 게이트 산화막(24) 상에 폴리실리콘(26) 및 텅스텐 실리사이드(28)의 적층구조로 된 게이트 전극층을 포함한다. 게이트 전극층은 절연물질인 측벽 스페이서(30)와 마스크 층(32)으로 보호된다. 게이트 전극층을 이온주입 마스크로 사용하여 액티브 영역의 기판 표면에 불순물을 이온주입하여 소스 및 드레인 영역을 형성한다.
드레인 영역 및 소오스 영역의 콘택을 위하여 셀프 얼라인 콘택기술로 콘택을 형성하고 형성된 콘택 내에 폴리실리콘과 같은 도전물질로 채워서 콘택 플러그(34, 36)를 형성한다. 콘택 플러그는 CMP 공정에 의해 서로 독립적으로 분리될 수 있다. 이와 같이 구성된 MOS 트랜지스터를 제1 절연막(38)으로 덮고 제1 절연막(38)의 표면을 CMP 공정으로 평탄하게 가공한다.
제1 절연막(38)에 비트라인 콘택을 형성하고, 드레인 콘택 플러그(34)를 노출시키고 비트라인(40)을 형성한다. 비트라인(40)은 절연물질인 측벽 스페이서(42)와 마스크 층(44)으로 보호된다. 비트라인(40)이 형성된 표면에 제2 절연막(46)을 덮고 마찬가가지로 제 2 절연막(46)의 표면을 CMP 공정으로 평탄하게 가공한다.
셀 캐패시터는 제 2 절연막(46) 상에 형성한다. 제2 절연막(46)에 매몰 콘택을 형성하고, 소오스 콘택 플러그(36)를 노출시킨다. 소오스 콘택 플러그가 노출된 제2 절연막(46) 상에 폴리실리콘과 같은 도전물질로 이루어진 하부전극(48)을 형성한다. 하부전극(48)은 표면적을 넓히기 위하여 5,000∼15,000Å 정도의 높은 높이를 가진 실린더 형상을 하고, 그 표면에 HSG와 같은 요철구조를 가질 수도 있다.
이어서, 상기 반응기에 제1 금속화합물을 투입하여 상기 하부 전극(48) 상에제1 금속을 흡착시킨다(S200).
상기 제1 금속화합물은 증착하려는 막의 종류에 따라 다르다. 예를 들면 알루미늄 산화막을 유전막으로 형성하려는 경우 상기 제1 금속화합물은 그 전구체로서 TMA, TEA 등을 사용할 수 있으며, 이중 TMA가 적합하다. TMA를 전구체로 사용하는 경우를 예로 들어 구체적으로 설명하면 다음과 같다. 가스 상태의 TMA가 반응기에 투입되고 상기 TMA는 화학적 흡착에 의하여 상기 하부 전극 표면에 흡착되고, 상기 화학적 흡착물 상에 물리적 흡착에 의하여 증착된다. 여기에 N2 가스 등의 퍼지가스를 투입하여 물리적 흡착에 의하여 형성된 부분을 제거하면 화학적으로 흡착된 고체상태의 금속만이 남게 된다.
계속하여, 상기 반응기에 산화가스를 투입하여 상기 흡착된 제1 금속을 산화시켜 제1 유전막(50)을 형성한다(S300).
상기 산화가스로는 H2O나 O3 등을 사용할 수 있지만, 형성되는 막질의 신뢰도 측면에서 O3가 바람직하다. 또한, 반응물질로 TMA를 사용한 경우 상기 제1 유전막은 알루미늄 산화막이다. TMA를 예로 들어 설명하면, 상기 형성된 화학적으로 흡착된 금속층 상에 오존 등의 산화가스를 투입하여 상기 제1 금속을 산화시킨다. 이어서 퍼지가스를 도입하여 잔여 불순물을 제거하면 화학적으로 흡착된 고체상태의 알루미늄 산화막인 제1 유전막이 형성된다. 상술한 ALD 방식에 의한 알루미늄 산화막의 증착은 약 450℃ 정도에서 실시된다.
그리고, 상기 반응기에 적어도 하나의 전자 끄는 기로 치환된 금속 알콕사이드 화합물인 제2 금속화합물을 투입하여 상기 제1 유전막 상에 제2 금속을 흡착시킨다(S400).
상기 제2 금속 화합물로 하프늄 알콕사이드, 티타늄 알콕사이드, 또는 지르코늄 알콕사이드를 사용하는 경우, 이러한 제2 금속화합물의 분해 온도는 약 300 내지 350℃이다. 상기 알루미늄 산화막을 증착한 후 인-시츄 환경에서 상기 제2 금속화합물을 투입하는 경우 알루미늄 산화막의 증착온도인 약 450℃에서는 상기 제2 금속 화합물은 상기 반응식 3에 나타난 분해가 진행되어 ALD방식에 의한 증착이 어려워진다.
따라서, 본 발명에서는 상기 금속 알콕사이드의 수소를 하나 이상의 전자 끄는 기 즉 F, Cl, NO, CO, 또는 CN로 치환한 화합물을 사용한다. 이러한 제2 금속 화합물을 전구체로 사용하면 상기 반응식 3에 나타난 분해반응이 일어나는 온도가 상승되어 알루미늄 산화막을 증착한 후 인-시츄 환경에서 제2 유전막을 형성할 수 있다. 따라서 복합 유전막의 형성을 별도의 반응기에서 하거나, 반응기의 온도를 조절한 후 행해야 하는 문제점을 극복할 수 있다.
이때 치환되는 전자 끄는 기의 수를 조절하여 분해온도를 조절할 수 있다. 하프늄 알콕사이드에서 F로 수소를 치환하는 경우를 예로 들면, 치환 개수가 2개이면 약 400℃, 4개이면 약 450℃, 6개이면 약 500℃의 분해온도를 가지게 된다. 따라서 상기 알루미늄 산화막을 형성할 때 보다 높은 온도에서 반응이 일어나는 유전막을 증착한 후 하프늄 산화막을 형성하려는 경우 치환되는 전자 끄는 기의 개수를 조절하여 최적의 전구체를 사용할 수 있다.
본 단계에서도 상술한 바와 마찬가지로 N2 등의 퍼지가스로 물리적 흡착물을제거하는 과정을 포함할 수 있다.
이후, 상기 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막(51)을 형성시킨다(S500). 상기 산화가스로는 O3가 바람직하다. 또한, 상기 형성되는 제2 유전막은 사용된 반응 물질의 종류에 따라 하프늄 산화막, 지르코늄 산화막, 또는 티타늄 산화막이다.
구체적으로, 상기 형성된 화학적으로 흡착된 제2 금속층 상에 오존 등의 산화가스를 투입하여 상기 제2 금속을 산화시킨다. 이어서 N2 등의 퍼지가스를 도입하여 잔여 불순물을 제거하면 화학적으로 흡착된 고체상태의 제2 유전막이 형성된다.
끝으로, 상기 제2 유전막 상에 상부전극(52)을 형성하여 캐패시터를 제조한다(S600). 상기 하부 전극은 금속, 금속산화물, 금속질화물, 금속산질화물, 또는 도전성 실리콘 등의 도전성 재질을 포함하며, 통상의 도전성 물질 증착방법으로 형성된다.
본 발명에 의하면, 온도 여유도가 큰 반응물질 사용함으로써, ALD 방식을 이용한 증착공정에서 서로 다른 범위의 분해온도를 가지는 박막들을 하나의 챔버에서 연속적으로 형성할 수 있다. 또한 이러한 반응물질을 캐패시터의 복합 유전막 형성에 이용하면, 신뢰도가 우수한 복합 유전막을 하나의 챔버에서 동시에 형성하는 것이 가능해지고, 결과적으로 반도체 소자의 신뢰성 및 수율향상에 기여할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 기판을 반응기에 위치시키는 단계;
    상기 반응기에 제1 금속 화합물을 투입하여 상기 기판 상에 제1 금속을 흡착시키는 단계;
    상기 반응기에 산화가스를 투입하여 상기 흡착된 제1 금속을 산화시켜 제1 유전막을 형성시키는 단계;
    상기 반응기에 적어도 하나의 수소가 전자 끄는 기(electron withdrawing group)로 치환된 금속 알콕사이드 화합물인 제2 금속 화합물을 투입하여 상기 제1 유전막 상에 제2 금속을 흡착시키는 단계; 및
    상기 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시키는 단계를 포함하는 복합 유전막의 연속 형성방법.
  2. 제1 항에 있어서, 상기 제1 금속화합물은 TMA를 포함하고, 상기 제1 유전막은 알루미늄 산화막인 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  3. 제1 항에 있어서, 상기 산화가스가 오존 가스를 포함하는 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  4. 제1 항에 있어서, 상기 전자 끄는 기가 F, Cl, NO, CO, 및 CN로 이루어진 군으로부터 선택되는 적어도 하나인 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  5. 제1 항에 있어서, 상기 치환된 전자 끄는 기의 개수를 조절하여 상기 제2 금속 화합물의 분해 온도를 조절하는 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  6. 제1 항 있어서, 상기 제2 금속이 Hf, Zr, 및 Ti로 이루어진 군으로부터 선택되는 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  7. 제1 항 있어서, 상기 제2 유전막이 하프늄 산화막, 지르코늄 산화막, 및 티타늄 산화막으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  8. 제1 항에 있어서, 상기 제1 유전막 및 상기 제2 유전막이 동일한 온도범위에서 형성되는 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  9. 제1 항에 있어서, 상기 제1 유전막 및 상기 제2 유전막의 형성이 ALD 방식에 의하여 수행되는 것을 특징으로 하는 복합 유전막의 연속 형성방법.
  10. 하부 전극을 포함하는 하부구조물이 형성된 기판을 반응기에 위치시키는 단계;
    상기 반응기에 제1 금속화합물을 투입하여 상기 하부 전극 상에 제1 금속을 흡착시키는 단계;
    상기 반응기에 산화가스를 투입하여 상기 흡착된 제1 금속을 산화시켜 제1 유전막을 형성시키는 단계;
    상기 반응기에 적어도 하나의 전자 끄는 기로 치환된 금속 알콕사이드 화합물인 제2 금속화합물을 투입하여 상기 제1 유전막 상에 제2 금속을 흡착시키는 단계;
    상기 반응기에 산화가스를 투입하여 상기 흡착된 제2 금속을 산화시켜 제2 유전막을 형성시키는 단계; 및
    상기 제2 유전막 상에 상부전극을 형성하는 단계를 포함하는 캐패시터의 형성방법.
  11. 제10 항에 있어서, 상기 하부 전극 및 상부 전극이 금속, 금속산화물, 금속질화물, 금속산질화물, 및 도전성 실리콘으로 이루어진 군에서 적어도 하나 선택되는 도전성 재질을 포함하는 것을 특징으로 하는 캐패시터의 형성방법.
KR1020030033230A 2003-05-24 2003-05-24 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법 Withdrawn KR20040100766A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030033230A KR20040100766A (ko) 2003-05-24 2003-05-24 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030033230A KR20040100766A (ko) 2003-05-24 2003-05-24 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR20040100766A true KR20040100766A (ko) 2004-12-02

Family

ID=37378109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030033230A Withdrawn KR20040100766A (ko) 2003-05-24 2003-05-24 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR20040100766A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100703965B1 (ko) * 2004-12-31 2007-04-05 삼성전자주식회사 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
KR100717768B1 (ko) * 2005-08-30 2007-05-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
WO2009131857A3 (en) * 2008-04-22 2009-12-23 Applied Materials, Inc. A hardware set for growth of high k and capping material films
WO2010120954A3 (en) * 2009-04-16 2011-03-24 Advanced Technology Materials, Inc. Doped zro2 capacitor materials and structures
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
KR102199999B1 (ko) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법
WO2021162240A1 (ko) * 2020-02-13 2021-08-19 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703965B1 (ko) * 2004-12-31 2007-04-05 삼성전자주식회사 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7786521B2 (en) 2005-08-30 2010-08-31 Hynix Semiconductor Inc. Semiconductor device with dielectric structure and method for fabricating the same
KR100717768B1 (ko) * 2005-08-30 2007-05-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법
US7501320B2 (en) 2005-08-30 2009-03-10 Hynix Semiconductor Inc. Semiconductor device with dielectric structure and method for fabricating the same
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
WO2009131857A3 (en) * 2008-04-22 2009-12-23 Applied Materials, Inc. A hardware set for growth of high k and capping material films
US7816200B2 (en) 2008-04-22 2010-10-19 Applied Materials, Inc. Hardware set for growth of high k and capping material films
WO2010120954A3 (en) * 2009-04-16 2011-03-24 Advanced Technology Materials, Inc. Doped zro2 capacitor materials and structures
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
WO2021162240A1 (ko) * 2020-02-13 2021-08-19 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법
KR102199999B1 (ko) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 표면 보호 물질을 이용한 박막 형성 방법

Similar Documents

Publication Publication Date Title
KR100384558B1 (ko) 반도체 장치의 유전체층 형성방법 및 이를 이용한캐패시터 형성방법
KR100622609B1 (ko) 박막 형성 방법
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
US8946047B2 (en) Method for fabricating capacitor
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20060006133A (ko) 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
KR100522427B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
US20080054400A1 (en) Capacitor and method of manufacturing the same
US6964900B2 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
KR20010004751A (ko) 반도체 소자의 캐패시터 제조 방법
US20070264770A1 (en) Capacitor forming method
JP2007329286A (ja) 半導体装置、およびその製造方法
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20060075145A (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR20030042105A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR20040059783A (ko) 반도체 소자의 캐패시터 제조방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100596439B1 (ko) 알갱이 형태의 티타늄실리사이드가 형성된 금속하부전극을포함하는 캐패시터의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030524

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid