KR20030011158A - Manufacturing method of substrate for semiconductor package - Google Patents
Manufacturing method of substrate for semiconductor package Download PDFInfo
- Publication number
- KR20030011158A KR20030011158A KR1020010045710A KR20010045710A KR20030011158A KR 20030011158 A KR20030011158 A KR 20030011158A KR 1020010045710 A KR1020010045710 A KR 1020010045710A KR 20010045710 A KR20010045710 A KR 20010045710A KR 20030011158 A KR20030011158 A KR 20030011158A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- gold
- forming
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract description 39
- 239000004065 semiconductor Substances 0.000 title abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000010931 gold Substances 0.000 claims abstract description 38
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 37
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052737 gold Inorganic materials 0.000 claims abstract description 36
- 238000007747 plating Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 239000010949 copper Substances 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
이 발명은 반도체패키지용 섭스트레이트의 제조 방법에 관한 것으로, 섭스트레이트의 관통공 폭에 제한받지 않고 그라운드 패턴을 용이하게 형성할 수 있고, 또한 추가적인 솔더 스트립 공정이 필요없도록, 대략 평면의 상면 및 하면을 갖고, 중앙에는 일정폭의 관통공이 형성되어 있으며, 상기 관통공의 표면 및 상면과 하면에는 구리박막이 형성된 수지층을 제공하는 단계와; 상기 관통공 및 그 외주연의 일정영역을 제외한 구리박막의 표면에 포토레지스트층을 형성한 후, 상기 관통공의 표면 및 그 외주연의 일정영역에 금 또는 니켈/금 도금층을 형성하는 단계와; 상기 포토레지스트층을 제거한 후, 상기 관통공의 외주연인 구리박막의 표면에 일정 모양의 포토레지스트층을 형성한 후, 에칭용액을 가하여 일정형태의 그라운드 패턴 및 회로패턴을 형성하는 단계와; 상기 포토레지스트층을 제거한 후, 상기 회로패턴중 본드핑거 및 볼랜드, 그리고 상기 그라운드 패턴을 제외한 영역에 커버코트를 형성하는 단계와; 상기 커버코트 외측으로 노출된 회로패턴중 본드핑거 및 볼랜드에 금 또는 니켈/금 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 함.The present invention relates to a method for manufacturing a substrate for a semiconductor package, the upper surface and the lower surface of the substantially flat, so that the ground pattern can be easily formed without being limited to the through-hole width of the substrate, and further solder strip process is unnecessary It has a through hole of a predetermined width is formed in the center, and providing a resin layer having a copper thin film formed on the surface and the upper and lower surfaces of the through hole; Forming a photoresist layer on the surface of the copper thin film except for the predetermined region of the through hole and the outer periphery thereof, and then forming a gold or nickel / gold plating layer on the surface of the through hole and the predetermined periphery of the outer periphery; Removing the photoresist layer, forming a photoresist layer having a predetermined shape on the surface of the copper thin film outer periphery of the through hole, and then applying an etching solution to form a ground pattern and a circuit pattern having a predetermined shape; Removing the photoresist layer, and then forming a cover coat in a region of the circuit pattern other than the bond finger and the borland and the ground pattern; And forming a gold or nickel / gold plated layer on the bond finger and the borland among the circuit patterns exposed to the outside of the cover coat.
Description
본 발명은 반도체패키지용 섭스트레이트의 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 섭스트레이트의 관통공 폭에 제한받지 않고 그라운드 패턴을 용이하게 형성할 수 있고, 또한 추가적인 솔더 스트립 공정이 필요없는 반도체패키지용 섭스트레이트의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a substrate for a semiconductor package, and in more detail, a semiconductor package that can easily form a ground pattern without being limited to the through-hole width of the substrate and does not require an additional solder strip process. It relates to a process for preparing a suprate.
통상 반도체패키지라 함은 반도체칩을 섭스트레이트(리드프레임, 인쇄회로기판, 써킷테이프, 써킷필름 등)에 전기적으로 연결해주고, 이를 봉지재로 봉지하여 마더보드에 안정적으로 실장할 수 있게 한 것을 말한다.In general, semiconductor package means that the semiconductor chip is electrically connected to the substrate (lead frame, printed circuit board, circuit tape, circuit film, etc.) and encapsulated with an encapsulant so that it can be stably mounted on the motherboard. .
최근에는 이러한 반도체패키지의 두께를 대폭 낮추기 위해 상기 섭스트레이트에 관통공을 형성하고, 상기 관통공에 반도체칩을 위치시킨 캐비티 다운형 반도체패키지(100)가 제조되고 있으며, 그 일례가 도1a에 도시되어 있다. 또한, 도1b에는 상기 캐비티 다운형 반도체패키지에 사용된 섭스트레이트(101)의 평면도가 도시되어 있다.Recently, a cavity down type semiconductor package 100 in which through holes are formed in the substrate and semiconductor chips are placed in the through holes in order to significantly reduce the thickness of the semiconductor package has been manufactured. It is. FIG. 1B also shows a plan view of the substrate 101 used in the cavity down semiconductor package.
상기 도1a 및 도1b를 참조하여 통상적인 캐비티 다운형 반도체패키지(100)및 섭스트레이트(101)의 구성을 개략적으로 설명하면 다음과 같다.Referring to FIGS. 1A and 1B, a configuration of a typical cavity down type semiconductor package 100 and a substrate 101 is as follows.
도시된 바와 같이 중앙에 관통공(4)이 형성된 대략 판상의 섭스트레이트(101)가 구비되어 있다. 상기 섭스트레이트(101)는 상술한 바와 같이 중앙에 일정크기(반도체칩(20)이 위치될 정도의 크기)의 관통공(4)이 형성된 대략 판상의 수지층(2)을 포함한다. 상기 수지층(2)은 그 상,하면에 다수의 도전성 회로패턴(10)(구리박막으로 형성됨)이 형성되어 있다. 상기 수지층(2) 상면의 회로패턴(10)은 본드핑거(11)(도전성와이어(30)가 본딩되는 영역)를 포함하고, 상기 수지층(2) 하면의 회로패턴(10)은 볼랜드(12)(도전성볼(50)이 융착되는 영역)를 포함한다. 또한, 상기 수지층(2) 상,하면의 회로패턴(10)은 도전성 비아(13)에 의해 상호 전기적으로 연결되어있다.As shown in the drawing, a substantially plate-shaped substrate 101 having a through hole 4 in the center is provided. As described above, the substrate 101 includes a substantially plate-like resin layer 2 having a through hole 4 of a predetermined size (size enough to place the semiconductor chip 20) at the center thereof. On the upper and lower surfaces of the resin layer 2, a plurality of conductive circuit patterns 10 (formed from copper thin films) are formed. The circuit pattern 10 on the upper surface of the resin layer 2 includes a bond finger 11 (area to which the conductive wires 30 are bonded), and the circuit pattern 10 on the lower surface of the resin layer 2 is a borland ( 12) (area to which the conductive ball 50 is fused). In addition, the circuit patterns 10 on the bottom and the bottom of the resin layer 2 are electrically connected to each other by conductive vias 13.
더불어, 상기 수지층(2)의 관통공(4) 표면에는 그라운드 패턴(6)이 형성되어 있으며, 상기 그라운드 패턴(6)에는 몇 개의 회로패턴(10)이 전기적으로 연결될 수 있다.In addition, a ground pattern 6 is formed on a surface of the through hole 4 of the resin layer 2, and several circuit patterns 10 may be electrically connected to the ground pattern 6.
한편, 상기 회로패턴(10)중 본드핑거(11), 볼랜드(12) 및 그라운드 패턴(6) 표면에는 도전성와이어(30) 또는 도전성볼(50)과의 용이한 본딩을 위해 일정 두께의 금(Au) 또는 니켈(Ni)/금(Au) 도금층(14)(8)이 형성되어 있다.Meanwhile, the surface of the bond finger 11, the ball land 12, and the ground pattern 6 of the circuit pattern 10 may have a predetermined thickness of gold for easy bonding with the conductive wire 30 or the conductive ball 50. Au) or nickel (Ni) / gold (Au) plating layers 14 and 8 are formed.
여기서, 상기 그라운드 패턴(6)은 상기 관통공(4)이 평면상 대략 사각 모양으로 관통되어 있기 때문에, 그 표면을 따라 대략 사각 모양으로 형성되어 있으며, 또한 상기 관통공(4)의 외주연인 상,하면의 일정영역까지 연장되어 형성되어 있다.Here, the ground pattern 6 is formed in a substantially rectangular shape along the surface of the through hole 4 because the through hole 4 penetrates in a substantially rectangular shape on the plane, and is an outer peripheral edge of the through hole 4. It extends to a certain area of the lower surface.
상기 그라운드 패턴(6), 회로패턴(10)중 본드핑거(11) 및 볼랜드(12)를 제외한 표면에는 절연성의 커버코트(16)가 코팅되어 있다.An insulating cover coat 16 is coated on the surface of the ground pattern 6 and the circuit pattern 10 except for the bond finger 11 and the ball land 12.
상기 섭스트레이트(101)의 관통공(4)에는 다수의 입출력패드를 갖는 반도체칩(20)이 위치되어 있고, 상기 반도체칩(20)의 입출력패드와 상기 섭스트레이트(101)의 회로패턴(10)중 본드핑거(11)는 도전성와이어(30)에 의해 전기적으로 연결되어 있다. 또한, 상기 반도체칩(20)의 특정한 입출력패드(그라운드용)는 상기 섭스트레이트(101)의 그라운드 패턴(6)에 도전성와이어(30)로 연결되어 있다.The semiconductor chip 20 having a plurality of input / output pads is positioned in the through hole 4 of the substrate 101, and the circuit pattern 10 of the input / output pad of the semiconductor chip 20 and the substrate 101 is provided. The bond finger 11 is electrically connected to each other by the conductive wire 30. In addition, a specific input / output pad (for ground) of the semiconductor chip 20 is connected to the ground pattern 6 of the substrate 101 by a conductive wire 30.
또한, 상기 섭스트레이트(101)의 관통공(4), 반도체칩(20) 및 도전성와이어(30)는 봉지재로 봉지되어 일정형태의 봉지부(40)를 이루고 있다.In addition, the through hole 4, the semiconductor chip 20, and the conductive wire 30 of the substrate 101 are encapsulated with an encapsulant to form an encapsulation portion 40 having a predetermined shape.
더불어, 상기 섭스트레이트(101) 하면의 볼랜드(12)에는 도전성볼(50)이 융착되어 차후 마더보드에 실장 가능한 형태로 되어 있다.In addition, the conductive ball 50 is fused to the ball land 12 on the lower surface of the substrate 101 to be mounted on the motherboard later.
계속해서, 상기 반도체패키지(100)에 사용된 섭스트레이트(101)의 제조 방법을 간략히 설명하면 다음과 같다.Subsequently, the manufacturing method of the substrate 101 used in the semiconductor package 100 will be briefly described as follows.
1. 수지층(2) 제공 단계로서, 대략 평면의 상면 및 하면을 갖고, 중앙에는 일정폭의 관통공(4)이 형성되어 있으며, 상기 관통공(4)의 표면 및 상면과 하면에는 구리박막(64)이 형성된 수지층(2)을 제공한다.1.A step of providing the resin layer 2, the upper and lower surfaces having a substantially flat surface, a through hole 4 having a predetermined width is formed in the center, and a copper thin film on the surface and the upper and lower surfaces of the through hole 4. The resin layer 2 in which 64 was formed is provided.
2. 필름(61) 접착 단계로서, 상기 관통공(4)의 상면 및 하면이 폐색(閉塞)되도록 그 표면에 일정한 링폭(rw)을 갖는 필름(61)을 접착한다.2. A step of adhering the film 61. The film 61 having a constant ring width rw is adhered to the surface of the through hole 4 so that the upper and lower surfaces thereof are closed.
즉, 도2a에 도시된 바와 같이 상기 구리박막(64) 표면에 일정모양의 회로패턴이 형성되도록 포토레지스트층(65)을 형성하고, 또한 상기 관통공(4)이 폐색되도록 필름(61)을 접착하며, 상기와 같은 공정 후에는 상기 포토레지스트층(65) 표면에 에칭 용액을 가하여 그라운드 패턴(6) 및 다수의 회로패턴(10)이 형성되도록 한다.That is, as shown in FIG. 2A, the photoresist layer 65 is formed to form a circuit pattern on the surface of the copper thin film 64, and the film 61 is formed so that the through hole 4 is closed. After the adhesion, the etching solution is applied to the surface of the photoresist layer 65 to form the ground pattern 6 and the plurality of circuit patterns 10.
또한, 상기와 같은 필름(61)의 접착 대신에 도2b에 도시된 바와 같이 상기 관통공(4)의 표면 및 그 외주연의 일정영역까지는 솔더 도금층(62)을 형성한 후 에칭 용액을 가함으로써, 그라운드 패턴(6) 및 회로패턴(10)이 형성되도록 할 수도 있다.In addition, instead of adhering the film 61 as described above, as shown in FIG. 2B, the solder plating layer 62 is formed on the surface of the through hole 4 and a predetermined region of the outer circumference thereof, and then an etching solution is added thereto. The ground pattern 6 and the circuit pattern 10 may be formed.
3. 커버코트(16) 형성 단계로서, 상기 필름(61) 및 포토레지스트층(65)을 제거한 후, 상기 회로패턴(10)중 본드핑거(11) 및 볼랜드(12), 그리고 상기 그라운드 패턴(6)을 제외한 영역에 커버코트(16)를 코팅한다. 물론, 상기 관통공(4)의 표면에 솔더 도금층(62)이 형성된 경우에는 그 솔더 도금층(62)을 제거한 후 커버코트(16)를 코팅한다.3. In the step of forming the cover coat 16, after removing the film 61 and the photoresist layer 65, the bond finger 11 and the ball land 12 of the circuit pattern 10, and the ground pattern ( The cover coat 16 is coated on the region except for 6). Of course, when the solder plating layer 62 is formed on the surface of the through hole 4, the cover coat 16 is coated after removing the solder plating layer 62.
4. 도금 단계로서, 상기 커버코트(16) 외측으로 노출된 회로패턴(10)중 본드핑거(11) 및 볼랜드(12), 그리고 그라운드 패턴(6)에 니켈/금 도금층(14)(8)을 형성한다.4. As the plating step, the nickel / gold plating layers 14 and 8 on the bond finger 11 and the borland 12 and the ground pattern 6 of the circuit patterns 10 exposed to the outside of the cover coat 16. To form.
그러나 이러한 종래의 섭스트레이트 제조 방법은 아래와 같은 문제가 있다.However, such a conventional substrate manufacturing method has the following problems.
첫째, 상기 그라운드 패턴 형성을 위해 수지층의 관통공 상,하면에 필름을 부착했을 경우, 그 얼라인먼트(Alignment)를 정확히 맞추기 어렵고, 또한 상기 관통공의 폭이 넓을 경우, 상기 필름의 두께가 얇아 에칭 공정중 쉽게 휘어지거나 파손되기 쉬운 단점이 있다. 즉, 상기와 같은 필름의 변형이나 파손은 곧 그라운드패턴의 불량으로 이어진다. 또한, 상기 필름의 안정성을 위해 상기 필름과 관통공 외주연 영역의 부착 면적 즉, 링폭(rw)이 커져야 하는 단점이 있다. 상기와 같이 링폭이 커질 경우에는, 상기 관통공 외주연의 그라운드 패턴이 불필요하게 커지게 되고, 따라서 다른 회로패턴의 설계에 제약을 주는 등 많은 부가적인 문제가 발생한다. 또한, 상기 필름의 성질로 인하여 상기 관통공의 폭을 일정 크기 이상으로 형성하는 것이 불가능하고, 이에 따라 상기 방법에 의해 제조된 섭스트레이트는 대형 크기의 반도체칩 수용에 한계가 있다.First, when the film is attached on the upper and lower surfaces of the resin layer to form the ground pattern, it is difficult to accurately align the alignment, and when the width of the through hole is wide, the thickness of the film is thin and etched. It is easy to bend or break during the process. That is, the deformation or breakage of the film as described above leads to the failure of the ground pattern. In addition, there is a disadvantage in that the adhesion area of the outer periphery area of the film and the through hole, that is, the ring width rw, must be increased for stability of the film. When the ring width is increased as described above, the ground pattern of the outer periphery of the through hole becomes unnecessarily large, and thus, there are many additional problems such as restricting the design of other circuit patterns. In addition, due to the properties of the film it is impossible to form the width of the through-hole more than a certain size, and thus the substrate produced by the method has a limit to accommodate a large size semiconductor chip.
둘째, 상기 그라운드 패턴 형성을 위해 관통공의 표면 및 그 외주연의 일정영역까지 솔더 도금층을 형성했을 경우, 그 회로패턴 및 그라운드 패턴 형성 후에 상기 솔더 도금층을 에칭 용액으로 제거해야 하는 부차적인 공정이 더 필요하다. 즉, 상기 그라운드 패턴의 두께를 적절히 낮추고, 또한 그 표면에 금 또는 니켈/금 도금층을 형성하기 위해 상기 솔더 도금층이 제거되어야 하는데, 상기 솔더 도금층은 일반적인 에칭용액으로는 잘 제거되지 않기 때문에 그 공정이 어렵고 또한 추가적인 비용이 발생한다.Second, when the solder plating layer is formed to a predetermined area of the surface of the through hole and its outer circumference to form the ground pattern, a secondary process of removing the solder plating layer with an etching solution after the circuit pattern and the ground pattern is further formed. need. That is, the solder plating layer should be removed in order to appropriately lower the thickness of the ground pattern and to form a gold or nickel / gold plating layer on the surface thereof, since the solder plating layer is not easily removed by a general etching solution. It is difficult and incurs additional costs.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 섭스트레이트의 관통공 폭에 제한받지 않고 그라운드 패턴을 용이하게 형성할 수 있고, 또한 추가적인 솔더 스트립 공정이 필요없는 반도체패키지용 섭스트레이트의 제조 방법을 제공하는데 있다.Therefore, the present invention has been made to solve the above-mentioned conventional problems, it is possible to easily form the ground pattern without being limited to the through-hole width of the substrate, and also for the semiconductor package not need additional solder strip process It is to provide a method for producing a straight.
도1a는 통상적인 캐비티 다운형(Cavity Down Type) 반도체패키지를 도시한 단면도이고, 도1b는 그 반도체패키지에 사용된 섭스트레이트를 도시한 평면도이다.FIG. 1A is a cross-sectional view showing a conventional cavity down type semiconductor package, and FIG. 1B is a plan view showing a substrate used in the semiconductor package.
도2a 및 도2b는 종래 반도체패키지용 섭스트레이트의 제조 방법중 일부를 도시한 설명도이다.2A and 2B are explanatory diagrams showing a part of a conventional method for manufacturing a substrate for a semiconductor package.
도3a 내지 도3h는 본 발명에 의한 반도체패키지용 섭스트레이트의 제조 방법을 도시한 설명도이다.3A to 3H are explanatory views showing a method for manufacturing a substrate for semiconductor package according to the present invention.
도4는 본 발명에 의한 섭스트레이트의 제조 방법이 적용된 또다른 섭스트레이트의 일례를 도시한 단면도이다.4 is a cross-sectional view showing an example of another substrates to which the method for producing substrates according to the present invention is applied.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
100; 반도체패키지101; 섭스트레이트100; Semiconductor package 101; Substrate
2; 수지층4; 관통공2; Resin layer 4; Through hole
6; 그라운드 패턴8,14; 도금층6; Ground patterns 8 and 14; Plating layer
10; 회로패턴11; 본드핑거10; Circuit pattern 11; Bondfinger
12; 볼랜드13; 도전성 비아12; Borland 13; Conductive via
16; 커버코트20; 반도체칩16; Cover coat 20; Semiconductor chip
30; 도전성와이어40; 봉지부30; Conductive wires 40; Encapsulation
50; 도전성볼61; 필름50; Conductive ball 61; film
62; 솔더 도금층64; 구리 박막62; Solder plating layer 64; Copper thin film
65; 포토레지스트층65; Photoresist layer
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 섭스트레이트의 제조 방법은 대략 평면의 상면 및 하면을 갖고, 중앙에는 일정폭의 관통공이 형성되어 있으며, 상기 관통공의 표면 및 상면과 하면에는 구리박막이 형성된 수지층을 제공하는 단계와; 상기 관통공 및 그 외주연의 일정영역을 제외한 구리박막의 표면에 포토레지스트층을 형성한 후, 상기 관통공의 표면 및 그 외주연의 일정영역에 금 또는 니켈/금 도금층을 형성하는 단계와; 상기 포토레지스트층을 제거한 후, 상기 관통공의 외주연인 구리박막의 표면에 일정 모양의 포토레지스트층을 형성한 후, 에칭용액을 가하여 일정형태의 그라운드 패턴 및 회로패턴을 형성하는 단계와; 상기 포토레지스트층을 제거한 후, 상기 회로패턴중 본드핑거 및 볼랜드, 그리고 상기 그라운드 패턴을 제외한 영역에 커버코트를 형성하는 단계와; 상기 커버코트 외측으로 노출된 회로패턴중 본드핑거 및 볼랜드에 금 또는 니켈/금 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a method for manufacturing a substrate for semiconductor packaging according to the present invention has a planar upper surface and a lower surface, and a through hole having a predetermined width is formed in the center thereof. Providing a resin layer having a copper thin film formed thereon; Forming a photoresist layer on the surface of the copper thin film except for the predetermined region of the through hole and the outer periphery thereof, and then forming a gold or nickel / gold plating layer on the surface of the through hole and the predetermined periphery of the outer periphery; Removing the photoresist layer, forming a photoresist layer having a predetermined shape on the surface of the copper thin film outer periphery of the through hole, and then applying an etching solution to form a ground pattern and a circuit pattern having a predetermined shape; Removing the photoresist layer, and then forming a cover coat in a region of the circuit pattern other than the bond finger and the borland and the ground pattern; And forming a gold or nickel / gold plated layer on the bond finger and the borland among the circuit patterns exposed to the outside of the cover coat.
여기서, 상기 에칭용액은 관통공 표면 및 그 외주연에 형성된 금 또는 니켈/금 도금층과 반응하지 않는 화학용액을 이용한다.Here, the etching solution is a chemical solution that does not react with the gold or nickel / gold plating layer formed on the surface of the through hole and its outer periphery.
상기와 같이 하여 본 발명에 의한 반도체패키지용 섭스트레이트의 제조 방법에 의하면, 섭스트레이트의 관통공에 미리 금 또는 니켈/금 도금층을 형성한 후, 나머지 후공정을 수행함으로써, 관통공의 폭에 제한받지 않고 그라운드 패턴을 용이하게 형성할 수 있으며, 또한 종래와 같은 솔더 스트립 공정이 불필요한 장점이 있다.As described above, according to the method for manufacturing a substrate for semiconductor package according to the present invention, after forming a gold or nickel / gold plated layer in the through-hole of the substrate in advance, the rest of the post-process is performed, thereby limiting the width of the through-hole. It is possible to easily form a ground pattern without receiving, and there is also an advantage that a conventional solder strip process is unnecessary.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
도3a 내지 도3h는 본 발명에 의한 반도체패키지용 섭스트레이트(101)의 제조 방법을 도시한 설명도이며, 이를 참조하여 본 발명에 의한 섭스트레이트(101)의 제조 방법을 순차적으로 설명한다.3A to 3H are explanatory views illustrating a method of manufacturing the substrate 101 for semiconductor package according to the present invention, and the method of manufacturing the substrate 101 according to the present invention will be described in detail with reference to this.
1. 수지층(2) 제공 단계로서, 대략 평면의 상면 및 하면을 갖고, 중앙에는 반도체칩이 위치될 정도의 폭(w)을 갖는 관통공(4)이 형성되어 있으며, 상기 관통공(4)의 표면 및 상면과 하면에는 구리박막(64)이 형성된 수지층(2)을 제공한다.(도3a 참조)1. In the step of providing the resin layer 2, a through hole 4 having an upper surface and a lower surface of a substantially flat surface and having a width w at which a semiconductor chip is positioned is formed in the center thereof. ), And the resin layer 2 in which the copper thin film 64 was formed is provided on the surface, upper surface, and lower surface.
여기서, 상기 수지층(2) 상면과 하면의 구리박막(64)은 도전성 비아(13)홀에 의해 상호 연결된 상태이다.Here, the upper and lower copper thin films 64 of the resin layer 2 are connected to each other by the conductive via 13 holes.
2. 금 도금층(8) 형성 단계로서, 상기 수지층(2)의 관통공(4) 및 그 외주연의 일정영역을 제외한 수지층(2)의 상,하면에 포토레지스트층(65)을 미리 형성한 후, 상기 관통공(4)의 표면 및 그 외주연의 일정영역까지 금 도금층(8)을 형성한다.(도3b 참조)2. As the gold plating layer 8 is formed, the photoresist layer 65 is preliminarily formed on the upper and lower surfaces of the resin layer 2 excluding the through hole 4 of the resin layer 2 and a predetermined region of the outer circumference thereof. After the formation, the gold plating layer 8 is formed to the surface of the through hole 4 and a predetermined region of the outer circumference thereof (see FIG. 3B).
여기서, 상기 도금층(8)은 니켈/금 도금층으로 형성할 수도 있으며, 상기 도금층(8)은 무전해 도금 및 전해 도금 방법을 병행하여 수행한다.Here, the plating layer 8 may be formed of a nickel / gold plating layer, and the plating layer 8 is performed in parallel with an electroless plating and an electrolytic plating method.
3. 그라운드 패턴(6) 및 회로패턴(10) 형성 단계로서, 상기 포토레지스트층(65)을 제거한 후, 상기 관통공(4)의 외주연인 수지층(2)의 상,하면 즉, 구리박막(64)의 표면에 회로패턴 모양의 포토레지스트층(65)을 형성하고, 이어서 염산, 황산 또는 질산과 같은 에칭 용액을 가하여 일정 형태의 그라운드 패턴(6) 및 회로패턴(10)을 형성한다.(도3c 내지 도3f 참조)3. In the step of forming the ground pattern 6 and the circuit pattern 10, after removing the photoresist layer 65, the upper and lower surfaces of the resin layer 2, which is the outer periphery of the through hole 4, that is, the copper thin film A photoresist layer 65 having a circuit pattern shape is formed on the surface of 64, and then an etching solution such as hydrochloric acid, sulfuric acid, or nitric acid is added to form a ground pattern 6 and a circuit pattern 10 of a certain form. (See Figures 3C-3F)
여기서, 상기 금 또는 니켈/금 도금층(8)은 그 이온화 경향이 작으므로 상기 에칭 용액과 반응하지 않으며, 따라서, 상기 에칭 용액은 상기 구리박막(64)과만 반응해서 다수의 회로패턴(10)을 형성하게 된다. 또한, 이때 상기 회로패턴(10)중 특정한 몇 개는 상기 그라운드 패턴(6)과 연결되도록 할 수도 있으며, 이는 상기 포토레지스트층(65)의 패턴으로 결정할 수 있다.Here, the gold or nickel / gold plating layer 8 does not react with the etching solution because of its small ionization tendency, and thus the etching solution reacts only with the copper thin film 64 to form a plurality of circuit patterns 10. To form. In this case, some of the circuit patterns 10 may be connected to the ground pattern 6, which may be determined as the pattern of the photoresist layer 65.
4. 커버코트(16) 형성 단계로서, 상기 포토레지스트층(65)을 제거한 후, 상기 회로패턴(10)중 본드핑거(11) 및 볼랜드(12), 그리고 상기 그라운드 패턴(6)을 제외한 영역에 절연성의 커버코트(16)를 형성한다.(도3g 참조)4. In the step of forming the cover coat 16, after removing the photoresist layer 65, the area of the circuit pattern 10 except for the bond finger 11, the ball land 12, and the ground pattern 6 Insulating cover coat 16 is formed in FIG.
5. 도금 단계로서, 상기 커버코트(16) 외측으로 노출된 회로패턴(10)중 본드핑거(11) 및 볼랜드(12)에 금 또는 니켈/금 도금층(14)을 형성함으로써, 반도체패키지 제조 공정중 도전성와이어 또는 도전성볼이 용이하게 본딩 및 융착되도록 한다.(도3h 참조)5. As a plating step, a semiconductor package manufacturing process by forming a gold or nickel / gold plating layer 14 in the bond finger 11 and the borland 12 of the circuit pattern 10 exposed to the outside of the cover coat 16, Among the conductive wires or conductive balls to be easily bonded and fused (see Figure 3h).
여기서, 상기 그라운드 패턴(6)의 표면에는 미리 금 또는 니켈/금 도금층(8)이 형성되어 있음으로써, 그 표면에 재차 금 또는 니켈/금 도금층(8)을 반드시 형성할 필요는 없다.Here, since the gold or nickel / gold plating layer 8 is formed on the surface of the ground pattern 6 in advance, it is not necessary to form the gold or nickel / gold plating layer 8 again on the surface.
도4는 본 발명에 의한 섭스트레이트(101)의 제조 방법이 적용된 다층 섭스트레이트의 일례를 도시한 단면도로서, 이는 섭스트레이트의 관통공(4)의 폭 w1,w2 및 w3을 서로 다르게 제조 한 후, 이를 접착수단(67)을 이용하여 상하로, 접착시킨형태이다. 물론, 각 섭스트레이트(s1,s2,s3)는 도전성 비아(도시되지 않음)에 의해 상호 연결되어 있다.Figure 4 is a cross-sectional view showing an example of a multi-layer substrate is applied to the manufacturing method of the substrate 101 according to the present invention, which is produced after the width w1, w2 and w3 of the through-hole 4 of the substrate is different from each other This is a form in which it is bonded up and down using the bonding means 67. Of course, each of the substrates s1, s2, s3 are interconnected by conductive vias (not shown).
상술한 방법에 의해 섭스트레이트(s1,s2,s3)의 관통공(4)의 폭 w1,w2 및 w3을 자유롭게 설계할 수 있으며, 따라서 캐비티 다운형 다층 섭스트레이트를 용이하게 구현할 수 있고, 이에 따라 고집적화되고 다기능화된 반도체칩(20)을 용이하게 수용할 수 있게 된다. 여기서, 도면 부호 6은 그라운드 패턴이며, 20은 반도체칩, 30은 도전성와이어이다.By the above-described method, the widths w1, w2, and w3 of the through holes 4 of the substrates s1, s2, s3 can be freely designed, and thus, the cavity-down multilayer multilayer can be easily implemented. Highly integrated and multifunctional semiconductor chip 20 can be easily accommodated. Here, 6 is a ground pattern, 20 is a semiconductor chip, 30 is a conductive wire.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체패키지용 섭스트레이트의 제조 방법에 의하면, 종래와 같이 필름을 이용하지 않고, 섭스트레이트의 관통공에 미리 금 또는 니켈/금 도금층을 형성한 후, 나머지 후공정을 수행함으로써, 관통공의 폭에 제한받지 않고, 정확한 규격의 그라운드 패턴을 용이하게 형성할 수 있는 효과가 있다.Therefore, according to the manufacturing method of the substrate for the semiconductor package according to the present invention, by using a film or a gold or nickel / gold plating layer in advance in the through hole of the substrate without using a film as in the prior art, by performing the remaining post-process There is an effect that can easily form a ground pattern of the correct standard, without being limited to the width of the through hole.
또한 섭스트레이트의 본드핑거 및 볼랜드에 도금층을 형성할 때 상기 그라운드 패턴에는 미리 도금층이 형성되어 있음으로써, 재차 도금할 필요가 없게 된다.In addition, when the plating layer is formed on the bond finger and the ball land of the substrate, the plating layer is formed on the ground pattern in advance, so that it is not necessary to plate again.
더불어, 종래와 같은 솔더 도금층을 사용하지 않음으로써, 솔더 스트립 공정과 같은 부차적인 공정이 전혀 필요없고, 따라서 공정이 단순화되는 효과가 있다.In addition, by not using a conventional solder plating layer, there is no need for a secondary process such as a solder strip process, and thus there is an effect of simplifying the process.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010045710A KR100708042B1 (en) | 2001-07-28 | 2001-07-28 | Manufacturing method of substrat for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010045710A KR100708042B1 (en) | 2001-07-28 | 2001-07-28 | Manufacturing method of substrat for semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030011158A true KR20030011158A (en) | 2003-02-07 |
| KR100708042B1 KR100708042B1 (en) | 2007-04-16 |
Family
ID=27717123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010045710A Expired - Lifetime KR100708042B1 (en) | 2001-07-28 | 2001-07-28 | Manufacturing method of substrat for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100708042B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210150676A (en) | 2020-06-04 | 2021-12-13 | 허승찬 | e-commerce method using the Internet |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3151264B2 (en) * | 1991-12-02 | 2001-04-03 | 日本ミクロン株式会社 | Method of manufacturing multilayer substrate for pin grid array |
| JPH10223800A (en) * | 1997-02-12 | 1998-08-21 | Shinko Electric Ind Co Ltd | Manufacture of semiconductor package |
| KR100509974B1 (en) * | 1998-07-20 | 2005-11-16 | 삼성전자주식회사 | Method for manufacturing PCB |
| JP2002525880A (en) * | 1998-09-18 | 2002-08-13 | バンティコ アクチエンゲゼルシャフト | Manufacturing method of etched circuit |
-
2001
- 2001-07-28 KR KR1020010045710A patent/KR100708042B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210150676A (en) | 2020-06-04 | 2021-12-13 | 허승찬 | e-commerce method using the Internet |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100708042B1 (en) | 2007-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101887874B (en) | Single-layer metal layer substrate structure, manufacturing method thereof, and package structure for application | |
| US8115104B2 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| KR100447313B1 (en) | Semiconductor device and process for manufacturing the same | |
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| US9287157B2 (en) | Semiconductor element for package miniaturization | |
| US6569712B2 (en) | Structure of a ball-grid array package substrate and processes for producing thereof | |
| US6700198B2 (en) | Resin for semiconductor wire | |
| KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
| KR20020065705A (en) | Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof | |
| KR100708042B1 (en) | Manufacturing method of substrat for semiconductor package | |
| US20230163074A1 (en) | Chip packaging structure and manufacturing method thereof | |
| US20080315417A1 (en) | Chip package | |
| TWI759095B (en) | Package structure and manufacturing method thereof | |
| US20070105270A1 (en) | Packaging methods | |
| JP3026126B2 (en) | Chip carrier by cutting | |
| KR100426493B1 (en) | Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same | |
| CN101740410B (en) | Manufacturing process of chip packaging structure | |
| KR19990002341A (en) | Printed circuit board for mixing heterogeneous chip parts and manufacturing method | |
| CN116153867A (en) | Chip package structure and manufacturing method thereof | |
| KR100708041B1 (en) | Semiconductor package and manufacturing method | |
| KR100355798B1 (en) | Printed circuit board for semiconductor package and its manufacturing method | |
| KR100501879B1 (en) | Substrate for semiconductor and its manufacturing method | |
| KR101690859B1 (en) | Manufacturing method of a semiconductor substrate and the package | |
| CN114864799A (en) | Packaging structure and method of making the same | |
| KR100900182B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010728 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20060119 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20010728 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070312 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070409 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070406 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20100408 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110407 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120406 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130408 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130408 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140408 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140408 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160406 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160406 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170407 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170407 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180404 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180404 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200407 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210406 Start annual number: 15 End annual number: 15 |
|
| PC1801 | Expiration of term |
Termination date: 20220128 Termination category: Expiration of duration |