[go: up one dir, main page]

KR20020094477A - 교환기에서 패킷을 재 전송하는 장치 및 방법 - Google Patents

교환기에서 패킷을 재 전송하는 장치 및 방법 Download PDF

Info

Publication number
KR20020094477A
KR20020094477A KR1020010032710A KR20010032710A KR20020094477A KR 20020094477 A KR20020094477 A KR 20020094477A KR 1020010032710 A KR1020010032710 A KR 1020010032710A KR 20010032710 A KR20010032710 A KR 20010032710A KR 20020094477 A KR20020094477 A KR 20020094477A
Authority
KR
South Korea
Prior art keywords
packet
out memory
transmitted
transmission
receiver
Prior art date
Application number
KR1020010032710A
Other languages
English (en)
Inventor
이준휘
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010032710A priority Critical patent/KR20020094477A/ko
Publication of KR20020094477A publication Critical patent/KR20020094477A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signalling, i.e. of overhead other than pilot signals
    • H04L5/0055—Physical resource allocation for ACK/NACK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

가. 발명이 속하는 기술분야
본 발명은 패킷교환기에 관한 것으로 특히, 패킷 송신 시 송신에 실패한 패킷을 재 전송하는 장치 및 방법에 관한 것이다.
나. 발명이 해결하고자 하는 기술적 과제
본 발명의 목적은 수신부에서 패킷 재전송을 요구했을 때 간단히 패킷을 재 전송할 수 있는 장치 및 방법을 제공함에 있다.
다. 발명의 해결방법의 요지
본 발명은 듀얼 선입선출(FIFO)메모리를 이용한다. 교환기는 전송하는 패킷을 저장하기 위한 기억장치로 두 개의 선입선출메모리를 구비한다. 상기 두 개의 선입선출메모리 중 첫 번째 선입선출메모리에는 전송되는 패킷들을 저장하고, 두 번째 선입선출메모리에는 상기 패킷들 중에서 현재 전송되는 패킷을 저장한다. 수신부로 패킷재전송이 필요하다는 신호가 오면 상기 두 번째 선입선출메모리에 저장되어 있는 패킷을 다시 전송한다.
라. 발명의 중요한 용도
패킷교환망에서 패킷 재전송을 간단히 하기 위해 사용될 수 있다.

Description

교환기에서 패킷을 재 전송하는 장치 및 방법{APPARATUS AND METHOD FOR PACKET RE-TRANSMISSION IN SWITCHING SYSTEM}
본 발명은 패킷교환기에 관한 것으로 특히, 패킷송신 시 송신에 실패한 패킷을 재 전송하는 장치 및 방법에 관한 것이다.
통상적으로 교환 통신망은 여러 개의 노드들의 모임으로 구성되며, 이 노드들의 상호 연결을 통해 데이터를 목적지 노드까지 전송하는 통신망이다. 상기 교환 통신망은 망 내부 링크간의 연결 방법, 전송되는 데이터의 단위에 따라 회선,메시지 및 패킷 방식으로 분류된다. 상기 교환 통신망 중에서 패킷 교환망이 데이터 통신에 가장 적합하므로, 널리 사용되고 있다. 상기 패킷이란 정보를 일정 크기로 분할하고, 상기 분할한 정보 각각에 송수신 주소를 부가하여 만든 데이터 블록이다. 발신자가 송신한 상기 패킷은 패킷 교환망 내의 각 경유 교환기에서 대기 및 전송(store and forward)이라는 기본 원리에 따라 최종 목적지까지 전달된다. 이 때 각 교환기들은 다음 교환기 또는 최종 목적지 교환기가 상기 발신자가 송신한 패킷을 정확히 수신할 때까지 기억장치에 상기 패킷을 일시 저장한다.
상기 발신자가 송신한 패킷이 다음 교환기 또는 최종 목적지 교환기로 제대로 전송되지 못한 경우, 상기 패킷을 송신한 교환기는 기억장치에 저장된 패킷들 중 상기 전송에 실패한 패킷을 찾아 재 전송해야 한다. 종래에는 상기 패킷을 저장하는 기억장치로 디피-램을 이용하였다.
도 1은 종래기술을 도시하는 도면이다.
상기 도 1의 송신부(100)는 교환기에서 패킷을 송신하는 부분이다.
디피-램(110)에는 송신될 패킷이 저장된다. 상기 송신될 패킷은 상기 송신부(100)로부터 입력된다(105). 패킷처리부(120)는 상기 디피-램(110)으로부터 패킷을 읽어들여(115) 수신부(130)로 전달한다(125). 수신부(130)는 패킷을 수신하는 부분이다.
패킷재전송 기능을 수행하기 위해서 송신부(100)는 송신하고자 하는 패킷을 디피-램(110)에 순서대로 저장한다. 패킷처리부(120)는 상기 디피-램(110)에 저장된 새로운 패킷이 있는가를 검출하기 위해 상기 디피-램(110)을 주기적으로 감시한다. 상기 패킷처리부(120)는 감시결과 상기 디피-램(110)에 새로운 패킷이 있으면 해당 패킷을 읽어들여서 수신부(130)로 송신한다. 상기 패킷처리부(120)는 디피-램(110)에서 상기 송신한 패킷의 주소(address)에 해당하는 메모리에 이미 송신한 OLD패킷임을 표시한다. 상기 패킷처리부(120)는 수신부(130)로부터 패킷을 잘 받았다는 ACK 신호가 오게 되면 상기 디피-램(110)의 해당 OLD 패킷에 ACK 표시를 한다. 만일, 상기 수신부(130)로부터 받은 신호가 패킷이 유실되었다는 NACK 신호라면 상기 패킷처리부(120)는 상기 디피-램(130)의 해당하는 주소(address)를 찾아가 패킷을 재전송한다.
상기와 같이 디피-램(110)을 이용하는 패킷 재전송 방법은 다음과 같은 문제점을 갖는다. 상기 디피-램(110)에 저장되어 있는 패킷에 대해 보낸 순서를 알고 있어야 한다. 또 상기 디피-램(110)에 저장되어 있는 패킷을 송신한 후 상기 패킷의 수신 여부를 일일이 확인해서 상기 디피-램(110)의 상기 패킷이 저장된 주소(address)에 해당하는 메모리에 표시를 해 두어야 한다. 또한 해당 주소(address)의 패킷을 재전송한 후 신규패킷이 어느 번지에 해당하는 지를 알려면 일일이 주소(address)를 증가시켜 가면서 신규패킷인지의 여부를 확인해야 하다.
따라서 본 발명의 목적은 수신부에서 패킷 재전송을 요구했을 때 간단히 패킷을 재전송할 수 있는 장치 및 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은; 송신부로부터 전달받은 전송패킷을 저장하는 제 1 선입선출메모리와, 상기 제 1 선입선출메모리에 저장되는 전송패킷들 중 현재 전송패킷을 저장하는 하나의 패킷을 저장할 수 있는 크기를 가지는 제 1 선입선출메모리와, 상기 제 1 선입선출메모리로부터 현재 전송패킷을 입력받아 수신부로 전달하고, 상기 수신부로부터응답신호를 받아 상기 전송패킷이 성공적으로 전송되었는지를 판단하고, 상기 판단결과 상기 전송패킷의 전송이 실패했다면 상기 제 2 선입선출메모리에 저장되어 있는 현재 전송패킷을 재 전송하도록 하는 패킷처리부를 포함한다.
도 1은 종래기술의 도면으로 디피-램을 이용한 패킷 재전송을 도시하는 도면
도 2는 본 발명의 도면으로 듀얼 선입선출메모리를 이용한 패킷 재전송을 도시하는 도면
도 3은 상기 도 2에 도시된 장치를 이용하는 본 발명의 일 실시 예에서의 신호흐름을 도시하는 도면
이하 본 발명의 바람직한 일 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
도 2는 본 발명의 도면으로 듀얼 선입선출메모리를 이용한 패킷 재전송을 도시하는 도면이다.
상기 도 2에서 송신부(100)는 송신해야 할 패킷이 있을 때 상기 패킷을 선입선출메모리 A(210)에 송신한다. 선입선출메모리 A(210)는 상기 송신부(100)로부터 수신한 패킷을 수신한 순서대로 저장하고, 송신할 패킷이 있음을 패킷처리부(120)에 알려줄 EMPTY FLAG(203)를 설정한다. 상기 선입선출메모리 A(210)는 상기 송신부(100)로부터 수신한 패킷을 패킷처리부(120)와 선입선출메모리 B(220) 양쪽으로 송신한다. 상기 선입선출메모리 A(210)는 패킷처리 용량에 맞게 N개의 메모리 크기를 갖는다. 선입선출메모리 B(220)는 상기 선입선출메모리 A(210)로부터 수신한 패킷을 저장하고, 패킷처리부(120)에 재전송할 패킷이 있음을 알려주는 EMPTY FLAG를 설정한다. 상기 선입선출메모리 B(220)는 상기 선입선출메모리 A(210)로부터 수신한 패킷을 패킷처리부(120)로 송신한다. 상기 선입선출메모리 B(220)는 한 개의 패킷만을 저장하므로 메모리 크기가 작아도 된다.
패킷처리부(120)는 선입선출메모리 A(210)로부터 수신한 EMPTY FLAG를 참조하여 송신 패킷이 있으면 선입선출메모리 A(210)로부터 패킷을 읽어들인 후 수신부(130)로 송신한다. 수신부(130)는 패킷헤더를 검사하여 패킷을 제대로 송신했는지의 여부를 판단하고 그 판단결과를 패킷처리부(120)로 알려준다.
도 3은 본 발명을 실시함에 있어서 상기 도 2에 도시된 구성요소들 사이에서 이루어지는 신호의 흐름을 도시하는 도면이다.
상기 도면들을 참조하여 본 발명의 동작을 상세히 설명한다.
송신할 패킷(예를 들어 '패킷 1'이라 한다)이 발생하면 201단계에서 송신부(100)는 선입선출메모리 A(210)로 상기 패킷을 차례로 송신한다. 상기 패킷을 수신한 선입선출메모리 A(210)는 203단계에서 송신할 패킷이 있음을 알리기 위해 EMPTY FLAG를 '1'로 설정하여 패킷처리부(120)로 송신한다. 상기 EMPTY FLAG를 수신하여 패킷이 있음을 감지한 패킷처리부(120)는 205단계에서 상기 패킷을 읽겠다는 READ ENABLE 신호를 선입선출메모리 A(210)로 송신한다. 또 207단계에서 패킷처리부(120)는 선입선출메모리 B(220)로 쓰기 가능 신호를 송신한다. 상기 패킷처리부(120)로부터 READ ENABLE 신호를 수신한 선입선출메모리 A(210)는 209단계에서 패킷처리부(120)와 선입선출메모리 B(220) 양쪽으로 패킷 1을 송신한다. 상기 선입선출메모리 A(210)로부터 상기 패킷 1을 수신한 선입선출메모리 B(220)는 211단계에서 EMPTY FLAG를 1로 설정하여 패킷처리부(120)로 송신한다. 한편, 선입선출메모리 A(210)로부터 패킷 1을 수신한 패킷처리부(120)는 213단계에서 상기 패킷 1을 수신부(130)로 송신한다. 수신부(130)는 상기 수신한 패킷 1의 헤더를 판독하여 상기 패킷 1이 유효한 패킷인지를 판단하고 그 판단결과 상기 패킷 1이 유효한 패킷이면 213단계에서 ACK 신호를 패킷처리부(120)로 송신한다. 수신부(220)로부터 ACK 신호를 수신한 패킷처리부(120)는 231단계에서 선입선출메모리 B(220)로 저장하고 있는 패킷 1을 소거하라는 선입선출메모리 CLEAR 신호를 송신한다.
한편, 수신부(130)가 상기 수신한 패킷 1의 헤더를 판독하여 상기 패킷 1이 유효한 패킷인지를 판단한 결과 상기 패킷 1이 유효한 패킷이면 상기 수신부(130)는 217단계에서 NACK 신호를 패킷처리부(120)로 송신한다. 수신부(220)로부터 수신한 신호가 NACK 신호인 경우 패킷처리부(120)는 219단계에서 저장되어 있는 패킷 1을 읽겠다는 신호인 READ ENABLE 신호를 선입선출메모리 B(220)로 송신한다. 상기 READ ENABLE 신호를 수신한 선입선출메모리 B(220)는 221단계에서 패킷 1을 패킷처리부(120)로 송신한다. 223단계에서 패킷처리부(120)는 상기 선입선출메모리 B(220)로부터 수신한 패킷 1을 수신부(130)로 송신한다. 수신부(130)는 상기 패킷 1의 헤더를 판독하여 유효한 패킷이면 225단계에서 ACK 신호를 패킷처리부(120)로송신한다. 물론 상기 패킷 1이 유효한 패킷이 아닌 경우 패킷처리부(120)로 NACK 신호를 송신하여 패킷 1을 재전송 받는 과정을 반복한다.
수신부(130)로부터 ACK 신호를 받은 패킷처리부(120)는 선입선출메모리 CLEAR 신호를 선입선출메모리 B(220)로 송신하는 231단계를 수행한다. 상기 231단계에서 선입선출메모리 B(220)에 저장된 패킷 1을 소거시킨 패킷처리부(120)는 다시 선입선출메모리 A(210)가 송신하는 EMPTY FLAG 신호를 참조하여 상기 EMPTY FLAG 신호가 송신패킷이 없음을 나타낼 때까지 상기 201단계 내지 231단계까지의 과정들을 반복한다.
상기와 같이 듀얼 선입선출메모리를 이용하여 패킷 재전송을 수행하는 본 발명을 실시함으로써 다음과 같은 효과를 얻을 수 있다.
패킷이 유실되었을 때 간단히 제어할 수 있다.
패킷의 재전송에 따른 부하를 극소화시킬 수 있다.
제어방법이 간단하여 하드웨어적인 구현이 쉽다.

Claims (2)

  1. 교환기에서 전송에 실패한 패킷을 재 전송하는 장치에 있어서,
    송신부로부터 전달받은 전송패킷을 저장하는 제 1 선입선출메모리와,
    상기 제 1 선입선출메모리에 저장되는 전송패킷들 중 현재 전송패킷을 저장하는 하나의 패킷을 저장할 수 있는 크기를 가지는 제 1 선입선출메모리와,
    상기 제 1 선입선출메모리로부터 현재 전송패킷을 입력받아 수신부로 전달하고, 상기 수신부로부터 응답신호를 받아 상기 전송패킷이 성공적으로 전송되었는지를 판단하고, 상기 판단결과 상기 전송패킷의 전송이 실패했다면 상기 제 2 선입선출메모리에 저장되어 있는 현재 전송패킷을 재 전송하도록 하는 패킷처리부를 포함함을 특징으로 하는 패킷재전송 장치.
  2. 교환기에서 전송에 실패한 패킷을 재 전송하는 방법에 있어서,
    전송패킷을 제 1 선입선출메모리에 저장하는 제 1과정과,
    상기 제 1 선입선출메모리가 상기 전송패킷을 패킷처리부와 제 2 선입선출메모리로 출력하는 제 2과정과,
    상기 패킷처리부가 상기 전송패킷을 수신부로 출력하는 제 3과정과,
    상기 수신부가 상기 전송패킷에 대한 응답신호를 상기 패킷처리부로 출력하는 제 4과정과,
    상기 패킷처리부가 상기 응답신호로부터 상기 전송패킷의 전송이 성공하였는지 실패하였는지를 판단하는 제 5과정과,
    상기 전송패킷의 전송실패 시 상기 패킷처리부가 상기 제 2 선입선출메모리로 상기 제 1 선입선출메모리로부터 출력 받은 전송패킷을 재 전송하도록 하는 명령을 출력하는 제 6과정으로 이루어짐을 특징으로 하는 방법.
KR1020010032710A 2001-06-12 2001-06-12 교환기에서 패킷을 재 전송하는 장치 및 방법 KR20020094477A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010032710A KR20020094477A (ko) 2001-06-12 2001-06-12 교환기에서 패킷을 재 전송하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010032710A KR20020094477A (ko) 2001-06-12 2001-06-12 교환기에서 패킷을 재 전송하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20020094477A true KR20020094477A (ko) 2002-12-18

Family

ID=27708664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010032710A KR20020094477A (ko) 2001-06-12 2001-06-12 교환기에서 패킷을 재 전송하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20020094477A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490152A (en) * 1994-08-04 1996-02-06 International Business Machines Corporation Shortened timeout period during frame retry in a communication link
KR20000039401A (ko) * 1998-12-12 2000-07-05 이계철 동영상 부호화 시스템의 영상 데이터 재전송 장치 및 그 방법
KR20000074179A (ko) * 1999-05-10 2000-12-05 윤종용 이동 통신시스템에서 라디오링크프로토콜에 따른 데이터 송수신장치 및 방법
JP2001119437A (ja) * 1998-11-30 2001-04-27 Matsushita Electric Ind Co Ltd データ伝送方法，データ送信装置，データ受信装置，及びパケットデータ構造
KR20010087866A (ko) * 2000-03-09 2001-09-26 서평원 오류발생 패킷 데이터의 재전송 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490152A (en) * 1994-08-04 1996-02-06 International Business Machines Corporation Shortened timeout period during frame retry in a communication link
JP2001119437A (ja) * 1998-11-30 2001-04-27 Matsushita Electric Ind Co Ltd データ伝送方法，データ送信装置，データ受信装置，及びパケットデータ構造
KR20000039401A (ko) * 1998-12-12 2000-07-05 이계철 동영상 부호화 시스템의 영상 데이터 재전송 장치 및 그 방법
KR20000074179A (ko) * 1999-05-10 2000-12-05 윤종용 이동 통신시스템에서 라디오링크프로토콜에 따른 데이터 송수신장치 및 방법
KR20010087866A (ko) * 2000-03-09 2001-09-26 서평원 오류발생 패킷 데이터의 재전송 장치 및 방법

Similar Documents

Publication Publication Date Title
EP0823165B1 (en) Asynchronous packet switching
US6393023B1 (en) System and method for acknowledging receipt of messages within a packet based communication network
US5301186A (en) High speed transmission line interface
US5777987A (en) Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver
US9178665B2 (en) Communication apparatus, communication system, absent packet detecting method and absent packet detecting program
US6952419B1 (en) High performance transmission link and interconnect
WO2011046056A1 (ja) パケット通信の伝送制御方法及びパケット通信システム
KR101283482B1 (ko) Ｐｃｉ 익스프레스 프로토콜 처리 장치
JP2002217988A (ja) データ配信管理装置およびデータ配信管理方法
US7349978B2 (en) Spurious timeout detection in TCP based networks
JPH0419731B2 (ko)
JP2000151623A (ja) パケット通信システム
CN109039552A (zh) 一种数据恢复方法及装置
US7653060B2 (en) System and method for implementing ASI over long distances
JP2778373B2 (ja) 再送機能付きバッファ装置
KR20020094477A (ko) 교환기에서 패킷을 재 전송하는 장치 및 방법
JP4057486B2 (ja) Ｌａｎ伝送装置
KR20010063821A (ko) 통신 시스템에서 패킷 유실 검출 장치 및 방법
JP2000059347A (ja) 無線通信方法および装置
KR100630038B1 (ko) 이동통신시스템에서 연속되는 단문메세지를 동시에전송하는 방법
JPS61100043A (ja) 同報通信用送信装置
JPS61187445A (ja) パケツト再送制御方式
JP2006148784A (ja) 通信方法、及び通信装置
WO2023241770A1 (en) Efficient rerouting of a selective-repeat connection
KR20010094288A (ko) 인터 프로세서 통신장치의 메시지 송수신방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010612

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060612

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010612

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070530

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20071115

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20070530

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I