[go: up one dir, main page]

KR20020049057A - 개선된 전도성 폴리머 장치 및 그 제조 방법 - Google Patents

개선된 전도성 폴리머 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020049057A
KR20020049057A KR1020027006470A KR20027006470A KR20020049057A KR 20020049057 A KR20020049057 A KR 20020049057A KR 1020027006470 A KR1020027006470 A KR 1020027006470A KR 20027006470 A KR20027006470 A KR 20027006470A KR 20020049057 A KR20020049057 A KR 20020049057A
Authority
KR
South Korea
Prior art keywords
metal
array
layer
metal layer
conductive polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020027006470A
Other languages
English (en)
Inventor
리웬베엔
양쿤밍
Original Assignee
추후보정
보우린스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후보정, 보우린스, 인크. filed Critical 추후보정
Publication of KR20020049057A publication Critical patent/KR20020049057A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Laminated Bodies (AREA)

Abstract

제1 단자와 제2 단자 사이에서 병렬로 연결된 제1 및 제2 전도성 폴리머층을 포함하는 전자 장치의 제조 방법은, (1) (a) 제1 및 제2 금속 포일층 사이에 개재된 제1 전도성 폴리머층을 포함하는 제1의 적층된 하위 구조와, (b) 제3 및 제4 금속 포일층 사이에 개재된 제2 전도성 폴리머층을 포함하는 제2의 적층된 하위 구조를 마련하는 공정과, (2) 상기 제2 금속층과 제3 금속층의 선택된 구역을 고립시켜 내부 금속 스트립의 제1 내부 어레이 및 제2 내부 어레이를 각각 형성하는 공정과, (3) 상기 제2 및 제3 금속층 사이에서 섬유 강화 에폭시 수지층으로 상기 제1 및 제2의 적층된 하위 구조를 서로 결합하여 단일의 적층 구조를 형성하는 공정과, (4) 상기 제1 금속층과 제4 금속층의 선택된 구역을 고립시켜 외부 금속 스트립의 제1 외부 어레이 및 제2 외부 어레이를 각각 형성하는 공정과, (5) 상기 외부 금속 스트립의 외부 표면 상에 절연 구역을 형성하는 공정과, (6) 상기 제1 내부 어레이 내의 내부 금속 스트립 중 하나를 상기 제2 외부 어레이 내의 외부 금속 스트립 중 하나에 각각 전기 접속시키는 복수 개의 제1 단자와, 상기 제1 외부 어레이 내의 외부 금속 스트립 중 하나를 상기 제2 내부 어레이 내의 내부 금속 스트립 중 하나에 각각 전기 접속시키는 복수 개의 제2 단자를 형성하는 공정과, (7) 상기 적층 구조를, 제1 단자와 제2 단자 사이에서 병렬로 연결된 2개의 전도성 폴리머층을 각각 구비한 복수 개의 장치로 싱귤레이팅하는 공정을 포함한다.

Description

개선된 전도성 폴리머 장치 및 그 제조 방법 {IMPROVED CONDUCTIVE POLYMER DEVICE AND METHOD OF MANUFACTURING SAME}
전도성 폴리머로 제조된 소자를 포함하는 전자 장치는 큰 인기가 있어 다양한 용도로 사용되고 있다. 그러한 전자 장치는 저항의 정온도 계수를 갖는 폴리머 재료가 이용되는, 예를 들면 과전류 검출 및 자동 조정 히터 용도를 비롯한 폭넓은 용례를 확보하였다. 정온도 계수(PTC) 폴리머 재료와, 그러한 재료를 포함하는 장치의 예가 이하의 미국 특허에 개시되어 있다.
3,823,217 - 캄페
4,237,441 - 판 코니넌부르크
4,238,812 - 미들먼 등
4,317,027 - 미들먼 등
4,329,726 - 미들먼 등
4,413,301 - 미들먼 등
4,426,633 - 테일러
4,445,026 - 워커
4,481,498 - 맥태비쉬 등
4,545,926 - 푸츠 주니어 등
4,639,818 - 췌리언
4,647,894 - 라텔
4,647,896 - 라텔
4,685,025 - 칼로망고
4,774,024 - 디프 등
4,732,701 - 니시이 등
4,769,901 - 나가호리
4,787,135 - 나가호리
4,800,253 - 클라이너 등
4,849,133 - 요시다 등
4,876,439 - 나가호리
4,884,163 - 디프 등
4,907,340 - 팡 등
4,951,382 - 제이콥 등
4,951,384 - 제이콥 등
4,955,267 - 제이콥 등
4,980,541 - 쉐이프 등
5,049,850 - 에반스
5,140,297 - 제이콥 등
5,171,774 - 우에노 등
5,174,924 - 야마다 등
5,178,797 - 에반스
5,181,006 - 쉐이프 등
5,190,697 - 오키타 등
5,195,013 - 제이콥 등
5,227,946 - 제이콥 등
5,251,741 - 스가야
5,250,228 - 베그리 등
5,280,263 - 스가야
5,358,793 - 하나다 등
전도성 폴리머 PTC 장치의 한 가지 공통된 제조 형태는 적층 구조라고 할 수 있는 형태이다. 적층 구조의 전도성 폴리머 PTC 장치는, 고전도성의 얇은 금속 포일인 것이 바람직한 한 쌍의 금속 전극 사이에 개재된 전도성 폴리머 재료의 단일층을 포함하는 것이 전형적이다. 예컨대, 테일러의 미국 특허 제4,426,633호, 챤 등의 제5,089,801호, 플라스코의 제4,937,551호, 나가호리의 제4,787,135호, 맥과이어 등의 제5,669,607호, 호기 등의 제5,802,709호와, 국제 특허 공보 WO97/06660호 및 WO98/12715호를 참조하기 바란다.
이 기술에서의 비교적 최근의 진보로는 다층 적층 구조의 장치가 있는데, 이 장치에서는 전도성 폴리머 재료의 2개 이상의 층이 교대로 배치된 금속 전극층(금속 포일인 것인 전형적임)에 의해 분리되어 있으며, 가장 바깥의 층도 마찬가지로 금속 전극이다. 그 결과, 2개 이상의 병렬 연결된 전도성 폴리머 PTC 장치를 단일 패키지로 포함하는 장치가 된다. 이 다층 구조의 장치가 단일층 구조의 장치에 비해 갖는 잇점은, 회로판 상에서 장치가 차지하는 표면적["풋프린트(footprint)"]이 더 작고 전류 운반 용량이 더 크다는 점이다.
회로판 상에서 부품의 집적도를 높이려는 요구에 부응하여, 당업계에서는 공간 절약 대책으로서 표면 마운팅 부품의 사용을 늘리는 추세이다. 지금까지 이용 가능한 표면 마운팅 전도성 폴리머 PTC 장치는, 일반적으로 대략 9.5 mm x 6.7 mm인 넓은 풋프린트의 패키지에 대해 대략 2.5 amp 미만의 유지 전류(hold current)로 제한되었던 것이 일반적이다. 최근에, 풋프린트가 대략 4.7 mm x 3.4 mm이고 유지 전류가 대략 1.1 amp인 장치가 이용 가능하게 되었다. 그러나, 이러한 풋프린트는 현재의 표면 마운팅 기술(SMT) 표준에 대해서는 여전히 비교적 큰 것으로 간주된다.
매우 작은 SMT 전도성 폴리머 PTC 장치의 설계에 있어서 주된 제한 요소는, 제한된 표면적과, 폴리머 재료에 전도성 충전제(카본 블랙인 것이 전형적임)를 채움으로써 얻을 수 있는 저항률에 있어서의 하한이다. 체적 저항률이 대략 0.2ohm-cm 미만인 유용한 장치의 제조는 실현되지 않았다. 첫째로, 그러한 낮은 체적 저항률을 취급하는 경우에는 제조 공정에 내재된 어려움이 있다. 둘째로, 그렇게 체적 저항률이 낮은 장치는 큰 PTC 효과를 발휘하지 않으므로 회로 보호 장치로서 그다지 유용하지 않다.
전도성 폴리머 PTC 장치의 정상 상태 열전달 방정식은 다음과 같이 주어진다.
여기서, I는 장치를 통과하는 정상 상태 전류이고, R(f(Td))는 장치의 온도 및 특징적인 "저항/온도 함수" 또는 "R/T 곡선"의 함수로서의 장치의 저항이며, U는 장치의 유효 열전달 계수이고, Td는 장치의 온도이며, Ta는 주위 온도이다.
그러한 장치의 "유지 전류"는 장치를 낮은 저항 상태로부터 높은 저항 상태로 전이시키는 데에 필요한 I 값으로 정의될 수 있다. 주어진 장치에서, U 값이 고정된 경우, 유지 전류를 증가시킬 수 있는 유일한 방법은 R 값을 감소시키는 것이다.
임의의 저항 장치의 저항에 대한 지배 방정식은 다음과 같다.
여기서, ρ는 ohm-cm로 나타낸 저항 재료의 체적 저항률이고, L은 cm로 나타낸 장치를 통과하는 전류 흐름 경로의 길이이며, A는 cm2로 나타낸 전류 경로의 유효 횡단면적이다.
따라서, R 값은 장치의 체적 저항률 ρ를 감소시키거나 횡단면적 A를 증가시킴으로써 감소시킬 수 있다.
체적 저항률 ρ의 값은 폴리머에 채워지는 전도성 충전제의 비율을 증가시킴으로써 감소시킬 수 있다. 그러나, 이를 실행함에 있어서의 실제적인 제한은 전술한 바와 같다.
저항값 R을 감소시키기 위한 보다 실제적인 접근은 장치의 횡단면적 A를 증가시키는 것이다. 실시가 비교적 쉽다(공정의 관점과, 유용한 PTC 특성의 장치를 제조한다는 관점 모두로부터)는 것 외에도, 이 방법에는 추가의 잇점이 있다. 일반적으로, 장치의 면적이 증가하면 열전달 계수값도 증가하여 유지 전류값이 더욱 증가한다.
그러나, SMT 용도에서는 장치의 유효 표면적 또는 풋프린트를 최소화해야 한다. 이는 장치에서 PTC 소자의 유효 횡단면적에 심각한 제약을 준다. 따라서, 임의의 주어진 풋프린트를 갖는 장치에 있어서, 달성 가능한 최대 유지 전류값에는 내재적인 한계가 있다. 다른 관점에서 보면, 풋프린트를 감소시키는 것은 유지 전류값을 감소시킴으로써만 실제적으로 달성할 수 있다.
따라서, 비교적 높은 유지 전류를 달성하면서도 풋프린트가 매우 작은 SMT 전도성 폴리머 PTC 장치에 대한 오랜 요구가 있어 왔다. 본 출원인의 공동 계류중인 제09/035,196호 출원(이 출원의 내용을 본 명세서에 참고로 인용함)에는, 상기 기준을 충족시키는 다층 SMT 전도성 폴리머 PTC 장치 및 그 제조 방법이 개시되어 있다. 그럼에도 불구하고, 그러한 장치의 더 효율적이고 경제적인 제조 방법이 추구되어 왔다. 또한, 주어진 풋프린트에 있어서의 더 높은 유지 전류에 대한 요구는 계속된다.
본 발명은 일반적으로 전도성 폴리머 정온도 계수(PTC) 장치 분야에 관한 것이다. 보다 구체적으로, 본 발명은 전도성 폴리머 PTC 재료의 층이 둘 이상이고, 표면 마운팅 설비에 맞도록 특별히 구성된 층형 구조의 전도성 폴리머 PTC 장치에 관한 것이다.
도 1은 본 발명의 바람직한 제1 실시 형태에 따른 전도성 폴리머 PTC 장치의 제조 방법의 제1 공정을 도시한, 제1 및 제2의 적층된 하위 구조와 프리프레그층의 횡단면도.
도 2는 도 1의 제1의 (상부) 적층된 하위 구조의 바닥 부분의 평면도와, 도 1의 제2의 (하부의) 적층된 하위 구조의 상단부의 평면도를 포함하는 도면.
도 3은 제2 및 제3 금속층의 선택된 구역을 고립시켜 내부 금속 스트립의 제1 및 제2 내부 어레이를 각각 형성하는 공정을 실시한 후의, 도 1과 유사한 횡단면도.
도 4는 하위 구조 및 중간 프리프레그층의 적층 후에 형성된 적층 구조를 도시한, 도 3과 유사한 횡단면도.
도 5는 제2 및 제3 금속층 내의 에칭된 고립 간극을 은선 윤곽으로 나타낸, 적층 구조에 복수 개의 슬롯을 형성하는 공정을 실시한 후의 도 4의 적층 구조의 평면도.
도 6은 제1 및 제4 금속층의 선택된 구역을 고립시켜, 외부 금속 스트립의 제1 및 제2 외부 어레이와 좁은 외부 금속 밴드를 각각 형성하는 공정을 완료한 후의 적층 구조의 평면도.
도 7은 도 6의 7-7선을 따라 취한 횡단면도.
도 8은 적층 구조의 외부 표면 상에 절연층을 형성하는 공정을 실시한 후의 적층 구조의 부분 평면도.
도 9는 도 8의 9-9선을 따라 취한 횡단면도.
도 10은 적층 구조의 노출된 외부 표면과 슬롯의 측벽을 금속 도금하는 공정을 실시한 후의 도 9와 유사한 횡단면도.
도 11은 적층 구조의 도금된 부분 위에 땜납 도금하는 공정을 실시한 후의 도 10과 유사한 횡단면도.
도 12는 적층 구조를 복수 개의 개별적인 전도성 폴리머 장치로 싱귤레이팅하는 공정을 보여주는 적층 구조의 부분 평면도.
도 13은 적층 구조로부터의 싱귤레이팅 공정 후의, 도 1 내지 도 12에 도시된 방법으로 제조될 수 있는 완성된 전도성 폴리머 장치의 사시도.
개략적으로, 본 발명은 회로판의 풋프린트를 매우 작게 유지하면서도 유지 전류가 비교적 높은 전도성 폴리머 PTC 장치에 관한 것이다. 이 결과는 주어진 회로판의 풋프린트에 대해 전류 흐름 경로의 유효 횡단면적(A)을 증가시킨 다층 구조에 의해 달성된다. 실제로, 본 발명의 다층 구조는 병렬로 전기 접속된 2개 이상의 PTC 장치를 풋프린트가 작은 단일의 표면 마운팅 패키지로 제공한다.
한 가지 태양에 따르면, 본 발명은 전도성 폴리머 PTC 장치에 관계되며, 이 장치는, 바람직한 실시 형태에 있어서, 한 쌍의 금속 포일층 사이에 적층된 전도성 폴리머 PTC층을 각각 포함하는 2개의 적층된 하위 구조를 포함하고, 이들 2개의 적층된 하위 구조는 섬유 유리 강화 에폭시["프리프레그(prepreg)"]층에 의해 서로 결합된다. 2개의 적층된 하위 구조는 각각 단일의 전도성 폴리머 PTC 장치를 구성하며, 포일층이 장치용 전극을 형성한다. 프리프레그층은 2개의 장치를 서로로부터 절연시키면서 서로 결합시킨다. 전극들은 금속 도금 단말 소자에 의해 연결되어, 서로 병렬 연결된 2개의 단일층 전도성 폴리머 PTC 장치를 포함하는 이중층 전도성 폴리머 PTC 장치를 형성한다. 바람직한 실시 형태의 경우, 상기 단말 소자는표면 마운팅 단말 소자로서 구성된다.
구체적으로, 금속층 중 2개는 제1 외부 전극 및 제2 외부 전극을 각각 형성하고, 다른 2개의 금속층은 프리프레그 결합층에 의해 물리적 및 전기적으로 분리된 제1 내부 전극 및 제2 내부 전극을 형성한다. 제1 전도성 폴리머 PTC 소자는 제1 외부 전극과 제1 내부 전극 사이에 위치하고, 제2 전도성 폴리머 PTC 소자는 제2 내부 전극과 제2 외부 전극 사이에 위치한다. 제1 및 제2 단말 소자는 2개의 전도성 폴리머층 모두와 물리적으로 접촉하도록 형성된다. 전극들은 서로 엇갈려 있어, 제1 외부 전극과 제2 내부 전극이 제1 단말 소자와 전기적으로 접촉하고, 제1 내부 전극과 제2 외부 전극이 제2 단말 소자와 전기적으로 접촉하게 한다. 단말 소자 중 하나는 입력 단자의 역할을 하고, 나머지 하나는 출력 단자의 역할을 한다.
그러한 실시 형태에서, 만약 제1 단말 소자가 입력 단자이고 제2 단말 소자가 출력 단자이면, 제1 전도성 폴리머 PTC 소자로의 전류 입력은 제1 외부 전극을 통해 이루어지고, 제2 전도성 폴리머 PTC 소자로의 전류 입력은 제2 내부 전극을 통해 이루어진다. 제1 전도성 폴리머 PTC 소자로부터의 출력은 제1 내부 전극을 통해 이루어지고, 제2 전도성 폴리머 PTC 소자로부터의 출력은 제2 외부 전극을 통해 이루어진다.
따라서, 결과적인 장치는, 사실상 병렬로 연결된 2개의 PTC 장치이다. 이 구조는 풋프린트의 증가 없이 단일층 장치에 비해 전류 흐름 경로에 대한 유효 횡단면적이 크게 증가한다는 잇점을 제공한다. 따라서, 주어진 풋프린트에 대해 더큰 유지 전류를 얻을 수 있다.
또 하나의 태양에 따르면, 본 발명은 전술한 장치의 제조 방법을 제공한다. 이 방법은, (1) (a) 제1 금속 포일층과 제2 금속 포일층 사이에 개재된 제1 전도성 폴리머 PTC층을 포함하는 제1의 적층된 하위 구조와, (b) 제3 금속 포일층과 제4 금속 포일층 사이에 개재된 제2 전도성 폴리머 PTC층을 포함하는 제2의 적층된 하위 구조를 마련하는 공정과, (2) 제2 금속층과 제3 금속층의 선택된 구역을 고립시켜 내부 금속 스트립의 제1 내부 어레이 및 제2 내부 어레이를 각각 형성하는 공정과, (3) 제1의 적층된 하위 구조와 제2의 적층된 하위 구조를 제2 포일층과 제3 포일층 사이에서 프리프레그층으로 서로 결합시켜, 제1 포일층과 제2 포일층 사이에 개재된 제1 전도성 폴리머 PTC층과, 제2 포일층과 제3 포일층 사이에 개재된 프리프레그층과, 제3 포일층과 제4 포일층 사이에 개재된 제2 전도성 폴리머 PTC층을 포함하는 적층 구조를 형성하는 공정과, (4) 제1 금속층과 제4 금속층의 선택된 구역을 고립시켜 외부 금속 스트립의 제1 외부 어레이 및 제2 외부 어레이를 각각 형성하는 공정과, (5) 각 외부 금속 스트립의 외부 표면 상에 복수 개의 절연 구역을 형성하는 공정과, (6) 제1 내부 어레이 내의 내부 금속 스트립 중 하나를 제2 외부 어레이 내의 외부 금속 스트립 중 하나에 각각 전기 접속시키는 복수 개의 제1 단자와, 제1 외부 어레이 내의 외부 금속 스트립 중 하나를 제2 내부 어레이 내의 내부 금속 스트립 중 하나에 각각 전기 접속시키는 복수 개의 제2 단자를 형성하는 공정을 포함하며, 각각의 제1 단자는 각각의 제1 외부 어레이 및 제2 외부 어레이 상의 절연 구역 중 하나에 의해 제2 단자로부터 분리된다.
보다 구체적으로, 제2 금속층과 제3 금속층의 선택된 구역을 고립시키는 공정은, 제2 금속층 및 제3 금속층에 일련의 평행한 선형의 내부 고립 간극을 각각 에칭하여, 고립된 평행한 금속 스트립의 제1 내부 어레이 및 제2 내부 어레이를 형성하는 공정을 포함한다. 제2 금속층과 제3 금속층 내의 내부 고립 간극은 서로 엇갈려 있어, 제1 내부 어레이 내의 고립된 금속 스트립들이 제2 내부 어레이 내의 고립된 금속 스트립들에 대해 엇갈리게 된다. 다시 말하면, 제1 내부 어레이 내의 각 내부 금속 스트립들은, 제3 금속층 내의 내부 고립 간극에 의해 분리된 상태로 제2 내부 어레이 내의 2개의 인접한 내부 금속 스트립의 일부와 중첩되고, 제2 내부 어레이 내의 각 금속 스트립들은, 제2 금속층 내의 고립 간극에 의해 분리된 상태로 제1 내부 어레이 내의 2개의 인접한 금속 스트립의 일부의 아래에 위치한다.
제1 금속층과 제4 금속층의 선택된 구역을 고립시키는 공정은, (a) 제1 내부 어레이 내의 금속 스트립 중 하나와 제2 내부 어레이 내의 금속 스트립 중 하나의 중첩 부분들을 각각 통과하는, 일련의 실질적으로 평행한 선형 슬롯을 상기 적층 구조를 관통하여 형성하는 공정과, (b) 제1 금속층 및 제4 금속층에 일련의 평행한 선형 외부 고립 간극을 각각 에칭하는 공정을 포함하며, 제1 금속층 내의 외부 고립 간극은 슬롯의 제1 세트와 인접하고, 상기 제4 금속층 내의 외부 고립 간극은 슬롯의 제1 세트와 교대로 위치하는 슬롯의 제2 세트와 인접하여 위치한다. 따라서, 고립된 금속 스트립의 제1 외부 어레이는 슬롯과 외부 고립 간극 사이에 각각 형성된 제1의 복수 개의 넓은 외부 금속 스트립을 제1 금속층 내에 포함하는 한편, 고립된 금속 스트립의 제2 외부 어레이는 슬롯과 외부 고립 간극 사이에 각각 형성된 제2의 복수 개의 넓은 외부 금속 스트립을 제4 금속층에 포함하며, 상기 제1 외부 어레이 내의 넓은 외부 금속 스트립은 제2 외부 어레이 내의 넓은 외부 금속 스트립으로부터 슬롯의 대향 측부 상에 위치한다. 또한, 외부 고립 간극들이 연속적인 슬롯 사이에서 비대칭적으로 공간 배치되어 있기 때문에, 각각의 외부 고립 간극은 넓은 외부 금속 스트립 중 하나를 좁은 외부 금속 밴드로부터 분리하며, 각각의 슬롯은 한 측부 상에는 좁은 금속 밴드를, 다른 측부 상에는 넓은 금속 스트립을 포함한다.
복수 개의 절연 구역을 형성하는 공정은, 적층 구조의 외부 표면 양면에 절연 재료층을 스크린 프린팅하여, 각각의 넓은 외부 금속 스트립과 각각의 좁은 금속 밴드의 대부분(전부는 아님)을 덮는 공정을 포함한다. 절연층의 도포는, 외부 고립 간극에는 절연 재료가 채워지지만, 각각의 넓은 외부 금속 스트립 중 각 슬롯을 따라 위치한 부분은 덮이지 않은 채로 있도록, 즉 노출되어 있도록 행하여진다. 각 슬롯을 따라 위치한 각각의 좁은 외부 금속 밴드의 상당 부분도 덮이지 않은 채로 남는다.
제1 단자 및 제2 단자를 형성하는 공정은, (a) 슬롯의 내부 벽면과, 적층 구조의 외부 표면 중 절연 재료로 덮이지 않은 부분을 금속 도금(예를 들면 구리 도금)하는 공정과, (b) 금속 도금된 표면 위에 땜납 도금하는 공정을 포함한다. 따라서, 금속 도금과 땜납 도금은 슬롯의 내부 벽면과, 좁은 외부 금속 밴드의 노출된 부분과, 넓은 외부 금속 스트립의 노출된 부분에 도포된다.
본 제조 방법의 최종 공정은, 상기 적층 구조를 전술한 구조를 각각 구비한복수 개의 개별적인 전도성 폴리머 PTC 장치로 싱귤레이팅(singulating)하는 공정을 포함한다. 구체적으로, 제1 금속층 및 제4 금속층 내의 넓은 외부 금속 스트립은 상기 싱귤레이팅 공정에 의해 제1 및 제2의 복수 개의 외부 전극으로 형성되는 한편, 이에 따라, 제1 및 제2 내부 어레이 내의 고립된 금속 구역은 제1 및 제2의 복수 개의 내부 전극으로 각각 형성된다.
비록 본 명세서에서는 2개의 전도성 폴리머 PTC층이 있는 장치를 설명하였지만, 그러한 층을 3개 이상 포함한 장치를 본 발명에 따라 제조할 수 있다는 것을 이해할 것이다. 따라서, 전술한 제조 방법은 3개 이상의 전도성 폴리머 PTC층을 포함한 장치를 제조하기 위해 쉽게 변형될 수 있다.
본 발명의 전술한 잇점 및 기타 잇점은 이하의 상세한 설명으로부터 더 쉽게 이해할 수 있을 것이다.
도면을 참조하면, 도 1에는 제1의 적층된 하위 구조 또는 웹(10)과, 제2의 적층된 하위 구조 또는 웹(12)이 도시되어 있다. 이들 제1 웹(10) 및 제2 웹(12)은 본 발명에 따른 전도성 폴리머 PTC 장치 제조 방법의 최초 공정으로서 제공된다. 제1 적층 웹(10)은 제1 금속층(16a) 및 제2 금속층(16b) 사이에 개재된 전도성 폴리머 PTC 재료의 제1층(14)을 포함한다. 섬유 강화 에폭시 수지 재료("프리프레그")의 중간층(18)이, 후속 공정에서 제1 웹(10) 및 제2 웹(12) 간의 적층을 위해 제공되며, 이에 대해서는 후술한다. 프리프레그 재료는 강화 매체로서 섬유 유리로 제조되는 것이 바람직하지만, 다른 형태의 섬유도 적절하다. 제2 웹(12)은 제3 금속층(16c) 및 제4 금속층(16d) 사이에 개재된 전도성 폴리머 PTC 재료의 제2층(20)을 포함한다. 제1 및 제2 전도성 폴리머 PTC 재료층(14, 20)은, 예를 들면 필요한 전기적 작동 특성이 생기게 하는 일정량의 카본 블랙이 혼합되는 고밀도 폴리에틸렌(HDPE)과 같은 임의의 적절한 전도성 폴리머 PTC 조성물로 제조될 수 있다. 예컨대, 본 발명의 출원인에게 양도된 호기 등의 미국 특허 제5,802,709호(이 특허의 내용을 본 명세서에 참고로 인용함)를 참조하기 바란다.
금속층(16a, 16b, 16c, 16d)들은 구리 또는 니켈 포일로 제조될 수 있으며, 제2 및 제3 (내부) 금속층(16b, 16c)에 대해서는 니켈이 바람직하다. 이들 금속층(16a, 16b, 16c, 16d)이 구리 포일로 제조되면, 전도성 폴리머층과 접촉하는 이들 포일 표면은 폴리머와 구리 간의 불필요한 화학 반응을 방지하기 위해 니켈 플래쉬(flash) 피막(도시하지 않았음)으로 피복된다. 또한, 이들 폴리머 접촉면은금속과 폴리머 간의 밀착을 양호하게 하는 거친 표면을 제공하기 위해 공지된 기법으로 "노듈러라이징(nodularizing)"되는 것이 바람직하다. 따라서, 도시된 실시 형태에서, 금속층(16a, 16b, 16c, 16d)들은 인접한 전도성 폴리머층과 접촉하는 표면 상의 표면 상에 각각 노듈러라이징된다.
적층 웹(10, 12)은 당업계에 공지된 임의의 몇몇 적절한 공정으로 형성될 수 있으며, 그러한 예로는 테일러의 미국 특허 제4,426,633호, 챤 등의 제5,089,801호, 플라스코의 제4,937,551호 및 나가호리의 제4,787,135호가 있고, 호기의 미국 특허 제5,802,709호와 국제 특허 공보 WO97/06660에 개시된 공정이 바람직하다.
이 시점에서, 본 제조 공정의 후속 공정의 실행을 위해, 상기 웹(10, 12)과 중간의 프리프레그층(18)을 적절한 상대 배향 또는 정합 상태로 유지하기 위한 어떤 수단을 마련하는 것이 유리하다. 이는, 도 2에 도시된 바와 같이, 웹(10, 12)의 코너에 복수 개의 정합 구멍(24)을 (예를 들면, 펀칭 또는 드릴링에 의해) 형성함으로써 행하는 것이 바람직하다. 당업계에 공지된 다른 정합 기법도 이용할 수 있다.
본 제조 방법의 다음 공정은 도 2 및 도 3에 도시되어 있다. 이 공정에서는, 제2 및 제3 (내부) 금속층(16b, 16c) 각각 내의 금속의 패턴이 제거되어, 고립된 평행한 금속 스트립(26b, 26c)의 제1 및 제2 내부 어레이를 내부 금속층(16b, 16c) 내에 각각 형성한다. 구체적으로, 제1의 일련의 평행한 선형 내부 고립 간극(28)이 제2 금속층(16b) 내에 형성되고, 제2의 일련의 평행한 선형 고립 간극이 제3 금속층(16c)에 형성되며, 내부 금속 스트립(26b, 26c)들은 제2 및 제3 금속층(16b, 16c) 내의 내부 고립 간극(28)들 사이에 각각 형성된다. 이들 간극(28)의 형성을 위한 금속의 제거는, 포토레지스트 및 에칭법을 이용하는 기법과 같이, 인쇄 회로판의 제조에 이용되는 표준 기법에 의해 행하여진다. 금속의 제거로 인해, 각각의 내부 금속층(16b, 16c) 내의 인접한 금속 스트립(26b, 26c) 사이에 선형의 고립 간극(28)이 생긴다. 제2 및 제3 금속층 내의 내부 고립 간극(28)들은 서로 엇갈려 있어, 제1 내부 어레이[제2 금속층(16b) 내의] 내의 고립된 금속 스트립(26b)들이 제2 내부 어레이[제3 금속층(16c) 내의] 내의 고립된 금속 스트립(26c)들에 대해 엇갈리게 된다. 환언하면, 제1 내부 어레이 내의 각각의 금속 스트립(26b)은 제3 금속층(16c) 내의 내부 고립 간극(28)에 의해 분리된 상태로 제2 내부 어레이 내의 2개의 인접한 스트립(26c)의 일부와 중첩되고, 제2 내부 어레이 내의 각각의 금속 스트립(26c)은 제2 금속층(16b) 내의 고립 간극(28)에 의해 분리된 상태로 제1 내부 어레이 내의 2개의 인접한 스트립(26b)의 일부의 아래에 위치한다.
적층된 하위 구조 또는 웹(10 및 12)과 중간층(18)이 적절하게 정합되도록 하면서, 적층된 하위 구조(10, 12)는 중간 프리프레그층(18)이 사이에 위치한 상태로 적절한 적층법에 의해 함께 적층되며, 이는 당업계에 잘 알려져 있다. 예컨대, 이 적층 작업은 적절한 압력 하에서, 그리고 프리프레그 재료의 융점보다 높은 온도에서 행함으로써, 중간층(18)의 재료가 고립 간극(28) 내로 흘러 들어가 그것을 채워 적층된 하위 구조(10, 12)를 함께 결합시키도록 할 수 있다. 다음으로, 압력을 유지하면서 적층체를 프리프레그 재료의 융점보다 낮은 온도로 냉각한다. 그결과, 도 4에 도시된 바와 같은 적층 구조(30)를 얻는다. 이 시점에서, 적층 구조(30) 내의 폴리머 재료는 장치가 이용되는 특정 용도를 위해 필요하다면 공지된 방법에 의해 교차 연결될 수 있다.
적층 구조(30)가 형성된 후에 행하는 다음 공정은, 제1 및 제4 금속층(16a, 16d)의 선택된 구역을 고립시켜, 외부 금속 스트립(26a, 26d)의 제1 및 제2 외부 어레이를 각각 형성하는 공정이다. 이 공정은 2개의 하위 공정으로 행하여지는데, 그 중 첫 번째는 도 5 내지 도 7에 도시된 바와 같이 적층 구조(30)를 통해 일련의 평행한 선형 슬롯(32)을 형성하는 공정이다. 이들 슬롯(32)은 4개의 금속층(16a, 16b, 16c, 16d)과 2개의 폴리머층(14 및 20) 및 프리프레그층(18)을 완전히 관통하도록 적층 구조(30)를 드릴링, 라우팅(routing) 또는 펀칭함으로써 형성할 수 있다. 각각의 슬롯은 제1 내부 어레이 내의 금속 스트립(26b) 중 하나와, 제2 내부 어레이 내의 금속 스트립(26c) 중 하나의 중첩 부분을 관통하여, 제2 금속층(16b)과 제3 금속층(16c)의 인접한 내부 고립 간극(28) 사이의 중간 프리프레그층(18)을 각각 관통하게 된다.
도 6 및 도 7은 제1 및 제4 금속층(16a, 16d)의 선택된 구역을 고립시켜 외부 금속 스트립(26a, 26d)의 제1 및 제2 외부 어레이를 각각 형성하는 공정의 두 번째 하위 공정을 도시한 것이다. 이 하위 공정에서, 일련의 평행한 선형 외부 고립 간극(34)이 제1 및 제4 금속층(16a, 16d)에 각각 형성된다. 제1 금속층(16a) 내의 외부 고립 간극(34)은 슬롯(32)의 제1 세트와 인접해 있고, 제4 금속층(16d) 내의 외부 고립 간극(34)은 상기 슬롯의 제1 세트와 엇갈려 있는 슬롯(32)의 제2세트와 인접해 있다. 이들 외부 고립 간극(34)은 전술한 내부 고립 간극(28)을 형성하는 데에 사용된 것과 동일한 공정으로 형성될 수 있다.
외부 고립 간극(34)은 제1 금속층(16a)을 슬롯(32)과 외부 고립 간극(34) 사이에 각각 형성되는 제1의 복수 개의 외부 금속 스트립(26a)으로 분할하고, 또한 제4 금속층(16d)을 슬롯(32)과 외부 고립 간극(34) 사이에 각각 형성되는, 제4 금속층 내의 제2의 복수 개의 외부 금속층(26d)으로 분할하며, 제1 어레이 내의 외부 금속 스트립(26a)은 제2 어레이 내의 외부 스트립(26d)으로부터 슬롯(32)의 대향 측부 상에 위치한다. 또한, 연속적인 슬롯(32) 사이에서 외부 고립 간극(34)이 비대칭적으로 공간 배치되어 있기 때문에, 각각의 외부 고립 간극(34)은 외부 금속 스트립(26a, 26d) 중 하나를 좁은 외부 금속 밴드(38a, 38d)로부터 각각 분리하며, 각 슬롯(32)은 한 측부 상에 좁은 금속 밴드(38a 또는 38d)를, 다른 측부 상에 금속 스트립(26a 또는 26d)을 구비한다.
도 8 및 도 9는 적층 구조(30)의 주요 외부 표면(즉, 상단면 및 바닥면)의 양면 상에 복수 개의 절연 구역(40)을 형성하는 공정을 도시한 것이다. 이 공정은 적층 구조(30)의 적절한 표면의 양면에 외부 금속 스트립(26a, 26d)을 각각 따라 절연 재료층을 스크린 프린팅함으로써 행하는 것이 유리하다. 상기 절연 구역(40)은, 외부 고립 간극(34)은 절연 재료로 채워지지만, 각 슬롯(32)을 따라 위치한 각각의 금속 도금된 외부 금속 스트립(26a, 26d)의 상당 부분은 덮이지 않은 채로 남아 있도록, 즉 노출되도록 구성된다. 비록 절연 구역(40)은 좁은 밴드(38a, 38d)의 작은 인접 부분을 덮을 수 있지만, 각각의 좁은 밴드(38a, 38d)의 표면적의, 전부는 아니라도 대부분이 절연 구역(40)에 의해 덮이지 않은 상태로 남는다.
다음으로, 도 10에 도시된 바와 같이, 제1 및 제4 (외부) 금속층(16a, 16d)의 노출된 외부 표면과 슬롯(32)의 내부 벽면은 주석, 니켈 또는 구리(이 중 구리가 바람직함)와 같은 전도성 금속의 도금층(42)으로 피복된다. 대안으로서, 도금층(42)은 밀착 향상을 위해 니켈의 매우 얇은 베이스층(도시하지 않았음) 위에 구리층을 포함할 수 있다. 이 금속 도금 공정은, 예를 들면 전착과 같은 임의의 적절한 공정으로 행할 수 있다. 금속 도금층(42)은 슬롯(32)의 내부 벽면에 도포되는 제1 부분과, 제1 및 제4 금속층(16a, 16d)의 외부 표면에 도포되는 제2 및 제3 부분을 각각 구비하도록 형성될 수 있다.
이어서, 도 11에 도시된 바와 같이, 도 10과 관련하여 전술한 공정에서 도금층(42)으로 금속 도금되었던 구역에 얇은 땜납 피막(44)을 다시 도금한다. 이 땜납 피막(44)은 전기 도금에 의해 도포되는 것이 바람직하지만, 당업계에 공지된 임의의 다른 적절한 공정[예를 들면, 리플로우(reflow) 땜납 또는 진공 증착]으로 도포될 수 있으며, 금속 도금층(42) 중에서 슬롯(32)의 내부 벽면에 도포된 부분과, 외부 스트립(26a, 26d)과 좁은 금속 밴드(38a, 38d) 중에서 절연 구역(40)으로 덮이지 않은 부분을 덮는다.
마지막으로, 적층 구조(30)를 바람직하게는 스코어 라인(score line)(46)(도 12)의 패턴을 따라 (공지된 기법으로) 싱귤레이팅하여 복수 개의 개별적인 전도성 폴리머 PTC 장치를 형성하는데, 그 중 하나를 도 13에서 도면 부호 50으로 나타내었다. 싱귤레이팅 후에, 장치는 외부 금속 스트립(26a)의 제1 외부 어레이 중 하나로부터 형성된 제1 외부 전극(52)과, 내부 금속 스트립(26b)의 제1 내부 어레이 중 하나로부터 형성된 제1 내부 전극(54)과, 내부 금속 스트립(26c)의 제2 어레이 중 하나로부터 형성된 제2 내부 전극(56)과, 외부 금속 스트립(26d)의 제2 어레이 중 하나로부터 제2 내부 전극(58)을 포함한다. 제1 폴리머층(14)으로부터 형성된 제1 전도성 폴리머 PTC 소자(60)는 제1 외부 전극(52)과 제1 내부 전극(54) 사이에 위치하고, 제2 폴리머층(20)으로부터 형성된 제2 전도성 폴리머 PTC 소자(62)는 제2 내부 전극(56)과 제2 외부 전극(58) 사이에 위치한다. 제1 및 제2 내부 전극(54, 56)은 프리프레그층(18)으로부터 형성된 내부 절연층(64)에 의해 서로로부터 분리 및 절연된다.
금속 도금층(42)과 땜납 도금층(44)은 장치(50)의 양단부에 제1 및 제2 전도성 단자(66, 68)를 형성한다. 이들 제1 및 제2 전도성 단자(66, 68)는 장치(50)의 단부면 전체와 상단면 및 바닥면의 일부를 형성한다. 장치(50)의 상단면 및 바닥면의 나머지 부분은 제1 및 제2 단자(66, 68)를 서로로부터 전기 절연시키는 절연 구역(50)에 의해 형성된다.
도 13에 가장 잘 도시된 바와 같이, 제1 단자(66)는 제1 내부 전극(54) 및 제2 외부 전극(58)과 밀접하게 물리적으로 접촉한다. 제2 단자(68)는 제1 외부 전극(52) 및 제2 내부 전극(56)과 밀접하게 물리적으로 접촉한다. 제1 단자(66)는 상단 금속 세그먼트(70a)와도 접촉하며, 이 상단 금속 세그먼트(70a)는 전술한 좁은 금속 밴드(38a) 중 하나로부터 형성되는 한편, 제2 단자(68)는 제2 금속 세그먼트(70d)와 접촉하고, 이 제2 금속 세그먼트(70d)는 좁은 금속 밴드(38d) 중 나머지로부터 형성된다. 이들 금속 세그먼트(70a, 70d)는 전류 운반 용량이 무시할 수 있을 정도가 되도록 면적이 작으며, 따라서 전극의 역할을 하지 않는데, 이에 대해서는 후술한다.
설명의 편의상, 제1 단자(66)는 입력 단자로 간주하고 제2 단자(68)는 출력 단자로 간주할 수 있는데, 이러한 역할 지정은 임의적이며, 반대로 구성할 수도 있다. 단자(66, 68)의 역할을 그렇게 정의하면, 장치(50)를 통과하는 전류의 경로는 다음과 같다. 전류는 입력 단자(66)로부터 (a) 제1 내부 전극(54), 제1 전도성 폴리머 PTC층(14) 및 제1 외부 전극(52)을 통해 출력 단자(68)로 흐르고, (b) 제2 외부 전극(58), 제2 전도성 폴리머 PTC층(20) 및 제2 내부 전극(56)을 통해 출력 단자(68)로 흐른다. 이 전류 흐름 경로는 입력 단자(66)와 출력 단자(68) 사이에서 전도성 폴리머 PTC층(14 및 20)을 병렬로 연결시키는 것에 해당한다.
전술한 제조 공정에 따라 제조된 장치는, 매우 컴팩트(compact)하고, 풋프린트가 작지만, 비교적 높은 유지 전류를 얻을 수 있다는 것을 이해할 수 있을 것이다.
본 발명에 따른 장치(50)의 특징은 제1 및 제2 외부 전극(52, 58)의 각 표면에 완전히 금속으로 이루어진 층(42)이 위치하여, 제1 및 제2 단자(66, 68)의 상단부 및 하단부가 장치(50)의 상부면 및 하부면에 각각 밀착되기 위한 큰 표면적을 제공한다는 것이다. 이러한 개선점의 또 다른 특징은, 외부 절연 구역(40)이 제1 및 제2 단자(66, 68)의 단부들 사이에서 외부 전극(52, 58)의 금속으로 이루어진 외부층 위에 도포되어, 제1 및 제2 단자(66, 68) 사이를 전기적으로 절연시킨다는것이다.
전술한 개선점은 종전의 다층 전도성 폴리머 PTC 장치에 비해 몇몇 잇점을 제공하는데, 이러한 모든 잇점은 본질적으로 단자의 단부와 외부 전극(52, 58) 사이에 더 큰 밀착 "패치(patch)"를 제공하는 능력으로부터 기인하는 것이다. 구체적으로, 이 구조는 단자(66, 68)와 외부 전극(52, 58) 사이의 땜납 접합 강도를 증가시키고, 열소산 특성을 향상시키며, 단자 연결부에서의 접촉 저항을 감소시킨다. 후자의 두 가지 특성은, 주어진 크기의 장치에 대해 유지 전류를 크게 하는 데에도 기여한다. 중요한 점은, 연속적인 전극 사이의 중첩 구역이 지금까지 다층 폴리머 PTC 장치에서 가능했던 것보다 더 크기 때문에, 장치의 유효 전류 운반 횡단면적이 증가한다는 점이다. 이는 주어진 풋프린트에 대해 유지 전류를 더욱 증가시킨다.
전술한 제조 방법은, 2개의 전극 사이에 개재된 단일의 전도성 폴리머층을 포함하고, 각 전극에 단자가 전기 접속되어 있으며, 이들 단자는 장치 상하부의 외부 표면 상의 절연층에 의해 서로로부터 전기적으로 절연되어 있는 장치를 제조하기 위해 쉽게 변형될 수 있다는 이해할 것이다. 구체적으로, 그러한 방법은, (1) 제1 금속층과 제2 금속층 사이에 개재된 제1 전도성 폴리머층을 포함하는 적층 구조를 마련하는 공정과, (2) 제1 금속층 및 제2 금속층의 선택된 구역을 고립시켜 금속 스트립의 제1 어레이 및 제2 어레이를 각각 형성하는 공정과, (3) 금속 스트립의 제1 어레이 각각의 외부 표면 상에 제1의 복수 개의 절연 구역을 형성하고, 금속 스트립의 제2 어레이 각각의 외부 표면 상에 제2의 복수 개의 절연 구역을 형성하는 공정과, (4) 제1 어레이 내의 금속 스트립 중 하나에 각각 전기 접속된 복수 개의 제1 단자와, 상기 제2 어레이 내의 금속 스트립 중 하나에 각각 전기 접속된 복수 개의 상응하는 제2 단자를 형성하고, 각각의 제1 단자를 제1의 복수 개의 절연 구역 중 하나와 제2의 복수 개의 절연 구역 중 하나에 의해 상응하는 제2 단자로부터 고립시키는 공정과, (5) 상기 적층 구조를, 상기 제1 어레이 내의 금속 스트립 중 하나로 형성된 제1 전극 및 상기 제2 어레이 내의 금속 스트립 중 하나로 형성된 제2 전극 사이에 개재된 전도성 폴리머층과, 상기 제1 전극과만 전기 접촉되어 있는 제1 단자와, 상기 제2 전극과만 전기 접촉되어 있는 제2 단자를 각각 포함하는 복수 개의 장치로 분리하는 공정을 포함한다.
단일층 실시 형태에서, 제1 금속층 및 제2 금속층의 선택된 구역을 고립시키는 공정은, (2) (a) 제1 금속층 및 제2 금속층에 일련의 실질적으로 선형인 고립 간극을 각각 에칭하여, 서로에 대해 엇갈려 위치하는, 제1 금속층 내의 금속 스트립의 제1 어레이 및 제2 금속층 내의 금속 스트립의 제2 어레이를 형성함으로써, 제1 어레이 내의 각 금속 스트립을 제2 어레이 내의 2개의 인접한 금속 스트립의 일부와 중첩시키는 하위 공정과, (b) 적층 구조를 관통하는 일련의 실질적으로 평행한 선형 슬롯을 형성함으로써, 제1 금속층 내의 고립 간극이 슬롯의 제1 세트와 인접하게 하고, 제2 금속층 내의 고립 간극이 슬롯의 제1 세트와 번갈아 위치하는 슬롯의 제2 세트와 인접하도록 슬롯들의 위치를 결정하는 하위 공정을 포함한다.
절연 구역을 형성하는 공정과 단자를 형성하는 공정은, 제1의 복수 개의 단자가 제1 전극과만 각각 전기 접촉하고, 제2의 복수 개의 단자는 제2 전극과만 각각 전기 접촉하도록 단자들이 형성된다는 조건 하에, 다층 실시 형태와 관련하여전술한 바와 실질적으로 동일하게 행하여진다.
비록 본 명세서와 도면에서 예시적인 실시 형태를 상세히 설명하였지만, 다수의 수정 및 변형이 당업자에게라면 자명하다는 것을 이해할 것이다. 예를 들면, 전술한 제조 방법은 광범위한 전기적 특성의 전도성 폴리머 조성물에 이용될 수 있으며, 따라서 PTC 거동을 발휘하는 경우에 한정되지 않는다. 또한, 전술한 제조 방법은 전도성 폴리머층이 3개 이상인 장치의 제조를 위해 개조될 수 있다는 것도 자명하다. 그리고, 비록 본 발명이 SMT 장치의 제조에 가장 유리하지만, 물리적 구성과 보드 마운팅 배치가 매우 다양한 다층 전도성 폴리머 장치의 제조를 위해 쉽게 개조될 수 있다. 이들 및 기타 변형 및 수정은 본 명세서에 개시된 해당 구조 및 공정과 등가인 것으로 간주되며, 따라서 청구범위에 정의된 본 발명의 범위 내에 있다.

Claims (23)

  1. (1) (a) 제1 금속층과 제2 금속층 사이에 개재된 제1 전도성 폴리머층을 포함하는 제1의 적층된 하위 구조와, (b) 제3 금속층과 제4 금속층 사이에 개재된 제2 전도성 폴리머층을 포함하는 제2의 적층된 하위 구조를 마련하는 공정과,
    (2) 상기 제2 금속층과 제3 금속층의 선택된 구역을 고립시켜 내부 금속 스트립의 제1 내부 어레이 및 제2 내부 어레이를 각각 형성하는 공정과,
    (3) 섬유 강화 에폭시 수지층으로 상기 제1의 적층된 하위 구조와 제2의 적층된 하위 구조를 서로 적층하여 단일의 적층 구조를 형성하는 공정과,
    (4) 상기 제1 금속층과 제4 금속층의 선택된 구역을 고립시켜 외부 금속 스트립의 제1 외부 어레이 및 제2 외부 어레이를 각각 형성하는 공정과,
    (5) 상기 외부 금속 스트립 각각의 외부 표면 상에 복수 개의 절연 구역을 형성하는 공정과,
    (6) 상기 제1 내부 어레이 내의 내부 금속 스트립 중 하나를 상기 제2 외부 어레이 내의 외부 금속 스트립 중 하나에 각각 전기 접속시키는 복수 개의 제1 단자와, 상기 제1 외부 어레이 내의 외부 금속 스트립 중 하나를 상기 제2 내부 어레이 내의 내부 금속 스트립 중 하나에 각각 전기 접속시키는 복수 개의 제2 단자를 형성하는 공정
    을 포함하는 전자 장치 제조 방법.
  2. 제1항에 있어서, 상기 전도성 폴리머는 PTC 거동을 발휘하는 것인 전자 장치 제조 방법.
  3. 제1항에 있어서, 상기 금속층들은 니켈 포일 및 니켈 피복 구리 포일로 이루어진 군으로부터 선택된 재료로 제조되는 것인 전자 장치 제조 방법.
  4. 제1항, 제2항 또는 제3항에 있어서,
    (7) 상기 적층 구조를,
    상기 제1 외부 어레이 내의 외부 금속 스트립 중 하나로 형성된 제1 외부 전극과, 상기 제1 내부 어레이 내의 내부 금속 스트립 중 하나로 형성된 제1 내부 전극과의 사이에 개재된 제1 전도성 폴리머층과,
    상기 제1 내부 전극과, 상기 제2 내부 어레이 내의 내부 금속 스트립 중 하나로 형성된 제2 내부 전극과의 사이에 개재된 섬유 강화 에폭시 수지층과,
    상기 제2 내부 전극과, 상기 제2 외부 어레이 내의 외부 금속 스트립 중 하나로 형성된 제2 외부 전극과의 사이에 개재된 제2 전도성 폴리머층를 각각 포함하고,
    상기 제1 단자는 상기 제1 내부 전극 및 제2 외부 전극과만 전기 접촉되어 있고, 상기 제2 단자는 상기 제1 외부 전극 및 제2 내부 전극과만 전기 접촉되어 있는 복수 개의 장치로 분리하는 공정
    을 더 포함하는 것인 전자 장치 제조 방법.
  5. 제1항, 제2항 또는 제3항에 있어서, 상기 제2 금속층과 제3 금속층의 선택된 구역을 고립시키는 공정은, 상기 제2 금속층 및 제3 금속층의 각각에 일련의 실질적으로 평행한 선형 고립 간극을 형성하여, 상기 내부 금속 스트립의 제1 내부 어레이 및 제2 내부 어레이를 형성하는 공정을 포함하는 것인 전자 장치 제조 방법.
  6. 제5항에 있어서, 상기 고립 간극을 형성하는 공정 중에서 제2 금속층과 제3 금속층에 형성되는 고립 간극은 서로에 대해 엇갈려 있어, 상기 제1 내부 어레이 내의 내부 금속 스트립들이 상기 제2 내부 어레이 내의 내부 금속 스트립들에 대해 엇갈리게 됨으로써, 상기 제1 내부 어레이 내의 각 내부 금속 스트립들은 상기 제2 내부 어레이 내의 2개의 인접한 내부 금속 스트립의 일부와 중첩되는 것인 전자 장치 제조 방법.
  7. 제6항에 있어서, 상기 제1 금속층과 제4 금속층의 선택된 구역을 고립시키는 공정은,
    (4)(a) 상기 제1 내부 어레이 내의 내부 금속 스트립 중 하나와 상기 제2 내부 어레이 내의 금속 스트립 중 하나를 각각 통과하는 일련의 실질적으로 평행한 선형 슬롯을 상기 적층 구조를 관통하여 형성하는 공정과,
    (4)(b) 상기 제1 금속층 및 제4 금속층에 일련의 실질적으로 선형인 외부 고립 간극을 각각 형성하는 공정
    을 포함하는 것인 전자 장치 제조 방법.
  8. 제7항에 있어서, 상기 일련의 외부 고립 간극을 형성하는 공정은, 상기 제1 금속층에 형성되는 외부 고립 간극이 상기 슬롯의 제1 세트와 인접하고, 상기 제4 금속층에 형성되는 외부 고립 간극이 상기 슬롯의 제1 세트와 교대로 위치하는 상기 슬롯의 제2 세트와 인접하게 위치하도록 행하여지는 것인 전자 장치 제조 방법.
  9. 제7항에 있어서, 상기 복수 개의 절연 구역을 형성하는 공정은, 상기 제1 금속층 및 제4 금속층의 외부 표면에 절연 재료층을 퇴적시켜, 상기 외부 고립 간극을 절연 재료로 충전하고, 상기 슬롯의 각각과 인접한 제1 금속층 및 제4 금속층의 일부를 노출된 금속 구역으로서 남겨두는 공정을 포함하는 것인 전자 장치 제조 방법.
  10. 제9항에 있어서, 상기 복수 개의 제1 단자 및 제2 단자를 형성하는 공정은,
    (a) 상기 제1 금속층 및 제4 금속층의 노출된 금속 구역과 상기 슬롯의 내부 벽면을 전도성 금속 도금으로 도금하는 공정과,
    (b) 상기 슬롯의 도금된 내부 벽면과, 전도성 금속 도금으로 도금된 제1 금속층 및 제4 금속층의 구역 상에 땜납층을 퇴적시키는 공정
    을 포함하는 것인 전자 장치 제조 방법.
  11. 제1 대향 단부면 및 제2 대향 단부면이 있는 전자 장치로서,
    제1 외부 전극과 제1 내부 전극 사이에 개재된 제1 전도성 폴리머층과,
    제2 내부 전극과 제2 외부 전극 사이에 개재된 제2 전도성 폴리머층과,
    상기 제1 내부 전극과 제2 내부 전극을 함께 결합시키는 섬유 강화 에폭시 수지층과,
    상기 제1 내부 전극과 제2 외부 전극 사이를 전기적으로 접촉시키는 제1 단자와,
    상기 제2 내부 전극과 제1 외부 전극 사이를 전기적으로 접촉시키는 제2 단자
    를 포함하는 것인 전자 장치.
  12. 제11항에 있어서, 상기 전극들은 금속 포일로 제조되는 것인 전자 장치.
  13. 제12항에 있어서, 상기 금속 포일은 니켈 및 니켈 피복 구리로 이루어진 군으로부터 선택되는 재료로 제조되는 것인 전자 장치.
  14. 제11항에 있어서, 상기 제1, 제2 및 제3 전도성 폴리머층은 PTC 거동을 발휘하는 재료로 제조되는 것인 전자 장치.
  15. 제11항에 있어서, 상기 제1 단자 및 제2 단자는 전도성 재료의 도금된 층 위에 도포되는 땜납층으로 형성되는 것인 전자 장치.
  16. 제11항, 제12항, 제13항, 제14항 또는 제15항 중 임의의 항에 있어서, 상기 제1 단자와 제2 단자를 서로로부터 절연시키도록 상기 제1 외부 전극과 제2 외부 전극 상에 각각 위치하는 절연층을 더 포함하는 것인 전자 장치.
  17. 제11항. 제12항, 제13항, 제14항 또는 제15항 중 임의의 항에 있어서, 상기 제1 및 제2 전도성 폴리머층은 상기 제1 내부 전극 및 제2 내부 전극과 제1 외부 전극 및 제2 외부 전극에 의해 상기 제1 단자와 제2 단자 사이에서 병렬로 연결되는 것인 전자 장치.
  18. (1) 제1 금속층과 제2 금속층 사이에 개재된 제1 전도성 폴리머층을 포함하는 적층 구조를 마련하는 공정과,
    (2) (a) 상기 제1 금속층 및 제2 금속층에 일련의 실질적으로 선형인 고립 간극을 각각 형성하여, 서로에 대해 엇갈려 위치하는, 상기 제1 금속층 내의 금속 스트립의 제1 어레이 및 상기 제2 금속층 내의 금속 스트립의 제2 어레이를 형성함으로써, 상기 제1 어레이 내의 각 금속 스트립을 상기 제2 어레이 내의 2개의 인접한 금속 스트립의 일부와 중첩시키는 공정과, (b) 상기 적층 구조를 관통하는 일련의 실질적으로 평행한 선형 슬롯을 형성함으로써, 상기 제1 금속층 내의 고립 간극이 상기 슬롯의 제1 세트와 인접하게 하고, 상기 제2 금속층 내의 고립 간극이 상기 슬롯의 제1 세트와 번갈아 위치하는 상기 슬롯의 제2 세트와 인접하게 하는 공정에 의해, 상기 제1 금속층 및 제2 금속층의 선택된 구역을 고립시켜 금속 스트립의 제1 어레이 및 제2 어레이를 각각 형성하는 공정과,
    (3) 상기 금속 스트립의 제1 어레이 각각의 외부 표면 상에 제1의 복수 개의 절연 구역을 형성하고, 상기 금속 스트립의 제2 어레이 각각의 외부 표면 상에 제2의 복수 개의 절연 구역을 형성하는 공정과,
    (4) 상기 제1 어레이 내의 금속 스트립 중 하나에 각각 전기 접속된 복수 개의 제1 단자와, 상기 제2 어레이 내의 금속 스트립 중 하나에 각각 전기 접속된 복수 개의 상응하는 제2 단자를 형성하고, 각각의 제1 단자를 상기 제1의 복수 개의 절연 구역 중 하나와 상기 제2의 복수 개의 절연 구역 중 하나에 의해 상응하는 제2 단자로부터 고립시키는 공정
    을 포함하는 전자 장치 제조 방법.
  19. 제18항에 있어서, 상기 전도성 폴리머는 PTC 거동을 발휘하는 것인 전자 장치 제조 방법.
  20. 제18항에 있어서, 상기 금속층들은 니켈 포일 및 니켈 피복 포일로 이루어진 군으로부터 선택되는 재료로 제조되는 것인 전자 장치 제조 방법.
  21. 제18항, 제19항 또는 제20항 중 임의의 항에 있어서,
    (5)상기 적층 구조를,
    상기 제1 어레이 내의 금속 스트립 중 하나로 형성된 제1 전극 및 상기 제2 어레이 내의 금속 스트립 중 하나로 형성된 제2 전극 사이에 개재된 전도성 폴리머층과,
    상기 제1 전극과만 전기 접촉되어 있는 제1 단자와,
    상기 제2 전극과만 전기 접촉되어 있는 제2 단자
    를 각각 포함하는 복수 개의 장치로 분리하는 공정
    을 더 포함하는 것인 전자 장치 제조 방법.
  22. 제18항, 제19항 또는 제20항 중 임의의 항에 있어서, 상기 제1 및 제2의 복수 개의 절연 구역을 형성하는 공정은, 상기 제1 금속층 및 제2 금속층 각각의 외부 표면 상에 제1 절연 재료층 및 제2 절연 재료층을 퇴적시켜, 상기 고립 간극을 절연 재료로 채우고, 상기 슬롯 각각과 인접한 제1 금속층 및 제2 금속층의 일부를 노출된 금속 구역으로서 남겨두는 공정을 포함하는 것인 전자 장치 제조 방법.
  23. 제22항에 있어서, 복수 개의 상기 제1 단자 및 제2 단자를 형성하는 공정은,
    (4)(a) 상기 제1 금속층 및 제2 금속층의 노출된 금속 구역과 상기 슬롯의 내부 벽면을 전도성 금속으로 도금하는 공정과,
    (4)(b) 상기 슬롯의 도금된 내부 벽면과 상기 제1 금속층 및 제2 금속층의 도금된 구역 상에 땜납층을 침적시키는 공정
    을 포함하는 것인 전자 장치 제조 방법.
KR1020027006470A 1999-11-23 2000-11-20 개선된 전도성 폴리머 장치 및 그 제조 방법 Withdrawn KR20020049057A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/448,051 US6429533B1 (en) 1999-11-23 1999-11-23 Conductive polymer device and method of manufacturing same
US09/448,051 1999-11-23
PCT/US2000/031876 WO2001039214A2 (en) 1999-11-23 2000-11-20 Improved conductive polymer device and method of manufacturing same

Publications (1)

Publication Number Publication Date
KR20020049057A true KR20020049057A (ko) 2002-06-24

Family

ID=23778816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027006470A Withdrawn KR20020049057A (ko) 1999-11-23 2000-11-20 개선된 전도성 폴리머 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US6429533B1 (ko)
EP (1) EP1236210A2 (ko)
JP (1) JP2003515920A (ko)
KR (1) KR20020049057A (ko)
CN (1) CN1399782A (ko)
AU (1) AU1661301A (ko)
TW (1) TW473746B (ko)
WO (1) WO2001039214A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429383B1 (ko) * 2001-12-22 2004-04-29 삼화콘덴서공업주식회사 폴리머 ｐｃｔ 휴즈의 금속 전극 제조장치 및 제조방법
KR100685088B1 (ko) * 2005-01-27 2007-02-22 엘에스전선 주식회사 복층 구조를 갖는 표면 실장형 서미스터 및 그의 제조방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640420B1 (en) * 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6854176B2 (en) * 1999-09-14 2005-02-15 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
TW587408B (en) * 2000-10-09 2004-05-11 Huang Yu Ching A structure and its manufacturing method for polymeric circuit protection device
TW517421B (en) * 2001-05-03 2003-01-11 Inpaq Technology Co Ltd Structure of SMT-type recoverable over-current protection device and its manufacturing method
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
TW529215B (en) * 2001-08-24 2003-04-21 Inpaq Technology Co Ltd IC carrying substrate with an over voltage protection function
TW525863U (en) * 2001-10-24 2003-03-21 Polytronics Technology Corp Electric current overflow protection device
TW528210U (en) * 2001-11-12 2003-04-11 Polytronics Technology Corp Battery protection device of multi-layer structure
TW529846U (en) * 2001-11-12 2003-04-21 Polytronics Technology Corp Over-current protection component and the device
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
JP4135651B2 (ja) * 2003-03-26 2008-08-20 株式会社村田製作所 積層型正特性サーミスタ
US7701323B1 (en) * 2003-05-30 2010-04-20 Interconnect Portfolio Llc Low profile discrete electronic components and applications of same
US7042331B2 (en) * 2003-08-12 2006-05-09 Delphi Technologies, Inc. Fabrication of thick film electrical components
TWI265534B (en) * 2003-12-31 2006-11-01 Polytronics Technology Corp Over-current protection apparatus
TWM254809U (en) * 2004-03-09 2005-01-01 Protectronics Technology Corp Multi-layer over-current protector
US7901829B2 (en) * 2005-09-13 2011-03-08 3M Innovative Properties Company Enhanced catalyst interface for membrane electrode assembly
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
NO334350B1 (no) * 2006-05-16 2014-02-10 Hamworthy Plc Fremgangsmåte for frembringelse av en plateformet elektrode og en plateformet elektrode for en elektrostatisk koalescer
US20110188166A1 (en) * 2008-07-10 2011-08-04 Hiroyuki Koyama PTC Device and Electrical Apparatus Containing the Same
GB0913171D0 (en) * 2009-07-29 2009-09-02 Airbus Operations Ltd Adjustable shim
TWI562718B (en) * 2012-06-05 2016-12-11 Ind Tech Res Inst Emi shielding device and manufacturing method thereof
CN105729961B (zh) * 2014-12-26 2019-02-12 三星电子株式会社 层叠结构体和包括层叠结构体的真空绝热材料
JP6430823B2 (ja) * 2014-12-26 2018-11-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 積層体およびこれを用いた真空断熱材
DE102019100316A1 (de) * 2019-01-08 2020-07-09 Tdk Electronics Ag Thermistor und Verfahren zur Herstellung des Thermistors
FR3105576B1 (fr) 2019-12-20 2023-07-28 Commissariat Energie Atomique Pixel à faible bruit pour capteur d'image

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2978665A (en) 1956-07-11 1961-04-04 Antioch College Regulator device for electric current
US2861163A (en) 1956-07-11 1958-11-18 Antioch College Heating element
US3061501A (en) 1957-01-11 1962-10-30 Servel Inc Production of electrical resistor elements
US3138686A (en) 1961-02-01 1964-06-23 Gen Electric Thermal switch device
DE1155855B (de) 1962-09-27 1963-10-17 Philips Nv Vorrichtung zum Schutz eines elektrischen Geraetes
US3243753A (en) 1962-11-13 1966-03-29 Kohler Fred Resistance element
GB1168770A (en) 1965-12-01 1969-10-29 Texas Instruments Inc Self-Regulating Heaters.
US3535494A (en) 1966-11-22 1970-10-20 Fritz Armbruster Electric heating mat
US3619560A (en) 1969-12-05 1971-11-09 Texas Instruments Inc Self-regulating thermal apparatus and method
US3689736A (en) 1971-01-25 1972-09-05 Texas Instruments Inc Electrically heated device employing conductive-crystalline polymers
US3824328A (en) 1972-10-24 1974-07-16 Texas Instruments Inc Encapsulated ptc heater packages
US3823217A (en) 1973-01-18 1974-07-09 Raychem Corp Resistivity variance reduction
US3878501A (en) 1974-01-02 1975-04-15 Sprague Electric Co Asymmetrical dual PTCR package for motor start system
US4654511A (en) 1974-09-27 1987-03-31 Raychem Corporation Layered self-regulating heating article
US4177376A (en) 1974-09-27 1979-12-04 Raychem Corporation Layered self-regulating heating article
US4177446A (en) 1975-12-08 1979-12-04 Raychem Corporation Heating elements comprising conductive polymers capable of dimensional change
NL7603997A (nl) 1976-04-15 1977-10-18 Philips Nv Elektrische verhittingsinrichting omvattende een weerstandslichaam uit p.t.c.-materiaal.
US4101862A (en) 1976-11-19 1978-07-18 K.K. Tokai Rika Denki Seisakusho Current limiting element for preventing electrical overcurrent
US4246468A (en) 1978-01-30 1981-01-20 Raychem Corporation Electrical devices containing PTC elements
US4250398A (en) 1978-03-03 1981-02-10 Delphic Research Laboratories, Inc. Solid state electrically conductive laminate
DE2838508A1 (de) 1978-09-04 1980-03-20 Siemens Ag Elektrischer widerstand mit positivem temperaturkoeffizienten des widerstandswertes
US4238812A (en) 1978-12-01 1980-12-09 Raychem Corporation Circuit protection devices comprising PTC elements
US4237441A (en) 1978-12-01 1980-12-02 Raychem Corporation Low resistivity PTC compositions
US4329726A (en) 1978-12-01 1982-05-11 Raychem Corporation Circuit protection devices comprising PTC elements
US4315237A (en) 1978-12-01 1982-02-09 Raychem Corporation PTC Devices comprising oxygen barrier layers
US4445026A (en) 1979-05-21 1984-04-24 Raychem Corporation Electrical devices comprising PTC conductive polymer elements
US4327351A (en) 1979-05-21 1982-04-27 Raychem Corporation Laminates comprising an electrode and a conductive polymer layer
US4313996A (en) 1979-05-21 1982-02-02 The Dow Chemical Company Formable metal-plastic-metal structural laminates
US4272471A (en) 1979-05-21 1981-06-09 Raychem Corporation Method for forming laminates comprising an electrode and a conductive polymer layer
DE2932026A1 (de) 1979-08-07 1981-02-26 Bosch Siemens Hausgeraete Elektrische heizeinrichtung mit einem heizelement aus kaltleitermaterial
US5049850A (en) 1980-04-21 1991-09-17 Raychem Corporation Electrically conductive device having improved properties under electrical stress
US4545926A (en) 1980-04-21 1985-10-08 Raychem Corporation Conductive polymer compositions and devices
US4314231A (en) 1980-04-21 1982-02-02 Raychem Corporation Conductive polymer electrical devices
US4317027A (en) 1980-04-21 1982-02-23 Raychem Corporation Circuit protection devices
US4352083A (en) 1980-04-21 1982-09-28 Raychem Corporation Circuit protection devices
US5178797A (en) 1980-04-21 1993-01-12 Raychem Corporation Conductive polymer compositions having improved properties under electrical stress
US4413301A (en) 1980-04-21 1983-11-01 Raychem Corporation Circuit protection devices comprising PTC element
US4314230A (en) 1980-07-31 1982-02-02 Raychem Corporation Devices comprising conductive polymers
US4426633A (en) 1981-04-15 1984-01-17 Raychem Corporation Devices containing PTC conductive polymer compositions
US5140297A (en) 1981-04-02 1992-08-18 Raychem Corporation PTC conductive polymer compositions
US4955267A (en) 1981-04-02 1990-09-11 Raychem Corporation Method of making a PTC conductive polymer electrical device
US4951384A (en) 1981-04-02 1990-08-28 Raychem Corporation Method of making a PTC conductive polymer electrical device
US4951382A (en) 1981-04-02 1990-08-28 Raychem Corporation Method of making a PTC conductive polymer electrical device
US5195013A (en) 1981-04-02 1993-03-16 Raychem Corporation PTC conductive polymer compositions
US5227946A (en) 1981-04-02 1993-07-13 Raychem Corporation Electrical device comprising a PTC conductive polymer
US4582564A (en) * 1982-01-04 1986-04-15 At&T Technologies, Inc. Method of providing an adherent metal coating on an epoxy surface
US4481498A (en) 1982-02-17 1984-11-06 Raychem Corporation PTC Circuit protection device
US4542365A (en) 1982-02-17 1985-09-17 Raychem Corporation PTC Circuit protection device
EP0158410A1 (en) 1984-01-23 1985-10-16 RAYCHEM CORPORATION (a Delaware corporation) Laminar Conductive polymer devices
US5089688A (en) 1984-07-10 1992-02-18 Raychem Corporation Composite circuit protection devices
US5148005A (en) 1984-07-10 1992-09-15 Raychem Corporation Composite circuit protection devices
US5064997A (en) 1984-07-10 1991-11-12 Raychem Corporation Composite circuit protection devices
DE3583932D1 (de) 1984-12-18 1991-10-02 Matsushita Electric Ind Co Ltd Selbstregelnder heizartikel mit elektroden welche direkt mit einer ptc-schicht verbunden sind.
JPS61159702A (ja) 1984-12-29 1986-07-19 株式会社村田製作所 有機正特性サ−ミスタ
US4755246A (en) 1985-03-12 1988-07-05 Visa Technologies, Inc. Method of making a laminated head cleaning disk
US4647896A (en) 1985-03-14 1987-03-03 Raychem Corporation Materials for packaging circuit protection devices
US4685025A (en) 1985-03-14 1987-08-04 Raychem Corporation Conductive polymer circuit protection devices having improved electrodes
US4774024A (en) 1985-03-14 1988-09-27 Raychem Corporation Conductive polymer compositions
US4884163A (en) 1985-03-14 1989-11-28 Raychem Corporation Conductive polymer devices
US4647894A (en) 1985-03-14 1987-03-03 Raychem Corporation Novel designs for packaging circuit protection devices
US4859807A (en) * 1985-07-19 1989-08-22 Kollmorgen Technologies Corporation Wire scribed circuit boards and method of manufacture
US4639818A (en) 1985-09-17 1987-01-27 Raychem Corporation Vent hole assembly
US4689475A (en) 1985-10-15 1987-08-25 Raychem Corporation Electrical devices containing conductive polymers
US4766409A (en) 1985-11-25 1988-08-23 Murata Manufacturing Co., Ltd. Thermistor having a positive temperature coefficient of resistance
JPS62131065A (ja) 1985-12-03 1987-06-13 Idemitsu Kosan Co Ltd 高分子正温度特性組成物
JPH0690964B2 (ja) 1986-03-31 1994-11-14 日本メクトロン株式会社 Ｐｔｃ素子の製造法
JPH0690962B2 (ja) 1986-03-31 1994-11-14 日本メクトロン株式会社 Ｐｔｃ素子の製造法
US4698614A (en) 1986-04-04 1987-10-06 Emerson Electric Co. PTC thermal protector
US4706060A (en) 1986-09-26 1987-11-10 General Electric Company Surface mount varistor
JPH0777161B2 (ja) 1986-10-24 1995-08-16 日本メクトロン株式会社 Ｐｔｃ組成物、その製造法およびｐｔｃ素子
USH414H (en) 1987-03-20 1988-01-05 The United States Of America As Represented By The Secretary Of The Army Surface ionization source
US5166658A (en) 1987-09-30 1992-11-24 Raychem Corporation Electrical device comprising conductive polymers
US4907340A (en) 1987-09-30 1990-03-13 Raychem Corporation Electrical device comprising conductive polymers
US4924074A (en) 1987-09-30 1990-05-08 Raychem Corporation Electrical device comprising conductive polymers
JPH0212898A (ja) * 1988-06-29 1990-01-17 Nec Corp 電波吸収体の製造方法
NO880529L (no) 1988-02-08 1989-08-09 Ramu Int Selvbegrensede elektrisk varmeelement.
US4811164A (en) 1988-03-28 1989-03-07 American Telephone And Telegraph Company, At&T Bell Laboratories Monolithic capacitor-varistor
US4882466A (en) 1988-05-03 1989-11-21 Raychem Corporation Electrical devices comprising conductive polymers
US4967176A (en) 1988-07-15 1990-10-30 Raychem Corporation Assemblies of PTC circuit protection devices
US5181006A (en) 1988-09-20 1993-01-19 Raychem Corporation Method of making an electrical device comprising a conductive polymer composition
US4980541A (en) 1988-09-20 1990-12-25 Raychem Corporation Conductive polymer composition
JP2733076B2 (ja) 1988-11-28 1998-03-30 大東通信機株式会社 Ｐｔｃ組成物
US4937551A (en) 1989-02-02 1990-06-26 Therm-O-Disc, Incorporated PTC thermal protector device
US5015824A (en) 1989-02-06 1991-05-14 Thermacon, Inc. Apparatus for heating a mirror or the like
US4904850A (en) 1989-03-17 1990-02-27 Raychem Corporation Laminar electrical heaters
JPH0732084B2 (ja) 1989-03-29 1995-04-10 株式会社村田製作所 有機正特性サーミスタ
AU637370B2 (en) 1989-05-18 1993-05-27 Fujikura Ltd. Ptc thermistor and manufacturing method for the same
DE58908567D1 (de) 1989-05-30 1994-12-01 Siemens Ag Niveaufühler mit hohem Signalhub für Flüssigkeiten, insbesondere chemisch aggressive Flüssigkeiten.
JP2810740B2 (ja) 1989-12-27 1998-10-15 大東通信機株式会社 グラフト化法によるｐｔｃ組成物
JPH0688350B2 (ja) 1990-01-12 1994-11-09 出光興産株式会社 正温度係数特性成形体の製造方法
US5247277A (en) 1990-02-14 1993-09-21 Raychem Corporation Electrical devices
US5174924A (en) 1990-06-04 1992-12-29 Fujikura Ltd. Ptc conductive polymer composition containing carbon black having large particle size and high dbp absorption
JPH0448701A (ja) 1990-06-15 1992-02-18 Daito Tsushinki Kk 自己復帰形過電流保護素子
US5089801A (en) 1990-09-28 1992-02-18 Raychem Corporation Self-regulating ptc devices having shaped laminar conductive terminals
US5382938A (en) * 1990-10-30 1995-01-17 Asea Brown Boveri Ab PTC element
JPH04167501A (ja) 1990-10-31 1992-06-15 Daito Tsushinki Kk Ｐｔｃ素子
JPH0521208A (ja) 1991-05-07 1993-01-29 Daito Tsushinki Kk Ｐｔｃ素子
JPH0521207A (ja) 1991-07-12 1993-01-29 Daito Tsushinki Kk Ｐｔｃ素子
US5250228A (en) 1991-11-06 1993-10-05 Raychem Corporation Conductive polymer composition
US5303115A (en) 1992-01-27 1994-04-12 Raychem Corporation PTC circuit protection device comprising mechanical stress riser
US5852397A (en) 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
US5812048A (en) 1993-11-24 1998-09-22 Rochester Gauges, Inc. Linear positioning indicator
DE69504333T2 (de) 1994-05-16 1999-05-12 Raychem Corp., Menlo Park, Calif. Elektrisches bauteil mit einem ptc-widerstandselement
DE69528897T2 (de) 1994-06-09 2003-10-09 Tyco Electronics Corp., Middleton Elektrische bauelemente
US5591353A (en) * 1994-08-18 1997-01-07 Texas Instruments Incorporated Reduction of surface copper thickness on surface mount printed wire boards with copper plated through holes by the chemical planarization method
DE69636245T2 (de) 1995-08-07 2007-04-12 Bc Components Holdings B.V. Mehrelement-ptc-widerstand
DE953992T1 (de) 1995-08-15 2000-04-20 Bourns, Multifuse (Hong Kong) Ltd. Oberflächenmontierte leitfähige Polymer-Bauelemente und Verfahren zur Herstellung derselben
US5699607A (en) 1996-01-22 1997-12-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
US6107726A (en) * 1997-07-25 2000-08-22 Materials Systems, Inc. Serpentine cross-section piezoelectric linear actuator
US6172591B1 (en) * 1998-03-05 2001-01-09 Bourns, Inc. Multilayer conductive polymer device and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429383B1 (ko) * 2001-12-22 2004-04-29 삼화콘덴서공업주식회사 폴리머 ｐｃｔ 휴즈의 금속 전극 제조장치 및 제조방법
KR100685088B1 (ko) * 2005-01-27 2007-02-22 엘에스전선 주식회사 복층 구조를 갖는 표면 실장형 서미스터 및 그의 제조방법

Also Published As

Publication number Publication date
WO2001039214A3 (en) 2001-11-22
US6429533B1 (en) 2002-08-06
WO2001039214A2 (en) 2001-05-31
JP2003515920A (ja) 2003-05-07
EP1236210A2 (en) 2002-09-04
AU1661301A (en) 2001-06-04
CN1399782A (zh) 2003-02-26
TW473746B (en) 2002-01-21

Similar Documents

Publication Publication Date Title
KR20020049057A (ko) 개선된 전도성 폴리머 장치 및 그 제조 방법
US6242997B1 (en) Conductive polymer device and method of manufacturing same
EP0901133B1 (en) Multilayer conductive polymer positive temperature coefficient device and method of fabricating it
US6172591B1 (en) Multilayer conductive polymer device and method of manufacturing same
US6236302B1 (en) Multilayer conductive polymer device and method of manufacturing same
JP3363651B2 (ja) プリント配線板およびその設計方法
KR960019374A (ko) 전류 보호기
WO1996008832A1 (en) Improvements in ceramic chip fuses
US20060152329A1 (en) Conductive polymer device and method of manufacturing same
US20060176675A1 (en) Multi-layer polymeric electronic device and method of manufacturing same
US7737818B2 (en) Embedded resistor and capacitor circuit and method of fabricating same
US6380839B2 (en) Surface mount conductive polymer device
JPH0737757A (ja) コンデンサアレイ
US20060055501A1 (en) Conductive polymer device and method of manufacturing same
EP1110312A1 (en) An electronic part
US20230230737A1 (en) Multilayer coil component
HK1018844A (en) Multilayer conductive polymer positive temperature coefficient device
TWI275107B (en) Electrical devices and process for making such devices
JP2002050533A (ja) 積層チップ部品の製造方法
JPH11176641A (ja) 積層セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020521

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid