KR200174124Y1 - 리플레쉬 어드레스를 래치하는 장치 - Google Patents
리플레쉬 어드레스를 래치하는 장치 Download PDFInfo
- Publication number
- KR200174124Y1 KR200174124Y1 KR2019940006551U KR19940006551U KR200174124Y1 KR 200174124 Y1 KR200174124 Y1 KR 200174124Y1 KR 2019940006551 U KR2019940006551 U KR 2019940006551U KR 19940006551 U KR19940006551 U KR 19940006551U KR 200174124 Y1 KR200174124 Y1 KR 200174124Y1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- address
- counter
- signal
- row
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 고안은 디램의 리플레쉬 모드를 변환시킬때, 리플레쉬 카운터의 변환으로 인한 리플레쉬 어드레스의 공백으로 디램의 데이터가 소멸되는 것을 방지하기 위한 것으로, 종래의 리플레쉬 어드레스를 생성하는 장치는 리플레쉬 어드레스를 외부의 별도의 카운터에서 공급하는 방법과 디램 내부의 리플레쉬 카운터(4)를 통하여 리플레쉬 어드레스를 공급하는 방법을 병행하여 사용하므로, 디램의 리플레쉬 모드를 변환시킬때, 두 방법에서 사용하는 리플레쉬 카운터(4)가 서로 다르기 때문에 스펙(spec)에 지정된 리플레쉬 주기에 리플레수가 되지 않는 로우가 생성되어 디램의 메모리 데이타 일부가 소멸되는 문제점을, 검지 및 제어로직(60)을 이용하여 래치 및 리플레쉬 카운터(40)에 리플레쉬 어드레스 카운터를 저장시키므로 리플레쉬 모드의 변환로 인한 어드레스 카운터의 공백을 막을 수 있으므로 메모리의 데이타 소멸을 방지하여 줄 수 있는 유용한 것이다.
Description
제1도는 종래 리플레쉬 어드레스를 생성하는 장치의 구성도.
제2도는 메모리 셀의 개략도.
제3도는 본 고안 리플레쉬 어드레스를 래치하는 장치의 구성도.
제4도는 래치 및 리플레쉬 카운터와 주변기기의 동작관계를 나타낸 상태도.
제5도는 본 고안의 타이밍 개념도.
* 도면의 주요부분에 대한 부호의 설명
10 : 컬럼 어드레스 버퍼 20 : 클럭 발생기
30 : 리플레쉬 모드 검지 및 제어기 40 : 래치 및 리플레쉬 카운터
50 : 로우 어드레스 버퍼 60 : 검지 및 제어로직
본 고안은 디램(DRAM)의 리플레쉬(refresh)에 관한 것으로 특히, 디램의 리플레쉬 모드를 변환시킬때, 리플레쉬 어드레스의 공백으로 인하여 디램의 데이터가 소멸되는 것을 방지하는 리플레쉬 어드레스를 래치(latch)하는 장치에 관한 것이다.
일반적으로 디램의 리플레쉬 어드레스를 만드는 방법에는 두 가지가 있는데, 외부에서 리플레쉬 어드레스 스트로브를 디램에 입력시키는 방법(제 1방법)과 , 디램 내부에 있는 리플레쉬 카운터를 이용하는 방법(제 2방법)이 있는 데, 보통은 상기 두 방법을 병행하여 사용하게 된다.
이러한 종래의 리플레쉬 어드레스를 생성하는 장치는 제1도에 도시되는 바와 같이, 컬럼 어드레스 스트로브(CAS, Column Address Strobe)와 어드레스 버스로부터 신호를 입력받아 컬럼 어드레스를 출력하는 컬럼 어드레스 버퍼(column address buffer)(1)와, 로우 어드레스 스트로브(RAS, Row Address Strobe)를 기준으로 디램 내부에서 사용되는 스트로브 신호를 발생시키는 클럭 발생기(clock generator)(2)와, 상기 클럭 발생기(2)로부터의 신호와 컬럼 어드레스 스트로브를 입력받아 스트로브 신호를 출력시키는 리플레쉬 제어기(refresh controller)(3)와, 상기 리플레쉬 제어기(3)로부터 스트로브 신호를 입력받아 계수하며 CBRR(CAS before RAS refresh), HR(hidden refresh), SR(self refresh)시 리플레쉬 어드레스를 출력시키는 리플레쉬 카운터(rdfresh counter)(4)와, 상기 리플레쉬 카운터(4)로부터 리플레쉬 어드레스와 어드레스 버스로부터의 신호와 RAS 신호에 의해 클럭 발생기(2)에서 생성된 신호를 입력받아 로우 어드레스를 출력시키는 로우 어드레스 버퍼(row address buffer)(5)로 구성되었다.
이러한 종래의 리플레쉬 어드레스를 생성하는 장치는 리플레쉬 어드레스를 외부의 별도의 카운터에서 공급받는 것과 디램 내부의 카운터에서 공급하는 것을 혼용해서 사용하게 되면, 두 방법에서 사용하는 리플레쉬 카운터(4)가 서로 다르기 때문에 리플레쉬하는 방법을 변환시키게 되면 디램의 스펙(spec)에 지정된 리플레쉬 주기에 리플레쉬가 되지 않는 로우(row)가 생성된다.
이것을 제1도 및 제2도와 함께 설명하면 다음과 같다.
중앙처리장치(CPU; 미도시)로부터 어드레스 버스(bus)를 통하여 어드레스와 CAS 및 RAS가 리플레쉬 어드레스를 생성하는 장치로 인가되면, 상기의 신호들중 어드레스와 CAS가 컬럼 어드레스 버퍼(1)에 인가되어, 컬럼 어드레스 버퍼(1)를 통하여 메모리 셀(memory cell)로 컬럼 어드레스가 출력된다.
또한, 상기의 신호들중 RAS는 클럭 발생기(2)로 인가되며, 클럭 발생기(2)는 리플레쉬 제어기(3)에 신호를 인가하고, 상기 리플레쉬 제어기(3)에서는 CAS와 클럭 발생기(2)로부터 출력된 신호를 통하여 CBRR, HR, SR시 리플레쉬 카운터(4)로 스트로브 신호를 인가하며, 리플레쉬 카운터(4)로부터 스트로브 신호를 인가받은 리플레쉬 카운터(4)는 CBRR, HR, SR시 리플레쉬 어드레스를 로우 어드레스 버퍼에 인가하게 된다.
그리고, 로우 어드레스 버퍼(5)는 상기 리플레쉬 카운터(4)로부터 인가되는 리플레쉬 어드레스와, 중앙처리장치로부터 인가되는 어드레스 및 클럭 발생기(2)로부터 인가되는 신호에 의해 메모리 셀(memory cell)로 로우 어드레스를 출력시킨다.
이때, 디램을 리플레쉬하기 위하여 리플레쉬 어드레스를 제1방법으로 계속 리플레쉬하여 로우n-1, 로우n, 로우0, 로우1, 로우2, 로우3, 로우4의 순서로 로우4까지 순차적으로 리플레쉬를 하였다면, 이때 제1방법에 의한 리플레쉬 카운터(4)의 위치는 다음 리플레쉬할 위치인 로우5를 가르키고 있지만, 실제로 로우5는 다음 리플레쉬를 할 때에 리플레쉬된다.
하지만, 두 방법(제1방법, 제2방법)상의 리플레쉬 값이 서로 다른 데도 불구하고, 리플레쉬의 방법을 제2방법으로 전환하여 디램 내부의 카운터의 위치가 로우6을 가르키고 있다면, 결국 로우5는 리플레쉬되지 않고 로우6, 로우7, 로우8 .....로우n-1, 로우n의 순서로 리플레쉬하게 된다.
따라서, 로우5는 제2방법으로 리플레쉬를 계속하여 다시 로우5의 위치를 가르킬 때까지 리플레쉬가 되지 않게 되며, 이때 디램의 리플레쉬 주기를 초과하게 되면 로우5에 있던 메모리의 데이터는 소멸되었다.
상기와 같은 종래의 리플레쉬 어드레스를 생성하는 장치는 리플레쉬 어드레스를 외부의 별도의 카운터에서 공급하는 방법과 디램 내부의 리플레쉬 카운터(4)를 통하여 리플레쉬 어드레스를 공급하는 방법을 병행하여 사용하므로, 디램의 리플레쉬 모드를 변환시킬 때, 두 방법에서 사용하는 리플레쉬 카운터(4)가 서로 다르기 때문에 스펙(spec)에 지정된 리플레쉬 주기에 리플레쉬가 되지 않는 로우가 생성되어 디램의 메모리 데이타 일부가 소멸되는 문제점이 있었다.
본 고안의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 디램의 리플레쉬 모드를 변환시킬 때, 리플레쉬 카운터의 변환으로 인한 리플레쉬 어드레스의 공백으로 디램의 데이터가 소멸되는 것을 방지하기 위한 리플레쉬 어드레스를 래치하는 장치를 제공하는데 있다.
이하 본 고안의 기술적 구성을 상세히 설명하면 다음과 같다.
본 고안 리플레쉬 어드레스를 래치하는 장치는 제3도에 도시되는 바와 같이, 컬럼 어드레스 스트로브(CAS)와 어드레스 버스로부터 신호를 입력받아 컬럼 어드레스를 출력하는 컬럼 어드레스 버퍼(10)와, 로우 어드레스 스트로브(RAS)를 기준으로 디램 내부에서 사용되는 스트로브 신호를 발생시키는 클럭 발생기(20)와, 상기 컬럼 어드레스 스트로브(CAS)와 클럭 발생기(20)로부터 신호를 입력받아 스트로브 신호와 리플레쉬 방법을 검지하여 로우 어드레스 스트로브 온리 리플레쉬(ROR, RAS only refresh)일 경우 로우 어드레스를 래치한다는 신호를 출력시키는 리플레쉬 모드 검지 및 제어기(30)와, 상기 리플레쉬 모드 검지 및 제어기(30)로부터 ROR신호와 클럭 발생기(20)로부터 신호를 입력받아 출력시키며 리플레쉬 카운터를 기억하는 래치 및 리플레쉬 카운터(40)와, 상기 래치 및 리플레쉬 카운터(40)로부터 리플레쉬 어드레스와 어드레스 버스로부터 신호를 입력받아 로우 어드레스를 출력시키는 로우 어드레스 버퍼(50)와, 클럭 발생기(20)로부터 신호를 입력받으며, 리플레쉬 모드 검지 및 리플레쉬 제어기로부터 로우 어드레스를 래치한다는 신호를 인가받아 ROR일 경우 리플레쉬 어드레스의 진행방향을 검지하여 결정하며, 래치 및 리플레쉬 카운터(40)를 제어하는 검지 및 제어로직(60)으로 구성함을 그 기술적 구성상의 특징으로 한다.
제4도는 래치 및 리플레쉬 카운터(40)와 주변기기의 동작관계를 상세하게 나타낸 것이며, 제5도는 본 고안에서의 타이밍 개념도이다.
이러한 본 고안 리플레쉬 어드레스를 래치하는 장치는 제2도 내지 제5도에 도시되는 바와 같이, 중앙처리장치(CPU; 미도시)로부터 어드레스 버스를 통하여 어드레스와 CAS 및 RAS가 리플레쉬 어드레스를 생성하는 장치로 인가되면, 상기의 신호들중 어드레스와 CAS가 컬럼 어드레스 버퍼(10)에 인가되어, 컬럼 어드레스 버퍼(10)를 통하여 메모리 셀로 컬럼 어드레스가 출력된다.
또한, 상기의 신호들중 RAS는 클럭 발생기(20)로 인가되며, 클럭 발생기(20)는 리플레쉬 제어기(30)에 신호를 인가하고, 상기 리플레쉬 모드 검지 및 제어기(30)에서는 CAS와 클럭 발생기로부터 출력된 신호를 통하여 CBRR, HR, SR시 리플레쉬 카운터로 스트로브 신호를 인가하며, 리플레쉬 카운터로부터 스트로브 신호를 인가받은 래치 및 리플레쉬 카운터(40)는 CBRR, HR, SR시 리플레쉬 어드레스를 로우 어드레스 버퍼(50)에 인가하게 된다.
그리고, 로우 어드레스 버퍼(50)는 상기 래치 및 리플레쉬 카운터로부터 인가되는 리플레쉬 어드레스와, 중앙처리장치로부터 인가되는 어드레스 및 클럭 발생기(20)로부터 인가되는 신호에 의해 메모리 셀(memory cell)로 로우 어드레스를 출력시키는 것은 종래의 기술과 같다고 할 수 있다.
그러나, 외부의 리플레쉬 카운터를 사용하는 ROR시, 리플레쉬 모드 검지 및 제어기(30)에서는 리플레쉬 모드를 검지하여 ROR이면, 로우 어드레스를 래치한다는 신호를 검지 및 제어로직(60)에 인가하여, 검지및 제어로직으로 하여금 로우 어드레스 버퍼로부터 출력되어 입력된 어드레스 값을 기억하도록 래치 및 리플레쉬 카운터(40)에 제어신호를 인가하며, 또한 검지 및 제어로직(60)에서는 매번의 ROR시 마다 로우 어드레스 값이 증가하는 방향으로 리플레쉬 어드레스가 변화하는지, 아니면 감소하는 방향으로 리플레쉬 어드레스 값이 변화하는지 점검하여 CBRR, HR, SR시 래치 및 리플레쉬 카운터(40)의 진행방향을 결정하여 래치 및 리플레쉬 카운터(40)를 제어한다.
이상에서 살펴 본 바와 같이, 본 고안 리플레쉬 어드레스를 래치하는 장치는 종래의 리플레쉬 어드레스를 생성하는 장치에서 디램의 리플레쉬 모드를 변환시킬때, 리플레쉬 어드레스의 공백으로 인하여 디램의 데이터가 소멸되는 것을 방지하기 위하여 검지및 제어로직(60)을 이용하여 래치 및 리플레쉬 카운터(40에 리플레쉬 어드레스 카운터를 저장시키므로 리플레쉬 모드의 변환로 인한 어드레스 카운터의 공백을 막을 수 있으므로 메모리의 데이타 소멸을 방지하여 줄 수 있는 유용한 것이다.
Claims (1)
- 컬럼 어드레스 스트로브(CAS)와 어드레스 버스로부터 신호를 입력받아 컬럼 어드레스를 출력하는 컬럼 어드레스 버퍼(10)와, 로우 어드레스 스트로브(RAS)를 기준으로 디램 내부에서 사용되는 스트로브 신호를 발생시키는 클럭 발생기(20)와, 상기 컬럼 어드레스 스트로브(CAS)와 클럭 발생기로부터 신호를 입력받아 스트로브 신호와 리플레쉬 방법을 검지하여 로우 어드레스 스트로브 온리 리플레쉬(ROR)일 경우 로우 어드레스를 래치한다는 신호를 출력시키는 리플레쉬 모드 검지 및 제어기(30)와, 상기 리플레쉬 모드 검지 및 제어기로부터 로우 어드레스를 래치한다는 신호와 클럭 발생기(20)로부터 신호를 입력받아 출력시키며 리플레쉬 카운터를 기억하는 래치 및 리플레쉬 카운터(40)와, 상기 래치 및 리플레쉬 카운터(40)로부터 리플레쉬 어드레스와 어드레스 버스로부터 신호를 입력받아 로우 어드레스를 출력시키는 로우 어드레스 버퍼(50)와, 클럭 발생기(20)로부터 신호를 입력받으며, 리플레쉬 모드 검지 및 제어기(30)로부터 로우 어드레스를 래치한다는 신호를 인가받아 ROR(RAS only refresh)일 경우 리플레쉬 어드레스의 진행방향을 검지하여 결정하며, 래치 및 리플레쉬 카운터(40)를 제어하는 검지 및 제어로직(60)으로 구성함을 특징으로 하는 리플레쉬 어드레스를 래치하는 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940006551U KR200174124Y1 (ko) | 1994-03-30 | 1994-03-30 | 리플레쉬 어드레스를 래치하는 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940006551U KR200174124Y1 (ko) | 1994-03-30 | 1994-03-30 | 리플레쉬 어드레스를 래치하는 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950028551U KR950028551U (ko) | 1995-10-20 |
| KR200174124Y1 true KR200174124Y1 (ko) | 2000-03-02 |
Family
ID=19379988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940006551U KR200174124Y1 (ko) | 1994-03-30 | 1994-03-30 | 리플레쉬 어드레스를 래치하는 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200174124Y1 (ko) |
-
1994
- 1994-03-30 KR KR2019940006551U patent/KR200174124Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950028551U (ko) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0739015B1 (en) | Semiconductor memory device | |
| US5901101A (en) | Semiconductor memory device | |
| US5703831A (en) | Synchronous semiconductor memory device having internal circuitry enabled only when commands are applied in normal sequence | |
| US6879536B2 (en) | Semiconductor memory device and system outputting refresh flag | |
| KR100482365B1 (ko) | 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법 | |
| KR960038989A (ko) | 반도체 메모리장치 | |
| KR100424118B1 (ko) | 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치 | |
| KR20080030470A (ko) | 반도체 기억 장치 및 메모리 시스템 | |
| US5583818A (en) | Self-refresh method and refresh control circuit of a semiconductor memory device | |
| KR960025733A (ko) | 디램(dram) 리프레쉬 회로 | |
| US6026041A (en) | Semiconductor memory device | |
| KR200174124Y1 (ko) | 리플레쉬 어드레스를 래치하는 장치 | |
| KR0172233B1 (ko) | 분배형 리프레쉬 모드 제어회로 | |
| KR100610454B1 (ko) | 비트라인 센스앰프 구동 제어장치 | |
| US5579271A (en) | Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals | |
| KR0121776B1 (ko) | 동기식 디램의 히든 셀프 리프레쉬 장치 | |
| KR100242027B1 (ko) | 디램 인터페이스 제어장치 | |
| JP4704691B2 (ja) | 半導体記憶装置 | |
| KR100599411B1 (ko) | 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 | |
| KR100640577B1 (ko) | 반도체 메모리 장치의 리후레쉬 제어회로 | |
| KR100348220B1 (ko) | 리프레쉬장치 | |
| KR100259974B1 (ko) | 동기형 반도체 메모리 장치 | |
| KR19980083996A (ko) | 디램 장치의 리프레쉬 제어방법 | |
| KR20030033511A (ko) | 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법 | |
| KR20000060978A (ko) | 에스디램의 리프레쉬 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19940330 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19970331 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19940330 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19990928 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19991227 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19991228 |
|
| UG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee |