[go: up one dir, main page]

KR20010031538A - 스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템 - Google Patents

스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템 Download PDF

Info

Publication number
KR20010031538A
KR20010031538A KR1020007004580A KR20007004580A KR20010031538A KR 20010031538 A KR20010031538 A KR 20010031538A KR 1020007004580 A KR1020007004580 A KR 1020007004580A KR 20007004580 A KR20007004580 A KR 20007004580A KR 20010031538 A KR20010031538 A KR 20010031538A
Authority
KR
South Korea
Prior art keywords
switching
output
turned
transistor
transistors
Prior art date
Application number
KR1020007004580A
Other languages
English (en)
Other versions
KR100662172B1 (ko
Inventor
가지와라쥰
사토미가츠지
사키야마시로
기노시타마사요시
오오타니가츠히로
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010031538A publication Critical patent/KR20010031538A/ko
Application granted granted Critical
Publication of KR100662172B1 publication Critical patent/KR100662172B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

스위칭 레귤레이터에 있어서 높은 변환효율을 유지하면서 스위칭 노이즈를 저감시킨다. 온 저항이 서로 다른 복수의 출력용 스위칭 트랜지스터(21~23)를 설치하여, 온 동작일 때는 온 저항이 큰 것부터 차례로 동작시키고, 오프 동작일 때는 온 저항이 작은 것부터 차례로 동작시킨다. 이로써 스위칭 동작시의 급격한 전류변화를 억제할 수 있으므로 기생 인덕터(102)에 기인하는 di/dt 노이즈를 저감시킬 수 있다.

Description

스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템{SWITCHING REGULATOR AND LSI SYSTEM}
최근 휴대폰이나 노트북형 PC 등의 휴대 전자기기가 놀랄만한 속도로 보급되고 있다. 이에 따라 반도체 기술 분야에 있어서 저소비전력화 기술은 필수로 되고 있다. LSI의 소비전력을 억제하기 위해서는 LSI자체의 전원전압을 낮추는 것이 효과적이며 이 때문에 효율이 높은 전원전압 변환회로가 필요하게 되었다.
스위칭 레귤레이터는 그 동작 원리상, 선형 레귤레이터에 비하여 훨씬 효율이 높은 레귤레이터로서 알려져 있으며, 지금까지 여러 방식의 스위칭 레귤레이터가 연구 개발되어 왔다. 그리고 LSI 동작의 고속화나 저소비 전력화에 따라 스위칭 레귤레이터에 대한 효율 향상 및 고속 스위칭화의 요구가 한층 더 높아졌다.
도 18은 종래의 스위칭 레귤레이터로서, 강압형 동기정류방식 스위칭 전원(DC/DC 변환기)의 기본 회로구성을 도시한 것이다. 직류전원(1)은 이 스위칭 레귤레이터의 출력을 생성하기 위한 소스이며 쵸핑(chopping)의 대상이다. 직류전원(1)은 그 전원 측이 P형 MOS 트랜지스터로 구성된 출력용 스위칭 트랜지스터(2)의 소스 단자에 접속되고, 그 GND 측이 N형 MOS 트랜지스터로 구성된 정류용 스위칭 트랜지스터(3)의 소스 단자에 접속된다.
도 19는 도18의 스위칭 레귤레이터의 동작을 나타내는 타이밍도이다. 제어부(5)는 출력전압(Vout)과 기준전압(Vref)을 비교하고, 이 비교 결과에 기초하여 스위칭 트랜지스터(2, 3)의 온/오프를 제어한다. 전압 비교기(4)가 출력전압(Vout)과 기준전압(Vref)을 비교하고, 이 비교 결과를 받아 펄스 생성회로(6)는 온/오프를 제어하기 위한 펄스 신호(SC)를 출력한다. 이 신호(SC)는 스위칭 트랜지스터(2, 3)의 게이트 구동용 버퍼(8, 9)로 보내진다. 스위칭 트랜지스터(2, 3)의 드레인 전압(VD)은 스위칭 트랜지스터(2, 3)의 온/오프 동작 및 다이오드(11)에 의하여 쵸핑되고, 인덕턴스 소자(12) 및 콘덴서(13)를 갖는 평활회로(10)에 의하여 평활되어 출력전압(Vout)으로서 출력된다. 여기서 변환 효율은 다음의 식으로 정의된다.
변환 효율＝(출력 전력)/(입력 전력)
- 해결과제 -
종래의 스위칭 레귤레이터에서는 높은 변환 효율을 유지하기 위해서 스위칭 트랜지스터(2, 3)의 온 저항을 가능한 한 낮추어 스위칭 사이즈를 최적화 하거나, 스위칭 주파수를 높여 고속 스위칭을 함으로써 교류 손실을 줄일 필요가 있었다. 그러나 고속으로 스위칭을 시킬 경우에는 이에 기인하여 큰 스위칭 노이즈가 발생한다는 문제가 생겼다.
즉 도 18에 도시한 바와 같이, 전원 배선에는 이른바 기생 인덕터(102)가 존재한다. 그리고 스위칭 트랜지스터(2, 3)의 소스-드레인간 전압(VDS)이 큰 경우에는 스위칭 동작에 따른 급격한 전류 변화로 인해, 기생 인덕터(102)에 기인하는 di/dt 노이즈가 발생한다. 이 노이즈는 스위칭 할 때마다 전원전압 레벨을 유동시키고, 이 때문에 출력전압(Vout)에도 그와 같은 노이즈가 발생한다. 그 결과 출력전압(Vout)에, 전원 배선의 기생 인덕터(102)에 기인하는 Lㆍdi/dt의 노이즈가 발생하게 된다.
이와 같은 스위칭 노이즈를 저감시키기 위하여 예를 들어 종래에는 용량 삽입의 공진(共振)형 스위칭 레귤레이터가 사용되어 왔다. 이 공진형 스위칭 레귤레이터는 LC공진을 이용하여 ZVS(Zero Voltage Switching), 즉 0전압(전류) 스위칭을 행하는 것이다. 그러나 이 공진형 스위칭 레귤레이터는 그 제어회로의 구성이 매우 복잡하고 타이밍 제어도 수월하지 않다. 뿐만 아니라 이 공진형 스위칭 레귤레이터는 출력 전류가 클수록 교류 손실이 커져, 그 결과 변환 효율도 저하해 버린다는 문제를 갖고 있다.
본 발명은 스위칭 레귤레이터에 관한 기술에 속하는 것으로, 특히 스위칭 노이즈를 저감시키는 기술에 속한다.
도 1은 본 발명의 제 1 실시형태에 관한 스위칭 레귤레이터의 구성도이다.
도 2는 도 1에 나타난 구성에서의 펄스 생성회로(16)의 내부 구성도이다.
도 3은 도 1에 나타난 구성에서의 각 신호(SG, SA1~SA3, SB1~SB3)의 시간 변화를 나타내는 도면이다.
도 4는 도 1에 나타난 구성에서의 각 출력용 스위칭 트랜지스터(21~23)의 특성을 나타내는 도면이다.
도 5는 복수의 출력용 스위칭 트랜지스터의 다른 구성예를 나타내는 도면이다.
도 6은 도 5의 각 그룹(24~26)의 트랜지스터 특성을 나타내는 도면이다.
도 7은 도 1에 나타난 구성에서의 구동회로(40) 내부 구성을 나타내는 회로도이다.
도 8은 도 1에 나타난 구성에서의 구동회로(40) 내부 구성의 다른 예를 나타내는 회로도이다.
도 9는 도 1에 나타난 구성에서의 구동회로(40) 내부 구성의 또 다른 예를 나타내는 회로도이다.
도 10은 도 1에 나타난 구성에서의 각 출력용 스위칭 트랜지스터(21~23) 및 정류용 스위칭 트랜지스터(31~33) 배치의 한 예를 나타내는 도면이다.
도 11은 본 발명의 제 2 실시형태에 관한 스위칭 레귤레이터의 구성도이다.
도 12의 (a)는 도 11에 나타난 구성에서의 에지 검출회로(60)의 내부 구성도이고, 도 12의 (b)는 도 12의 (a)에 나타난 에지 검출회로(60)의 입출력을 나타내는 타이밍도이다.
도 13은 본 발명의 제 3 실시형태에 관한 스위칭 레귤레이터의 구성도이다.
도 14는 본 발명의 제 4 실시형태에 관한 스위칭 레귤레이터 구성의 일부를 나타내는 도면이다.
도 15는 도 14 구성의 일부 변형예를 나타내는 도면이다.
도 16은 본 발명의 제 5 실시형태에 관한 스위칭 레귤레이터의 구성도이다.
도 17은 본 발명에 관한 스위칭 레귤레이터를 구비한 LSI 시스템의 구성도이다.
도 18은 종래의 스위칭 레귤레이터의 구성도이다.
도 19는 종래의 스위칭 레귤레이터의 전압 파형도이다.
본 발명은 스위칭 레귤레이터로서 높은 변환 효율을 유지하면서 스위칭 노이즈를 저감시키는 것을 그 목적으로 한다.
구체적으로 본 발명은 스위칭 레귤레이터로서 복수의 출력용 스위칭 트랜지스터를 구비하고, 상기 복수의 출력용 스위칭 트랜지스터가 그 온 동작 및 오프 동작 중 적어도 어느 한 쪽에 있어서 소정의 순서로 동작하도록 구성된 것이다.
본 발명에 의하면 복수의 출력용 스위칭 트랜지스터가 그 온 동작 및 오프 동작 중 적어도 어느 한 쪽에 있어서 소정의 순서로 동작하므로 스위칭 동작시의 급격한 전류 변화를 억제할 수 있다. 이로써 기생 인덕터에 기인하는 di/dt 노이즈를 저감시킬 수 있다.
또한 상기 본 발명에 관한 스위칭 레귤레이터는 상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는 온 저항이 큰 것부터 차례로 온하고, 오프 동작일 때는 온 저항이 작은 것부터 차례로 오프하도록 구성되는 것이 바람직하다.
또 상기 본 발명에 관한 스위칭 레귤레이터는 상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는 트랜지스터 폭이 작은 것부터 차례로 온하고, 오프 동작일 때는 트랜지스터 폭이 큰 것부터 차례로 오프하도록 구성되는 것이 바람직하다.
또한 상기 본 발명에 관한 스위칭 레귤레이터에 있어서, 상기 복수의 출력용 스위칭 트랜지스터 중 제일 먼저 온하는 출력용 스위칭 트랜지스터는, 비포화 영역에서의 드레인 전류값이 당해 스위칭 레귤레이터의 최대 부하 전류값보다 크게 되도록 구성되는 것이 바람직하다.
또 상기 본 발명에 관한 스위칭 레귤레이터는 상기 복수의 출력용 스위칭 트랜지스터가 복수의 그룹으로 나뉘어 구성되고, 상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는 출력용 스위칭 트랜지스터의 개수가 적은 그룹부터 차례로 온하고, 오프 동작일 때는 출력용 스위칭 트랜지스터의 개수가 많은 그룹부터 차례로 오프하도록 구성되는 것이 바람직하다.
또한 상기 본 발명에 관한 스위칭 레귤레이터는 상기 복수의 출력용 스위칭 트랜지스터에 대하여 각각 설치되며, 당해 출력용 스위칭 트랜지스터를 그 구동 신호에 따라 동작시키는 복수의 구동회로를 구비하고 상기 복수의 구동회로 중 적어도 하나는 당해 출력용 스위칭 트랜지스터의 게이트를 상기 구동 신호에 따라 구동시키는 인버터와, 상기 인버터로 흐르는 전류가 일정한 크기가 되도록 제어하는 정전류원 회로를 구비하는 것이 바람직하다.
또 상기 적어도 하나의 구동회로는 상기 정전류원 회로가 제어하는 상기 인버터로 흐르는 전류의 크기를, 당해 스위칭 레귤레이터의 부하 전류량에 따라 제어하는 전류량 제어회로를 구비하는 것이 바람직하다. 또한 상기 적어도 하나의 구동회로는 상기 구동 신호를 입력으로 하고 상기 인버터를 구성하는 P형 MOS 트랜지스터 및 N형 MOS 트랜지스터가 동시에 온이 되지 않도록, 상기 인버터에 신호를 부여하는 비중복 회로를 구비하는 것이 바람직하다.
또 상기 본 발명에 관한 스위칭 레귤레이터에서의 복수의 출력용 스위칭 트랜지스터는 사이즈가 상대적으로 큰 것이 당해 스위칭 레귤레이터가 구성된 LSI의 I/O 패드에 상대적으로 가까운 위치에 배치되고, 사이즈가 상대적으로 작은 것이 상기 I/O 패드에서 상대적으로 먼 위치에 배치되는 것이 바람직하다.
또한 상기 본 발명에 관한 스위칭 레귤레이터는 상기 복수의 출력용 스위칭 트랜지스터의 적어도 하나에 설치되며, 당해 출력용 스위칭 트랜지스터가 온 또는 오프가 되는 타이밍을 당해 스위칭 레귤레이터의 부하 전류값에 따라 설정하는 타이밍 설정회로를 구비하는 것이 바람직하다.
또 상기 본 발명에 관한 스위칭 레귤레이터는 복수의 정류용 스위칭 트랜지스터를 구비하며 상기 복수의 정류용 스위칭 트랜지스터가 그 온 동작 및 오프 동작 중 적어도 한 쪽에서 소정의 순서로 동작하도록 구성되는 것이 바람직하다. 그리고 상기 복수의 정류용 스위칭 트랜지스터가 온 동작일 때는 온 저항이 큰 것부터 차례로 온하고, 오프 동작일 때는 온 저항이 작은 것부터 차례로 오프하도록 구성되는 것이 바람직하다.
또한 상기 복수의 정류용 스위칭 트랜지스터에 각각 설치되며, 당해 정류용 스위칭 트랜지스터를 그 구동 신호에 따라 동작시키는 복수의 구동회로를 구비하고, 상기 복수의 구동회로 중 적어도 하나는 당해 정류용 스위칭 트랜지스터의 게이트를 상기 구동 신호에 따라 구동시키는 인버터와, 상기 인버터로 흐르는 전류가 일정한 크기가 되도록 제어하는 정전류원 회로를 구비하는 것이 바람직하다.
또 상기 복수의 정류용 스위칭 트랜지스터의 적어도 하나에 설치되고, 당해 출력용 스위칭 트랜지스터가 온 또는 오프가 되는 타이밍을 당해 스위칭 레귤레이터의 부하 전류값에 따라 설정하는 타이밍 설정회로를 구비하는 것이 바람직하다.
또한 상기 복수의 출력용 스위칭 트랜지스터의 적어도 어느 하나가 온이 되어 있을 때 상기 복수의 정류용 스위칭 트랜지스터가 온이 되는 것을 방지하는 논리회로를 구비하는 것이 바람직하다.
또 상기 본 발명에 관한 스위칭 레귤레이터는 상기 복수의 출력용 스위칭 트랜지스터의 온/오프 동작을 제어하는 제어부를 구비하며, 상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때, 상기 제어부는 제일 먼저 온할 출력용 스위칭 트랜지스터를 온시키고 다른 출력용 스위칭 트랜지스터는 그 전에 온하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하며, 상기 복수의 출력용 스위칭 트랜지스터가 오프 동작일 때, 상기 제어부는 제일 먼저 오프할 출력용 스위칭 트랜지스터를 오프시키고 다른 출력용 스위칭 트랜지스터는 그 전에 오프하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 오프하도록 구성되는 것이 바람직하다.
또한 복수의 정류용 스위칭 트랜지스터를 구비하고 상기 복수의 정류용 스위칭 트랜지스터가 그 온 동작 및 오프 동작에 있어서 소정의 순서로 동작하도록 구성되며, 또 상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때, 상기 제어부는 제일 먼저 오프할 정류용 스위칭 트랜지스터를 오프시키고, 다른 정류용 스위칭 트랜지스터는 그 전에 오프하는 정류용 스위칭 트랜지스터의 게이트 신호 변화에 따라 오프하며, 제일 먼저 온하는 출력용 스위칭 트랜지스터는 마지막으로 오프하는 정류용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하고, 다른 출력용 스위칭 트랜지스터는 그 전에 온하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하며, 상기 복수의 출력용 스위칭 트랜지스터가 오프 동작일 때, 상기 제어부는 제일 먼저 오프할 출력용 스위칭 트랜지스터를 오프시키고, 다른 출력용 스위칭 트랜지스터는 그 전에 오프하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 오프하며, 제일 먼저 온할 정류용 스위칭 트랜지스터는 마지막에 오프할 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하고, 다른 정류용 스위칭 트랜지스터는 그 전에 온하는 정류용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하도록 구성되는 것이 바람직하다.
또 본 발명은 LSI 시스템으로서 상기 본 발명에 관한 스위칭 레귤레이터와, 상기 본 발명에 관한 스위칭 레귤레이터로부터 공급된 전압에 의하여 동작하는 LSI 코어부를 구비하는 것이다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태에 관한 스위칭 레귤레이터의 구성을 나타내는 것이다. 도 1에 도시한 스위칭 레귤레이터는 강압형 동기정류방식 스위칭 레귤레이터(DC/DC 변환기)이다.
직류전원(1)은 본 스위칭 레귤레이터의 출력을 생성하기 위한 소스이다. 직류전원(1)의 전원측은 P형 MOS 트랜지스터로 구성된 복수의 출력용 스위칭 트랜지스터(21, 22, 23)의 소스 단자에 각각 접속되고, GND측은 N형 MOS 트랜지스터로 구성된 복수의 정류용 스위칭 트랜지스터(31, 32, 33)의 소스 단자에 각각 접속되어 있다. 출력용 스위칭 트랜지스터(21, 22, 23) 및 정류용 스위칭 트랜지스터(31, 32, 33)의 각 드레인 단자는 다이오드(11)와 인덕턴스 소자(12) 및 콘덴서(13)를 갖는 평활회로(10)에 접속되어 있다.
제어부(15)는 평활회로(10)로부터 출력되는 당해 스위칭 레귤레이터의 출력전압(Vout)에 따라 각 스위칭 트랜지스터(21~23, 31~33)의 온/오프 동작을 제어한다. 제어부(15)에서 전압 비교기(4)는 출력전압(Vout)과 기준전압(Vref)을 비교하고, 이 비교 결과를 나타내는 신호(SG)를 출력한다. 펄스 생성회로(16)는 이 신호(SG)를 받아 각 스위칭 트랜지스터(21~23, 31~33)의 온/오프 동작을 제어하기 위한 신호(SA1~SA3, SB1~SB3)를 출력한다.
각 스위칭 트랜지스터(21~23, 31~33)에 각각 구동회로(40)가 설치되어 있다. 각 구동회로(40)는 제어부(15)의 출력신호(SA1~SA3, SB1~SB3)를 구동 신호로서 수신하고 이에 대응하는 스위칭 트랜지스터(21~23, 31~33)를 동작시킨다. 스위칭 트랜지스터(21~23, 31~33)의 드레인 단자의 전압은 평활회로(10)에 의하여 평활화되어 출력전압(Vout)으로서 출력된다.
여기서 출력용 스위칭 트랜지스터(21~23)는 트랜지스터 폭이 서로 다르며 21＜22＜23의 순서로 트랜지스터 폭이 커진다. 이로써 출력용 스위칭 트랜지스터(21~23)의 온 저항은 23＜22＜21의 순서로 커진다. 마찬가지로 정류용 스위칭 트랜지스터(31~33)도 트랜지스터 폭이 서로 달라 31＜32＜33의 순서로 트랜지스터 폭이 커진다. 따라서 정류용 스위칭 트랜지스터(31~33)의 온 저항은 33＜32＜31의 순서로 커진다.
본 실시예에서는 복수의 출력용 스위칭 트랜지스터(21~23)와 복수의 정류용 스위칭 트랜지스터(31~33)를, 그 온 동작 및 오프 동작에 있어서 소정의 순서로 동작시킨다. 이로써 스위칭 동작시의 급격한 전류 변화를 억제하여 스위칭 노이즈를 저감시킨다.
도 2는 펄스 생성회로(16)의 내부 구성을 나타내는 것이고, 도 3은 전압 비교기(4)의 출력 신호(SG) 및 펄스 생성회로(16)의 출력 신호(SA1~SA3, SB1~SB3)의 시간 변화를 나타내는 것이다.
도 3에 도시한 바와 같이 신호(SG)가 하강할 때 각 신호(SA1~SA3, SB1~SB3)는 소정의 순서로 하강한다. 여기서, 각 구동회로(40)에 있어서 신호 논리는 반전하지 않는 것으로 하면, P형 MOS 트랜지스터인 출력용 스위칭 트랜지스터(21~23)는 신호(SA1~SA3)의 하강에 따라 온 동작을 하고 N형 MOS 트랜지스터인 정류용 스위칭 트랜지스터(31~33)는 신호(SB1~SB3)의 하강에 따라 오프 동작을 한다. 한편 신호(SG)가 상승할 때 각 신호(SA1~SA3, SB1~SB3)는 소정의 순서로 상승한다. 이로써 출력용 스위칭 트랜지스터(21~23)는 오프 동작을 하고 정류용 스위칭 트랜지스터(31~33)는 온 동작을 한다.
신호(SA1~SA3)에 의하여 출력용 스위칭 트랜지스터(21~23)는, 온 동작일 때에 트랜지스터 폭이 작은 것부터 차례로, 다시 말해서 온 저항이 큰 것부터 차례로 동작한다. 즉 먼저 트랜지스터 폭이 제일 작은 출력용 스위칭 트랜지스터(21)가 온하고, 다음으로 출력용 스위칭 트랜지스터(22)가 온하며, 마지막에 트랜지스터 폭이 제일 큰 출력용 스위칭 트랜지스터(23)가 온한다. 한편 오프 동작일 때는 트랜지스터 폭이 큰 것부터 차례로, 다시 말해서 온 저항이 작은 것부터 차례로 동작한다. 즉 먼저 트랜지스터 폭이 제일 큰 출력용 스위칭 트랜지스터(23)가 오프하고, 다음으로 출력용 스위칭 트랜지스터(22)가 오프하며, 마지막에 트랜지스터 폭이 제일 작은 출력용 스위칭 트랜지스터(21)가 오프한다.
마찬가지로 신호(SB1~SB3)에 의하여, 정류용 스위칭 트랜지스터(31~33)는 온 동작일 때, 트랜지스터 폭이 작은 것부터 차례로(31→32→33), 다시 말해서 온 저항이 큰 것부터 차례로 동작한다. 한편 오프 동작일 때 트랜지스터 폭이 큰 것부터 차례로(33→32→31), 다시 말해서 온 저항이 작은 것부터 차례로 동작한다.
이와 같은 스위칭 동작을 함으로써 드레인 전류의 급격한 변화를 억제하고 기생 인덕터(102)로 인한 Lㆍdi/dt 노이즈를 저감시킬 수 있다.
다음으로 본 실시형태에 관한 복수의 출력용 스위칭 트랜지스터(20)의 트랜지스터 폭 결정방법에 대하여 설명하기로 한다. 도 4는 각 출력용 스위칭 트랜지스터(21~23)의 특성을 나타내는 것이다. 도 4에서는 이해를 돕기 위해서 각 출력용 스위칭 트랜지스터(21~23)의 게이트 전위 하강 시간은 동일하게 설정한 것으로 한다.
먼저 복수의 출력용 스위칭 트랜지스터의 전체 사이즈, 즉 총 트랜지스터 폭을 결정한다. 스위칭 레귤레이터에서 높은 변환 효율을 실현하기 위해서는 각 출력용 트랜지스터 스위치의 온 저항은 될 수 있는 대로 작은 것이 바람직하다. 온 저항을 낮추기 위해서는 트랜지스터 폭을 크게 할 필요가 있으므로 고효율과 면적은 이율배반의 관계가 된다. 또한 트랜지스터 폭을 크게 하면 트랜지스터의 기생 용량이 증대되어 스위치 소자로서의 응답시간이 길어지므로 온 동작 또는 오프 동작 중에 스위치 소자자체에 의한 큰 스위칭 손실이나 충방전 손실이 발생한다.
따라서 출력용 스위칭 트랜지스터의 사이즈 결정은 효율이 높은 스위칭 레귤레이터를 설계하는 데 있어서 중요한 요소가 되며, 상술한 사실을 고려하면서 최적의 사이즈를 선택해야 한다. 출력용 스위칭 트랜지스터의 총 사이즈가 결정되면, 다음으로 각 스위칭 트랜지스터의 트랜지스터 폭을 결정한다.
먼저 첫단의 출력용 스위칭 트랜지스터(21)의 트랜지스터 폭을, 그 드레인 전압-전류 특성의 비포화 영역에서의 드레인 전류값이 스위칭 레귤레이터가 출력할 최대 부하 전류값보다 크게 되도록 결정한다. 도 4에서 A점은 출력용 스위칭 트랜지스터(21)의 특성에 있어서의 비포화 영역과 포화 영역과의 경계점이며, A점에서의 전류값은 스위칭 레귤레이터의 최대 부하 전류값(Imax)보다 크다. 예를 들어 출력용 스위칭 트랜지스터(21)의 트랜지스터 폭을 1㎜로 한다.
만일 첫단의 출력용 스위칭 트랜지스터(21)만이 온 상태일 때, 스위칭 레귤레이터의 부하 전류값이 첫단의 출력용 스위칭 트랜지스터(21)의 드레인 전류보다 큰 경우에는 다이오드(11)로부터의 공급 전류가 크게 된다. 이 상태에서 다음 단의 출력용 스위칭 트랜지스터(22)가 온이 되면 급격한 전류 변화가 생겨 노이즈 발생의 원인이 된다. 이와 같은 노이즈 발생을 막기 위하여 첫단의 출력용 스위칭 트랜지스터(21)를, 그 특성의 비포화 영역에서의 드레인 전류값이 스위칭 레귤레이터의 최대 부하 전류값보다 크게 되도록 구성하는 것이 바람직하다.
다음으로, 다음 단의 출력용 스위칭 트랜지스터(22)에 대하여, 출력용 스위칭 트랜지스터(21)의 특성이 포화 영역으로부터 비포화 영역으로 도달할 때에 온하도록 스위칭 간격을 설정한다. 그리고 그 트랜지스터 폭을, 첫단의 출력용 스위칭 트랜지스터(21) 특성이 포화 영역에서 비포화 영역으로 도달할 때의 드레인-소스간 전압(VDS)에서, 드레인 전류의 시간 변화율(di/dt)이 일정하게 되는 크기로 설정한다. 예를 들어 출력용 스위칭 트랜지스터(22)의 트랜지스터 폭을 3㎜로 한다.
그리고 다음 다음 단의 출력용 스위칭 트랜지스터(23)에 대해서도 온할 때에 드레인 전류의 시간 변화율(di/dt)이 일정하게 되도록 트랜지스터 폭을 선택한다. 예를 들어 출력용 스위칭 트랜지스터(23)의 트랜지스터 폭을 10㎜로 한다.
또한 정류용 스위칭 트랜지스터(31~33)의 트랜지스터 폭에 대해서도 이상에서 설명한 바와 같은 방법에 의하여 결정할 수 있다.
이상과 같이 본 발명에 의하면 복수의 출력용 스위칭 트랜지스터를, 온 동작일 때는 온 저항이 큰 것부터 차례로 온시키고 오프 동작일 때는 온 저항이 작은 것부터 차례로 오프시키며, 각 출력용 스위칭 트랜지스터의 트랜지스터 폭을 전류의 시간 변화율(di/dt)이 거의 일정하게 되도록 최적화한다. 이로써 스위칭 동작시, 출력용 스위칭 트랜지스터의 급격한 전류 변화를 억제할 수 있어 기생 인덕터로 인한 노이즈를 저감시킬 수 있다.
여기서 본 실시예에서는 출력용 스위칭 트랜지스터와 정류용 스위칭 트랜지스터 모두를 복수단으로 구성하였으나 정류용 스위칭 트랜지스터는 반드시 복수개 설치할 필요는 없으며, 출력용 스위칭 트랜지스터만을 복수 구성하여도 스위칭 노이즈 억제의 효과를 얻을 수 있다. 단 정류용 스위칭 트랜지스터를 복수개 설치했을 경우에는 한층 효과적으로 노이즈를 저감시킬 수 있다.
또한 출력용 스위칭 트랜지스터 또는 정류용 스위칭 트랜지스터를, 온 동작 및 오프 동작 중 어느 한 쪽에서 소정의 차례로 동작하도록 하여도 된다.
또 출력용 스위칭 트랜지스터 또는 정류용 스위칭 트랜지스터를, 트랜지스터 폭 이외의 요소에 따라 온 저항이 다르게 되도록 구성하여도 된다.
도 5는 복수의 출력용 스위칭 트랜지스터의 다른 구성예를 나타내는 것이다. 도 5에 도시한 복수의 출력용 스위칭 트랜지스터(20A)는 트랜지스터 폭이 같은 8개의 트랜지스터가 3개의 군으로 분할 구성되어 있다. 즉 트랜지스터(24a)에 의하여 제 1 군(24)이 구성되고 트랜지스터(25a~25c)에 의하여 제 2 군(25)이 구성되며 트랜지스터(26a~26e)에 의하여 제 3 군(26)이 구성되어 있다.
이 경우, 제어부(15)는 복수의 출력용 스위칭 트랜지스터(20A)를 그 군마다 온 또는 오프시킨다. 즉, 제 1 군(24)의 트랜지스터(24a)는 신호(SA1)로 제어되고, 제 2 군(25)의 트랜지스터(25a~25c)는 신호(SA2)로 제어되며, 제 3 군(26)의 트랜지스터(26a~26e)는 신호(SA3)로 제어된다.
다음으로 각 군에 속하는 트랜지스터 개수의 결정 방법에 대하여 설명하기로 한다. 도 6은 각 군(24~26)의 트랜지스터 특성을 나타내는 것이다. 도 6에서도 이해를 쉽게 하기 위하여 각 출력용 스위칭 트랜지스터의 게이트 전위 하강 시간은 동일하게 설정한 것으로 하였다.
먼저 제 1 군(24)에 속하는 트랜지스터의 개수를, 그 드레인 전압 - 전류 특성의 비포화 영역에서의 드레인 전류값이 스위칭 레귤레이터가 출력할 최대 부하 전류값보다 크게 되도록 결정한다. 도 6에서 A점은 제 1 군(24)에 속하는 트랜지스터 특성에 있어서의 비포화 영역과 포화 영역의 경계점이며, A점에서의 전류값은 스위칭 레귤레이터의 최대 부하 전류값(Imax)보다 크다.
다음으로 제 2 군(25)에 속하는 트랜지스터에 대하여, 제 1 군(24)에 속하는 트랜지스터의 특성이 포화 영역에서 비포화 영역으로 도달할 때에 온하도록 스위칭 간격을 설정한다. 그리고 그 개수를, 제 1 군(24)에 속하는 트랜지스터 특성이 포화 영역에서 비포화 영역으로 도달할 때의 드레인-소스간 전압(VDS)에서, 드레인 전류 합계의 시간 변화율(di/dt)이 일정하게 되는 최대값으로 설정한다. 여기서는 제 2 군(25)에 속하는 트랜지스터의 개수를 3으로 한다.
또 제 3 군(26)에 속하는 트랜지스터에 대하여, 온이 될 때에 그 드레인 전류 합계의 시간 변화율(di/dt)이 일정하게 되도록 그 개수를 설정한다. 여기서는 제 3 군(26)에 속하는 트랜지스터의 개수를 5로 한다.
이상과 같이 전류 합계의 시간 변화율(di/dt)이 일정하게 되도록, 각 군에 속하는 트랜지스터의 개수를 설정하고, 온 동작일 때는 온할 트랜지스터의 개수를 늘리면서 온시키며, 오프 동작일 때는 오프할 트랜지스터의 개수를 줄이면서 오프시킨다. 이로써 스위칭 동작시에 출력용 스위칭 트랜지스터의 급격한 전류 변화를 억제할 수 있어 기생 인덕터로 인한 노이즈를 저감시킬 수 있다.
그리고 여기서는 제일 먼저 온으로 하는 제 1 군에 속하는 트랜지스터의 개수를 1로 하였으나 복수의 트랜지스터를 제일 먼저 온시켜도 된다.
다음으로 도 1에 나타난 구성에서의 구동회로(40)의 내부 구성에 대하여 설명하기로 한다.
도 7은 구동회로(40)의 내부 구성을 나타내는 회로도이다. 도 7에 도시한 구동회로(40)는 출력용 스위칭 트랜지스터(23)를 동작시키는 것으로, 신호(SA3)에 따라 출력용 스위칭 트랜지스터(23)의 게이트를 구동시키는 인버터(41)와, 인버터(41)로 일정 전류(I)가 흐르도록 구성된 정전류원 회로(42)를 구비한다. 여기서 도 1의 스위칭 레귤레이터의 동작에 대한 설명에서는 각 구동회로(40)에 있어서 신호 논리는 반전하지 않는 것으로 하였으나 여기서의 설명에서는 구동회로(40)가 1개의 인버터(41)를 구비하는 것으로 한다.
만일 구동회로(40)가 P형 MOS 트랜지스터(41a)와 N형 MOS 트랜지스터(41b)로 이루어진 인버터(41)에 의해서만 구성된 것이라면, 게이트의 충방전시의 전류 변화가 크므로 di/dt 노이즈를 발생시킬 우려가 있다. 그래서 도 7에 도시한 바와 같이 인버터(41)로 흐르는 전류(I)가 일정한 크기가 되도록 제어하는 정전류원 회로(42)를 설치함으로써 게이트의 충방전시의 급격한 전류 변화를 억제할 수 있어 노이즈 발생을 방지할 수 있다.
여기서 도 7에 도시한 바와 같은 정전류원 회로(42)를 반드시 모든 구동회로(40)에 설치할 필요는 없으며 일부 구동회로(40)에만 설치하여도 된다. 게이트 충방전시의 전류 변화에 기인하는 di/dt 노이즈는 트랜지스터 폭이 큰 트랜지스터일수록 크다. 따라서 노이즈 제거 효과는, 트랜지스터 폭이 가장 큰 출력용 스위칭 트랜지스터(23)를 구동시키는 구동회로(40)에 정전류원 회로(42)를 설치한 경우에 가장 현저하게 얻어진다. 물론 그 외의 출력용 스위칭 트랜지스터(21, 23)나 정류용 스위칭 트랜지스터(31~33)를 구동시키는 구동회로(40)에 정전류원 회로(42)를 설치한 경우에도 노이즈 제거 효과는 얻을 수 있으며, 많은 구동회로(40)에 정전류원 회로(42)를 설치할수록 스위칭 레귤레이터 전체적으로 더 현저한 노이즈 제거 효과를 얻을 수 있는 것은 물론이다.
도 8은 구동회로(40)의 다른 내부 구성을 나타내는 회로도이다. 도 8에 도시한 구동회로(40A)는 인버터(41)와 정전류원 회로(42)에 추가로 부하전류 모니터링 회로(43) 및 전류량 제어회로(44)를 구비한다. 전류량 제어회로(44)는 직렬로 접속되고 또 정전류원 회로(42)가 갖는 저항(42a)과 병렬로 접속된 트랜지스터(44a, 44b)를 구비한다. 부하전류 모니터링 회로(43)는 부하전류의 크기에 따라 전류량 제어회로(44)의 각 트랜지스터(44a, 44b)의 온/오프를 변환 제어한다. 이로써 저항(42a)의 저항값이 실질적으로 제어되고 인버터(41)로 흐르는 일정 전류(I)의 크기가 제어된다.
부하전류가 작을 때에는 상대적으로 노이즈도 작으므로 출력용 스위칭 트랜지스터나 정류용 스위칭 트랜지스터의 게이트 충방전을 정전류원 회로(42)에 의하여 둔화시킨 경우에는 당연히 스위칭 레귤레이터의 효율이 떨어진다.
그래서 부하전류가 작을 때에는 전류량 제어회로(44)에 의하여 정전류원 회로(42) 저항(42a)의 일부를 단락시킴으로써 인버터(41)로의 공급 전류(I)를 크게 한다. 이로써 출력용 스위칭 트랜지스터(23)의 게이트 충방전시의 게이트 전위 변화를 준급하게 하여 효율 저하를 방지한다.
부하전류 모니터링 회로(43)로서는 다양한 구성을 생각할 수 있다. 예를 들어 출력전압(Vout)을 소정의 기준전압과 비교하는 복수의 비교기를 설치하고 각 비교기의 출력에 따라 전류량 제어회로(44)의 각 트랜지스터(44a, 44b)를 제어하도록 해도 된다. 또한 출력용 스위칭 트랜지스터(23)의 드레인 전압을 모니터링 하도록 해도 된다. 또는 이 스위칭 레귤레이터를 구비한 기기의 동작 상태에 따라 부하전류의 대소를 판정하도록 해도 된다. 예를 들어 휴대폰의 경우에는 통화시에 부하전류가 크고 대기시에 부하전류가 작다고 판정하도록 해도 된다.
도 9는 구동회로(40)의 또 다른 내부 구성을 나타내는 회로도이다. 도 9에 도시한 구동회로(40B)는 인버터(41)와 정전류원 회로(42)에 추가로 비중복 회로(45)를 구비한다.
도 7 및 도 8의 구성에서는 출력용 스위칭 트랜지스터(23)의 게이트 충방전시에서의 전류 변화를 둔화시키기 위하여 정전류원 회로(42)를 설치한다. 그러나 인버터(41)로 흐르는 전류량(I)을 지나치게 억제하면 그만큼 게이트 충방전에 시간이 걸리고, 노이즈 저감은 실현되지만 반대로 효율은 저하한다. 출력용 스위칭 트랜지스터(23)의 게이트 충방전시의 전류 변화를 둔화시키면서 동시에 효율 저하도 억제하기 위해서는 인버터(41)의 스위칭을 둔화시킨다는 방법을 생각할 수 있다.
그러나 이 경우에는 인버터(41)를 구성하는 P형 MOS 트랜지스터(41a)와 N형 MOS 트랜지스터(41b)가 동시에 온 상태인 기간이 발생할 우려가 있으며 이 때문에 인버터(41)로 관통전류가 흘러버릴 가능성이 있다.
그래서 도 9의 구성에서는 인버터(41)의 인버터 소자(41a, 41b)의 게이트 제어를 위하여 비중복 회로(45)를 설치하여 인버터 소자가 동시에 온 상태로 되는 것을 방지한다. 이로써 인버터(41)에서의 관통전류 발생을 회피할 수 있다.
또한 비중복 회로(45)의 인버터(45a, 45b)는, 그 내부의 트랜지스터 폭을 비대칭으로 구성하는 것이 바람직하다. 즉 인버터(45a)는 P형 MOS 트랜지스터(41a)가 천천히 온하고 신속히 오프하도록, 또 출력 전위의 하강은 느리게, 상승은 준급하게 되도록 그 내부의 트랜지스터 폭을 설정하면 된다. 마찬가지로 인버터(45b)는 N형 MOS 트랜지스터(41b)가 천천히 온하고 신속히 오프가 되도록, 또 출력 전위의 상승은 느리고, 하강은 준급하게 되도록 그 내부의 트랜지스터 폭을 설정하면 된다.
도 10은 도 1에 도시한 각 출력용 스위칭 트랜지스터(21~23) 및 정류용 스위칭 트랜지스터(31~33)의 배치의 일례를 개략적으로 도시한 것이다. 도 10에 도시한 바와 같이 사이즈가 상대적으로 큰 트랜지스터(21, 31)는 I/O 패드에서 상대적으로 가까운 위치에 배치하는 한편 사이즈가 상대적으로 작은 트랜지스터(23, 33)는 I/O 패드에서 상대적으로 먼 위치에 배치한다. 사이즈가 큰 트랜지스터(21, 31)는 높은 변환 효율을 얻기 위하여 설치된 것이므로, I/O 패드에 가까운 위치에 배치하고 배선을 짧게 하여 배선 저항을 더욱 작게 할 필요가 있다. 한편 사이즈가 작은 트랜지스터(23, 33)는 그 높은 온 저항에 따라 노이즈를 제거하기 위하여 설치된 것이므로 I/O 패드에서 먼 위치에 배치함으로써 배선이 길어져 배선 저항이 커지는 것은 오히려 바람직하다고 말할 수 있다.
또한 트랜지스터(21, 31)는 서지(surge)의 전하를 놓아주는 다이오드의 역할을 하므로, 사이즈가 큰 트랜지스터(21, 31)를 LSI칩 외부에 가까운 위치에 배치하는 것은 서지 보호면에서 바람직하다.
(제 2 실시형태)
도 11은 본 발명의 제 2 실시형태에 관한 스위칭 레귤레이터의 구성을 나타내는 것이다. 도 11에서 도 1과 마찬가지 구성요소에는 도 1과 동일한 부호를 부여하였다.
도 11의 구성에서 제어부(15A)의 펄스 생성회로(16A)는 전압 비교기(4)의 출력신호(SG)를 받아 각 스위칭 트랜지스터(21~23, 31~33)의 온/오프 동작을 제어하기 위한 2개의 신호(SA, SB)를 출력한다. 또 각 스위칭 트랜지스터(21~23, 31~33)에 대하여 각각 구동회로(40) 앞단에 에지 검출회로(60)가 구성된다. 각 에지 검출회로(60)의 입력(A, B)에는 펄스 생성회로(16A)의 출력신호, 또는 다른 스위칭 트랜지스터에 설치된 구동회로(40)로부터 출력된 게이트 신호가 입력된다.
도 12의 (a)는 에지 검출회로(60)의 내부 구성을 나타내는 것이고, 도 12의 (b)는 도12의 (a)에 도시한 에지 검출회로(60)의 입력(A, B) 및 출력(OUT)을 나타내는 타이밍도이다. 도 12에 도시한 바와 같이 에지 검출회로(60)는 입력(A)의 상승 에지에 따라서 출력(OUT)이 ″H″로 되며 입력(B)의 하강 에지에 따라서 출력(OUT)이 ″L″로 되는 회로이다.
도 11의 스위칭 레귤레이터의 동작에 대하여 설명하기로 한다.
출력용 스위칭 트랜지스터(21~23)는 다음과 같이 동작한다. 펄스 생성회로(16A)는 출력용 스위칭 트랜지스터(21~23)가 온 동작일 때에 신호(SA)를 ″L″로 한다. 이 신호(SA)의 하강에 따라서 우선 온 저항이 가장 큰 출력용 스위칭 트랜지스터(21)가 온한다. 다음으로 이 출력용 스위칭 트랜지스터(21) 게이트 신호의 하강을 받아 다음 단의 출력용 스위칭 트랜지스터(22)가 온한다. 마찬가지로 이 출력용 스위칭 트랜지스터(22) 게이트 신호의 하강을 받아 온 저항이 가장 작은 출력용 스위칭 트랜지스터(23)가 온한다. 즉 출력용 스위칭 트랜지스터(21~23)는 펄스 생성회로(16A)의 출력신호(SA) 하강에 따라서 온 저항이 큰 차례로 온한다.
한편 출력용 스위칭 트랜지스터(21~23)가 오프 동작일 때에는 펄스 생성회로(16A)는 신호(SA)를 ″H″로 한다. 이 신호(SA)의 상승에 따라서 우선 온 저항이 가장 작은 출력용 스위칭 트랜지스터(23)가 오프한다. 다음으로 이 출력용 스위칭 트랜지스터(23) 게이트 신호의 상승을 받아 출력용 스위칭 트랜지스터(22)가 오프하고, 마찬가지로 이 출력용 스위칭 트랜지스터(22) 게이트 신호의 상승을 받아 출력용 스위칭 트랜지스터(21)가 오프한다. 즉 출력용 스위칭 트랜지스터(21~23)는 펄스 생성회로(16A)의 출력신호(SA) 상승에 따라서 온 저항이 작은 순서로 오프한다.
정류용 스위칭 트랜지스터(31~33) 또한 마찬가지로 동작한다. 펄스 생성회로(16A)는 정류용 스위칭 트랜지스터(31~33)가 온 동작일 때에 신호(SB)를 ″H″로 한다. 이 신호(SB)의 상승에 따라서, 온 저항이 가장 큰 정류용 스위칭 트랜지스터(31)가 온한다. 이 정류용 스위칭 트랜지스터(31) 게이트 신호의 상승을 받아 정류용 스위칭 트랜지스터(32)가 온하고 이 정류용 스위칭 트랜지스터(32) 게이트 신호의 상승을 받아 온 저항이 가장 작은 정류용 스위칭 트랜지스터(33)가 온한다. 한편 정류용 스위칭 트랜지스터(31~33)가 오프 동작일 때에 펄스 생성회로(16A)는 신호(SB)를 ″L″로 한다. 이 신호(SB)의 하강에 따라서 온 저항이 가장 작은 정류용 스위칭 트랜지스터(33)가 오프하고, 이하 정류용 스위칭 트랜지스터(32, 31)가 차례로 오프한다. 즉 정류용 스위칭 트랜지스터(31~33)는 펄스 생성회로(16A)의 출력신호(SB) 상승에 따라서 온 저항이 큰 순서로 온하는 한편, 신호(SB) 하강에 따라서 온 저항이 작은 순서로 오프한다.
이와 같이 본 실시형태에 의하면 출력용 스위칭 트랜지스터 및 정류용 스위칭 트랜지스터의 온/오프 동작의 제어를, 펄스 생성회로(16A)로부터 출력되는 2개의 펄스 신호(SA, SB)에 의하여 실현할 수 있다. 따라서 스위칭 트랜지스터의 단수를 더 증가시켰을 경우에도 게이트 제어신호나 그 신호선을 늘릴 필요는 없다.
(제 3 실시형태)
도 13은 본 발명의 제 3 실시형태에 관한 스위칭 레귤레이터의 구성을 나타내는 도면이다. 도 13에서 도 11과 공통의 구성요소에는 도 11과 동일 부호를 부여하였다.
도 13에서 제어부(15B)가 갖는 펄스 생성회로(16B)는 1개의 신호(SX)를 출력하는 것으로, 이 신호(SX)는 온 저항이 가장 작은 출력용 스위칭 트랜지스터(23)의 에지 검출회로(60)의 입력(A)과, 온 저항이 가장 작은 정류용 스위칭 트랜지스터(33)의 에지 검출회로(60)의 입력(B) 및 OR 게이트(65)의 한쪽 입력에 주어진다. OR 게이트(65)의 다른 쪽 입력에는 온 저항이 가장 큰 정류용 스위칭 트랜지스터(31)의 게이트 신호가 주어진다. OR 게이트(65)의 출력은 온 저항이 가장 큰 출력용 스위칭 트랜지스터(21)의 에지 검출회로(60)의 입력(B)에 주어진다. 또 온 저항이 가장 큰 정류용 스위칭 트랜지스터(31)의 에지 검출회로(60)의 입력(A)에는 출력용 스위칭 트랜지스터(21)의 게이트 신호가 주어진다. 이 이외의 구성은 도 11과 마찬가지이다.
펄스 생성회로(16B)는 출력용 스위칭 트랜지스터(21~23)의 온 동작과 정류용 스위칭 트랜지스터(31~33)의 오프 동작을 실행할 때 신호(SX)를 ″L″로 한다. 이로써 먼저 정류용 스위칭 트랜지스터(33)가 오프하고 이어서 정류용 스위칭 트랜지스터(32, 31)가 차례로 오프한다. 그리고 정류용 스위칭 트랜지스터(31)의 게이트 신호 하강에 따라 OR 게이트(65)의 출력이 상승하고 이에 따라 출력용 스위칭 트랜지스터(21)가 온한다. 그리고 이에 이어 출력용 스위칭 트랜지스터(22, 23)가 차례로 온한다.
한편 출력용 스위칭 트랜지스터(21~23)의 오프 동작 및 정류용 스위칭 트랜지스터(31~33)의 온 동작을 할 때는 펄스 생성회로(16B)는 신호(SX)를 ″H″로 한다. 이로써 먼저 출력용 스위칭 트랜지스터(23)가 오프하고 이어서 출력용 스위칭 트랜지스터(22, 21)가 차례로 오프한다. 그리고 출력용 스위칭 트랜지스터(21)의 게이트 신호 상승에 따라 정류용 스위칭 트랜지스터(31)가 온한다. 이에 이어 정류용 스위칭 트랜지스터(32, 33)가 차례로 온한다.
이와 같이 본 실시형태에 의하면 출력용 스위칭 트랜지스터(21~23)의 온 동작과 정류용 스위칭 트랜지스터(31~33)의 오프 동작, 및 출력용 스위칭 트랜지스터(21~23)의 오프 동작과 정류용 스위칭 트랜지스터(31~33)의 온 동작은 각각 연속 실행된다. 또한 출력용 스위칭 트랜지스터 및 정류용 스위칭 트랜지스터의 온/오프 동작의 제어를, 펄스 생성회로(16B)로부터 출력되는 1개의 펄스신호(SX)에 의하여 실현할 수 있다. 따라서 스위칭 트랜지스터 단수를 더 증가시킨 경우라도 게이트 제어신호나 그 신호선을 늘릴 필요는 없다.
(제 4 실시형태)
도 14는 본 발명의 제 4 실시형태에 관한 스위칭 레귤레이터 구성의 일부를 나타내는 도면이다. 도 14에서는 출력용 스위칭 트랜지스터(21)에 관한 구성만을 도시하였으며, 71은 부하전류 모니터링 회로, 72a와 72b는 인버터 체인으로 구성된 지연회로, 73a와 73b는 선택입력(S)이 ″L″일 때에 출력(OUT)으로서 입력(A)을 출력하는 한편, 선택입력(S)이 ″H″일 때에 출력(OUT)으로서 입력(B)을 출력하는 선택회로이다. 지연회로(72a, 72b) 및 선택회로(73a, 73b)에 의하여 타이밍 설정회로가 구성된다.
부하전류 모니터링 회로(71)는 스위칭 레귤레이터의 부하전류량을 모니터링하여 부하전류량이 작은 경우에는 ″L″을 출력하고 부하전류량이 큰 경우에는 ″H″를 출력한다. 이로써 출력용 스위칭 트랜지스터(22)의 게이트 신호 변화 또는 신호(SA)의 변화로부터 출력용 스위칭 트랜지스터(21)의 게이트 신호 변화까지의 지연은, 부하전류가 작을 때는 작고 부하전류가 클 때는 지연회로(72a, 72b)에 따른 지연량만큼 커진다. 따라서 부하전류가 작을 때에는 순서 스위칭 간격을 줄일 수 있으므로 이 때의 효율 열화를 보다 효과적으로 억제할 수 있다.
또한 도 14의 구성은 다른 출력용 스위칭 트랜지스터에 설치하여도 되고 정류용 스위칭 트랜지스터에 설치하여도 된다. 또 도 14에서는 부하전류에 따라 2종류의 지연을 설정 가능하게 한 구성예를 도시하였으나 2종류 이상의 지연을 설정 가능하게 구성할 수도 있다. 도 15는 4종류의 지연을 설정 가능하게 구성한 회로 예이다.
이와 같이 본 실시형태에 의하면 순서 스위칭의 각 시간 간격을 적절하게 설정할 수 있으므로 부하전류량이 작을 경우의 효율 열화를 억제할 수 있다.
(제 5 실시형태)
도 16은 본 발명의 제 5 실시형태의 관한 스위칭 레귤레이터의 구성을 나타내는 회로도이다. 상기 각 실시형태에 있어서 출력용 스위칭 트랜지스터와 정류용 스위칭 트랜지스터가 모두 온으로 돼버리면 거기에 관통전류가 흘러 버린다. 도 16의 구성에서는 이와 같은 관통전류의 발생을 회피하기 위하여 논리회로(80)를 설치한다.
도 16에 도시한 논리회로(80)에 있어서 3입력 AND회로(81)는 출력용 스위칭 트랜지스터(21~23)의 구동신호(SA1~SA3)를 입력으로 한다. 2입력 AND회로(82a~82c)는 정류용 스위칭 트랜지스터(31~33)의 구동신호(SB1~SB3)를 각각 한쪽 입력으로 하고 3입력 AND회로(81)의 출력을 다른 쪽 입력으로 한다.
이와 같은 구성에 의하여, 복수의 출력용 스위칭 트랜지스터(21~23) 중 1개라도 온했을 때는 3입력 AND회로(81)의 출력이 ″L″로 되고, 이로써 복수의 정류용 스위칭 트랜지스터(31~33)는 제어신호(SB1~SB3)의 논리 레벨에 상관없이 모두 오프가 된다. 따라서 관통전류의 발생을 회피할 수 있다.
여기서 본 실시형태에서는 출력용 스위칭 트랜지스터의 개수가 3개이므로 3입력 AND회로를 설치하였으나, 출력용 스위칭 트랜지스터의 개수에 따라서 AND회로의 입력 개수를 바꾸면 되는 것은 물론이다. 또한 복수의 출력용 스위칭 트랜지스터 중 1개라도 온했을 때에, 복수의 정류용 스위칭 트랜지스터(31~33)가 모두 오프하도록 제어할 수 있는 논리회로라면 어떤 구성이라도 상관없다.
여기서 스위칭 레귤레이터의 LSI화에 대하여 보충 설명을 하기로 한다. 전술한 바와 같이 변환효율이 높은 스위칭 레귤레이터를 실현하기 위해서는 스위칭 트랜지스터의 온 저항을 가능한 한 낮추는 것이 중요하다. 또한 배선이나 본딩 와이어 등의 저항 성분에 따른 손실도 부하전류량이 큰 경우에는 간과할 수 없다. 또 스위칭 레귤레이터를 휴대기기에 이용할 경우에는 그 형상을 보다 더 작고 가볍게 하기 위하여 외장부품은 될 수 있는 대로 적고 작은 것이 좋다.
이와 같은 관점에서 봐서 스위칭 트랜지스터는 가능한 한 온 저항을 낮춘 다음에 칩에 탑재하는 것이 바람직하다. 또 온 저항이 작은 스위칭 트랜지스터만을 외장으로 하고 그 이외는 모두 칩에 탑재시켜도 된다. 이로써 높은 변환효율을 유지하면서 스위칭 노이즈를 저감시키고 또 외장부품을 적게 할 수 있다.
도 17은 본 발명에 관한 스위칭 레귤레이터를 이용하여 구성된 LSI 시스템의 예를 나타내는 도면이다. 도 17에서 LSI(90)는 LSI 코어부(91)와 DC/DC 변환기(92)를 구비하고 외장부품으로서 평활회로(10)를 구비한다. 93a~93e는 LSI(90)의 패드이다. DC/DC 변환기(92)는 예를 들어 상기 실시형태에서 나타낸 바와 같은 복수의 출력용 스위칭 트랜지스터를 구비한 것으로, DC/DC 변환기(92) 및 평활회로(10)에 의하여 본 발명에 관한 스위칭 레귤레이터가 구성된다. DC/DC 변환기(92)는 패드(93a, 93b)로 공급된 전원전위(Vdd, Vss)를 상기 실시형태에 관한 동작에 따라 전압(Vnd)으로 변환하여 패드(93c)로 출력한다. 평활회로(10)는 DC/DC 변환기(92)의 출력전압(Vnd)을 평활화하여 전압(Vout)으로서 출력한다. 평활회로(10)의 출력전압(Vout)은 LSI 코어부(91)의 내부 전원전압으로서 공급된다.

Claims (18)

  1. 복수의 출력용 스위칭 트랜지스터를 구비하며,
    상기 복수의 출력용 스위칭 트랜지스터가 그 온 동작 및 오프 동작 중 적어도 어느 한 쪽에 있어서 소정의 순서로 동작하도록 구성된 스위칭 레귤레이터.
  2. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는 온 저항이 큰 것부터 차례로 온하고, 오프 동작일 때는 온 저항이 작은 것부터 차례로 오프하도록 구성된 스위칭 레귤레이터.
  3. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터가, 온 동작일 때는 트랜지스터 폭이 작은 것부터 차례로 온하고, 오프 동작일 때는 트랜지스터 폭이 큰 것부터 차례로 오프하도록 구성된 스위칭 레귤레이터.
  4. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터 중 먼저 온하는 출력용 스위칭 트랜지스터는,
    비포화 영역에서의 드레인 전류값이 당해 스위칭 레귤레이터의 최대 부하 전류값보다 크게 되도록 구성된 스위칭 레귤레이터.
  5. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터는 복수의 그룹으로 나뉘어 구성되며,
    상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는, 출력용 스위칭 트랜지스터의 개수가 작은 그룹부터 차례로 온하고, 오프 동작일 때는 출력용 스위칭 트랜지스터의 개수가 많은 그룹부터 차례로 오프하도록 구성된 스위칭 레귤레이터.
  6. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터에 대하여 각각 설치되고, 당해 출력용 스위칭 트랜지스터를 그 구동신호에 따라 동작시키는 복수의 구동회로를 구비하며,
    상기 복수의 구동회로 중 적어도 하나는,
    당해 출력용 스위칭 트랜지스터의 게이트를 상기 구동신호에 따라 구동시키는 인버터와,
    상기 인버터로 흐르는 전류가 일정 크기로 되도록 제어하는 정전류원 회로를 구비하는 것임을 특징으로 하는 스위칭 레귤레이터.
  7. 청구항 6의 스위칭 레귤레이터에 있어서,
    상기 적어도 하나의 구동회로는,
    상기 정전류원 회로가 제어하는 상기 인버터로 흐르는 전류의 크기를, 당해 스위칭 레귤레이터의 부하 전류량에 따라, 제어하는 전류량 제어회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  8. 청구항 6의 스위칭 레귤레이터에 있어서,
    상기 적어도 하나의 구동회로는,
    상기 구동신호를 입력으로 하고 상기 인버터를 구성하는 P형 MOS 트랜지스터 및 N형 MOS 트랜지스터가 동시에 온하지 않도록, 상기 인버터에 신호를 부여하는 비중복 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  9. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터는,
    사이즈가 상대적으로 큰 것이 당해 스위칭 레귤레이터가 구성된 LSI의 I/O 패드에 상대적으로 가까운 위치에 배치되고, 사이즈가 상대적으로 작은 것이 상기 I/O 패드에서 상대적으로 먼 위치에 배치되는 것을 특징으로 하는 스위칭 레귤레이터.
  10. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터의 적어도 어느 하나에 설치되며, 당해 출력용 스위칭 트랜지스터가 온 또는 오프하는 타이밍을 당해 스위칭 레귤레이터의 부하 전류값에 따라 설정하는 타이밍 설정회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  11. 청구항 1의 스위칭 레귤레이터에 있어서,
    복수의 정류용 스위칭 트랜지스터를 구비하며,
    상기 복수의 정류용 스위칭 트랜지스터가 그 온 동작 및 오프 동작 중 적어도 어느 한 쪽에 있어서 소정의 순서로 동작하도록 구성된 스위칭 레귤레이터.
  12. 청구항 11의 스위칭 레귤레이터에 있어서,
    상기 복수의 정류용 스위칭 트랜지스터가, 온 동작일 때는 온 저항이 큰 것부터 차례로 온하고, 오프 동작일 때는 온 저항이 작은 것부터 차례로 오프하도록 구성된 스위칭 레귤레이터.
  13. 청구항 11의 스위칭 레귤레이터에 있어서,
    상기 복수의 정류용 스위칭 트랜지스터에 대하여 각각 설치되고 당해 정류용 스위칭 트랜지스터를 그 구동신호에 따라 동작시키는 복수의 구동회로를 구비하며,
    상기 복수의 구동회로 중 적어도 어느 하나는,
    당해 정류용 스위칭 트랜지스터의 게이트를 상기 구동 신호에 따라 구동시키는 인버터와,
    상기 인버터로 흐르는 전류가 일정 크기로 되도록 제어하는 정전류원 회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  14. 청구항 11의 스위칭 레귤레이터에 있어서,
    상기 복수의 정류용 스위칭 트랜지스터의 적어도 어느 하나에 대하여 설치되고 당해 출력용 스위칭 트랜지스터가 온 또는 오프하는 타이밍을 당해 스위칭 레귤레이터의 부하 전류값에 따라 설정하는 타이밍 설정회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  15. 청구항 11의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터 중 적어도 어느 하나가 온했을 때 상기 복수의 정류용 스위칭 트랜지스터가 온하는 것을 방지하는 논리회로를 구비하는 것을 특징으로 하는 스위칭 레귤레이터.
  16. 청구항 1의 스위칭 레귤레이터에 있어서,
    상기 복수의 출력용 스위칭 트랜지스터의 온/오프 동작을 제어하는 제어부를 구비하며,
    상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는,
    상기 제어부는 제일 먼저 온하는 출력용 스위칭 트랜지스터를 온시키고,
    다른 출력용 스위칭 트랜지스터는 그 전에 온하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하며,
    상기 복수의 출력용 스위칭 트랜지스터가 오프 동작일 때는,
    상기 제어부는 제일 먼저 오프하는 출력용 스위칭 트랜지스터를 오프시키고,
    다른 출력용 스위칭 트랜지스터는 그 전에 오프하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 오프하도록 구성된 스위칭 레귤레이터.
  17. 청구항 16의 스위칭 레귤레이터에 있어서,
    복수의 정류용 스위칭 트랜지스터를 구비하며,
    상기 복수의 정류용 스위칭 트랜지스터가 그 온 동작 및 오프 동작에 있어서 소정의 순서로 동작하도록 구성되고 또,
    상기 복수의 출력용 스위칭 트랜지스터가 온 동작일 때는,
    상기 제어부는 제일 먼저 오프하는 정류용 스위칭 트랜지스터를 오프시키고,
    다른 정류용 스위칭 트랜지스터는 그 전에 오프하는 정류용 스위칭 트랜지스터의 게이트 신호 변화에 따라 오프시키며,
    제일 먼저 온하는 출력용 스위칭 트랜지스터는 마지막에 오프하는 정류용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하고,
    다른 출력용 스위칭 트랜지스터는 그 전에 온하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하며,
    상기 복수의 출력용 스위칭 트랜지스터가 오프 동작일 때는,
    상기 제어부는 제일 먼저 오프하는 출력용 스위칭 트랜지스터를 오프시키고,
    다른 출력용 스위칭 트랜지스터는 그 전에 오프하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 오프하며,
    제일 먼저 온하는 정류용 스위칭 트랜지스터는 마지막에 오프하는 출력용 스위칭 트랜지스터의 게이트 신호 변화에 따라 온하고,
    다른 정류용 스위칭 트랜지스터는 그 전에 온이 되는 정류용 스위칭 트랜지스터의 게이트 신호의 변화에 따라 온하도록 구성된 스위칭 레귤레이터.
  18. 청구항 11의 스위칭 레귤레이터와,
    상기 스위칭 레귤레이터로부터 공급된 전압에 따라 동작하는 LSI 코어부를 구비한 LSI 시스템.
KR1020007004580A 1998-08-28 1999-08-27 스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템 KR100662172B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP???10-243147 1998-08-28
JP24314798 1998-08-28
PCT/JP1999/004627 WO2000013318A1 (fr) 1998-08-28 1999-08-27 Regulateur de commutation et systeme lsi

Publications (2)

Publication Number Publication Date
KR20010031538A true KR20010031538A (ko) 2001-04-16
KR100662172B1 KR100662172B1 (ko) 2006-12-27

Family

ID=17099499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004580A KR100662172B1 (ko) 1998-08-28 1999-08-27 스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템

Country Status (7)

Country Link
US (1) US6429633B1 (ko)
EP (1) EP1028528B1 (ko)
JP (1) JP3598065B2 (ko)
KR (1) KR100662172B1 (ko)
CN (1) CN1249922C (ko)
DE (1) DE69925104T2 (ko)
WO (1) WO2000013318A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050951B1 (de) * 1999-04-14 2015-08-05 Infineon Technologies AG Schaltungsanordnung für eine getaktete Stromversorgung
US6249111B1 (en) * 2000-06-22 2001-06-19 Intel Corporation Dual drive buck regulator
FR2842316A1 (fr) * 2002-07-09 2004-01-16 St Microelectronics Sa Regulateur de tension lineaire
US6906579B2 (en) * 2003-01-14 2005-06-14 Fujitsu Limited Optimal inductor management
US7737666B2 (en) 2003-08-04 2010-06-15 Marvell World Trade Ltd. Split gate drive scheme to improve reliable voltage operation range
US20060145749A1 (en) * 2004-12-30 2006-07-06 Dipankar Bhattacharya Bias circuit having reduced power-up delay
JP4984569B2 (ja) * 2005-03-18 2012-07-25 富士通株式会社 スイッチングコンバータ
EP1703625A2 (en) * 2005-03-18 2006-09-20 Fujitsu Limited Direct DC Converter
US8095090B2 (en) * 2006-02-03 2012-01-10 Quantance, Inc. RF power amplifier controller circuit
US7917106B2 (en) * 2006-02-03 2011-03-29 Quantance, Inc. RF power amplifier controller circuit including calibrated phase control loop
US7869542B2 (en) * 2006-02-03 2011-01-11 Quantance, Inc. Phase error de-glitching circuit and method of operating
CN101401261B (zh) * 2006-02-03 2012-11-21 匡坦斯公司 功率放大器控制器电路
US7761065B2 (en) * 2006-02-03 2010-07-20 Quantance, Inc. RF power amplifier controller circuit with compensation for output impedance mismatch
US8032097B2 (en) 2006-02-03 2011-10-04 Quantance, Inc. Amplitude error de-glitching circuit and method of operating
US7933570B2 (en) 2006-02-03 2011-04-26 Quantance, Inc. Power amplifier controller circuit
JP2007293448A (ja) * 2006-04-21 2007-11-08 Hitachi Ltd ストレージシステム及びその電源制御方法
DE102007004151A1 (de) * 2007-01-22 2008-07-24 Braun Gmbh Schaltungsanordnung zur Versorgung einer Last aus einer Spannungsquelle sowie Energiespeicher mit einer derartigen Schaltungsanordnung
US8274265B1 (en) 2007-02-28 2012-09-25 Netlogic Microsystems, Inc. Multi-phase power system with redundancy
US7808223B1 (en) * 2007-05-08 2010-10-05 Netlogic Microsystems, Inc. Transistor with spatially integrated schottky diode
US7466195B2 (en) * 2007-05-18 2008-12-16 Quantance, Inc. Error driven RF power amplifier control with increased efficiency
US7783269B2 (en) * 2007-09-20 2010-08-24 Quantance, Inc. Power amplifier controller with polar transmitter
US8014735B2 (en) * 2007-11-06 2011-09-06 Quantance, Inc. RF power amplifier controlled by estimated distortion level of output signal of power amplifier
JP4533927B2 (ja) * 2007-12-28 2010-09-01 本田技研工業株式会社 Ｄｃ／ｄｃコンバータ、ｄｃ／ｄｃコンバータ装置、車両、燃料電池システム及びｄｃ／ｄｃコンバータの駆動方法
US8179109B2 (en) * 2008-03-06 2012-05-15 Infineon Technologies Austria Ag Methods and apparatus for a power supply with sequentially-activated segmented power switch
US7782134B2 (en) * 2008-09-09 2010-08-24 Quantance, Inc. RF power amplifier system with impedance modulation
US8018277B2 (en) * 2008-09-09 2011-09-13 Quantance, Inc. RF power amplifier system with impedance modulation
US7777566B1 (en) * 2009-02-05 2010-08-17 Quantance, Inc. Amplifier compression adjustment circuit
JP5747445B2 (ja) * 2009-05-13 2015-07-15 富士電機株式会社 ゲート駆動装置
US8671370B2 (en) * 2009-06-01 2014-03-11 Pike Group Llc Chain/leapfrog circuit topologies and tools for carbon nanotube/graphene nanoribbon nanoelectronics, printed electronics, polymer electronics, and their confluences
JP2011061989A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp スイッチングレギュレータ
US8522184B2 (en) * 2010-05-26 2013-08-27 Pike Group Llc Hierachically-modular nanoelectronic differential amplifiers, op amps, and associated current sources utilizing carbon nanotubes, graphene nanoribbons, printed electronics, polymer semiconductors, or other related materials
US8183917B2 (en) 2010-06-04 2012-05-22 Quantance, Inc. RF power amplifier circuit with mismatch tolerance
TWI418880B (zh) * 2010-12-10 2013-12-11 Au Optronics Corp 主動式液晶面板
JP2012227680A (ja) * 2011-04-19 2012-11-15 Fujitsu Semiconductor Ltd スイッチング回路装置及びそれを有する電源装置
JP5591213B2 (ja) * 2011-11-25 2014-09-17 三菱電機株式会社 インバータ装置、およびそれを備えた空気調和機
JP6039327B2 (ja) 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
US8988059B2 (en) * 2013-01-28 2015-03-24 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters
EP3280039A1 (de) 2016-08-01 2018-02-07 Siemens Aktiengesellschaft Verfahren zur ansteuerung parallel angeordneter, rückwärts leitfähiger halbleiterschalter
US10756538B2 (en) * 2017-04-24 2020-08-25 Silicon Laboratories Inc. Current limiting for high current drivers
US10809777B2 (en) 2017-05-04 2020-10-20 Silicon Laboratories Inc. Energy estimation for thermal management
CN108880272B (zh) * 2018-08-24 2024-06-21 广州致远电子股份有限公司 一种推挽变换器电路及其控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039925A (en) * 1976-06-10 1977-08-02 Nasa Phase substitution of spare converter for a failed one of parallel phase staggered converters
FR2458950A1 (fr) 1979-06-12 1981-01-02 Ibm France Dispositif de commutation et son application a une alimentation de puissance du type commute
US4521672A (en) * 1981-10-27 1985-06-04 Miller Electric Manufacturing Company Electronic welding apparatus
JPH01279631A (ja) 1988-05-02 1989-11-09 Toshiba Corp 半導体集積回路の出力回路
DE4005168C2 (de) 1990-02-17 1993-09-30 Jungheinrich Ag Stromrichter für höhere Frequenzen
US5399908A (en) * 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
US5424653A (en) 1993-10-06 1995-06-13 Advanced Micro Devices, Inc. Gradual on output buffer circuit including a reverse turn-off apparatus
JPH08107344A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd Ｃｍｏｓ出力回路
JP3327011B2 (ja) * 1994-11-25 2002-09-24 松下電工株式会社 電力変換装置
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
JPH09285120A (ja) 1996-04-19 1997-10-31 Oki Electric Ind Co Ltd 電源装置の主スイッチ制御回路
JPH1028056A (ja) * 1996-07-11 1998-01-27 Yamaha Corp Ｄ／ａコンバータ
US5757173A (en) * 1996-10-31 1998-05-26 Linfinity Microelectronics, Inc. Semi-soft switching and precedent switching in synchronous power supply controllers
US6020729A (en) * 1997-12-16 2000-02-01 Volterra Semiconductor Corporation Discrete-time sampling of data for use in switching regulators

Also Published As

Publication number Publication date
US6429633B1 (en) 2002-08-06
CN1249922C (zh) 2006-04-05
US20020053897A1 (en) 2002-05-09
EP1028528A1 (en) 2000-08-16
JP3598065B2 (ja) 2004-12-08
DE69925104D1 (de) 2005-06-09
KR100662172B1 (ko) 2006-12-27
EP1028528B1 (en) 2005-05-04
EP1028528A4 (en) 2001-10-10
WO2000013318A1 (fr) 2000-03-09
DE69925104T2 (de) 2005-09-22
CN1275261A (zh) 2000-11-29

Similar Documents

Publication Publication Date Title
KR100662172B1 (ko) 스위칭 레귤레이터 및 이를 이용한 엘에스아이 시스템
US6559492B1 (en) On-die switching power converter with stepped switch drivers and method
CN1812235B (zh) 用于电源的电子部件和电源装置
EP3082244B1 (en) Rectification device, alternator, and power conversion device
US7170272B2 (en) Semiconductor integrated circuit for controlling power supply, an electronic component and a power supply device
US8634171B2 (en) Over voltage protection of a switching converter
US9035625B2 (en) Common cascode routing bus for high-efficiency DC-to-DC conversion
US20110273206A1 (en) Switching gate driver
KR20010042921A (ko) 스위칭 레귤레이터, 디씨/디씨 변환기, 및 스위칭레귤레이터를 구비한 엘에스아이 시스템
US8294443B2 (en) Overshoot/undershoot elimination for a PWM converter which requires voltage slewing
CN111771321B (zh) 半导体开关控制电路以及开关电源装置
KR20060069291A (ko) 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법
Pal et al. A 91.15% efficient 2.3–5-V input 10–35-V output hybrid boost converter for LED-driver applications
Mitter Device considerations for high current, low voltage synchronous buck regulators (SBR)
US20100045253A1 (en) Cyclical dc voltage converter for suppressing voltage spikes and oscillations
JP2011125075A (ja) スイッチングレギュレータ
JP2020088968A (ja) 電力変換装置
EP2504910B1 (en) Switching mode power supply comprising asynchronous limiter circuit
Miribel-Catala et al. An integrated digital PFM DC-DC boost converter for a power management application: a RGB backlight LED system driver
Pashmineh et al. A high-voltage driver based on stacked low-voltage transistors with minimized on-resistance for a buck converter in 65 nm CMOS
JP2011172389A (ja) スイッチングレギュレータ
KR101721506B1 (ko) 엑티브 스너버를 가진 파워 스위치
CN101001045A (zh) 直流降压转换器
JP2006050776A (ja) 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機
Hannon et al. Design and optimisation of a high current, high frequency monolithic buck converter

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000428

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040615

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051218

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060523

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061114

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091210

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101208

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20111202

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee