[go: up one dir, main page]

CN1249922C - 开关稳压器及应用它的lsi系统 - Google Patents

开关稳压器及应用它的lsi系统 Download PDF

Info

Publication number
CN1249922C
CN1249922C CNB998014508A CN99801450A CN1249922C CN 1249922 C CN1249922 C CN 1249922C CN B998014508 A CNB998014508 A CN B998014508A CN 99801450 A CN99801450 A CN 99801450A CN 1249922 C CN1249922 C CN 1249922C
Authority
CN
China
Prior art keywords
switching
switching transistor
output
transistor
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998014508A
Other languages
English (en)
Other versions
CN1275261A (zh
Inventor
梶原准
里见胜治
崎山史朗
木下雅善
大谷一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1275261A publication Critical patent/CN1275261A/zh
Application granted granted Critical
Publication of CN1249922C publication Critical patent/CN1249922C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

一种开关稳压器,其中一边保持高变换效率,一边降低开、关时所产生的噪声。设置通态电阻互不相同的多个输出用开关晶体管21~23,在导通动作时,使它们按通态电阻递减的次序导通;在截止动作时,使它们按通态电阻递增的次序截止。这样一来,能够抑制电流在进行开、关时发生急剧的变化,从而降低起因于寄生电感102的di/dt噪声。

Description

开关稳压器及应用它的LSI系统
本发明属于一种有关开关稳压器的技术,尤其属于用来降低开、关噪声的技术。
最近几年,“大哥大”和笔记本型个人电脑等携带式电子机器的普及速度令人吃惊。与此相伴,在半导体技术领域中,低功耗化技术已经是不可缺少的。为了抑制LSI的功耗,降低LSI本身的电源电压是有效的,为此,必须有一个高效率的电源电压变换电路。
开关稳压器以在其工作原理上,效率远比线性稳压器的高而闻名,迄今为止,已研究并开发出各种方式的开关稳压器。再就是,随着LSI的高速化和低功耗化,对效率越高、开关速度越快的开关稳压器的要求日益高涨。
图18示出现有的开关稳压器,即降压型同步整流方式的开关电源(直流/直流变换器)的基本电路结构。直流电源1是用以产生所述开关稳压器的输出的源泉,它是一个斩波(chopping)的对象。直流电源1的正极和由P型MOS晶体管构成的输出用开关晶体管2的源端子连接,其GND(接地)极和由N型MOS晶体管构成的整流用开关晶体管3的源端子连接。
图19是表示图18的开关稳压器的工作的时序图。控制部5将输出电压Vout和参考电压Vref做一下比较,根据该比较结果,对开关晶体管2、3的通-断动作进行控制。电压比较器4将输出电压Vout和参考电压Vref进行比较,脉冲发生电路6接收该比较结果并输出用来控制通-断动作的脉冲信号SC。该信号SC被传输给用以驱动开关晶体管2、3的栅极的缓冲器8、9。开关晶体管2、3的漏极电压VD因开关晶体管2、3的通-断动作和二极管11而被斩波,再通过包括电感元件12和电容器13的平滑电路10被平滑化,然后作为输出电压Vout被输出。变换效率能以下式来定义。
变换效率=(输出功率)/(输入功率)
在现有的开关稳压器中,为了保持高变换效率,就要通过尽量降低开关晶体管2、3的通态电阻而将开关尺寸最优化,或者是通过提高开关频率而进行高速开关,以减少交流损失。然而,高速开关会引起大开关噪声。
具体说来,如图18所示,在电源线上存在有所谓的寄生电感102。所以,开关晶体管2、3的源-漏间电压VDS大时,由于开关动作所致的急剧电流变化,就会产生起因于寄生电感102的di/dt噪声。在每一个开关动作中,所述噪声会使电源电压电平不稳定,因而,在输出电压Vout中也出现同样的噪声。其结果,在输出电压Vout中也产生了起因于电源线的寄生电感102的L di/dt开关噪声。
为了降低这样的开关噪声,例如,到目前为止一直使用电容插入式共振型开关稳压器。该共振型开关稳压器是利用LC共振来进行ZVS(Zero Voltage Switching)即零电压(电流)开关的。然而,所述共振型开关稳压器的控制电路结构很复杂,时刻控制也是不容易的。而且,所述共振型开关稳压器包含另一个问题:输出电流越大,交流损失也越大,其结果是,变换效率下降。
本发明的目的在于:提供一种既能维持高变换效率,又能降低开关噪声的开关稳压器。
具体来说,本发明提供了一种开关稳压器,其中包括:输入端子,与上述输入端子相互并联地连接的多个输出用开关晶体管,有电感器元件和电容器元件、对根据上述多个输出用晶体管的开关动作生成的电压进行平滑的平滑电路,至少所述多个输出用开关晶体管的导通动作和截止动作之一是按所规定的顺序进行的。
按照本发明,至少所述多个输出用开关晶体管的导通动作和截止动作之一是按所规定的顺序进行的。因此,能够抑制开关动作时所产生的急剧的电流变化,从而降低起因于寄生电感的di/dt噪声。
在所述本发明所涉及的开关稳压器中,在导通动作时,所述多个输出用开关晶体管最好是按通态电阻递减的次序导通,而在截止动作时,所述多个输出用开关晶体管最好是按通态电阻递增的次序截止。
在所述本发明所涉及的开关稳压器中,在导通动作时,所述多个输出用开关晶体管最好是按晶体管宽度递增的次序导通,而在截止动作时,所述多个输出用开关晶体管最好是按晶体管宽度递减的次序截止。
在所述本发明所涉及的开关稳压器中,最好是所述多个输出用开关晶
体管当中第一个导通的输出用开关晶体管在非饱和区域里的漏极电流值此所述开关稳压器的最大负载电流值大。
最好是在所述本发明所涉及的开关稳压器中,所述多个输出用开关晶体管被分为几组,在导通动作时,所述多个输出用开关晶体管,从所内含的输出用开关晶体管的个数少的那一组开始依次导通,而在截止动作时,从所内含的输出用开关晶体管的个数多的那一组开始依次截止。
还有,最好是所述本发明所涉及的开关稳压器包括:对所述多个输出用开关晶体管中的每一个分别设置的多个驱动电路,每一个驱动电路可使所对应的输出用开关晶体管按照它的驱动信号进行动作。最好是至少所述多个驱动电路之一包括:按照所述驱动信号来驱动所对应的输出用开关晶体管的栅极的反相器;和将流过所述反相器中的电流量控制为一定的恒流源电路。
并且,最好是至少所述多个驱动电路之一包括电流量控制电路,它按照所述开关稳压器的负载电流量来将在由所述恒流源电路控制的所述反相器中流的电流量进行控制。还有,最好是至少所述多个驱动电路之一包括非重叠电路,它接收所述驱动信号而为了避免所述反相器中所包含的P型MOS晶体管和N型MOS晶体管同时导通,将信号供到所述反相器。
在所述本发明所涉及的开关稳压器中,最好是在比较靠近包括所述开关稳压器的LSI的输入输出接线区的位置上配置所述多个输出用开关晶体管中尺寸较大的,而在比较远离所述输入输出接线区的位置上配置尺寸较小的。
最好是所述本发明所涉及的开关稳压器包括:至少对所述多个输出用开关晶体管之一设置的定时电路,它按照所述开关稳压器的负载电流值来设定所对应的输出用开关晶体管导通或者截止的时刻。
最好是所述本发明所涉及的开关稳压器包括多个整流用开关晶体管,至少所述多个整流用开关晶体管的导通动作和截止动作之一是按所规定的顺序进行的。并且,最好是在导通动作时,所述多个整流用开关晶体管按通态电阻递减的次序导通,而在截止动作时,所述多个整流用开关晶体管按通态电阻递增的次序截止。
而且,最好是包括:对所述多个整流用开关晶体管中的每一个分别设置的多个驱动电路,每一个驱动电路可使所对应的整流用开关晶体管按照它的驱动信号进行动作,至少所述多个驱动电路之一包括:按照所述驱动信号来驱动所对应的整流用开关晶体管的栅极的反相器;和将流过所述反相器中的电流量控制为一定的恒流源电路。
还有,最好包括:至少对所述多个整流用开关晶体管之一设置的定时电路,它按照所述开关稳压器的负载电流值来设定所对应的输出用开关晶体管导通或者截止的时刻。
还有,最好包括:在至少所述多个输出用开关晶体管中之一导通时,可防止所述多个整流用开关晶体管导通的逻辑电路。
最好是所述本发明所涉及的开关稳压器包括:对所述多个输出用开关晶体管的通-断动作进行控制的控制部。在所述多个输出用开关晶体管的导通动作时,最好是所述控制部让要第一个导通的输出用开关晶体管导通;其他输出用开关晶体管响应于在这之前导通的输出用开关晶体管的门信号的变化而被导通。在所述多个输出用开关晶体管的截止动作时,最好是所述控制部让要第一个截止的输出用开关晶体管截止;其他输出用开关晶体管响应于在这之前截止的输出用开关晶体管的门信号的变化而被截止。
还有,最好是进一步包括多个整流用开关晶体管,所述多个整流用开关晶体管的导通动作和截止动作是按所规定的顺序进行的。并且,在所述多个输出用开关晶体管的导通动作时,最好是所述控制部让要第一个截止的整流用开关晶体管截止;其他整流用开关晶体管响应于在这之前截止的整流用开关晶体管的门信号的变化而被截止;要第一个导通的输出用开关晶体管响应于最后截止的整流用开关晶体管的门信号的变化而被导通;其他输出用开关晶体管响应于在这之前导通的输出用开关晶体管的门信号的变化而被导通。另一方面,在所述多个输出用开关晶体管的截止动作时,最好是所述控制部让要第一个截止的输出用开关晶体管截止;其他输出用开关晶体管响应于在这之前截止的输出用开关晶体管的门信号的变化而被截止;要第一个导通的整流用开关晶体管响应于最后截止的输出用开关晶体管的门信号的变化而被导通;其他整流用开关晶体管响应于在这之前导通的整流用开关晶体管的门信号的变化而被导通。
另外,本发明所涉及的LSI系统包括:上述本发明所涉及的开关稳压器;和按照从所述开关稳压器供来的电压进行动作的LSI核心部。
下面,对本发明中的附图作简要说明。
图1是本发明的第一实施例所涉及的开关稳压器的结构图。
图2是表示图1的结构中,脉冲发生电路16的内部结构的图。
图3是表示图1的结构中,各信号SG、SA1~SA3、SB1~SB3的时间变化的图。
图4是表示图1的结构中,各输出用开关晶体管21~23的特性的图。
图5表示多个输出用开关晶体管的其他结构例。
图6是表示图5中各组24~26晶体管的特性的图。
图7是表示图1的结构中,驱动电路40的内部结构的电路图。
图8是表示图1的结构中,驱动电路40的另一内部结构例的电路图。
图9是表示图1的结构中,驱动电路40的又一内部结构例的电路图。
图10表示图1的结构中,各输出用开关晶体管21~23及整流用开关晶体管31~33的一个布置例。
图11是本发明的第二实施例所涉及的开关稳压器的结构图。
图12(a)是表示图11的结构中,边沿检测电路60的内部结构的图,图12(b)是表示图12(a)的边沿检测电路60的输出入的时序图。
图13是本发明的第三实施例所涉及的开关稳压器的结构图。
图14是表示本发明的第四实施例所涉及的开关稳压器的一部分的结构图。
图15表示图14的结构中一部分的变形例。
图16是本发明的第五实施例所涉及的开关稳压器的结构图。
图17是表示包括本发明所涉及的开关稳压器的LSI系统的结构图。
图18是现有的开关稳压器的结构图。
图19是现有的开关稳压器的电压波形图。
下面,参照附图对本发明的实施例加以说明。
(第一实施例)
图1是表示本发明的第一实施例所涉及的开关稳压器的结构的图。图1所示的开关稳压器是降压型同步整流方式的开关稳压器(直流/直流变换器)。
直流电源1是用以产生本开关稳压器的输出的源电源。直流电源1的正极和由P型MOS晶体管构成的多个输出用开关晶体管21、22、23的各源端子连接;GND(接地)极和由N型MOS晶体管构成的多个整流用开关晶体管31、32、33的各源端子连接。输出用开关晶体管21、22、23及整流用开关晶体管31、32、33的各漏端子与二极管11及包括电感元件12和电容器13的平滑电路10连接。
控制部15按照从平滑电路10输出的该开关稳压器的输出电压Vout,对各开关晶体管21~23、31~33的通-断动作进行控制。在控制部15中,电压比较器4将输出电压Vout和参考电压Vref做一下比较,并输出表示该比较结果的信号SG。脉冲发生电路16接收该信号SG而输出用以控制各开关晶体管21~23、31~33的通-断动作的信号SA1~SA3、SB1~SB3。
对各开关晶体管21~23、31~33分别设置了驱动电路40。各驱动电路40接收来自控制部15的输出信号SA1~SA3、SB1~SB3作驱动信号,而令所对应的开关晶体管21~23、31~33进行工作。开关晶体管21~23、31~33的漏极电压通过平滑电路10被平滑之后,作为输出电压Vout被输出。
这里,输出用开关晶体管21~23的晶体管宽度互不相同,按21<22<23的顺序增大。因此,输出用开关晶体管21~23的通态电阻按23<22<21的顺序增大。同样,整流用开关晶体管31~33的晶体管宽度也互不相同,按31<32<33的顺序增大。因此,整流用开关晶体管31~33的通态电阻按33<32<31的顺序增大。
在本实施例中,令多个输出用开关晶体管21~23及多个整流用开关晶体管31~33,在其导通动作及截止动作中,按所规定的顺序进行动作。这样一来,可抑制电流在进行开、关时发生急剧的变化,以降低开、关噪声。
图2是表示脉冲发生电路16的内部结构的图。图3表示电压比较器4的输出信号SG及脉冲发生电路16的输出信号SA1~SA3、SB 1~SB3随时间的变化情况。
如图3所示,在信号SG下降时,各信号SA1~SA3、SB1~SB3按所规定的顺序下降。在此,假定在各驱动电路40中,信号逻辑不反转,输出用开关晶体管21~23即P型MOS晶体管响应于信号SA1~SA3的下降而导通;整流用开关晶体管31~33即N型MOS晶体管响应于信号SB1~SB3的下降而截止。另一方面,在信号SG上升时,各信号SA1~SA3、SB1~SB3按所规定的顺序上升。响应于此,输出用开关晶体管21~23截止,整流用开关晶体管31~33导通。
输出用开关晶体管21~23根据信号SA1~SA3,按晶体管宽度递增的次序导通。换句话说,接通态电阻递减的次序导通。具体说来,首先,晶体管宽度最小的输出用开关晶体管21导通,其次,输出用开关晶体管22导通,最后,晶体管宽度最大的输出用开关晶体管23导通。另一方面,输出用开关晶体管21~23根据信号SA1~SA3,按晶体管宽度递减的次序,换句话说,按通态电阻递增的次序截止。具体说来,首先,晶体管宽度最大的输出用开关晶体管23截止,其次,输出用开关晶体管22截止,最后,晶体管宽度最小的输出用开关晶体管21截止。
同样,整流用开关晶体管31~33根据信号SB1~SB3,按晶体管宽度递增的次序导通(31→32→33)。换句话说,按通态电阻递减的次序导通。另一方面,整流用开关晶体管31~33根据信号SB1~SB3,按晶体管宽度递减的次序截止(33→32→31)。换句话说,按通态电阻递增的次序截止。
通过这样的开关动作,能够抑制漏极电流发生急剧的变化,从而降低起因于寄生电感102的L·di/dt噪声。
接下来,对本实施例所涉及的多个输出用开关晶体管20的晶体管宽度的决定方法加以说明。图4是表示各输出用开关晶体管21~23的特性的图。在图4中,为易于理解,假定各输出用开关晶体管21~23的栅极电位下降所需的时间相等。
首先,决定多个输出用开关晶体管的总尺寸即总晶体管宽度。为了实现开关稳压器的高变换效率,各输出用开关晶体管的通态电阻越小越好。为了降低通态电阻,就要加大晶体管宽度,所以,高效率和面积间有折衷关系。再就是,如果加大晶体管的宽度,晶体管的寄生电容便增加,可用作开关元件的晶体管的应答时间拖长,因而在通-断动作中,会由开关元件本身引起大开关损耗和充放电损耗。
于是,在高效率的开关稳压器的设计上,输出用开关晶体管的尺寸决定是一个重要的因素,要综合考虑上述各种情况,最后定出最佳尺寸。输出用开关晶体管的总尺寸决定好之后,再决定各开关晶体管的晶体管宽度。
首先,决定初级的输出用开关晶体管21的晶体管宽度,以使其漏极电压—电流特性曲线的非饱和区域里的漏极电流值大于开关稳压器应输出的最大负载电流值。在图4中,点A是输出用开关晶体管21的特性曲线中,非饱和区域和饱和区域间的分界点。点A的电流值大于开关稳压器的最大负载电流值Imax。例如,设输出用开关晶体管21的晶体管宽度为1mm。
假设在只有初级的输出用开关晶体管21处于导通状态的情况下,开关稳压器的负载电流值大于初级的输出用开关晶体管21的漏极电流值,来自二极管11的供给电流大。若在此状态下,下一级的输出用开关晶体管22导通,电流就发生急剧变化,而引起噪声。为了防止噪声发生,最好是使初级的输出用开关晶体管21的特性曲线中,非饱和区域里的漏极电流值大于开关稳压器的最大负载电流值。
其次,对下一级的输出用开关晶体管22设定与输出用开关晶体管21之间的开、关间隔,使得在输出用开关晶体管21的特性曲线从饱和区域移到非饱和区域时,下一级的输出用开关晶体管22导通。然后,给该晶体管设定一宽度值,使得在初级的输出用开关晶体管21的特性曲线从饱和区域到达非饱和区域时的漏-源极间电压VDS下,漏极电流对时间的变化率di/dt一定。例如,设输出用开关晶体管22的晶体管宽度为3mm。
再其次,对下下一级的输出用开关晶体管23也同样地决定晶体管宽度,以使在它导通时,漏极电流对时间的变化率di/dt一定。例如,设输出用开关晶体管23的晶体管宽度为10mm。
再就是,也可按和上述相同的方法来决定整流用开关晶体管31~33的晶体管宽度。
如上所述,按照本实施例,在导通动作时,使多个输出用开关晶体管按通态电阻递减的次序导通;在截止动作时,使它们按通态电阻递增的次序截止。还有,为使电流对时间的变化率di/dt基本上一定,就要将各输出用开关晶体管的晶体管宽度最优化。这样一来,能够抑制电流在输出用开关晶体管进行开、关时发生急剧的变化,从而降低起因于寄生电感的噪声。
值得一提的是,在本实施例中,输出用开关晶体管和整流用开关晶体管都具有多级结构,但是,并非一定要设置多个整流用开关晶体管不可。仅设置多个输出用开关晶体管,也可得到对开、关噪声的抑制效果。但是,设置多个整流用开关晶体管,可更有效地降低噪声。
另外,使输出用开关晶体管或者整流用开关晶体管,仅在导通动作或者截止动作,按所规定的顺序进行动作,也是可以的。
还有,用晶体管宽度之外的因素来将输出用开关晶体管或者整流用开关晶体管的通态电阻设定得不一样,也是完全可以的。
图5表示多个输出用开关晶体管的其他结构例。图5所示的多个输出用开关晶体管20A是将晶体管宽度相等的8个晶体管分为3组而构成的。具体来说,由晶体管24a构成第一组24,由晶体管25a~25c构成第二组25,由晶体管26a~26e构成第三组26。
在此情况下,控制部15使多个输出用开关晶体管20A,以组为单位,导通或者截止。也就是说,第一组24晶体管24a被信号SA1控制,第二组25晶体管25a~25c被信号SA2控制,第三组26晶体管26a~26e被信号SA3控制。
接下来,对各组的晶体管的个数的决定方法加以说明。图6是表示各组24~26的晶体管的特性的图。又在图6中,为易于理解,假定各输出用开关晶体管的栅极电位下降所需的时间相等。
首先,决定第一组24的晶体管的个数,以使其漏极电压-电流特性曲线的非饱和区域里的漏极电流值大于开关稳压器应输出的最大负载电流值。在图6中,点A是第一组24的晶体管的特性曲线中,非饱和区域和饱和区域间的分界点。点A的电流值大于开关稳压器的最大负载电流值Imax。
其次,设定第二组25的晶体管和第一组24的晶体管之间的开、关间隔,使得在第一组24的晶体管的特性曲线从饱和区域移到非饱和区域时,所述第二组25的晶体管导通。然后,取一个最大值作该第二组25的晶体管的个数,使得在第一组24的晶体管的特性曲线从饱和区域到达非饱和区域时的漏-源极间电压VDS下,总漏极电流对时间的变化率di/dt一定。在此,将第二组的晶体管的个数定为3。
再其次,也同样地设定第三组26的晶体管的个数,以使在它们导通时,总漏极电流对时间的变化率di/dt一定。在此,将第三组的晶体管的个数定为5。
如上所述,为使电流对时间的变化率di/dt一定,而设定各组的晶体管的个数。还有,在导通动作时,从所内含的晶体管的个数少的那一组开始依次导通,而在截止动作时,从所内含的晶体管的个数多的那一组开始依次截止。这样一来,能够抑制电流在输出用开关晶体管进行开、关时,发生急剧的变化,从而降低起因于寄生电感的噪声。
需提一下,在上述情况下,最初导通的第一组的晶体管的个数为一,但是,让多个晶体管最初导通,也是可以的。
其次,对图1的结构中的驱动电路40的内部结构进行说明。
图7是表示驱动电路40的内部结构的电路图。图7所示的驱动电路40是用来驱动输出用开关晶体管23的。它包括:根据信号SA3驱动输出用开关晶体管23的栅极的反相器41和可让恒定电流I流过反相器41的恒流源电路42。需提一下,在图1的开关稳压器的动作的说明中,假设在驱动电路40中信号逻辑不反转,但是,参考图7的说明中,假定驱动电路40包括一个反相器41。
假设驱动电路40仅包括由P型MOS晶体管41a和N型MOS晶体管41b构成的反相器41,那么,由于给栅极充放电时的电流变化大,所以有可能发生di/dt噪声。于是,如图7所示,通过设置能将流过反相器41中的电流I控制在一定值的恒流源电路42,便能抑制给栅极充放电时的急剧电流变化,结果,可防止噪声的产生。
值得一提的是,不一定要在所有的驱动电路40中设置如图7所示的恒流源电路42。仅在几个驱动电路40中设置,也是可以的。在宽度越大的晶体管中,给栅极充放电时的电流变化所引起的di/dt噪声越大。因此,在驱动晶体管宽度最大的输出用开关晶体管23的驱动电路40中设置恒流源电路42时,所得到的噪声去除效果最明显。在驱动其他输出用开关晶体管21、22及整流用开关晶体管31~33的驱动电路40中设置恒流源电路42时,也可获得噪声的去除效果。这就更不用说了。再就是,在更多的驱动电路40中设置恒流源电路42,不言而喻,整个开关稳压器所获得的噪声去除效果更加明显。
图8是表示驱动电路40的另一内部结构的电路图。图8所示的驱动电路40A除反相器41和恒流源电路42之外,还包括负载电流监控电路43及电流量控制电路44。电流量控制电路44包括串联连接,并与恒流源电路42所包含的电阻42a并联连接的晶体管44a、44b。负载电流监控电路43根据负载电流的大小,对电流量控制电路44的各晶体管44a、44b进行通-断控制。这样一来,电阻42a的电阻值实际上得到了控制,流过反相器41中的恒定电流量I也得到了控制。
由于负载电流小时,噪声也比较小,所以在用恒流源电路42使输出用开关晶体管和整流用开关晶体管的栅极的充放电速度变慢时,开关稳压器的效率劣化是不可避免的。
于是,在负载电流小的情况下,用电流量控制电路44使恒流源电路42的电阻42a的一部分短路,以增加供到反相器41的电流量I。这样一来,在给输出用开关晶体管23的栅极充放电时,栅极电位发生急剧的变化,效率不致下降。
负载电流监控电路43能以各种结构来实现。例如,使它包括多个可将输出电压Vout和规定的参考电压进行比较的比较器,根据各比较器的输出,对电流量控制电路44的各晶体管44a、44b进行控制,也是可以的。还有,使它监控输出用开关晶体管23的漏极电压,也是可以的。或者是,使它根据包括该开关稳压器的机器的工作状态而判断负载电流的大小、也是可以的。以包括在“大哥大”内的开关稳压器为例,在通话时,负载电流大;在等候时,负载电流小,使它做这样的判断也是可以的。
图9是表示驱动电路40的又一内部结构的电路图。图9所示的驱动电路40B,除了反相器41和恒流源电路42之外,还包括非重叠电路45。
在图7和图8的结构中,为使给输出用开关晶体管23的栅极充放电时的电流变化缓慢,设置了一个恒流源电路42。然而,如果过度减少流过反相器41中的电流量I,栅极的充放电所必需的时间反而会增加。结果,虽然噪声得以降低,稳压器的效率反而劣化。为使给输出用开关晶体管23的栅极充放电时的电流变化缓慢,并同时抑制效率的劣化,有一个方法是使反相器41的通-断动作缓慢。
可是,在采用那一方法的情况下,有会出现构成反相器41的P型MOS晶体管41a和N型MOS晶体管41b同时处于导通状态的期间之虞。这有可能让穿通电流流过反相器41中。
于是,在图9的结构中,为控制反相器41的反相元件41a、41b的栅极而设置非重叠电路45,以免反相元件41a、41b同时处于导通状态。若这样做,可避免在反相器41中产生穿通电流。
并且,最好是使非重叠电路45中的反相器45a、45b内的晶体管宽度不对称。具体而言,通过给反相器45a内部的晶体管设定一个能让输出电位慢慢地下降,急剧地上升的宽度值,以使P型MOS晶体管41a缓慢地导通,迅速地截止。同样,通过给反相器45b内部的晶体管设定一个能让输出电位慢慢地上升,急剧地下降的宽度值,以使N型MOS晶体管41b缓慢地导通,迅速地截止。
图10是表示图1所示的各输出用开关晶体管21~23及整流用开关晶体管31~33的一个布置例的示意图。如图10所示,在比较靠近输入输出接线区(I/O pad)的位置上,配置尺寸较大的晶体管21、31;在比较远离I/O接线区的位置上,配置尺寸较小的晶体管23、33。由于尺寸较大的晶体管21、31是为获得高变换效率而被设置的,所以必须将它们配置在靠近I/O接线区的位置上,缩短布线,从而实现更小的线电阻。另一方面,由于尺寸较小的晶体管23、33是为利用它们的高通态电阻来去除噪声而被设置的,所以将它们配置在远离I/O接线区的位置上,加长布线而使线电阻增大,倒不如说是比较理想的。
再就是,晶体管21、31又可当用以释放起因于冲击(surge)的电荷的二极管用,因此,从保护它免遭冲击的观点来看,将尺寸大的晶体管21、31配置在靠近LSI芯片的外部的位置上,是比较理想的。
(第二实施例)
图11是本发明的第二实施例所涉及的开关稳压器的结构图。在图11中,用和图1相同的符号来表示和图1相同的元件。
在图11的结构中,控制部15A的脉冲发生电路16A接收电压比较器4的输出信号SG,而输出用来控制各开关晶体管21~23、31~33的通-断动作的两种信号SA、SB。还有,在对各开关晶体管21~23、31~33分别设置的驱动电路40的前一级上,都形成了边沿检测电路60。脉冲发生电路16A的输出信号或者来自对其他开关晶体管设置的驱动电路40的门信号被供到各边沿检测电路60的输入端A、B。
图12(a)表示边沿检测电路60的内部结构,图12(b)是表示图12(a)所示的边沿检测电路60的输入A、B及输出OUT的时序图。如图12所示,在边沿检测电路60中,输出OUT响应于输入A的上升沿而成为“H”,响应于输入B的下降沿而成为“L”。
下面,对图11的开关稳压器的动作加以说明。
输出用开关晶体管21~23的动作如下:在输出用开关晶体管21~23的导通动作中,脉冲发生电路16A输出“L”电平作信号SA。首先,响应于该信号SA的下降,通态电阻最大的输出用开关晶体管21导通。接着,响应于该输出用开关晶体管21的门信号下降,下一级的输出用开关晶体管22导通。然后,同样地,响应于该输出用开关晶体管22的门信号下降,通态电阻最小的输出用开关晶体管23导通。换句话说,输出用开关晶体管21~23响应于脉冲发生电路16A的输出信号SA的下降,按通态电阻递减的次序导通。
另一方面,在输出用开关晶体管21~23的截止动作中,脉冲发生电路16A输出“H”电平作信号SA。首先,响应于该信号SA的上升,通态电阻最小的输出用开关晶体管23截止。接着,响应于该输出用开关晶体管23的门信号上升,输出用开关晶体管22截止。同样地,响应于该输出用开关晶体管22的门信号上升,输出用开关晶体管21截止。换句话说,输出用开关晶体管21~23响应于脉冲发生电路16A的输出信号SA的上升,按通态电阻递增的次序截止。
整流用开关晶体管31~33的动作也是同样的。具体来说,在整流用开关晶体管31~33的导通动作中,脉冲发生电路16A输出“H”电平作信号SB。响应于该信号SB的上升,通态电阻最大的整流用开关晶体管31导通。接着,响应于该整流用开关晶体管31的门信号上升,整流用开关晶体管32导通。然后,响应于该整流用开关晶体管32的门信号上升,通态电阻最小的整流用开关晶体管33导通。另一方面,在整流用开关晶体管31~33的截止动作中,脉冲发生电路16A输出“L”电平作信号SB。响应于该信号SB的下降,通态电阻最小的整流用开关晶体管33截止。接着,按整流用开关晶体管32、31的顺序陆续截止。总之,整流用开关晶体管31~33响应于脉冲发生电路16A的输出信号SB的上升,按通态电阻递减的次序导通;响应于信号SB的下降,按通态电阻递增的次序截止。
如上所述,在本实施例中,能用脉冲发生电路16A所输出的两个脉冲信号SA、SB来对输出用及整流用开关晶体管的通-断动作进行控制。因此,即使进一步增加开关晶体管的级数,也不用增加门控制信号及其信号线。
(第三实施例)
图13是本发明的第三实施例所涉及的开关稳压器的结构图。在图13中,用和图11相同的符号来表示和图11相同的元件。
在图13中,控制部15B所包含的脉冲发生电路16B输出一个信号SX。该信号SX被供到通态电阻最小的输出用开关晶体管23的边沿检测电路60的输入端A、通态电阻最小的整流用开关晶体管33的边沿检测电路60的输入端B及“或”门65的一个输入端。通态电阻最大的整流用开关晶体管31的门信号被供到“或”门65的另一输入端。“或”门65的输出被供到通态电阻最大的输出用开关晶体管21的边沿检测电路60的输入端B。还有,输出用开关晶体管21的门信号被供到通态电阻最大的整流用开关晶体管31的边沿检测电路60的输入端A。其他的结构和图11一样。
在输出用开关晶体管21~23的导通动作和整流用开关晶体管31~33的截止动作中,脉冲发生电路16B输出“L”电平作信号SX。因此,首先,整流用开关晶体管33截止,接着,整流用开关晶体管32、31依次截止。然后,“或”门65的输出响应于整流用开关晶体管31的门信号的下降而下降,结果,输出用开关晶体管21导通。接着,输出用开关晶体管22和23依次导通。
另一方面,在输出用开关晶体管21~23的截止动作和整流用开关晶体管31~33的导通动作中,脉冲发生电路16B输出“H”电平作信号SX。因此,首先,输出用开关晶体管23截止,接着,输出用开关晶体管22和21依次截止。然后,响应于输出用开关晶体管21的门信号的上升,整流用开关晶体管31导通。接着,整流用开关晶体管32和33依次导通。
如上所述,在本实施例中,输出用开关晶体管21~23的导通动作和整流用开关晶体管31~33的截止动作,输出用开关晶体管21~23的截止动作和整流用开关晶体管31~33的导通动作,分别是连续进行的。再就是,能用脉冲发生电路16B所输出的一个脉冲信号SX来对输出用及整流用开关晶体管的通-断动作进行控制。因此,即使进一步增加开关晶体管的级数,也不用增加门控制信号及其信号线。
(第四实施例)
图14是本发明的第四实施例所涉及的开关稳压器的局部结构图。在图14中,仅示出有关输出用开关晶体管21的结构。71代表负载电流监控电路;72a、72b代表将多个反相器链接构成的延迟电路;73a、73b代表选择电路。在该选择电路中,选择输入S在“L”电平时,输出输入A作输出OUT;选择输入S在“H”电平时,输出输入B作输出OUT。由延迟电路72a、72b和选择电路73a、73b构成定时电路。
负载电流监控电路71对开关稳压器的负载电流量进行监控,在负载电流量小时,输出“L”信号;在负载电流量大时,则输出“H”信号。结果,负载电流小时,从输出用开关晶体管22的门信号或者信号SA开始变化到输出用开关晶体管21的门信号开始变化时所经历时间延迟小;负载电流大时,延迟则又增加了由延迟电路72a、72b所引起的这一部分。就这样,在负载电流小时,能够缩短顺序开关的间隔,所以,能进一步有效地抑制负载电流小时的效率的劣化。
还有,将图14的结构设到其他输出用开关晶体管,也是可以的。设到整流用开关晶体管,也是可以的。另外,在图14所示的结构中,能按负载电流量而设定两种延迟。但是,通过改变结构,使得设定两种以上的延迟,也是完全可以的。图15表示能设定四种延迟的一个电路结构例。
如上所述,按照本实施例,可适当地设定顺序开关的每一时间间隔。因此,能够抑制负载电流量小时的效率的劣化。
(第五实施例)
图16是表示本发明的第五实施例所涉及的开关稳压器的结构的电路图。在上述各实施例中,如果输出用开关晶体管和整流用开关晶体管同时导通,穿通电流会在其中流。在图16的结构中,为了避免所述穿通电流产生,设置了一个逻辑电路80。
在图16所示的逻辑电路80中,三输入“与”电路81将输出用开关晶体管21~23的驱动信号SA1~SA3作其输入。二输入“与”电路82a~82c将整流用开关晶体管31~33的驱动信号SB1~SB3分别作它们的一个输入,将三输入“与”电路81的输出作它们的另一输入。
按照上述结构,在至少多个输出用开关晶体管21~23中之一导通时,三输入“与”电路81的输出处于“L”电平。因此,不管控制信号SB1~SB3的逻辑电平怎么样,多个整流用开关晶体管31~33全部都截止。就这样,能够避免穿通电流产生。
需提一下,在本实施例中,由于输出用开关晶体管的个数为3,所以,设置三输入“与”电路。但是,不言而喻,按照输出用开关晶体管的个数,改变“与”电路的输入端的个数即可。另外,只要能使至少多个输出用开关晶体管中之一导通时,多个整流用开关晶体管31~33全部截止,采用任何结构的逻辑电路都是完全可以的。
在此,对用LSI来实现开关稳压器的方法进行补充说明。如上所述,为了实现变换效率高的开关稳压器,尽量降低开关晶体管的通态电阻是比较重要的。另外,负载电流量大时,由布线和焊接线等的电阻成分所造成的损耗,也不可忽视。此外,在将开关稳压器应用到携带机器中的情况下,为使其体积更小、重量更轻,外围元件的数量和尺寸都是越小越好。
鉴于以上的观点,尽量降低开关晶体管的通态电阻之后,再将它装到芯片上,是比较理想的。此外,仅将通态电阻小的开关晶体管装到LSI的外部,将其他的元件都装到芯片上,也是可以的。这样一来,既可保持高变换效率,又可降低开、关噪声,并且,也可减少外围元件。
图17表示一用本发明所涉及的开关稳压器而构成的LSI系统的例。在图17中,LSI 90包括LSI核心部91和直流/直流变换器92,它还包括平滑电路10作外围元件。93a~93e是LSI 90的接线区。例如,直流/直流变换器92包括在上述实施例中所述的多个输出用开关晶体管。本发明所涉及的开关稳压器是由直流/直流变换器92和平滑电路10构成的。直流/直流变换器92靠着上述实施例所涉及的动作,将供到接线区93a、93b的电源电位Vdd、Vss变换成电压Vnd,从而输出给接线区93c。平滑电路10使直流/直流变换器92的输出电压Vnd平滑之后,将它作为电压Vout输出。平滑电路10的输出电压Vout作为内部电源电压而被供到LSI核心部91。

Claims (18)

1.一种开关稳压器,其中包括:
输入端子,
与上述输入端子相互并联地连接的多个输出用开关晶体管,
有电感器元件和电容器元件、对根据上述多个输出用晶体管的开关动作生成的电压进行平滑的平滑电路,
至少所述多个输出用开关晶体管的导通动作和截止动作之一是按所规定的顺序进行的。
2.根据权利要求1所述的开关稳压器,其中:
在导通动作时,所述多个输出用开关晶体管按通态电阻递减的次序导通,而在截止动作时,所述多个输出用开关晶体管按通态电阻递增的次序截止。
3.根据权利要求1所述的开关稳压器,其中:
在导通动作时,所述多个输出用开关晶体管按晶体管宽度递增的次序导通,而在截止动作时,所述多个输出用开关晶体管按晶体管宽度递减的次序截止。
4.根据权利要求1所述的开关稳压器,其中:
所述多个输出用开关晶体管当中第一个导通的输出用开关晶体管在非饱和区域里的漏极电流值比所述开关稳压器的最大负载电流值大。
5.根据权利要求1所述的开关稳压器,其中:
所述多个输出用开关晶体管被分为几组,
在导通动作时,所述多个输出用开关晶体管,从所内含的输出用开关晶体管的个数少的那一组开始依次导通,而在截止动作时,从所内含的输出用开关晶体管的个数多的那一组开始依次截止。
6.根据权利要求1所述的开关稳压器,其中还包括:对所述多个输出用开关晶体管中的每一个分别设置的多个驱动电路,每一个驱动电路可使所对应的输出用开关晶体管按照它的驱动信号进行动作,
至少所述多个驱动电路之一包括:按照所述驱动信号来驱动所对应的输出用开关晶体管的栅极的反相器;和将流过所述反相器中的电流量控制为一定的恒流源电路。
7.根据权利要求6所述的开关稳压器,其中:
至少所述多个驱动电路之一包括电流量控制电路,它按照所述开关稳压器的负载电流量来将在由所述恒流源电路控制的所述反相器中流的电流量进行控制。
8.根据权利要求6所述的开关稳压器,其中:
至少所述多个驱动电路之一包括非重叠电路,它接收所述驱动信号而为了避免所述反相器中所包含的P型MOS晶体管和N型MOS晶体管同时导通,将信号供到所述反相器。
9.根据权利要求1所述的开关稳压器,其中:
在比较靠近包括所述开关稳压器的LSI的输入输出接线区的位置上配置所述多个输出用开关晶体管中尺寸较大的,而在比较远离所述输入输出接线区的位置上配置尺寸较小的。
10.根据权利要求1所述的开关稳压器,其中还包括:
至少对所述多个输出用开关晶体管之一设置的定时电路,它按照所述开关稳压器的负载电流值来设定所对应的输出用开关晶体管导通或者截止的时刻。
11.根据权利要求1所述的开关稳压器,其中还包括:多个整流用开关晶体管,
至少所述多个整流用开关晶体管的导通动作和截止动作之一是按所规定的顺序进行的。
12.根据权利要求11所述的开关稳压器,其中:
在导通动作时,所述多个整流用开关晶体管按通态电阻递减的次序导通,而在截止动作时,所述多个整流用开关晶体管按通态电阻递增的次序截止。
13.根据权利要求11所述的开关稳压器,其中还包括:对所述多个整流用开关晶体管中的每一个分别设置的多个驱动电路,每一个驱动电路可使所对应的整流用开关晶体管按照它的驱动信号进行动作,
至少所述多个驱动电路之一包括:按照所述驱动信号来驱动所对应的整流用开关晶体管的栅极的反相器;和将流过所述反相器中的电流量控制为一定的恒流源电路。
14.根据权利要求11所述的开关稳压器,其中还包括:
至少对所述多个整流用开关晶体管之一设置的定时电路,它按照所述开关稳压器的负载电流值来设定所对应的输出用开关晶体管导通或者截止的时刻。
15.根据权利要求11所述的开关稳压器,其中还包括:
在至少所述多个输出用开关晶体管中之一导通时,可防止所述多个整流用开关晶体管导通的逻辑电路。
16.根据权利要求1所述的开关稳压器,其中还包括:
对所述多个输出用开关晶体管的通-断动作进行控制的控制部,
在所述多个输出用开关晶体管的导通动作时,所述控制部让要第一个导通的输出用开关晶体管导通;其他输出用开关晶体管响应于在这之前导通的输出用开关晶体管的门信号的变化而被导通,
在所述多个输出用开关晶体管的截止动作时,所述控制部让要第一个截止的输出用开关晶体管截止;其他输出用开关晶体管响应于在这之前截止的输出用开关晶体管的门信号的变化而被截止。
17.根据权利要求16所述的开关稳压器,其中还包括:
多个整流用开关晶体管,所述多个整流用开关晶体管的导通动作和截止动作是按所规定的顺序进行的,并且,
在所述多个输出用开关晶体管的导通动作时,
所述控制部让要第一个截止的整流用开关晶体管截止;其他整流用开关晶体管响应于在这之前截止的整流用开关晶体管的门信号的变化而被截止;要第一个导通的输出用开关晶体管响应于最后截止的整流用开关晶体管的门信号的变化而被导通;其他输出用开关晶体管响应于在这之前导通的输出用开关晶体管的门信号的变化而被导通,
在所述多个输出用开关晶体管的截止动作时,
所述控制部让要第一个截止的输出用开关晶体管截止;其他输出用开关晶体管响应于在这之前截止的输出用开关晶体管的门信号的变化而被截止;要第一个导通的整流用开关晶体管响应于最后截止的输出用开关晶体管的门信号的变化而被导通;其他整流用开关晶体管响应于在这之前导通的整流用开关晶体管的门信号的变化而被导通。
18.一种LSI系统,其中包括:权利要求1所述的开关稳压器;和按从所述开关稳压器供来的电压进行动作的LSI核心部。
CNB998014508A 1998-08-28 1999-08-27 开关稳压器及应用它的lsi系统 Expired - Fee Related CN1249922C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP243147/1998 1998-08-28
JP243147/98 1998-08-28
JP24314798 1998-08-28

Publications (2)

Publication Number Publication Date
CN1275261A CN1275261A (zh) 2000-11-29
CN1249922C true CN1249922C (zh) 2006-04-05

Family

ID=17099499

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998014508A Expired - Fee Related CN1249922C (zh) 1998-08-28 1999-08-27 开关稳压器及应用它的lsi系统

Country Status (7)

Country Link
US (1) US6429633B1 (zh)
EP (1) EP1028528B1 (zh)
JP (1) JP3598065B2 (zh)
KR (1) KR100662172B1 (zh)
CN (1) CN1249922C (zh)
DE (1) DE69925104T2 (zh)
WO (1) WO2000013318A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1050951B1 (de) * 1999-04-14 2015-08-05 Infineon Technologies AG Schaltungsanordnung für eine getaktete Stromversorgung
US6249111B1 (en) * 2000-06-22 2001-06-19 Intel Corporation Dual drive buck regulator
FR2842316A1 (fr) * 2002-07-09 2004-01-16 St Microelectronics Sa Regulateur de tension lineaire
US6906579B2 (en) * 2003-01-14 2005-06-14 Fujitsu Limited Optimal inductor management
US7737666B2 (en) 2003-08-04 2010-06-15 Marvell World Trade Ltd. Split gate drive scheme to improve reliable voltage operation range
US20060145749A1 (en) * 2004-12-30 2006-07-06 Dipankar Bhattacharya Bias circuit having reduced power-up delay
JP4984569B2 (ja) * 2005-03-18 2012-07-25 富士通株式会社 スイッチングコンバータ
EP1703625A2 (en) * 2005-03-18 2006-09-20 Fujitsu Limited Direct DC Converter
US8095090B2 (en) * 2006-02-03 2012-01-10 Quantance, Inc. RF power amplifier controller circuit
US7917106B2 (en) * 2006-02-03 2011-03-29 Quantance, Inc. RF power amplifier controller circuit including calibrated phase control loop
US7869542B2 (en) * 2006-02-03 2011-01-11 Quantance, Inc. Phase error de-glitching circuit and method of operating
CN101401261B (zh) * 2006-02-03 2012-11-21 匡坦斯公司 功率放大器控制器电路
US7761065B2 (en) * 2006-02-03 2010-07-20 Quantance, Inc. RF power amplifier controller circuit with compensation for output impedance mismatch
US8032097B2 (en) 2006-02-03 2011-10-04 Quantance, Inc. Amplitude error de-glitching circuit and method of operating
US7933570B2 (en) 2006-02-03 2011-04-26 Quantance, Inc. Power amplifier controller circuit
JP2007293448A (ja) * 2006-04-21 2007-11-08 Hitachi Ltd ストレージシステム及びその電源制御方法
DE102007004151A1 (de) * 2007-01-22 2008-07-24 Braun Gmbh Schaltungsanordnung zur Versorgung einer Last aus einer Spannungsquelle sowie Energiespeicher mit einer derartigen Schaltungsanordnung
US8274265B1 (en) 2007-02-28 2012-09-25 Netlogic Microsystems, Inc. Multi-phase power system with redundancy
US7808223B1 (en) * 2007-05-08 2010-10-05 Netlogic Microsystems, Inc. Transistor with spatially integrated schottky diode
US7466195B2 (en) * 2007-05-18 2008-12-16 Quantance, Inc. Error driven RF power amplifier control with increased efficiency
US7783269B2 (en) * 2007-09-20 2010-08-24 Quantance, Inc. Power amplifier controller with polar transmitter
US8014735B2 (en) * 2007-11-06 2011-09-06 Quantance, Inc. RF power amplifier controlled by estimated distortion level of output signal of power amplifier
JP4533927B2 (ja) * 2007-12-28 2010-09-01 本田技研工業株式会社 Dc/dcコンバータ、dc/dcコンバータ装置、車両、燃料電池システム及びdc/dcコンバータの駆動方法
US8179109B2 (en) * 2008-03-06 2012-05-15 Infineon Technologies Austria Ag Methods and apparatus for a power supply with sequentially-activated segmented power switch
US7782134B2 (en) * 2008-09-09 2010-08-24 Quantance, Inc. RF power amplifier system with impedance modulation
US8018277B2 (en) * 2008-09-09 2011-09-13 Quantance, Inc. RF power amplifier system with impedance modulation
US7777566B1 (en) * 2009-02-05 2010-08-17 Quantance, Inc. Amplifier compression adjustment circuit
JP5747445B2 (ja) * 2009-05-13 2015-07-15 富士電機株式会社 ゲート駆動装置
US8671370B2 (en) * 2009-06-01 2014-03-11 Pike Group Llc Chain/leapfrog circuit topologies and tools for carbon nanotube/graphene nanoribbon nanoelectronics, printed electronics, polymer electronics, and their confluences
JP2011061989A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp スイッチングレギュレータ
US8522184B2 (en) * 2010-05-26 2013-08-27 Pike Group Llc Hierachically-modular nanoelectronic differential amplifiers, op amps, and associated current sources utilizing carbon nanotubes, graphene nanoribbons, printed electronics, polymer semiconductors, or other related materials
US8183917B2 (en) 2010-06-04 2012-05-22 Quantance, Inc. RF power amplifier circuit with mismatch tolerance
TWI418880B (zh) * 2010-12-10 2013-12-11 Au Optronics Corp 主動式液晶面板
JP2012227680A (ja) * 2011-04-19 2012-11-15 Fujitsu Semiconductor Ltd スイッチング回路装置及びそれを有する電源装置
JP5591213B2 (ja) * 2011-11-25 2014-09-17 三菱電機株式会社 インバータ装置、およびそれを備えた空気調和機
JP6039327B2 (ja) 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
US8988059B2 (en) * 2013-01-28 2015-03-24 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters
EP3280039A1 (de) 2016-08-01 2018-02-07 Siemens Aktiengesellschaft Verfahren zur ansteuerung parallel angeordneter, rückwärts leitfähiger halbleiterschalter
US10756538B2 (en) * 2017-04-24 2020-08-25 Silicon Laboratories Inc. Current limiting for high current drivers
US10809777B2 (en) 2017-05-04 2020-10-20 Silicon Laboratories Inc. Energy estimation for thermal management
CN108880272B (zh) * 2018-08-24 2024-06-21 广州致远电子股份有限公司 一种推挽变换器电路及其控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039925A (en) * 1976-06-10 1977-08-02 Nasa Phase substitution of spare converter for a failed one of parallel phase staggered converters
FR2458950A1 (fr) 1979-06-12 1981-01-02 Ibm France Dispositif de commutation et son application a une alimentation de puissance du type commute
US4521672A (en) * 1981-10-27 1985-06-04 Miller Electric Manufacturing Company Electronic welding apparatus
JPH01279631A (ja) 1988-05-02 1989-11-09 Toshiba Corp 半導体集積回路の出力回路
DE4005168C2 (de) 1990-02-17 1993-09-30 Jungheinrich Ag Stromrichter für höhere Frequenzen
US5399908A (en) * 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
US5424653A (en) 1993-10-06 1995-06-13 Advanced Micro Devices, Inc. Gradual on output buffer circuit including a reverse turn-off apparatus
JPH08107344A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd Cmos出力回路
JP3327011B2 (ja) * 1994-11-25 2002-09-24 松下電工株式会社 電力変換装置
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
JPH09285120A (ja) 1996-04-19 1997-10-31 Oki Electric Ind Co Ltd 電源装置の主スイッチ制御回路
JPH1028056A (ja) * 1996-07-11 1998-01-27 Yamaha Corp D/aコンバータ
US5757173A (en) * 1996-10-31 1998-05-26 Linfinity Microelectronics, Inc. Semi-soft switching and precedent switching in synchronous power supply controllers
US6020729A (en) * 1997-12-16 2000-02-01 Volterra Semiconductor Corporation Discrete-time sampling of data for use in switching regulators

Also Published As

Publication number Publication date
US6429633B1 (en) 2002-08-06
US20020053897A1 (en) 2002-05-09
KR20010031538A (ko) 2001-04-16
EP1028528A1 (en) 2000-08-16
JP3598065B2 (ja) 2004-12-08
DE69925104D1 (de) 2005-06-09
KR100662172B1 (ko) 2006-12-27
EP1028528B1 (en) 2005-05-04
EP1028528A4 (en) 2001-10-10
WO2000013318A1 (fr) 2000-03-09
DE69925104T2 (de) 2005-09-22
CN1275261A (zh) 2000-11-29

Similar Documents

Publication Publication Date Title
CN1249922C (zh) 开关稳压器及应用它的lsi系统
JP5289565B2 (ja) ゲート駆動回路
CN1060298C (zh) 交错的开关变换器电路和开关变换器控制方法
CN1288829C (zh) 电源供给装置及其电源供给方法
CN1719706A (zh) 半导体装置、dc/dc变换器和电源系统
CN1097337C (zh) 用于电压驱动开关元件的栅极控制电路
CN1424822A (zh) 采用续流二极管的负载驱动电路
US20060290388A1 (en) High frequency control of a semiconductor switch
CN1622437A (zh) 开关稳压器
CN1630093A (zh) 内置功率mos场效应晶体管和驱动电路的半导体装置
CN1930768A (zh) 电源设备
CN1222099C (zh) 用于闸流晶体管的栅极驱动器
CN1842957A (zh) 开关调节器、包括它的电源电路和辅助电池充电电路
CN1881763A (zh) 脉冲频率模式直流对直流转换器电路
CN1447506A (zh) 电源电路及pwm电路
CN101039067A (zh) 电源控制电路、电源及其控制方法
CN1841900A (zh) 开关调节器电路
CN1606237A (zh) 半导体切换组件之切换驱动方法
US20080007236A1 (en) Power converter with segmented power module
CN1487251A (zh) 变频空调器
CN1301593C (zh) 半导体装置
US8513930B2 (en) Active power switch topology for switching regulators
CN1812263A (zh) 缓冲器电路和集成电路
CN1722616A (zh) 电平移动器及其方法
JP2011125075A (ja) スイッチングレギュレータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20130827