KR19980081751A

KR19980081751A - 표시 패널의 구동 장치

Info

Publication number: KR19980081751A
Application number: KR1019980014869A
Authority: KR
Inventors: 사노요시오; 오바마사따까
Original assignee: 가네꼬히사시; 닛본덴기가부시끼가이샤
Priority date: 1997-04-25
Filing date: 1998-04-25
Publication date: 1998-11-25
Anticipated expiration: 2018-04-25
Also published as: JPH10301530A; FR2762705B1; JP2976923B2; US5994929A; KR100354286B1; FR2762705A1

Abstract

용량성 부하에 인가된 펄스의 무효 에너지를 효과적으로 감소하기 위한 에너지 회수용 회로 보다 더욱 신속하고 효과적인 동작을 실행할 수 있는 용량성 부하의 구동 장치가 제공된다. 에너지 회수용 회로는 펄스가 인가되는 용량성 부하의 제1 전극에 접속되어 있다. 에너지 회수용 회로는 에너지 회수를 위해 직렬 접속된 코일과 커패시터, 코일과 커패시터의 직렬 회로의 다른 단자에 접속된 제1 및 제2 에너지 클램프 스위치를 포함하고, 제1 전압 클램프용 스위치는 상기 DC 전원의 고전압측 단자에 접속되고 있으며, 상기 제2 전압 클램프용 스위치는 DC 전원의 저전압측 단자에 접속되어 있다.

Description

표시 패널의 구동 장치

본 발명은 플라즈마 표시 패널 및 전기 루미네선스 패널과 같은 표시 패널용 구동기에 관한 것으로, 특히, 표시 패널의 정전 용량의 충전 및 방전 전력을 회수시킬 수 있는 용량성 부하 구동기에 관한 것이다. 특히, 본 발명은 종래의 시스템 보다 빠르게 동작할 수 있고, 리액티브 전력이 적고 고효율인, 용량성 부하에 펄스를 인가하기 위한 에너지 회수형 용량성 부하 구동기에 관한 것이다.

구동용 펄스를 필요로 하는 용량성 부하 중에서, 데이타 터미널 유닛, 퍼스널 컴퓨터 및 텔레비젼 셋트용의 화상 표시기로서 사용되는, 플라즈마 표시 패널, 전기루이네선스 패널 및 액정 패널과 같은 표시 패널이 있다.

구동기의 전형적인 예로서, 플라즈마 표시 패널 구동 회로의 리액티브 전력을 감소시킬 수 있는 것에 대해 이하 설명하겠다.

플라즈마 표시 패널은 구성에 있어서 간단하고 그것의 표시면 면적을 용이하게 증가시킬 수 있다. 다른 장점으로는, 패널의 기판에 대해, 윈도우 유리 등에 강력하게 적용가능한 저렴한 소다 석회 유리를 사용하는 것이 가능하다.

플라즈마 표시 패널은 소다 석회 유리 등의 2개의 투명 절연 기판을 사용하고, 기판상에 전극 또는 표시 유닛 패널을 분리하는 분리 벽을 형성하고, 그위에 형성된 이들 구조로 기판과 함께 결합함으로써 제조된다.

보통, 분리 벽은 약 0.1㎜의 높이를 갖고, 투명 절연 기판은 약 3㎜의 두께를 갖는다. 그러므로, 경량 박형인 표시기를 얻을 수 있다.

상기 장점으로, 플라즈마 표시 패널은 최근 매우 진보된 퍼스널 컴퓨터 및 사무용 스테이션 및 또한 진보될 것으로 기대되는 대형 벽 텔레비젼에 특히 적용할 수 있다.

패널 구조에 따라, 플라즈마 표시기는 크게 DC형 및 AC형으로 분류된다. DC형이라고 하는 이유는 그것의 전극이 방전 가스와 직접 접촉하고, 방전이 일어날 때, DC 전류를 연속으로 전달하기 때문이다. AC형에서, 절연층이 전극과 방전 가스 사이에 개재한다. 이런 형태의 플라즈마 표시기에서, 전압 인가에 응답하여 펄스 전류가 발생되어, 전류가 수렴되기 전에 약 1㎲의 짧은 주기동안 흐른다. 이 경우에, 전류 흐름은 절연층의 정전 용량에 의해 제한된다. 절연층은 캐패시터로서 기능하고, AC 펄스 인가에 의해 회귀하는 펄스 광 방출이 표시를 위해 발생된다. 이것이 AC형이라고 하는 이유이다.

DC형은 구성에 있어서 간단하다. 그러나, 이런 유형의 플라즈마 표시기는 방전에 직접 노출되므로 상당히 마모되고, 긴 전극 수명을 보장하기가 어렵다. 반면, DC형은 오랜 전극 수명을 보장할 수 있다. 왜냐하면, 절연층의 형성은 여분의 시간 및 비용을 필요로 하지만, 전극들은 절연층에 의해 덮혀지기 때문이다. 또한, 메모리 기능이 용이하게 달성될 수 있어, 고세기 광 방출을 가능하게 한다. 그러므로, AC형의 개발이 최근에 급진전하고 있다.

AC 메모리형 플라즈마 표시 패널 구조가 이제부터 설명되고, 다음에 패널을 구동시키는 방법 및 종래의 구동 회로가 설명된다.

AC 메모리형 플라즈마 표시 패널로서, 일본 특허 공개 제7-295506호에 제시된 것이 도 7a 및 7b를 참조하여 이제부터 설명된다. 도 7a 및 7b에 도시된 AC 메모리형 플라즈마 표시 패널 구조는 보통 표면 방전형이라고 하는 전극 구조를 갖고, 본 발명에 따른 용량성 부하 구동기가 이후 상세히 설명되는 것과 같이 적용되는 표시 패널의 일예이다. 도 7a는 평면도이고, 도 7b는 도 7a의 선 x-x'를 따라 절취한 단면도이다.

도 7a 및 7b를 참조하면, 도시된 플라즈마 표시 패널 구조는 약 3㎜의 두께를 갖는 소다 석회 유리의 제1 절연 기판(11), 약 3㎜의 동일 두께를 갖는 소다 석회 유리의 제2 절연 기판(12), 제1 절연 기판(11) 상에 제공된 투명 NESA 막의 유지된 방전 전극(13a), 이에 충분한 전류를 공급하기 위해 투명 유지 방전 및 주사 전극(13a 및 13b)상에 제공된 두꺼운 은막등의 금속 전극(13c), 제2 절연 기판 상에 제공된 두꺼운 은막등의 열 전극(14), 7 : 3의 비율의 He 및 Ne 및 또한 3%의 Xe로 이루어진 방전 가스로 채워지고 500Torr의 전체 압력하에 있는 방전 가스 공간(15), 방전 가스 공간을 보장하도록 절연층(18a)상에 제공되고 픽셀을 정하는 유리의 두꺼운 격벽(16), 방출 가스의 방출에 의한 자외선광을 가시광으로 변환시키기 위한 절연층(18b)상에 적층된 Zn₂SiO₄: Mn, 유지 방전, 주사 및 금속 전극(13a, 13b 및 13c)를 덮는 투명 글레이즈의 두꺼운 막으로서 형성된 절연층(18a)로 이루어진 인광체(17), 및 전극(13a, 13b, 13c)를 덮는 절연층(18a) 및 또한 절연층(18a)를 방출에 대해 보호하기 위해 1㎛의 두께를 갖는 MgO의 보호층(19)를 포함한다.

도 7a를 참조하면, 격벽(16)의 수직 및 수평 부분에 의해 정해진 단면은 픽셀(20)이다.

도 8을 참조하면, 주사 전극 SSi(i=1, 2, . . . ,m)과 열 전극 DDj(j=1, 2, . . . , m)의 교점의 픽셀은 aij로 표시된다. 도 7의 인광체를 개개의 픽셀에 대해 적, 녹 및 청 인광체로 제공함으로써, 풀 칼라 표시를 가능하게 하는 플라즈마 표시부가 얻어질 수 있다. 표시는 도 7b에 도시된 플라즈마 표시의 상부 또는 하부 표면 상에 이루어질 수 있다. 이 예에서, 적합하게는 표시는 하부 표면에 이루어질 수 있다. 이것은 이 경우에 더 높은 개구 팩터가 얻어지고, 발광 인광체가 직접 보여질 수 있기 때문이다. 즉, 보다 높은 광 세기가 얻어질 수 있기 때문이다.

도 8은 도 7a 및 7b에 도시된 플라즈마 표시 패널의 전극만을 도시한 평면도이다. 도 8을 참조하면, 참조 번호(10)으로 표시된 것은 플라즈마 표시 패널이고, 참조 번호(21)로 표시된 것은 제1 및 제2 절연 기판(11 및 12)를 방출 가스를 내부에서 밀봉하여 함께 밀봉함으로써 얻어진 밀봉부이고, CC1, CC2,. . . . , CCm은 유지 방전 전극(13a), SS1, SS2, . . . , SSm은 주사 전극(13b), 그리고 DD1, DD2, . . . , DDn은 열 전극(14)이다.

실제 플라즈마 표시 패널은 예를 들어, 480개의 주사 전극 SS1, SS2, . . . , SSm, 480개의 방전 전극 CC1, CC2, . . . , CCm 및 1,920개의 열 전극 DD1, DD2, . . . , DDn을 포함한다. 픽셀 간 피치는 인접한 열 전극들 사이에서 0.35㎜이고 인접한 주사 전극들 사이에서 0.35㎜이다. 각각의 주사 전극과 각각의 열 전극 사이의 거리는 0.1㎜이다.

상기 플라즈마 표시 위에 계조 표시를 제공하는 방법이 이제부터 설명된다.

플라즈마 표시 패널에서, 다른 장치와는 다르게, 인가된 전압을 변화시켜 고 세기 계조 표시를 얻기가 어렵다. 왜냐하면, 인가된 전압 및 광 세기는 서로 선형 관계에 있지 않기 때문이다. 보통, 계조 표시는 발광 횟수를 제어함으로써 얻어진다. 특히, 다음에 설명될 서브 필드 방법이 높은 광 세기 계조 표시를 위해 사용된다.

도 9는 서브 필드 방법의 구동 순차를 설명하기 위한 도면이다. 그래프에서, 종좌표축은 주사 전극을 위해 취해지고, 횡좌표축은 시간을 위해 취해진다. 하나의 화상 프레임이 하나의 필드내에 공급된다. 필드 시간은 컴퓨터 및 방송 방식이 다름에 따라 변하나, 대부분의 경우에 1/50 내지 1/75초의 범위내로 설정된다.

도 9에 도시한 바와 같이, 플라즈마 표시 패널 상의 계조 화상 표시에서, 하나의 필드는 k개의 서브 필드로 나누어진다(즉, 도 9의 경우에는 6개의 서브 필드 SF1 내지 SF6). 도 10과 관련하여 이후 설명하는 바와 같이, 각각의 서브 필드는 예비 방전 펄스, 예비 방전 소거 펄스, 주사 펄스 및 제어 펄스의 제어하에서 데이타를 기록하는 기록 시간, 및 표시 발광을 위한 유지 방전 시간으로 이루어진다.

각각의 픽셀로부터 방출된 광의 세기는 다음식과 같이 각 서브 필드내의 각각의 픽셀로부터의 유지 방전 발광의 횟수를 2ⁿ으로 가중하고 승산함으로써 제어된다:

수학식 1에서, n은 서브 필드의 일련 번호이다. 즉, 첫번째 서브 필드는 최저 세기 서브 필드이고, k번째 서브 필드는 최고 세기 서브 필드이다. L1은 최저 광 세기 서브 필드의 광 세기이다. an은 1 또는 0의 값을 취하는 변수이고, n번째 서브 필드 내의 관련 픽셀에서 광이 방출된 때에는 1이고, 그렇지 않을 때는 0이다. 광 세기는 각각의 서브 필드로부터의 광이 온 또는 오프로 되는 지를 선택함으로서 제어될 수 있다.

도 9는 k가 6인 경우를 도시한 것이다. 칼라 표시가 셋트로 적, 녹 및 청 픽셀로 이루어지는 경우, 계조 표시 2^k= 2⁶= 64 계조가 각각의 색에 이루어질 수 있다. 컬러 표시는 64³, 즉 262,144개의 다른 색(흑색 포함)에 이루어질 수 있다.

k가 1인 경우, 하나의 필드는 하나의 서브 필드로 이루어지고, 2 계조 표시(즉, 온 또는 오프 표시)가 각각의 색에 이루어질 수 있다.

구동 파형이 이제부터 설명된다. 도 10은 구동 전압 파형의 예를 도시한 도면이고, 종래 기술의 플라즈마 표시 패널의 서브 필드내의 발광 파형은 도 7 및 8에 도시되어 있다.

도 10을 참조하면, (A)로 표시된 것은 유지 방전 전극 CC1, CC2,. . . , CCm에 인가된 전압의 파형이다.

(B)로 표시된 것은 주사 전극 SS1에 인가된 전압의 파형이다.

(C)로 표시된 것은 주사 전극 SS2에 인가된 전압의 파형이다.

(D)로 표시된 것은 주사 전극 SSm에 인가된 전압의 파형이다.

(E)로 표시된 것은 열 전극 DD1에 인가된 전압의 파형이다.

(F)로 표시된 것은 열 전극 DD2에 인가된 전압의 파형이다

(G)로 표시된 것은 픽셀 a11으로부터의 발광의 파형이다.

파형 (E) 및 (F)의 어두운 부분의 펄스는 그들의 유무가 기록될 데이타가 존재하는지 여부에 따라 결정된다.

데이타 전압 파형으로서, 도 10은 데이타가 픽셀 a11 및 a22에 기록되는 경우를 도시한 것이다. 3번째 및 다음 라인의 픽셀에 대해서는 데이타가 존재하는지 여부에 따라 표시가 이루어진다는 것이 나타난다.

유지 방전 펄스(31) 및 예비 방전 펄스(36)은 유지 방전 전극 CC1, CC2, . . . , CCm에 인가된다.

주사 펄스(33)은 공통 펄스 즉, 유지 방전 펄스(32), 소거 펄스(35) 및 예비 방전 소거 펄스(37) 이외의 독립 타이밍에서 주사 전극 SS1, SS2, . . . , SSm에 라인 순차로 인가된다. 데이타 펄스(34)는 발광 데이타가 존재할 때 열 전극 DDj(j=1, 2,. . . , n)에 주사 펄스(33)에 동기하여 인가된다.

도 7 및 도 8에 도시된 종래 기술의 플라즈마 표시 패널의 동작이 이제부터 설명된다. 바로 앞의 서브 프레임에서 온되었던 픽셀의 방전은 소거 펄스(35)에 의해 소거된다. 다음에, 모든 픽셀의 강요된 방전은 예비 방전 펄스(36)에 의해 한번 발생된다. 예비 방전은 다음에 예비 방전 펄스(37)에 의해 소거된다. 이제, 기록 방전은 후속하여 인가된 주사 펄스에 의해 용이하게 발생될 수 있다.

예비 방전이 소거된 후에, 기록 방전은 주사 전극과 열 전극 사이에 동일 타이밍에서 주사 펄스(33) 및 데이타 펄스(34)를 인가함으로써 발생된다. 다음에, 유지 방전은 유지 방전 펄스(31 및 32)에 의해 각각의 유지 방전 전극과 관련된 주사 전극 사이에서 유지된다.

하나의 주사 펄스(33) 또는 하나의 데이타 펄스(34)가 인가될 때, 기록 방전이 일어나지 않고 또한 후속 유지 방전이 일어나지 않는다. 이러한 기능을 메모리 기능이라 하고, 각각의 서브 필드내에서 방출된 광의 세기는 유지 방전을 일으키는 횟수에 의해 제어된다.

이제, 종래 기술의 플라즈마 표시 패널의 구동 회로가 도 11을 참조하여 설명된다. 이 회로는 플라즈마 표시 패널 그룹(41), 예비 방전 펄스를 발생시키는 발생 회로(42), 유지 방전 전극측 유지 방전 펄스(31)를 발생시키고 에너지 회수 회로를 포함하는 펄스 발생 회로(43), 주사측 소거 펄스(35) 및 예비 방전 소거 펄스(37)를 발생시키는 펄스 발생 회로(44), 주사 펄스 발생 회로(45), 혼합 회로(47)을 통해 주사 전극에 접속되고, 주사 전극측 유지 방전 펄스(32)를 발생시키고 에너지 회수 회로를 포함하는 펄스 발생 회로(46)을 포함한다. 혼합 회로(47)은 주사 전극측 유지 방전 펄스와 주사 펄스를 혼합한다. TP1은 유지 방전 전극측 유지 방전 펄스 발생 회로(43) 또는 주사 전극측 유지 방전 펄스 발생 회로(46)의 출력 단자이다.

플라즈마 표시 패널의 정전 용량은 높기 때문에, 정전 용량의 방전 및 충전 전력을 회수하기 위한 소위 에너지 회수 회로는 유지 방전 펄스의 층전 및 방전 전력을 회수하는데 사용되고, 소비 전력이 적은 회로가 유지 방전 및 주사 전극측 유지 방전 펄스 발생 회로(43 및 46)용으로 사용된다 (예를 들어, 일본 특허 공개 제61-132997호 참조).

이 종래 기술의 기본 회로 및 동작이 이제부터 설명된다. 도 12는 유지 방전 펄스를 발생시키기 위해, 전력 회수 회로를 갖는 종래 기술의 유지 방전 펄스 발생 회로의 기본적 구성을 도시한 회로도이다.

도 12를 참조하여 설명하면, 이 회로는 DC 전원 출력 커패시터(C100), 이 회로에 부유 용량을 포함하는 외부 커패시턴스(C101), 플라즈마 표시 패널에서 각 주사 전극과 관련된 유지 방전 전극간의 C102 등가 정전 커패시턴스, 고 전압측 스위치(S100, S101, S102, S103), 다이오드(D100, D101, D102, D103), 및 에너지 회수용 코일(L100)을 포함한다. 유지 방전 혹은 주사 전극측 유지 방전 펄스 발생 회로(43, 46)의 출력 단자는 TP1으로 지정되어 있으며, 유지 방전 펄스 전압(VS)를 제공하는 DC 전원이 접속되어 있는 단자는 TP2로 지정되어 있다.

도 12에 도시되어 있는 회로의 동작에 대하여 도 13에 도시된 타이밍 차트를 참조로하여 간단히 설명한다. 유지 방전 펄스 전압을 제공하기 위해서, 순간 T100에서 스위치(S103)가 턴 오프하고, 스위치(S100)가 턴온한다. 결국, 외부 커패시턴스(C101) 및 패널 커패시턴스(C102)가 코일(L100)을 통해서 충전된다.

순간 T101에서, 단자(TP1)의 전압이 단자(TP2)의 DC 전원 전압(VS)를 초과하면, 다이오드(D102)가 턴온되어 단자(TP1)의 전압을 단자(TP2)의 전압(VS)로 클램프한다.

이때에 스위치(S100)가 온상태를 유지하면, 코일(L100)의 기전력에 의해서 코일(L100), 다이오드(D102) 및 스위치(S100)의 폐루프를 통해서 전류가 발생된다. 이러한 전력은 폐루프에서 소모되게 된다. 따라서, 스위치(S100)는 순간(T101)에 정확히 동기하여 턴 오프되며, 상기 순간에서 단자(TP1)의 전압이 단자(TP2)의 전압을 초과한다. 결과적으로, 코일(L100)에 축적되어 있었던 에너지가 코일(L100), 다이오드(D100), 커패시터(C100), 및 다이오드(D101)를 통해서 단자(TP1)에 접속된 커패시터(C100)에 회수된다.

단자(TP1)의 전압이 단자(TP2)의 전압을 초과한 때의 다음 순간(T101)에서 스위치(S102)는 단자(TP1)을 통해서 DC 전원을 접속하고, 단자(TP1)의 전압을 유지 전압 펄스 전압(VS)로 고정시키도록 클로즈된다.

다음 순간(TP102)에서, 유지된 방전 펄스 전압을 제거하기 위해서 스위치(S101)를 턴온시키는 동안 스위치(S102)가 턴온된다. 결국, 단자(TP1)의 전압이 감소되어 코일(L100)을 통한 전압을 제로(0)로 한다. 단자(TP1)의 전압이 제로 볼트보다 낮은 다음 순간(TP1)에서, 다이오드(D103)가 턴온되며, 여기서, 단자(TP1)의 전압이 제로 볼트로 클램프된다.

이 때에 스위치(S101)가 온상태로 유지되어 있는 경우에, 코일(L101)의 기전력으로 인해 코일(L100), 스위치(S101) 및 다이오드(D103) 의 폐루프를 통하여 전류가 흐르게되고, 이 전력은 폐루프에서 소비되게 된다. 따라서, 스위치(S101)는 단자(TP1)의 전압이 제로 전압보다 낮게 되는 순간(T103)에 정확히 동기하여 턴 오프된다. 이렇게 됨으로써, 코일(L100)에 축적되어 있던 에너지가 코일(L100), 다이오드(D100), 커패시터(C100), 및 다이오드(D102)를 통해서 단자(TP2)에 접속된 커패시터(C100)에 회수된다.

상기와 같은 선행 기술에서는 정 극성의 펄스 전압이 발생되는 경우에, 도 10에 도시한 선행 기술의 구동 파형의 경우에는 부 극성 펄스 전압이 사용된다. 이 경우에는, 접지된 회로 부분이 DC 전원의 부측에 접속되도록 전원 단자(TP2)가 접지될 수 있다. 이 경우에, 패널의 외부 커패시턴스(C101) 및 정전 커패시턴스(C102)가 일반적으로 도 12에 도시한 일 단부에 동등하게 접지될 수 있다.

상술한 바와 같이, 효과적인 에너지 회수를 위해서는 스위치(S100, S101)를 턴 오프시키는 타이밍 혹은 순간을 정확히 제어할 필요가 있다. 타이밍 제어가 부 정확 하면, 에너지 회수용 회로에서 전력의 손실이 증가하고, 에너지 회수의 효율을 상당히 열화시키며, 최악의 경우에는 다이오드(D102, D103) 및 스위치(S100, S101)이 타버리게 된다.

상술한 타이밍 제어는 상술한 일본 공개 특허 공보 제 61-132997호에 실시예로서 개시된 일랙트로루미네센트 패널의 경우에 효과가 있다. 상기 공보에서는 동작이 비교적 느릴수 있다. 일랙트로루미네센트 패널에서, 컬럼 전극에 인가된 데이타 펄스의 상승 혹은 하강 시간은 수 마이크로초 이상이다. 이러한 상승 및 하강 시간 때문에 약 0.1 마이크로초의 동작 지연이 있는 전력 MOS FET 소자를 사용하여 스위치(S100, 101)로서 상기 상승 혹은 하강 시간에 대응하는 시간인 단지 수 마이크로초 동안만 온 상태를 유지할 수 있는 것을 실현할 수 있다.

그러나, 그 상황은 일랙트로루미네센트 패널과 비교하여 고속의 동작을 행하는데 필요한 플라즈마 디스플레이 패널 등과는 다르다. 플라즈마 디스플레이 패널에서는 유지된 방전 펄스의 상승 혹은 하강 시간이 약 0.2 내지 0.5 마이크로초이다. 상당히 고속 동작을 할수 있고 (바람직하게는 동작 지연 시간이 0.1 마이크로초 이하), 정확하게 이러한 짧은 상승 혹은 하강 시간 동안만 온 상태를 유지할 수 있는 고 전력 , 고 방전 개시 전압 스위치는 있기는 있지만 구입이 힘들고 값이 비싸다.

따라서, 상기 일본 공개 특허 공보 제 61-132997호에 도시된 회로의 구성은 플라즈마 디스플레이 패널의 요구 사항을 충분히 만족시키지 못한다.

일본 공개 특허 공보 제 63-101897호 및 일본 공개 특허 공보 제 8-160901호는 펄스들을 플라즈마 디스플레이 패널에 공급하기 위한 에너지 회수용 구동 장치를 예시하고 있다. 이러한 구동 장치를 제2의 선행 기술로서 이하 설명한다.

도 14는 제2의 선행 기술에서의 기본 회로를 보여주는 회로도이다. 도 14를 참조하여 설명하면, 이 회로는 스위치(S11 내지 S14), 다이오드(D11 내지 D14), 에너지 회수용 코일(L1), 로드로서 플라즈마 디스플레이 패널의 정전 커패시턴스, 및 정전 커패시턴스(C12)의 100배 이상의 에너지 회수용 커패시터(C100)을 포함하고 있다. 도 11에 도시된 유지 방전 혹은 주사 전극측 유지 방전 펄스 발생 회로의 출력 단자는 단자(TP1)로 지정되어 있다. 유지 방전 펄스 전압을 제공하기 위한 전원에 접속된 단자는 단자(TP2)로 지정되어 있다.

도 11에 도시된 제1의 선행 기술에서의 회로와 같이 제2의 선행 회로는 정극 펄스 발생 회로로서 기술될 것이다.

이 회로에서의 스위치의 동작 및 출력 전압 파형을 나타내는 도 15를 참조하여 설명하면, 플라즈마 디스플레이 패널로 펄스가 계속적으로 공급되는 상태에서, 커패시터(C10) 양단에 걸리는 단자 전압은 단자(TP2)의 전압(VS)의 대략 절반이다.

펄스를 상승시키기 위해서, 단자(TP1)의 전압을 접지 전압으로 클립핑했던 스위치(14)는 스위치(S11)를 턴온시키는 동안 턴오프된다. 결국, 스위치(S11), 다이오드(D11) 및 코일(L1)을 통해서 커패시터(C10)으로부터 직렬 공진 상태로 전류가 흐르게 된다. 단자(TP1)의 전압이 코일(L1)과 정전 커패시턴스(C2)의 공진으로 최대가 되는 경우에, 스위치(S13)는 턴온되어 단자(TP1)의 전압을 단자(TP2)의 전압, 즉 유지 방전 펄스 전압원의 전압(VS)으로 클램프한다.

펄스를 하강시키기 위해서, 스위치(S11, S13)는 스위치(S12)를 턴온시키는 동안 턴오프된다. 결국, 단자(TP1)의 전압이 하강되게 된다. 펄스의 상승의 경우와 같이, 단자(TP1)의 전압이 코일(L1)과 정전 커패시터(C2)의 공진으로 최대가 되는 경우에, 스위치(S14)는 턴온되어 단자(TP1)의 전압을 접지 전압으로 클램프한다.

커패시터(C10)의 커패시턴스가 패널의 정전 커패시턴스(C2)의 100배 이상이라고 하였지만, 이것은 결코 제한적이지 않으며, 예를 들면, 패널의 정전 커패시턴스(C2)와 충분히 견줄 수 있다 (예로서, 일본 공개 특허 공보 제 8-137432호 참조).

도 15에 도시된 제2의 선행 기술에 있어서, 스위치(S11, S13)의 온(on) 시간은 출력 펄스의 상승 혹은 하강 시간에 제한될 필요가 없다. 보다 구체적으로, 온(on)시간은 다음 클램프 시간의 종료시 까지 (순간 T12로부터 순간 T13까지) 어떤 동작상의 문제를 야기하지 않고 연장될 수 있다.

따라서, 0.2 내지 0.5 마이크로초 정도의 짧은 상승 혹은 하강 시간에서 조차도 선행 기술의 MOS FET 등을 사용함에 의해서 플라즈마 디스플레이 패널을 용이하게 실현하는 것이 가능하다.

그러나, 상술한 제2의 선행 기술에 있어서, 도 15에 도시된 단자(TP1)의 전압 파형으로부터 알수 있듯이, 점프 전압 △V는 클램프 회로가 제한된 온 저항을 가진 전력 MOS FET 등으로 구성된 에너지 회수용 회로에서의 전력 손실에 기인한 펄스의 상승 및 하강시에 (즉, T12 및 T14 순간에) 턴온된다.

따라서, 순간 T12 및 T14시에, 클램프 회로를 통해서 라시(rash)전류가 발생되어 스위치(S13, S14)에서 전력 손실이 발생되고 잡음이 발생된다.

따라서, 일본 공개 특허 공보 제 8-152865호는 펄스를 플라즈마 디스플레이 패널에 공급하는 에너지 회수용 구동 장치를 개시하고 있다. 이 구동 장치를 제3의 성행 기술로서 이하 설명한다. 도 16은 제3의 선행 기술의 기본 구성을 보여주는 블럭도이다.

도 16도를 참조로 하여 설명하면, 유지 방전 전극측 유지 방전 펄스 발생 회로(48)는 도 11에 도시된 선행 기술에서 사용된 유지 방전 및 스캔 전극측 유지 방전 펄스 발생 회로(43, 46)대신에 사용된다. 단자(TP21, TP22)는 유지 방전 펄스 발생 회로(48)의 출력 단자로서 지정되어 있다.

도 17은 유지 방전 펄스 발생 회로(48)를 나타내는 회로도이다. 도 17를 참조하여 설명하면, 단자(TP3)는 유지 방전 펄스 전압을 공급하기 위한 전원에 접속된 단자로 지정되어 있으며, 단자(TP21, TP22)는 도 16에 도시한 유지 방전 펄스 출력 단자이며, S21 내지 S26은 출력 단자(TP21, TP22)간의 전압을 접지 전압 혹은 유지 방전 펄스 전압을 클램프하기 위한 스위치이며, D25 및 D26은 에너지 회수용 다이오드이다.

상술한 제1 및 제2의 선행 기술과는 달리, 제3의 선행 기술은 부 극성 유지 방전 펄스를 발생시키는 회로로서 기술될 것이다.

도 18은 스위치의 동작을 예시하고 회로의 출력 전압 파형을 나타낸 파형도로서, 순간T20에서 스위치(S21, S24)는 온이고, 스위치(S25)는 오프이다. 또한, 부 극성 유지 방전 펄스 전압(-VS)은 단자(TP22)에서 보다 높다.

스위치(26)가 다음 순간(T21)에서 턴온되는 동안 스위치(S21, S24, S25)가 턴오프되는 경우에, 패널의 정전 커패시턴스(C2)가 스위치(S26), 다이오드(D26) 및 코일(L21)을 통하여 방전되도록 됨으로써 이 회로를 통해서 공진 전류가 발생한다.

공진 전류가 중단되었을 때에, 단자(TP22)에서의 전압이 도 18에 전압 파형으로서 도시된 것처럼 순간(T22)에서 상승한다. 이 순간에서, 스위치(S22, S23)는 턴온되어 단자(TP21)에서의 전압을 유지 방전 펄스 전압(-VS) 및 단자(TP22)의 전압을 제로 전압으로 클램프한다.

이 제3 선행 기술에서는 도 18에 도시된 바와 같이, 스위치(S25, S26)의 온 시간이 출력 펄스의 상승 혹은 하강 시간에 제한될 필요는 없으며, 다음 클램프 시간의 종료시 까지(1 내지 5마이크로초 이상) 어떤 동작상의 문제를 발생시키지 않고 연정될 수 있다.

따라서, 0.2 내지 0.5 마이크로초의 짧은 상승 혹은 하강 시간의 경우에서도 선행 기술의 전력 MOS FET를 사용하여 플라즈마 디스플레이 패널을 실현하는 것이 가능하다.

그러나, 제3의 종래 기술에서, 도 18에 도시된 바와 같은 단자(TP21 및 TP22)에서의 전압 파형으로부터 알 수 있듯이, 점프 전압 △V는, 클램프 회로가 유한한 온(on) 저항치를 갖는 전력 MOS FET 등에 의해 구성된 에너지 회수용 회로에서의 전력 손실로 인해 펄스의 상승 및 하강시 (즉, T22 및 T24 순간에서) 턴온될 때 항상 발생된다.

따라서, T22 및 T24 순간에서, 스위치 S21 내지 S24의 전력 손실 및 또한 노이즈를 초래하는 래시 전류가 클램프 회로를 통해 발생된다.

설명되었던 바와 같이, 상기 종래의 기술들은 다음의 문제를 갖는다.

제1의 종래 기술에서는, 고속 펄스 발생 동안 극히 효율적인 에너지 회수용 동작을 얻기 어렵다.

제2 및 제3의 종래 기술에서는, 전압 클램핑을 위한 스위치의 동작은 래시 전류가 전력 손실 및 노이즈 발생을 초래하게 한다.

본 발명은 종래의 기술이 갖는 문제의 해결면에서 이루어졌고, 본 발명의 제1 목적은 고속의 펄스가 발생하는 동안 극히 효율적인 에너지 회수 동작을 얻기 어렵다는 제1의 종래 기술의 문제점을 해결할 수 있고, 고속 및 효율적인 동작을 허용하는 에너지 회수용 용량성 부하의 구동 장치를 제공하는 것이다.

본 발명의 제2 목적은 전압 클램핑을 위한 스위치의 동작이 래시 전류가 전력 손실 및 노이즈 발생을 초래하게 하는 제3의 종래 기술의 문제점에 관한 개선점을 제공할 수 있고, 전압 클램프 스위치의 동작시 래시 전류를 제거할 수 있어, 임의의 래시 전류로 인한 전력 손실 또는 노이즈 발생 없이, 디스플레이 패널과 같은 용량성 부하에의 펄스 인가를 허용하는 에너지 회수용 용량성 부하의 구동 장치를 제공하는 것이다.

본 발명에 따르면,

상기 용량성 부하의 제1 전극에 연결된 하나의 단자를 갖는 코일 및 캐패시터의 직렬 회로;

상기 용량성 부하의 제1 전극에 연결되고, 또한 상기 직렬 회로의 한 단자와 DC 전원의 고전압측 단자 간에 연결되는 제1 전압 클램프 스위치;

상기 용량성 부하의 제1 전극에 연결되고, 또한 상기 직렬 회로의 한 단자와 상기 DC 전원의 저전압측 단자 간에 연결되는 제2 전압 클램프 스위치;

상기 직렬 회로의 다른 단자와 상기 DC 전원의 고전압측 단자 간에 연결되는 제1 에너지 회수용 스위치;

상기 직렬 회로의 다른 단자와 상기 DC 전원의 저전압측 단자 간에 연결되는 제2 에너지 회수용 스위치; 및

음극이 상기 DC 전원의 고전압측 단자에 연결되도록 각각의 스위치와 병렬로 연결되는 다이오드를 구비하며, 펄스를 용량성 부하에 공급하기 위한 용량성 부하의 구동 장치가 제공된다.

용량성 부하의 구동 장치에서,

(a) 상기 DC 전원의 고전압측 단자에서의 전압에 대해 상기 용량성 부하의 제1 전극에서의 전압을 클램프하기 위해, 상기 DC 전원의 고전압측 단자에 연결된 상기 제1 전압 클램프 스위치 S3 만을 턴온시키는 제1 단계;

(b) 상기 용량성 부하의 제1 전극에서의 전압을 상기 DC 전원의 고전압측 단자에서의 전압에서 상기 DC 전원의 저전압측 단자에서의 전압으로 상승시키기 위해, 상기 제1 및 제2 전압 클램프 스위치 S3 및 S4를 턴오프시키고 상기 DC 전원의 저전압측 단자에 연결된 상기 제2 에너지 회수 스위치 S2를 턴온시킴으로써 제1 공진 전류를 발생시키는 제2 단계;

(c) 상기 DC 전원의 저전압측 단자에서의 전압에 대해 상기 용량성 부하의 제1 전극에서의 전압을 클램프하기 위해, 상기 DC 전원의 저전압측 단자에 연결된 상기 제2 전압 클램프 스위치 S4를 턴온시키는 제3 단계;

(d) 코일 L1에서 상기 제1 공진 전류가 역방향으로 되고 제2 공진 전류가 역방향으로 흐르는 주기 동안, 상기 DC 전원의 저전압측 단자에 연결된 상기 제2 에너지 회수 스위치 S2를 턴오프시키는 제4 단계;

(e) 상기 DC 전원의 저전압측 단자에서의 전압에 대해 상기 용량성 부하의 제1 전극에서의 전압을 클램프하기 위해, 상기 DC 전원의 저전압측 단자에 연결된 상기 제2 전압 클램프 스위치 S4 만을 턴온시키는 제5 단계;

(f) 상기 용량성 부하의 제1 전극에서의 전압을 상기 DC 전원의 저전압측 단자에서의 전압에서 상기 DC 전원의 고전압측 단자에서의 전압으로 상승시키기 위해, 상기 제1 및 제2 전압 클램프 스위치 S3 및 S4를 턴오프시키고 상기 에너지 회수 스위치 S1을 턴온시킴으로써 제3 공진 전류를 발생시키는 제6 단계;

(g) 상기 DC 전원의 고전압측 단자에서의 전압에 대해 상기 용량성 부하의 제1 전극에서의 전압을 클램프하기 위해, 상기 DC 전원의 고전압측 단자에 연결된 상기 제1 전압 클램프 스위치 S3을 턴온시키는 제7 단계; 및

(h) 상기 코일 L1에서 상기 제3 공진 전류가 역방향으로 되고 제4 공진 전류가 역방향으로 흐르는 주기 동안, 상기 DC 전원의 고전압측 단자에 연결된 상기 에너지 회수 스위치 S1을 턴오프시키는 제8 단계를 반복하여, 그 비효율적인 에너지를 회수시키면서 반응성 부하에 펄스가 공급된다.

본 발명의 다른 특징에 따르면,

용량성 부하의 제1 전극에 연결되는 하나의 단자를 갖는 제1 코일 및 캐패시터의 직렬 회로;

상기 용량성 부하의 제1 전극에 연결되고, 또한 상기 직렬 회로의 한 단자와 DC 전원의 고전압측 간에 연결되는 제1 전압 클램프 스위치;

상기 제1 전압 클램프 스위치와 병렬로 연결되는 제1 다이오드;

상기 용량성 부하의 제1 전극에 연결되고, 또한 상기 DC 전원의 저전압측 단자에 연결되는 제2 전압 클램프 스위치;

상기 제2 전압 클램프 스위치와 병렬로 연결되는 제2 다이오드;

상기 직렬 회로의 다른 단자에 연결되고, 또한 상기 DC 전원의 고전압측 단자에 연결되는 제3 다이오드;

상기 직렬 회로의 다른 단자에 연결되고, 또한 상기 DC 전원의 저전압측 단자에 연결되는 제4 다이오드;

상기 직렬 회로의 다른 단자에 연결되는 제2 코일;

상기 제2 코일의 다른 단자와 상기 DC 전원의 고전압측 단자 간에 연결되는 제1 에너지 회수 스위치;

상기 제2 코일의 다른 단자와 상기 DC 전원의 저전압측 단자 간에 연결되는 제2 에너지 회수 스위치를 구비하되,

상기 다이오드의 음극 단자가 상기 DC 전원의 고전압측 단자에 더 근접하며, 펄스를 용량성 부하에 공급하기 위한 용량성 부하의 구동 장치가 제공된다.

상기 용량성 부하의 구동 장치에서,

(b) 상기 용량성 부하의 제1 전극에서의 전압을 상기 DC 전원의 고전압측 단자에서의 전압에서 상기 DC 전원의 저전압측 단자에서의 전압으로 상승시키기 위해, 모든 클램프 스위치를 턴오프시키고 상기 DC 전원의 저전압측 단자에 연결된 상기 제2 에너지 회수 스위치 S2를 턴온시킴으로써 제1 공진 전류를 발생시키는 제2 단계;

(d) 코일 L3에서 상기 제1 공진 전류가 역방향으로 되고 제2 공진 전류가 역방향으로 흐르는 주기 동안, 상기 DC 전원의 저전압측 단자에 연결된 상기 제2 에너지 회수 스위치 S2를 턴오프시키는 제4 단계;

(f) 상기 용량성 부하의 제1 전극에서의 전압을 상기 DC 전원의 저전압측 단자에서의 전압에서 상기 DC 전원의 고전압측 단자에서의 전압으로 상승시키기 위해, 모든 클램프 스위치를 턴오프시키고 상기 제1 에너지 회수 스위치 S1을 턴온시킴으로써 제3 공진 전류를 발생시키는 제6 단계;

(h) 상기 코일 L3에서 상기 제3 공진 전류가 역방향으로 되고 제4 공진 전류가 역방향으로 흐르는 주기 동안, 상기 DC 전원의 고전압측 단자에 연결된 상기 에너지 회수 스위치 S1을 턴오프시키는 제8 단계를 반복하여, 그 비효율적인 에너지를 회수시키면서 반응성 부하에 펄스가 공급된다.

본 발명의 다른 특징에 따르면,

제1 스위치와 병렬로 연결되어 DC 전원의 고전압측 단자에 연결되는 음극을 갖는 제1 다이오드를 포함한 제1 병렬 회로;

제2 스위치와 병렬로 연결되어 DC 전원의 저전압측 단자에 연결되는 애노드를 갖는 제2 다이오드를 포함한 제2 병렬 회로;

상기 제1 및 제2 병렬 회로의 직렬 연결 회로를 구비한 제1 직렬 회로;

제3 스위치와 병렬로 연결되어 상기 DC 전원의 고전압측 단자에 연결되는 음극을 갖는 제3 다이오드를 포함한 제3 병렬 회로;

제4 스위치와 병렬로 연결되어 상기 DC 전원의 저전압측 단자에 연결되는 애노드를 갖는 제4 다이오드를 포함한 제4 병렬 회로;

상기 제3 및 제4 병렬 회로의 직렬 연결 회로를 구비한 제2 직렬 회로; 및

상기 제1 및 제2 직렬 회로의 연결점들 간에 연결되는 코일 및 캐패시터의 제3 직렬 회로를 구비하되,

상기 용량성 부하가 상기 제1 직렬 회로의 직렬 연결점과 상기 제1 다이오드의 음극 간에 연결되며, 상기 DC 전원의 고전압측 단자는 상기 제1 및 제3 다이오드의 음극에 연결되고, 상기 DC 전원의 저전압측 단자는 상기 제2 및 제4 다이오드의 애노드에 연결되며, 펄스를 용량성 부하에 공급하기 위한 용량성 부하의 구동 장치가 제공된다.

본 발명의 또 다른 특징에 따르면,

제1 스위치와 병렬로 연결되어 DC 전원의 고전압측 단자에 연결된 음극을 갖는 제1 다이오드를 포함한 제1 병렬 회로;

제2 스위치와 병렬로 연결되어 상기 DC 전원의 저전압측 단자에 연결된 애노드를 갖는 제2 다이오드를 포함한 제2 병렬 회로;

상기 DC 전원의 고전압측 단자에 연결된 음극을 갖는 제3 다이오드와 상기 DC 전원의 저전압측 단자에 연결된 애노드를 갖는 제4 다이오드의 제2 직렬 회로;

상기 저전압과 고전압 단자 간에 연결되는 제3 스위치 및 제4 스위치의 제3 직렬 회로;

상기 제1 및 제2 직렬 회로의 직렬 연결점들 간에 연결된 코일 및 캐패시터의 제4 직렬 회로;

상기 제2 및 제3 직렬 회로의 직렬 연결점들 간에 연결된 코일을 구비하되,

상기 용량성 부하는 상기 제1 직렬 회로의 직렬 연결점과 상기 제1 다이오드의 음극 간에 연결되며, 상기 DC 전원의 고전압측 단자는 상기 제1 및 제3 다이오드의 음극과 상기 제3 스위치 간에 연결되고, 상기 DC 전원의 저전압측 단자는 상기 제2 및 제4 다이오드의 애노드와 상기 제4 스위치 간에 연결되며, 펄스를 용량성 부하를 공급하기 위한 용량성 부하의 구동 장치가 제공된다.

본 발명의 상기 구성에 따르면, 종래의 기술이 갖는 상기 모든 문제를 해결할 수 있다. 상세하게는, 지금까지는 에너지 회수 효율이 고속으로 동작될 때 높았지만, 본 발명에 따른 상기 회로 구성은 에너지 회수형 용량성 부하의 구동 장치의 고속 동작을 허용하여, 플라즈마 디스플레이 패널을 구동시키기 위한 이러한 구동 장치의 적용을 허용한다.

본 발명에 따르면, 또한 전압의 클램핑 동작시 임의의 래시 전류가 없어, 임의의 래시 전류로 인한 전력 손실 또는 노이즈 발생이 없는 에너지 회수형 용량성 부하의 구동 장치를 실현할 수 있다.

다른 목적과 특징은 첨부된 도면을 참조하여 다음의 설명으로부터 명백해질 것이다.

도 1은 본 발명에 따른 용량성 부하의 구동 장치의 제1 실시예의 회로 구성을 도시한 회로도.

도 2는 도 1에 도시된 구동 장치의 동작을 도시한 파형도.

도 3은 제1 실시예의 보다 특수한 회로 구성을 도시한 회로도.

도 4는 본 발명의 제2 실시예의 기본 회로 구성을 도시한 회로도.

도 5는 본 발명의 제3 실시예의 기본 회로 구성을 도시한 회로도.

도 6은 본 발명의 제4 실시예의 기본 회로 구성을 도시한 회로도.

도 7a 및 도 7b는 AC 메모리형 플라즈마 디스플레이 패널 구조의 도 7a에서 선 x-x'를 따라 취해진 평면도 및 단면도.

도 8은 도 7a 및 도 7b에 도시된 플라즈마 디스플레이 패널의 전극 만을 도시한 평면도.

도 9는 서브-필드(sub-field) 방법에서 구동 시퀀스를 도시하기 위한 도면.

도 10은 도 7 및 도 8에 도시된 종래 기술의 플라즈마 디스플레이 패널의 서브-필드에서의 구동 전압 파형 및 발광 파형의 예를 도시한 도면.

도 11은 종래 기술의 AC 메모리형 플라즈마 패널 구동 장치의 블록도.

도 12는 유지 방전 펄스(sustained discharge pulse)를 발생시키기 위하여, 에너지 회수용 회로를 갖는 종래 기술의 유지 방전 펄스 발생 회로의 기본 구성을 도시한 회로도.

도 13은 도 12의 동작을 설명하기 위한 타이밍도.

도 14는 제2의 종래 기술의 기본 회로를 도시한 회로도.

도 15는 도 14에 도시된 회로에서의 스위치 동작 및 출력 전압 파형을 도시한 도면.

도 16은 제3의 종래 기술의 기본 구성을 도시한 블록도.

도 17은 제3 종래 기술의 유지 방전 펄스 발생 회로를 도시한 회로도.

도 18은 도 17의 동작을 설명하기 위한 타이밍도.

도면의 주요 부분에 대한 부호의 설명

10 : 플라즈마 표시 패널

11 : 제1 절연 기판

12 : 제2 절연 기판

13a, CC1, CC2, ... CCm : 유지 전극

13b, SS1, SS2, ... SSm : 주사 전극

13c : 금속 전극

14, DD1, DD2, ..., DDn-1, DDn : 열전극

15 : 방전 가스 공간

16 : 격벽

17 : 인광체

18a, 18b : 절연층

19 : 보호층

20 : 픽셀

21 : 밀봉부

31, 32 : 유지 펄스

33 : 주사 펄스

34 : 데이타 펄스

35 : 소거 펄스

36 : 예비 방전 펄스

37 : 예비 방전 소거 펄스

41 : 플라즈마 표시 패널 그룹

42 : 예비 방전 펄스 발생 회로

43, 44, 45, 46 : 펄스 발생 회로

47 : 혼합 회로

본 발명의 실시예는 종래 기술과 연결하여 용량성 부하로서 설명된 도 7 및 도 8에 도시된 플라즈마 디스플레이 패널에 대한 적용과 연결하여 지금부터 설명될 것이다. 플라즈마 디스플레이 패널은 480 주사 전극(SS1, SS2, ..., SSm), 480 유지 방전 전극 (sustained discharge electrode)(CC1, CC2, ..., CCm) 및 1,920 열 전극(DD1, DD2, ..., DDn)을 구비한다. 패널에서, 픽셀간 피치는 인접한 열 전극들 간의 0.35㎜이고 인접한 주사 전극들 간의 1.05㎜이고, 주사 전극의 평면과 열 전극의 평면 간의 거리는 0.1㎜이다.

관련되는 상기 회로 구조는 도 11에 도시된 바와 동일하고, 본 발명에 따른 용량성 부하의 구동 장치는 유지 방전 및 주사 전극측 유지 방전 펄스 발생 회로(45 및 46)에 적용된다.

도 1은 본 발명에 따른 용량성 부하의 구동 장치의 제1 실시에의 회로 구조를 도시하는 회로도이다. 도 1을 참조하여, 예시된 회로는 DC 전원 공급 출력 캐패시터(C1), 상기 회로내 부유 캐패시턴스 및 플라즈마 디스플레이 패널에 주사 및 유지된 방전 전극 사이와 이러한 전극들 및 컬럼 전극 사이의 등가 정전 캐패시턴스를 포함하는 외부 캐패시턴스의 결과 캐패시턴스(C2), 고 전압측 스위치(S1 내지 S4), 다이오드(D1 내지 D4) 및 에너지 회수 코일(L1)을 포함한다. TP1은 도 11에 도시된 유지된 방전 또는 주사 전극측 유지된 방전 펄스 발생 회로(43 또는 46)의 출력 단자를 가리키고, TP3은 유지된 방전 펄스 전압(-VS)을 제공하는 DC 전원 공급에 연결된 단자를 가리키며, TP4는 코일(L1) 및 캐패시터(C3)에 직렬로 연결된 단자를 가리킨다.

도 1에 도시된 실시예는 캐패시터(C3)가 에너지 회수용으로 추가하여 제공된 것을 단지 제외하고 도 12에 도시된 선행 기술 회로와 동일하다.

비록 실시예가 회로 구성에 관한 한 에너지 회수 캐패시터(C3)가 추가적으로 제공된 점에서만 도 12에 도시된 선행 기술 회로와 다르지만, 회로 동작에서는 선행 기술 회로와 아주 상이하다. 용량성 부하의 구동 장치의 본 실시예에 회로의 기본 동작이 상세하게 설명된다. 음극 유지 방전 펄스가 발생된다고 가정한다.

도 2는 에너지 회수 스위치(S1 및 S2) 및 전압 클램프 스위치(S3 및 S4)의 동작을 예시하는 파형 챠트이며 단자(TP1)에서의 전압 파형, 전류(I1 내지 I3, 전류 극은 도 1에 화살표 방향으로 양의 극임)의 파형, 및 캐패시터(C3, 단자 TP4를 참조)양단으로 단자 전압의 전압 파형을 도시한다. 표시된 TO 내지 T8은 순간 시간이다.

순간 TO에서 어떠한 유지 방전 펄스도 우세하지 않다. 그 시간에서, 단자(TP1)에서의 전압은 영이고, 전압 클램프 스위치(S3)만이 온(on)이다. 펄스 발생의 안정된 상태에서, 정전 캐패시터(C3) 양단의 전압 (-VR, VR ＞ 0)은 약 유지된 방전 펄스 전압 (-VS, VS ＞ 0)의 1/2 및 그 미만이다.

즉,

△ VR = ｜VS｜/2 - ｜VR｜,

△ VR ＞ 0

로 가정한다.

전압 클램프 스위치(S3)가 순간(T1)에서 에너지 회수 스위치(S2)를 턴 온하는 동안 턴 오프될 때, 제1 공진 전류가 코일(L1), 캐패시터(C3) 및 에너지 회수 스위치(S2)를 통해 야기되어, 도 2에 전류 파형으로 도시된 바와 같이, 패널의 정전 캐패시턴스(C2)를 충전한다. 캐패시턴스(C3) 양단의 단자 전압이 ｜VS｜/2 미만이기 때문에, 순간(T1)에서 코일(L1) 양단의 단자 전압은 ｜VS｜/2 보다 크다. 그래서, 제1 공진 전류의 실질적 수렴의 순간(T2)에서, 단자(TP1)에서 전압은 - VS 미만이 된다.

단자(TP1)에서 전압이 순간(T2)에서 전원 공급 전압을 제공하는 단자(TP3)에서의 전압(-VS) 미만이 될 때, 다이오드(D4)는 턴 온된다.

결과로서, 단자(TP1)에서 전압이 유지 방전 펄스 전압으로 클램프된다. 동시에, 전압 클램프 스위치는 턴 온된다. 이러한 상태가 야기될 때, 제2 공진 전류는 코일(L1), 캐패시터(C3), 에너지 회수 스위치(S2) 또는 다이오드(D2), 및 전압 클램프 스위치(S4)의 폐회로를 통해 흐른다.

공진 주기를 T로, 코일의 인덕턴스를 L로 및 정전 캐패시턴스를 C로 나타낸다.

T = 2π(LC)^1/2.

(캐패시턴스 C3) ≫ (캐패시턴스 C2)이기 때문에, 제2 공진 전류는 패널 충전 전류에 비해 천천히 흐른다.

제2 공진 전류는 순간(T3)에서 반전된다. 에너지 회수 스위치(S2)는 순간(T3)까지 온을 유지해야 하지만 순간(T3)에서 순간(T4)까지 시간 주기동안은 턴 오프될 수 있다. 그렇게 함으로써, 제2 공진 전류는 순간(T4)까지 흐름을 계속한 다음 수렴된다.

순간(T3)에서 순간(T4) 까지의 주기 동안 전류(I2)가 적어도 다이오드를 흘러야 한다. 그래서 에너지 회수 스위치(S2)가 그것의 단자 전압이 다이오드 양단의 전압 강하에 대응할 때 전류를 영으로 감소시킬 수 있다. 그래서 스위치(S2)가 매우 작은 전류 손실로 턴 오프 될 수 있다.

이어서, 단자(TP1)에서의 전압이 영으로 감소된다. 순간(T5)에서 클램핑 스위치(S4)가 턴 오프 되는 반면 에너지 회수 스위치(S1)는 턴 온된다. 그 결과로서, 패널의 정전 캐패시턴스(C2)는 방전되어, 코일(L1), 캐패시터(C3) 및 에너지 회수 스위치(S1)을 통해 제3 공진 전류를 발생한다. 캐패시턴스 양단의 전압이 ｜VS｜/2 미만이기 때문에, 순간(T5)에서 코일(L1) 양단의 단자 전압은 ｜VS｜/2 보다 크다. 그래서, 제3 공진 전류의 실질적 수렴의 순간(T6)에서, 단자(TP1)에서의 전압이 영 전압보다 높게 된다.

단자(TP1)에서의 전압이 순간(T6)에서의 영 전압보다 높게 될 때, 다이오드(D3)는 턴 온된다. 그 결과로서, 단자(TP1)에서의 전압은 영 전압으로 클램프된다. 동시에, 클램핑 스위치(S3)는 턴 온된다. 이러한 상태가 야기될 때, 제4 공진 전류는 코일(L1), 캐패시터(C3), 에너지 회수 스위치(S1) 또는 다이오드(D1), 및 전압 클램핑 스위치(S3)의 폐회로를 통해 흐른다.

제4 공진 전류는 순간(T7)에서 반전된다. 에너지 회수 스위치(S1)는 순간(T7)까지 온을 유지해야 하고, 순간(T7)에서 순간(T8)까지 주기동안은 턴 오프된다. 결과로써, 제4 공진 전류는 순간(T8)까지 흐름을 계속한 다음 수렴된다. 순간(T7)에서 순간(T8)까지의 주기동안, 제4 공진 전류는 적어도 다이오드를 통해 흘러야 한다. 그래서 에너지 회수 스위치(S1)가 그것의 단자 전압이 다이오드 양단의 전압 강하에 대응할 때 전류를 영으로 감소시킬 수 있고 매우 작은 전류 손실로 턴 오프 될 수 있다.

에너지 회수 캐패시터(C3)의 정전 캐패시턴스는, 패널의 정전 캐패시턴스(C2)의, 최소한 두 배가 되게 선택되고, 바람직하게는 최소한 세 배가 되게 선택된다. 만약 캐패시터(C3)의 정전 캐패시턴스가 패널의 정전 캐패시턴스(C2) 미만이면, 충분한 전압이 공진의 시간에서 패널측으로 인가되지 않는다. 예를 들어 단자(TP1)에서의 전압이 끊어져서 -VS로 떨어진다

에너지 회수 캐패시터(C3)의 정전 캐패시턴스는 패널의 정전 캐패시턴스(C2)의, 30 배 미만이 되게 선택되고, 바람직하게는 15 배가 되게 선택된다. 만약 캐패시터(C3)의 정전 캐패시턴스가 패널의 정전 캐패시턴스(C2)에 비해 매우 크다면, 제2 또는 제4 공진 전류 피크가 증가되어 전원 손실을 증가시킨다. 몇몇 피크 전류율이 표 1에 도시된다.

캐패시터 C3	C3의 충전비	제2 또는 제4 공진전류 연속 시간율	제2 또는 제4 공진 전류 피크율
2·C2	1	1	1
4·C2	2	1.4	1.4
9·C2	4.5	2.1	2.1

모든 에너지 회수 펄스 하강 또는 상승에서 캐패시터(C3)에 저장되는 전력 에너지는, (캐패시터(C3)의 정전 캐패시턴스 및 패널의 정전 캐패시턴스(C2)의 직렬 결과 캐패시턴스로 저장된 펄스 에너지) × (패널의 정전 캐패시턴스(C2)) / (캐패시터(C3)의 정전 캐패시턴스)에 비례한다.

이것은 모든 펄스 하강 또는 상승 사이클에서 캐패시터(C3)에 저장되는 전력 에너지가 캐패시터(C3)의 캐패시턴스를 증가시킴으로써 감소된다.

생성된 어떠한 펄스도 없이, 캐패시터(C3) 양단의 단자 전압(VR)은 캐패시터(C3)에 저장된 전력 에너지 및 모든 회수 펄스 하강 및 상승 시간에서 본 실시예에전력 회수 회로내 저항에 기인한 전원 손실 사이의 평형 상태에 의해 결정된다.

캐패시터(C2) 양단의 단자 전압(VR)이 VS/2내로 유지되지 않는다면, 단자(TP1)에서의 전압이 끊어져서 펄스 하강의 끝에서 유지된 방전 펄스 전압(-VS)으로 떨어지고, 클램핑 스위치(S4)를 통해 무모한 전류흐름을 초래한다.

또한, 전압(VR)이 VS/2내로 유지되지 않는다면, 단자(TP1)에서의 전압이 끊어져서 펄스 상승의 끝에서 접지 전압으로 떨어지고, 클램핑 스위치(S3)를 통해 무모한 전류 흐름을 초래한다.

펄스 하강 및 상승 시간은, 예를 들어 패널의 정전 캐패시턴스(C2)가 10 nF, 캐패시터(C3)의 정전 캐패시턴스가 100 nF 및 코일(L1)의 인덕턴스가 1 마이크로 헨리를 가정한, 구체적인 값을 사용함으로써 얻어진다.

정전 캐패시턴스(C2) 및 캐패시터(C3)의 캐패시턴스의 직렬 결과 캐패시턴스가 9.09 nF이다.

이 경우에, 제1 공진 사이클의 반인 펄스 하강 시간(즉, 순간(T1)에서 순간(T2)까지의 시간 간격)은,

TR1 = π { ( L1 × (C2 및 C3의 직렬 결과 캐패시턴스)}^1/2

= 0.30 ㎲

이다.

순간(T2)에서 순간(T3)까지의 시간은 하나의 디지트(digit) 장소의 순서로 시간(TR1)미만이고, 그래서 실질적으로 무시할 만하다.

제2 공진 사이클의 반인 순간(T3)에서 순간(T4)까지의 시간 간격(TR2)은

TR2 = π(L1 × C3)^1/2

이다.

유사한 계산이 펄스 상승 시간에 적용한다.

이 경우에서 피크 전류가 이제 고려된다. 제1 공진 피크 전류에 대해, 유지된 방전 펄스 전압이 VS = 200V로 가정하여, 정전 캐패시턴스(C2)가 충전되는 전하량(Q1)은,

Q1 = C2 × VS = 2 microcoulombs.

이다.

이러한 충전에서, 실질적으로 사인 곡선의 전류가 0.30 ㎲의 주기 동안 흐른다. 그래서 피크 전류는 9.4 암페어이다.

제2 공진 피크 전류에 대해, 유지된 방전 펄스 전압이 VS = 200V로 가정하여, 캐패시터(C3)가 충전되는 전하량(Q2)은,

Q2 ≒ C3 × (VS/2) = 10 microcoulombs.

이다.

이러한 충전에서, 실질적으로 사인 곡선의 전류가 1 ㎲의 주기 동안 흐른다. 그래서 피크 전류는 14.1 암페어이다.

공진 상태에서, 전류는 에너지 회수 스위치(S1 및 S2)와 병렬인 다이오드(D1 및 D2)를 통해 바이패스 (bypass)하고, 그래서 상기 스위치는 실질적 전력 손실없이 턴 오프된다.

추가적으로, 펄스 발생의 안정된 상태에서 단자(TP1)에서의 전압은 펄스 하강의 끝에 에너지 회수 회로에 의해 유지된 방전 펄스 전압(-VS)으로 완전히 떨어지게 된다.

펄스 발생의 안정된 상태에서, 단자(TP1)에서의 전압은 또한 펄스 상승의 끝에서 영전압으로 완전히 떨어지게 되고, 그래서 클램핑 스위치(S3)를 통해 어떠한 무모한 전류도 일으키지 않는다. 그래서 클램핑 스위치(S3 및 S4)에 무모한 전류에 기인한 전력 손실을 극히 감소시키고 노이즈 발생을 완전히 제거하는 것이 가능하다.

도 3은 제1 실시예의 좀 더 구체적인 회로 구조를 도시하는 회로도이다. 도 3을 참조하여, 도 1에 도시된 기본 회로에서 스위치(S1 및 S3)는 p-채널 FET(Q1 및 Q2)로서 실현되고, 스위치(S2 및 S3)는 n-채널 FET(Q2 및 Q4)로서 실현된다.

p-채널 전계 효과 TR(Q1 및 Q3)는 변화로부터 자유한 접지 전압이 게이트가 FET(Q1 및 Q2)를 구동하도록 기준 전압으로 될 수 있기 때문에 이용된다. n-채널 FET(Q2 및 Q4)는 변화로부터 자유한, 단자(TP3)에서의 전압인 유지된 방전 펄스 소오스 전압이, 게이트가 FET(Q2 및 Q4)를 구동하도록 기준 전압으로서 사용될 수 있기 때문에 이용된다.

절연 펄스 변압기 등으로 FET를 구동하는 게이트의 경우에서, n-채널 FET가 모든 스위치(S1 내지 S4)용으로 사용될 수 있다. 더욱이, FET가 결코 제한적이지 않고, 바이폴라 트랜지스터를 또한 사용하는 것이 가능하다.

도 4는 본 발명의 제2 실시예의 기본 회로 구조를 도시하는 회로도이다. 본 실시예는 제1 실시예에서 추가된 제너 다이오드(ZD1 및 ZD2)를 포함한다.

이러한 제너 다이오드(ZD1 및 ZD2)는 패널의 정전 캐패시턴스(C2) 양단의 전압이 펄스 하강에서, 유지된 방전 펄스 전압(-VS)으로 충분히 떨어지는 것, 또는 VS/2를 넘는 캐패시터(C2) 양단의 단자 전압의 증가에 기인한, 펄스 상승에서 접지 전압까지 충분히 상승하는 것으로부터 방지하기 위해 제공된다.

제너 다이오드(ZD1 및 ZD2)의 제너 동작 전압은 VS/2 이하로 세트되고, 바람직하게는 VS/2의 7/10 내지 9/10의 범위로 세트된다.

도 5는 본 발명의 제3 실시예의 기본 회로 구조를 도시하는 회로도이다. 본 실시예는 제1 실시예에서 코일(L1) 대신에 제공된 코일(L2 및 L3)를 포함한다. 이러한 구조로, 도 2의 경우에 제2 및 제4 공진 전류가 흐르는 동안의, 시간을 감소시키는 것이 가능하다.

도 6는 본 발명의 제4 실시예의 기본 회로 구조를 도시하는 회로도이다. 본 실시예는 제1 실시예에서 각각, 다이오드(D1 및 D2)와 직렬로 제공된 저항(R1 및 R2)을 포함한다. 이러한 구조로, 제2 및 제4 공진 전류의 흐름의 주기로 회로 손실이 안정화될 수있다. 이것은 캐패시터(C3) 양단의 단자 전압(VR)이 펄스 발생으로부터 자유한 주기 (즉, 순간(T0)에서 순간(T1)까지의 주기)동안 안정화 된다는 점에서 특히 유리하다.

앞에서 상술되어온 바와 같이, 본 발명에 따른 에너지 회수형 구동 장치는 표시 패널과 같은 용량성 부하에 펄스를 인가하도록 에너지 회수형 구동 장치의 실현을 허용하여, 상기 구동 장치가 빠르고 효과적으로 동작하며 무모한 전류 및 무모한 전류에 기인한 전력 손실 또는 노이즈 발생으로부터 자유할 수 있다.

본 발명에 따른 에너지 회수형 구동 장치 회로는 전력 효율을 개선시키고, 노이즈를 억제하며, 신뢰성을 향상시킬 수 있어서 산업상 매우 유용하다.

구조상의 변화가 당해 기술분야의 통상의 실시자에게 실시될 것이며 명확하게 다른 다양한 변형 및 실시예가 본 발명의 범위를 별도로 함이 없이 실시될 수 있다. 앞서 말한 설명 및 첨부 도면에서 설명하는 내용은 단지 예시로서 제시된다.앞서 말한 설명은 한정 보다는 오히려 예시적인 것으로 간주되도록 의도된다.

Claims

용량성 부하에 펄스를 공급하기 위한 용량성 부하의 구동 장치에 있어서,

상기 용량성 부하의 제1 전극에 하나의 단자가 접속되어 있는 코일과 커패시터의 직렬 회로;

상기 용량성 부하의 제1 전극에 접속되어 있으며 또한 상기 직렬 회로의 하나의 단자와 DC 전원의 고전압측 단자 사이에 접속되어 있는 제1 전압 클램프용 스위치;

상기 용량성 부하의 상기 제1 전극에 접속되어 있으며 또한 상기 직렬 회로의 상기 하나의 단자와 상기 DC 전원의 저전압측 단자 사이에 접속되어 있는 제2 전압 클램프용 스위치;

상기 직렬 회로의 다른 단자와 상기 DC 전원의 상기 고전압측 단자 사이에 접속된 제1 에너지 회수용 스위치;

상기 직렬 회로의 상기 다른 단자와 상기 DC 전원의 상기 저전압측 단자 사이에 접속된 제2 에너지 회수용 스위치; 및

상기 각 스위치에 병렬 접속되어 있어 캐소드 단자가 상기 DC 전원의 상기 고전압측 단자에 접속되어 있는 다이오드

를 포함하는 것을 특징으로 하는 용량성 부하의 구동 장치.
제1항에 있어서,

(a) 상기 용량성 부하의 제1 전극의 전압을 상기 DC 전원의 상기 고전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 고전압측 단자에 접속된 상기 제1 전압 클램프용 스위치(S3)만을 턴온하는 제1 단계;

(b) 상기 용량성 부하의 상기 제1 전극의 전압이 상기 DC 전원의 상기 고전압측 단자의 전압으로부터 상기 DC 전원의 상기 저전압측 단자의 전압으로 상승하도록 하기 위해서 상기 제1 및 제2 전압 클램프용 스위치(S3 및 S4)를 턴오프하고 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 에너지 회수용 스위치(S2)를 턴온하여 제1 공진 전류를 흐르게 하는 제2 단계;

(c) 상기 용량성 부하의 상기 제1 전극의 전압을 상기 DC 전원의 상기 저전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 전압 클램프용 스위치(S4)를 턴온하는 제3 단계;

(d) 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 에너지 회수용 스위치(S2)를 일정 기간 동안 턴오프하는 제4 단계 - 이 기간 동안 코일(L1)의 상기 제1 공진 전류의 방향이 역전되고 제2 공진 전류가 상기 역전된 방향으로 흐르고 있음-;

(e) 상기 용량성 부하의 상기 제1 전극의 전압을 상기 DC 전원의 상기 저전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 전압 클램프용 스위치(S4)만을 턴온하는 제5 단계;

(f) 상기 용량성 부하의 상기 제1 전극의 전압이 상기 DC 전원의 저전압측 단자의 전압으로부터 상기 DC 전원의 상기 고전압측 단자의 전압으로 상승되게 하기 위해서 상기 제1 및 제2 전압 클램프용 스위치를 턴오프하고 상기 제1 에너지 회수용 스위치 S1(S3 및 S4)를 턴온하여 제3 공진 전류를 흐르게 하는 제6 단계;

(g) 상기 용량성 부하의 상기 제1 전극의 전압을 상기 DC 전원의 상기 고전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 고전압측 단자에 접속된 상기 제1 전압 클램프용 스위치(S3)를 턴온하는 제7 단계; 및

(h) 상기 DC 전원의 상기 고전압측 단자에 접속된 상기 에너지 회수용 스위치(S1)를 일정 기간 동안 턴오프하는 제8 단계 - 이 기간 동안 코일(L1)의 상기 제3 공진 전류의 방향이 역전되고 이 역전된 방향으로 제4 공진 전류가 흐르고 있음-

를 반복함으로써 상기 용량성 부하의 무효 에너지를 회수하면서 용량성 부하에 펄스를 공급하는 것을 특징으로 하는 용량성 부하의 구동 장치.
제1항 및 제2항에 있어서, 반대 극성으로 접속된 두 개의 제너 다이오드의 직렬 제너 다이오드 회로를 더 포함하고, 상기 직렬 제너 다이오드 회로는 상기 코일(L1)과 직렬 접속된 상기 커패시터(C3)와 병렬 접속되어 있는 것을 특징으로 하는 용량성 부하의 구동 장치.
제1항 내지 제3항중 어느 한 항에 있어서, 상기 제1 및 제2 에너지 회수용 스위치 각각에 병렬 접속된 다이오드 각각과 직렬로 접속된 저항기를 더 포함하는 것을 특징으로 하는 용량성 부하의 구동 장치.
용량성 부하에 펄스를 공급하기 위한 용량성 부하의 구동 장치에 있어서,

상기 용량성 부하의 제1 전극에 하나의 단자가 접속되어 있는 제1 코일과 커패시터의 직렬 회로;

상기 용량성 부하의 제1 전극에 접속되어 있으며 또한 상기 직렬 회로의 하나의 단자와 DC 전원의 고전압측 단자 사이에 접속되어 있는 제1 전압 클램프용 스위치-상기 제1 전압 클램프용 스위치에 제1 다이오드가 병렬로 접속되어 있음-;

상기 용량성 부하의 상기 제1 전극에 접속되어 있으며 또한 상기 DC 전원의 저전압측 단자에 접속되어 있는 제2 전압 클램프용 스위치-상기 제2 전압 클램프용 스위치에 제2 다이오드가 병렬로 접속되어 있음-;

상기 직렬 회로의 다른 단자에 또한 상기 DC 전원의 상기 고전압측 단자 사이에 접속되어 있는 제3 다이오드;

상기 직렬 회로의 상기 다른 단자에 접속되며 또한 상기 DC 전원의 상기 저전압측 단자에 접속되어 있는 제4 다이오드;

상기 직렬 스위치의 다른 단자에 하나의 단자가 접속되어 있는 제2 코일;

상기 제2 코일의 다른 단자와 상기 DC 전원의 상기 고전압측 단자에 접속되어 있는 제1 에너지 회수용 스위치;

상기 제2 코일의 상기 다른 단자와 상기 DC 전원의 저전압측 단자에 접속되어 있는 제2 에너지 회수용 스위치; 및

캐소드 단자가 상기 DC 전원의 상기 고전압측 단자에 접속되어 있는 다이오드

를 포함하는 것을 특징으로 하는 용량성 부하의 구동 장치.
제5항에 있어서,

(a) 상기 용량성 부하의 제1 전극의 전압을 상기 DC 전원의 상기 고전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 고전압측 단자에 접속된 상기 제1 전압 클램프용 스위치(S3)만을 턴온하는 제1 단계;

(b) 상기 용량성 부하의 상기 제1 전극의 전압이 상기 DC 전원의 상기 고전압측 단자의 전압을 상기 DC 전원의 상기 저전압측 단자의 전압으로 상승하도록 하기 위해서 모든 클램프 스위치를 턴오프하고 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 에너지 회수용 스위치(S2)를 턴온하여 제1 공진 전류가 흐르게 하는 단계;

(c) 상기 용량성 부하의 상기 제1 전극의 전압을 상기 DC 전원의 상기 저전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 전압 클램프용 스위치(S4)를 턴온하는 단계;

(d) 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 에너지 회수용 스위치(S2)를 일정 기간 동안 턴오프하는 제4 단계 - 이 기간 동안 상기 코일(L3)의 상기 제1 공진 전류의 방향이 역전되고 제2 공진 전류가 상기 역전된 방향으로 흐르고 있음-;

(e) 상기 용량성 부하의 상기 제1 전극의 전압을 상기 DC 전원의 상기 저전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 저전압측 단자에 접속된 상기 제2 전압 클램프용 스위치(S4)만을 턴온하는 제5 단계;

(f) 상기 용량성 부하의 상기 제1 전극의 전압이 상기 DC 전원의 저전압측 단자의 전압으로부터 상기 DC 전원의 상기 고전압측 단자의 전압으로 상승되게 하기 위해서 상기 제1 에너지 회수용 스위치 S1(S3 및 S4)를 턴온하여 모든 전압 클램프용 스위치를 턴오프함으로써 제3 공진 전류를 흐르게 하는 제6 단계;

(g) 상기 용량성 부하의 상기 제1 전극의 전압을 상기 DC 전원의 상기 고전압측 단자의 전압으로 클램프하기 위해서 상기 DC 전원의 상기 고전압측 단자에 접속된 상기 제1 전압 클램프용 스위치(S3)를 턴온하는 제7 단계; 및

(h) 상기 DC 전원의 상기 고전압측 단자에 접속된 상기 에너지 회수용 스위치(S1)를 일정 기간 동안 턴오프하는 제8 단계 - 이 기간 동안 코일(L3)의 상기 제3 공진 전류의 방향이 역전되고 이 역전된 방향으로 제4 공진 전류가 흐르고 있음-

를 반복함으로써 상기 용량성 부하의 무효 에너지를 회수하면서 상기 용량성 부하에 펄스를 공급하는 것을 특징으로 하는 용량성 부하의 구동 장치.
제1 내지 제6항중 어느 한 항에 있어서, 상기 전압 클램프용 스위치 및 상기 에너지 회수용 스위치는 전계 효과 트랜지스터(FETs) 또는 바이폴라 트랜지스터인 것을 특징으로 하는 용량성 부하의 구동 장치.
제1항 내지 제7항중 어느 한 항에 있어서, 상기 용량성 부하는 플라즈마 디스플레이 패널 또는 일렉트로루미네센트 패널인 것을 특징으로 하는 용량성 부하의 구동 장치.
제1항 내지 제8항중 어느 한 항에 있어서, 상기 커패시터(C3)의 상기 정전 용량은 상기 용량성 부하의 상기 정전 용량의 2배와 30배 사이인 것을 특징으로 하는 용량성 부하의 구동 장치.
용량성 부하에 펄스를 공급하기 위한 용량성 부하의 구동 장치에 있어서,

제1 스위치에 병렬 접속된 DC 전원의 고전압측 단자에 캐소드가 접속되어 있는 제1 다이오드를 포함하는 제1 병렬 회로;

제2 스위치에 병렬 접속된 상기 DC 전원의 저전압 단자에 어노드가 접속되어 있는 제2 다이오드를 포함하는 제2 병렬 회로;

상기 제1 및 제2 병렬 회로의 직렬 접속 회로를 포함하는 제1 직렬 회로;

제3 스위치에 병렬 접속된 DC 전원의 고전압측 단자에 캐소드가 접속되어 있는 제3 다이오드를 포함하는 제3 병렬 회로;

제4 스위치에 병렬 접속된 상기 DC 전원의 저전압 단자에 어노드가 접속되어 있는 제4 다이오드를 포함하는 제4 병렬 회로;

상기 제3 및 제4 병렬 회로의 직렬 접속 회로를 포함하는 제2 직렬 회로; 및

상기 제1 및 제2 직렬 회로의 접속 지점들 사이에 접속된 코일과 커패시터의 제3 직렬 회로

를 포함하고,

상기 용량성 부하는 상기 제1 직렬 회로의 상기 직렬 접속 지점과 상기 제1 다이오드의 캐소드 사이에 접속되고, 상기 DC 전원의 상기 고전압측 단자는 상기 제1 및 제3 다이오드의 캐소드에 접속되고, 상기 DC 전원의 상기 저전압 단자는 상기 제2 및 상기 제4 다이오드의 어노드에 접속되어 있는 것을 용량성 부하의 구동 장치.
제10항에 있어서, 상기 제1 및 제3 스위치는 P채널 FET이고 상기 제2 및 제4 스위치는 N채널 FET인 것을 특징으로 하는 용량성 부하의 구동 장치.
제10항에 있어서, 각각의 어노드가 함께 접속되어 있는 두 개의 제너 다이오드는 상기 제3 직렬 회로의 커패시터에 병렬로 접속되어 있는 것을 특징으로 하는 용량성 부하의 구동 장치.
제10항에 있어서, 상기 제3 및 제4 다이오드 각각에는 저항기가 직렬로 접속되어 있는 것을 특징으로 하는 용량성 부하의 구동 장치.
용량성 부하에 펄스를 공급하기 위한 용량성 부하의 구동 장치에 있어서,

제1 스위치에 병렬 접속된 DC 전원의 고전압측 단자에 캐소드가 접속되어 있는 제1 다이오드를 포함하는 제1 병렬 회로;

제2 스위치에 병렬 접속된 상기 DC 전원의 저전압측 단자에 어노드가 접속되어 있는 제2 다이오드를 포함하는 제2 병렬 회로;

상기 제1 및 제2 병렬 회로의 직렬 접속 회로를 포함하는 제1 직렬 회로;

상기 DC 전원의 고전압측 단자에 캐소드가 접속되어 있는 제3 다이오드와 상기 DC 전원의 저전압 단자에 어노드가 접속되어 있는 제4 다이오드의 제2 직렬 회로;

상기 저전압측 단자와 상기 고전압측 단자 사이에 접속된 제3 스위치와 제4 스위치의 제2 직렬 회로;

상기 제1 직렬 회로와 상기 제2 직렬 회로의 상기 직렬 접속 지점들 사이에 접속된 코일와 커패시터의 제3 직렬 회로;

상기 제2 직렬 회로와 제3 직렬 회로의 상기 직렬 접속 지점들 사이에 접속된 코일

을 포함하고,

상기 용량성 부하는 상기 제1 직렬 회로의 상기 직렬 접속 지점과 상기 제1 다이오드의 캐소드 사이에 접속되고, 상기 DC 전원의 상기 저전압측 단자는 상기 제1 및 제3 다이오드의 캐소드와 상기 제3 스위치에 접속되고, 상기 DC 전원의 상기 고전압 단자는 상기 제2 및 제4 다이오드의 어노드와 상기 제4 스위치에 접속되어 있는 것을 특징으로 하는 용량성 부하의 구동 장치.