KR19980072761A - Manufacturing Method of Semiconductor Device - Google Patents
Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19980072761A KR19980072761A KR1019970007718A KR19970007718A KR19980072761A KR 19980072761 A KR19980072761 A KR 19980072761A KR 1019970007718 A KR1019970007718 A KR 1019970007718A KR 19970007718 A KR19970007718 A KR 19970007718A KR 19980072761 A KR19980072761 A KR 19980072761A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- contact hole
- insulating film
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 안정하고 용이한 공정으로 커패시터를 형성하는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device for forming a capacitor in a stable and easy process.
본 발명의 반도체 소자의 제조 방법은 기판에 게이트 절연막과 불순물 영역을 갖는 트랜지스터를 형성하는 단계, 상기 트랜지스터를 포함한 전면에 제 1 콘택홀을 갖는 제 1 절연막을 형성하는 단계, 상기 제 1 콘택홀에 비트 라인을 형성하는 단계, 상기 비트 라인을 포함한 전면에 제 2, 제 3, 제 4 절연막을 차례로 형성하는 단계, 상기 제 1, 제 2, 제 3, 제 4 절연막과 게이트 절연막을 선택적으로 패터닝하여 제 1 콘택홀 양측의 불순물 영역상에 제 2 콘택홀과 트렌치를 형성하는 단계, 상기 제 2 콘택홀과 트렌치를 포함한 전면에 차례로 도전체와 제 5 절연막을 형성하는 단계, 상기 제 4 절연막보다 상측에 위치한 도전체와 제 5 절연막을 제거하는 단계와 상기 제 4, 제 5 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.A method of manufacturing a semiconductor device of the present invention includes forming a transistor having a gate insulating film and an impurity region in a substrate, forming a first insulating film having a first contact hole in a front surface including the transistor, and forming a transistor in the first contact hole. Forming a bit line, sequentially forming second, third, and fourth insulating films on the entire surface including the bit lines; and selectively patterning the first, second, third, and fourth insulating films and the gate insulating film Forming a second contact hole and a trench in the impurity regions on both sides of the first contact hole, forming a conductor and a fifth insulating film on the entire surface including the second contact hole and the trench in order, and above the fourth insulating film. And removing the fourth and fifth insulating layers and the conductor and the fifth insulating layer.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 안정하고 용이한 공정으로 커패시터를 형성하는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for forming a capacitor in a stable and easy process.
종래의 반도체 소자의 제조 방법은 도 1a에서와 같이, p형이며 활성 영역과 격리 영역이 정의된 반도체 기판(11)상에 초기 산화막, 제 1 질화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 상기 격리 영역 상측 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막과 초기 산화막을 선택적으로 식각하고 제 1 감광막을 제거한다 이어 상기 제 1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역에 필드 산화막(12)을 형성한 다음, 상기 제 1 질화막과 초기 산화막을 제거한다.In the conventional method of manufacturing a semiconductor device, as shown in FIG. And selectively exposing and developing the photoresist film so as to remove only the upper portion of the isolation region, and selectively etching the first nitride film and the initial oxide film using the selectively exposed and developed first photoresist film as a mask, and then removing the first photoresist film. Next, heat is applied to the entire surface using the first nitride film as a mask to form a field oxide film 12 in the isolation region, and then the first nitride film and the initial oxide film are removed.
도 1b에서와 같이, 상기 반도체 기판(11)을 열산화하여 게이트 산화막(13)을 형성한 다음, 전면에 제 1 다결정 실리콘과 제 2 감광막을 차례로 형성하고, 상기 제 2 감광막을 게이트가 형성될 부위만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 이용하여 상기 제 1 다결정 실리콘을 식각하므로 게이트 전극(14)을 형성하고 상기 제 2 감광막을 제거한다.As shown in FIG. 1B, a gate oxide layer 13 is formed by thermally oxidizing the semiconductor substrate 11, and then a first polycrystalline silicon and a second photosensitive layer are sequentially formed on the entire surface, and the second photosensitive layer may be gated. After selectively exposing and developing only a portion, the first polycrystalline silicon is etched using the selectively exposed and developed second photosensitive film as a mask, thereby forming a gate electrode 14 and removing the second photosensitive film.
그리고 상기 게이트 전극(14)을 마스크로 이용하여 전면에 n형 불순물 이온의 주입 및 드라이브 인 확산함으로서 상기 게이트 전극(14) 양측의 반도체 기판(11)내에 불순물 영역(15)을 형성한다.The impurity region 15 is formed in the semiconductor substrate 11 on both sides of the gate electrode 14 by implanting and driving in the n-type impurity ions on the entire surface using the gate electrode 14 as a mask.
이어 상기 게이트 전극(14)을 포함한 전면에 제 2 질화막을 증착하고 에치백하여 상기 게이트 전극(14) 양측에 제 2 질화막 측벽(16)을 형성한다.Subsequently, a second nitride film is deposited on the entire surface including the gate electrode 14 and etched back to form second nitride film sidewalls 16 on both sides of the gate electrode 14.
도 1c에서와 같이, 상기 게이트 전극(14)을 포함한 전면에 제 1 산화막(17)과 제 3 감광막(18)을 차례로 형성하고, 상기 제 3 감광막(18)을 상기 불순물 영역(15)과 비트 라인을 연결시켜주는 제 1 콘택홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 3 감광막(18)을 마스크로 이용하여 상기 제 1 산화막(17)과 게이트 산화막(13)을 식각하므로서 제 1 콘택홀을 형성한다.As shown in FIG. 1C, the first oxide film 17 and the third photoresist film 18 are sequentially formed on the entire surface including the gate electrode 14, and the third photoresist film 18 is formed with the impurity region 15. Selectively exposing and developing the portions to be formed with the first contact holes connecting the lines, and then using the selectively exposed and developed third photoresist layer 18 as a mask and the first oxide layer 17. The gate oxide layer 13 is etched to form a first contact hole.
여기서 상기 제 1 산화막(17)은 전면이 평탄하도록 두껍게 형성한다.In this case, the first oxide layer 17 is formed thick so that the entire surface thereof is flat.
도 1d에서와 같이, 상기 제 3 감광막(18)을 제거하고, 전면에 금속층(19)과 제 4 감광막(20)을 차례로 형성한 다음, 상기 제 4 감광막(20)을 상기 제 1 콘택홀을 중심으로 제 1 산화막(17)상의 소정 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 4 감광막(20)을 마스크로 이용하여 상기 금속층(19)을 선택적으로 식각한다. 여기서 상기 선택적으로 식각된 금속층(19)으로 비트 라인을 형성한다.As shown in FIG. 1D, the third photoresist film 18 is removed, a metal layer 19 and a fourth photoresist film 20 are sequentially formed on the entire surface, and then the fourth photoresist film 20 is formed in the first contact hole. After selectively exposing and developing such that only a predetermined portion of the first oxide film 17 remains on the center, the metal layer 19 is selectively etched using the selectively exposed and developed fourth photosensitive film 20 as a mask. Here, a bit line is formed of the selectively etched metal layer 19.
도 1e에서와 같이, 상기 제 4 감광막(20)을 제거하고, 상기 금속층(19)을 포함한 제 1 산화막(17)상에 ILD(Inter Layer Dielectric)막(21)과 제 5 감광막(22)을 차례로 형성한 다음, 상기 제 5 감광막(22)을 스토리지 노드가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 5 감광막(22)을 마스크로 이용하여 상기 ILD막(21), 제 1 산화막(17)과 게이트 산화막(13)을 선택적 식각하므로 제 2 콘택홀을 형성한다.As shown in FIG. 1E, the fourth photoresist film 20 is removed, and an ILD (Inter Layer Dielectric) film 21 and a fifth photoresist film 22 are disposed on the first oxide film 17 including the metal layer 19. After forming sequentially, the fifth photoresist layer 22 is selectively exposed and developed so as to be removed only at a portion where a storage node is to be formed, and then the ILD using the selectively exposed and developed fifth photoresist layer 22 as a mask. The film 21, the first oxide film 17, and the gate oxide film 13 are selectively etched to form a second contact hole.
도 1f에서와 같이, 상기 제 5 감광막(22)을 제거하고, 전면에 제 2 다결정 실리콘(23), 제 2 산화막(24)과 제 6 감광막(25)을 차례로 형성하고, 상기 제 6 감광막(25)을 제 2 콘택홀을 중심으로 상기 ILD막(21)상의 소정 부위에만 남도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 6 감광막(25)을 마스크로 이용하여 상기 제 2 다결정 실리콘(23)을 선택적으로 식각한다. 여기서 상기 선택적으로 식각된 제 2 다결정 실리콘(23)으로 스토리지 노드를 형성한다.As shown in FIG. 1F, the fifth photosensitive film 22 is removed, a second polycrystalline silicon 23, a second oxide film 24, and a sixth photosensitive film 25 are sequentially formed on the entire surface, and the sixth photosensitive film ( 25) is selectively exposed and developed so that only a predetermined portion on the ILD film 21 remains around the second contact hole, and then the second exposed photosensitive film 25 is used as a mask. The polycrystalline silicon 23 is selectively etched. Here, a storage node is formed of the selectively etched second polycrystalline silicon 23.
도 1g에서와 같이, 상기 제 6 감광막(25)을 제거하고, 전면에 제 3 다결정 실리콘(26)을 형성한다.As shown in FIG. 1G, the sixth photosensitive film 25 is removed and a third polycrystalline silicon 26 is formed on the entire surface.
도 1h에서와 같이, 상기 제 3 다결정 실리콘(26)을 상기 ILD막(21)이 노출되도록 에치백 한다.As shown in FIG. 1H, the third polycrystalline silicon 26 is etched back to expose the ILD film 21.
그리고 상기 제 2 산화막(24)을 제거한다.Then, the second oxide film 24 is removed.
종래의 반도체 소자의 제조 방법은 커패시터의 스토리지 노드 형성시 에치백 공정을 행하므로 상기 스토리지 노드를 구성하는 다결정 실리콘의 첨점 형상이 나빠져서 커패지터의 특성이 저하되며 또한 커패시터의 스토리지 노드를 형성하기 위하여 사용한 제 1, 제 2 다결정 실리콘간의 연결 불량이 자주 발생한다는 문제점이 있었다.The conventional method of manufacturing a semiconductor device performs an etch back process when forming a storage node of a capacitor, so that the peak shape of the polycrystalline silicon constituting the storage node is deteriorated, thereby degrading the characteristics of the capacitor and used to form the storage node of the capacitor. There was a problem that a poor connection between the first and second polycrystalline silicon occurs frequently.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 안정하고 용이한 공정으로 커패시터를 형성하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method of manufacturing a semiconductor device to form a capacitor in a stable and easy process.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도1A to 1H are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도2A to 2I are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
31 : 반도체 기판 32 : 필드 산화막31 semiconductor substrate 32 field oxide film
33 : 게이트 산화막 34 : 게이트 전극33: gate oxide film 34: gate electrode
35 : 불순물 영역 36 : 제 1 질화막 측벽35 impurity region 36 first nitride film sidewall
37 : 제 1 산화막 38 : 제 3 감광막37: first oxide film 38: third photosensitive film
39 : 금속층 40 : 제 4 감광막39: metal layer 40: fourth photosensitive film
41 : ILD막 42 : 제 2 질화막41: ILD film 42: second nitride film
43 : 제 2 산화막 44 : 제 5 감광막43: second oxide film 44: fifth photosensitive film
45 : 제 6 감광막 46 : 제 2 다결정 실리콘45 sixth photosensitive film 46 second polycrystalline silicon
47 : 제 3 산화막47: third oxide film
본 발명의 반도체 소자의 제조 방법은 기판에 게이트 절연막과 불순물 영역을 갖는 트랜지스터를 형성하는 단계, 상기 트랜지스터를 포함한 전면에 제 1 콘택홀을 갖는 제 1 절연막을 형성하는 단계, 상기 제 1 콘택홀에 비트 라인을 형성하는 단계, 상기 비트 라인을 포함한 전면에 제 2, 제 3, 제 4 절연막을 차례로 형성하는 단계, 상기 제 1, 제 2, 제 3, 제 4 절연막과 게이트 절연막을 선택적으로 패터닝하여 제 1 콘택홀 양측의 불순물 영역상에 제 2 콘택홀과 트렌치를 형성하는 단계, 상기 제 2 콘택홀과 트렌치를 포함한 전면에 차례로 도전체와 제 5 절연막을 형성하는 단계, 상기 제 4 절연막보다 상측에 위치한 도전체와 제 5 절연막을 제거하는 단계와 상기 제 4, 제 5 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.A method of manufacturing a semiconductor device of the present invention includes forming a transistor having a gate insulating film and an impurity region in a substrate, forming a first insulating film having a first contact hole in a front surface including the transistor, and forming a transistor in the first contact hole. Forming a bit line, sequentially forming second, third, and fourth insulating films on the entire surface including the bit lines; and selectively patterning the first, second, third, and fourth insulating films and the gate insulating film Forming a second contact hole and a trench in the impurity regions on both sides of the first contact hole, forming a conductor and a fifth insulating film on the entire surface including the second contact hole and the trench in order, and above the fourth insulating film. And removing the fourth and fifth insulating layers and the conductor and the fifth insulating layer.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, preferred embodiments of the method for manufacturing a semiconductor device according to the present invention as described above in detail as follows.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.2A to 2I are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, p형이며 활성 영역과 격리 영역이 정의된 반도체 기판(31)상에 초기 산화막, 제 1 질화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 상기 격리 영역 상측 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 1 질화막과 초기 산화막을 선택적으로 식각하고 제 1 감광막을 제거한다 이어 상기 제 1 질화막을 마스크로 이용하여 전면에 열을 가하므로 상기 격리 영역에 필드 산화막(32)을 형성한 다음, 상기 제 1 질화막과 초기 산화막을 제거한다.In the method of manufacturing a semiconductor device according to the embodiment of the present invention, as shown in FIG. Next, after selectively exposing and developing the first photoresist film so as to be removed only above the isolation region, the first nitride film and the initial oxide film are selectively etched using the selectively exposed and developed first photoresist film as a mask. Then, the first photoresist film is removed. Then, since the first nitride film is used as a mask, heat is applied to the entire surface, so that the field oxide film 32 is formed in the isolation region, and then the first nitride film and the initial oxide film are removed.
도 2b에서와 같이, 상기 반도체 기판(31)을 열산화하여 게이트 산화막(33)을 형성한 다음, 전면에 제 1 다결정 실리콘과 제 2 감광막을 차례로 형성하고, 상기 제 2 감광막을 게이트가 형성될 부위만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 이용하여 상기 제 1 다결정 실리콘을 식각하므로 게이트 전극(34)을 형성하고 상기 제 2 감광막을 제거한다.As shown in FIG. 2B, the semiconductor substrate 31 is thermally oxidized to form a gate oxide layer 33, and then a first polycrystalline silicon and a second photosensitive layer are sequentially formed on the entire surface, and the second photosensitive layer may be gated. After selectively exposing and developing only a portion, the first polycrystalline silicon is etched using the selectively exposed and developed second photosensitive film as a mask, thereby forming a gate electrode 34 and removing the second photosensitive film.
그리고 상기 게이트 전극(34)을 마스크로 이용하여 전면에 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 상기 게이트 전극(34) 양측의 반도체 기판(31)내에 불순물 영역(35)을 형성한다.The impurity region 35 is formed in the semiconductor substrate 31 on both sides of the gate electrode 34 by implanting and driving-in diffusion of n-type impurity ions on the entire surface using the gate electrode 34 as a mask.
이어 상기 게이트 전극(34)을 포함한 전면에 제 2 질화막을 증착하고 에치백하여 상기 게이트 전극(34) 양측에 제 2 질화막 측벽(36)을 형성한다.Subsequently, a second nitride film is deposited on the entire surface including the gate electrode 34 and etched back to form second nitride film sidewalls 36 on both sides of the gate electrode 34.
도 2c에서와 같이, 상기 게이트 전극(34)을 포함한 전면에 제 1 산화막(37)과 제 3 감광막(38)을 차례로 형성하고, 상기 제 3 감광막(38)을 상기 불순물 영역(35)과 비트 라인을 연결시켜주는 제 1 콘택홀이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 3 감광막(38)을 마스크로 이용하여 상기 제 1 산화막(37)과 게이트 산화막(33)을 식각하므로 제 1 콘택홀을 형성한다.As shown in FIG. 2C, a first oxide film 37 and a third photoresist film 38 are sequentially formed on the entire surface including the gate electrode 34, and the third photoresist film 38 is formed with the impurity region 35. Selectively exposing and developing only a portion where a first contact hole connecting a line is to be removed, and then using the selectively exposed and developed third photoresist film 38 as a mask and the first oxide film 37. The gate oxide layer 33 is etched to form a first contact hole.
여기서 상기 제 1 산화막(37)은 전면이 평탄하도록 두껍게 형성한다.In this case, the first oxide film 37 is formed thick so that the entire surface is flat.
도 2d에서와 같이, 상기 제 3 감광막(38)을 제거하고, 전면에 금속층(39)과 제 4 감광막(40)을 차례로 형성한 다음, 상기 제 4 감광막(40)을 상기 제 1 콘택홀을 중심으로 제 1 산화막(37)상의 소정 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 4 감광막(40)을 마스크로 이용하여 상기 금속층(39)을 선택적으로 식각한다. 여기서 상기 선택적으로 식각된 금속층(39)으로 비트 라인을 형성한다.As shown in FIG. 2D, the third photoresist layer 38 is removed, the metal layer 39 and the fourth photoresist layer 40 are sequentially formed on the entire surface, and the fourth photoresist layer 40 is formed in the first contact hole. After selectively exposing and developing so as to remain only at a predetermined portion on the first oxide film 37 as a center, the metal layer 39 is selectively etched using the selectively exposed and developed fourth photosensitive film 40 as a mask. Here, a bit line is formed of the selectively etched metal layer 39.
도 2e에서와 같이, 상기 제 4 감광막(40)을 제거하고, 상기 금속층(39)을 포함한 제 1 산화막(37)상에 ILD막(41), 제 3 질화막(42), 제 2 산화막(43)과 제 5 감광막(44)을 차례로 형성한 다음, 상기 제 5 감광막(44)을 커패시터가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 5 감광막(44)을 마스크로 상기 제 2 산화막(43)을 선택적으로 식각하여 트렌치를 형성한다.As shown in FIG. 2E, the fourth photosensitive film 40 is removed and the ILD film 41, the third nitride film 42, and the second oxide film 43 are disposed on the first oxide film 37 including the metal layer 39. ) And the fifth photoresist film 44 are sequentially formed, and then the fifth photoresist film 44 is selectively exposed and developed to remove only the portion where the capacitor is to be formed, and then the selectively exposed and developed fifth photoresist film 44 The second oxide layer 43 is selectively etched using a mask to form a trench.
도 2f에서와 같이,상기 제 5 감광막(44)을 제거하고, 전면에 제 6 감광막(45)을 도포한 다음, 상기 제 6 감광막(45)을 스토리지 노드 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 6 감광막(45)을 마스크로 이용하여 상기 ILD막(41), 제 3 질화막(42), 제 1 산화막(37)과 게이트 산화막(33)을 선택적 식각하므로 제 2 콘택홀을 형성한다.As shown in FIG. 2F, the fifth photoresist layer 44 is removed, the sixth photoresist layer 45 is applied to the front surface, and then the sixth photoresist layer 45 is selectively removed to remove only the portion where the storage node contact is to be formed. After exposure and development, the ILD film 41, the third nitride film 42, the first oxide film 37 and the gate oxide film 33 are formed using the selectively exposed and developed sixth photosensitive film 45 as a mask. Is selectively etched to form a second contact hole.
도 2g에서와 같이, 상기 제 6 감광막(45)을 제거하고, 전면에 제 2 다결정 실리콘(46)과 제 3 산화막(47)을 차례로 형성한다.As shown in FIG. 2G, the sixth photosensitive film 45 is removed and second polycrystalline silicon 46 and third oxide film 47 are sequentially formed on the entire surface.
도 2h에서와 같이, 씨엠피(CMP:Chemical Mechanical Polishing) 공정을 하여 상기 제 2 산화막(43)보다 상측에 위치하는 제 2 다결정 실리콘(46)과 제 3 산화막(47)을 제거한다.As shown in FIG. 2H, the second polycrystalline silicon 46 and the third oxide film 47 positioned above the second oxide film 43 are removed by a chemical mechanical polishing (CMP) process.
도 2i에서와 같이, 상기 제 3 질화막(42)상의 제 2, 제 3 산화막(43,47)을 제거한다.As shown in FIG. 2I, the second and third oxide films 43 and 47 on the third nitride film 42 are removed.
본 발명의 반도체 소자의 제조 방법은 커패시터의 스토리지 노드 형성시 에치백 공정대신에 씨엠피 공정을 행하므로 상기 스토리지 노드를 구성하는 다결정 실리콘의 첨점 형상이 좋기 때문에 커패지터의 특성이 향상되고 또한 커패시터의 스토리지 노드를 형성하기 위하여 단층의 다결정 실리콘을 사용하므로 공정이 용이하고 안정하다는 효과가 있다.In the method of manufacturing a semiconductor device of the present invention, the CMP process is performed instead of the etch back process when the storage node of the capacitor is formed, so that the fine shape of the polycrystalline silicon constituting the storage node is good, and thus the characteristics of the capacitor are improved. Since monolayer polycrystalline silicon is used to form the storage node, the process is easy and stable.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970007718A KR100226778B1 (en) | 1997-03-07 | 1997-03-07 | Manufacturing Method of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970007718A KR100226778B1 (en) | 1997-03-07 | 1997-03-07 | Manufacturing Method of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980072761A true KR19980072761A (en) | 1998-11-05 |
| KR100226778B1 KR100226778B1 (en) | 1999-10-15 |
Family
ID=19499089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970007718A Expired - Fee Related KR100226778B1 (en) | 1997-03-07 | 1997-03-07 | Manufacturing Method of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226778B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338781B1 (en) * | 2000-09-20 | 2002-06-01 | 윤종용 | Semiconductor memory device and method for manufacturing the same |
| KR100388475B1 (en) * | 2000-12-30 | 2003-06-25 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
| KR100772826B1 (en) * | 2001-12-27 | 2007-11-01 | 동부일렉트로닉스 주식회사 | Semiconductor device manufacturing method |
-
1997
- 1997-03-07 KR KR1019970007718A patent/KR100226778B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338781B1 (en) * | 2000-09-20 | 2002-06-01 | 윤종용 | Semiconductor memory device and method for manufacturing the same |
| KR100388475B1 (en) * | 2000-12-30 | 2003-06-25 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
| KR100772826B1 (en) * | 2001-12-27 | 2007-11-01 | 동부일렉트로닉스 주식회사 | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100226778B1 (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100249159B1 (en) | Method for manufacturing semiconductor device | |
| KR100226778B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR20030000592A (en) | method for manufacturing of semiconductor device with STI/DTI structure | |
| KR19990002942A (en) | Manufacturing method of SOI device | |
| KR100223930B1 (en) | Manufacturing Method of Semiconductor Device | |
| US7125775B1 (en) | Method for forming hybrid device gates | |
| KR20030002709A (en) | Method for forming an isolation film in a flash memory device | |
| KR100277905B1 (en) | Manufacturing Method of Semiconductor Memory Device | |
| KR100321758B1 (en) | Manufacturing method of semiconductor device | |
| KR20010008839A (en) | Method of forming self-aligned contacts in semiconductor device | |
| KR100249157B1 (en) | Method for fabricating of semiconductor device | |
| KR100223825B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100396685B1 (en) | Wiring of semiconductor device and method of manufacturing the same | |
| KR19980020850A (en) | Manufacturing method of semiconductor device | |
| KR100226753B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100239425B1 (en) | Method of manufacturing a transistor | |
| KR100198637B1 (en) | Method of manufacturing semiconductor device | |
| KR100255005B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100280521B1 (en) | Semiconductor device and manufacturing method | |
| KR100215893B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100244261B1 (en) | Plug forming method in semiconductor device | |
| KR19990074636A (en) | Contact formation method of semiconductor device | |
| JPH10242275A (en) | Manufacture of semiconductor device | |
| KR20020058283A (en) | Method for manufacturing semiconductor device | |
| KR19980083136A (en) | Wiring formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970307 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970307 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990630 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990729 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990730 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020618 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030620 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040618 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050621 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060619 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070622 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20090610 |