KR19980030032A - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR19980030032A KR19980030032A KR1019960049379A KR19960049379A KR19980030032A KR 19980030032 A KR19980030032 A KR 19980030032A KR 1019960049379 A KR1019960049379 A KR 1019960049379A KR 19960049379 A KR19960049379 A KR 19960049379A KR 19980030032 A KR19980030032 A KR 19980030032A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- semiconductor
- semiconductor chip
- encapsulant
- thermal stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 24
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 230000008646 thermal stress Effects 0.000 abstract description 25
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical class O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 16
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000010521 absorption reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 2
- 241000482268 Zea mays subsp. mays Species 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 일반적인 반도체 패키지에 있어서,상기 반도체 칩 탑재판의 저면에 위치하는 봉지제를 관통하여 적어도 하나 이상의 비아홀을 형성하여, 메인 보드에 반도체 패키지를 고온으로 실장시 또는 메인 보드에 반도체 패키지가 실장되어 작동시 그 내부에서 발생되는 열응력과 포화 수증기압을 완화시켜서 내균열성을 향상시키며 파손을 방지하여, 반도체 패키지의 상품성을 향상시킬 수 있는 반도체 패키지.The present invention relates to a semiconductor package, wherein in a general semiconductor package, at least one via hole is formed by penetrating an encapsulant located on a bottom surface of the semiconductor chip mounting plate, and the semiconductor package is mounted on a main board at a high temperature or when A semiconductor package that is mounted on a board to reduce thermal stress and saturated water vapor pressure generated during operation, thereby improving crack resistance and preventing breakage, thereby improving the productability of the semiconductor package.
Description
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 메인 보드에 반도체 패키지를 고온으로 실장시 또는 메인 보드에 반도체 패키지가 실장되어 작동시 그 내부에서 발생되는 열응력과 포화 수증기압을 완화시켜서 내균열성을 향상시키며 파손을 방지하여, 반도체 패키지의 상품성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package. More specifically, the present invention relates to a semiconductor package in which a semiconductor package is mounted on a main board at a high temperature or a semiconductor package is mounted on a main board to reduce thermal stress and saturated water vapor pressure generated therein. The present invention relates to a semiconductor package capable of improving the property and preventing breakage, thereby improving the marketability of the semiconductor package.
최근 들어 반도체 칩의 고기능화와 고집적화로 인해 반도체 칩을 패키징하는 기술도 이러한 추세에 맞추어 다핀화와 경박단소화로 그 기술이 발전하고 있다. 특히 이러한 다핀화와 경박단소화한 반도체 패키지들을 메인 보드에 실장하는 형식이 최소의 메인 보드 면적에 고밀도로 실장하기 위해 종래 삽입형(Through Hole ; 반도체 패키지의 외부 리드를 메인 보드에 삽입하여 실장하는 방법)에서 표면 실장형(Surface Mount ; 반도체 패키지의 외부 리드를 메인 보드의 표면에 솔더링하여 실장하는 방법)으로 흐르고 있는데 상기 삽입형 실장 방법은 반도체 패키지내에 수분이 흡수되어도 그 메인 보드 자체가 실장시의 고열을 차단하는 열차단벽 역할을 해서 반도체 패키지에 큰 영향을 주지 않지만 최근의 표면 실장형은 반도체 패키지가 직접 열을 받게 되기 때문에 반도체 패키지의 보관중 흡수된 수분이 상전이 되면서 생기는 수증기압과 각 반도체 패키지 구성 소재의 상이한 열팽창 계수로 인해 각 구성 소재의 경계면에서의 열적 영응력에 의하여 경계면이 박리(Delamination)되거나 심하면 균열이 생장해서 반도체 패키지를 파손시킨다.Recently, due to the high functionalization and high integration of semiconductor chips, the technology for packaging semiconductor chips has been developed in accordance with this trend, with the development of multi-pinning and light and small size. In particular, in order to mount these multi-pinned and light-sized semiconductor packages on the main board in a high density in the smallest main board area, a conventional method is to insert an external lead of a semiconductor package into the main board. ) Is a surface mount type (a method of soldering and mounting an external lead of a semiconductor package to the surface of a main board) in which the main board itself is heated at a high temperature even when moisture is absorbed in the semiconductor package. It does not affect the semiconductor package because it acts as a barrier to block the heat. However, the surface-mount type of the recent surface-mount type is the semiconductor package is directly heated, so the water vapor pressure generated when the moisture absorbed during the storage of the semiconductor package phase changes and each semiconductor package component material Due to different coefficients of thermal expansion The interface is peeled off by the thermal stress at the interface between zero (Delamination) or severe crack growth thereby to damage the semiconductor package.
역학적으로 반도체 패키지 내에서 등분포(Isotropic) 수증기압에 의한 최대 열응력은 반도체 패키지가 얇아질수록 그 두께의 제곱에 비례해서, 또한 반도체 패키지 부피가 커질수록 그 부피의 제곱에 비례해서 열응력이 커지며 분포 수증기압은 수분의 흡수량에 비례하여 커지는 것으로 알려져 있다. 이러한 반도체 패키지의 역학적 안정성은 메인 보드에 그 반도체 패키지를 고온의 환경하에서 실장하는 조건, 즉 솔더링(Soldering) 조건에서 발생되는 수증기압에 크게 의존하는 것이다.Dynamically, the maximum thermal stress due to isotropic vapor pressure in a semiconductor package increases in proportion to the square of its thickness as the semiconductor package becomes thinner and also increases in proportion to the square of its volume as the semiconductor package becomes larger. The distribution water vapor pressure is known to increase in proportion to the water absorption. The mechanical stability of such a semiconductor package is highly dependent on the water vapor pressure generated under the conditions of mounting the semiconductor package on a main board under a high temperature environment, that is, soldering condition.
종래의 이러한 열응력과 포화수증기압에 의해 반도체 패키지가 균열이나 파손되는 메커니즘은 크게 5단계로 나누어 볼 수 있으며, 도 1은 종래의 일반적인 반도체 패키지 구조를 도 2A 내지 2E는 그 파손 메커니즘을 나타냈다.Conventional mechanisms for cracking or breaking a semiconductor package due to such thermal stress and saturated steam pressure can be roughly divided into five stages, and FIG. 1 shows a conventional general semiconductor package structure of FIGS. 2A to 2E.
우선 종래 일반적인 QFP(Quad Flat Package)형 반도체 패키지의 구성을 도 1을 참조하여 설명하면, 중앙부에 위치하는 반도체 칩(210')과, 상기 반도체 칩(210')이 접착제(145')에 의해 부착 고정된 반도체칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 타이 바(도면에서 도시되지 않음)와, 상기 반도체 칩(210')으로부터 전도성 와이어(230')에 의하여 연결되는 다수의 내부 리드(130')와, 상기 반도체 칩(210'), 전도성 와이어(230'), 내부 리드(130')를 감싸는 봉지제(220')와, 상기 내부 리드(130')로 부터 연장되어 봉지제(220')의 외측면으로 돌출되어 외부 연결 단자 (핀) 구실을 하는 다수의 외부 리드(120')로 구성되어 있다.First, a configuration of a conventional QFP (Quad Flat Package) semiconductor package will be described with reference to FIG. 1. A fixed semiconductor chip mounting plate 140 ', a tie bar (not shown) for supporting and fixing the semiconductor chip mounting plate 140', and a conductive wire 230 from the semiconductor chip 210 '. A plurality of inner leads 130 'connected by the plurality of inner leads 130, an encapsulant 220' surrounding the semiconductor chip 210 ', the conductive wire 230', and the inner leads 130 ', and the inner leads It consists of a plurality of external leads 120 'extending from 130' and protruding to the outer surface of the encapsulant 220 'to serve as external connection terminals (pins).
이와 같은 구성되는 종래의 반도체 패키지가 고온의 실장 환경하에서 파손되는 과정을 도 2A 내지 2E를 참조하여 설명하면 다음과 같다.Referring to FIGS. 2A to 2E, a process of breaking a conventional semiconductor package configured as described above under a high temperature mounting environment is as follows.
1단계(수분 흡수) ; 반도체 패키지의 보관중 봉지제(220')의 모든 표면을 따라서 수분이 흡수되며, 흠집이나 보이드(Void)가 존재할 때 그곳으로 수분의 집중 현상이 발생한다. 특히, 고온 다습한 상태에서는 수분 흡수가 가속된다.1st step (moisture absorption); During storage of the semiconductor package, moisture is absorbed along all surfaces of the encapsulant 220 ', and when a scratch or void is present, concentration of moisture occurs there. In particular, moisture absorption accelerates in a hot and humid state.
2단계(초기 계면박리) ; 반도체 칩 탑재판(140')과 봉지제(220')가 약하게 접착된 부분에 높은 열응력 및 수증기압이 작용하여 가장 약한 계면에서부터 내부박리가 발생한다.2 stage (initial interface peeling); High thermal stress and water vapor pressure act on the weakly bonded portion of the semiconductor chip mounting plate 140 ′ and the encapsulant 220 ′ to generate internal peeling from the weakest interface.
3단계(계면박리 전이) ; 반도체 칩 탑재판(140')과 봉지제(220')의 전체 계면으로 박리가 전이되며 내부 파손을 발생시킨다.3 stages (interfacial transition); Peeling is transferred to the entire interface between the semiconductor chip mounting plate 140 'and the encapsulant 220' and causes internal breakage.
4단계(수증기압에 의한 팝콘(Popcorn) 현상 발생) ; 상기 열응력과 수증기압으로 인해 봉지제(220') 영역이 부풀어 오르며 내부 파손 형태가 외부 파손형태로 전이된다.4th stage (Popcorn phenomenon caused by water vapor pressure); Due to the thermal stress and water vapor pressure, the encapsulant 220 'area is swollen and the internal breakage shape is transferred to the external breakage shape.
5단계(외부 봉지제 영역의 파손 발생) ; 부풀오른 봉지제(220') 영역이 결국은 높은 수증기압에 의해 파손되면서 내부의 수증기압을 외부로 방출하고 또한 외부 봉지제(220') 영역을 파손시킨다.Step 5 (breakage of outer encapsulant area); The swollen encapsulant 220 'area eventually breaks down due to high vapor pressure, releasing the internal vapor pressure to the outside and also destroys the outer encapsulant 220' area.
도면 2A 내지 2E에서 도면 부호 280'과 290'은 각각 계면박리 영역과 파손 영역을 나타낸 것이다.In FIGS. 2A to 2E, reference numerals 280 ′ and 290 ′ denote interfacial peeling regions and breakage regions, respectively.
상기와 같이 반도체 패키지는 건조 상태로 밀봉해서 보관하지 않으면 보관 시간이 경과됨에 따라 지속적으로 수분의 흡수가 진행되고, 특히 내부에 흠집이나 보이드 등이 존재할 시 고온 고습의 조건에서 다량의 수분이 상기 흡집이나 보이드에 흡수된다. 한편 반도체 패키지를 구성하는 소재들이 열팽창률이 서로 다르기 때문에 고온/저온으로 온도 변화를 거치는 동안 팽창/수축 거동을 하고 각각의 경계면에서는 열팽창률의 차이로 인해 인장 열응력과 전단 열응력이 분포하게 되는데, 반도체 칩과 봉지제의 경계면에는 수평으로 수축하려는 압출 열응력이 그리고 접착제와 반도체 칩 아랫면 모서리에도 수평으로 더욱 큰 인장 열응력이 작용되며 반도체 칩 탑재판과 봉지제의 경계면을 만드는 모서리에도 작지만 인장 열응력이 작용하고 있다. 물론 반도체 두께 방향으로도 전단 열응력이 작용하고 있기 때문에 전체적으로 볼록하게 반도체 패키지의 휨(Warpage) 변형이 발생되는 것이다. 이러한 변형력이 어느 경계면이든 그 접착력보다 클 경우에는 계면박리 현상이 일어나게 되는 원인이 된다.(상기 2, 3단계)As described above, when the semiconductor package is not sealed and stored in a dry state, absorption of water continuously progresses as the storage time elapses, and particularly, when a scratch or void is present therein, a large amount of moisture is absorbed in a high temperature and high humidity condition. Or absorbed by voids. On the other hand, since the materials of the semiconductor package have different thermal expansion coefficients, the thermal expansion and contraction behavior occurs during the temperature change at high / low temperatures, and the tensile thermal stress and the shear thermal stress are distributed due to the difference in thermal expansion coefficient at each interface. At the interface between the semiconductor chip and the encapsulant, the extruded thermal stress is applied to the horizontal shrinkage, and the greater the tensile thermal stress is applied horizontally to the bottom edge of the adhesive and the semiconductor chip. Thermal stress is working. Of course, since the shear thermal stress acts in the semiconductor thickness direction, warpage deformation of the semiconductor package occurs convexly as a whole. If the deformation force is greater than the adhesive force at any interface, the interface peeling phenomenon occurs. (Steps 2 and 3 above)
한편, 흡수된 수분은 외부의 고열로 인해 증기로 상전이 하면서 급격한 부피팽창(1㎤의 수분이 1244㎤의 증기로 약 1000배 이상)을 하게 되는데, 이와 같은 수증기압에 의해 반도체 패키지가 폭발하는 현상을 보통 Popcorn 현상이라 부르며, 반도체 패키지 내부의 열응력은 주로 수평 방향의 열팽창 계수의 차이에 의한 팽창/수축 열응력과 수직 방향의 수증기압이 반도체 패키지에서 균열의 생장 및 파손의 주요 열응력으로 작용하고 있음을 알 수 있다. 즉, 계면박리나 균열의 초기 상태에서는 열적 응력이 팽창 거동이 반도체 패키지 내부의 열응력을 지배하게 되지만, 균열의 급격한 성장과 파손에 이르기까지는 수증기압이 절대적인 원동력이 되며 수증기압은 균열이나 계면박리가 클수록 급격히 증가하여 결국은 반도체 패키지를 파괴하게 되는 원인이 되는 것이다. 이러한 파손 메커니즘은 반도체 패키지를 메인보드에 실장한 후에도 반도체 칩의 작동으로 인한 고열에 의해 역시 발생하는 현상이다.On the other hand, the absorbed moisture is rapidly converted into steam due to external high heat (1 cm 3 of moisture is about 1000 times more than 1244 cm 3 of steam), which causes the semiconductor package to explode due to water vapor pressure. Usually called popcorn phenomenon, the thermal stress inside the semiconductor package is mainly due to the expansion / contraction thermal stress due to the difference in the coefficient of thermal expansion in the horizontal direction and the water vapor pressure in the vertical direction as the main thermal stresses for crack growth and breakage in the semiconductor package. It can be seen. In other words, in the initial state of interfacial peeling or cracking, the thermal stress causes the expansion behavior to dominate the thermal stress in the semiconductor package. The rapid increase may eventually cause the semiconductor package to be destroyed. This failure mechanism is also a phenomenon caused by the high temperature caused by the operation of the semiconductor chip even after mounting the semiconductor package on the motherboard.
본 발명은 상기와 같은 종래의 문제점들을 해결하기 위해 안출한 것으로, 메인 보드에 반도체 패키지를 고온으로 실장시 또는 메인 보드에 반도체 패키지가 실장되어 작동시 그 내부에서 발생되는 열응력과 포화 수증기압을 완화시켜서 내균열성을 향상시키며 파손을 방지하여, 반도체 패키지의 상품성을 향상시킬 수 있는 반도체 패키지를 제공하는데 있다.The present invention has been made to solve the above-mentioned problems, to reduce the thermal stress and saturated water vapor pressure generated when the semiconductor package is mounted on the main board at a high temperature or when the semiconductor package is mounted on the main board during operation. The present invention provides a semiconductor package capable of improving crack resistance and preventing breakage, thereby improving marketability of the semiconductor package.
도 1은 종래의 일반적인 반도체 패키지를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional general semiconductor package.
도 2A 내지 도 2E는 종래 일반적인 반도체 패키지 내부의 수증기압에 의한 열응력으로 반도체 패키지가 파손되는 과정을 나타낸 상태도이다.2A to 2E are state diagrams illustrating a process of breaking a semiconductor package due to thermal stress caused by water vapor pressure in a conventional semiconductor package.
도 3A, 3B는 본 발명의 제1실시예인 반도체 패키지를 나타낸 것이다.3A and 3B show a semiconductor package as a first embodiment of the present invention.
도 4A, 4B는 본 발명의 제2실시예인 반도체 패키지를 나타낸 것이다.4A and 4B show a semiconductor package as a second embodiment of the present invention.
* 도면중 주요 부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
120 : 외부리드, 130 : 내부리드, 140 : 반도체 칩 탑재판, 145 : 접착제, 210 : 반도체 칩, 220 : 봉지제, 230 : 전도성 와이어, 240 : 입/출력 패드, 300 : 비아 홀120: external lead, 130: internal lead, 140: semiconductor chip mounting plate, 145: adhesive, 210: semiconductor chip, 220: encapsulant, 230: conductive wire, 240: input / output pad, 300: via hole
상기한 목적을 달성하기 위해 본 발명에 의한 열응력 완화용 반도체 패키지의 구성은, 반도체 칩과, 상기 반도체 칩을 접착제로서 부착 고정시키는 반도체칩 탑재판과, 상기 반도체 칩 탑재판을 지지 및 고정시키는 타이 바와, 상기 반도체 칩으로 부터 전도성 와이어에 의하여 연결되는 다수의 내부 리드와, 상기 반도체칩, 전도성 와이어, 내부 리드를 감싸는 봉지제와, 상기 내부 리드로부터 연장되어 봉지제의 외측면으로 나와 위치되어 외부 연결 단자 구실을 하는 다수의 외부 리드로 구성된 반도체 패키지에 있어서, 상기 반도체 칩 탑재판의 저면에 위치하는 봉지제를 관통하여 적어도 하나 이상의 열응력 완화용 비아 홀을 형성한 것을 특징으로 한다.In order to achieve the above object, the structure of the thermal stress relief semiconductor package according to the present invention includes a semiconductor chip, a semiconductor chip mounting plate for attaching and fixing the semiconductor chip as an adhesive, and a semiconductor chip mounting plate for supporting and fixing the semiconductor chip mounting plate. A tie bar, a plurality of inner leads connected by the conductive wires from the semiconductor chip, an encapsulant surrounding the semiconductor chip, the conductive wire and the inner lead, and extending from the inner lead to the outer surface of the encapsulant A semiconductor package including a plurality of external leads serving as external connection terminals, wherein at least one thermal stress relief via hole is formed by penetrating an encapsulant located on a bottom surface of the semiconductor chip mounting plate.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한 반도체 패키지를 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 본 발명의 가장 바람직한 실시예를 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the semiconductor package according to the present invention. .
도 3A 및 3B는 본 발명의 제1실시예인 반도체 패키지를 나타낸 것이다.3A and 3B show a semiconductor package as a first embodiment of the present invention.
각종 전자 회로 소자 및 배선이 적층되고 다수의 입/출력 패드(240)가 그 표면에 형성된 반도체 칩(210)이 중앙부에 위치하고, 상기 반도체 칩(210)의 저면에는 그 반도체 칩(210)을 접착제(145)로 부착시키고 하부에서 고정시키는 반도체 칩 탑재판(140)이 위치되어 있다. 또한 상기 반도체 칩 탑재판(140)은 타이 바(도시되지 않음)에 의해 지지 및 고정되어 있으며, 상기 반도체 칩(210)의 표면에 형성된 입/출력 패드(240)로부터 전도성 와이어(230)에 의하여 연결되는 다수의 내부 리드(130)가 상기 반도체 칩(210)의 주변에 방사상으로 형성되어 있다. 그리고 상기 반도체 칩(210), 전도성 와이어(230), 내부 리드(130)는 외부의 전기적 또는 기계적 환경 등으로부터 보호하기 위해 봉지제(220)로써 형성되어 있으며, 상기 내부 리드(130)로부터 연장되어 봉지제(220)의 외측면으로 메인 보드로의 연결 단자 구실을 하는 다수의 외부 리드(120)가 형성되어 있다. 한편, 상기 반도체 칩(210)을 하면에서 지지 및 고정시키는 반도체 칩 탑재판(140)의 저면으로는, 반도체 패키지가 고열의 상태로 메인 보드에 실장되거나 또는 메인 보드에 실장되어 반도체 칩(210)이 작동 될때 반도체 칩 탑재판(140)과 봉지제(220) 사시에 발생되는 열응력과 포화 수증기압 등을 완화 시킬수 있도록, 봉지제(220)를 완전히 관통시켜 1자형의 비아 홀(300)이 형성되어 있으며 도 3B의 저면에서 볼 수 있는 바와 같이 상기 비아 홀(300)은 반도체 패키지의 저면 정 중앙부에 하나가 형성되어 있음을 알 수 있다.A semiconductor chip 210 having various electronic circuit elements and wirings stacked and a plurality of input / output pads 240 formed on a surface thereof is positioned at a central portion thereof, and the semiconductor chip 210 is adhesively adhered to a bottom surface of the semiconductor chip 210. A semiconductor chip mounting plate 140 is positioned to attach with 145 and secure at the bottom. In addition, the semiconductor chip mounting plate 140 is supported and fixed by a tie bar (not shown), and is formed by a conductive wire 230 from an input / output pad 240 formed on a surface of the semiconductor chip 210. A plurality of internal leads 130 connected to each other are radially formed around the semiconductor chip 210. The semiconductor chip 210, the conductive wire 230, and the inner lead 130 are formed as an encapsulant 220 to protect from an external electrical or mechanical environment, and extend from the inner lead 130. On the outer surface of the encapsulant 220, a plurality of external leads 120 serving as connection terminals to the main board are formed. On the other hand, as the bottom surface of the semiconductor chip mounting plate 140 which supports and fixes the semiconductor chip 210 from the lower surface, the semiconductor package is mounted on the main board or mounted on the main board in a high temperature state and thus the semiconductor chip 210. When the semiconductor chip mounting plate 140 and the encapsulant 220 are actuated during operation, a single-shaped via hole 300 is formed by completely penetrating the encapsulant 220 so as to alleviate thermal stress and saturated steam pressure generated at the time. As shown in the bottom of FIG. 3B, one of the via holes 300 is formed at the center of the bottom surface of the semiconductor package.
도 4A 및 4B는 본 발명의 제2실시예인 반도체 패키지를 나타낸 것으로 반도체 칩 탑재판(140)의 저면에 봉지제(220)를 완전히 관통시켜 비아 홀(300)을 4개 형성함으로서 열응력과 포화 수증기압 등을 더욱 더 용이하게 완화 시킬수 있도록 하였다. 여기서 상기 비아 홀(300)의 위치는 반도체 칩 탑재판(140) 저면의 어느 위치라도 가능하며, 그 비아 홀(300)은 직경을 0.01㎜∼5㎜로 형성하여 반도체 패키지에서 포화 수증기압이 가장 잘 배출되도록 하였다.4A and 4B show a semiconductor package according to a second embodiment of the present invention. The thermal stress and saturation are achieved by forming four via holes 300 through the encapsulant 220 through the bottom of the semiconductor chip mounting plate 140. The water vapor pressure can be more easily alleviated. The via hole 300 may be located at the bottom surface of the semiconductor chip mounting plate 140. The via hole 300 may have a diameter of 0.01 mm to 5 mm to provide the best saturated steam pressure in the semiconductor package. To be discharged.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.Although the present invention has been described only in the embodiments as described above, it is not limited thereto and various modifications and changes may be made without departing from the scope and spirit of the present invention.
따라서 본 발명은, 반도체 패키지의 구성 소재인 반도체 칩 탑재판의 저면에 위치하는 봉지제를 관통하여 적어도 하나 이상의 비아 홀을 형성함으로서, 메인 보드에 반도체를 패키지를 고온으로 실장시 또는 메인 보드에 반도체 패키지가 실장되어 작동시 반도체 패키지 내부에서 발생되는 열응력과 포화 수증기압을 완화시켜서 내균열성을 향상시키며 파손을 방지할 수 있는 효과가 있는 것이다.Accordingly, the present invention forms at least one via hole through an encapsulant located on a bottom surface of a semiconductor chip mounting plate, which is a constituent material of a semiconductor package, so that the semiconductor is mounted on the main board at a high temperature or the semiconductor is mounted on the main board. When the package is mounted and operated, the thermal stress and the saturated water vapor pressure generated inside the semiconductor package are alleviated to improve the crack resistance and prevent damage.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049379A KR19980030032A (en) | 1996-10-29 | 1996-10-29 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049379A KR19980030032A (en) | 1996-10-29 | 1996-10-29 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980030032A true KR19980030032A (en) | 1998-07-25 |
Family
ID=66316406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960049379A Ceased KR19980030032A (en) | 1996-10-29 | 1996-10-29 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980030032A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208847A (en) * | 1984-04-02 | 1985-10-21 | Oki Electric Ind Co Ltd | Heat resisting plastic ic |
| JPS6312157A (en) * | 1986-03-27 | 1988-01-19 | Oki Electric Ind Co Ltd | Heat resisting plastic semiconductor device |
| JPH02194639A (en) * | 1989-01-24 | 1990-08-01 | Hitachi Chem Co Ltd | Resin-sealed semiconductor device |
| JPH0494751U (en) * | 1991-01-08 | 1992-08-17 |
-
1996
- 1996-10-29 KR KR1019960049379A patent/KR19980030032A/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208847A (en) * | 1984-04-02 | 1985-10-21 | Oki Electric Ind Co Ltd | Heat resisting plastic ic |
| JPS6312157A (en) * | 1986-03-27 | 1988-01-19 | Oki Electric Ind Co Ltd | Heat resisting plastic semiconductor device |
| JPH02194639A (en) * | 1989-01-24 | 1990-08-01 | Hitachi Chem Co Ltd | Resin-sealed semiconductor device |
| JPH0494751U (en) * | 1991-01-08 | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100817073B1 (en) | Semiconductor chip stack package with bending prevention reinforcement connected to the board | |
| JPH09162322A (en) | Surface-mount semiconductor device and manufacture thereof | |
| KR970024042A (en) | Epoxy barrier formed around through slot and ball grid array with improved moisture release | |
| KR19990037337A (en) | Semiconductor devices | |
| KR100825784B1 (en) | Semiconductor package and method for manufacturing the same to suppress bending and wire breakage | |
| JP2857382B2 (en) | Semiconductor chip package | |
| US5596227A (en) | Ball grid array type semiconductor device | |
| US6855574B2 (en) | Stress balanced semiconductor packages, method of fabrication and modified mold segment | |
| CN100585839C (en) | Chip packaging structure and chip packaging process | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| KR0170316B1 (en) | Pad design method of semiconductor device | |
| US6121686A (en) | Ball grid array package having through-holes disposed in the substrate under the chip | |
| US7180162B2 (en) | Arrangement for reducing stress in substrate-based chip packages | |
| KR100806061B1 (en) | Power semiconductor module with improved chip protection and improved thermal resistance | |
| KR19980030032A (en) | Semiconductor package | |
| US6211563B1 (en) | Semiconductor package with an improved leadframe | |
| KR100233861B1 (en) | Bga semiconductor package | |
| KR100479913B1 (en) | Pga package | |
| JP4677152B2 (en) | Semiconductor device | |
| KR100570512B1 (en) | Chip Scale Semiconductor Package | |
| JP3179845B2 (en) | Semiconductor device | |
| KR100201063B1 (en) | Heat Sink Structure of Semiconductor Package | |
| KR0182071B1 (en) | Structure for preventing moisture from entering into bga semiconductor package | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR200179997Y1 (en) | Heat Slug Structure of Semiconductor Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961029 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19990928 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19961029 Comment text: Patent Application |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20000502 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010831 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20020111 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20010831 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |