[go: up one dir, main page]

KR100479913B1 - Pga package - Google Patents

Pga package Download PDF

Info

Publication number
KR100479913B1
KR100479913B1 KR1019970046535A KR19970046535A KR100479913B1 KR 100479913 B1 KR100479913 B1 KR 100479913B1 KR 1019970046535 A KR1019970046535 A KR 1019970046535A KR 19970046535 A KR19970046535 A KR 19970046535A KR 100479913 B1 KR100479913 B1 KR 100479913B1
Authority
KR
South Korea
Prior art keywords
circuit board
fiji
package
pattern
semiconductor chip
Prior art date
Application number
KR1019970046535A
Other languages
Korean (ko)
Other versions
KR19990025075A (en
Inventor
조영래
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1019970046535A priority Critical patent/KR100479913B1/en
Publication of KR19990025075A publication Critical patent/KR19990025075A/en
Application granted granted Critical
Publication of KR100479913B1 publication Critical patent/KR100479913B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

피지에이 패키지를 개시한다.Initiate this package in Fiji.

개시된 피지에이 패키지는, 반도체 칩이 장착되며 그 일면에 패턴층이 형성된 회로 기판과; 상기 회로 기판에 관통되며, 일측 단부가 상기 패턴층과 전기적으로 연결되고, 타측 단부가 돌출되게 설치된 패턴 핀과; 상기 패턴층을 절연시키는 제 1 절연부재와; 상기 절연부재의 상면에 장착되는 제 1 방열부재;를 포함하는 것을 그 특징으로 한다.The disclosed Fiji package includes a circuit board on which a semiconductor chip is mounted and a pattern layer is formed on one surface thereof; A pattern pin penetrating through the circuit board, one end of which is electrically connected to the pattern layer, and the other end of which is protruded; A first insulating member for insulating the pattern layer; And a first heat dissipation member mounted on an upper surface of the insulating member.

이는 피지에이 패키지의 회로 기판에서 발생되는 고열을 효과적으로 방출시킬 수 있는 이점을 가진다.This has the advantage of effectively dissipating the high heat generated in the circuit board of the Fiji package.

Description

피지에이 패키지{PGA Package}Fiji Packages {PGA Package}

본 발명은 피지에이 패키지에 관한 것으로서, 보다 상세하게는 열 방출 효과를 증대시킨 피지에이 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Fiji package, and more particularly, to a Fiji package with increased heat release effect.

통상적으로 반도체 패키지(Package)라 함은, 반도체 칩(Chip) 장착부가 마련된 회로 기판(PCB) 상에 상기 반도체 칩이 장착되고 상기 반도체 칩이 장착된 회로 기판의 반대 면으로 타 회로 기판과 전기적으로 연결될 수 있는 연결 수단이 구비되어 있는 상태에서 상기 반도체 칩을 몰딩재로 일체화시켜 된 것이다.In general, a semiconductor package is a semiconductor package mounted on a circuit board (PCB) on which a semiconductor chip mounting unit is provided, and is electrically opposite to another circuit board on the opposite side of the circuit board on which the semiconductor chip is mounted. The semiconductor chip is integrated with a molding material in a state where a connecting means that can be connected is provided.

상기와 같은 반도체 패키지의 일종인 피지에이(PGA : Pin Grid Array) 패키지용 회로 기판은 유리섬유를 첨가하여 그 소재를 보강시킨 열 경화성 수지 복합재(Glass Fiber Reinforced Thermosetting Composite)와 구리박막을 이용해서 샌드위치(Sandwich)형태로 적층시킨 후 표면을 솔더 마스크(Solder Mask)용 고분자 수지로 막을 입힌 형태이다.The circuit board for the PGA (Pin Grid Array) package, which is a kind of the semiconductor package, is sandwiched using a glass fiber-reinforced thermosetting composite and a copper thin film. After laminating in (Sandwich) form, the surface is coated with a polymer resin for solder mask.

이러한 형태의 회로 기판 상에 접착제를 도포하고 상기 접착제 상에 반도체 칩을 장착하고 상기 반도체 상에 몰딩재를 도포 하여 캡슐화(Encapsulation) 한다. An adhesive is applied on a circuit board of this type, a semiconductor chip is mounted on the adhesive, and a molding material is applied on the semiconductor to encapsulate.

그리고 상기 몰딩재가 도포된 반대면의 회로 기판 상에는 반도체 칩을 중심으로 방열판을 부착하여 상기 회로 기판에서 발생되는 고열을 방출시킨다. 그러나 이러한 일측에 설치된 방열판으로는 회로 기판에서 방출되는 고열을 효과적으로 방열시킬 수 없다.The heat sink is attached to the circuit board on the opposite side to which the molding material is coated to release the high heat generated from the circuit board. However, the heat sink installed on one side cannot effectively dissipate high heat emitted from the circuit board.

도 1에는 피지에이(PGA)용 회로 기판을 구비한 종래의 피지에이 패키지의 개략적인 단면도가 도시되어 있다.1 is a schematic cross-sectional view of a conventional Fiji A package with a circuit board for Fiji A (PGA).

도면을 참조하면, 종래의 일반적인 피지에이 패키지(10)는, 반도체 칩(11)이 장착될 수 있도록 소정의 개구부(12a)가 마련된 곳에 상기 반도체 칩(11)이 장착된 회로 기판(12)과, 상기 반도체 칩(11)과 상기 회로 기판(12)의 하측으로 계단의 형태로 형성된 패턴층과 전기적으로 와이어 본딩되어 연결된 본딩 와이어(13)와, 상기 회로 기판(12) 저면의 개구부(12a) 입구를 폐쇄하면서 상기 반도체 칩을 보호하는 메탈 리드(Metal Lid)(14)와, 상기 반도체 칩(11)을 중심으로 상기 반도체 칩(11)에 부착된 방열판(15)과, 상기 회로 기판(12)에 설치된 패턴 핀(16)이 구비되어 이루어진다.Referring to the drawings, the conventional general Fiji A package 10, and the circuit board 12 is mounted on the semiconductor chip 11 in a predetermined opening 12a is provided so that the semiconductor chip 11 can be mounted; A bonding wire 13 electrically connected to the semiconductor chip 11 and a pattern layer formed in a step shape below the circuit board 12 in a stepped shape, and an opening 12a at a bottom surface of the circuit board 12. A metal lead 14 for protecting the semiconductor chip while closing an inlet, a heat sink 15 attached to the semiconductor chip 11 around the semiconductor chip 11, and the circuit board 12. ) Is provided with a pattern pin (16) installed.

이와 같은 피지에이용 회로 기판이 채용된 피지에이 패키지(10)는 통상적으로 대용량에 이용되며, 따라서 고열이 발생된다. 따라서 상기 회로 기판(12)의 소재는 세라믹으로 제조되었으며, 상기 개구부(12a) 내의 계단의 형태로 형성된 패턴층은 본딩 와이어(13)와 전기적으로 연결되며, 하나의 패턴층을 이룬다. 그리고 상기 피지에이 패키지(10)는 고열이 방출되므로 상기 개구부(12a) 저면에 메탈 리드(14)를 방열판 형태로 설치된다. 또, 상기 회로 기판(12)의 저면에 돌출된 패턴 핀(16)은 도면에 도시되지 않은 타 회로 기판과 전기적으로 연결되는 연결핀이다.The Fiji package 10 employing such a Fiji circuit board is typically used for a large capacity, and thus high heat is generated. Accordingly, the material of the circuit board 12 is made of ceramic, and the pattern layer formed in the form of a step in the opening 12a is electrically connected to the bonding wire 13 and forms one pattern layer. In addition, since the heat is emitted from the Fiji A package 10, the metal lead 14 is installed on the bottom surface of the opening 12a in the form of a heat sink. In addition, the pattern pin 16 protruding from the bottom surface of the circuit board 12 is a connection pin electrically connected to another circuit board not shown in the drawing.

도 2에는 다른 소재를 갖는 피지에이(PGA)용 회로 기판을 구비한 종래의 피지에이 패키지의 개략적인 단면도가 도시되어 있다.2 is a schematic cross-sectional view of a conventional Fiji A package with a circuit board for a Fiji A (PGA) having a different material.

도면을 참조하면, 도 1 및 도 2에서 동일한 참조부호는 동일한 부재를 나타낸 것이며, 그 구성이 유사하며, 따라서 간단히 그 특징부만을 설명하기로 한다.Referring to the drawings, the same reference numerals in FIGS. 1 and 2 denote the same members, their configurations are similar, and therefore only the features will be described briefly.

이 피지에이 패키지(20)는 도 1의 피지에이 패키지(10)에 비하여 그 용량이 작은 것이며, 따라서 회로 기판(22)의 소재를 플라스틱으로 대체되었으며, 상기 반도체 칩(11) 및 본딩 와이어(13)가 회로 기판의 저면으로 액상의 에폭시 몰딩재(24)로 몰딩되었다.The Fiji A package 20 has a smaller capacity than that of the Fiji A package 10 of FIG. 1, and thus, the material of the circuit board 22 is replaced with plastic, and the semiconductor chip 11 and the bonding wire 13 are separated. ) Was molded into the liquid epoxy molding material 24 on the bottom of the circuit board.

그런데, 이러한 회로 기판(12, 22)의 상면 및 하면에 부분적으로 설치된 방열판으로는 상기 반도체 칩(11) 및 회로 기판(12, 22)에서 발생되는 고열을 방출하기 어려우며, 상기 회로 기판(12, 22)에서 발생되는 고열을 방출시키지 못하면, 상기 반도체 칩(11), 회로 기판(12, 22) 및 기타 부품이 타는(Burning) 치명적인 문제점을 발생시킨다.However, it is difficult to dissipate high heat generated in the semiconductor chip 11 and the circuit boards 12 and 22 with heat sinks partially provided on the upper and lower surfaces of the circuit boards 12 and 22. Failure to dissipate the high heat generated in 22 results in a fatal burn of the semiconductor chip 11, the circuit boards 12, 22 and other components.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 회로 기판에서 발생되는 고열을 효과적으로 방출되도록 한 피지에이 패키지를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a Fiji package for effectively dissipating high heat generated from a circuit board.

상기와 같은 목적을 달성하기 위해 본 발명은, 반도체 칩이 장착되며 그 일면에 패턴층이 형성된 회로 기판과; 상기 회로 기판에 관통되며, 일측 단부가 상기 패턴층과 전기적으로 연결되고, 타측 단부가 돌출되게 설치된 패턴 핀과; 상기 패턴층이 절연되게 하는 제 1 절연부재와; 상기 절연부재의 상면에 장착되는 제 1 방열부재;를 포함하는 것을 그 특징으로 한다.In order to achieve the above object, the present invention, a semiconductor chip is mounted and a circuit board having a pattern layer formed on one surface; A pattern pin penetrating through the circuit board, one end of which is electrically connected to the pattern layer, and the other end of which is protruded; A first insulating member for insulating the pattern layer; And a first heat dissipation member mounted on an upper surface of the insulating member.

본 발명에 있어서, 상기 제 1 절연부재는, 절연 접착제를 포함하며, 상기 패턴핀이 관통되도록 삽입홈이 구비되며, 상기 삽입홈은 제 2 절연부재로 절연되어 상기 패턴 핀에 부착되는 제 2 방열부재를 더 포함하며, 상기 회로 기판의 측면 및 상기 제 1, 2방열부재를 감싸며 설치되는 방열링을 더 포함하며, 상기 제 2 절연부재는, 합성수지이며, 상시 합성수지는 에폭시로 이루어지는 것이 바람직하다.In the present invention, the first insulating member includes an insulating adhesive, the insertion groove is provided so that the pattern pin penetrates, the insertion groove is insulated with a second insulating member and the second heat radiation attached to the pattern pin It further comprises a member, and further comprising a heat dissipation ring is installed to surround the side of the circuit board and the first, second heat dissipation member, the second insulation member is a synthetic resin, it is always preferred that the synthetic resin is made of epoxy.

이하, 첨부된 도면을 참조하여 본 발명에 따른 피지에이 패키지를 상세히 설명하기로 한다.Hereinafter, a Fiji package according to the present invention will be described in detail with reference to the accompanying drawings.

도 3에는 본 발명에 따른 피지에이 패키지의 단면도가 개략적으로 도시되어 있다.3 is a schematic cross-sectional view of a Fiji package according to the present invention.

도면을 참조하면, 본 발명에 따른 피지에이 패키지(30)는, 반도체 칩(31)이 장착될 수 있도록 소정의 개구부(32a)가 마련된 곳에 상기 반도체 칩(31)이 장착된 회로 기판(32)과, 상기 반도체 칩(31)과 상기 회로 기판(32)의 하측으로 계단의 형태로 형성된 패턴층(32c)과 전기적으로 와이어 본딩되어 연결된 본딩 와이어(33)와, 상기 회로 기판(32)의 상측에 고정되어 하측으로 관통되며 설치된 패턴 핀(34)과, 상기 패턴 핀(34)이 고정된 회로 기판(32)의 상면에 설치된 절열부재(35)와, 상기 절연부재(35)의 상측으로 설치되는 제 1 방열판(36)이 구비되어 이루어진다.Referring to the drawings, the Fiji a package 30 according to the present invention, the circuit board 32 is mounted on the semiconductor chip 31 where a predetermined opening (32a) is provided so that the semiconductor chip 31 can be mounted A bonding wire 33 electrically connected to the semiconductor chip 31 and the pattern layer 32c formed in the form of a stairway under the circuit board 32, and an upper side of the circuit board 32. A pattern pin 34 fixed to and penetrated downward, an insulation member 35 provided on an upper surface of the circuit board 32 on which the pattern pin 34 is fixed, and an upper side of the insulation member 35. A first heat sink 36 is provided.

그리고 상기 패턴 핀(34)이 돌출된 회로 기판(32)의 하측으로 상기 패턴 핀(34)이 관통되도록 삽입홈(37a)이 구비된 제 2 방열판(37)이 설치된다. 상기 패턴 핀(34)이 상기 제 2 방열판(37)에 관통되면서 삽입홈(37a)과의 절연을 위해 상기 삽입홈(37a) 내측벽에는 합성수지가 삽입된다. 상기 합성수지는 통상적으로 에폭시(Epoxy) 몰딩재(37b)가 이용된다. 그리고 상기 에폭시 몰딩재(37) 중심부에 상기 패턴핀(34)이 관통될 수 있도록 핀홀(37c)이 형성된다. 또, 상기 회로 기판의 에지(Edge)부(32b) 즉, 상기 회로 기판(32)의 두께 부분의 가장자리에 방열링(38)이 설치된다.A second heat sink 37 having an insertion groove 37a is installed to penetrate the pattern pin 34 to the lower side of the circuit board 32 on which the pattern fin 34 protrudes. As the pattern fin 34 penetrates through the second heat sink 37, a synthetic resin is inserted into an inner wall of the insertion groove 37a to insulate the insertion groove 37a. The synthetic resin is typically used epoxy molding material (37b). In addition, a pinhole 37c is formed in the center of the epoxy molding material 37 so that the pattern pin 34 can pass therethrough. In addition, a heat dissipation ring 38 is provided at the edge portion 32b of the circuit board, that is, at the edge of the thickness portion of the circuit board 32.

상기 반도체 칩(31)은 도 3에 도시된 바와 같이 개구부(32a)가 구비된 회로 기판(32)에서 거꾸로 누운 상태로 장착되었으며, 따라서 상기 본딩 와이어(33)가 거꾸로 된 계단의 형태로 이룬 패턴층(32c)에 와이어 본딩되게 장착되었다. 이러한 장착 상태를 캐버티-다운 타입(Cavity-Down Type)이라 한다. 상기 회로 기판(32)은 합성수지를 압착해서 제조하며, 대체로 비티 에폭시(BT-Epoxy)가 많이 사용되어진다.As shown in FIG. 3, the semiconductor chip 31 is mounted in an inverted state in a circuit board 32 having an opening 32a, and thus the bonding wire 33 is formed in an inverted step pattern. Mounted wire bonded to layer 32c. This mounting state is called a cavity-down type. The circuit board 32 is manufactured by compressing a synthetic resin, and a lot of BT-epoxy is generally used.

상기 제 2 방열판(37)으로부터 돌출된 패턴 핀(34)은 도면에 도시되지 않은 또 다른 회로 기판에 전기적으로 연결된다. 상기 절열부재(35)는 상기 회로 기판(32)에 상기 제 1 방열판(36)이 밀착되어 설치될 수 있도록 절연이 되는 접착제가 되는 것이 바람직하다. 이러한 접착제는 견고하고 빈틈없이 상기 회로 기판(32) 상에 접착 되어야한다. 그 이유는 상기 회로 기판(32) 상의 패턴 핀(34)의 돌출부 또는 다른 패턴층과 금속부재인 상기 제 1 방열판(36)과 절연되어야 하기 때문이며, 정확하게 절연되지 못하면, 쇼트의 위험성이 있기 때문이다.The pattern fins 34 protruding from the second heat sink 37 are electrically connected to another circuit board not shown in the drawing. The heat insulating member 35 may be an adhesive that is insulated so that the first heat sink 36 may be installed in close contact with the circuit board 32. This adhesive must be firmly and tightly glued onto the circuit board 32. This is because it is necessary to insulate the first heat sink 36, which is a metal member, from the protrusion of the pattern fin 34 on the circuit board 32 or another pattern layer, and if it is not correctly insulated, there is a risk of short circuit. .

상기 제 1 및 제 2 방열판(36, 37)은 가능한 한 상기 회로 기판(32)의 전 영역에 설치되어야 방열 효과를 최대로 할 수 있으며, 즉 상기 제 1, 2 방열판(36, 37)이 설치 가능한 한 최대가 되는 것이 바람직하다. 그리고 상기 회로 기판(32)의 사방으로 일종의 방열판인 방열링(38)이 설치되며, 상기 방열링(38)은 상기 제 1 및 제 2 방열판(36, 37)과 결합되어 제 1, 2 방열판(36, 37)을 튼튼하게 지지하여 주며, 열방출 효과를 증대시킨다.The first and second heat sinks 36 and 37 should be installed in all regions of the circuit board 32 as much as possible to maximize the heat dissipation effect. That is, the first and second heat sinks 36 and 37 are installed. It is desirable to be as maximum as possible. And the heat radiation ring 38 which is a kind of heat dissipation plate is installed on all sides of the circuit board 32, the heat dissipation ring 38 is combined with the first and second heat dissipation plate (36, 37) and the first and second heat dissipation plate ( 36, 37) firmly support and increase the heat dissipation effect.

그리고 도 4에 도시된 바와 같이 피지에이 패키지(40)의 반도체 칩(41)은 개구부(42a)가 구비된 회로 기판(42)에서 바른 상태로 장착되었으며, 따라서 상기 본딩 와이어(43)가 계단의 형태로 이룬 패턴층(42c)에 와이어 본딩되게 장착되었다. 이와 같이 도 3과 반대로 반도체 칩(41)장착된 상태를 캐버티-업 타입(Cavity-Up Type)이라 한다. 이는 상기 반도체 칩(41)의 장착 형태와는 관계 없이 상기 제 1, 및 제 2 방열판(36, 37)과 방열링(38)이 설치될 수 있다.As shown in FIG. 4, the semiconductor chip 41 of the Fiji A package 40 is mounted on a circuit board 42 having an opening 42a, and thus the bonding wire 43 is connected to the stairs. It was mounted to be wire bonded to the pattern layer 42c formed in the form. As described above, a state in which the semiconductor chip 41 is mounted is referred to as a cavity-up type. The first and second heat sinks 36 and 37 and the heat dissipation ring 38 may be installed regardless of the mounting form of the semiconductor chip 41.

특히, 도 5에 도시된 바와 같이 상기 제 2 방열판의 제작방법을 상술하면 다음과 같다.In particular, the method of manufacturing the second heat sink as shown in FIG. 5 is as follows.

우선, 상기 회로 기판(32, 42)의 저면에 장착될 수 있을 정도의 면적으로 그 소재를 절단하고, 상기 회로 패턴 핀(34)의 위치와 대응될 수 있도록 하는 곳에 상기 패턴 핀(34) 보다 크게 드릴링 작업을 하여 삽입홈(37a)을 성형한다. 이렇게 성형된 삽입홈(37a) 내부를 합성수지인 에폭시 몰딩재(37b)로 채워 경화시킨 후, 다시 상기 패턴 핀이 삽입될 수 있도록 패턴 핀 보다 조금 크거나 동일하게 에폭시 몰딩재(37b)로 채워진 면을 드릴링 작업하여 패턴핀(37c)을 형성시킨다. 상기 에폭시 몰딩재(37b)는 패턴 핀(34)과 상기 제 2 방열판(37)과 서로 절연되게 하는 것이다.First, the material is cut to an area sufficient to be mounted on the bottom surfaces of the circuit boards 32 and 42, and the pattern pin 34 is positioned to correspond to the position of the circuit pattern pin 34. A large drilling operation is performed to form the insertion groove 37a. The inside of the molded groove 37a formed as described above is hardened by filling the epoxy molding material 37b, which is a synthetic resin, and then filled with the epoxy molding material 37b which is slightly larger than or equal to the pattern pin so that the pattern pin can be inserted again. Drilling to form a pattern pin (37c). The epoxy molding material 37b is insulated from the pattern fin 34 and the second heat sink 37.

상술한 바와 같이 구성된 본 발명에 따른 피지에이 패키지(30, 40)는 상기 회로 기판(32, 42)의 전 영역 즉, 상기 회로기판(32, 42)의 전, 후면 및 에지부(32b, 42b)에 방열판이 설치되므로 서 특히, 피지에이 패키지는 고열이 발생되므로 이에 대하여 효과적으로 열방출을 시킬 수 있다.Fiji A package 30, 40 according to the present invention configured as described above is the entire area of the circuit board 32, 42, that is, the front, rear and edge portions 32b, 42b of the circuit board (32, 42) In particular, since the heat sink is installed, the Fiji A package can generate heat effectively because of high heat generation.

상술한 바와 같이 본 발명에 따른 피지에이 패키지는 다음과 같은 효과를 가진다.As described above, the Fiji package according to the present invention has the following effects.

피지에이 패키지의 회로 기판의 모든 면에 대하여 방열판 설치가 가능한 구조로 만들어 상기 반도체 칩이 장착되는 피지에이 패키지로부터 발생되는 고열을 효과적으로 방출시킬 수 있다는 이점이 있다.The heat sink can be installed on all surfaces of the circuit board of the Fiji package, which can effectively release the high heat generated from the Fiji package on which the semiconductor chip is mounted.

본 고안은 첨부된 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely an example, and those skilled in the art may understand that various modifications and equivalent other embodiments are possible therefrom. There will be.

도 1 내지 도 2는 종래의 기술에 따른 피지에이 패키지를 개략적으로 도시한 단면도,1 to 2 are cross-sectional views schematically showing a Fiji package according to the prior art,

도 3 내지 도 4는 본 발명에 따른 피지에이 패키지를 개략적으로 도시한 단면도,3 to 4 are cross-sectional views schematically showing a Fiji package according to the present invention,

도 5는 도 3 내지 도 4에서 피지에이 패키지의 제 2 방열판의 개략적으로 도시한 사시도이다.FIG. 5 is a schematic perspective view of a second heat sink of the Fiji package in FIGS.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

31, 41...반도체 칩 32...회로 기판31, 41 ... semiconductor chip 32 ... circuit board

33...본딩 와이어 34...패턴 핀33 ... bonding wire 34 ... pattern pin

35...접착제 36...제 1 방열판35 ... Adhesive 36 ... First Heat Sink

37...제 2 방열판 37a...삽입홀37 ... 2nd heat sink 37a ... insertion hole

37b...에폭시 몰딩재 38...방열링37b ... epoxy molding material 38 ... heat-resistant ring

Claims (1)

반도체 칩이 장착되며 그 일면에 패턴층이 형성된 회로 기판과;A circuit board on which a semiconductor chip is mounted and a pattern layer is formed on one surface thereof; 상기 회로 기판에 관통되며, 일측 단부가 상기 패턴층과 전기적으로 연결되고, 타측 단부가 돌출 되게 설치된 패턴 핀과;A pattern pin penetrating through the circuit board, one end of which is electrically connected to the pattern layer, and the other end of which is protruded; 상기 패턴층을 절연시키는 제 1 절연부재와;A first insulating member for insulating the pattern layer; 상기 절연부재의 상면에 장착되는 제 1 방열부재와;A first heat dissipation member mounted on an upper surface of the insulation member; 상기 패턴 핀이 관통되도록 삽입홈이 구비되며, 상기 삽입홈은 제 2 절연부재로 절연되어 상기 패턴 핀에 부착되는 제 2 방열부재; 및An insertion groove provided to allow the pattern pin to pass therethrough, wherein the insertion groove is insulated with a second insulating member and attached to the pattern pin; And 상기 회로 기판 및 제 1, 2 방열부재를 감싸며 설치되는 방열링;을 포함하는 것을 특징으로 하는 피지에이 패키지.Fiji package comprising a; heat dissipation ring is installed surrounding the circuit board and the first, second heat dissipation member.
KR1019970046535A 1997-09-10 1997-09-10 Pga package KR100479913B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970046535A KR100479913B1 (en) 1997-09-10 1997-09-10 Pga package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046535A KR100479913B1 (en) 1997-09-10 1997-09-10 Pga package

Publications (2)

Publication Number Publication Date
KR19990025075A KR19990025075A (en) 1999-04-06
KR100479913B1 true KR100479913B1 (en) 2005-06-16

Family

ID=37303014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046535A KR100479913B1 (en) 1997-09-10 1997-09-10 Pga package

Country Status (1)

Country Link
KR (1) KR100479913B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240036893A (en) 2022-09-14 2024-03-21 임석대 Foldable mat

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634379B1 (en) 2004-07-14 2006-10-16 삼성전자주식회사 Semiconductor package
KR100626380B1 (en) 2004-07-14 2006-09-20 삼성전자주식회사 Semiconductor package
JP7298177B2 (en) * 2019-02-15 2023-06-27 富士電機株式会社 Semiconductor module and method for manufacturing semiconductor module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177760A (en) * 1985-02-04 1986-08-09 Hitachi Micro Comput Eng Ltd Pin grid array type semiconductor device and its manufacturing method
JPS62188249A (en) * 1986-02-13 1987-08-17 Shinko Electric Ind Co Ltd Pin grid array package
US4868638A (en) * 1986-11-15 1989-09-19 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPH0287655A (en) * 1988-09-26 1990-03-28 Nec Corp Semiconductor device
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
JPH04284655A (en) * 1991-03-13 1992-10-09 Hitachi Ltd Semiconductor integrated circuit device
JPH05243418A (en) * 1992-02-27 1993-09-21 Nec Corp Plastic pga type semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177760A (en) * 1985-02-04 1986-08-09 Hitachi Micro Comput Eng Ltd Pin grid array type semiconductor device and its manufacturing method
JPS62188249A (en) * 1986-02-13 1987-08-17 Shinko Electric Ind Co Ltd Pin grid array package
US4868638A (en) * 1986-11-15 1989-09-19 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPH0287655A (en) * 1988-09-26 1990-03-28 Nec Corp Semiconductor device
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
JPH04284655A (en) * 1991-03-13 1992-10-09 Hitachi Ltd Semiconductor integrated circuit device
JPH05243418A (en) * 1992-02-27 1993-09-21 Nec Corp Plastic pga type semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240036893A (en) 2022-09-14 2024-03-21 임석대 Foldable mat

Also Published As

Publication number Publication date
KR19990025075A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
KR101141492B1 (en) Composite leadframe led package and method of making the same
US6900535B2 (en) BGA/LGA with built in heat slug/spreader
US6143590A (en) Multi-chip semiconductor device and method of producing the same
US7196403B2 (en) Semiconductor package with heat spreader
KR100694739B1 (en) Ball grid array package with multiple power / ground planes
KR100632459B1 (en) Heat-dissipating semiconductor package and manufacturing method
JP2003168829A (en) Light emitting device
US6559537B1 (en) Ball grid array packages with thermally conductive containers
JPH10200021A (en) Bottom lead semiconductor package
KR100602847B1 (en) Printed circuit board with heat sink and light emitting diode package using the circuit board and manufacturing method thereof
JP4334335B2 (en) Method for manufacturing hybrid integrated circuit device
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
KR100575216B1 (en) Package base for light emitting device
KR100479913B1 (en) Pga package
JPH04322452A (en) Semiconductor device housing container of semiconductor element manufacture of semicondcutor device
US20050161782A1 (en) Hybrid integrated circuit device and manufacturing method of the same
US6057594A (en) High power dissipating tape ball grid array package
KR100618759B1 (en) Hybrid module
JP2004335493A (en) Packaging structure of semiconductor device
JP2518994B2 (en) Semiconductor device
KR101502669B1 (en) Power module package and method for manufacturing the same
JP2686156B2 (en) Heat dissipation type semiconductor package
JP2504262Y2 (en) Semiconductor module
KR100258854B1 (en) Area array semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970910

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020906

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970910

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040730

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050322

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050323

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080227

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110223

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee