[go: up one dir, main page]

JPH04322452A - Semiconductor device housing container of semiconductor element manufacture of semicondcutor device - Google Patents

Semiconductor device housing container of semiconductor element manufacture of semicondcutor device

Info

Publication number
JPH04322452A
JPH04322452A JP3091886A JP9188691A JPH04322452A JP H04322452 A JPH04322452 A JP H04322452A JP 3091886 A JP3091886 A JP 3091886A JP 9188691 A JP9188691 A JP 9188691A JP H04322452 A JPH04322452 A JP H04322452A
Authority
JP
Japan
Prior art keywords
insulating frame
semiconductor device
conductive
frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3091886A
Other languages
Japanese (ja)
Inventor
Junji Yamada
順治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3091886A priority Critical patent/JPH04322452A/en
Priority to DE4213251A priority patent/DE4213251A1/en
Publication of JPH04322452A publication Critical patent/JPH04322452A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To increase the heat-dissipating performance of a semiconductor element. CONSTITUTION:A block mounting hole 12 is formed in a frame 10; a heat- dissipating block 20 is mounted inside the block mounting hole 12. A semiconductor element 30 is mounted on the heat-dissipating block 20. Thereby, heat discharged from the semiconductor element 30 is discharged to a printed-circuit board 50 with good efficiency via the heat-dissipating block 20; the heat- dissipating performance of the semiconductor element 30 can be increased.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関するもので、特に、半導体素子の放熱性
能を高めるための改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to an improvement for increasing the heat dissipation performance of a semiconductor element.

【0002】0002

【従来の技術】周知のように、半導体素子はプリント基
板などの上に実装されて使用される場合が多い。ところ
が、半導体素子のサイズが微小である場合にはそのハン
ドリングが簡単ではなく、実装工程において半導体素子
に無理な力が加わりやすいという性質がある。そして半
導体素子に無理な力が加わるとその特性に悪影響が生じ
るばかりでなく、場合によっては半導体素子が破壊され
ることもある。
2. Description of the Related Art As is well known, semiconductor devices are often used mounted on a printed circuit board or the like. However, when the size of a semiconductor element is minute, handling thereof is not easy, and unreasonable force is likely to be applied to the semiconductor element during the mounting process. If excessive force is applied to a semiconductor element, not only will its characteristics be adversely affected, but in some cases, the semiconductor element may be destroyed.

【0003】このような事情に対処するため、平面サイ
ズで1cm×1cm程度の収納容器内に半導体素子を収
納し、この収納容器とともに半導体素子を取り扱う技術
が提案されている。
[0003] In order to deal with this situation, a technique has been proposed in which a semiconductor element is housed in a storage container with a planar size of approximately 1 cm x 1 cm, and the semiconductor element is handled together with this storage container.

【0004】図23は、このような収納容器を使用した
半導体装置SDを示す断面図であり、半導体素子8が半
導体素子収納容器SCに収容されている。収納容器SC
はセラミックフレーム1を備えており、セラミックフレ
ーム1には、その上面側中央部に半導体素子収容凹部2
が形成されるとともに、セラミックフレーム1の両側部
に、上面側から下面側にかけてリード4が挿入されてい
る。さらに、セラミックフレーム1の上面側の両側領域
には、リード4の上端に接続された電極5が設けられる
とともに、下面側の両側領域にはリード4の下端に接続
された信号入出力用の電極6が設けられている。
FIG. 23 is a sectional view showing a semiconductor device SD using such a storage container, in which a semiconductor element 8 is housed in the semiconductor element storage container SC. Storage container SC
is equipped with a ceramic frame 1, and the ceramic frame 1 has a semiconductor element accommodating recess 2 in the center of its upper surface.
is formed, and leads 4 are inserted into both sides of the ceramic frame 1 from the top surface side to the bottom surface side. Further, electrodes 5 connected to the upper ends of the leads 4 are provided on both sides of the upper surface of the ceramic frame 1, and signal input/output electrodes connected to the lower ends of the leads 4 are provided on both sides of the lower surface of the ceramic frame 1. 6 is provided.

【0005】また、セラミックフレーム1の半導体素子
収容凹部2の底面には、銅にニッケルメッキが施された
ダイボンディング用パッド7が取り付けられる。さらに
、ダイボンディング用パッド7上には、半導体素子8が
ハンダ等のダイボンディング用接合材3を介して取り付
けられる。また、半導体素子8の上面側には電極部が形
成されており、その電極部と、セラミックフレーム1の
電極5とが金属細線9により接続される。
Furthermore, a die bonding pad 7 made of copper plated with nickel is attached to the bottom surface of the semiconductor element housing recess 2 of the ceramic frame 1. Furthermore, a semiconductor element 8 is attached onto the die bonding pad 7 via a die bonding bonding material 3 such as solder. Further, an electrode portion is formed on the upper surface side of the semiconductor element 8, and the electrode portion and the electrode 5 of the ceramic frame 1 are connected by a thin metal wire 9.

【0006】このような半導体装置SDをプリント基板
等に実装するには、プリント基板上の導電パターン上に
、半導体装置SDの電極6をハンダにより固定する。 半導体素子8は絶縁性のセラミックフレーム1の中に収
容されているため、電極6以外の部分で半導体素子8が
周囲の部材と電気的に短絡してしまうことはない。
To mount such a semiconductor device SD on a printed circuit board or the like, the electrodes 6 of the semiconductor device SD are fixed with solder onto a conductive pattern on the printed circuit board. Since the semiconductor element 8 is housed in the insulating ceramic frame 1, the semiconductor element 8 will not be electrically short-circuited with surrounding members at parts other than the electrodes 6.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置SDでは、半導体素子8をダイボンディング
用パッド7を介して熱伝導性の低いセラミックフレーム
1に取り付けるようにしているため、半導体素子8が動
作中に発生する熱は、セラミックフレーム1側へはほと
んど放出されず、半導体素子8から直接空気中に放出さ
れるか、あるいは金属細線9を介してセラミックフレー
ム1およびプリント基板に放出されるに過ぎず、放熱量
が小さく制限されている。このため、従来の半導体装置
SDでは、発熱量の大きい大電力の半導体素子を使用す
ることができないという問題があった。
However, in the conventional semiconductor device SD, since the semiconductor element 8 is attached to the ceramic frame 1 with low thermal conductivity via the die bonding pad 7, the semiconductor element 8 is The heat generated during operation is hardly emitted to the ceramic frame 1 side, but is emitted directly from the semiconductor element 8 into the air, or is emitted to the ceramic frame 1 and the printed circuit board via the thin metal wire 9. However, the amount of heat dissipation is limited. For this reason, the conventional semiconductor device SD has a problem in that it is not possible to use a high-power semiconductor element that generates a large amount of heat.

【0008】この発明の第1の目的は、上記従来技術の
問題を解消し、放熱性能を高めて、発熱量の大きい半導
体素子も使用できる半導体装置を提供することである。
[0008] A first object of the present invention is to provide a semiconductor device which solves the problems of the prior art described above, improves heat dissipation performance, and allows the use of semiconductor elements that generate a large amount of heat.

【0009】この発明の第2の目的は、上記第1の目的
を達成した上でさらに、製造が容易な半導体装置を提供
することである。
A second object of the present invention is to provide a semiconductor device that is easy to manufacture in addition to achieving the first object.

【0010】この発明の第3の目的は、上記第1の目的
を達成した上でさらに、半導体素子や配線部材の保護能
力をさらに向上させることである。
A third object of the present invention is to further improve the ability to protect semiconductor elements and wiring members, in addition to achieving the first object.

【0011】この発明の第4の目的は、上記第1の目的
を達成する半導体装置に利用可能な半導体素子収納容器
を提供することである。
A fourth object of the present invention is to provide a semiconductor element storage container that can be used in a semiconductor device that achieves the first object.

【0012】この発明の5の目的は、上記の各目的を達
成する半導体装置の製造方法を提供することである。
A fifth object of the present invention is to provide a method for manufacturing a semiconductor device that achieves each of the above objects.

【0013】[0013]

【課題を解決するための手段】請求項1に記載された第
1の構成にかかる半導体装置は、絶縁性フレームの底部
において上下方向に貫通した窓孔を設け、金属および合
金のうちの少くとも一方を材料として形成された放熱ブ
ロックを前記窓孔内に挿入してある。
[Means for Solving the Problems] A semiconductor device according to a first configuration described in claim 1 is provided with a window hole penetrating in the vertical direction at the bottom of an insulating frame, and at least one of a metal and an alloy is provided. A heat dissipation block made of one side is inserted into the window hole.

【0014】請求項2に記載された第2の構成の半導体
装置では、上記導電構造のうち前記絶縁性フレームの下
面に固定された部分の下面の高さと、前記放熱ブロック
の下面高さとが実質的に同じとされている。
In the semiconductor device having the second structure described in claim 2, the height of the lower surface of the portion of the conductive structure fixed to the lower surface of the insulating frame and the height of the lower surface of the heat radiation block are substantially equal to each other. are considered to be the same.

【0015】請求項3に記載された第3の構成の半導体
装置では、それぞれが窓孔を有する第1と第2の絶縁性
フレームを重ね合せた組合せフレームが使用される。た
だし、第1の絶縁性フレームの窓孔よりも第2の絶縁性
フレームの窓孔のほうが大きなサイズを有しており、上
記重ね合せにおいては第1の絶縁性フレームが下になっ
ている。
In the semiconductor device having the third structure, a combination frame is used in which first and second insulating frames, each having a window hole, are stacked on top of each other. However, the window hole of the second insulating frame has a larger size than the window hole of the first insulating frame, and the first insulating frame is on the bottom in the above-mentioned superposition.

【0016】また、放熱ブロックは第1の絶縁性フレー
ムの窓孔内に挿入されており、その上に半導体素子が取
り付けられている。さらに、導電構造は第1の絶縁性フ
レームに沿って伸びている。
Further, the heat dissipation block is inserted into the window hole of the first insulating frame, and the semiconductor element is mounted on the heat dissipation block. Furthermore, the conductive structure extends along the first insulating frame.

【0017】請求項4に記載された第4の構成の半導体
装置では、上記組合せフレームによって規定される階段
状の窓孔の中に樹脂が充填されて半導体素子の上面とそ
れに接続された導電線とを封止している。
[0017] In the semiconductor device having the fourth configuration described in claim 4, the step-like window hole defined by the combination frame is filled with resin so that the upper surface of the semiconductor element and the conductive wire connected thereto are filled with resin. and are sealed.

【0018】また、請求項5から請求項7に記載された
第1から第3の構成にかかる半導体素子収納容器はそれ
ぞれ、上記第1から第3の構成にかかる半導体装置にお
いて利用される構造を有しており、いずれにおいても絶
縁性フレームの窓孔に放熱ブロックが挿入されている。
Further, each of the semiconductor element storage containers according to the first to third configurations described in claims 5 to 7 has a structure used in the semiconductor device according to the first to third configurations. In both cases, a heat dissipation block is inserted into the window hole of the insulating frame.

【0019】一方、請求項8から請求項11に記載され
た第1から第4の製造方法は、上記の半導体装置の製造
プロセスを特定する。いずれの方法においても絶縁性フ
レームの窓孔に放熱ブロックが挿入された構造を得た後
に、半導体素子を放熱ブロックの上に固定する工程を有
している。
On the other hand, the first to fourth manufacturing methods described in claims 8 to 11 specify the manufacturing process of the above semiconductor device. Either method includes the step of fixing the semiconductor element onto the heat radiation block after obtaining a structure in which the heat radiation block is inserted into the window hole of the insulating frame.

【0020】第1の方法では絶縁性フレームに導電構造
を取付けた後において、絶縁性フレームの窓孔に放熱ブ
ロックを挿入するが、第2の方法では絶縁性フレームと
放熱ブロックとの組合せ構造を得てから導電構造を取付
ける。これら第1と第2の方法のいずれによっても、第
1の構成の半導体装置を得ることができる。
In the first method, a heat dissipation block is inserted into the window hole of the insulating frame after the conductive structure is attached to the insulating frame, but in the second method, a combination structure of the insulating frame and the heat dissipation block is used. Then install the conductive structure. A semiconductor device having the first configuration can be obtained by either of these first and second methods.

【0021】また、第3の方法では、第1と第2の絶縁
性フレームが使用されるが、放熱ブロックの上に半導体
素子を固定して配線を行なった後に第1と第2の絶縁性
フレームの相互接合がなされることに特徴がある。この
方法によって第3の構成の半導体装置を得ることができ
る。
In the third method, the first and second insulating frames are used, but after the semiconductor element is fixed on the heat dissipation block and wiring is performed, the first and second insulating frames are The feature is that the frames are joined together. A semiconductor device having the third configuration can be obtained by this method.

【0022】さらに、第4の方法では樹脂封止工程が付
加されており、この方法によって第4の構成の半導体装
置を得ることができる。
Furthermore, the fourth method adds a resin sealing step, and by this method, a semiconductor device having the fourth configuration can be obtained.

【0023】なお、後述する各実施例と各請求項との対
応関係は次のようになっている。
[0023] The correspondence relationship between each of the embodiments described later and each claim is as follows.

【0024】請求項1…第1ないし第6の実施例請求項
2…第1ないし第6の実施例 請求項3…第5の実施例および第6の実施例請求項4…
第5の実施例および第6の実施例請求項5…第1ないし
第4の実施例 請求項6…第1ないし第4の実施例 請求項7…第5および第6の実施例 請求項8…第1および第2の実施例の製造方法請求項9
…第3および第4の実施例の製造方法請求項10…第5
および第6の実施例の製造方法請求項11…第5および
第6の実施例の製造方法
Claim 1...First to sixth embodimentsClaim 2...First to sixth embodimentsClaim 3...Fifth embodiment and sixth embodimentClaim 4...
Fifth and sixth embodimentsClaim 5...First to fourth embodimentsClaim 6...First to fourth embodimentsClaim 7...Fifth and sixth embodimentsClaim 8 ...Production method of the first and second embodimentsClaim 9
...Manufacturing method of the third and fourth embodimentsClaim 10...Fifth
and the manufacturing method of the sixth embodiment.Claim 11...The manufacturing method of the fifth and sixth embodiments.

【0025】[0025]

【作用】この発明の第1から第4の構成の半導体装置の
いずれにおいても、半導体素子で発生した熱が放熱ブロ
ックを介して下方に放熱されるため、大電力の半導体素
子が使用可能である(第1の目的に対応)。
[Operation] In any of the semiconductor devices of the first to fourth configurations of the present invention, the heat generated in the semiconductor element is radiated downward through the heat radiation block, so that a high-power semiconductor element can be used. (corresponds to the first purpose).

【0026】特に第2の構成の半導体装置では、それを
配線基板等に実装したときに、基板に対する放熱ブロッ
クの接触能力が高まる。
In particular, in the semiconductor device of the second configuration, when the semiconductor device is mounted on a wiring board or the like, the ability of the heat dissipation block to contact the board is enhanced.

【0027】また、第3の構成の半導体装置では、半導
体素子と導電構造との配線工程が比較的広いスペース内
で実行可能であり、その製造が容易である(第2の目的
に対応)。
Furthermore, in the semiconductor device of the third configuration, the wiring process between the semiconductor element and the conductive structure can be performed within a relatively wide space, and the manufacturing thereof is easy (corresponding to the second objective).

【0028】さらに、第4の構成の半導体装置では半導
体素子の上面とそれに接続された導電線とが樹脂で封止
されるため、半導体素子の上面とそれに接続された導電
線の保護能力が一層向上する(第3の目的に対応)。
Furthermore, in the semiconductor device of the fourth configuration, since the upper surface of the semiconductor element and the conductive wires connected thereto are sealed with resin, the protection ability of the upper surface of the semiconductor element and the conductive wires connected thereto is further improved. Improve (corresponds to the third objective).

【0029】この発明の第1から第3の構成の半導体素
子収納容器はそれぞれ、上記第1から第3の構成の半導
体装置のうち半導体素子を収納している容器部分を特定
しているため、上記第1から第3の構成の半導体装置に
おいて利用可能となっている(第4の目的に対応)。
[0029] Since the semiconductor element storage containers of the first to third configurations of the present invention each specify the container portion that accommodates the semiconductor element of the semiconductor device of the first to third configurations, It can be used in semiconductor devices having the first to third configurations described above (corresponding to the fourth purpose).

【0030】さらに、この発明の第1から第4の構成の
半導体装置の製造方法は、第5の目的を達成することが
可能である。
Furthermore, the method of manufacturing a semiconductor device having the first to fourth configurations of the present invention can achieve the fifth object.

【0031】まず、第1の方法では、絶縁性フレームの
窓孔に放熱ブロックを挿入し放熱ブロックの上に半導体
素子を固定する。これに対し、第2の方法では、絶縁性
フレームと放熱ブロックとの組合わせ構造を得てから放
熱ブロックの上に半導体素子を固定しているが、いずれ
の方法においても、第1の構成の半導体装置が得られる
ことにかわりわない。
First, in the first method, a heat radiation block is inserted into a window hole of an insulating frame, and a semiconductor element is fixed onto the heat radiation block. On the other hand, in the second method, a combination structure of an insulating frame and a heat dissipation block is obtained, and then a semiconductor element is fixed on the heat dissipation block. There is no difference in the fact that a semiconductor device can be obtained.

【0032】また、第3の方法では、第1の絶縁性フレ
ームの窓孔に放熱ブロックを挿入し、放熱ブロックの上
に半導体素子を固定した後、第1の絶縁性フレームに第
2の絶縁性フレームを接合するようにしている。こうし
て、第3の構成の半導体装置を得るようにしている。
In the third method, a heat dissipation block is inserted into the window hole of the first insulating frame, a semiconductor element is fixed on the heat dissipation block, and then a second insulating frame is inserted into the first insulating frame. I'm trying to join the frame. In this way, a semiconductor device having the third configuration is obtained.

【0033】さらに、第4の方法では、第3の方法に樹
脂封止工程を付加することにより、第4の構成の半導体
装置を得るようにしている。
Furthermore, in the fourth method, a semiconductor device having the fourth configuration is obtained by adding a resin sealing step to the third method.

【0034】[0034]

【実施例】【Example】

<A.第1の実施例の構成>図1はこの発明の第1の実
施例である半導体装置SD1を示す斜視図、図2はその
断面図である。また、図3はその半導体装置SD1に使
用されたフレーム10を示す断面図、図4は同じくその
半導体装置SD1に使用される放熱ブロック20を示す
斜視図である。
<A. Configuration of First Embodiment> FIG. 1 is a perspective view showing a semiconductor device SD1 as a first embodiment of the present invention, and FIG. 2 is a sectional view thereof. Further, FIG. 3 is a cross-sectional view showing the frame 10 used in the semiconductor device SD1, and FIG. 4 is a perspective view showing the heat dissipation block 20 similarly used in the semiconductor device SD1.

【0035】図1および図2に示すように、この半導体
装置SD1は、半導体素子収納容器SCとその中に収納
された半導体素子30とを備えている。このうち半導体
素子収納容器SCはセラミック製のフレーム10とそれ
に付属する部材とからなっている。
As shown in FIGS. 1 and 2, this semiconductor device SD1 includes a semiconductor element storage container SC and a semiconductor element 30 housed therein. Among these, the semiconductor element storage container SC consists of a ceramic frame 10 and members attached thereto.

【0036】フレーム10は、その上面側に下方に向け
て陥没した半導体素子収納凹部11が形成されるととも
に、その凹部11の底面に下端まで貫通する矩形のブロ
ック取付孔(窓孔)12が形成される。また、フレーム
10の両側部にはフレーム10の上面側から下面側にか
けてリード取付孔13aが形成されて、そのリード取付
孔13a内にリード13が挿入される。さらに、フレー
ム10の上面側の両側領域にはリード(第3の導電部分
)13の上端に接続された第1電極(第1の導電部分)
14が設けられるとともに、フレーム10の下面側の両
側領域(第2の導電部分)にはリード13の下端に接続
された信号入出力用電極(第2電極)15が設けられる
The frame 10 has a downwardly recessed semiconductor element housing recess 11 formed on its upper surface side, and a rectangular block mounting hole (window hole) 12 formed in the bottom surface of the recess 11 that penetrates to the lower end. be done. Furthermore, lead attachment holes 13a are formed on both sides of the frame 10 from the top side to the bottom side of the frame 10, and the leads 13 are inserted into the lead attachment holes 13a. Furthermore, first electrodes (first conductive parts) connected to the upper ends of leads (third conductive parts) 13 are provided on both sides of the upper surface of the frame 10.
14, and signal input/output electrodes (second electrodes) 15 connected to the lower ends of the leads 13 are provided on both sides of the lower surface side of the frame 10 (second conductive portions).

【0037】一方、フレーム10のブロック取付孔12
内に嵌め込まれる放熱ブロック20は金属または合金か
らなる立方体のブロックである。この放熱ブロック20
はたとえば銅からなる単一のブロックであってもよいが
、図4に示すように第1と第2のブロック片21,22
を相互に接合して形成した複合ブロックであってもよい
。このうち、第1のブロック片21はたとえば銅で形成
されており、第2のブロック片22はモリブデンで形成
されている。そして、第2のブロック片22は、ハンダ
によって第1のブロック片21の上面に接合されている
On the other hand, the block mounting hole 12 of the frame 10
The heat dissipation block 20 fitted therein is a cubic block made of metal or alloy. This heat radiation block 20
may be a single block made of copper, for example, but as shown in FIG.
It may also be a composite block formed by joining together. Of these, the first block piece 21 is made of copper, for example, and the second block piece 22 is made of molybdenum. The second block piece 22 is joined to the upper surface of the first block piece 21 by solder.

【0038】この放熱ブロック20の平面サイズはブロ
ック取付孔12の開口サイズに適合している。そして放
熱ブロック20はブロック取付孔12内に挿入され、接
着剤によってブロック取付孔12内に固定されている。 また、この取付けにあたっては、放熱ブロック20の下
面20aの高さが信号入出力用電極15の下面15aの
高さと同一となるような高さ調整がなされている。換言
すれば、放熱ブロック20の下面20aは、信号入出力
電極15の下面15aと同一平面に属するような高さ関
係にある。
The planar size of the heat dissipation block 20 matches the opening size of the block attachment hole 12. The heat dissipation block 20 is inserted into the block attachment hole 12 and fixed within the block attachment hole 12 with an adhesive. Further, in this installation, the height is adjusted so that the height of the lower surface 20a of the heat dissipation block 20 is the same as the height of the lower surface 15a of the signal input/output electrode 15. In other words, the lower surface 20a of the heat radiation block 20 and the lower surface 15a of the signal input/output electrode 15 are in a height relationship such that they belong to the same plane.

【0039】また、ハンダ等の接合材31を用いたダイ
ボンディングによって、半導体素子30が放熱ブロック
20上に固定される。この半導体素子30は、その内部
に形成された回路素子と、その上面側に形成された電極
部(図示省略)とを備えている。さらに、半導体素子3
0の電極部には金属細線(導電線)40の一端(第1の
端部)が接続されるとともに、金属細線40の他端(第
2の端部)が電極14に接続される。これにより、半導
体素子30と電極14との間が電気的に接続される。
Furthermore, the semiconductor element 30 is fixed onto the heat radiation block 20 by die bonding using a bonding material 31 such as solder. The semiconductor element 30 includes a circuit element formed inside the semiconductor element 30 and an electrode part (not shown) formed on the upper surface side thereof. Furthermore, the semiconductor element 3
One end (first end) of a thin metal wire (conductive wire) 40 is connected to the electrode section 0, and the other end (second end) of the thin metal wire 40 is connected to the electrode 14. Thereby, the semiconductor element 30 and the electrode 14 are electrically connected.

【0040】図5は、この半導体装置SD1をプリント
基板50上に実装した状態を示す図である。プリント基
板50は、絶縁性の基板55とその上の導電性パターン
51とを有している。この導電性パターン51は半導体
装置SD1に対する信号の入出力のためのパターンであ
って、プリント基板50上の他の回路部品(図示せず)
に接続されている。また、基板55の上には、半導体装
置SD1の実装のための接合用パッド53が形成されて
いる。この接合用パッド53はたとえば導電性パターン
51と同時に形成された矩形の導電性パターンであって
もよい。この接合用パッド53は、半導体装置SD1以
外の回路部分からは電気的に絶縁された孤立パターンと
なっている。
FIG. 5 is a diagram showing a state in which this semiconductor device SD1 is mounted on a printed circuit board 50. The printed circuit board 50 has an insulating substrate 55 and a conductive pattern 51 thereon. This conductive pattern 51 is a pattern for inputting and outputting signals to and from the semiconductor device SD1, and is connected to other circuit components (not shown) on the printed circuit board 50.
It is connected to the. Further, on the substrate 55, a bonding pad 53 for mounting the semiconductor device SD1 is formed. This bonding pad 53 may be a rectangular conductive pattern formed at the same time as the conductive pattern 51, for example. This bonding pad 53 is an isolated pattern electrically insulated from circuit parts other than the semiconductor device SD1.

【0041】フレーム10の信号入出力電極15は、接
合材52によって導電性パターン51上に接続される。 また、放熱ブロック20の下面は、接合材54によって
接合用パッド53上に固定される。接合材51,52と
しては、たとえばハンダが使用される。
The signal input/output electrodes 15 of the frame 10 are connected to the conductive pattern 51 by a bonding material 52 . Further, the lower surface of the heat dissipation block 20 is fixed onto the bonding pad 53 by a bonding material 54. For example, solder is used as the bonding materials 51 and 52.

【0042】この半導体装置SD1では、半導体素子3
0の下面側からプリント基板50にかけて、接合材31
、モリブデン板22、放熱ブロック20および接合材5
4で構成される熱伝導経路が存在する。そしてこの熱伝
導経路の構成部品は金属または合金によって形成されて
いるため、この熱伝導経路の熱伝導率は高い。その結果
、この熱伝導経路は半導体素子30で発生した熱の放熱
経路として作用し、半導体素子30の放熱性能が高めら
れる。したがって、発熱量の大きい大電力の半導体素子
も使用することができる。
In this semiconductor device SD1, the semiconductor element 3
0 to the printed circuit board 50, the bonding material 31
, molybdenum plate 22, heat radiation block 20 and bonding material 5
There is a heat conduction path consisting of 4. Since the components of this heat conduction path are made of metal or alloy, the thermal conductivity of this heat conduction path is high. As a result, this heat conduction path acts as a radiation path for heat generated in the semiconductor element 30, and the heat radiation performance of the semiconductor element 30 is improved. Therefore, it is also possible to use semiconductor elements with a large amount of heat and high power.

【0043】さらに、この実施例では、放熱ブロック2
0の下面20aを、フレーム10の信号入出力電極15
の下面15aと同一の高さとしているため、半導体装置
SD1をプリント基板50に実装したときに、放熱ブロ
ック20の下面20aの全域が確実にプリント基板50
に接触する。このため、半導体素子30から放熱ブロッ
ク20に伝達された熱が、効率良くプリント基板50に
放出される。なお、放熱ブロックの下面の高さを信号入
出力電極の下面の高さと実質的に同一とするという構成
は、以下の他の実施例にも適用されている。
Furthermore, in this embodiment, the heat dissipation block 2
The lower surface 20a of the frame 10 is connected to the signal input/output electrode 15 of the frame 10.
Since the height is the same as that of the lower surface 15a of the heat dissipation block 20, when the semiconductor device SD1 is mounted on the printed circuit board 50, the entire lower surface 20a of the heat dissipation block 20 is reliably covered with the printed circuit board 50.
come into contact with. Therefore, the heat transferred from the semiconductor element 30 to the heat radiation block 20 is efficiently released to the printed circuit board 50. Note that the configuration in which the height of the lower surface of the heat dissipation block is made substantially the same as the height of the lower surface of the signal input/output electrode is also applied to other embodiments described below.

【0044】なお、プリント基板50の接合用パッド5
3は、信号伝達用の導電性パターン51や他の部品から
電気的に絶縁されているため、半導体素子30と導電性
パターン51などとの間の電気的短絡等は生じない。
Note that the bonding pad 5 of the printed circuit board 50
3 is electrically insulated from the conductive pattern 51 for signal transmission and other components, so that no electrical short circuit occurs between the semiconductor element 30 and the conductive pattern 51 or the like.

【0045】また、半導体素子30の下面側は接地され
ることが多いため、半導体素子30が放熱ブロック20
に電気的に接続されることによる弊害はない。特に、接
合用パッド53を接地電位レベルに接続した場合には、
放熱ブロック20を介した接地経路を確保できるという
利点もある。
Furthermore, since the lower surface side of the semiconductor element 30 is often grounded, the semiconductor element 30 is connected to the heat dissipation block 20.
There is no harm caused by being electrically connected to the In particular, when the bonding pad 53 is connected to the ground potential level,
There is also the advantage that a grounding path via the heat dissipation block 20 can be secured.

【0046】<B.第1の実施例の製造方法>この半導
体装置SD1は次のようにして製造される。
<B. Manufacturing method of first embodiment> This semiconductor device SD1 is manufactured as follows.

【0047】まず、図6に示すように、セラミック製の
フレーム10を作成する。フレーム10は凹部11を有
しており、その底部には矩形のブロック取付孔12が形
成されている。また、リード取付孔13aも形成されて
いる。
First, as shown in FIG. 6, a ceramic frame 10 is created. The frame 10 has a recess 11, and a rectangular block attachment hole 12 is formed at the bottom of the recess 11. A lead attachment hole 13a is also formed.

【0048】次に、図7に示すリード13をリード取付
孔13aに挿入し、金属の電極板14,15をフレーム
10の上下面の端部に設置してリード13と接続する。 この状態が既述した図3に相当する。なお、図6に示さ
れるリード13、第1電極14および第2電極15によ
って導電リード構造D(導電構造)が構成される。
Next, the lead 13 shown in FIG. 7 is inserted into the lead attachment hole 13a, and metal electrode plates 14 and 15 are installed at the ends of the upper and lower surfaces of the frame 10 and connected to the lead 13. This state corresponds to FIG. 3 described above. Note that a conductive lead structure D (conductive structure) is constituted by the lead 13, the first electrode 14, and the second electrode 15 shown in FIG.

【0049】その後、図8に示すように、あらかじめ準
備された放熱ブロック20の側面に接着剤を塗布し、そ
の放熱ブロック20をフレーム10のブロック取付孔1
2内に挿入して接着剤を硬化させる。このとき、放熱ブ
ロック20の下面20aの高さが電極板15の下面15
aの高さと同一となるようにしておく。なお、図8に示
される状態、すなわちフレーム10、導電リード構造D
および放熱ブロック20によって半導体素子収納容器S
C1が構成される。
Thereafter, as shown in FIG. 8, adhesive is applied to the side surface of the heat dissipation block 20 prepared in advance, and the heat dissipation block 20 is inserted into the block mounting hole 1 of the frame 10.
2 and let the adhesive harden. At this time, the height of the lower surface 20a of the heat radiation block 20 is equal to the lower surface 15 of the electrode plate 15.
Make sure that the height is the same as that of a. Note that the state shown in FIG. 8, that is, the frame 10 and the conductive lead structure D
and the semiconductor element storage container S by the heat dissipation block 20.
C1 is configured.

【0050】つづいて、図9に示すように、接合材31
を用いて放熱ブロック20上に半導体素子30を固定す
る。最後に図2に示すように、半導体素子30の電極部
と電極14とを金属細線40により接続し、半導体装置
SD1を得る。
Next, as shown in FIG. 9, the bonding material 31
The semiconductor element 30 is fixed on the heat dissipation block 20 using the heat dissipation block 20. Finally, as shown in FIG. 2, the electrode portion of the semiconductor element 30 and the electrode 14 are connected by a thin metal wire 40 to obtain a semiconductor device SD1.

【0051】<B.第2の実施例>図10はこの発明の
第2の実施例である半導体装置SD2を示す断面図であ
る。同図に示すように、この半導体装置SD2は半導体
素子収納容器SC2を備えており、半導体素子収納容器
SC2は、図2のフレーム10と同様の形状を有するセ
ラミック製のフレーム60を備えている。フレーム60
の中央部分には半導体素子収納凹部61が形成され、半
導体素子収納凹部61の底面にはブロック取付孔62が
形成されている。
<B. Second Embodiment> FIG. 10 is a sectional view showing a semiconductor device SD2 which is a second embodiment of the present invention. As shown in the figure, this semiconductor device SD2 includes a semiconductor element storage container SC2, and the semiconductor element storage container SC2 includes a ceramic frame 60 having the same shape as the frame 10 in FIG. frame 60
A semiconductor element storage recess 61 is formed in the center of the semiconductor element storage recess 61, and a block attachment hole 62 is formed in the bottom surface of the semiconductor element storage recess 61.

【0052】フレーム60に取付られる電極64,65
のうち、フレーム60の下面側の電極65は第1の実施
例における電極14(図2)と同様であるが、フレーム
60の上面側の電極64は二重鍵形(Double K
ink)の形状を有している。この電極64は、フレー
ム60の上面60aからブロック取付穴62の内部ステ
ップ面61aにかけて適合している。
Electrodes 64 and 65 attached to frame 60
Among them, the electrode 65 on the lower surface side of the frame 60 is similar to the electrode 14 in the first embodiment (FIG. 2), but the electrode 64 on the upper surface side of the frame 60 has a double key shape (Double K shape).
ink). This electrode 64 fits from the upper surface 60a of the frame 60 to the inner step surface 61a of the block mounting hole 62.

【0053】電極64の各部分のうち、フレーム60の
上面60aの上に存在する部分64aはリード63と接
続されており、ブロック取付穴62の内部ステップ面6
1aの上に存在する部分64bと半導体素子80の電極
部とが金属細線90により接続されている。
Of each part of the electrode 64, a part 64a existing on the upper surface 60a of the frame 60 is connected to the lead 63, and is connected to the inner step surface 6 of the block mounting hole 62.
The portion 64b existing above 1a and the electrode portion of the semiconductor element 80 are connected by a thin metal wire 90.

【0054】フレーム60のブロック取付孔62内には
放熱ブロック70が挿入されて固定されている。この放
熱ブロック70は第1の実施例における放熱ブロック2
0と同様の材質から構成されているが、その厚さ寸法は
第1の実施例の放熱ブロック20よりも小さく設定され
ている。すなわち、放熱ブロック70の下面70aの高
さが電極65の下面65aと同じ高さになるように放熱
ブロック70をブロック取付穴62内に固定したとき、
放熱ブロック70の上面70bの高さがブロック取付穴
62の内部ステップ面61aよりも低くなるように、放
熱ブロック70の厚さが決定されている。
A heat dissipation block 70 is inserted and fixed in the block attachment hole 62 of the frame 60. This heat radiation block 70 is the heat radiation block 2 in the first embodiment.
0, but its thickness is set smaller than that of the heat dissipation block 20 of the first embodiment. That is, when the heat dissipation block 70 is fixed in the block attachment hole 62 so that the height of the lower surface 70a of the heat dissipation block 70 is the same as the lower surface 65a of the electrode 65,
The thickness of the heat radiation block 70 is determined such that the height of the upper surface 70b of the heat radiation block 70 is lower than the internal step surface 61a of the block attachment hole 62.

【0055】また、半導体素子収納凹部61内に、シリ
コン系樹脂またはエポキシ系樹脂等のポッティング材1
05が充填され、そのポッティング材105(樹脂層)
により半導体素子80と金属細線90とが封止される。 電極64の部分64bもまたポッティング材105によ
って封止されている。
Further, a potting material 1 such as silicon resin or epoxy resin is placed in the semiconductor element storage recess 61.
05 is filled, and the potting material 105 (resin layer)
The semiconductor element 80 and the thin metal wire 90 are sealed. Portion 64b of electrode 64 is also sealed with potting material 105.

【0056】その他の構成は、上記第1の実施例と同様
である。
The other configurations are the same as those of the first embodiment.

【0057】この半導体装置SD2においても、半導体
素子80を放熱ブロック70上に取り付けるようにして
いるため、半導体素子80の放熱性能が高められる。
Also in this semiconductor device SD2, since the semiconductor element 80 is mounted on the heat radiation block 70, the heat radiation performance of the semiconductor element 80 is improved.

【0058】また、金属細線90を半導体素子収納凹部
61内に収容して、その凹部61内にポッティング材1
05を充填するようにしているため、金属細線90と半
導体素子80とがポッティング材105により封止され
て、金属細線90と半導体素子80とが十分に保護され
る。
Further, the thin metal wire 90 is accommodated in the semiconductor element storage recess 61, and the potting material 1 is placed in the recess 61.
05, the thin metal wire 90 and the semiconductor element 80 are sealed with the potting material 105, and the thin metal wire 90 and the semiconductor element 80 are sufficiently protected.

【0059】<D.第2の実施例の製造方法>この半導
体装置SD2の製造にあたっては、まず、第1の実施例
の半導体装置SD1と同様のプロセスによって図11の
構造を得る。すなわち、フレーム60のブロック取付穴
62内に放熱ブロック70を取り付ける。つづいて、放
熱ブロック70上に半導体素子80を取り付けてから、
半導体素子80の電極部と電極64とを金属細線90に
より接続する。
<D. Manufacturing method of second embodiment> In manufacturing this semiconductor device SD2, first, the structure shown in FIG. 11 is obtained by the same process as the semiconductor device SD1 of the first embodiment. That is, the heat dissipation block 70 is attached within the block attachment hole 62 of the frame 60. Next, after mounting the semiconductor element 80 on the heat dissipation block 70,
The electrode portion of the semiconductor element 80 and the electrode 64 are connected by a thin metal wire 90.

【0060】その後、半導体素子収納凹部61内に、ポ
ッティング材105とともに硬化剤を充填し、それらを
加熱して硬化させることにより、半導体装置SD2を得
る。
Thereafter, a curing agent is filled together with the potting material 105 into the semiconductor element storage recess 61, and they are heated and cured to obtain the semiconductor device SD2.

【0061】<E.第3の実施例とその製造方法>図1
2はこの発明の第3の実施例である半導体装置SD3を
示す断面図、図13はその半導体装置SD3に使用され
た放熱ブロック120を示す斜視図である。両図に示す
ように、この半導体装置の放熱ブロック120には、そ
の両側壁に側方に突出するように一対のリブ120aが
一体的に形成されている。また、フレーム110のブロ
ック取付孔112の内壁部分には、リブ120aと適合
する一対の溝112aが形成されている。
<E. Third embodiment and its manufacturing method>Figure 1
2 is a sectional view showing a semiconductor device SD3 according to a third embodiment of the present invention, and FIG. 13 is a perspective view showing a heat dissipation block 120 used in the semiconductor device SD3. As shown in both figures, a pair of ribs 120a are integrally formed on both side walls of a heat radiation block 120 of this semiconductor device so as to project laterally. Furthermore, a pair of grooves 112a that fit with the ribs 120a are formed in the inner wall portion of the block attachment hole 112 of the frame 110.

【0062】その他の構成は、上記第1の実施例の半導
体装置SD1と同様である。
The rest of the structure is the same as that of the semiconductor device SD1 of the first embodiment.

【0063】この半導体装置SD3では、放熱ブロック
120とフレーム110との固定がリブ120aと溝1
12aとの嵌合によって達成されるため、それらの間に
相互にずれが生ずる事態や、それらが相互に分離してし
まう事態を特に有効に防止できる。
In this semiconductor device SD3, the heat dissipation block 120 and the frame 110 are fixed by the rib 120a and the groove 1.
12a, it is possible to particularly effectively prevent a situation in which mutual displacement occurs between them or a situation in which they become separated from each other.

【0064】この半導体装置SD3の製造は次のように
して行なわれる。
This semiconductor device SD3 is manufactured as follows.

【0065】すなわち、リブ120aが形成された放熱
ブロック120の外周にセラミック材料を配設しておい
て、これらを焼結することにより、放熱ブロック120
とセラミック製フレーム110とを一体化した構造体を
得る。このようにして形成された構造体は、半導体素子
収納凹部111の底部分に放熱ブロック120が存在し
ている。また、フレーム110の上面から下面まで貫通
するリード取付孔113aがフレーム110の両側部に
形成される。
That is, by disposing a ceramic material around the outer periphery of the heat dissipation block 120 on which the ribs 120a are formed and sintering the ceramic material, the heat dissipation block 120
A structure is obtained in which the ceramic frame 110 and the ceramic frame 110 are integrated. In the structure thus formed, a heat dissipation block 120 is present at the bottom of the semiconductor element storage recess 111. Further, lead attachment holes 113a penetrating from the upper surface to the lower surface of the frame 110 are formed on both sides of the frame 110.

【0066】つづいて、リード取付孔113aの中にリ
ード113を挿入する。次に、フレーム110の上面の
両側領域に、リード113の上端に接続されるように電
極114を固定するとともに、フレーム110の下面の
両側領域に信号入出力電極115を固定してリード11
3の下端に接続する。
Next, the lead 113 is inserted into the lead attachment hole 113a. Next, electrodes 114 are fixed to both sides of the upper surface of the frame 110 so as to be connected to the upper ends of the leads 113, and signal input/output electrodes 115 are fixed to both sides of the lower surface of the frame 110.
Connect to the bottom end of 3.

【0067】つづいて、半導体素子収納凹部111内に
おいて放熱ブロック120上に半導体素子130をダイ
ボンディングして取り付ける。そして最後に、半導体素
子130の電極部と電極114とを金属細線140によ
り接続する。
Next, the semiconductor element 130 is mounted on the heat dissipation block 120 in the semiconductor element storage recess 111 by die bonding. Finally, the electrode portion of the semiconductor element 130 and the electrode 114 are connected by the thin metal wire 140.

【0068】<F.第4の実施例とその製造方法>図1
4はこの発明の第4の実施例である半導体装置SD4を
示す斜視図、図15はその半導体装置SD4の要部分解
断面図である。両図に示すように、この半導体装置SD
4が、上記第3の実施例の半導体装置SD3に対し相違
している点は次の通りである。
<F. Fourth embodiment and its manufacturing method>Figure 1
4 is a perspective view showing a semiconductor device SD4 according to a fourth embodiment of the present invention, and FIG. 15 is an exploded cross-sectional view of a main part of the semiconductor device SD4. As shown in both figures, this semiconductor device SD
The differences between the semiconductor device SD3 and the semiconductor device SD3 of the third embodiment are as follows.

【0069】すなわち、半導体装置SD3のフレーム1
10はセラミックにより構成されているが、この半導体
装置SD4のフレーム160はエポキシ系樹脂やガラス
エポキシ系樹脂等の樹脂により構成されている。また、
フレーム160は一対のフレーム片116aの組合わせ
からなっている。その他の構成は、第3の実施例の半導
体装置SD3と同様である。
That is, frame 1 of semiconductor device SD3
10 is made of ceramic, and the frame 160 of this semiconductor device SD4 is made of resin such as epoxy resin or glass epoxy resin. Also,
The frame 160 is made up of a pair of frame pieces 116a. The other configurations are similar to the semiconductor device SD3 of the third embodiment.

【0070】この半導体装置SD4では、焼結プロセス
によって放熱ブロック170と一体化できない樹脂フレ
ーム160を用いつつ第3の実施例の半導体素子収納容
器SC3と類似の収納容器SD4を得られるという利点
がある。
This semiconductor device SD4 has the advantage that a storage container SD4 similar to the semiconductor element storage container SC3 of the third embodiment can be obtained while using the resin frame 160 that cannot be integrated with the heat dissipation block 170 through the sintering process. .

【0071】この半導体装置SD4の製造にあたっては
、一対のフレーム片160aをあらかじめ準備しておく
。これらのフレーム片160aは、相互に結合されたと
きに図12のフレーム110と同形状となるような形状
を持っている。
In manufacturing this semiconductor device SD4, a pair of frame pieces 160a are prepared in advance. These frame pieces 160a have a shape that is the same as the frame 110 of FIG. 12 when connected to each other.

【0072】まず、各フレーム片160aのリード取付
孔163aにリード163が挿入されるとともに、電極
164および信号入出力電極165がリード163に接
続される。
First, the leads 163 are inserted into the lead attachment holes 163a of each frame piece 160a, and the electrodes 164 and signal input/output electrodes 165 are connected to the leads 163.

【0073】一方、放熱ブロック170は図13の放熱
ブロック120と同じ形状を有しており、各フレーム片
160aに形成された溝166と適合する一対のリブ1
20aが形成されている。そして、各フレーム片160
aの対向する面側に接着剤を塗布し、各フレーム片16
0aの溝166内にリブ170aを嵌合させるようにし
て、一対のフレーム片160aで放熱ブロック170を
挟み込む。そして上記接着剤を硬化させることにより一
対のフレーム片160aがフレーム160となるととも
に、フレーム160と放熱ブロック170とが一体化さ
れ、これによって半導体素子収納容器SC4が得られる
On the other hand, the heat radiation block 170 has the same shape as the heat radiation block 120 shown in FIG. 13, and has a pair of ribs 1 that fit into the grooves 166 formed in each frame piece 160a.
20a is formed. And each frame piece 160
Apply adhesive to the opposite sides of a, and attach each frame piece 16.
The heat radiation block 170 is sandwiched between the pair of frame pieces 160a so that the rib 170a fits into the groove 166 of 0a. By curing the adhesive, the pair of frame pieces 160a become the frame 160, and the frame 160 and the heat radiation block 170 are integrated, thereby obtaining the semiconductor element storage container SC4.

【0074】その後、半導体素子収納凹部161内にお
いて放熱ブロック170上に半導体素子180をダイボ
ンディングして固定し、その後半導体素子180の電極
部と電極164とを金属細線190により接続して半導
体装置SD4を得る。
Thereafter, the semiconductor element 180 is die-bonded and fixed on the heat dissipation block 170 in the semiconductor element storage recess 161, and then the electrode portion of the semiconductor element 180 and the electrode 164 are connected by a thin metal wire 190 to form the semiconductor device SD4. get.

【0075】<G.第5の実施例>図16はこの発明の
第5の実施例である半導体装置SD5を示す断面図、図
17はその半導体装置SD5に使用された第1フレーム
210aを示す断面図である。
<G. Fifth Embodiment> FIG. 16 is a sectional view showing a semiconductor device SD5 according to a fifth embodiment of the present invention, and FIG. 17 is a sectional view showing a first frame 210a used in the semiconductor device SD5.

【0076】両図に示すように、第1フレーム210a
は、絶縁性部材、例えばエポキシ系樹脂またはガラスエ
ポキシ系樹脂などの樹脂により構成された矩形のリング
部材であり、中央部に矩形のブロック取付孔(第1の窓
孔)212が存在する。また、第1フレーム210aの
両側部には、リード取付孔213aが形成され、その中
にリード(第3の導電部分)213が挿通されている。
As shown in both figures, the first frame 210a
is a rectangular ring member made of an insulating member, for example, a resin such as epoxy resin or glass epoxy resin, and has a rectangular block attachment hole (first window hole) 212 in the center. Furthermore, lead attachment holes 213a are formed on both sides of the first frame 210a, into which leads (third conductive portions) 213 are inserted.

【0077】第1フレーム210aの両面両側領域には
、リード(第3の導電部分)213にそれぞれ接続する
電極(第1の導電部分)214および信号入出力電極(
第2の導電部分)215が設けられる。電極214は、
ブロック取付孔212の周縁部まで伸びている。
[0077] On both sides of the first frame 210a, electrodes (first conductive part) 214 connected to leads (third conductive part) 213 and signal input/output electrodes (
A second electrically conductive portion) 215 is provided. The electrode 214 is
It extends to the peripheral edge of the block attachment hole 212.

【0078】第1フレーム210aのブロック取付孔2
12内には、図10の放熱ブロック70と同形状、同素
材の放熱ブロック220が、接着剤により取り付けられ
る。
Block attachment hole 2 of first frame 210a
A heat dissipation block 220 having the same shape and the same material as the heat dissipation block 70 in FIG. 10 is attached inside the heat dissipation block 12 with an adhesive.

【0079】放熱ブロック220上には、ダイボンディ
ング用接合材231を介して半導体素子230が固定さ
れる。半導体素子230の上面230aは、第1フレー
ム210aの上面とほぼ同一高さとなっている。
A semiconductor element 230 is fixed onto the heat dissipation block 220 via a die bonding bonding material 231. The upper surface 230a of the semiconductor element 230 is approximately at the same height as the upper surface of the first frame 210a.

【0080】また、ブロック取付孔212の周縁部位置
の電極214と半導体素子230の電極部とが金属細線
240により接続される。
Further, the electrode 214 at the peripheral edge of the block attachment hole 212 and the electrode portion of the semiconductor element 230 are connected by a thin metal wire 240.

【0081】第1フレーム210aの上面側には、第1
フレーム210aと同素材で構成された樹脂製の第2フ
レーム210bが接着剤により貼り付けられる。この第
2フレーム210bは矩形リング状に形成されており、
その枠孔(第2の窓孔)211の平面サイズは、第1フ
レーム210aのブロック取付孔212の平面サイズよ
りも大きい。また、電極214の一部は、これら第1と
第2のフレーム210a,210bの間に挟まれている
。これらの第1と第2のフレーム210a,210bの
組合せによってフレーム210が構成され、フレーム2
10の内壁面によって凹部210sが規定される。
[0081] On the upper surface side of the first frame 210a, a first
A second frame 210b made of resin and made of the same material as the frame 210a is attached with an adhesive. This second frame 210b is formed in a rectangular ring shape,
The planar size of the frame hole (second window hole) 211 is larger than the planar size of the block attachment hole 212 of the first frame 210a. Further, a part of the electrode 214 is sandwiched between the first and second frames 210a and 210b. A frame 210 is configured by a combination of these first and second frames 210a and 210b, and frame 2
A recess 210s is defined by the inner wall surface of 10.

【0082】凹部210s内には、シリコン系樹脂また
はエポキシ系樹脂等のポッティング材255が充填され
、そのポッティング材255により半導体素子230と
金属細線240とが封止されている。
The recess 210s is filled with a potting material 255 such as silicon resin or epoxy resin, and the semiconductor element 230 and the thin metal wire 240 are sealed with the potting material 255.

【0083】なお、上述の構成のうち、第1のフレーム
210a、第2のフレーム210b、リード213、電
極214、信号入出力電極215および放熱ブロック2
20によって、半導体素子収納容器SC5が構成されて
いる。
Note that among the above-mentioned configurations, the first frame 210a, the second frame 210b, the leads 213, the electrodes 214, the signal input/output electrodes 215, and the heat dissipation block 2
20 constitutes a semiconductor element storage container SC5.

【0084】この半導体装置SD5は図10の半導体装
置SD2と類似の構成を有するため、半導体装置SD2
の利点と共通する利点があるが、それのみならず、後述
するように製造が容易であるという他の利点もある。
Since this semiconductor device SD5 has a configuration similar to that of the semiconductor device SD2 in FIG.
It has the same advantages as the above, but it also has other advantages such as ease of manufacture, as will be described later.

【0085】<H.第5の実施例とその製造方法>この
半導体装置SD5を製造するにあたっては、まず図17
に示すように、電極214,215およびリード213
を第1フレーム210aに取付ける。
<H. Fifth Embodiment and Manufacturing Method>In manufacturing this semiconductor device SD5, first, FIG.
As shown, electrodes 214, 215 and leads 213
is attached to the first frame 210a.

【0086】次に、図18に示すように、第1フレーム
210aのブロック取付孔212内に放熱ブロック22
0を固定する。
Next, as shown in FIG. 18, the heat radiation block 22 is installed in the block attachment hole 212 of the first frame 210a.
Fix 0.

【0087】さらに、図19に示すように、接合材23
1を用いて放熱ブロック220上に、半導体素子230
を接合する。つづいて、図20に示すように、半導体素
子230の電極部と第1フレーム210aの電極214
とを金属細線240により接続する。
Furthermore, as shown in FIG. 19, the bonding material 23
1, the semiconductor element 230 is placed on the heat dissipation block 220 using
join. Continuing, as shown in FIG. 20, the electrode portion of the semiconductor element 230 and the electrode 214 of the first frame 210a
and are connected by a thin metal wire 240.

【0088】その後、図21に示すように、接着剤を用
いて第1フレーム210a上に第2フレーム210bを
取り付ける。これによって凹部210sが形成され、そ
の中に金属細線240と半導体素子230が収容された
状態になる。
Thereafter, as shown in FIG. 21, the second frame 210b is attached onto the first frame 210a using adhesive. As a result, a recess 210s is formed, and the thin metal wire 240 and the semiconductor element 230 are accommodated therein.

【0089】そして最後に、図16に示すように凹部2
10sの中にポッティング材255としての樹脂を充填
して、その樹脂を加熱硬化させて半導体装置SD5を得
る。
Finally, as shown in FIG.
10s is filled with resin as a potting material 255, and the resin is heated and hardened to obtain a semiconductor device SD5.

【0090】ところで、上記第1ないし第4の実施例で
は中央部の断面が段差を持つ一体のフレームをあらかじ
め準備しておかねばならない。そして、樹脂を材料とし
て用いた場合には、このような段差を持つ一体のフレー
ムの成型は面倒である。これに対してこの第5の実施例
においては、それ自身は段差を持たない矩形リング状の
第1と第2のフレーム210a,210bを準備してお
き、それらの接合によって段差を持つフレーム210を
得ることができるため、半導体装置SD5の製造が容易
となるという利点がある。
[0090] In the first to fourth embodiments described above, it is necessary to prepare in advance an integral frame having a step in its central section. When resin is used as the material, it is troublesome to mold an integral frame with such steps. On the other hand, in this fifth embodiment, first and second rectangular ring-shaped frames 210a and 210b, which do not themselves have a step, are prepared, and by joining them, a frame 210 with a step is formed. Therefore, there is an advantage that manufacturing of the semiconductor device SD5 becomes easy.

【0091】また、半導体素子230を第2フレーム2
10bで囲む前の状態で、金属細線240の接続作業を
行うようにしているため、その接続作業を、第2フレー
ム210bにより制約されることなく、広いスペースで
行うことができる。このため、例えば図10に示す半導
体装置SD2のように、半導体素子収納凹部61内の狭
いスペースで金属細線90を接続する必要がない。
[0091] Also, the semiconductor element 230 is placed in the second frame 2.
Since the thin metal wire 240 is connected before being surrounded by the second frame 210b, the connection work can be performed in a wide space without being restricted by the second frame 210b. Therefore, it is not necessary to connect the thin metal wires 90 in a narrow space within the semiconductor element housing recess 61, as in the semiconductor device SD2 shown in FIG. 10, for example.

【0092】<I.第6実施例とその製造方法>図22
はこの発明の第6の実施例である半導体装置SD6を示
す断面図である。同図に示すように、この半導体装置S
D6では、3つの部分263a〜263cが一体化され
た電極263を第1フレーム260aに取付けている。 この電極263の第1の部分263aは第1フレーム2
60aの上面に固定され、第2の部分263bは第1フ
レーム260aの外側面260sの上に存在する。さら
に、第3の部分263cは第1フレーム260aの下面
に取り付けられている。
<I. Sixth embodiment and its manufacturing method>Figure 22
is a sectional view showing a semiconductor device SD6 which is a sixth embodiment of the invention. As shown in the figure, this semiconductor device S
At D6, an electrode 263 in which three parts 263a to 263c are integrated is attached to the first frame 260a. The first portion 263a of this electrode 263 is connected to the first frame 2.
60a, and the second portion 263b is present on the outer surface 260s of the first frame 260a. Further, the third portion 263c is attached to the lower surface of the first frame 260a.

【0093】なお、第1フレーム260a,第2フレー
ム210b,放熱ブロック220および電極263によ
り半導体素子収納容器SC6が構成される。
Note that the first frame 260a, the second frame 210b, the heat radiation block 220, and the electrode 263 constitute a semiconductor element storage container SC6.

【0094】この半導体装置SD6では半導体素子23
0とプリント基板(図示せず)との電気的接続が電極2
63を介して行なわれるため、第1フレーム260aに
リードを挿通するためのリード挿通孔を形成する必要が
ない。このため、半導体装置SD6は比較的簡単に製造
できる。
In this semiconductor device SD6, the semiconductor element 23
The electrical connection between 0 and the printed circuit board (not shown) is the electrode 2.
63, there is no need to form a lead insertion hole in the first frame 260a for inserting the lead. Therefore, the semiconductor device SD6 can be manufactured relatively easily.

【0095】その他の構成は、図16の半導体装置SD
5と同様であるため、同一部分に同一符号を付して、そ
の説明は省略する。また、製法手順も、上記第5の実施
例で説明した手順と同様である。
The other configuration is the semiconductor device SD in FIG.
5, the same parts are given the same reference numerals and the explanation thereof will be omitted. Further, the manufacturing procedure is also the same as that described in the fifth embodiment.

【0096】この半導体装置SD6は、図16の半導体
装置SD5の製造プロセスにおいて、第1フレーム21
0aのかわりに第1フレーム260aを使用し、電極2
14,215およびリード213のかわりに電極263
を使用することによって製造可能である。
This semiconductor device SD6 is manufactured using the first frame 21 in the manufacturing process of the semiconductor device SD5 shown in FIG.
Using the first frame 260a instead of 0a, the electrode 2
14, 215 and the electrode 263 instead of the lead 213.
It can be manufactured by using

【0097】<J.変形例>上記各実施例のいずれにお
いても、フレームの材質は限定されるものではなく、種
々の電気的絶縁性材料を利用可能である。例示したセラ
ミックや樹脂はその代表例である。
<J. Modification> In any of the above embodiments, the material of the frame is not limited, and various electrically insulating materials can be used. The illustrated ceramics and resins are representative examples.

【0098】また、各実施例における放熱ブロックは、
一般に、金属もしくは合金、またはそれらの積層構造で
形成することができる。
[0098] Furthermore, the heat dissipation block in each example is as follows:
In general, it can be formed of a metal, an alloy, or a laminated structure thereof.

【0099】[0099]

【発明の効果】請求項1から請求項4の半導体装置のい
ずれにおいても、半導体素子で発生した熱が放熱ブロッ
クを介して下方に放熱されるため、放熱性能が高められ
て大電力の半導体素子を使用できる。
Effects of the Invention In any of the semiconductor devices according to claims 1 to 4, the heat generated in the semiconductor element is radiated downward through the heat radiation block, so that the heat radiation performance is improved and the semiconductor element with high power can be used. can be used.

【0100】特に、請求項2の半導体装置では、導電構
造のうち絶縁性フレームの下面に固定された部分の下面
の高さと、放熱ブロックの下面の高さとを同じにしてい
るため、実装時における放熱ブロックの基板への接触能
力が高まり、放熱性能が一層高められる。
In particular, in the semiconductor device of claim 2, the height of the lower surface of the portion of the conductive structure fixed to the lower surface of the insulating frame is the same as the height of the lower surface of the heat dissipation block. The contact ability of the heat dissipation block to the substrate is increased, and the heat dissipation performance is further improved.

【0101】さらに、請求項3の半導体装置では、それ
ぞれ窓孔を有する第1と第2の絶縁性フレームを重ね合
わせた組合わせフレームを使用しているため、第1と第
2の絶縁性フレームを接合する前に半導体素子と導電構
造との配線工程を実行するとにより、その工程を比較的
広いスペース内で行えて製造が容易になる。
Furthermore, in the semiconductor device of the third aspect, since a combination frame is used in which the first and second insulating frames each having a window hole are superimposed, the first and second insulating frames By performing a wiring process between the semiconductor element and the conductive structure before bonding the semiconductor element and the conductive structure, the process can be performed within a relatively large space, which facilitates manufacturing.

【0102】また、請求項4の半導体装置では、上記組
合せフレームによって規定される階段状の窓孔の中に樹
脂を充填してその樹脂により半導体素子の上面とそれに
接続された導電線とを封止しているため、導電線の保護
能力が一層向上する。
Further, in the semiconductor device according to claim 4, the stepped window hole defined by the combination frame is filled with resin, and the upper surface of the semiconductor element and the conductive wire connected thereto are sealed with the resin. This further improves the ability to protect the conductive wire.

【0103】請求項5から請求項7の半導体素子収納容
器はそれぞれ、請求項1から請求項3の半導体装置のう
ち半導体素子を収納している容器部分を特定しているた
め、請求項1から請求項3の半導体装置に利用できる。
[0103] The semiconductor device storage containers according to claims 5 to 7 each specify the container portion that houses the semiconductor device of the semiconductor device according to claims 1 to 3, so that It can be used in the semiconductor device according to claim 3.

【0104】請求項8から請求項11の製造方法では、
上記の半導体装置の製造プロセスを特定しているため、
上記の半導体装置を得ることができる。
[0104] In the manufacturing method according to claims 8 to 11,
Since the manufacturing process of the above semiconductor device is specified,
The above semiconductor device can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の第1の実施例の半導体装置を示す斜
視図である。
FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the invention.

【図2】上記第1の実施例の半導体装置を示す断面図で
ある。
FIG. 2 is a cross-sectional view showing the semiconductor device of the first embodiment.

【図3】上記第1の実施例の半導体装置に使用されたフ
レームを示す断面図である。
FIG. 3 is a sectional view showing a frame used in the semiconductor device of the first embodiment.

【図4】上記第1の実施例の半導体装置に使用された放
熱ブロックを示す斜視図である
FIG. 4 is a perspective view showing a heat dissipation block used in the semiconductor device of the first embodiment.

【図5】上記第1の実施例の半導体装置の実装状態を示
す断面図である。
FIG. 5 is a cross-sectional view showing the mounting state of the semiconductor device of the first embodiment.

【図6】上記第1の実施例の半導体装置の製造方法を説
明するための断面図である。
FIG. 6 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the first embodiment.

【図7】上記第1の実施例の半導体装置の製造方法を説
明するための斜視図である。
FIG. 7 is a perspective view for explaining the method of manufacturing the semiconductor device of the first embodiment.

【図8】上記第1の実施例の半導体装置の製造方法を説
明するための断面図である。
FIG. 8 is a cross-sectional view for explaining the method for manufacturing the semiconductor device of the first embodiment.

【図9】上記第1の実施例の半導体装置の製造方法を説
明するための断面図である。
FIG. 9 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the first embodiment.

【図10】この発明の第2の実施例の半導体装置を示す
断面図である。
FIG. 10 is a sectional view showing a semiconductor device according to a second embodiment of the invention.

【図11】上記第2の実施例の半導体装置の製造方法を
説明するための断面図である。
FIG. 11 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the second embodiment.

【図12】この発明の第3の実施例の半導体装置を示す
断面図である。
FIG. 12 is a sectional view showing a semiconductor device according to a third embodiment of the invention.

【図13】上記第3の実施例の半導体装置に使用された
放熱ブロックを示す斜視図である。
FIG. 13 is a perspective view showing a heat dissipation block used in the semiconductor device of the third embodiment.

【図14】この発明の第4の実施例の半導体装置を示す
斜視図である。
FIG. 14 is a perspective view showing a semiconductor device according to a fourth embodiment of the invention.

【図15】上記第4の実施例の半導体装置の要部を示す
分解断面図である。
FIG. 15 is an exploded sectional view showing essential parts of the semiconductor device of the fourth embodiment.

【図16】この発明の第5の実施例の半導体装置を示す
断面図である。
FIG. 16 is a sectional view showing a semiconductor device according to a fifth embodiment of the invention.

【図17】上記第5の実施例の半導体装置に使用された
第1フレームを示す断面図である。
FIG. 17 is a sectional view showing a first frame used in the semiconductor device of the fifth embodiment.

【図18】上記第5の実施例の半導体装置の製造方法を
説明するための断面図である。
FIG. 18 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the fifth embodiment.

【図19】上記第5の実施例の半導体装置の製造方法を
説明するための断面図である。
FIG. 19 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the fifth embodiment.

【図20】上記第5の実施例の半導体装置の製造方法を
説明するための断面図である。
FIG. 20 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the fifth embodiment.

【図21】上記第5の実施例の半導体装置の製造方法を
説明するための断面図である。
FIG. 21 is a cross-sectional view for explaining the method of manufacturing the semiconductor device of the fifth embodiment.

【図22】この発明の第6の実施例の半導体装置を示す
断面図である。
FIG. 22 is a sectional view showing a semiconductor device according to a sixth embodiment of the invention.

【図23】従来の半導体装置を示す断面図である。FIG. 23 is a cross-sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

10,60,110    フレーム 11,61,111,161    半導体素子収納凹
部12,62,212    ブロック取付孔13,1
13,163,213,263    リード14,6
4,114,164,214,264    電極(第
1電極) 15,115,165,215,264    信号入
出力電極(第2電極) 20,70,120,170,220    放熱ブロ
ック30,80,130,180,230    半導
体素子40,90,140,190,240    金
属細線210a,260a    第1フレーム210
b    第2フレーム C    導電リード構造 SC1〜SC6    半導体素子収納容器SD1〜S
D6    半導体装置
10, 60, 110 Frame 11, 61, 111, 161 Semiconductor element storage recess 12, 62, 212 Block mounting hole 13, 1
13,163,213,263 Lead 14,6
4,114,164,214,264 Electrode (first electrode) 15,115,165,215,264 Signal input/output electrode (second electrode) 20,70,120,170,220 Heat radiation block 30,80,130, 180, 230 Semiconductor element 40, 90, 140, 190, 240 Fine metal wire 210a, 260a First frame 210
b Second frame C Conductive lead structures SC1 to SC6 Semiconductor element storage containers SD1 to S
D6 Semiconductor device

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】  半導体装置であって、(a) 上方か
ら下方に向けて陥没した凹部と、前記凹部の底部におい
て上下方向に貫通した窓孔とを規定する絶縁性フレーム
と、(b) 金属および合金のうちの少くとも一方を材
料として形成され、前記窓孔内に挿入されて前記絶縁性
フレームに固定された放熱ブロックと、(c) 前記絶
縁性フレームの上面または前記凹部の底面上の所定領域
から前記絶縁性フレームの下面にまで伸びる導電構造と
、(d) 前記放熱ブロック上に取り付けられた半導体
素子と、(e) 前記半導体素子に接続された第1の端
部と、前記所定領域において前記導電構造に接続された
第2の端部とを有し、前記半導体素子と前記導電構造と
の間を電気的に接続する導電線と、を備えた半導体装置
1. A semiconductor device comprising: (a) an insulating frame defining a recess depressed from above to below and a window hole penetrating in the vertical direction at the bottom of the recess; and (b) metal. and (c) a heat dissipation block made of at least one of the following: and an alloy, and inserted into the window hole and fixed to the insulating frame; (c) on the top surface of the insulating frame or the bottom surface of the recess. a conductive structure extending from a predetermined area to a lower surface of the insulating frame; (d) a semiconductor element mounted on the heat dissipation block; (e) a first end connected to the semiconductor element; a second end portion connected to the conductive structure in a region thereof, and a conductive line electrically connecting the semiconductor element and the conductive structure.
【請求項2】  請求項1の半導体装置において、前記
導電構造は、(d−1)前記所定領域に固定された第1
の導電部分と、(d−2) 前記絶縁性フレームの前記
下面に固定された第2の導電部分と、(d−3) 前記
所定領域から第2の導電部分とを接続する第3の導電部
分と、を備え、前記放熱ブロックの下面は、前記第2の
導電部分の下面の高さと実質的に同じ高さに位置決めさ
れてなる半導体装置。
2. The semiconductor device according to claim 1, wherein the conductive structure includes (d-1) a first conductive structure fixed to the predetermined region;
(d-2) a second conductive part fixed to the lower surface of the insulating frame; and (d-3) a third conductive part connecting the second conductive part from the predetermined area. a lower surface of the heat radiation block is positioned at substantially the same height as a lower surface of the second conductive portion.
【請求項3】  半導体装置であって、(a) 第1と
第2の絶縁性フレーム、すなわち、(a−1) 上下方
向に開いた第1の窓孔を有する第1の絶縁性フレームと
、(a−2) 上下方向に開き、かつ前記第1の窓孔よ
りも大きなサイズの第2の窓孔を有する第2の絶縁性フ
レームとを備え、前記第1と第2の窓孔が互いに連通し
て階段状の窓孔を形成するように、前記第2の絶縁性フ
レームが前記第1の絶縁性フレームの上に重ねられて接
合されてなる組合せフレームと、(b) 金属および合
金のうちの少くとも一方を材料として形成され、前記第
1の窓孔内に挿入されて前記第1の絶縁性フレームに固
定された放熱ブロックと、(c) 前記放熱ブロック上
に取り付けられた半導体素子と、(d) 第1から第3
の導電部分、すなわち、(d−1) 前記階段状の窓孔
の階段面の上に固定された第1の導電部分と、(d−2
) 前記第1の絶縁性フレームの前記下面に固定された
第2の導電部分と、(d−3) 前記第1の絶縁性フレ
ームに沿って伸びて前記第1と第2の導電部分を接続す
る第3の導電部分と、を有する前記導電構造と、(e)
 前記半導体素子に接続された第1の端部と、前記第1
の導電部分に接続された第2の端部とを有し、前記半導
体素子と前記導電構造との間を電気的に接続する導電線
と、を備えてなる半導体装置。
3. A semiconductor device comprising: (a) first and second insulating frames, that is, (a-1) a first insulating frame having a first window hole opened in the vertical direction; , (a-2) a second insulating frame that opens in the vertical direction and has a second window hole that is larger in size than the first window hole, and the first and second window holes are (b) a combination frame in which the second insulating frame is stacked and joined to the first insulating frame so as to communicate with each other to form a stepped window hole; and (b) metal and alloy. (c) a heat dissipation block made of at least one of the materials, inserted into the first window hole and fixed to the first insulating frame; and (c) a semiconductor mounted on the heat dissipation block. and (d) the first to third elements.
(d-1) a first conductive portion fixed on the step surface of the stepped window hole; and (d-2)
) a second conductive portion fixed to the lower surface of the first insulating frame; and (d-3) extending along the first insulating frame to connect the first and second conductive portions. (e) the conductive structure having a third conductive portion;
a first end connected to the semiconductor element;
a second end connected to a conductive portion of the semiconductor device, and a conductive line that electrically connects the semiconductor element and the conductive structure.
【請求項4】  請求項3の半導体装置であって、さら
に、(e) 前記階段状の窓孔の中に充填されて前記半
導体素子の上面と前記導電線とを封止する樹脂層を備え
る半導体装置。
4. The semiconductor device according to claim 3, further comprising: (e) a resin layer filled in the stepped window hole and sealing the upper surface of the semiconductor element and the conductive wire. Semiconductor equipment.
【請求項5】  半導体素子を収納して配線基板上に実
装する際に使用可能な半導体素子収納容器であって、(
a) 上方から下方に向けて陥没した凹部と、前記凹部
の底部において上下方向に貫通した窓孔とを規定する絶
縁性フレームと、(b) 金属および合金のうちの少く
とも一方を材料として形成され、前記窓孔内に挿入され
て前記絶縁性フレームに固定された放熱ブロックと、(
c) 前記絶縁性フレームの上面または前記凹部の底面
上の所定領域から前記絶縁性フレームの下面にまで伸び
る導電構造と、を備えた半導体素子収納容器。
5. A semiconductor device storage container that can be used to store semiconductor devices and mount them on a wiring board, the container comprising:
a) an insulating frame that defines a recess that is sunken downward from above and a window hole that penetrates in the vertical direction at the bottom of the recess, and (b) made of at least one of metal and alloy. a heat radiation block inserted into the window hole and fixed to the insulating frame;
c) A conductive structure extending from a predetermined area on the upper surface of the insulating frame or the bottom surface of the recess to the lower surface of the insulating frame.
【請求項6】  請求項5の半導体素子収納容器におい
て、前記導電構造は、(c−1) 前記所定領域に固定
された第1の導電部分と、(c−2) 前記絶縁性フレ
ームの前記下面に固定された第2の導電部分と、(c−
3) 前記所定位置から第2の導電部分とを接続する第
3の導電部分と、を備え、前記放熱ブロックの下面は、
前記第2の導電部分の下面の高さと実質的に同じ高さに
位置決めされてなる半導体素子収納容器。
6. The semiconductor device storage container according to claim 5, wherein the conductive structure includes (c-1) a first conductive portion fixed to the predetermined area; and (c-2) the first conductive portion of the insulating frame. a second conductive portion fixed to the lower surface;
3) a third conductive part that connects the predetermined position to the second conductive part, and the lower surface of the heat dissipation block is
A semiconductor device storage container positioned at substantially the same height as a lower surface of the second conductive portion.
【請求項7】  半導体素子を収納して配線基板上に実
装する際に使用可能な半導体素子収納容器であって、(
a) 第1と第2の絶縁性フレーム、すなわち、(a−
1) 上下方向に開いた第1の窓孔を有する第1の絶縁
性フレームと、(a−2) 上下方向に開き、かつ前記
第1の窓孔よりも大きなサイズの第2の窓孔を有する第
2の絶縁性フレームとを備え、前記第1と第2の窓孔が
互いに連通して階段状の窓孔を形成するように、前記第
2の絶縁性フレームが前記第1の絶縁性フレームの上に
重ねられて接合されてなる組合せフレームと、(b) 
金属および合金のうちの少くとも一方を材料として形成
され、前記第1の窓孔内に挿入されて前記第1の絶縁性
フレームに固定された放熱ブロックと、(c) 第1か
ら第3の導電部分、すなわち、(c−1) 前記階段状
の窓孔の階段面の上に固定された第1の導電部分と、(
c−2) 前記第1の絶縁性フレームの前記下面に固定
された第2の導電部分と、(c−3) 前記第1の絶縁
性フレームに沿って伸びて前記第1と第2の導電部分を
接続する第3の導電部分と、を有する前記導電構造と、
を備えてなる半導体素子収納容器。
7. A semiconductor element storage container that can be used when housing semiconductor elements and mounting them on a wiring board, the container comprising:
a) The first and second insulating frames, namely (a-
1) a first insulating frame having a first window hole that opens in the vertical direction, and (a-2) a second window hole that opens in the vertical direction and has a larger size than the first window hole. a second insulating frame having a second insulating frame, the second insulating frame having a second insulating frame having a second insulating property, such that the first and second window holes communicate with each other to form a stepped window hole. (b) a combination frame which is overlapped and joined to the frame;
(c) a heat dissipation block made of at least one of metal and alloy, inserted into the first window hole and fixed to the first insulating frame; A conductive part, i.e. (c-1) a first conductive part fixed on the step surface of the step-shaped window hole;
c-2) a second conductive portion fixed to the lower surface of the first insulating frame; and (c-3) a second conductive portion extending along the first insulating frame and connecting the first and second conductive portions. a third conductive portion connecting the portions;
A semiconductor device storage container comprising:
【請求項8】  半導体装置の製造方法であって、(a
) 上方から下方に向けて陥没した凹部と、前記凹部の
底部において上下方向に貫通した窓孔とを規定する絶縁
性フレームを得る工程と、(b) 前記絶縁性フレーム
の上面または前記凹部の底面上の所定領域から前記絶縁
性フレームの下面にまで伸びる導電構造を前記絶縁性フ
レームに取付ける工程と、(c) 金属および合金のう
ちの少くとも一方を材料として形成された放熱ブロック
を前記窓孔内に挿入して前記絶縁性フレームに固定する
工程と、(d) 前記放熱ブロック上に半導体素子を取
り付ける工程と、(e) 前記半導体素子と前記所定領
域との間に導電線を掛渡して前記半導体素子と前記導電
構造との間を電気的に接続する工程と、を備えた半導体
装置の製造方法。
8. A method for manufacturing a semiconductor device, comprising: (a
) obtaining an insulating frame that defines a recess that is depressed from above to below and a window hole that penetrates in the vertical direction at the bottom of the recess; (b) the top surface of the insulating frame or the bottom surface of the recess; (c) attaching a conductive structure extending from a predetermined area on the insulating frame to the lower surface of the insulating frame; (c) attaching a heat dissipation block made of at least one of metal and alloy to the window hole; (d) attaching a semiconductor element onto the heat dissipation block; (e) extending a conductive wire between the semiconductor element and the predetermined area; A method for manufacturing a semiconductor device, comprising the step of electrically connecting the semiconductor element and the conductive structure.
【請求項9】  半導体装置の製造方法であって、(a
) 上方から下方に向けて陥没した凹部と前記凹部の底
部において上下方向に貫通した窓孔とを規定する絶縁性
フレームと、金属および合金のうちの少くとも一方を材
料として形成されるとともに前記窓孔内に挿入されて固
定された放熱ブロックとの組合せ構造を得る工程と、(
b) 前記絶縁性フレームの上面または前記凹部の底面
上の所定領域から前記絶縁性フレームの下面にまで伸び
る導電構造を前記絶縁性フレームに取付ける工程と、(
c) 金属および合金のうちの少くとも一方を材料とし
て形成された放熱ブロックを前記窓孔内に挿入して前記
絶縁性フレームに固定する工程と、(d) 前記放熱ブ
ロック上に半導体素子を取り付ける工程と、(e) 前
記半導体素子と前記所定領域との間に導電線を掛渡して
前記半導体素子と前記導電構造との間を電気的に接続す
る工程と、を備えた半導体装置の製造方法。
9. A method for manufacturing a semiconductor device, comprising: (a
) an insulating frame that defines a recess that is sunken downward from above and a window hole that penetrates in the vertical direction at the bottom of the recess; A step of obtaining a combined structure with a heat dissipation block inserted and fixed in the hole,
b) attaching to the insulating frame a conductive structure extending from a predetermined area on the top surface of the insulating frame or the bottom surface of the recess to the bottom surface of the insulating frame;
c) inserting a heat dissipation block made of at least one of metal and alloy into the window hole and fixing it to the insulating frame; (d) attaching a semiconductor element onto the heat dissipation block. A method for manufacturing a semiconductor device, comprising: (e) electrically connecting the semiconductor element and the conductive structure by extending a conductive line between the semiconductor element and the predetermined region. .
【請求項10】  半導体装置の製造方法であって、(
a) 上下方向に開いた第1の窓孔を有する第1の絶縁
性フレームと、上下方向に開き、かつ前記第1の窓孔よ
りも大きなサイズの第2の窓孔を有する第2の絶縁性フ
レームとを得る工程と、(b) 第1から第3の導電部
分、すなわち、前記階段状の窓孔の階段面の上に固定さ
れた第1の導電部分と、前記第1の絶縁性フレームの前
記下面に固定された第2の導電部分と、前記第1の絶縁
性フレームに沿って伸びて前記第1と第2の導電部分を
接続する第3の導電部分と、を有する前記導電構造を前
記第1の絶縁性フレームに取付ける工程と、(c) 金
属および合金のうちの少くとも一方を材料として形成さ
れた放熱ブロックを前記第1の窓孔内に挿入して前記第
1の絶縁性フレームに固定する工程と、(d) 前記放
熱ブロック上に半導体素子を取付ける工程と、(e) 
前記半導体素子と前記第1の導電部分との間に導電線を
掛渡して前記半導体素子と前記導電構造との間を電気的
に接続する工程と、(f) 前記工程(e) の後に、
前記第1と第2の窓孔が互いに連通して階段状の窓孔を
形成するように、前記第2の絶縁性フレームを前記第1
の絶縁性フレームの上に重ねて接合する工程と、を備え
てなる半導体装置の製造方法。
10. A method for manufacturing a semiconductor device, comprising:
a) A first insulating frame having a first window hole that opens in the vertical direction; and a second insulating frame that opens in the vertical direction and has a second window hole that is larger in size than the first window hole. (b) first to third conductive parts, that is, the first conductive part fixed on the step surface of the step-like window hole; and the step of obtaining the first insulating frame. the conductive portion having a second conductive portion fixed to the lower surface of the frame; and a third conductive portion extending along the first insulating frame and connecting the first and second conductive portions. (c) inserting a heat dissipation block made of at least one of a metal and an alloy into the first window hole to attach the structure to the first insulating frame; a step of fixing it to an insulating frame; (d) a step of mounting a semiconductor element on the heat dissipation block; and (e)
a step of extending a conductive wire between the semiconductor element and the first conductive portion to electrically connect the semiconductor element and the conductive structure; (f) after the step (e)
The second insulating frame is connected to the first insulating frame so that the first and second window holes communicate with each other to form a stepped window hole.
A method for manufacturing a semiconductor device, comprising: stacking and bonding on an insulating frame.
【請求項11】  請求項10の半導体装置の製造方法
であって、さらに、(g) 前記第1と第2の絶縁性フ
レームを接合して得られた組合せフレームの内部空間に
樹脂を充填して硬化させる工程を備える半導体装置の製
造方法。
11. The method of manufacturing a semiconductor device according to claim 10, further comprising: (g) filling an internal space of a combined frame obtained by joining the first and second insulating frames with a resin. A method for manufacturing a semiconductor device, comprising a step of curing the semiconductor device.
JP3091886A 1991-04-23 1991-04-23 Semiconductor device housing container of semiconductor element manufacture of semicondcutor device Pending JPH04322452A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3091886A JPH04322452A (en) 1991-04-23 1991-04-23 Semiconductor device housing container of semiconductor element manufacture of semicondcutor device
DE4213251A DE4213251A1 (en) 1991-04-23 1992-04-22 Semiconductor chip with insulating frame - including heat sink and conductive structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3091886A JPH04322452A (en) 1991-04-23 1991-04-23 Semiconductor device housing container of semiconductor element manufacture of semicondcutor device

Publications (1)

Publication Number Publication Date
JPH04322452A true JPH04322452A (en) 1992-11-12

Family

ID=14039047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3091886A Pending JPH04322452A (en) 1991-04-23 1991-04-23 Semiconductor device housing container of semiconductor element manufacture of semicondcutor device

Country Status (2)

Country Link
JP (1) JPH04322452A (en)
DE (1) DE4213251A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183126A (en) * 2013-03-18 2014-09-29 Fujitsu Ltd High frequency module
JP2016051711A (en) * 2014-08-28 2016-04-11 京セラ株式会社 Electronic element mounting substrate and electronic device
WO2018096826A1 (en) * 2016-11-28 2018-05-31 京セラ株式会社 Semiconductor package and semiconductor device
JP2023505866A (en) * 2019-12-13 2023-02-13 華為技術有限公司 Electronic elements, circuit boards with electronic elements, and electronic devices

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19520676A1 (en) * 1995-06-07 1996-12-12 Deutsche Telekom Ag Hybrid circuit and method of making the same
ATE204678T1 (en) * 1995-10-16 2001-09-15 Siemens Nv POLYMERIC CUPS MATRIX HOUSING
JP3081168B2 (en) * 1997-04-30 2000-08-28 イビデン株式会社 Substrate for mounting electronic components
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5875859A (en) * 1981-10-30 1983-05-07 Fujitsu Ltd semiconductor equipment
FR2521350B1 (en) * 1982-02-05 1986-01-24 Hitachi Ltd SEMICONDUCTOR CHIP HOLDER
JPS59134852A (en) * 1983-01-21 1984-08-02 Hitachi Ltd integrated circuit package
IT1213140B (en) * 1984-02-17 1989-12-14 Ates Componenti Elettron INTEGRATED ELECTRONIC COMPONENT FOR SURFACE ASSEMBLY.
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183126A (en) * 2013-03-18 2014-09-29 Fujitsu Ltd High frequency module
JP2016051711A (en) * 2014-08-28 2016-04-11 京セラ株式会社 Electronic element mounting substrate and electronic device
WO2018096826A1 (en) * 2016-11-28 2018-05-31 京セラ株式会社 Semiconductor package and semiconductor device
CN110036470A (en) * 2016-11-28 2019-07-19 京瓷株式会社 Semiconductor package part and semiconductor device
JPWO2018096826A1 (en) * 2016-11-28 2019-10-17 京セラ株式会社 Semiconductor package and semiconductor device
EP3547356A4 (en) * 2016-11-28 2020-07-08 Kyocera Corporation SEMICONDUCTOR HOUSING AND SEMICONDUCTOR COMPONENT
US10943854B2 (en) 2016-11-28 2021-03-09 Kyocera Corporation Semiconductor package and semiconductor apparatus for use with high-frequency signals and improved heat dissipation
CN110036470B (en) * 2016-11-28 2023-06-06 京瓷株式会社 Semiconductor package and semiconductor device
JP2023505866A (en) * 2019-12-13 2023-02-13 華為技術有限公司 Electronic elements, circuit boards with electronic elements, and electronic devices

Also Published As

Publication number Publication date
DE4213251A1 (en) 1992-10-29

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US5703399A (en) Semiconductor power module
KR960000711B1 (en) Semiconductor device
US5293301A (en) Semiconductor device and lead frame used therein
KR101602537B1 (en) Package for high-frequency semiconductor and high-frequency semiconductor device
US7944062B2 (en) Air cavity package for a semiconductor die and methods of forming the air cavity package
US20030184985A1 (en) Electronic device manufacturing method, electronic device and resin filling method
TW521555B (en) Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
US20020089832A1 (en) Semiconductor package with flash-proof device
JPH04322452A (en) Semiconductor device housing container of semiconductor element manufacture of semicondcutor device
WO2022021094A1 (en) Power module, and preparation mold and apparatus
JP2004260103A (en) Circuit module
JPH03108744A (en) Resin-sealed semiconductor device
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
JP3169578B2 (en) Substrate for electronic components
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
JP2007073782A (en) High power semiconductor apparatus
JP2819282B2 (en) Semiconductor package and manufacturing method thereof
JPH09246433A (en) Radiation structure of module
KR100479913B1 (en) Pga package
JPH05114776A (en) Bare chip lsi mounting structure
JPH0726844Y2 (en) Hybrid integrated circuit
JPH06112674A (en) Heat sink for electronic part mounter
KR100444168B1 (en) semiconductor package
WO2003032391A2 (en) Method for forming a package for electronic components and package for electronic components