[go: up one dir, main page]

KR102787184B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102787184B1
KR102787184B1 KR1020230174468A KR20230174468A KR102787184B1 KR 102787184 B1 KR102787184 B1 KR 102787184B1 KR 1020230174468 A KR1020230174468 A KR 1020230174468A KR 20230174468 A KR20230174468 A KR 20230174468A KR 102787184 B1 KR102787184 B1 KR 102787184B1
Authority
KR
South Korea
Prior art keywords
spacer
liquid crystal
crystal display
display device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230174468A
Other languages
English (en)
Other versions
KR20230169057A (ko
Inventor
김시현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020230174468A priority Critical patent/KR102787184B1/ko
Publication of KR20230169057A publication Critical patent/KR20230169057A/ko
Priority to KR1020250036758A priority patent/KR20250043382A/ko
Application granted granted Critical
Publication of KR102787184B1 publication Critical patent/KR102787184B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 액정 표시 장치는 복수의 서브 화소 영역을 포함하며, 액정층을 사이에 두고 서로 대향하여 위치하는 제 1 기판과 제 2 기판과 제 1 기판 상의 박막 트랜지스터와 박막 트랜지스터 상에 바(bar) 형태의 평면 구조를 갖는 제 1 스페이서 및 제 2 기판 상에 있고, 제 1 스페이서와 적어도 일부가 중첩되어 상호 교차하는 제 2 스페이서를 포함하고, 제 1 스페이서는 제 2 스페이서가 연장된 방향으로 제 2 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다.

Description

액정 표시 장치{Liquid Crystal Display Device}
본 발명은 액정 표시 장치에 관한 것으로서, 보다 구체적으로 개구율 및 투과율이 향상되고, 액정 퍼짐 특성을 개선할 수 있는 액정 표시 장치에 관한 것이다.
본격적인 정보화 시대가 도래함에 따라, 전기적 정보 신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에 여러 가지 다양한 평판 표시 장치(Flat Display Device)에 대해 박형화, 경량화 및 저 소비전력화 등의 성능을 개선시키기 위한 연구가 계속되고 있다.
이와 같은 평판 표시 장치의 대표적인 예로는 액정 표시 장치(Liquid Crystal Display device: LCD), 플라즈마 표시 장치(Plasma Display Panel device: PDP), 전계 방출 표시 장치(Field Emission Display device: FED) 및 유기 발광 표시 장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있다. 액정 표시 장치는 노트북 컴퓨터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
액정 표시 장치(LCD)는 컬러 필터가 형성된 컬러 필터 어레이 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 형성된 액정층을 포함하여 이루어진다.
다양한 액정 모드의 액정 표시 장치 중에서, 수평 전계 방식의 액정 표시 장치는 하부 기판에 평행하게 배치된 화소 전극과 공통 전극 사이에 수평 전계를 형성하여 인 플레인 스위칭(In Plane Switching: IPS) 방식으로 액정층을 구동한다. 이러한 인 플레인 스위칭 방식의 액정 표시 장치는 시야각이 넓은 장점이 있으나 개구율 및 투과율이 낮은 단점을 가진다.
이러한 IPS 모드의 액정 표시 장치의 단점을 개선하기 위해 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching: FFS) 방식의 액정 표시 장치가 제안되었다. 프린지 필드 스위칭 방식의 액정 표시 장치는 각 화소 영역에 절연층을 사이에 두고 위치하는 공통 전극과 화소 전극을 구비하고, 공통 전극과 화소 전극의 상부에 포물선 형태의 프린지 필드를 형성하도록 만든다. 프린지 필드에 의해 상부 기판 및 하부 기판 사이에 개재된 액정 분자들이 모두 동작하게 함으로써 IPS 모드의 액정 표시 장치와 대비하여 개구율 및 투과율이 향상될 수 있다.
프린지 필드 스위칭 방식의 액정 표시 장치는 박막 트랜지스터와 박막 트랜지스터 상에 형성되는 복수의 보호층을 포함하여 구성될 수 있다. 상기 복수의 보호층 각각에 컨택홀을 형성하고, 상기 컨택홀을 통해 박막 트랜지스터의 하부 전극과 박막 트랜지스터 상부에 형성되는 화소 전극을 전기적으로 연결한다.
액정 표시 장치의 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이에는 두 기판 사이의 간격을 일정하게 유지하기 위한 스페이서(spacer)가 위치한다. 스페이서는 형상 및 배치 방법에 따라 볼 스페이서(ball spacer)와 컬럼 스페이서(column spacer)로 구분될 수 있다. 최근에는 특정 위치에 원하는 형태로 형성 가능한 컬럼 스페이서가 널리 사용되며, 컬럼 스페이서는 박막 트랜지스터 어레이 기판 또는 컬러 필터 어레이 기판 상에 컬럼 스페이서용 물질을 패터닝하여 형성될 수 있다.
그런데, 액정 표시 장치에 외력(external force)이 가해질 경우, 상기 컬럼 스페이서가 이동하게 되며, 컬럼 스페이서의 이동에 의해 배향막이 손상되면서 불량이 발생할 수 있다.
구체적으로 컬럼 스페이서는 액정 표시 장치의 셀 갭(cell gap)을 일정하게 유지하는 역할을 하며, 컬러 필터 어레이 기판에 형성되어 박막 트랜지스터 어레이 기판과 접촉해 있다. 컬럼 스페이서는 외력을 받았을 때 박막 트랜지스터 어레이 기판의 상부를 이동하다가 원래의 자리로 되돌아오게 된다.
이 때, 이동하는 컬럼 스페이서는 박막 트랜지스터 어레이 기판 상에서 폴리이미드(polyimide: PI)로 이루어진 배향막에 손상을 주게 되는데, 이러한 배향막의 손상에 의해 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이에 개재된 액정층의 액정 배열이 틀어져 빛이 새어 나오게 된다.
즉, 외력이 인가되면 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 위치 편차가 발생하게 되며, 이러한 외력에 의한 액정 표시 장치의 변형으로 컬러 필터 어레이 기판에 형성된 컬럼 스페이서가 이동하면서 배향막에 긁힘과 같은 손상이 발생하게 된다. 이러한 배향막의 긁힘은 컬러 필터 어레이 기판의 컬럼 스페이서가 원래 위치로 복귀하더라도 액정의 배향이 원래의 배열로부터 틀어지게 되며, 그 결과 원하지 않는 빛이 새는 현상인 빛샘이 발생하게 된다.
이러한 컬럼 스페이서의 이동에 의한 빛샘을 방지하고자 컬럼 스페이서의 형성 위치를 기준으로 블랙 매트릭스(black matrix)의 크기를 확대하여 설계하는 경우, 블랙 매트릭스의 폭이 증가하게 되어 액정 표시 장치의 개구율 및 투과율을 향상시키는데 어려움이 따르고 있다.
또한, 박막 트랜지스터 어레이 기판 상에 형성되는 다양한 구성 요소들에 의한 단차 및 상기 컬럼 스페이서의 배치에 따라서 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이의 액정층의 액정이 요구되는 만큼 고르게 퍼지지 못하는 액정 퍼짐 특성 저하 현상이 나타날 수 있다.
즉, 액정 표시 장치 내 특정 부분에서 액정이 요구되는 수준 대비 많이 채워지는 액정 과충진 또는 특정 부분에서 액정이 요구되는 수준 대비 덜 채워지는 액정 미충진에 의해 얼룩 형태의 불량이 나타나면서 액정 표시 장치의 화질이 저하되는 문제가 발생하고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 박막 트랜지스터 상에 위치하는 범프 스페이서가 적어도 하나의 돌출부를 포함하도록 구성하고, 복수의 범프 스페이서 사이의 충분한 이격 거리 확보가 가능한 범프 스페이서 구조를 적용함으로써 개구율 및 투과율이 향상되고 액정 퍼짐 특성을 개선할 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 액정 표시 장치는 다수 개의 개구 영역 및 다수 개의 개구 영역을 제외한 차광 영역을 포함하며 서로 대향하여 위치하는 제1 기판과 제2 기판, 제1 기판 상에 배치되는 제1 보호층 및 차광 영역에서 제1 기판의 제1 보호층 상에 배치되는 다수 개의 제1 스페이서를 포함하고, 다수 개의 제1 스페이서 중 적어도 하나는 인접하여 배치되는 개구 영역들의 모서리들 사이를 향하여 돌출되는 돌출부를 가진다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서가 갭 스페이서 또는 눌림 스페이서가 연장된 방향으로 갭 스페이서 또는 눌림 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성함으로써, 갭 스페이서 또는 눌림 스페이서와 범프 스페이서 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 갭 스페이서 또는 눌림 스페이서 스페이서의 크기를 감소시킬 수 있다. 따라서, 갭 스페이서 또는 눌림 스페이서의 크기의 감소에 의하여 블랙 매트릭스의 폭이 감소될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 범프 스페이서가 평탄화층의 제 1 컨택홀 및 제 2 컨택홀을 채우고, 범프 스페이서의 하단부 양쪽 끝단이 평탄화층의 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있다. 따라서 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써, 액정 표시 장치의 화질을 향상시킬 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 평면 구조를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소의 박막 트랜지스터 및 전극의 평면 구조를 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서 및 갭 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 도 4의 A-B에서의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 액정 표시 장치의 도 6의 C-D에서의 범프 스페이서 및 눌림 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 도 8의 E-F에서의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 평면 구조를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)는 복수의 게이트 라인(GL), 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)에 연결된 복수의 표시 화소(P)를 포함하는 제 1 기판(101)을 포함하여 구성된다.
또한, 본 발명의 실시예에 따른 액정 표시 장치(100)의 게이트 구동 IC(integrated circuit)(130) 및 데이터 구동 IC(135)는 액티브 영역 또는 표시 영역 외곽의 비표시 영역에 형성된다. 상기 게이트 구동 IC(130) 및 데이터 구동 IC(135)는 액티브 영역의 표시 화소(P)가 동작하도록 게이트 라인(GL) 및 데이터 라인(DL) 상에 각각 게이트 신호 및 데이터 신호를 제공하기 위해 구성된다.
각각의 표시 화소(P)는 게이트 전극, 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터(Thin Film Transistor: TFT)를 포함한다. 또한, 각각의 표시 화소(P)는 화소 전극(118)과 공통 전극(114)으로 형성된 커패시터(capacitor)를 포함한다.
박막 트랜지스터(TFT)의 게이트 전극은 게이트 라인(GL)에 연결되고, 박막 트랜지스터(TFT)의 소스 전극은 데이터 라인(DL)에 연결되고, 박막 트랜지스터(TFT)의 드레인 전극은 표시 화소(P)의 화소 전극(118)에 연결된다.
게이트 라인(GL)은 게이트 패드를 통해 게이트 구동 IC(130)로부터 스캔 신호를 공급하고, 데이터 라인(DL)은 데이터 패드를 통해 데이터 구동 IC(135)로부터의 화소 신호를 공급한다. 이러한 게이트 라인(GL) 및 데이터 라인(DL)은 게이트 절연층(gate insulation layer)을 사이에 두고 교차하여 각 표시 화소(P) 영역을 정의한다.
도 1에 게이트 구동 IC(130) 및 데이터 구동 IC(135) 각각은 액정 표시 장치(100)에서 별개의 구성 요소로 도시되어 있지만, 이러한 구동 IC들의 일부 또는 전부는 단일의 구성 요소로 서로 통합될 수도 있다. 예를 들어, 게이트 구동 IC(130)는 제 1 기판(101) 상에 형성되어 제 1 기판(101)의 일 부분으로서 제공될 수 있다.
또한, 데이터 구동 IC(135)는 액정 표시 장치(100) 상의 터치 센싱 관련 신호를 송신하고 수신하도록 구성된 터치 구동 IC와 함께 제 1 기판(101) 상에 형성된 공통 신호 배선들 및 데이터 라인들과 연결된 동일한 인쇄 회로 기판 상에 형성될 수도 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치(100)의 표시 화소(P)들은 표시 기능 및 터치 센싱 기능을 위해 사용될 수 있는 정전 용량 구성 요소(capacitive elements) 또는 전극을 포함할 수 있다. 예를 들어서 본 발명의 실시예에 따른 액정 표시 장치(100)의 공통 전극(114)은 복수의 공통 전극 블록(block)들로 분리되어 구성될 수도 있다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소의 박막 트랜지스터 영역의 평면 구조를 나타낸 도면이다.
또한 도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
이하에서 도 2 및 도 5를 참조하여 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 및 전극 구조에 대해 상세히 설명한다.
도 2 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)의 제 1 기판(101) 상에는 게이트 전극(106), 반도체층(108), 소스 전극(109) 및 드레인 전극(110)을 포함하는 역 스태거드(inverted staggered) 구조의 박막 트랜지스터(TFT)가 형성된다.
보다 구체적으로, 제 1 기판(101) 상에 게이트 전극(106)이 형성되고, 게이트 절연층(107)이 게이트 전극(106) 상부에 형성된다. 게이트 절연층(107) 상에는 반도체층(108)이 형성된다. 반도체층(108) 상에는 소스 전극(109) 및 드레인 전극(110)이 형성된다.
본 명세서에서는 박막 트랜지스터가 역 스태거드 구조인 것으로 설명하였으나, 이에 제한되지 않고 본 발명의 실시예에 따른 액정 표시 장치(100)에는 코플래너(coplanar) 구조를 포함한 다양한 구조의 박막 트랜지스터가 사용될 수 있다.
또한, 도 2 및 도 5에서는 박막 트랜지스터가 P형(P-type) 박막 트랜지스터인 경우를 가정하여 화소 전극(118)이 드레인 전극(110)과 연결되는 것으로 설명하였다. 그러나, 박막 트랜지스터가 N형(N-type) 박막 트랜지스터인 경우에는 화소 전극(118)이 소스 전극(109)에 연결될 수도 있다.
제 1 기판(101)은 액정 표시 장치(100)의 다양한 구성 요소들을 지지하기 위한 것으로 절연 물질로 형성된다. 예를 들어서, 제 1 기판(101)은 글래스(glass) 또는, PET(PolyEthylene Terephthalate), PEN(PolyEthylene Naphthalate), 폴리이미드(Polyimide) 등의 플라스틱 기판 등으로 이루어질 수 있다.
제 1 기판(101) 상에 게이트 전극(106)이 형성된다. 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu) 또는 이들의 합금으로 이루어질 수 있다. 그리고, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
게이트 전극(106)은 제 1 기판(101) 상에 수평 방향인 제 1 방향으로 배열된 게이트 라인(GL)으로부터 각 표시 화소(P) 영역에 대응하도록 분기된 형태로 형성된다.
게이트 전극(106) 상의 제 1 기판(101) 전면에 게이트 전극(106)을 덮도록 게이트 절연층(107)이 형성된다.
게이트 절연층(107)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등과 같은 무기 절연 물질로 이루어진 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.
게이트 절연층(107) 상에 게이트 전극(106)의 적어도 일부와 오버랩되도록 반도체층(108)이 형성된다.
반도체층(108)은 비정질 실리콘(Amorphous Silicon), 다결정 실리콘(Poly Crystalline Silicon) 및 금속 산화물(Metal Oxide) 반도체 물질인 인듐 갈륨 징크 옥사이드(Indium Gallium Zinc Oxide: IGZO), 징크 틴 옥사이드(Zinc Tin Oxide: ZTO) 및 징크 인듐 옥사이드(Zinc Indium Oxide: ZIO) 중 어느 하나로 이루어질 수 있으나, 반드시 이에 한정되지 않는다.
반도체층(108)의 양측 상에 각각 반도체층(108)과 중첩되고 서로 이격되도록 위치하는 소스 전극(109) 및 드레인 전극(110)이 형성된다.
소스 전극(109) 및 드레인 전극(110)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 또는 이들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.
소스 전극(109)은 게이트 절연층(107) 상에 상기 제 1 방향에 교차하는 수직 방향인 제 2 방향으로 배열된 데이터 라인(DL)으로부터 각 표시 화소(P) 영역에 대응하도록 분기된 형태로 형성된다.
소스 전극(109) 및 드레인 전극(110)은 하프톤(half tone) 마스크(mask)를 이용하여 게이트 절연층(107) 상에 순차적으로 적층되어 형성된 반도체층(108)과 함께 패터닝됨으로써 하나의 마스크 공정으로 형성될 수 있다.
또한 도 2 및 5를 참조하면, 소스 전극(109) 및 드레인 전극(110) 상의 제 1 기판(101) 전면에 반도체층(108)과 소스 전극(109) 및 드레인 전극(110)을 덮도록 형성되고, 드레인 전극(110)의 일부를 노출하는 컨택홀(113a, 113b)을 구비한 제 1 보호층(112)이 형성된다.
제 1 보호층(112)은 포토 아크릴(photo-acryl) 또는 벤조사이클로부텐(BCB)과 같은 평탄한 표면을 갖는 유기 절연 물질로 이루어질 수 있으며, 제 1 기판(101)의 상부를 평탄화하는 평탄화층(planarization layer)일 수 있다. 이에, 평탄화층의 역할을 하는 제 1 보호층(112)은 박막 트랜지스터를 덮을 수 있다.
또한, 제 1 보호층(112)의 하부에는 제 3 보호층(111)을 더 포함할 수 있다. 제 3 보호층(111)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 그리고, 제 3 보호층(111)은 하부 드레인 전극(110)의 일부를 노출하는 컨택홀을 구비한다.
또한, 도 1을 참조하면, 제 1 보호층(112) 상에 공통 전극(114)이 형성된다. 공통 전극(114)은 판(plate) 형상으로 제 1 기판(101)의 전면에 대응되도록 인듐 틴 옥사이드(Indium Tin Oxide: ITO)와 같은 투명 도전성 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 공통 전극(114)은 드레인 전극(110)의 일부를 노출하는 공통 전극 홀(115)을 포함하여 형성된다.
공통 전극(114) 상의 제 1 기판(101) 전면에 제 2 보호층(116)이 형성된다. 제 2 보호층(116)은 공통 전극(114)을 덮도록 형성되고, 드레인 전극(110)의 일부를 노출하는 제 2 보호층 컨택홀(117)을 구비한다. 제 2 보호층(116)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질로 이루어질 수 있으나 반드시 이에 한정되는 것은 아니다.
제 2 보호층(116) 상에 화소 전극(118)이 형성된다. 화소 전극(118)은 제 3 보호층(111)에 구비된 컨택홀과 제 1 보호층(112) 및 제 2 보호층(116) 각각에 구비된 컨택홀(113) 및 제 2 보호층 컨택홀(117)을 통해 드레인 전극(110)과 연결된다.
또한, 화소 전극(118)은 복수의 핑거부(finger)를 포함하는 구조로 이루어질 수 있으며, 화소 전극(118)은 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.
화소 전극(118)은 제 2 보호층(116)을 사이에 두고 서로 다른 층에 있는 공통 전극(114)과 프린지 필드(fringe field)를 형성한다. 그리고 프린지 필드에 의해 액정층(140)의 액정 분자들이 유전율 이방성에 의해 회전하며, 액정 분자들의 회전 정도에 따라 표시 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.
도 3은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 3을 참조하면, 제 4 스페이서(129)는 제 2 스페이서(128)와 적어도 하나의 서브 화소 영역을 사이에 두고 이격되어 위치될 수 있다. 구체적으로, 본 발명의 실시예에 따른 액정 표시 장치(100)는 복수의 서브 화소 중에서 N번째 서브 화소((N)Sub-PXL), 즉 제 1 서브 화소와 N+1번째 서브 화소((N+1)Sub-PXL), 즉 제 2 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 2 스페이서(128) 및 제 2 스페이서(128)에 대응되어 제 1 기판(101) 상에 배치된 제 1 스페이서(119a)를 포함하고, N+3번째 서브 화소((N+3)Sub-PXL), 즉 제 4 서브 화소와 N+4번째 서브 화소((N+4)Sub-PXL), 즉 제 5 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 4 스페이서(129) 및 제 4 스페이서(129)에 대응되어 제 1 기판(101) 상에 배치된 제 3 스페이서(119b)를 포함한다.
그리고, 제 1 기판(101) 상에 배치되며, 제 1 스페이서(119a)와 제 3 스페이서(119b) 사이에 위치하는 제 5 스페이서(119c)를 더 포함할 수 있다. 제 5 스페이서(119c)는 평탄화층의 역할을 하는 제 1 보호층(112) 상부의 제 2 보호층(116)과 화소 전극(118) 상에 형성된다. 즉, 제 5 스페이서(119c)는 제 1 스페이서(119a) 및 제 3 스페이서(119b)와 동일한 층에서 동일한 물질로 형성될 수 있다.
즉, 본 발명의 실시예에 따른 액정 표시 장치(100)에 구성된 컬럼 스페이서(column spacer)는 범프 스페이서인 제 1 스페이서(119a)와 제 3 스페이서(119b), 갭 스페이서인 제 2 스페이서(128), 눌림 스페이서인 제 4 스페이서(129) 및 보조 범프 스페이서인 제 5 스페이서(119c)를 포함하여 이루어질 수 있다.
그리고, 제 5 스페이서(119c)는 N+2번째 서브 화소((N+2)Sub-PXL)인 제 3 서브 화소에 대응되어 위치할 수 있다. 보다 구체적으로 제 5 스페이서(119c)는 제 1 스페이서(119a)와 제 3 스페이서(119b) 사이에서, 제 1 스페이서(119a)와 W1의 거리를 가지고 이격되어 위치할 수 있으며, 또한 제 3 스페이서(119b)와 W2의 거리를 가지고 이격되어 위치할 수 있다. 제 5 스페이서(119c)가 대응되는 제 3 서브 화소는 녹색(Green) 서브 화소일 수 있으나, 반드시 이에 한정되지 않는다.
제 5 스페이서(119c)는 제 1 스페이서(119a) 및 제 3 스페이서(119b)와 다르게 제 2 기판(121) 상의 대응되는 위치에 갭 스페이서 또는 눌림 스페이서를 갖지 않으며, 제 3 서브 화소에 대응되는 제 5 컨택홀(113e)을 덮도록 형성되어 상기 컨택홀에 의한 제 1 기판(101) 상의 단차를 줄이는 역할을 할 수 있다. 또한 제 5 스페이서(119c)는 외력에 의해 제 2 스페이서(128) 또는 제 4 스페이서(129)가 요구되는 위치로부터 벗어나 이동하면서 발생할 수 있는 액정 표시 장치의 파손을 방지하는 보조 범프 스페이서의 역할을 할 수도 있다.
그리고, 복수의 서브 화소 중에서 N번째 서브 화소((N)Sub-PXL)는 제 1 서브 화소, N+1번째 서브 화소((N+1)Sub-PXL)는 제 2 서브 화소, N+2번째 서브 화소((N+2)Sub-PXL)는 제 3 서브 화소, N+3번째 서브 화소((N+3)Sub-PXL)는 제 4 서브 화소, N+4번째 서브 화소((N+4)Sub-PXL)는 제 5 서브 화소일 수 있다.
그리고, 복수의 서브 화소는 청색(Blue) 서브 화소, 적색(Red) 서브 화소 및 녹색(Green) 서브 화소의 순서로 위치할 수 있다. 즉, 제 1 서브 화소는 청색(Blue) 서브 화소, 제 2 서브 화소는 적색(Red) 서브 화소, 제 3 서브 화소는 녹색(Green) 서브 화소, 제 4 서브 화소는 청색(Blue) 서브 화소, 제 5 서브 화소는 적색(Red) 서브 화소일 수 있다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 범프 스페이서 및 갭 스페이서 형성 영역의 평면 구조를 나타내는 도면이다. 즉, 도 4는 도 3에 도시된 범프 스페이서인 제 1 스페이서(119a) 및 갭 스페이서인 제 2 스페이서(128)를 설명하기 위한 도면이다.
또한, 도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 도 4의 A-B에서의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
도 4에서는 설명의 편의를 위해서 범프 스페이서 및 갭 스페이서 이외에 도 2 및 도 5를 참조하여 설명한 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터, 공통 전극 및 화소 전극은 도시하지 않았다.
도 4 및 5를 참조하여, 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명함에 있어서, 이전 도면을 참조하여 설명한 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.
도 2 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)의 제 1 기판(101)과 대향하여 위치하는 제 2 기판(121) 상에는 표시 화소의 개구 영역과 차광 영역을 정의하는 블랙 매트릭스(BM, 122)가 형성된다.
즉, 블랙 매트릭스(122)가 형성된 영역은 차광 영역으로 정의되고, 블랙 매트릭스(122)가 형성되지 않은 영역은 개구 영역으로 정의된다. 차광 영역에 대응하는 영역에는 박막 트랜지스터(TFT), 게이트 라인(GL), 데이터 라인(DL) 등과 같은 다양한 구동 소자 및 배선이 형성되고, 개구 영역으로 정의되는 영역에는 공통 전극(114)과 화소 전극(118)이 형성된다.
블랙 매트릭스(122)는 제 2 기판(121) 상에 인접하여 위치한다. 그리고, 블랙 매트릭스(122)는 제 1 기판(101)의 박막 트랜지스터, 게이트 라인(GL) 및 데이터 라인(DL) 중 적어도 어느 하나와 중첩되도록 제 2 기판(121) 상에 형성된다. 보다 구체적으로, 블랙 매트릭스(122)는 게이트 라인(GL)을 따라 배치된 게이트 BM(123) 및 데이터 라인(DL)을 따라 배치된 데이터 BM(124)을 포함하여 이루어 질 수 있다. 상기 블랙 매트릭스(122)는 불투명한 유기 물질로 이루어질 수 있으며, 예를 들어서 블랙 레진(black resin)을 포함하여 이루어질 수 있다. 그리고, 블랙 매트릭스(122)는 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.
도 2를 참조하면, 제 2 기판(121)에 형성되는 게이트 BM(123)은 하부에 배치되는 게이트 라인(GL) 및 박막 트랜지스터 영역을 가릴 수 있도록 H1의 폭으로 형성될 수 있다.
도 5를 참조하면, 제 2 기판(121) 및 블랙 매트릭스(122) 상에는 적색, 녹색, 청색의 컬러 필터를 포함하는 컬러 필터(125, 126)가 형성된다. 상기 컬러 필터(125, 126)는 각각 자신이 포함하고 있는 적색, 녹색, 및 청색 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색, 녹색 및 청색을 표현할 수 있다. 그리고, 컬러 필터(125, 126)는 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.
컬러 필터(125, 126) 상에는 오버 코트(127)가 형성된다. 오버 코트(127)는 상기 컬러 필터(125, 126)를 보호하는 역할을 할 수 있으며, 평탄화 특성이 우수한 유기 물질 또는 무기 물질로 이루어 질 수 있다.
그리고, 제 1 기판(101)과 제 2 기판(121) 사이에 유전율 이방성을 갖는 액정(LC)으로 이루어진 액정층(140)을 포함하여 구성될 수 있다.
액정층(140)은 제 1 기판(101) 상의 하부 배향막과 제 2 기판(121) 상의 상부 배향막 사이에 형성된다. 하부 배향막 및 상부 배향막은 액정층(140) 내 액정(LC)의 초기 배향을 결정하고 유지하는 역할을 한다.
상기 액정층(140) 내 포함되는 액정(LC)은 공통 전극(114)과 화소 전극(118)에 의해 형성된 전계에 의해서 액정(LC)의 배열 상태가 조절된다. 음의 유전율 이방성을 갖는 액정(LC) 즉, 네거티브(negative) 액정은 유전율 이방성(△ε=ε∥ - ε⊥)이 음(-)의 값을 가지는 액정으로, 수직 유전율이 수평 유전율보다 큰 값을 갖는다. 반면에 포지티브(positive) 액정의 경우, 유전율 이방성이 양(+)의 값을 가지는 액정으로, 수평 유전율이 수직 유전율 보다 큰 값을 갖는다.
상기 음의 유전율 이방성을 갖는 액정(LC) 즉, 네거티브(negative) 액정은 전계 방향과 수직한 방향으로 액정(LC)의 방향자(director)가 배열된다. 따라서, 공통 전극(114)과 화소 전극(118) 사이에 전계가 형성되면, 공통 전극(114)과 화소 전극(118) 사이 영역의 액정 뿐만 아니라 공통 전극(114)과 화소 전극(118) 상부 영역의 액정의 방향자가 모두 제 1 기판(101) 및 제 2 기판(121)의 수평 면에 대해서 평행하게 배열된다. 따라서, 포지티브 액정에 비하여 네거티브 액정(LC)의 경우, 광 투과율이 향상되어 상대적으로 우수한 휘도 특성을 나타낼 수 있다.
그리고, 도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)는 제 1 기판(101)의 박막 트랜지스터 상에 형성된 제 1 스페이서(119a) 및 제 2 기판(121) 상에 있고, 제 1 스페이서(119a)와 적어도 일부가 중첩되어 상호 교차하는 제 2 스페이서(128)를 포함한다. 즉, 본 발명의 실시예에 따른 액정 표시 장치(100)의 컬럼 스페이서(column spacer)는 범프 스페이서인 제 1 스페이서(119a)와 갭 스페이서인 제 2 스페이서(128)를 포함하여 이루어질 수 있다.
제 1 스페이서(119a)는 제 1 컨택홀(113a)과 제 2 컨택홀(113b)를 구비하고, 평탄화층의 역할을 하는 제 1 보호층(112) 상부의 제 2 보호층(116)과 화소 전극(118) 상에 형성된다. 또한 제 1 스페이서(119a)는 제 1 보호층(112)에 구비된 제 1 컨택홀(113a)과 제 2 컨택홀(113b)를 덮도록 형성되어 상기 컨택홀(113a, 113b)에 의한 제 1 기판(101) 상의 단차를 줄이는 역할을 할 수 있다. 보다 구체적으로, 제 1 스페이서(119a)는 N번째 서브 화소((N)Sub-PXL)에 대응되는 제 1 컨택홀(113a) 및 N번째 서브 화소((N)Sub-PXL)와 인접하여 위치하는 N+1번째 서브 화소((N+1)Sub-PXL)에 대응되는 제 2 컨택홀(113b)을 모두 덮도록 형성될 수 있다. 여기서, N번째 서브 화소((N)Sub-PXL)는 제 1 서브 화소일 수 있으며, N+1번째 서브 화소((N+1)Sub-PXL)는 제 2 서브 화소일 수 있다. 그리고, 제 1 서브 화소는 청색(Blue) 서브 화소일 수 있으며, 제 2 서브 화소는 적색(Red) 서브 화소일 수 있다.
그리고, 제 1 스페이서(119a)는 제 2 스페이서(128)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 2 스페이서(128)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 범프 스페이서(bump spacer)의 역할을 한다. 제 1 스페이서(119a)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.
제 2 스페이서(128)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 1 스페이서(119a)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 갭 스페이서(gap spacer)의 역할을 하며, 제 1 스페이서(119a)와 적어도 일부가 중첩되어 상호 교차하여 배치된다.
또한, 제 2 스페이서(128)는 청색(Blue) 서브 화소와 적색(Red) 서브 화소 사이에서 데이터 라인(DL)과 적어도 일부가 중첩되도록 하여 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수 있다. 그러나 반드시 이에 한정되지 않으며, 제 2 스페이서(128)는 적색(Red) 서브 화소와 녹색(Green) 서브 화소 사이의 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수도 있다.
제 2 스페이서(128)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다. 제 1 스페이서(119a)와 제 2 스페이서(128)는 동일한 물질로 이루어질 수 있다.
그리고, 제 1 스페이서(119a)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 2 스페이서(128)는 바(bar) 형태의 평면 구조를 가지며, 게이트 라인(GL)이 연장된 방향보다 데이터 라인(DL)이 연장된 방향으로 길게 형성될 수 있다. 즉, 제 1 스페이서(119a)와 제 2 스페이서(128)는 각각 바(bar) 형태의 평면 구조를 가지며 적어도 일부가 서로 중첩되어 상호 교차한 형태로 배치된다.
그리고, 제 1 스페이서(119a)는 제 2 스페이서(128)가 연장된 방향으로 제 2 스페이서(128)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다.
제 1 스페이서(119a)에 형성된 돌출부는 제 2 스페이서(128)와 제 1 스페이서(119a) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시키는 역할을 할 수 있다. 여기서, 쉬프트 마진(shift margin)은 제 1 기판(101) 상의 제 1 스페이서(119a)와 제 2 기판(121) 상의 제 2 스페이서(128)가 외력에 의해 각각 요구되는 위치로부터 벗어나더라도 제 1 스페이서(119a)와 제 2 스페이서(128) 사이의 접촉이 유지되는데 필요한 최소한의 거리를 의미한다. 즉, 제 1 스페이서(119a)에 돌출부를 적용하는 경우, 제 2 스페이서(128)의 상단부 끝단으로부터 제 1 스페이서(119a)의 하단부 끝단까지의 거리(M1)인 쉬프트 마진(shift margin)과 제 1 스페이서(119a)의 상단부 끝단으로부터 제 2 스페이서(128)의 하단부 끝단까지의 거리(M2)인 쉬프트 마진(shift margin)은 돌출부를 적용하지 않은 기존 구조 대비 동일하게 유지되면서, 제 2 스페이서(128)의 크기를 기존 구조보다 작게 형성할 수 있다.
따라서, 제 1 스페이서(119a)에 돌출부를 적용하는 경우, 제 1 스페이서(119a)와 제 2 스페이서(128) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시킬 수 있다. 따라서, 제 2 스페이서(128)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트 BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
도 4에서, 제 1 스페이서(119a)의 돌출부는 바(bar) 형태의 제 1 스페이서(119a)의 하단부에 위치하는 것으로 도시하였으나, 반드시 이에 한정되지 않으며, 바(bar) 형태의 제 1 스페이서(119a)의 하단부, 상단부 및 하단부와 상단부 중 적어도 하나에 위치할 수 있다. 또한 돌출부를 포함하는 제 1 스페이서(119a)의 단축 방향의 길이(X1)는 제 2 스페이서(128)의 장축 방향의 길이(Y1)보다 작게 형성될 수 있다.
즉, 본 발명의 실시예에 따른 액정 표시 장치(100)는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서인 제 1 스페이서(119a) 및 갭 스페이서인 제 2 스페이서(128)를 포함하고, 제 1 스페이서(119a)가 제 2 스페이서(128)가 연장된 방향으로 제 2 스페이서(128)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성됨으로써, 제 1 스페이서(119a)와 제 2 스페이서(128) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시킬 수 있다. 따라서, 제 2 스페이서(128)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트 BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
도 6은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다. 즉, 도 6은 도 3에 도시된 범프 스페이서인 제 3 스페이서(119b) 및 눌림 스페이서인 제 4 스페이서(129)를 설명하기 위한 도면이다.
또한 도 7은 본 발명의 실시예에 따른 액정 표시 장치의 도 6의 C-D에서의 범프 스페이서 및 눌림 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
도 6 및 도 7을 참조하여, 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명함에 있어서, 이전 도면을 참조하여 설명한 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.
도 6 및 도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치(100)는 제 1 기판(101)의 박막 트랜지스터 상에 형성된 제 3 스페이서(119b) 및 제 2 기판(121) 상에 있고, 제 1 스페이서(119b)와 적어도 일부가 중첩되어 상호 교차하는 제 4 스페이서(129)를 더 포함한다.
즉, 본 발명의 실시예에 따른 액정 표시 장치(100)에 구성된 컬럼 스페이서(column spacer)는 범프 스페이서인 제 3 스페이서(119b)와 눌림 스페이서인 제 4 스페이서(129)를 포함하여 이루어질 수 있다.
제 3 스페이서(119b)는 제 3 컨택홀(113c)과 제 4 컨택홀(113d)을 구비하고, 평탄화층의 역할을 하는 제 1 보호층(112) 상부의 제 2 보호층(116)과 화소 전극(118) 상에 형성된다. 또한 제 3 스페이서(119b)는 제 1 보호층(112)에 구비된 제 3 컨택홀(113c)과 제 4 컨택홀(113d)을 덮도록 형성되어 상기 컨택홀(113c, 113d)에 의한 제 1 기판(101) 상의 단차를 줄이는 역할을 할 수 있다. 보다 구체적으로 도 5 및 도 6을 참조하면, 제 3 스페이서(119b)는 N+3번째 서브 화소((N+3)Sub-PXL)에 대응되는 제 3 컨택홀(113c) 및 N+3번째 서브 화소((N)Sub-PXL)와 인접하여 위치하는 N+4번째 서브 화소((N+4)Sub-PXL)에 대응되는 제 4 컨택홀(113d)을 모두 덮도록 형성될 수 있다.
제 3 스페이서(119b)는 제 4 스페이서(129)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 4 스페이서(129)와 일정 거리를 가지고 이격되어 위치하는 범프 스페이서(bump spacer)의 역할을 한다. 즉, 제 3 스페이서(119b)는 제 2 기판(121)에 외력이 가해졌을 때 제 2 기판(121)의 제 4 스페이서(129)의 눌림 및 이동에 의해 액정 표시 장치가 파손되는 것을 방지하는 역할을 한다. 제 3 스페이서(119b)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.
제 4 스페이서(129)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 3 스페이서(119b)와 일정 거리를 가지고 이격되어 위치하여 액정 표시 장치의 눌림 갭을 형성하는 눌림 스페이서(push spacer)의 역할을 하며, 제 3 스페이서(119b)와 적어도 일부가 중첩되어 상호 교차하여 배치된다. 제 4 스페이서(129)는 제 2 스페이서(128) 보다 낮은 높이로 형성될 수 있으며, 제 4 스페이서(129)와 제 2 스페이서(128)는 하프톤 마스크(halftone mask)를 이용한 하프톤 공정을 통해 동시에 형성될 수 있다.
또한 제 4 스페이서(129)는 청색(Blue) 서브 화소와 적색(Red) 서브 화소 사이에서 데이터 라인(DL)과 적어도 일부가 중첩되도록 하여 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수 있다. 그러나, 반드시 이에 한정되지 않으며, 제 4 스페이서(129)는 적색(Red) 서브 화소와 녹색(Green) 서브 화소 사이의 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수도 있다.
제 4 스페이서(129)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다. 제 3 스페이서(119b)와 제 4 스페이서(129)는 동일한 물질로 이루어질 수 있다.
그리고, 제 3 스페이서(119b)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 4 스페이서(129)는 원형(circle)의 평면 구조를 가지며, 제 3 스페이서(119b)와 제 4 스페이서(129)는 적어도 일부가 서로 중첩된 형태로 배치된다.
그리고, 제 3 스페이서(119b)는 제 4 스페이서(129)가 형성된 일측 방향으로 제 4 스페이서(129)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. 여기서 제 3 스페이서(119b)의 돌출부가 형성된 방향은 데이터 라인(DL)이 연장된 방향과 동일한 방향일 수 있다.
제 3 스페이서(119b)에 형성된 돌출부는 제 4 스페이서(129)와 제 3 스페이서(119b) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시키는 역할을 할 수 있다. 즉, 제 3 스페이서(119b)에 돌출부를 적용하는 경우, 제 4 스페이서(129)의 상단부 끝단으로부터 제 3 스페이서(119b)의 하단부 끝단까지의 거리(M3)인 쉬프트 마진(shift margin)과 제 3 스페이서(119b)의 상단부 끝단으로부터 제 4 스페이서(129)의 하단부 끝단까지의 거리(M4)인 쉬프트 마진(shift margin)은 돌출부를 적용하지 않은 기존 구조와 동일하게 유지되면서, 제 4 스페이서(129)의 크기를 기존 구조보다 작게 형성할 수 있다.
따라서, 제 3 스페이서(119b)에 돌출부를 적용하는 경우, 제 1 제 3 스페이서(119b)와 제 4 스페이서(129) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시킬 수 있다. 따라서, 제 4 스페이서(129)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트 BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
도 6에서, 제 3 스페이서(119b)의 돌출부는 바(bar) 형태의 제 3 스페이서(119b)의 하단부에 위치하는 것으로 도시하였으나, 반드시 이에 한정되지 않으며, 바(bar) 형태의 제 스페이서(119b)의 하단부, 상단부 및 하단부와 상단부 중 적어도 하나에 위치할 수 있다. 또한 돌출부를 포함하는 제 3 스페이서(119b)의 단축 방향의 길이(X2)는 제 4 스페이서(129)의 직경(Y2)보다 작게 형성될 수 있다.
즉, 본 발명의 실시예에 따른 액정 표시 장치(100)는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서인 제 3 스페이서(119b) 및 눌림 스페이서인 제 4 스페이서(129)를 포함하고, 제 3 스페이서(119b)가 제 4 스페이서(129)가 형성된 일측 방향으로 제 4 스페이서(129)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성됨으로써, 제 3 스페이서(119b)와 제 4 스페이서(129) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시킬 수 있다. 따라서, 제 4 스페이서(129)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
또한, 도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 도 8의 E-F에서의 범프 스페이서 및 갭 스페이서 성 영역의 단면 구조를 나타내는 도면이다.
도 8 및 도 9를 참조하여, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)를 설명함에 있어서, 이전 설명한 실시예에서와 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.
도 8 및 도 9에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)는 복수의 서브 화소 중에서N번째 서브 화소((N)Sub-PXL), 즉 제 1 서브 화소와 N+1번째 서브 화소((N+1)Sub-PXL), 즉 제 2 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 2 스페이서(128) 및 제 2 스페이서(128)에 대응되어 제 1 기판(101) 상에 배치된 제 1 스페이서(219a)를 포함하고, N+3번째 서브 화소((N+3)Sub-PXL), 즉 제 4 서브 화소와 N+4번째 서브 화소((N+4)Sub-PXL), 즉 제 5 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 4 스페이서(129) 및제 4 스페이서(129)에 대응되어 제 1 기판(101) 상에 배치된 제 3 스페이서(219b)를 포함한다.
즉, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)에 구성된 컬럼 스페이서(column spacer)는 범프 스페이서인 제 1 스페이서(119a)와 제 3 스페이서(119b), 갭 스페이서인 제 2 스페이서(128) 및 눌림 스페이서인 제 4 스페이서(129)를 포함하여 이루어질 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 1 스페이서(219a)는 제 1 기판(101)의 박막 트랜지스터 상에 제 2 스페이서(128)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 2 스페이서(128)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 범프 스페이서(bump spacer)의 역할을 한다.
또한 제 2 스페이서(128)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 1 스페이서(219a)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 갭 스페이서(gap spacer)의 역할을 하며, 제 1 스페이서(219a)와 적어도 일부가 중첩되어 상호 교차하여 배치된다.
또한 제 1 스페이서(219a)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 2 스페이서(128)는 바(bar) 형태의 평면 구조를 가지며, 게이트 라인(GL)이 연장된 방향보다 데이터 라인(DL)이 연장된 방향으로 길게 형성될 수 있다. 즉, 제 1 스페이서(219a)와 제 2 스페이서(128)는 각각 바(bar) 형태의 평면 구조를 가지며 적어도 일부가 서로 중첩되어 상호 교차한 형태로 배치된다. 또한 제 1 스페이서(219a)의 단축 방향의 길이는 제 2 스페이서(128)의 장축 방향의 길이보다 작을 수 있다.
그리고, 제 1 스페이서(219a)는 제 2 스페이서(128)가 연장된 방향으로 제 2 스페이서(128)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다.
제 1 스페이서(219a)에 형성된 돌출부는 제 2 스페이서(128)와 제 1 스페이서(119a) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시키는 역할을 할 수 있다.
그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 1 스페이서(219a)는 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)을 덮으며, 제 1 스페이서(219a)의 하단부 양쪽 끝단은 각각 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)의 적어도 일부를 덮도록 위치한다.
보다 구체적으로, 제 1 스페이서(219a)는 제 1 서브 화소에 대응되어 형성된 제 1 컨택홀(113a)과 제 1 서브 화소와 인접하여 위치하는 제 2 서브 화소에 대응되어 형성된 제 2 컨택홀(113b)는 제 1 스페이서(219a)를 형성하는 물질로 채워지며, 제 1 스페이서(219a)의 좌측 하단부 끝단은 제 1 컨택홀(113a)과 적어도 일부가 중첩되어 덮도록 형성되고, 제 1 스페이서(219a)의 우측 하단부 끝단은 제 2 컨택홀(113b)과 적어도 일부가 중첩되어 덮도록 형성될 수 있다. 이러한 제 1 스페이서(219a)가 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)을 채우고, 제 1 스페이서(219a)의 하단부 양쪽 끝단이 각각 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)의 적어도 일부를 덮도록 하는 구조는 하프톤 마스크(halftone mask)를 이용한 하프톤 공정을 통해 형성될 수 있다.
그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 3 스페이서(219b)는 제 4 스페이서(129)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 4 스페이서(129)와 일정 거리를 가지고 이격되어 위치하는 범프 스페이서(bump spacer)의 역할을 한다. 즉, 제 3 스페이서(219b)는 제 2 기판(121)에 외력이 가해졌을 때 제 2 기판(121)의 제 4 스페이서(129)의 눌림 및 이동에 의해 액정 표시 장치가 파손되는 것을 방지하는 역할을 한다.
제 4 스페이서(129)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 3 스페이서(219b)와 일정 거리를 가지고 이격되어 위치하여 액정 표시 장치의 눌림 갭을 형성하는 눌림 스페이서(push spacer)의 역할을 하며, 제 3 스페이서(219b)와 적어도 일부가 중첩되어 상호 교차하여 배치된다.
또한 제 3 스페이서(219b)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 4 스페이서(129)는 원형(circle)의 평면 구조를 가지며, 제 3 스페이서(119b)와 제 4 스페이서(129)는 적어도 일부가 서로 중첩된 형태로 배치된다. 또한 제 3 스페이서(219b)의 단축 방향의 길이는 제 4 스페이서(129)의 직경보다 작을 수 있다.
또한 도 8을 참조하면, 제 3 스페이서(219b)는 제 4 스페이서(129)가 형성된 일측 방향으로 제 4 스페이서(129)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. 여기서 제 3 스페이서(119b)의 돌출부가 형성된 방향은 데이터 라인(DL)이 연장된 방향과 동일한 방향일 수 있다.
제 3 스페이서(219b)에 형성된 돌출부는 제 4 스페이서(129)와 제 3 스페이서(219b) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시키는 역할을 할 수 있다.
그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 3 스페이서(219a)는 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)을 덮으며, 제 3 스페이서(219b)의 하단부 양쪽 끝단은 각각 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)의 적어도 일부를 덮도록 위치한다. 이러한 제 3 스페이서(219b)가 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)을 채우고, 제 3 스페이서(219b)의 하단부 양쪽 끝단이 각각 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)의 적어도 일부를 덮도록 하는 구조는 하프톤 마스크(halftone mask)를 이용한 하프톤 공정을 통해 형성될 수 있다.
그리고, 도 8에서, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 평탄화층의 역할을 하는 제 1 보호층(112)은 복수의 서브 화소 중 N+2번째 서브 화소((N+2)Sub-PXL)인 제 3 서브 화소에 대응되는 영역에서 제 5 컨택홀(113e)을 더 포함하며, 제 5 컨택홀(113e)은 제 1 스페이서(219a) 형성 물질로 채워지도록 형성될 수 있다. 즉, 제 3 서브 화소에 대응되는 제 5 컨택홀(113e) 상에는 추가적인 범프 스페이서가 형성되지 않으며, 제 1 스페이서(219a) 형성 물질이 채워지도록 형성되어 상기 컨택홀에 의해 발생할 수 있는 제 1 기판(101) 상의 단차를 줄일 수 있다.
즉, 상기와 같은 구조를 통해서 제 1 스페이서(219a)와 제 2 스페이서(219b) 사이에 추가적인 범프 스페이서를 배치하지 않고 컨택홀에 의해 발생할 수 있는 제 1 기판(101) 상의 단차를 줄일 수 있으며, 제 1 스페이서(219a)와 제 2 스페이서(219b) 사이에 W3의 충분한 이격 거리를 확보할 수 있으므로, 액정이 용이하게 퍼져 나갈 수 있도록 추가 공간의 확보가 가능하여 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다.
즉, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)는 범프 스페이서인 제 1 스페이서(219a)가 평탄화층인 제 1 보호층(112)의 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)을 채우고, 또한 범프 스페이서인 제 1 스페이서(219a)의 하단부 양쪽 끝단이 평탄화층인 제 1 보호층(112)의 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있다. 따라서, 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. 또한, 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써, 액정 표시 장치의 화질을 향상시킬 수 있다.
따라서, 본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서가 갭 스페이서 또는 눌림 스페이서가 연장된 방향으로 갭 스페이서 또는 눌림 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성함으로써, 갭 스페이서 또는 눌림 스페이서와 범프 스페이서 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 컬럼 스페이서의 크기를 감소시킬 수 있다. 따라서, 컬럼 스페이서의 크기의 감소에 의하여 블랙 매트릭스의 폭이 감소될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
또한 본 발명의 실시예에 따른 액정 표시 장치는 범프 스페이서가 평탄화층의 제 1 컨택홀 및 제 2 컨택홀을 채우고, 범프 스페이서의 하단부 양쪽 끝단이 평탄화층의 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있으므로, 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써 액정 표시 장치의 화질을 향상시킬 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 복수의 서브 화소 영역을 포함하며, 액정층을 사이에 두고 서로 대향하여 위치하는 제 1 기판과 제 2 기판과 제 1 기판 상의 박막 트랜지스터와 박막 트랜지스터 상에 바(bar) 형태의 평면 구조를 갖는 제 1 스페이서 및 제 2 기판 상에 있고, 제 1 스페이서와 적어도 일부가 중첩되어 상호 교차하는 제 2 스페이서를 포함하고, 제 1 스페이서는 제 2 스페이서가 연장된 방향으로 제 2 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. 즉, 본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서가 컬럼 스페이서가 연장된 방향으로 컬럼 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성됨으로써, 컬럼 스페이서와 범프 스페이서 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 컬럼 스페이서의 크기를 감소시킬 수 있다. 따라서, 컬럼 스페이서의 크기의 감소에 의하여 블랙 매트릭스의 폭이 감소될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.
본 발명의 다른 특징에 따르면, 돌출부는 바(bar) 형태의 제 1 스페이서의 하단부 및 상단부 중 적어도 하나에 위치할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 기판은 게이트 라인 및 데이터 라인을 포함하며, 제 1 스페이서는 데이터 라인이 연장된 방향보다 게이트 라인이 연장된 방향으로 길게 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 바(bar) 형태의 평면 구조를 가지며, 게이트 라인이 연장된 방향보다 데이터 라인이 연장된 방향으로 길게 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 제 2 기판 상에 있고, 복수의 서브 화소 각각에 개구 영역과 차광 영역을 정의하는 블랙 매트릭스를 더 포함하고, 복수의 서브 화소는 청색 서브 화소, 적색 서브 화소 및 녹색 서브 화소의 순서로 위치할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 청색 서브 화소와 적색 서브 화소 사이의 차광 영역에 대응되어 위치할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 2 스페이서와 적어도 하나의 서브 화소 영역을 사이에 두고 이격되어 위치하는 제 4 스페이서 및 박막 트랜지스터 상에 있고, 제 4 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하는 제 3 스페이서를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 바(bar) 형태의 평면 구조를 가지며, 제 4 스페이서는 원형(circle)의 평면 구조를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 스페이서와 제 3 스페이서 사이에 위치하는 제 5 스페이서를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터를 덮는 평탄화층 및 상기 평탄화층에 구비된 컨택홀을 포함하고, 제 1 스페이서는 컨택홀을 덮도록 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 블랙 매트릭스는 게이트 라인을 따라 배치된 게이트 BM 및 데이터 라인을 따라 배치된 데이터 BM을 포함하고, 제 1 스페이서가 돌출부를 포함함으로써 제 2 스페이서의 크기가 감소되어, 게이트 BM의 폭이 최소화될 수 있다.
또한 다른 측면에서, 본 발명의 실시예에 따른 액정 표시 장치는 제 1 기판 상의 복수의 서브 화소에 있는 박막 트랜지스터와 박막 트랜지스터 상에 있고, 제 1 컨택홀 및 제 2 컨택홀을 갖는 평탄화층과 평탄화층 상의 제 1 스페이서와 제 1 기판과 대향하여 위치하는 제 2 기판 상에 있고, 개구 영역과 차광 영역을 갖는 블랙 매트릭스(BM) 및 제 2 기판 상에 있고, 제 1 스페이서와 대응되며, 제 1 컨택홀과 제 2 컨택홀 사이의 차광 영역에 위치하는 제 2 스페이서를 포함하고, 제 1 스페이서는 제 2 스페이서와 적어도 일부가 중첩되어 상호 교차하여 위치하고, 제 1 스페이서는 제 1 컨택홀 및 제 2 컨택홀을 덮으며, 제 1 스페이서의 하단부 양쪽 끝단은 각각 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치한다. 즉, 본 발명의 실시예에 따른 액정 표시 장치는 범프 스페이서가 평탄화층의 제 1 컨택홀 및 제 2 컨택홀을 채우고, 또한 범프 스페이서의 하단부 양쪽 끝단이 평탄화층의 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있다. 따라서, 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. 또한, 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써 액정 표시 장치의 화질을 향상시킬 수 있다.
본 발명의 다른 특징에 따르면, 제 1 스페이서는 바(bar) 형태의 평면 구조를 가지며, 제 2 스페이서에 대응되어 중첩되도록 형성된 적어도 하나의 돌출부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 컨택홀은 복수의 서브 화소 중 제 1 서브 화소에 대응되며, 제 2 컨택홀은 복수의 서브 화소 중 제 2 서브 화소에 대응될 수 있다.
본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 바(bar) 형태의 평면 구조를 가지며, 제 1 스페이서의 단축 방향의 길이는 제 2 스페이서의 장축 방향의 길이보다 작을 수 있다.
본 발명의 또 다른 특징에 따르면, 평탄화층에 구비된 제 3 컨택홀 및 제 4 컨택홀과 평탄화층 상의 제 3 스페이서 및 제 2 기판 상에 제 3 스페이서에 대응되도록 위치하고, 제 3 컨택홀과 제 4 컨택홀 사이의 차광 영역에 위치하는 제 4 스페이서를 더 포함하고, 제 3 스페이서는 제 4 스페이서와 적어도 일부가 중첩되어 상호 교차하여 위치하고, 제 3 스페이서는 제 3 컨택홀 및 제 4 컨택홀을 덮으며, 제 3 스페이서의 하단부 양쪽 끝단은 각각 제 3 컨택홀 및 제 4 컨택홀의 적어도 일부를 덮도록 위치할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 3 컨택홀은 복수의 서브 화소 중 제 4 서브 화소에 대응되며, 제 4 컨택홀은 복수의 서브 화소 중 제 5 서브 화소에 대응될 수 있다.
본 발명의 또 다른 특징에 따르면, 평탄화층은 복수의 서브 화소 중 제 3 서브 화소에 대응되는 제 5 컨택홀을 더 포함하고, 제 1 스페이서 형성 물질이 상기 제 5 컨택홀을 덮도록 형성될 수 있다.
본 발명의 또 다른 특징에 따르면, 제 3 스페이서는 제 4 스페이서에 대응되어 중첩되도록 형성된 적어도 하나의 돌출부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 4 스페이서는 원형(circle)의 평면 구조를 가지며, 제 3 스페이서의 단축 방향의 길이는 제 4 스페이서의 직경보다 작을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술 사상을 벗어나지 않는 범위 내에서 다양하게 변형되어 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 액정 표시 장치
101 : 제 1 기판
106 : 게이트 전극
107 : 게이트 절연층
108 : 반도체층
109 : 소스 전극
110 : 드레인 전극
111 : 제 3 보호층
112 : 제 1 보호층
113a : 제 1 컨택홀
113b : 제 2 컨택홀
113c : 제 3 컨택홀
113d : 제 4 컨택홀
113e : 제 5 컨택홀
114 : 공통 전극
115 : 공통 전극 홀
116 : 제 2 보호층
117 : 제 2 보호층 컨택홀
118 : 화소 전극
119a : 제 1 스페이서(제 1 범프 스페이서)
119b : 제 3 스페이서(제 2 범프 스페이서)
119c : 제 5 스페이서(보조 범프 스페이서)
121 : 제 2 기판
122 : 블랙 매트릭스(BM)
123 : 게이트 BM
124 : 데이터 BM
125 : 청색 컬러필터
126 : 적색 컬러필터
127 : 오버코트
128 : 제 2 스페이서(갭 스페이서)
129 : 제 4 스페이서(눌림 스페이서)
130 : 게이트 구동 IC
135 : 데이터 구동 IC
140 : 액정층
GL : 게이트 라인
DL : 데이터 라인
P : 표시 화소
(N)Sub-PXL : 제 1 서브 화소
(N+1)Sub-PXL : 제 2 서브 화소
(N+2)Sub-PXL : 제 3 서브 화소
(N+3)Sub-PXL : 제 4 서브 화소
(N+4)Sub-PXL : 제 5 서브 화소

Claims (21)

  1. 다수 개의 개구 영역 및 상기 다수 개의 개구 영역을 제외한 차광 영역을 포함하며 서로 대향하여 위치하는 제1 기판과 제2 기판;
    상기 제1 기판 상에 배치되는 제1 보호층; 및
    상기 차광 영역에서 상기 제1 기판의 상기 제1 보호층 상에 배치되는 다수 개의 제1 스페이서를 포함하고,
    상기 다수 개의 제1 스페이서 중 적어도 하나는 인접하여 배치되는 개구 영역들의 모서리들 사이를 향하여 적어도 일부가 돌출되는 돌출부를 가지고,
    상기 제1 보호층은 상기 차광 영역에서 인접하여 배치되는 개구 영역들 각각에 대응되는 제1 콘택홀 및 제2 콘택홀을 포함하고,
    상기 다수 개의 제1 스페이서 중 적어도 하나는 상기 제1 보호층의 상기 제1 콘택홀 및 상기 제2 콘택홀을 채우도록 배치되는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 다수 개의 제1 스페이서 중 적어도 하나는 제1 방향으로 배치되고, 상기 돌출부는 상기 제1 방향에 수직인 제2 방향으로 돌출되되, 상기 돌출부는 상기 제1 방향에 대하여 경사부를 가지는 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 다수 개의 제1 스페이서 중 적어도 하나는 인접하여 배치되는 개구 영역들에 대응되는 바(bar) 형태를 포함하여 상기 차광 영역에 배치되는 액정 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 다수 개의 제1 스페이서 중 적어도 하나와 중첩되도록 상기 제2 기판에 배치되는 제2 스페이서를 더 포함하는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 스페이서는 상기 제1 콘택홀과 상기 제2 콘택홀 사이의 위치에 대응되도록 상기 제2 기판에 배치되는 액정 표시 장치.
  7. 제5 항에 있어서,
    상기 제1 기판의 상기 돌출부는 상기 제2 기판의 상기 제2 스페이서와 중첩되도록 배치되는 액정 표시 장치.
  8. 제5 항에 있어서,
    상기 제1 스페이서의 제1 방향으로의 폭은 상기 제2 스페이서의 상기 제1 방향으로의 폭보다 큰 액정 표시 장치.
  9. 제5 항에 있어서,
    상기 제1 스페이서의 돌출부는 상기 제2 스페이서와 중첩되도록 배치되는 액정 표시 장치.
  10. 제5 항에 있어서,
    상기 제2 기판 상에 배치되는 블랙 매트릭스를 더 포함하고,
    상기 제1 스페이서 및 상기 제2 스페이서는 상기 블랙 매트릭스와 중첩되게 배치되는 액정 표시 장치.
  11. 제5 항에 있어서,
    상기 제2 스페이서는 청색 서브 화소와 적색 서브 화소 사이의 상기 차광 영역에 대응되어 위치하는 액정 표시 장치.
  12. 제5 항에 있어서,
    상기 제2 스페이서와 적어도 하나의 서브 화소 영역을 사이에 두고 이격되어 상기 제2 기판에 배치되는 제4 스페이서를 더 포함하고,
    상기 제4 스페이서의 형태는 상기 제2 스페이서의 형태와 다른 액정 표시 장치.
  13. 제5 항에 있어서,
    상기 제1 스페이서의 제2 방향으로의 길이는 상기 제2 스페이서의 상기 제2 방향으로의 길이보다 작은 액정 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 기판 상의 상기 제1 보호층 상에 상기 제1 스페이서와 이격되어 상기 차광 영역에 상기 제1 스페이서와 동일층에 배치되는 제3 스페이서를 더 포함하는 액정 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 스페이서는 상기 다수 개의 개구 영역 중 인접하여 배치되는 개구 영역에 각각 대응되는 콘택홀과 적어도 일부 중첩되는 영역을 가지는 액정 표시 장치.
  16. 제14 항에 있어서,
    상기 제3 스페이서는 상기 제1 스페이서와 평면상 다른 형태를 가지는 액정 표시 장치.
  17. 제14 항에 있어서,
    상기 제3 스페이서와 중첩되도록 상기 제2 기판에 배치되는 제4 스페이서를 더 포함하는 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 제3 스페이서는 돌출부를 가지며, 상기 돌출부는 상기 제4 스페이서와 중첩되도록 배치되는 액정 표시 장치.
  19. 제17 항에 있어서,
    상기 제4 스페이서는 평면 상 원형의 형태를 가지는 액정 표시 장치
  20. 제17 항에 있어서,
    상기 제3 스페이서의 제2 방향으로의 길이는 상기 제4 스페이서의 상기 제2 방향으로의 길이보다 작은 액정 표시 장치.
  21. 제14 항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이의 액정층을 더 포함하는 액정 표시 장치.
KR1020230174468A 2016-07-29 2023-12-05 액정 표시 장치 Active KR102787184B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230174468A KR102787184B1 (ko) 2016-07-29 2023-12-05 액정 표시 장치
KR1020250036758A KR20250043382A (ko) 2016-07-29 2025-03-21 액정 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160097531A KR102611918B1 (ko) 2016-07-29 2016-07-29 액정 표시 장치
KR1020230174468A KR102787184B1 (ko) 2016-07-29 2023-12-05 액정 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097531A Division KR102611918B1 (ko) 2016-07-29 2016-07-29 액정 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020250036758A Division KR20250043382A (ko) 2016-07-29 2025-03-21 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20230169057A KR20230169057A (ko) 2023-12-15
KR102787184B1 true KR102787184B1 (ko) 2025-03-25

Family

ID=61204098

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160097531A Active KR102611918B1 (ko) 2016-07-29 2016-07-29 액정 표시 장치
KR1020230174468A Active KR102787184B1 (ko) 2016-07-29 2023-12-05 액정 표시 장치
KR1020250036758A Pending KR20250043382A (ko) 2016-07-29 2025-03-21 액정 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160097531A Active KR102611918B1 (ko) 2016-07-29 2016-07-29 액정 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020250036758A Pending KR20250043382A (ko) 2016-07-29 2025-03-21 액정 표시 장치

Country Status (1)

Country Link
KR (3) KR102611918B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102746319B1 (ko) * 2019-07-22 2024-12-24 삼성디스플레이 주식회사 액정 표시 장치
CN113820890A (zh) * 2020-06-19 2021-12-21 潘眉秀 电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391836B1 (ko) 2012-12-17 2014-05-07 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790060B1 (ko) * 2011-04-21 2017-10-25 엘지디스플레이 주식회사 액정표시장치
JP2013186148A (ja) * 2012-03-06 2013-09-19 Japan Display West Co Ltd 液晶表示装置、液晶表示装置の製造方法、および、電子機器
KR102185319B1 (ko) * 2014-03-10 2020-12-02 엘지디스플레이 주식회사 액정 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391836B1 (ko) 2012-12-17 2014-05-07 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
KR20230169057A (ko) 2023-12-15
KR20250043382A (ko) 2025-03-28
KR102611918B1 (ko) 2023-12-08
KR20180013594A (ko) 2018-02-07

Similar Documents

Publication Publication Date Title
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
US9595543B2 (en) Array substrate for liquid crystal display devices and method of manufacturing the same
KR101925983B1 (ko) 액정표시소자 및 그 제조방법
KR102787184B1 (ko) 액정 표시 장치
US20170038653A1 (en) Method for manufacturing coa liquid crystal panel and coa liquid crystal panel
US10295873B2 (en) Array substrate, and liquid crystal display device
TWI468826B (zh) 畫素陣列基板
CN106932940B (zh) 液晶显示装置
US20140167052A1 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9500923B2 (en) Liquid crystal display device and method of fabricating the same
US8947608B2 (en) Display apparatus including electrostatic preventing pattern
US20200117036A1 (en) Liquid crystal display device and method of manufacturing the same
US9857620B2 (en) Display device
KR102656156B1 (ko) 액정 표시 장치
KR102640165B1 (ko) 액정 표시 장치
KR101820533B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US9703152B2 (en) Liquid crystal display device
CN107037638A (zh) 显示面板与显示装置
KR102664574B1 (ko) 액정 표시 장치
KR101890735B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20150073610A (ko) 액정표시장치
KR102632265B1 (ko) 액정 표시 장치
US20240255816A1 (en) Display apparatus
KR20160141307A (ko) 어레이 기판 및 그를 이용한 액정 표시 장치
JP2013246410A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601