[go: up one dir, main page]

KR102778752B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102778752B1
KR102778752B1 KR1020200020319A KR20200020319A KR102778752B1 KR 102778752 B1 KR102778752 B1 KR 102778752B1 KR 1020200020319 A KR1020200020319 A KR 1020200020319A KR 20200020319 A KR20200020319 A KR 20200020319A KR 102778752 B1 KR102778752 B1 KR 102778752B1
Authority
KR
South Korea
Prior art keywords
transistor
light
signal
period
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200020319A
Other languages
English (en)
Other versions
KR20210106052A (ko
Inventor
박준현
구본용
유병창
이유진
정경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200020319A priority Critical patent/KR102778752B1/ko
Priority to US17/070,438 priority patent/US11295673B2/en
Priority to CN202110191592.XA priority patent/CN113284465A/zh
Publication of KR20210106052A publication Critical patent/KR20210106052A/ko
Application granted granted Critical
Publication of KR102778752B1 publication Critical patent/KR102778752B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치가 개시된다. 표시 장치는, 복수의 화소들을 포함하는 표시 패널; 발광 개시 신호를 생성하는 타이밍 제어부; 상기 타이밍 제어부로부터 수신된 상기 발광 개시 신호에 기초하여 상기 복수의 화소들에 발광 제어 신호를 공급하는 발광 구동부; 상기 복수의 화소들에 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 복수의 화소들에 제2 주사 신호를 공급하는 제2 주사 구동부; 및 상기 복수의 화소들에 데이터 신호를 공급하는 데이터 구동부를 포함하고, 상기 타이밍 제어부는, 구동 주파수의 변화에 따라 발광 개시 신호를 공급하는 기간을 조절할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치의 각 화소는 구동 트랜지스터를 비롯한 각종 트랜지스터들을 포함하며, 데이터 라인을 통해 공급된 데이터 전압에 대응하는 휘도로 발광할 수 있다. 표시 장치는 화소들의 발광 조합으로 영상 프레임을 표시할 수 있다.
한편, 최근 들어 영상 품질을 보장하기 위해 높은 주파수(예를 들면, 120Hz)로 화면을 표시하는 고속 구동이 요구되고 있다. 그런데, 고속 구동 하에서는 각 화소의 구동 트랜지스터에 대한 문턱 전압 충전 시간이 짧아질 수 있다.
본 발명의 일 목적은 높은 구동 주파수로 구동하더라도 구동 트랜지스터의 문턱 전압을 안정적으로 보상할 수 있는 표시 장치를 제공하는 데 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면은, 표시 장치를 제공한다.
상기 표시 장치는, 복수의 화소들을 포함하는 표시 패널; 발광 개시 신호를 생성하는 타이밍 제어부; 상기 타이밍 제어부로부터 수신된 상기 발광 개시 신호에 기초하여 상기 복수의 화소들에 발광 제어 신호를 공급하는 발광 구동부; 상기 복수의 화소들에 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 복수의 화소들에 제2 주사 신호를 공급하는 제2 주사 구동부; 및 상기 복수의 화소들에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
상기 타이밍 제어부는, 구동 주파수의 변화에 따라 발광 개시 신호를 공급하는 기간을 조절할 수 있다.
상기 타이밍 제어부는, 상기 구동 주파수가 증가할수록, 상기 발광 개시 신호를 공급하는 기간을 증가시킬 수 있다.
상기 타이밍 제어부는, 상기 구동 주파수의 변화에 대응하여 상기 발광 구동부에 공급하는 클럭 신호의 주기를 조절할 수 있다.
제1 구동 주파수에 대응하여 상기 발광 구동부가 출력하는 상기 발광 제어 신호의 공급 기간은, 상기 제1 구동 주파수보다 큰 제2 구동 주파수에 대응하여 상기 발광 구동부가 출력하는 상기 발광 제어 신호의 공급 기간과 서로 동일할 수 있다.
상기 복수의 화소들 각각은, 제1 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 전기적으로 연결된 제1 전극 및 제2 전원과 연결된 제2 전극을 포함하는 발광 소자; 및 상기 제1 트랜지스터의 제2 전극과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터를 포함할 수 있다.
상기 복수의 화소들 각각은, 제1 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는, 제5 트랜지스터; 및 상기 제1 트랜지스터의 제2 전극과 상기 발광 소자의 제1 전극 사이에 연결되고, 이전 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 복수의 화소들 각각은, 상기 데이터 신호를 수신하는 데이터 라인과 제3 노드 사이에 연결되고, 상기 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 상기 제1 전원과 상기 제3 노드 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 상기 제3 노드 사이에 연결된 제1 커패시터; 상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 제2 커패시터; 및 상기 발광 소자의 제1 전극과 초기화 전원 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 신호가 게이트 온 레벨인 기간에서, 상기 이전 발광 제어 신호가 게이트 온 레벨을 갖는 기간은, 상기 발광 제어 신호가 게이트 온 레벨을 갖는 기간과 중첩하지 않을 수 있다.
상기 복수의 화소들 각각은, 제1 기간에 상기 초기화 전원의 전압이 상기 제1 트랜지스터의 게이트 전극 및 상기 발광 소자의 제1 전극에 공급되고, 제2 기간에 상기 제1 트랜지스터의 제1 전극으로 상기 제1 전원의 전압이 인가되고, 제3 기간에, 상기 제1 전원의 전압에 기초하여 제1 트랜지스터가 다이오드 연결되고, 제4 기간에, 상기 제2 트랜지스터가 턴-온 되어 상기 데이터 신호가 상기 제3 노드로 공급될 수 있다.
상기 제3 트랜지스터는, 상기 제1 기간, 상기 제3 기간, 및 상기 제4 기간에 턴-온 되고, 상기 제2 기간에 턴-오프 될 수 있다.
상기 제1 기간에, 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 턴-오프 되고, 상기 제6 트랜지스터는 턴-온 될 수 있다.
상기 제3 기간에, 상기 제4 트랜지스터 및 상기 제5 트랜지스터는 턴-온 되고, 상기 제6 트랜지스터는 턴-오프 될 수 있다.
상기 발광 구동부는, 상기 발광 제어 신호를 상기 복수의 화소들로 공급하는 제1 발광 구동부; 및 상기 이전 발광 제어 신호를 상기 발광 제어 신호와 독립된 배선을 통해 상기 복수의 화소들로 공급하는 제2 발광 구동부를 포함할 수 있다.
상기 제1 주사 구동부 또는 상기 제2 주사 구동부는, 상기 표시 패널의 양 측면에 배치되어 양측 구동으로 동작하고, 상기 제1 발광 구동부 또는 상기 제2 발광 구동부는, 상기 표시 패널의 일 측면에 배치되어 단변 구동으로 동작할 수 있다.
상기 제1 주사 구동부는 상기 표시 패널에서 상기 복수의 화소들이 배치된 하나의 행 단위로 각각 상기 제1 주사 신호를 시프트하여 공급하고, 상기 제2 주사 구동부는, 상기 표시 패널에서 연속하는 2개 이상의 행에 배치된 화소들에 상기 제2 주사 신호를 동시에 공급하고, 상기 제1 발광 구동부는, 상기 표시 패널에서 연속하는 2개 이상의 행에 배치된 화소들에 상기 발광 제어 신호를 동시에 공급하고, 상기 제2 발광 구동부는, 상기 표시 패널에서 연속하는 2개 이상의 행에 배치된 화소들에 상기 이전 발광 제어 신호를 동시에 공급할 수 있다.
상기 복수의 화소들 각각은, 상기 데이터 신호를 수신하는 데이터 라인과 제3 노드 사이에 연결되고, 상기 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 구동 주파수에 따라 달리 설정되는 기준 전원과 상기 제3 노드 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 상기 제3 노드 사이에 연결된 제1 커패시터; 상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 제2 커패시터; 및 상기 발광 소자의 제1 전극과 초기화 전원 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
상기 복수의 화소들 각각은, 상기 데이터 신호를 수신하는 데이터 라인과 상기 제1 트랜지스터의 제1 전극 사이에 연결되고 상기 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터; 제1 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터; 및 상기 제1 트랜지스터의 제2 전극과 상기 발광 소자의 제1 전극 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 제2 주사 구동부는, 상기 구동 주파수가 증가할수록 상기 제2 주사 신호를 공급하는 기간을 증가시킬 수 있다.
상기 복수의 화소들 각각은, 상기 제1 트랜지스터의 게이트 전극과 초기화 전원 사이에 연결되고 이전 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 상기 초기화 전원과 상기 발광 소자의 제1 전극 사이에 연결되고 상기 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터; 및 상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결된 저장 커패시터를 더 포함할 수 있다.
상기 이전 제1 주사 신호가 게이트 온 레벨을 갖는 기간은, 상기 제1 주사 신호가 게이트 온 레벨을 갖는 기간과 중첩하지 않을 수 있다.
본 발명의 일 실시예에 따른 화소 및 이를 포함하는 표시 장치는, 별도의 발광 구동부를 통해 제2 발광 제어 신호를 화소에 제공함으로써 구동 트랜지스터의 문턱 전압을 보상할 수 있다.
또한, 정전압원인 제1 전원의 전압이나 데이터 전압을 이용하여 구동 트랜지스터의 문턱 전압을 보상할 수 있다.
또한, 표시 장치의 구동 주파수에 따라 발광 개시 신호를 달리 조절함으로써 고속 구동에서도 구동 트랜지스터의 문턱 전압을 보상할 시간을 충분히 확보할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 제1 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 제1 회로도이다.
도 3은 도 2에 따른 화소의 동작을 설명하기 위한 타이밍도이다.
도 4는 표시 장치의 구동 주파수 변화에 따른 휘도 변화를 나타낸 그래프이다.
도 5는 본 발명의 일 실시예에 따른 발광 구동부의 배선을 설명하기 위한 개념도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 제2 블록도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에서 구동 주파수 변화에 따른 발광 제어 신호를 나타낸 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 구동 주파수 변화에 따른 데이터 전압의 범위를 나타낸 예시도이다.
도 9는 본 발명의 일 실시예에 따른 화소를 나타내는 제2 회로도이다.
도 10은 도 9에 따른 화소의 동작을 설명하기 위한 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 제1 블록도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(100), 타이밍 제어부(200), 제1 주사 구동부(300), 제2 주사 구동부(400), 발광 구동부(500), 데이터 구동부(600), 및 전원 관리부(700)를 포함할 수 있다.
타이밍 제어부(200)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 구동 제어 신호(SCS1), 제2 구동 제어 신호(SCS2), 제3 구동 제어 신호(ECS), 및 제4 구동 제어 신호(DCS)를 생성할 수 있다. 제1 구동 제어 신호(SCS1)는 제1 주사 구동부(300)로 공급되고, 제2 구동 제어 신호(SCS2)는 제2 주사 구동부(400)로 공급되며, 제3 구동 제어 신호(ECS)는 발광 구동부(500)로 공급되고, 제4 구동 제어 신호(DCS)는 데이터 구동부(600)로 공급될 수 있다. 그리고, 타이밍 제어부(200)는 외부로부터 공급되는 입력 영상 데이터를 영상 데이터(RGB)로 재정렬하여 데이터 구동부(600)에 공급할 수 있다.
제1 구동 제어 신호(SCS1)에는 제1 주사 개시 신호 및 클럭 신호들이 포함될 수 있다. 제1 주사 개시 신호는 제1 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제1 주사 개시 신호를 시프트(shift)시키기 위해 사용될 수 있다.
제2 구동 제어 신호(SCS2)에는 제2 주사 개시 신호 및 클럭 신호들이 포함될 수 있다. 제2 주사 개시 신호는 제2 주사 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 제2 주사 개시 신호를 시프트시키기 위해 사용될 수 있다.
제3 구동 제어 신호(ECS)는, 발광 개시 신호 및 클럭 신호들을 포함할 수 있다. 발광 개시 신호는 발광 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 개시 신호를 시프트(shift)시키기 위해 사용될 수 있다.
제4 구동 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
클럭 신호들은, 표시 장치(DD)의 구동 주파수에 상응하는 주파수 신호일 수 있다. 따라서, 타이밍 제어부는, 상기 구동 주파수의 변화에 대응하여 상기 발광 구동부에 공급하는 클럭 신호의 주기를 조절할 수 있다.
특히, 타이밍 제어부(200)는, 표시 장치(DD)의 구동 주파수에 상응하는 발광 개시 신호를 생성할 수 있다. 예를 들어, 타이밍 제어부(200)는, 구동 주파수가 증가할수록 발광 개시 신호를 공급하는 기간을 증가시킬 수 있다.
제1 주사 구동부(300)는 타이밍 제어부(200)로부터 제1 구동 제어 신호(SCS1)를 수신하고, 제1 구동 제어 신호(SCS1)에 기초하여 제1 주사 라인들(SL1[0], SL1[1], ..., SL1[p])로 제1 주사 신호를 순차적으로 공급할 수 있다. 제1 주사 신호가 순차적으로 공급되면 화소(PX)들은 수평 라인 단위(또는 화소행 단위)로 선택되며, 선택된 화소(PX)들에 데이터 신호가 공급될 수 있다.
제1 주사 신호는 게이트 온 레벨(예를 들어, 로우 레벨 전압)로 설정될 수 있다. 화소(PX)에 포함되며 제1 주사 신호를 수신하는 트랜지스터(예를 들면, 후술하는 도 2의 제2 트랜지스터(T2))는 제1 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
제2 주사 구동부(400)는 타이밍 제어부(200)로부터 제2 구동 제어 신호(SCS2)를 수신하고, 제2 구동 제어 신호(SCS2)에 기초하여 제2 주사 라인들(SL2[0], SL2[1], ..., SL2[p])로 제2 주사 신호를 순차적으로 공급할 수 있다.
제2 주사 신호는 게이트 온 레벨(예를 들어, 로우 레벨 전압)로 설정될 수 있다. 화소(PX)에 포함되며 제2 주사 신호를 수신하는 트랜지스터(예를 들면, 도 2의 제3 트랜지스터(T3) 및 제7 트랜지스터(T7))는 제2 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
제1 주사 구동부(300) 및 제2 주사 구동부(400)는 시프트 레지스터들(shift registers) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 제1 주사 구동부(300) 및 제2 주사 구동부(400)는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 개시 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 제1 주사 신호 및 제2 주사 신호를 생성할 수 있다.
발광 구동부(500)는 타이밍 제어부(200)로부터 제3 구동 제어 신호(ECS, 또는 제3 구동 제어 신호에 포함된 발광 개시 신호)를 수신하고, 제3 구동 제어 신호(ECS, 또는 발광 개시 신호)에 기초하여 발광 제어 라인들(EL[0], EL[1], ..., EL[p])로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어 신호는 게이트 온 레벨(예를 들어, 로우 레벨 전압)로 설정될 수 있다. 화소(PX)에 포함되며 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프 상태로 설정될 수 있다.
발광 제어 신호는 화소(PX[i,j])들의 발광 시간을 제어하기 위하여 사용될 수 있다. 이를 위하여, 발광 제어 신호는 주사 신호보다 넓은 폭으로 설정될 수 있다. 일 실시예에서, 하나의 프레임 기간 동안 발광 제어 신호는 복수의 게이트 오프 레벨(예를 들어, 하이 레벨 전압) 기간을 가질 수 있다.
표시 패널(100)은, 복수의 화소(PX[i,j])들을 포함할 수 있다. 복수의 화소(PX[i,j])들은 p개의 행(p는 자연수)과 q개의 열(q는 자연수)로 구성될 수 있으며, 동일한 행에 배치되는 화소(PX[i,j])들은 동일한 제1 주사 라인, 동일한 제2 주사 라인, 및 동일한 발광 제어 라인에 연결될 수 있다. 또한, 동일한 열에 배치되는 화소(PX[i,j])들은 동일한 데이터 라인에 연결될 수 있다.
예를 들어, i번째 행 및 j번째 열에 배치되는 화소(PX[i,j])는, i번째 행(또는 수평 라인)과 대응하는 제1 주사 라인(SL1[i]), i번째 행과 대응하는 제2 주사 라인(SL2[i]), i번째 행과 대응하는 발광 제어 라인(EL[i]), 및 q번째 열과 대응하는 데이터 라인(DL[q])에 연결될 수 있다.
단, 각 화소(PX[i,j])와 연결되는 제1 주사 라인(SL1[0], SL1[1], ..., SL1[p]), 제2 주사 라인(SL2[0], SL2[1], ..., SL2[p]), 발광 제어 라인(EL[0], EL[1], ..., EL[p]), 및 데이터 라인(DL[1], DL[2], ..., DL[q])은 화소(PX[i,j])의 회로 구성에 따라 달라질 수 있다. 예를 들어, i번째 행 및 j번째 열에 배치되는 화소(PX[i,j])는, i-k번째 행과 대응하는 발광 제어 라인(EL[i-k], k는 10 이하의 자연수)에도 연결될 수 있다.
데이터 구동부(600)는 타이밍 제어부(200)로부터 제4 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(600)는 제4 구동 제어 신호(DCS)에 대응하여 데이터 라인들(DL[1], DL[2], ..., DL[q])로 데이터 신호를 공급할 수 있다. 데이터 라인들(DL[1], DL[2], ..., DL[q])로 공급된 데이터 신호는 제1 주사 신호에 의하여 선택된 화소(PX[i,j])들로 공급될 수 있다. 이를 위하여, 데이터 구동부(600)는 제1 주사 신호와 동기되도록 데이터 라인들(DL[1], DL[2], ..., DL[q])로 데이터 신호를 공급할 수 있다.
전원 관리부(700)는, 제1 전원(VDD)의 전압, 제2 전원(VSS)의 전압, 및 초기화 전원(Vint)의 전압을 표시 패널(100)에 공급할 수 있다. 또한, 전원 관리부(700)는, 기준 전원(Vref)의 전압(도 2의 설명 참조)을 표시 패널(100)에 공급할 수도 있다.
전원 관리부(700)는, 제1 주사 신호, 제2 주사 신호 및/또는 발광 제어 신호의 게이트 온(gate-on) 레벨 및 게이트 오프(gate-off) 레벨을 결정하는 로우(low) 전원 및 하이(high) 전원을 제1 주사 구동부(300), 제2 주사 구동부(400) 및/또는 발광 구동부(500)에 공급할 수 있다. 로우 전원은 하이 전원보다 낮은 전압 레벨을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 전원(VDD), 제2 전원(VSS), 초기화 전원(Vint), 로우 전원, 및 하이 전원 중 적어도 하나는 타이밍 제어부(200) 또는 데이터 구동부(600)로부터 공급될 수도 있다.
제1 전원(VDD)과 제2 전원(VSS)은 표시 패널(100)의 각 화소에 포함된 발광 소자의 구동을 위한 전압들을 생성할 수 있다. 일 실시예에서, 제2 전원(VSS)의 전압은 제1 전원(VDD)의 전압보다 낮을 수 있다. 예를 들어, 제1 전원(VDD)의 전압은 양의 전압이고, 제2 전원(VSS)의 전압은 음의 전압일 수 있다.
초기화 전원(Vint)은 표시 패널(100)에 포함된 각 화소(PX)를 초기화하는 전원일 수 있다. 예를 들어, 초기화 전원(Vint)의 전압에 의해 화소(PX)에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있다. 초기화 전원(Vint)은 음의 전압일 수 있다.
이하, 설명의 편의를 위해, i번째 행 및 j번째 열에 배치되는 화소(PX[i,j])를 화소(PX[i,j])로 지칭할 수 있고, i번째 행과 대응하는 제1 주사 라인(SL1[i])을 제1 주사 라인(SL1[i])으로, i번째 행과 대응하는 제2 주사 라인(SL2[i])을 제2 주사 라인(SL2[i])으로, i번째 행과 대응하는 발광 제어 라인(EL[i])을 발광 제어 라인(EL[i])으로, j번째 열과 대응하는 데이터 라인(DL[j])을 데이터 라인(DL[j])으로 혼용하여 지칭할 수 있다. 또한, i-k번째 행(k는 10 이하의 자연수)에 대응하는 발광 제어 라인(EL[i-k])을 이전 발광 제어 라인(EL[i-k])으로 혼용하여 지칭할 수 있다.
또한, 제1 주사 라인(SL1[i])으로 제1 주사 신호가 공급되며, 제2 주사 라인(SL2[i])으로 제2 주사 신호가 공급되고, 발광 제어 라인(EL[i])으로 발광 제어 신호가 공급되며, 이전 발광 제어 라인(EL[i-k])으로 이전 발광 제어 신호가 공급되는 것으로 지칭할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 제1 회로도이다.
도 2에서는, 설명의 편의를 위해 i번째 행(또는 수평 라인)과 j번째 열에 배치된 화소(PX[i, j])를 도시하지만, 다른 화소들에도 동일한 회로가 적용될 수 있다.
도 2를 참조하면, 화소(PX[i,j])는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1 내지 T7), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
발광 소자(LD)는, 제1 트랜지스터(T1)의 제2 전극(예를 들면, 드레인 전극)과 전기적으로 연결된 제1 전극 및 제2 전원(VSS)에 연결된 제2 전극을 포함할 수 있다. 구체적으로, 발광 소자(LD)의 제1 전극은, 제6 트랜지스터(T6)를 통해 제1 트랜지스터(T1)의 제2 전극과 전기적으로 연결될 수 있다.
발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량(구동 전류)에 대응하여 소정 휘도의 빛을 생성할 수 있다. 일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 이 경우, 발광 소자(LD)의 제1 전극은 애노드 전극이고, 제2 전극은 캐소드 전극일 수 있다. 반대로, 발광 소자(LD)의 제1 전극은 캐소드 전극이고, 제2 전극은 애노드 전극일 수도 있다.
다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원(VSS)과 제1 트랜지스터(T1)의 제2 전극 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 전기적으로 연결된 제1 전극, 발광 소자(LD)의 제1 전극과 전기적으로 연결된 제2 전극, 및 제1 노드(N1)에 연결된 게이트 전극을 포함할 수 있다. 구체적으로, 제1 트랜지스터(T1)의 제1 전극은, 제5 트랜지스터(T5)를 통하여 제1 전원(VDD)과 연결될 수 있다. 제1 트랜지스터(T1)의 제2 전극은, 제6 트랜지스터(T6)를 통하여 발광 소자(LD)와 연결될 수 있다. 제1 트랜지스터(T1)는 구동 전류를 발광 소자(LD)에 공급할 수 있다. 제1 트랜지스터(T1)는 화소(PX[i,j])의 구동 트랜지스터로서 기능할 수 있다. 즉, 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제1 커패시터(C1)는 제1 트랜지스터(T1)의 제2 전극에 대응하는 제2 노드(N2)와 제3 노드(N3) 사이에 연결될 수 있다. 제1 커패시터(C1)는 제2 노드(N2)와 제3 노드(N3) 사이의 차분 전압으로 충전될 수 있다.
제2 커패시터(C2)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 게이트 전극에 대응하는 제1 노드(N1) 사이에 연결될 수 있다. 제2 커패시터(C2)는 제1 전원(VDD)과 제1 노드(N1) 사이의 차분 전압으로 충전될 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL[j])과 제3 노드(N3) 사이에 연결될 수 있다. 제2 트랜지스터(T2)는 제1 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제2 트랜지스터(T2)의 게이트 전극은 제1 주사 라인(SL1[i])에 연결될 수 있다. 제2 트랜지스터(T2)는 제1 주사 라인(SL1[i])으로 제1 주사 신호가 공급될 때 턴-온되어, 데이터 라인(DL[j])과 제3 노드(N3)를 전기적으로 접속시킬 수 있다. 따라서, 데이터 라인(DL[j])으로 공급된 데이터 전압(또는 데이터 신호)이 제3 노드(N3)로 전달될 수 있다.
추가로, 제1 주사 라인(SL1[i])으로 공급되는 제1 주사 신호에 대응하여 제2 트랜지스터(T2)가 턴-온 되면, 데이터 라인(DL[j])을 통해 공급된 데이터 신호가 화소(PX[i,j])에 기입될 수 있다. 구체적으로, 제1 커패시터(C1)와 제2 커패시터(C2) 사이의 전하 공유(charge sharing)에 의해 제1 노드(N1) 및 제2 노드(N2)는 제1 커패시터(C1)와 제2 커패시터(C2) 사이의 커패시턴스(capacitance) 비율에 따른 전압을 가질 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제3 트랜지스터(T3)의 게이트 전극은 제2 주사 라인(SL2[i])에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 주사 라인(SL2[i])으로 제2 주사 신호가 공급될 때 턴-온되어, 제1 노드(N1)와 제2 노드(N2)를 전기적으로 연결시킬 수 있다. 제1 노드(N1)와 제2 노드(N2)를 전기적으로 서로 연결되면, 제1 트랜지스터(T1)가 다이오드와 등가인 형태가 될 수 있다. 제1 트랜지스터(T1)가 다이오드와 등가인 형태를 갖는 경우, 제1 트랜지스터(T1)의 제1 전극에 충전된 전하에 의해 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다.
제1 트랜지스터(T1)는 데이터 라인(DL[j])에서 공급되는 데이터 신호, 제1 커패시터(C1) 및 제2 커패시터(C2)에 기초하여 구동 전류를 발광 소자(LD)에 공급할 수 있다. 구동 전류는, 다음의 수학식 1과 같을 수 있다.
상기 수학식 1을 참조하면, Id는 구동 전류, ρ는 제1 트랜지스터(T1)의 고유 특성, Vdd는 제1 전원(VDD)의 전압, Vdata는 데이터 신호, CC1은 제1 커패시터(C1)의 커패시턴스, CC2는 제2 커패시터(C2)의 커패시턴스일 수 있다. 발광 소자(LD)는 구동 전류(Id)에 상응하는 휘도로 발광할 수 있다.
제4 트랜지스터(T4)는, 제1 전원(VDD)과 제3 노드(N3) 사이에 연결될 수 있다. 제4 트랜지스터(T4)는 발광 제어 신호(i번째 화소행에 대응하는 발광 제어 신호)를 수신하는 게이트 전극을 포함할 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 발광 제어 라인(EL[i], 또는 i번째 화소행에 대응하는 발광 제어 라인)에 연결될 수 있다. 제4 트랜지스터(T4)는 발광 제어 라인(EL[i])으로 발광 제어 신호가 공급될 때 턴-온되어, 제3 노드(N3)에 제1 전원(VDD)의 전압을 공급할 수 있다. 따라서, 제3 노드(N3)의 전압이 제1 전원(VDD)의 전압으로 초기화될 수 있다.
일 실시예에서, 제4 트랜지스터(T4)는 제1 전원(VDD)과 다른 기준 전원(Vref)과 제3 노드(N3) 사이에 결합될 수도 있다. 이 경우, 제4 트랜지스터(T4)가 턴-온되면, 제4 트랜지스터(T4)는, 제3 노드(N3)에 기준 전원(Vref)의 전압이 공급될 수 있다. 여기서, 기준 전원(Vref)은, 제3 노드(N3)의 전압을 초기화시키므로, 고속 구동시에 증가하는 휘도를 보상하기 위한 목적으로 표시 장치(DD)의 구동 주파수에 따라 달리 설정될 수 있다. 예를 들어, 표시 장치(DD)의 구동 주파수가 증가함에 따라 기준 전원(Vref)의 전압이 낮게 설정됨으로써, 구동 주파수 변화에 관계없이 발광 소자(LD)가 일정한 휘도로 발광할 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다. 제5 트랜지스터(T5)는 발광 제어 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제5 트랜지스터(T5)의 게이트 전극은 발광 제어 라인(EL[i])에 연결될 수 있다. 제5 트랜지스터(T5)는 발광 제어 라인(EL[i])을 통해 발광 제어 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제1 전극을 제1 전원(VDD)에 연결할 수 있다. 따라서, 발광 제어 라인(EL[i])을 통해 발광 제어 신호가 공급됨에 따라 제1 트랜지스터(T1)의 제1 전극에 연결되는 제1 전원(VDD)의 전압(또는, DC 전압)이 제1 트랜지스터(T1)의 문턱 전압을 보상하는 데 사용될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극에 대응하는 제2 노드(N2)와 발광 소자(LD)의 제1 전극과 대응하는 제4 노드(N4) 사이에 연결될 수 있다. 제6 트랜지스터(T6)는 이전 발광 제어 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제6 트랜지스터(T6)의 게이트 전극은 이전 발광 제어 라인(EL[i-k])에 연결될 수 있다.
이전 발광 제어 신호는, i-k번째 화소행에 대응하는 발광 제어 신호일 수 있다. 따라서, 이전 발광 제어 라인(EL[i-k])은, i-k번째 화소행에 대응하는 발광 제어 라인이 분기된 배선일 수 있다. 다른 표현으로, 발광 제어 신호는 이전 발광 제어 신호가 k 수평 주기만큼 시프트된 신호일 수 있다. 이때, k는 3 이나 6일 수 있으나, 이는 예시적인 것으로서, 이에 한정되는 것은 아니다. 예를 들어, 문턱 전압 보상에 필요한 시간, 동시에 제어되는 화소행들의 개수, 해상도, 1 수평주기(1H)의 길이, 발광 제어 라인(EL[i])을 통해 공급되는 발광 제어 신호와의 관계 등에 의해 이전 발광 제어 라인(EL[i-k]) 또는 이전 발광 제어 신호가 결정될 수 있다.
제6 트랜지스터(T6)는 이전 발광 제어 라인(EL[i-k])으로 이전 발광 제어 신호가 공급될 때 턴-온되어 제2 노드(N2)와 제4 노드(N4)를 전기적으로 연결할 수 있다. 특히, 제6 트랜지스터(T6)는, 이전 발광 제어 라인(EL[i-k])의 이전 발광 제어 신호가 공급되지 않을 때는 턴-오프 됨으로써, 발광 제어 라인(EL[i])을 통해 발광 제어 신호가 공급되더라도 발광 소자(LD)의 비발광 상태를 유지하면서 제1 트랜지스터(T1)의 문턱 전압 보상이 수행될 수 있다.
제7 트랜지스터(T7)는 발광 소자(LD)의 제1 전극에 대응하는 제4 노드(N4)와 초기화 전원(Vint) 사이에 연결될 수 있다. 제7 트랜지스터(T7)는, 제2 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 따라서, 제7 트랜지스터(T7)의 게이트 전극은, 제2 주사 신호를 공급하는 제2 주사 라인(SL2[i])에 연결될 수 있다.
제7 트랜지스터(T7)는 제2 주사 라인(SL2[i])으로 제2 주사 신호가 공급될 때 턴-온되어, 제4 노드(N4)의 전압(또는, 발광 소자(LD)의 제1 전극의 전압)을 초기화 전원(Vint)의 전압으로 초기화할 수 있다.
일 실시예에서, 도 2에 도시된 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은, p 타입 트랜지스터(P-channel metal oxide semiconductor, PMOS)일 수 있다. 예를 들어, 도 2에 도시된 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은, LTPS(Low-Temperature Poly-Silicon) 박막 트랜지스터일 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은, n 타입 트랜지스터(N-channel metal oxide semiconductor, NMOS)일 수도 있다.
도 3은 도 2에 따른 화소의 동작을 설명하기 위한 타이밍도이다. 도 4는 표시 장치의 구동 주파수 변화에 따른 휘도 변화를 나타낸 그래프이다.
도 2에 따른 화소(PX[i,j])는 p 타입 트랜지스터로 구성하였으므로, 도 3에 따른 신호들(EM[i], EM[i-k], GW[i], GW2[i])이 하이 레벨인 경우, 게이트 턴-오프 전압일 수 있고, 로우 레벨인 경우, 게이트 턴-온 전압일 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 화소(PX[i,j])가 n 타입 트랜지스터인 경우, 반대가 될 수 있다.
도 3의 타이밍도는 한 프레임 기간의 일부 파형을 보여준다. 또한, 제1 주사 라인(SL1[i])으로 제1 주사 신호(GW[i])가 공급되며, 제2 주사 라인(SL2[i])으로 제2 주사 신호(GW2[i])가 공급되고, 발광 제어 라인(EL[i])으로 발광 제어 신호(EM[i])가 공급되며, 이전 발광 제어 라인(EL[i-k])으로 이전 발광 제어 신호(EM[i-k])가 공급되는 것을 전제로 한다.
발광 제어 신호(EM[i])와 이전 발광 제어 신호(EM[i-k])가 모두 게이트 온 레벨인 기간(예를 들어, 제5 기간(P5))에 화소(PX[i,j])가 발광할 수 있고, 발광 제어 신호(EM[i])와 이전 발광 제어 신호(EM[i-k]) 중 적어도 하나가 게이트 오프 레벨인 기간(예를 들어, 제1 기간(P1), 제2 기간(P2), 제3 기간(P3), 제4 기간(P4) 등)에서, 화소(PX[i,j])가(또는 발광 소자(LD)가) 비발광할 수 있다.
제2 주사 신호(GW2[i])는 화소(PX[i,j])가(또는 발광 소자(LD)가) 비발광하는 기간에서 게이트 온 레벨인 기간을 포함할 수 있다. 제2 주사 신호(GW2[i])가 게이트 온 레벨인 기간에서, 발광 소자(LD)의 제1 전극 및/또는 제1 트랜지스터(T1)의 게이트 전극이 초기화되거나, 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다. 또한, 제2 주사 신호(GW2[i])는, 상기 발광 제어 신호가 게이트 온 레벨인 기간과 중첩되고, 게이트 오프 레벨인 기간(P2와 중첩되는 기간)을 포함할 수 있다.
또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨인 기간에서, 비발광 상태를 유지하기 위해(또는 오발광을 방지하기 위해) 이전 발광 제어 신호(EM[i-k])가 게이트 온 레벨을 갖는 기간은 발광 제어 신호(EM[i])가 게이트 온 레벨을 갖는 기간과 중첩하지 않을 수 있다.
먼저, 제1 시점(t1)에서, 발광 제어 신호(EM[i])가 게이트 온 레벨에서 게이트 오프 레벨로 천이됨에 따라, 제5 트랜지스터(T5)와 제4 트랜지스터(T4)는 턴-오프 될 수 있다. 또한, 이전 발광 제어 신호(EM[i-k])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제6 트랜지스터(T6)가 턴-온 될 수 있다. 또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨을 유지함에 따라, 제7 트랜지스터(T7)가 턴-온 될 수 있다. 따라서, 제1 시점(t1)과 제2 시점(t2) 사이의 제1 기간(P1)에서, 제4 노드(N4, 또는 발광 소자(LD)의 제1 전극)에 초기화 전원(Vint)의 전압이 공급됨에 따라, 발광 소자(LD)의 제1 전극(또는 애노드 전극)이 초기화 될 수 있다. 또한, 제4 노드(N4)에 공급된 초기화 전원(Vint)의 전압이 제6 트랜지스터(T6) 및 제3 트랜지스터(T3)를 통해 제1 노드(N1)에 공급됨에 따라, 제1 트랜지스터(T1)의 게이트 전극(또는 제1 노드(N1))이 초기화될 수 있다. 즉, 제1 시점(t1)과 제2 시점(t2) 사이의 기간은, 발광 소자(LD)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 기간(P1)일 수 있다.
제2 시점(t2)에서, 발광 제어 신호(EM[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온 될 수 있다. 또한, 이전 발광 제어 신호(EM[i-k])가 게이트 온 레벨에서 게이트 오프 레벨로 천이됨에 따라, 제6 트랜지스터(T6)가 턴-오프 될 수 있다. 또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨에서 게이트 오프 레벨로 천이됨에 따라, 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)는 턴-오프 될 수 있다. 따라서, 제5 트랜지스터(T5)를 통해 제1 트랜지스터(T1)의 제1 전극에 제1 전원(VDD)의 전압이 공급될 수 있다. 또한, 제4 트랜지스터(T4)를 통해 제3 노드(N3)에 제1 전원(VDD, 또는 기준 전원(Vref))의 전압이 공급될 수 있다. 즉, 제2 시점(t2)과 제3 시점(t3) 사이의 기간은, 인접한 프레임들 사이 및/또는 인접한 화소행들 사이의 계조 차이에 따라 발생되는 제1 트랜지스터(T1)의 온 바이어스 편차를 제거하는 제2 기간(P2)일 수 있다.
제3 시점(t3)에서, 발광 제어 신호(EM[i])가 게이트 온 레벨에서 게이트 오프 레벨로 천이됨에 따라, 제5 트랜지스터(T5)와 제4 트랜지스터(T4)는 턴-오프 될 수 있다. 또한, 이전 발광 제어 신호(EM[i-k])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제6 트랜지스터(T6)가 턴-온 될 수 있다. 또한, 제2 주사 신호(GW2[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제7 트랜지스터(T7)가 턴-온 될 수 있다. 따라서, 제3 시점(t3)과 제4 시점(t4) 사이의 기간은, 제1 시점(t1)과 제2 시점(t2) 사이의 기간과 마찬가지로, 발광 소자(LD)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 기간(P1)일 수 있다.
제4 시점(t4)에서, 발광 제어 신호(EM[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온 될 수 있다. 또한, 이전 발광 제어 신호(EM[i-k])가 게이트 온 레벨에서 게이트 오프 레벨로 천이됨에 따라, 제6 트랜지스터(T6)가 턴-오프 될 수 있다. 또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨로 유지됨에 따라, 제1 트랜지스터(T1)의 제1 전극에 공급된 제1 전원(VDD)의 전압에 의해 충전된 전하가, 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 게이트 전극에 공급됨으로써, 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다. 즉, 제4 시점(t4)과 제5 시점 사이의 기간은, 제1 트랜지스터(T1)의 문턱 전압을 보상하는 제3 기간(P3)일 수 있다.
한편, 제3 기간(P3)에서, 제1 트랜지스터(T1)가 다이오드 연결 형태를 가질 수 있다. 제2 커패시터(C2)에는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 상응하는 전압이 저장될 수 있다. 또한, 제3 기간(P3)에서 문턱 전압 보상은 정전압원인 제1 전원(VDD)의 전압에 의해 수행될 수 있다. 따라서, 화소행 및/또는 프레임에 따라 변할 수 있는 데이터 신호(데이터 전압)이 아닌 고정된 전압에 기초하여 문턱 전압 보상 동작이 수행되므로, 제1 트랜지스터(T1)에 인가되는 바이어스의 변화가 크지 않으며, 제1 트랜지스터(T1)의 히스테리시스 변화가 최소화될 수 있다.
그 뒤에, 제5 시점(t5)과 제6 시점(t6) 사이의 기간은, 발광 소자(LD)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 기간(P1)일 수 있고, 제6 시점(t6)과 제7 시점(t7) 사이의 기간은, 제1 트랜지스터(T1)의 문턱 전압이 보상되는 제3 기간(P3)일 수 있다.
제8 시점(t8)에서, 발광 제어 신호(EM[i])와 이전 발광 제어 신호(EM[i-k])가 게이트 오프 레벨로 유지됨에 따라, 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)가 턴-오프 될 수 있다. 또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨로 유지됨에 따라, 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴-온 될 수 있다. 이때, 제1 주사 신호(GW[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제2 트랜지스터(T2)가 턴-온 되고, 데이터 라인(DL[j])으로 공급된 데이터 전압(또는 데이터 신호)이 제3 노드(N3)로 전달될 수 있다. 따라서, 제1 커패시터(C1) 및 제2 커패시터(C2)에는, 각각 문턱 전압(Vth) 및 데이터 신호에 상응하는 전압(데이터 전압)이 전하 공유 원리에 따라 저장될 수 있다. 즉, 제8 시점(t8)과 제9 시점(t9) 사이의 기간은, 화소(PX[i,j])에 데이터 신호가 기입되는 제4 기간(P4)일 수 있다.
제5 기간(P5)에서는, 발광 제어 신호(EM[i]) 및 이전 발광 제어 신호(EM[i-k])가 게이트 온 레벨이 됨에 따라, 제1 트랜지스터(T1)에 의해 구동 전류가 제6 트랜지스터(T6)를 거쳐 발광 소자(LD)에 공급될 수 있다. 여기서 구동 전류는 상기 수학식 1에 따라 정의될 수 있다.
종합하면, 도 2에 따른 화소(PX[i,j])는, 발광 소자(LD)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극이 초기화되는 제1 기간(P1), 및 제1 트랜지스터(T1)의 온 바이어스 편차를 제거하는 제2 기간(P2)을 거치고, 제1 기간(P1) 및 제1 트랜지스터(T1)의 문턱 전압을 보상하는 제3 기간(P3)이 적어도 1회 이상 반복된 후, 데이터가 기입되는 제4 기간(P4) 및 발광 소자(LD)가 발광하는 제5 기간(P5)을 거칠 수 있다. 다른 표현으로, 상기 제2 주사 신호(GW2[i])가 게이트 온 레벨인 기간에서, 제1 기간(P1) 및 제3 기간(P3)이 2회 이상 반복될 수 있다.
상술한 바와 같이, 도 2에 따른 화소(PX[i,j])는, 정전압원인 제1 전원(VDD)의 전압을 이용하여 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 또한, 제1 트랜지스터(T1)의 온-바이어스 편차가 제거될 수 있다. 또한, 제1 트랜지스터(T1, 즉, 구동 트랜지스터)의 문턱 전압 보상 동작(즉, 제3 기간(P3))과 데이터 기입 동작(즉, 제4 기간(P4))이 분리될 수 있다.
특히, 발광 제어 신호(EM[i])의 파형을 조절함으로써, 문턱 전압 보상 기간(P3)이 자유롭게 조절될 수 있다. 따라서, 높은 구동 주파수로 동작하는 표시 장치(DD)의 문턱 전압 보상을 위한 시간을 위한 시간을 확보할 수 있다.
한편, 표시 장치(DD)의 구동 주파수가 증가하면, 도 3에 따른 문턱 전압 보상을 위한 제3 기간(P3)이 줄어들 수 있다. 제3 기간(P3)이 줄어들 경우, 충분한 문턱 전압 보상이 이루어지지 않게 되므로, p 타입 트랜지스터인 제1 트랜지스터(T1)에 의해 발광 소자(LD)로 공급되는 전류량이 증가하여, 휘도가 증가할 수 있다. 구체적으로 도 4를 참조하면, 표시 장치(DD)의 구동 주파수가 증가함에 따라 발광 소자(LD)의 휘도가 증가하는 것을 확인할 수 있다.
따라서, 높은 구동 주파수(예를 들면 240 Hz)에서도 충분한 문턱 전압 보상 시간을 확보하기 위해서는, 제3 기간(P3)을 제어하는 발광 제어 신호(EM[i])가 게이트 온 레벨을 갖는 기간을 더 길게 유지시키는 것이 필요하다.
또한, 오발광을 방지하기 위해서는, 발광 제어 신호(EM[i])가 게이트 온 레벨인 기간과 이전 발광 제어 신호(EM[i-k])가 게이트 온 레벨인 구간이 서로 중첩되지 않도록 제어되어야 한다. 이때, 발광 제어 신호(EM[i])가 게이트 온 레벨인 기간을 구동 주파수에 따라 조절할 경우, 이전 발광 제어 신호(EM[i-k])의 게이트 온 레벨인 기간이 발광 제어 신호(EM[i])가 게이트 온 레벨인 기간과 서로 중첩되지 않도록 제어하기 어려워진다. 이 때문에, 이전 발광 제어 신호(EM[i-k])가 게이트 온 레벨인 기간을 독립적으로 제어할 필요가 있다.
도 5는 본 발명의 일 실시예에 따른 발광 구동부의 배선을 변경하기 위한 개념도이다.
도 5의 왼쪽 그림을 참조하면, 이전 발광 제어 라인(EL[i-k])의 배선을 분기하여 현재 화소(PX[i,j])에 연결하는 형태를 확인할 수 있다. 이러한 배선 연결 상태에서, 현재 화소(PX[i,j])의 발광 제어 라인(EL[i])으로 공급되는 발광 제어 신호를 구동 주파수 변화에 따라 조절할 경우, 이전 발광 제어 라인(EL[i-k])에서 공급되는 이전 발광 제어 신호도 종속적으로 변경될 수 있다.
따라서, 이전 발광 제어 신호(EM[i-k])의 게이트 온 레벨인 기간이 발광 제어 신호(EM[i])가 게이트 온 레벨인 기간과 서로 중첩되지 않도록 제어하기 어려워질 수 있다.
도 5의 오른쪽 그림을 참조하면, 발광 구동부(500)는, 제1 발광 구동부(510) 및 제2 발광 구동부(520)를 포함할 수 있다. 제1 발광 구동부(510)는, 제1 발광 제어 라인(EL1[i])을 통해 화소(PX[i,j])로 제1 발광 제어 신호를 공급할 수 있다. 또한, 제2 발광 구동부(520)는, 제2 발광 제어 라인(EL2[i])을 통해 화소(PX[i,j])로 제2 발광 제어 신호를 공급할 수 있다.
이때, 제1 발광 제어 라인(EL1[i]) 및 제1 발광 제어 신호는, 각각 도 5의 왼쪽 그림에서 도시한 발광 제어 라인(EL[i]) 및 발광 제어 신호와 동일할 수 있다. 또한, 제2 발광 제어 라인(EL2[i]) 및 제2 발광 제어 신호는, 각각 도 5의 왼쪽 그림에서 도시한 이전 발광 제어 라인(EL[i-k]) 및 이전 발광 제어 신호와 동일할 수 있다.
이처럼, 이전 발광 제어 라인(EL[i-k])의 배선을 분기하는 대신에 새로운 제2 발광 구동부(520)가 독립적으로 제2 발광 제어 라인(EL2[i])을 통해 제2 발광 제어 신호를 화소(PX[i,j])에 공급할 경우, 제2 발광 제어 신호가 게이트 온 레벨인 기간이 제1 발광 제어 신호가 게이트 온 레벨인 기간과 중첩되지 않도록 제어하는 것이 유리할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 제2 블록도이다.
도 5의 오른쪽 그림과 같이, 발광 구동부(500)가 제1 발광 구동부(510) 및 제2 발광 구동부(520)를 포함하는 경우, 표시 패널(100)을 기준으로, 제1 주사 구동부(300), 제2 주사 구동부(400), 제1 발광 구동부(510), 및 제2 발광 구동부(520)의 배치는 도 6과 같을 수 있다.
도 6에서, 제1 방향(DR1)은, 화소들이 배열된 수평 라인에 상응하는 방향일 수 있고, 제2 방향(DR2)은, 제1 방향(DR1)의 반대 방향일 수 있다.
도 6을 참조하면, 제1 주사 구동부(300)는 표시 패널(100)을 기준으로 제1 방향(DR1) 및 제2 방향(DR2)에(또는 양측에) 각각 배치될 수 있다. 즉, 제1 주사 구동부(300)는, 표시 패널(100)의 i번째 행에 배치된 화소(PX[i,j])를 기준으로 제1 방향(DR1) 및 제2 방향(DR2)에 각각 배치되어 양측 구동으로 동작할 수 있다.
제2 주사 구동부(400)는, 제1 주사 구동부(300)와 마찬가지로, 표시 패널(100)을 기준으로 제1 방향(DR1) 및 제2 방향(DR2)에(또는 양측에) 각각 배치될 수 있다. 즉, 제2 주사 구동부(400)는, 표시 패널(100)의 i번째 행에 배치된 화소(PX[i,j])를 기준으로 제1 방향(DR1) 및 제2 방향(DR2)에 각각 배치되어 양측 구동으로 동작할 수 있다.
제1 발광 구동부(510)는, 표시 패널(100)을 기준으로 제2 방향(DR2)에 배치될 수 있다. 즉, 제1 발광 구동부(510)는, 표시 패널(100)의 i번째 행에 배치된 화소(PX[i,j])를 기준으로 제2 방향(DR2)에 배치되어 단변 구동으로 동작할 수 있다.
제2 발광 구동부(520)는, 표시 패널(100)을 기준으로 제1 방향(DR1)에 배치될 수 있다. 즉, 제2 발광 구동부(520)는, 표시 패널(100)의 i번째 행에 배치된 화소(PX[i,j])를 기준으로 제1 방향(DR1)에 배치되어 단변 구동으로 동작할 수 있다.
제1 주사 구동부(300), 제2 주사 구동부(400), 제1 발광 구동부(510), 및 제2 발광 구동부(520)는 각각 박막 공정을 통해서 기판에 실장될 수 있다.
제1 주사 구동부(300)는, 표시 패널(100)의 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])이 배치된 행 단위로 각각 제1 주사 신호를 (시프트하여) 공급할 수 있다. 예를 들어, 표시 패널의 i번째 행에 배치된 화소(PX[i,j])에는 i번째 행에 대응하는 제1 주사 라인(SL1[i])이 연결될 수 있고, 연결된 제1 주사 라인(SL1[i])을 통해 제1 주사 신호를 공급할 수 있다. 또한, 표시 패널(100)의 i+d번째(d는 자연수) 행에 배치된 화소(PX[i+d,j])에는 i+d번째 행에 대응하는 제1 주사 라인(SL1[i+d])이 연결될 수 있고, 연결된 제1 주사 라인(SL1[i+d])을 통해 제1 주사 신호를 공급할 수 있다.
제2 주사 구동부(400)는, 표시 패널(100)에서 연속하는 2개 이상의 행에 배치된 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])에 제2 주사 신호를 동시에 공급할 수 있다. 예를 들어, 제2 주사 구동부(300)는 i번째 행에 배치된 화소들(PX[i,j])부터 i+d번째(d는 자연수) 행에 배치된 화소들(PX[i+d,j])까지 동일한 제2 주사 신호를 동시에 공급할 수 있다. 즉, 제2 주사 구동부(400)는 표시 패널(100)의 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])이 배치된 2개 이상의 행 단위로, 제2 주사 신호를 시프트하여 공급할 수 있고, 2개 이상의 행 단위로 화소들은 동일한 제2 주사 신호를 공유할 수 있다. 또한, i번째 행에 배치된 화소들(PX[i,j])부터 i+d번째 행에 배치된 화소들(PX[i+d,j])은, 동일한 제2 주사 라인(SL2[i/d])으로 연결될 수 있다. 이 경우, 제2 주사 구동부(400)에 포함되는 스테이지들의 개수는, 제1 주사 구동부(300)에 포함되는 스테이지들의 개수보다 적을 수 있다.
제1 발광 구동부(510)는, 표시 패널(100)에서 연속하는 2개 이상의 행에 배치된 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])에 제1 발광 제어 신호를 동시에 공급할 수 있다. 예를 들어, 제1 발광 구동부(510)는 i번째 행에 배치된 화소들(PX[i,j])부터 i+d번째(d는 자연수) 행에 배치된 화소들(PX[i+d,j])까지 동일한 제1 발광 제어 신호를 동시에 공급할 수 있다. 즉, 제1 발광 구동부(510)는 표시 패널(100)의 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])이 배치된 2개 이상의 행 단위로, 제1 발광 제어 신호를 시프트하여 공급할 수 있고, 2개 이상의 행 단위로 화소들은 동일한 제1 발광 제어 신호를 공유할 수 있다. 또한, i번째 행에 배치된 화소들(PX[i,j])부터 i+d번째 행에 배치된 화소들(PX[i+d,j])은, 동일한 제1 발광 제어 라인(EL1[i/d])으로 연결될 수 있다. 이 경우, 제1 발광 구동부(510)에 포함되는 스테이지들의 개수는, 제1 주사 구동부(300)에 포함되는 스테이지들의 개수보다 적을 수 있다.
제2 발광 구동부(520)는, 표시 패널(100)에서 연속하는 2개 이상의 행에 배치된 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])에 제2 발광 제어 신호(또는 이번 발광 제어 신호)를 동시에 공급할 수 있다. 예를 들어, 제2 발광 구동부(520)는 i번째 행에 배치된 화소들(PX[i,j])부터 i+d번째(d는 자연수) 행에 배치된 화소들(PX[i+d],j)까지 동일한 제2 발광 제어 신호를 동시에 공급할 수 있다. 즉, 제2 발광 구동부(520)는 표시 패널(100)의 화소들(PX[i,j], PX[i+d,j], PX[i+d+1,j])이 배치된 2개 이상의 행 단위로, 제2 발광 제어 신호를 시프트하여 공급할 수 있고, 2개 이상의 행 단위로 화소들은 동일한 제2 발광 제어 신호를 공유할 수 있다. 또한, i번째 행에 배치된 화소들(PX[i,j])부터 i+d번째 행에 배치된 화소들(PX[i+d],j)은, 동일한 제2 발광 제어 라인(EL2[i/d])으로 연결될 수 있다. 이 경우, 제2 발광 구동부(520)에 포함되는 스테이지들의 개수는, 제1 주사 구동부(300)에 포함되는 스테이지들의 개수보다 적을 수 있다.
종합하면, 연속하는 2개 이상의 행에 배치된 화소들은 동일한 제1 발광 제어 신호에 의해 공통으로 제어될 수 있다. 연속하는 2개 이상의 행에 배치된 화소들은 동일한 제2 발광 제어 신호에 의해 공통으로 제어될 수 있다. 연속하는 2개 이상의 행에 배치된 화소들은 동일한 제2 주사 신호에 의해 공통으로 제어될 수 있다. 반면, 제1 주사 신호는, 표시 패널(100)에 화소들이 배치된 행 단위로, 각각 시프트하여 공급될 수 있다. 따라서, 높은 구동 주파수(예를 들면, 120Hz 이상)로 동작하는 표시 장치(DD)가 용이하게 구현될 수 있다.
다만, 도 6에 따른 배치 및 결선 관계는 예시적인 것으로서, 제1 발광 제어 신호, 제2 발광 제어 신호, 제1 주사 신호, 및 제2 주사 신호 모두 행 단위로 시프트되어 각 행에 배치된 화소들에 순차적으로 공급될 수도 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에서 구동 주파수 변화에 따른 발광 제어 신호를 나타낸 타이밍도이다.
도 1에 따른 표시 장치(DD)의 타이밍 제어부(200)가 발광 구동부(500)에 제공하는 제3 제어 신호(ECS)에는 발광 개시 신호(EM_FLM)가 포함된다. 발광 구동부(500)는, 발광 개시 신호(EM_FLM)가 공급되면 클럭 신호들(EM_CLK1, EM_CLK2)에 따라 각 스테이지 회로에서 발광 제어 신호가 순차적으로 시프트되어 출력될 수 있다.
도 7에서 발광 개시 신호(EM_FLM), 제1 클럭 신호(EM_CLK1), 및 제2 클럭 신호(EM_CLK2)는, 로우 레벨일 때 공급되는 것으로 정의하고, 발광 구동부(500)의 스테이지 회로들 중에서 임의의 i번째(i는 자연수) 스테이지 회로의 발광 제어 신호(EM[i]) 및 i+1번째 스테이지 회로의 발광 제어 신호(EM[i+1])를 도시하였으나, 발광 구동부(500)가 갖는 스테이지 회로들의 형태와 구성에 따라 달라질 수 있다.
도 7을 참조하여 구동 주파수가 60 Hz일 때 표시 장치(DD)에 포함된 발광 구동부(500)의 동작을 설명하면 다음과 같다.
먼저, 제1 시점(c1)에서 발광 개시 신호(EM_FLM)가 발광 구동부(500)에 공급된다. 제1 시점(c1) 이후에 제2 시점(c2)에서 제1 클럭 신호(EM_CLK1)가 공급되면, i번째 스테이지 회로에서의 발광 제어 신호(EM[i])가 화소들(예를 들어 i번째 행에 대응하는 화소들)에 공급될 수 있다.
제3 시점(c3)에서 제2 클럭 신호(EM_CLK2)가 공급되면, i+1번째 스테이지 회로에서의 발광 제어 신호(EM[i+1])가 화소들(예를 들어 i+1번째 행에 대응하는 화소들)에 공급될 수 있다. 이때, i+1번째 스테이지 회로에서 공급된 발광 제어 신호(EM[i+1])는, i번째 스테이지 회로에서 공급된 발광 제어 신호(EM[i])가 시프트된(제2 시점(c2)과 제3 시점(c3) 사이의 기간만큼) 신호일 수 있다.
제4 시점(c4)에서 발광 개시 신호(EM_FLM)의 공급이 중단되면, 제4 시점(c4) 이후에 제2 클럭 신호(EM_CLK2)가 공급되는 제5 시점(c5)에서 i번째 스테이지 회로에서 출력되는 발광 제어 신호(EM[i])의 공급이 중단된다.
제5 시점(c5) 이후에 제6 시점(c6)에서 제1 클럭 신호(EM_CLK1)가 공급되면, i+1번째 스테이지 회로에서 출력되는 발광 제어 신호(EM[i+1])의 공급이 중단된다.
이때, 구동 주파수 60Hz에서, 발광 개시 신호(EM_FLM)가 4 H(H는 제1 수평 주기)만큼 공급되면, i번째 스테이지 회로의 발광 제어 신호(EM[i])는 6 H 만큼 공급된다.
한편, 표시 장치(DD)의 구동 주파수를 60 Hz에서 120 Hz 로 증가시키는 경우, 제1 클럭 신호(EM_CLK1) 및 제2 클럭 신호(EM_CLK2)의 주기는 반으로 감소한다. 따라서, 구동 주파수가 60 Hz일 때와 동일하게 발광 개시 신호(EM_FLM)를 4 H 만큼 공급할 경우, i번째 스테이지 회로에서 공급되는 발광 제어 신호(EM[i])의 공급 기간은 6 H 보다 감소한다. 즉, 구동 주파수가 증가함에 따라 발광 제어 신호의 공급 기간이 감소하기 때문에, 구동 트랜지스터(도 2의 제1 트랜지스터(T1))의 문턱 전압을 보상하는 기간이 감소한다.
본 발명의 일 실시예에서는, 구동 주파수가 증가하더라도 문턱 전압을 보상하는 기간을 충분히 확보(또는, 일정하게 유지)하기 위해서, 타이밍 제어부(200)가 공급하는 발광 개시 신호(EM_FLM)의 공급 기간을 구동 주파수에 따라 증가시킬 수 있다.
예를 들어, 도 7에서 표시 장치(DD)의 구동 주파수가 120Hz인 경우를 참조하면, 발광 제어 신호(EM[i])의 공급 기간은 12 H'(H'는 제1 수평 주기(1 H)보다 절대적인 시간이 더 작은 제2 수평 주기로서, 예를 들면 2H'= H 의 관계를 만족할 수 있음)인 것을 확인할 수 있다. 특히, 발광 개시 신호(EM_FLM)의 공급 기간을 구동 주파수가 60 Hz일 때보다 증가시켜 10 H' 동안 공급할 수 있다. 즉, 도 7에서 구동 주파수가 60 Hz일 때 발광 개시 신호(EM_FLM)의 공급 기간(4 H) 보다 구동 주파수가 120 Hz일 때 발광 개시 신호(EM_FLM)의 공급 기간(10 H')이 더 큰 것을 확인할 수 있다.
이처럼, 발광 개시 신호(EM_FLM)의 공급 기간을 구동 주파수가 증가함에 따라 증가시키는 경우, 발광 제어 신호(EM[i])의 공급 기간을 비교적 일정하게 유지시킬 수 있다. 예를 들어, 도 7에서, 구동 주파수가 60 Hz일 때의 발광 제어 신호의 공급 기간(6 H)과 구동 주파수가 120 Hz일 때 발광 제어 신호의 공급 기간(12H')은 서로 동일하거나 유사할 수 있다.
따라서, 구동 주파수가 60 Hz 부터 120 Hz 또는 240 Hz 로 증가함에 따라, 발광 개시 신호(EM_FLM)가 공급되는 기간을 증가시키면, 발광 제어 신호(EM[i])의 공급 기간이 일정하게 유지될 수 있어, 문턱 전압을 보상하는 기간을 확보할 수 있다.
도 8은 본 발명의 일 실시예에 따른 구동 주파수 변화에 따른 데이터 전압의 범위를 나타낸 예시도이다.
상술한 것과 같이 구동 주파수가 증가되면, 문턱 전압을 보상하는 기간이 감소하게 되므로, 도 4에서와 같이 휘도값이 점차 증가하는 문제가 있다. 따라서, 휘도값이 증가하더라도 표시 장치(DD)의 심리스(seamless) 구동을 보장하려면, 도 8과 같이 각 계조값과 대응되는 데이터 전압의 스윙 범위(data swing range)가 점차 증가될 수 밖에 없다.
그러나, 데이터 전압의 스윙 범위가 구동 주파수 증가에 따라 점차 증가될 경우, 각 계조값을 표현하기 위한 데이터 전압이 증가하므로 표시 장치(DD)의 소비 전력이 증가하는 문제가 생긴다.
그런데, 도 7에서 설명한 것처럼 타이밍 제어부(200)가 표시 장치(DD)의 구동 주파수 증가에 따라 발광 개시 신호(EM_FLM)의 공급 기간을 증가시키는 경우, 문턱 전압을 보상하는 기간을 충분히 확보할 수 있게 되므로 구동 주파수가 증가하더라도 휘도값 상승을 억제할 수 있고, 데이터 전압의 스윙 범위를 증가시킬 필요가 없어 소비 전력 증가를 방지할 수 있다.
또한, 발광 개시 신호(EM_FLM)의 공급 기간을 구동 주파수 변화에 따라 적절히 조절할 경우, 데이터 전압의 스윙 범위(data swing range)를 목적한 범위로 설정하는 것도 가능할 수 있다.
도 9는 본 발명의 일 실시예에 따른 화소를 나타내는 제2 회로도이다.
앞선 도 2에 따른 화소는 정전압원인 제1 전원(VDD)을 이용하여 구동 트랜지스터(도 2의 제1 트랜지스터(T1))의 문턱 전압을 보상하는 형태를 가질 수 있다.
본 발명의 일 실시예에서는, 데이터 라인을 통해 공급되는 데이터 전압(또는 데이터 신호)를 이용하여 구동 트랜지스터의 문턱 전압을 보상하는 화소 회로를 추가로 제안한다.
도 9에서 화소(PX[i,j])는, 도 2에서와 마찬가지로, i번째 행(또는 수평 라인)과 j번째 열에 배치된 화소(PX[i,j])를 도시하지만, 다른 화소들에도 동일한 회로가 적용될 수 있다. 또한, 도 9에 따른 화소(PX[i,j])는, 도 1에 따른 표시 장치(DD)와 같이 제1 주사 구동부(300)로부터 제1 주사 라인(SL1[i])이 연결되고, 제2 주사 구동부(400)로부터 제2 주사 라인(SL2[i])이 연결되며, 발광 구동부(500)로부터 발광 제어 라인(EL[i])이 연결될 수 있다.
도 9를 참조하면, 화소(PX[i,j])는 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 저장 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)는, 제1 트랜지스터(M1)의 제2 전극(예를 들면, 드레인 전극)과 전기적으로 연결된 제1 전극 및 제2 전원(VSS)에 연결된 제2 전극을 포함할 수 있다. 구체적으로, 발광 소자(LD)의 제1 전극은, 제6 트랜지스터(M6)를 통해 제1 트랜지스터(M1)의 제2 전극과 전기적으로 연결될 수 있다.
제1 트랜지스터(M1)는, 제1 전원(VDD)과 전기적으로 전기적으로 연결된 제1 전극, 발광 소자(LD)의 제1 전극과 전기적으로 연결된 제2 전극, 및 제1 노드(ND1)과 연결된 게이트 전극을 포함할 수 있다. 구체적으로, 제1 트랜지스터(M1)의 제1 전극은, 제5 트랜지스터(M5)를 통하여 제1 전원(VDD)과 연결될 수 있다. 제1 트랜지스터(M1)의 제2 전극은, 제6 트랜지스터(M6)를 통하여 발광 소자(LD)와 연결될 수 있다. 제1 트랜지스터(M1)는 구동 전류를 발광 소자(LD)에 공급할 수 있다. 제1 트랜지스터(M1)는 화소의 구동 트랜지스터로서 기능할 수 있다. 즉, 제1 트랜지스터(M1)는 제1 노드(ND1)에 인가되는 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
저장 커패시터(Cst)는, 제1 전원(VDD)과 제1 트랜지스터(T1)의 게이트 전극에 대응하는 제1 노드(ND1) 사이에 연결될 수 있다. 저장 커패시터(Cst)는, 제1 전원(VDD)의 전압과 제1 노드(ND1)의 전압 사이의 차분 전압으로 충전될 수 있다.
제2 트랜지스터(M2)는 데이터 라인(DL[j])과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다. 제2 트랜지스터(M2)는 제1 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제2 트랜지스터(M2)의 게이트 전극은 제1 주사 라인(SL1[i])에 연결될 수 있다. 제2 트랜지스터(M2)는 제1 주사 라인(SL1[i])으로 제1 주사 신호가 공급될 때 턴-온되어, 데이터 라인(DL[j])과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 연결시킬 수 있다. 따라서, 데이터 라인(DL[j])으로 공급된 데이터 전압(또는 데이터 신호)이 제1 트랜지스터(T1)의 제1 전극으로 전달될 수 있다.
추가로, 제1 주사 라인(SL1[i])으로 공급되는 제1 주사 신호에 대응하여 제2 트랜지스터(M2)가 턴-온 되면, 데이터 라인(DL[j])을 통해 공급된 데이터 신호가 화소(PX[i,j])에 기입될 수 있다. 구체적으로, 저장 커패시터(Cst)에 제1 전원(VDD)의 전압과 데이터 전압 사이의 차분 전압이 저장될 수 있다.
제3 트랜지스터(M3)는 제1 노드(ND1)와 제1 트랜지스터(T1)의 제2 전극 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제3 트랜지스터(M3)의 게이트 전극은 제2 주사 라인(SL2[i])에 연결될 수 있다. 제3 트랜지스터(M3)는 제2 주사 라인(SL2[i])으로 제2 주사 신호가 공급될 때 턴-온되어, 제1 노드(ND1)와 제1 트랜지스터(T1)의 제2 전극을 서로 전기적으로 연결시킬 수 있다. 제1 노드(ND1)와 제1 트랜지스터(T1)의 제2 전극이 전기적으로 서로 연결되면, 제1 트랜지스터(M1)가 다이오드와 등가인 형태가 될 수 있다. 제1 트랜지스터(M1)가 다이오드와 등가인 형태를 갖는 경우, 제1 트랜지스터(M1)의 제1 전극에 충전된 전하에 의해 제1 트랜지스터(M1)의 문턱 전압이 보상될 수 있다. 구체적으로, 제1 트랜지스터(M1)의 제1 전극에는 제2 트랜지스터(M2)를 통해 데이터 라인(DL[j])을 통한 데이터 전압이 공급되므로, 데이터 전압에 의해 제1 트랜지스터(M1)의 문턱 전압이 보상될 수 있다.
제4 트랜지스터(M4)는, 제1 노드(ND1)과 초기화 전원(Vint) 사이에 연결될 수 있다. 제4 트랜지스터(M4)는 이전 제1 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 제4 트랜지스터(M4)의 게이트 전극은 이전 제1 주사 라인(SL1[i-1])에 연결될 수 있다. 제4 트랜지스터(M4)는 이전 제1 주사 라인(SL1[i-1])으로 이전 제1 주사 신호가 공급될 때 턴-온되어, 제1 노드(ND1)에 초기화 전원(Vint)의 전압을 공급할 수 있다. 따라서, 제1 노드(ND1)의 전압이 초기화 전원(Vint)의 전압으로 초기화될 수 있다.
이전 제1 주사 신호는, i-k번째 화소행(k는 자연수, 예를 들어 k는 1)에 대응하는 제1 주사 신호일 수 있다. 따라서, 이전 제1 주사 라인(SL1[i-k])은, i-k번째 화소행에 대응하는 제1 주사 라인이 분기된 배선일 수 있다. 다만, 반드시 이에 한정되는 것은 아니며 도 5에서의 발광 구동부(500)와 마찬가지로, 독립 배선이 가능할 수 있다. 예를 들어, 제1 주사 구동부(300)는, 상술한 제1 주사 신호(예를 들어, i번째 화소행에 대응하는 제1 주사 신호)를 화소(예를 들어, i번째 행에 배치된 화소)에 공급하는 제1 서브 주사 구동부 및 이전 제1 주사 신호(예를 들어, i-k번째 화소행에 대응하는 제1 주사 신호)를 화소(예를 들어, i번째 행에 배치된 화소)에 공급하는 제2 서브 주사 구동부를 포함할 수 있다.
제5 트랜지스터(M5)는 제1 전원(VDD)과 제1 트랜지스터(M1)의 제1 전극 사이에 연결될 수 있다. 제5 트랜지스터(M5)는 발광 제어 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제5 트랜지스터(M5)의 게이트 전극은 발광 제어 라인(EL[i])에 연결될 수 있다. 제5 트랜지스터(M5)는 발광 제어 라인(EL[i])을 통해 발광 제어 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제1 전극을 제1 전원(VDD)에 연결할 수 있다.
제6 트랜지스터(M6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LD)의 제1 전극 사이에 연결될 수 있다. 제6 트랜지스터(M6)는 발광 제어 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제6 트랜지스터(M6)의 게이트 전극은 발광 제어 라인(EL[i])에 연결될 수 있다.
제6 트랜지스터(M6)는 발광 제어 라인(EL[i])으로 발광 제어 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LD)의 제1 전극을 전기적으로 연결할 수 있다.
제7 트랜지스터(M7)는 발광 소자(LD)의 제1 전극과 초기화 전원(Vint) 사이에 연결될 수 있다. 제7 트랜지스터(T7)는, 제1 주사 신호를 수신하는 게이트 전극을 포함할 수 있다. 따라서, 제7 트랜지스터(M7)의 게이트 전극은, 제1 주사 신호를 공급하는 제1 주사 라인(SL1[i])에 연결될 수 있다.
제7 트랜지스터(M7)는 제1 주사 라인(SL1[i])으로 제1 주사 신호가 공급될 때 턴-온되어, 발광 소자(LD)의 제1 전극의 전압을 초기화 전원(Vint)의 전압으로 초기화할 수 있다.
일 실시예에서, 도 9에 도시된 트랜지스터들(M1, M2, M3, M4, M5, M6, M7)은, p 타입 트랜지스터(P-channel metal oxide semiconductor, PMOS)일 수 있다. 예를 들어, 도 9에 도시된 트랜지스터들(M1, M2, M3, M4, M5, M6, M7)은, LTPS(Low-Temperature Poly-Silicon) 박막 트랜지스터일 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 트랜지스터들(M1, M2, M3, M4, M5, M6, M7)은, n 타입 트랜지스터(N-channel metal oxide semiconductor, NMOS)일 수도 있다.
도 10은 도 9에 따른 화소의 동작을 설명하기 위한 타이밍도이다.
도 9에 따른 화소(PX[i,j])는 p 타입 트랜지스터로 구성하였으므로, 도 10에 따른 신호들(EM[i], EM[i-k], GW[i], GW2[i])이 하이 레벨인 경우, 게이트 턴-오프 전압일 수 있고, 로우 레벨인 경우, 게이트 턴-온 전압일 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 화소(PX[i,j])가 n 타입 트랜지스터인 경우, 반대가 될 수 있다.
도 10의 타이밍도는 한 프레임 기간의 일부 파형을 보여준다. 또한, 제1 주사 라인(SL1[i])으로 제1 주사 신호(GW[i])가 공급되며, 제2 주사 라인(SL2[i])으로 제2 주사 신호(GW2[i])가 공급되고, 발광 제어 라인(EL[i])으로 발광 제어 신호(EM[i])가 공급되며, 이전 제1 주사 라인(SL1[i-k])으로 이전 제1 주사 신호(GW[i-k])가 공급되는 것을 전제로 한다.
발광 제어 신호(EM[i])가 게이트 온 레벨인 기간(예를 들어, 제5 기간(Q5))에 화소(PX[i,j])가 발광할 수 있고, 발광 제어 신호(EM[i])가 게이트 오프 레벨인 기간(예를 들어, 제1 기간(Q1), 제2 기간(Q2), 제3 기간(Q3), 제4 기간(Q4) 등)에서, 화소(PX[i,j])가 비발광할 수 있다.
화소(PX[i,j])가 비발광하는 기간에서 제2 주사 신호(GW2[i])는 게이트 온 레벨인 구간을 포함할 수 있다. 제2 주사 신호(GW2[i])가 게이트 온 레벨인 구간에서, 발광 소자(LD)의 제1 전극 및/또는 제1 트랜지스터(M1, 또는 구동 트랜지스터)의 게이트 전극이 초기화되거나, 제1 트랜지스터(M1)의 문턱 전압이 보상될 수 있다.
또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨인 구간에서, 데이터 기입과 초기화 과정이 서로 분리되도록, 제1 주사 신호(GW[i])와 이전 제1 주사 신호 (GW[i-k])가 게이트 온 레벨을 갖는 기간들은 서로 중첩하지 않을 수 있다.
먼저, 제1 시점(t1)에서, 제2 주사 신호(GW2[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제3 트랜지스터(M3)가 턴-온 될 수 있다. 또한, 이전 제1 주사 신호(GW[i-k])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제4 트랜지스터(M4)가 턴-온 될 수 있다. 따라서, 초기화 전원(Vint)의 전압이 제1 트랜지스터(M1, 또는 구동 트랜지스터)의 게이트 전극에 대응되는 제1 노드(ND1)에 공급됨에 따라, 제1 트랜지스터(M1)의 게이트 전극을 초기화할 수 있다. 제1 시점(t1)과 제2 시점(t2) 사이의 기간은, 제1 트랜지스터(M1)의 게이트 전극을 초기화하는 제1 기간(Q1)일 수 있다. 예를 들어 제1 기간(Q1)은 1 수평 주기(1 H)일 수 있다.
제2 시점(t2)에서, 제1 주사 신호(GW[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제2 트랜지스터(M2) 및 제7 트랜지스터(M7)가 턴-온 될 수 있다. 제2 트랜지스터(M2)가 턴-온 됨에 따라, 제1 트랜지스터(M1)의 오프 바이어스 편차가 제거될 수 있다. 또한, 제7 트랜지스터(M7)가 턴-온 됨에 따라 초기화 전원(Vint)의 전압이 발광 소자(EL)의 제1 전극에 공급됨에 따라, 발광 소자(EL)의 제1 전극(또는 애노드 전극)이 초기화 전원(Vint)의 전압으로 초기화될 수 있다. 제2 시점(t2)과 제3 시점(t3) 사이의 기간은, 발광 소자(EL)의 제1 전극이 초기화되고, 제1 트랜지스터(M1)의 오프 바이어스 편차가 제거되는 제2 기간(Q2)일 수 있다.
제3 시점(t3)에서, 이전 제1 주사 신호(GW[i-k])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제4 트랜지스터(M4)가 턴-온 될 수 있다. 따라서, 초기화 전원(Vint)의 전압이 제1 트랜지스터(M1)의 게이트 전극에 대응되는 제1 노드(ND1)에 공급됨에 따라, 제1 트랜지스터(M1)의 게이트 전극을 초기화할 수 있다. 제3 시점(t3)과 제4 시점(t4) 사이의 기간은, 제1 트랜지스터(M1)의 게이트 전극을 초기화하는 제1 기간(Q1)일 수 있다.
제4 시점(t4)에서, 제1 주사 신호(GW[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제2 트랜지스터(M2) 및 제7 트랜지스터(M7)가 턴-온 될 수 있다. 따라서, 제4 시점(t4)과 제5 시점(t5) 사이의 기간은, 제2 시점(t2)과 제3 시점(t3) 사이의 기간과 마찬가지로, 발광 소자(EL)의 제1 전극이 초기화되고, 제1 트랜지스터(M1)의 오프 바이어스 편차가 제거되는 제2 기간(Q2)일 수 있다.
제5 시점(t5)과 제6 시점(t6) 사이의 기간은, 제1 시점(t1)과 제2 시점(t2) 사이의 기간과 마찬가지로, 제1 트랜지스터(M1)의 게이트 전극을 초기화하는 제1 기간(Q1)일 수 있다.
제6 시점(t6)에서, 제1 주사 신호(GW[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이됨에 따라, 제2 트랜지스터(M2) 및 제7 트랜지스터(M7)가 턴-온 될 수 있다. 제7 트랜지스터(M7)가 턴-온 됨에 따라 데이터 전압(Vdata)이 제1 트랜지스터(M1)의 제1 전극에 전달될 수 있다. 또한, 제2 주사 신호(GW2[i])가 게이트 온 레벨을 유지하고 있으므로, 제3 트랜지스터(M3)의 턴-온 상태 유지에 따라 제1 트랜지스터(M1)는 다이오드와 등가 형태를 유지한다. 따라서, 제1 트랜지스터(M1)의 제1 전극에 전달된 데이터 전압(Vdata)을 이용하여 제1 트랜지스터(M1)의 문턱 전압을 보상할 수 있다. 또한, 데이터 라인(DL[j])을 통해 전달된 데이터 전압(Vdata)에 의해 화소(PX[i,j])에 데이터가 기입될 수 있다. 제6 시점(t6)과 제7 시점(t7) 사이의 기간은, 제1 트랜지스터(M1)의 문턱 전압을 보상하고, 화소(PX[i,j])에 데이터가 기입되는 제3 기간(Q3)일 수 있다.
제7 시점(t7)에서, 제1 주사 신호(GW[i])와 이전 제1 주사 신호(GW[i-k])가 게이트 오프 레벨이므로, 데이터 기입과 발광 소자(LD)의 초기화는 이루어지지 않는다. 다만, 제6 시점(t6)과 제7 시점(t7) 사이의 기간동안 제1 트랜지스터(M1)의 제1 전극에 공급된 데이터 전압(Vdata)에 의해 충전된 전하를 이용하여 제1 트랜지스터(M1)의 문턱 전압에 대한 추가 보상이 수행될 수 있다. 즉, 제7 시점(t7)과 제8 시점(t8) 사이의 기간은, 제1 트랜지스터(M1)의 문턱 전압을 추가로 보상하는 제4 기간(Q4)일 수 있다. 예를 들어, 제4 기간(Q4)은 1 수평주기(1 H) 또는 제1 기간(Q1)보다 길 수 있다.
제9 시점(t9)에서, 발광 제어 신호(EM[i])가 게이트 오프 레벨에서 게이트 온 레벨로 천이되면, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)가 턴-온 되고, 제1 트랜지스터(M1)에 의한 구동 전류가 발광 소자(EL)로 공급되어 발광 소자(EL)는 구동 전류에 상응하는 휘도로 발광할 수 있다. 제9 시점(t9) 이후의 기간은, 발광 소자(EL)가 발광하는 제5 기간(Q5)일 수 있다.
이처럼, 도 9에 따른 화소(PX[i,j])는, 제3 기간(Q3)에서 제1 트랜지스터(M1)의 문턱 전압을 보상함과 동시에 데이터가 화소(PX[i,j])에 기입될 수 있다. 또한, 제1 주사 신호(GW[i]) 및/또는 이전 제1 주사 신호(GW[i-k])가 게이트 오프 레벨이더라도, 제2 주사 신호(GW2[i])가 게이트 온 레벨을 더 유지함에 따라, 제1 트랜지스터(M1)의 문턱 전압을 추가로 보상하는 제4 기간(Q4)을 가질 수 있다.
한편, 표시 장치(DD)의 구동 주파수가 증가하면, 제4 기간(Q4)이 줄어들게 되므로 제1 트랜지스터(M1)의 문턱 전압을 보상하는 기간이 줄어든다. 따라서, 도 8에서 설명한 것과 같이 구동 주파수 증가에 따라 휘도 증가 및 데이터 전압의 스윙 범위 증가가 발생할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)에서는 구동 주파수의 증가에 따라 제4 기간(Q4)이 증가하도록 제어될 수 있다. 예를 들어, 도 1에 따른 타이밍 제어부(200)는, 발광 개시 신호(EM_FLM)가 공급되지 않는 기간을 구동 주파수에 따라 증가시킬 수 있다. 발광 개시 신호(EM_ELM)가 공급되지 않는 기간이 구동 주파수에 따라 증가되면, 발광 구동부(500)의 발광 제어 신호(EM[i])가 공급되지 않는 기간(도 10에서 제1 시점(t1)과 제9 시점(t9) 사이의 기간)이 증가할 수 있다. 또한, 제2 주사 구동부(400)는, 제2 주사 신호(GW2[i])가 공급되는 기간(도 10에서 제1 시점(t1)과 제8 시점(t8) 사이의 기간)을 구동 주파수에 따라 증가시킬 수 있다.
다른 표현으로, 발광 개시 신호(EM_FLM)는, 구동 주파수에 따라 달리 설정될 수 있다. 예를 들어, 발광 개시 신호(EM_FLM)가 공급되지 않는 기간은 구동 주파수가 증가함에 따라 증가하도록 설정될 수 있다. 또한, 제2 주사 신호(GW2[i])는, 구동 주파수에 따라 달리 설정될 수 있다. 예를 들어, 제2 주사 신호(GW2[i])가 공급되는 기간은, 구동 주파수가 증가함에 따라 증가하도록 설정될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DD: 표시 장치 100: 표시 패널
200: 타이밍 제어부 300: 제1 주사 구동부
400: 제2 주사 구동부 500: 발광 구동부
510: 제1 발광 구동부 520: 제2 발광 구동부
600: 데이터 구동부 700: 전원 관리부

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널;
    발광 개시 신호를 생성하는 타이밍 제어부;
    상기 타이밍 제어부로부터 수신된 상기 발광 개시 신호에 기초하여 상기 복수의 화소들에 발광 제어 신호를 공급하는 발광 구동부;
    상기 복수의 화소들에 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 복수의 화소들에 제2 주사 신호를 공급하는 제2 주사 구동부; 및
    상기 복수의 화소들에 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 타이밍 제어부는, 구동 주파수의 변화에 따라 발광 개시 신호를 공급하는 기간을 조절하며,
    상기 복수의 화소들 각각은,
    제1 트랜지스터;
    제1 전극 및 제2 전원과 연결된 제2 전극을 포함하는 발광 소자;
    상기 데이터 신호를 수신하는 데이터 라인과 제3 노드 사이에 연결되고, 상기 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터;
    제1 전원과 상기 제3 노드 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제1 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는, 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 발광 소자의 제1 전극 사이에 연결되고, 이전 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 제3 노드 사이에 연결된 제1 커패시터;
    상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 제2 커패시터; 및
    상기 발광 소자의 제1 전극과 초기화 전원 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 포함하는, 표시 장치.
  2. 청구항 1에서,
    상기 타이밍 제어부는,
    상기 구동 주파수가 증가할수록, 상기 발광 개시 신호를 공급하는 기간을 증가시키는, 표시 장치.
  3. 청구항 2에서,
    상기 타이밍 제어부는,
    상기 구동 주파수의 변화에 대응하여 상기 발광 구동부에 공급하는 클럭 신호의 주기를 조절하는, 표시 장치.
  4. 청구항 2에서,
    제1 구동 주파수에 대응하여 상기 발광 구동부가 출력하는 상기 발광 제어 신호의 공급 기간은, 상기 제1 구동 주파수보다 큰 제2 구동 주파수에 대응하여 상기 발광 구동부가 출력하는 상기 발광 제어 신호의 공급 기간과 서로 동일한, 표시 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 청구항 1에서,
    상기 제2 주사 신호가 게이트 온 레벨인 기간에서,
    상기 이전 발광 제어 신호가 게이트 온 레벨을 갖는 기간은, 상기 발광 제어 신호가 게이트 온 레벨을 갖는 기간과 중첩하지 않는, 표시 장치.
  9. 청구항 1에서,
    상기 복수의 화소들 각각은,
    제1 기간에 상기 초기화 전원의 전압이 상기 제1 트랜지스터의 게이트 전극 및 상기 발광 소자의 제1 전극에 공급되고,
    제2 기간에 상기 제1 트랜지스터의 제1 전극으로 상기 제1 전원의 전압이 인가되고,
    제3 기간에, 상기 제1 전원의 전압에 기초하여 제1 트랜지스터가 다이오드 연결되고,
    제4 기간에, 상기 제2 트랜지스터가 턴-온 되어 상기 데이터 신호가 상기 제3 노드로 공급되는, 표시 장치.
  10. 청구항 9에서,
    상기 제3 트랜지스터는,
    상기 제1 기간, 상기 제3 기간, 및 상기 제4 기간에 턴-온 되고, 상기 제2 기간에 턴-오프 되는, 표시 장치.
  11. 청구항 10에서,
    상기 제1 기간에,
    상기 제4 트랜지스터 및 상기 제5 트랜지스터는 턴-오프 되고, 상기 제6 트랜지스터는 턴-온 되는, 표시 장치.
  12. 청구항 10에서,
    상기 제3 기간에,
    상기 제4 트랜지스터 및 상기 제5 트랜지스터는 턴-온 되고, 상기 제6 트랜지스터는 턴-오프 되는, 표시 장치.
  13. 청구항 1에서,
    상기 발광 구동부는,
    상기 발광 제어 신호를 상기 복수의 화소들로 공급하는 제1 발광 구동부; 및
    상기 이전 발광 제어 신호를 상기 발광 제어 신호와 독립된 배선을 통해 상기 복수의 화소들로 공급하는 제2 발광 구동부를 포함하는, 표시 장치.
  14. 청구항 13에서,
    상기 제1 주사 구동부 또는 상기 제2 주사 구동부는, 상기 표시 패널의 양 측면에 배치되어 양측 구동으로 동작하고,
    상기 제1 발광 구동부 또는 상기 제2 발광 구동부는, 상기 표시 패널의 일 측면에 배치되어 단변 구동으로 동작하는, 표시 장치.
  15. 청구항 13에서,
    상기 제1 주사 구동부는 상기 표시 패널에서 상기 복수의 화소들이 배치된 하나의 행 단위로 각각 상기 제1 주사 신호를 시프트하여 공급하고,
    상기 제2 주사 구동부는, 상기 표시 패널에서 연속하는 2개 이상의 행에 배치된 화소들에 상기 제2 주사 신호를 동시에 공급하고,
    상기 제1 발광 구동부는, 상기 표시 패널에서 연속하는 2개 이상의 행에 배치된 화소들에 상기 발광 제어 신호를 동시에 공급하고,
    상기 제2 발광 구동부는, 상기 표시 패널에서 연속하는 2개 이상의 행에 배치된 화소들에 상기 이전 발광 제어 신호를 동시에 공급하는, 표시 장치.
  16. 복수의 화소들을 포함하는 표시 패널;
    발광 개시 신호를 생성하는 타이밍 제어부;
    상기 타이밍 제어부로부터 수신된 상기 발광 개시 신호에 기초하여 상기 복수의 화소들에 발광 제어 신호를 공급하는 발광 구동부;
    상기 복수의 화소들에 제1 주사 신호를 공급하는 제1 주사 구동부;
    상기 복수의 화소들에 제2 주사 신호를 공급하는 제2 주사 구동부; 및
    상기 복수의 화소들에 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 타이밍 제어부는, 구동 주파수의 변화에 따라 발광 개시 신호를 공급하는 기간을 조절하며,
    상기 복수의 화소들 각각은,
    제1 트랜지스터;
    제1 전극 및 제2 전원과 연결된 제2 전극을 포함하는 발광 소자;
    상기 데이터 신호를 수신하는 데이터 라인과 제3 노드 사이에 연결되고, 상기 제1 주사 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터;
    구동 주파수에 따라 달리 설정되는 기준 전원과 상기 제3 노드 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터;
    제1 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는, 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 발광 소자의 제1 전극 사이에 연결되고, 이전 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 제3 노드 사이에 연결된 제1 커패시터;
    상기 제1 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 제2 커패시터; 및
    상기 발광 소자의 제1 전극과 초기화 전원 사이에 연결되고, 상기 제2 주사 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 포함하는, 표시 장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020200020319A 2020-02-19 2020-02-19 표시 장치 Active KR102778752B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200020319A KR102778752B1 (ko) 2020-02-19 2020-02-19 표시 장치
US17/070,438 US11295673B2 (en) 2020-02-19 2020-10-14 Display device
CN202110191592.XA CN113284465A (zh) 2020-02-19 2021-02-19 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200020319A KR102778752B1 (ko) 2020-02-19 2020-02-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20210106052A KR20210106052A (ko) 2021-08-30
KR102778752B1 true KR102778752B1 (ko) 2025-03-12

Family

ID=77272790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020319A Active KR102778752B1 (ko) 2020-02-19 2020-02-19 표시 장치

Country Status (3)

Country Link
US (1) US11295673B2 (ko)
KR (1) KR102778752B1 (ko)
CN (1) CN113284465A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN110164365B (zh) * 2019-01-28 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR102791842B1 (ko) 2020-07-23 2025-04-09 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
US11462151B2 (en) * 2021-02-08 2022-10-04 Innolux Corporation Light emitting device
CN112908258B (zh) * 2021-03-23 2022-10-21 武汉天马微电子有限公司 像素驱动电路、驱动方法、显示面板与显示装置
US11315489B1 (en) * 2021-04-19 2022-04-26 Sharp Kabushiki Kaisha Light emitting device driving circuit and related method
KR20230047280A (ko) 2021-09-30 2023-04-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230139915A (ko) 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치
CN114974133B (zh) * 2022-06-27 2024-07-26 武汉天马微电子有限公司 一种显示面板和显示装置
CN115116396B (zh) * 2022-07-28 2024-08-06 惠科股份有限公司 像素驱动电路和显示面板
KR20240038869A (ko) 2022-09-16 2024-03-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20240040188A (ko) 2022-09-20 2024-03-28 삼성디스플레이 주식회사 화소, 표시 장치 및 표시 장치의 구동 방법
KR20240043882A (ko) 2022-09-27 2024-04-04 삼성디스플레이 주식회사 화소, 표시 장치, 컨트롤러 및 바이어스 전원 라인을 포함하는 표시 장치의 구동 방법
KR20240068943A (ko) 2022-11-10 2024-05-20 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법, 및 표시 장치를 포함하는 전자 장치
WO2024116334A1 (ja) * 2022-11-30 2024-06-06 シャープディスプレイテクノロジー株式会社 表示装置、画素回路、および、画素回路の駆動方法
KR20250000969A (ko) * 2023-06-27 2025-01-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2025047599A1 (ja) * 2023-08-28 2025-03-06 ソニーセミコンダクタソリューションズ株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170124958A1 (en) * 2015-10-28 2017-05-04 Samsung Display Co., Ltd. Display device
US20180374419A1 (en) * 2017-04-28 2018-12-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, pixel driving circuit, and drving method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560780B1 (ko) * 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100778409B1 (ko) * 2003-10-29 2007-11-22 삼성에스디아이 주식회사 화상 표시 패널 및 그 구동 방법
KR100683772B1 (ko) 2005-05-13 2007-02-15 삼성에스디아이 주식회사 유기 발광 표시장치
KR101082167B1 (ko) * 2009-09-07 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101040806B1 (ko) 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20150114020A (ko) * 2014-03-31 2015-10-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR102211692B1 (ko) * 2014-09-03 2021-02-04 삼성디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR102320311B1 (ko) * 2014-12-02 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102334265B1 (ko) * 2014-12-02 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102389343B1 (ko) * 2015-08-27 2022-04-25 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110070830B (zh) * 2019-04-19 2021-08-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
KR102591507B1 (ko) 2019-07-22 2023-10-23 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102657133B1 (ko) 2019-07-22 2024-04-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102688476B1 (ko) 2019-11-04 2024-07-26 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170124958A1 (en) * 2015-10-28 2017-05-04 Samsung Display Co., Ltd. Display device
US20180374419A1 (en) * 2017-04-28 2018-12-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, pixel driving circuit, and drving method thereof

Also Published As

Publication number Publication date
US11295673B2 (en) 2022-04-05
CN113284465A (zh) 2021-08-20
KR20210106052A (ko) 2021-08-30
US20210256908A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
KR102778752B1 (ko) 표시 장치
CN112289248B (zh) 像素
EP3447758B1 (en) Display device comprising a gate driver circuit, and method of driving the display device
KR102742215B1 (ko) 표시 장치
KR102623352B1 (ko) 유기발광표시장치 및 그의 구동방법
KR102657133B1 (ko) 화소 및 이를 포함하는 표시 장치
KR100592646B1 (ko) 발광 표시장치 및 그의 구동방법
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20190018982A (ko) 게이트 구동회로와 이를 이용한 표시장치
CN112992049A (zh) 具有像素驱动电路的电致发光显示装置
KR102734834B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102765774B1 (ko) 표시 장치
KR102706311B1 (ko) 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
KR20230047282A (ko) 표시 장치의 화소
KR102423662B1 (ko) 표시패널
KR20190136396A (ko) 표시 장치
KR20230047280A (ko) 화소 및 이를 포함하는 표시 장치
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
KR20230096204A (ko) 화소 및 이를 포함하는 표시 장치
US11056048B2 (en) Pixel and display device having the same
KR102498990B1 (ko) 표시 장치
CN115662348B (zh) 像素电路及其驱动方法、显示面板
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
US11910662B2 (en) Display device using a simultaneous light emitting method and driving method thereof
KR20240153439A (ko) 구동 회로부, 이를 포함하는 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200219

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240419

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241216

PG1601 Publication of registration