[go: up one dir, main page]

KR102774713B1 - 적층 반도체 칩을 포함하는 반도체 패키지 - Google Patents

적층 반도체 칩을 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102774713B1
KR102774713B1 KR1020190110687A KR20190110687A KR102774713B1 KR 102774713 B1 KR102774713 B1 KR 102774713B1 KR 1020190110687 A KR1020190110687 A KR 1020190110687A KR 20190110687 A KR20190110687 A KR 20190110687A KR 102774713 B1 KR102774713 B1 KR 102774713B1
Authority
KR
South Korea
Prior art keywords
chip
pad
semiconductor
semiconductor chips
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190110687A
Other languages
English (en)
Other versions
KR20210029447A (ko
Inventor
이채성
최복규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190110687A priority Critical patent/KR102774713B1/ko
Priority to US16/867,348 priority patent/US11222872B2/en
Priority to CN202010483377.2A priority patent/CN112466835B/zh
Priority to TW109118437A priority patent/TWI865538B/zh
Publication of KR20210029447A publication Critical patent/KR20210029447A/ko
Application granted granted Critical
Publication of KR102774713B1 publication Critical patent/KR102774713B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

수직 방향으로 적층되는 복수의 제1 반도체 칩을 포함하는 제1 칩 스택; 및 상기 복수의 제1 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터를 포함하고, 상기 복수의 제1 반도체 칩 중 적어도 최상부의 제1 반도체 칩을 제외한 나머지 제1 반도체 칩 각각은, 제1 방향의 양측면 및 상기 제1 방향과 교차하는 제2 방향의 양측면에 의해 정의되는 활성면, 상기 활성면의 상기 제1 방향의 일측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제1 방향의 타측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제2 방향의 양측면 중 일측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고, 상기 복수의 제1 반도체 칩은, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향에서 상기 제1 방향의 상기 일측면 및 상기 제2 방향의 상기 일측면과 멀어지는 쪽을 향하여 오프셋 적층되고, 상기 나머지 제1 반도체 칩과 전기적으로 연결되는 상기 제1 수직 인터커넥터는, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드와 각각 접속하는 일단을 가질 수 있다.

Description

적층 반도체 칩을 포함하는 반도체 패키지{SEMICONDUCTOR PACKAGE INCLUDING STACKED SEMICONDUCTOR CHIPS}
본 특허 문헌은 반도체 패키지에 관한 것으로, 보다 상세하게는 복수의 칩이 적층된 반도체 패키지에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 반도체 장치의 집적도를 증가시킬 필요가 커지고 있다.
그러나 반도체 집적 기술의 한계로 단일의 반도체 칩만으로는 요구되는 기능을 만족시키기 어려우므로, 복수의 반도체 칩을 하나의 반도체 패키지에 내장하는 형태의 반도체 패키지가 제조되고 있다.
반도체 패키지가 복수의 반도체 칩을 포함하더라도, 반도체 패키지가 실장되는 어플리케이션의 요구에 따라 지정된 크기 또는 그보다 작게 만들 것이 요구된다.
본 발명의 실시예들이 해결하고자 하는 과제는, 양측 가장자리에 칩 패드가 배치되는 반도체 칩을 복수개 적층하는 방법을 제시함으로써 고성능 및 고용량의 요구가 만족되고 두께가 얇은 반도체 패키지를 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 패키지는, 수직 방향으로 적층되는 복수의 제1 반도체 칩을 포함하는 제1 칩 스택; 및 상기 복수의 제1 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터를 포함하고, 상기 복수의 제1 반도체 칩 중 적어도 최상부의 제1 반도체 칩을 제외한 나머지 제1 반도체 칩 각각은, 제1 방향의 양측면 및 상기 제1 방향과 교차하는 제2 방향의 양측면에 의해 정의되는 활성면, 상기 활성면의 상기 제1 방향의 일측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제1 방향의 타측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제2 방향의 양측면 중 일측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고, 상기 복수의 제1 반도체 칩은, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향에서 상기 제1 방향의 상기 일측면 및 상기 제2 방향의 상기 일측면과 멀어지는 쪽을 향하여 오프셋 적층되고, 상기 나머지 제1 반도체 칩과 전기적으로 연결되는 상기 제1 수직 인터커넥터는, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드와 각각 접속하는 일단을 가질 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 반도체 패키지는, 수직 방향으로 적층되는 복수의 제1 반도체 칩을 포함하는 제1 칩 스택; 및 상기 복수의 제1 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터; 상기 제1 칩 스택 상에 배치되고, 상기 수직 방향으로 적층되는 복수의 제2 반도체 칩을 포함하는 제2 칩 스택; 상기 복수의 제2 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제2 수직 인터커넥터를 포함하고, 상기 복수의 제1 반도체 칩 각각은, 제1 방향의 양측면 및 상기 제1 방향과 교차하는 제2 방향의 양측면에 의해 정의되는 활성면, 상기 활성면의 상기 제1 방향의 일측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제1 방향의 타측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제2 방향의 양측면 중 일측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고, 상기 복수의 제1 반도체 칩은, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향에서 상기 제1 방향의 상기 일측면 및 상기 제2 방향의 상기 일측면과 멀어지는 쪽을 향하여 오프셋 적층되고, 상기 제1 수직 인터커넥터는, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드와 각각 접속하는 일단을 갖고, 상기 복수의 제2 반도체 칩 중 적어도 최상부의 제2 반도체 칩을 제외한 나머지 제2 반도체 칩은, 상기 제1 반도체 칩이 상기 수직 방향과 평행한 일축을 중심으로 180도 회전된 상태와 동일하고, 상기 일측 제1 칩 패드, 상기 타측 제1 칩 패드 및 상기 제1 재배선 패드의 위치와 반대의 위치를 갖는 일측 제2 칩 패드, 타측 제2 칩 패드 및 제2 재배선 패드를 포함하고, 상기 복수의 제2 반도체 칩은, 상기 나머지 제2 반도체 칩의 상기 일측 제2 칩 패드 및 상기 제2 재배선 패드가 노출되도록, 상기 복수의 제1 반도체 칩의 오프셋 적층 방향과 반대 방향으로 오프셋 적층되고, 상기 나머지 제2 반도체 칩과 전기적으로 연결되는 상기 제2 수직 인터커넥터는, 상기 일측 제2 칩 패드 및 상기 제2 재배선 패드와 각각 접속하는 일단을 가질 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은, 캐리어 기판 상에, 수직 방향으로 적층되는 복수의 제1 반도체 칩을 포함하는 제1 칩 스택을 형성하는 단계; 및 상기 복수의 제1 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터를 형성하는 단계를 포함하고, 상기 복수의 제1 반도체 칩 중 적어도 최상부의 제1 반도체 칩을 제외한 나머지 제1 반도체 칩 각각은, 제1 방향의 양측면 및 상기 제1 방향과 교차하는 제2 방향의 양측면에 의해 정의되는 활성면, 상기 활성면의 상기 제1 방향의 일측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제1 방향의 타측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제2 방향의 양측면 중 일측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고, 상기 제1 칩 스택 형성 단계는, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향에서 상기 제1 방향의 상기 일측면 및 상기 제2 방향의 상기 일측면과 멀어지는 쪽을 향하여 상기 제1 반도체 칩을 오프셋 적층하는 단계를 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 반도체 패키지의 제조 방법은, 캐리어 기판 상에, 수직 방향으로 적층되는 복수의 제1 반도체 칩을 포함하는 제1 칩 스택을 형성하는 단계; 상기 제1 칩 스택 상에, 수직 방향으로 적층되는 복수의 제2 반도체 칩을 포함하는 제2 칩 스택을 형성하는 단계; 및 상기 복수의 제1 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터 및 상기 복수의 제2 반도체 칩 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제2 수직 인터커넥터를 형성하는 단계를 포함하고, 상기 복수의 제1 반도체 칩 각각은, 제1 방향의 양측면 및 상기 제1 방향과 교차하는 제2 방향의 양측면에 의해 정의되는 활성면, 상기 활성면의 상기 제1 방향의 일측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제1 방향의 타측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제2 방향의 양측면 중 일측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고, 상기 복수의 제2 반도체 칩 중 적어도 최상부의 제2 반도체 칩을 제외한 나머지 제2 반도체 칩은, 상기 제1 반도체 칩이 상기 수직 방향과 평행한 일축을 중심으로 180도 회전된 상태와 동일하고, 상기 일측 제1 칩 패드, 상기 타측 제1 칩 패드 및 상기 제1 재배선 패드의 위치와 반대의 위치를 갖는 일측 제2 칩 패드, 타측 제2 칩 패드 및 제2 재배선 패드를 포함하고, 상기 제1 칩 스택 형성 단계는, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향에서 상기 제1 방향의 상기 일측면 및 상기 제2 방향의 상기 일측면과 멀어지는 쪽을 향하여 상기 제1 반도체 칩을 오프셋 적층하는 단계를 포함하고, 상기 제2 칩 스택 형성 단계는, 상기 나머지 제2 반도체 칩의 상기 일측 제2 칩 패드 및 상기 제2 재배선 패드가 노출되도록, 상기 복수의 제2 반도체 칩의 오프셋 적층 방향과 반대 방향으로 상기 제2 반도체 칩을 오프셋 적층하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 양측 가장자리에 칩 패드가 배치되는 반도체 칩을 복수개 적층하는 방법을 제시함으로써 고성능 및 고용량의 요구가 만족되고 두께가 얇은 반도체 패키지를 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 반도체 칩의 활성면을 보여주는 평면도이고, 도 1b는 도 1a의 A1-A1' 선에 따른 단면도이다.
도 2a 내지 도 7은 본 발명의 일 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하기 위한 도면들이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 실시예의 반도체 패키지 및 그 제조 방법을 설명하기에 앞서, 본 실시예의 반도체 패키지에 포함되는 반도체 칩에 관하여 도 1a 및 도 1b를 참조하여 먼저 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 반도체 칩의 활성면을 보여주는 평면도이고, 도 1b는 도 1a의 A1-A1' 선에 따른 단면도이다.
도 1a 및 도 1b를 참조하면, 본 실시예의 반도체 칩(100)은, 칩 패드(110)가 배치되는 활성면(101), 활성면(101)과 반대편에 위치하는 비활성면(102), 및 활성면(101)과 비활성면(102) 사이를 연결하는 측면(103, 104, 105, 106)을 포함할 수 있다.
여기서, 반도체 칩(100)은 평면상 사각형 형상 또는 이와 유사한 형상을 갖기 때문에, 4개의 측면(103, 104, 105, 106)을 포함할 수 있다. 이 중, 반도체 칩(100)의 활성면(101) 및/또는 비활성면(102)과 평행한 제1 방향에서 서로 마주하는 양 측면(103, 105)을 제1 측면(103) 및 제3 측면(105)이라 하고, 반도체 칩(100)의 활성면(101) 및/또는 비활성면(102)과 평행하면서 제1 방향과 교차하는 제2 방향에서 서로 마주하는 양 측면(104, 106)을 제2 측면(104) 및 제4 측면(106)이라 하기로 한다. 본 실시예에서 제1 및 제3 측면(103, 105)의 길이가 제2 및 제4 측면(104, 106)의 길이보다 작을 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 이들 길이는 다양하게 변형될 수 있다.
칩 패드(110)는 활성면(101)의 제1 방향의 양측 가장자리 영역 즉, 제1 측면(103)과 인접한 가장자리 영역 및 제3 측면(105)과 인접한 가장자리 영역에 배치될 수 있다. 즉, 칩 패드(110)는 에지 패드(edge-pad) 타입으로 배치될 수 있다. 칩 패드(110) 중 제1 측면(103)과 인접한 가장자리 영역에 배치되는 칩 패드(110)를 일측 칩 패드(110A)라 하고, 제3 측면(105)과 인접한 가장자리 영역에 배치되는 칩 패드(110)를 타측 칩 패드(110B)라 하기로 한다. 본 실시예에서, 일측 칩 패드(110A)는 제2 방향을 따라 일렬로 배열될 수 있고, 타측 칩 패드(110B)는 제2 방향을 따라 일렬로 배열될 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 일측 칩 패드(110A) 및/또는 타측 칩 패드(110B)는 제1 방향의 양측 가장자리에서 다양한 형태로 배열될 수 있다. 또한, 본 실시예에서, 일측 칩 패드(110A)의 개수는 타측 칩 패드(110B)의 개수보다 많을 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 일측 칩 패드(110A)의 개수 및 타측 칩 패드(110B) 각각의 개수는 다양하게 변형될 수 있다. 또한, 본 실시예에서 칩 패드(110)는 사각의 평면 형상을 가질 수 있으나, 본 개시가 이에 한정되는 것은 아니며, 칩 패드(110)의 평면 형상은 다양하게 변형될 수 있다.
후술하겠지만, 이러한 반도체 칩(100)을 수직 방향으로 복수개 적층하는 경우, 어떠한 방법으로 적층하더라도 일측 칩 패드(110A) 및 타측 칩 패드(110B)를 동시에 노출시키기 어렵다. 이러한 문제를 해결하기 위하여, 반도체 칩(100)은 활성면(101) 상에 형성되는 칩 재배선층(120)을 더 포함할 수 있다.
칩 재배선층(120)은 재배선 절연층(121, 125) 및 재배선 도전층(123)을 포함할 수 있다.
구체적으로, 도 1a로 나타내어지는 평면상, 재배선 도전층(123)은, 제2 방향의 양측 가장자리 영역 중 제4 측면(106)과 인접한 가장자리 영역에 배치되는 재배선 패드(123A)와, 재배선 패드(123A)로부터 타측 칩 패드(110B)까지 연장하는 재배선 라인(123B)을 포함할 수 있다. 본 실시예에서, 재배선 패드(123A)는 타측 칩 패드(110B)와 일대일 대응이 가능한 개수로 형성되면서 제1 방향을 따라 일렬로 배열되나, 본 개시가 이에 한정되는 것은 아니며, 재배선 패드(123A)의 개수 및 배열은 다양하게 변형될 수 있다. 또한, 본 실시예에서 재배선 패드(123A)는 제4 측면(106)과 인접한 가장자리 영역에 배치되나, 이와는 달리, 제2 측면(104)과 인접한 가장자리 영역에 배치될 수도 있다. 재배선 패드(123A)가 제2 방향의 양측 가장자리 영역 중 어디에 배치되는지는, 후술하는 반도체 칩(100)의 오프셋 적층 방향에 따라 결정될 수 있다. 또한, 본 실시예에서 재배선 패드(123A)는 타측 칩 패드(110B)와 전기적으로 연결되나, 이와는 달리, 재배선 패드(123A)는 일측 칩 패드(110A)와 전기적으로 연결될 수 있다. 재배선 패드(123A)가 일측 칩 패드(110A) 및 타측 칩 패드(110B) 중 어디와 연결되는지는, 후술하는 반도체 칩(100)의 오프셋 적층 방향에 따라 결정될 수 있다. 재배선 패드(123A)가 타측 칩 패드(110B)와 전기적으로 연결되는 경우, 도시된 바와 같이, 제1 방향에서 상대적으로 제3 측면(105)에 가깝도록 치우쳐 배치됨으로써 타측 칩 패드(110B)까지의 연결 경로가 단축될 수 있다. 반면, 재배선 패드(123A)가 일측 칩 패드(110A)와 연결된다면, 도시된 것과 반대로, 제1 방향에서 상대적으로 제1 측면(103)에 가깝도록 치우쳐 배치될 수 있다. 재배선 패드(123A)가 일측 칩 패드(110A)에 비하여 상대적으로 작은 개수의 타측 칩 패드(110B)에 연결되는 경우, 칩 재배선층(120) 및 후술하는 패키지 재배선층(도 7의 600 참조)을 통한 라우팅 경로가 상대적으로 단순해질 수 있다. 본 실시예에서 재배선 패드(123A)는 칩 패드(110)와 동일 또는 유사한 사각의 평면 형상을 가질 수 있고, 단지 설명의 편의를 위하여, 칩 패드(110) 보다 굵은 선으로 표기하였다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 재배선 패드(123A)의 평면 형상은 다양하게 변형될 수 있다. 재배선 라인(123B)은 서로 교차하지 않도록 형성될 수 있다. 이를 위하여, 재배선 패드(123A)와 타측 칩 패드(110B)는 가까운 것들끼리 서로 연결되고 먼 것들끼리 서로 연결될 수 있다.
또한, 도 1b로 나타내어지는 단면을 참조하면, 재배선 도전층(123)은 재배선 절연층(121, 125)의 개구를 통하여 노출되는 부분을 제외하고는 재배선 절연층(121, 125)에 의해 둘러싸여 다른 구성 요소와의 전기적 연결이 차단될 수 있다. 반도체 칩(100)의 활성면(101)을 덮는 제1 재배선 절연층(121)은 칩 패드(110)를 노출시키는 개구를 가질 수 있다. 재배선 라인(123B)은 제1 재배선 절연층(121)의 개구를 매립하여 칩 패드(110)와 전기적으로 접속하면서 제1 재배선 절연층(121) 위로 연장될 수 있다. 재배선 라인(123B)은 좁은 폭을 갖는 라인 형상으로 연장되며, 끝단이 상대적으로 큰 폭을 가질 수 있다. 제2 재배선 절연층(125)은 재배선 라인(123B) 및 제1 재배선 절연층(121)을 덮으면서 재배선 라인(123B)의 끝단을 노출시키는 개구를 가질 수 있다. 제2 재배선 절연층(125)에 형성된 개구에 의해 노출되는 재배선 라인(123B)의 끝단의 일부가 재배선 패드(123A)를 구성할 수 있다.
본 실시예의 반도체 칩(100)은 모바일 DRAM(mobile Dynamic random-access memory)을 포함할 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 반도체 칩(100)은 플래시 메모리, PRAM(Phase-change random-access memory), MRAM(Magnetoresistive random-access memory) 등과 같은 비휘발성 메모리 또는 DRAM(Dynamic random-access memory), SRAM(Static random-access memory) 등과 같은 휘발성 메모리를 포함할 수 있다.
이상으로 설명한 반도체 칩(100)은 수직 방향으로 복수개가 적층됨으로써 반도체 패키지를 형성할 수 있다. 이에 대하여는, 이하의 도 2a 내지 도 7을 참조하여 보다 상세히 설명하기로 한다.
도 2a 내지 도 7은 본 발명의 일 실시예에 따른 반도체 패키지 및 그 제조 방법을 설명하기 위한 도면들이다. 구체적으로, 도 2a, 도 3a, 도 4a 및 도 5a는 반도체 패키지를 활성면 방향에서 본 평면도를 나타낸다. 도 2b, 도 3b, 도 4b 및 도 5b는 도 2a, 도 3a, 도 4a 및 도 5a와 각각 대응하는 단면도로서 특히 도 2a, 도 3a, 도 4a 및 도 5a 각각의 A2-A2' 선에 따른 단면도를 나타낸다. 도 6 및 도 7은 도 5a 및 도 5b에서 설명된 공정의 후속 공정을 설명하기 위한 단면도를 나타낸다. 전술한 도 1a 및 도 1b에서 이미 설명된 부분과 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.
먼저 제조 방법을 설명하기로 한다.
도 2a 및 도 2b를 참조하면, 캐리어 기판(200)이 제공될 수 있다. 캐리어 기판(200)은 유리 캐리어 기판, 실리콘 캐리어 기판, 세라믹 캐리어 기판 등일 수 있다. 또는, 캐리어 기판(200)은 웨이퍼일 수 있으며, 다수의 패키지가 캐리어 기판(200) 상에 동시에 형성될 수 있다.
이어서, 캐리어 기판(200)의 제1 면(201) 상에 제1 칩 스택(300)이 형성될 수 있다. 제1 칩 스택(300)은 캐리어 기판(200)의 제1 면(201)에 대해 수직 방향으로 적층된 복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)을 포함할 수 있다. 본 실시예에서, 제1 칩 스택(300)은 4개의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)을 포함할 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제1 칩 스택(300)에 포함되는 반도체 칩의 개수는 2개, 8개 등 다양하게 변형될 수 있다. 설명의 편의를 위하여, 4개의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)을 캐리어 기판(200)으로부터의 거리에 따라 순차적으로 도면부호 300-1 내지 300-4로 표기하였다.
제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각은 도 1a 및 도 1b에서 설명한 반도체 칩(100)과 실질적으로 동일할 수 있다. 그에 따라, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각은 칩 패드(310), 및 재배선 패드(323A) 및 재배선 라인(323B)을 포함하는 재배선 도전층(323)이 배치되는 활성면(301)과, 활성면(301)과 반대편에 위치하는 비활성면(302)과, 활성면(301)과 비활성면(302) 사이를 연결하는 제1 내지 제4 측면(303, 304, 305, 306)을 포함할 수 있다. 참고로, 도 2b는 도 2a의 A2-A2' 선에 따른 단면도로서, 칩 패드(310)는 이 단면도 상에서 보여지지 않을 수 있다. 또한, 설명의 편의를 위하여, 도 2b의 단면도에서 재배선 라인(323B) 및 재배선 절연층은 도시가 생략되었다. 그러나, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각이 도 1b의 단면도로 설명된 재배선층(120)과 동일한 재배선층을 포함할 수 있음은 당연하다. 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)은 서로 동일한 메모리 칩, 예컨대, 모바일 DRAM 칩일 수 있다.
복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)은 비활성면(302)이 캐리어 기판(200)과 대향하고 활성면(301)이 비활성면(302)과 반대편에 위치하는 형태로, 즉, 페이스업(face-up) 형태로 캐리어 기판(200) 상에 적층될 수 있다. 여기서, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각의 비활성면(302) 상에는 접착층(330)이 형성될 수 있다. 이 접착층(330)에 의하여 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각은 자신의 하부에 위치하는 제1 반도체 칩(300-1, 300-2, 300-3) 또는 캐리어 기판(200)의 제1 면(201)에 부착될 수 있다. 접착층(330)은 DAF(Die Attach Film) 등과 같은 절연성의 접착 물질을 포함할 수 있다.
또한, 복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)은, 복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각의 일측 칩 패드(310A) 및 재배선 패드(323A)가 모두 노출되는 형태로 적층될 수 있다. 보다 구체적으로 설명하면, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 중 어느 하나는 적층 방향에서 인접한 다른 하나와 캐리어 기판(200)의 제1 면(201)과 평행한 소정 방향으로 일정한 오프셋(offset)을 가지고 적층될 수 있다. 여기서, 소정 방향은, 제1 및 제2 방향과 교차하는 제3 방향 중 일측 칩 패드(310A)와 인접한 제1 측면(303) 및 재배선 패드(323A)와 인접한 제4 측면(306)으로부터 멀어지는 방향일 수 있다. 이러한 소정 방향을, 이하, 제1 오프셋 방향이라 하기로 한다. 인접하는 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 사이의 오프셋을 이하, 제1 오프셋(D1)이라 하기로 한다. 제1 오프셋(D1)은 일정하거나 일정하지 않을 수 있으나, 적어도 일측 칩 패드(310A) 및 재배선 패드(323A)가 노출될 수 있는 정도의 크기를 가져야 한다. 도 2b의 단면도는, 제3 방향의 단면도로서, 전체적으로 계단 형상을 갖는 제1 칩 스택(300)을 보여준다.
이와 같은 오프셋 적층에 따라, 최하부의 제1 반도체 칩(300-1)의 일측 칩 패드(310A) 및 재배선 패드(323A)는 나머지 제1 반도체 칩(300-2, 300-3, 300-4)에 의하여 덮이지 않고 노출될 수 있다. 유사하게, 아래에서부터 두번째에 위치하는 제1 반도체 칩(300-2)의 일측 칩 패드(310A) 및 재배선 패드(323A)는 자신의 상부에 위치하는 제1 반도체 칩(300-3, 300-4)에 의하여 덮이지 않고 노출될 수 있고, 아래에서부터 세번째에 위치하는 제1 반도체 칩(300-3)의 일측 칩 패드(310A) 및 재배선 패드(323A)는 자신의 상부에 위치하는 제1 반도체 칩(300-4)에 의하여 덮이지 않고 노출될 수 있다. 최상부의 제1 반도체 칩(300-4)은 제1 칩 스택(300)의 최상부에 위치하기 때문에, 만약 반도체 패키지가 제1 칩 스택(300)만 포함하는 경우라면, 적층 형태에 상관없이 항상 노출된 상태일 수 있다. 이러한 경우, 최상부의 제1 반도체 칩(300-4)의 재배선 패드(323A) 및 재배선 라인(323B)은 생략될 수 있다. 그러나, 후술하는 바와 같이, 다른 반도체 칩 예컨대, 도 3a 및 도 3b의 제2 반도체 칩(400-1)이 제1 반도체 칩(300-4) 상에 위치하는 경우라면, 제1 반도체 칩(300-4)은 나머지 제1 반도체 칩(300-1, 300-2, 300-3)과 마찬가지로 재배선 패드(323A) 및 재배선 라인(323B)을 포함할 수 있다.
이어서, 도 3a 내지 도 4b를 참조하면, 제1 칩 스택(300) 상에 제2 칩 스택(400)이 형성될 수 있다. 참고로, 도 3a 및 도 3b는, 설명을 명확하기 위하여, 제2 칩 스택(400)에 포함되는 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 중 최하부에 위치하는 제2 반도체 칩(400-1)만을 도시한 것이고, 도 4a 및 도 4b는 제2 칩 스택(400) 전부를 도시한 것이다.
제2 칩 스택(400)은 수직 방향으로 적층된 복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)을 포함할 수 있다. 제2 칩 스택(400)에 포함되는 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)의 개수는, 제1 칩 스택(300)에 포함되는 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 개수와 동일하게 4개일 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제2 칩 스택(400)에 포함되는 반도체 칩의 개수는 2개, 8개 등 다양하게 변형될 수 있다. 또한, 제2 칩 스택(400)에 포함되는 반도체 칩의 개수는 제1 칩 스택(300)에 포함되는 반도체 칩의 개수와 상이할 수도 있다. 설명의 편의를 위하여, 4개의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)을 캐리어 기판(200)으로부터의 거리에 따라 순차적으로 도면부호 400-1 내지 400-4로 표기하였다.
제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각은 도 1a 및 도 1b의 반도체 칩(100) 및/또는 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각과 실질적으로 동일할 수 있다. 그에 따라, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각은 칩 패드(410), 및 재배선 패드(423A) 및 재배선 라인(423B)을 포함하는 재배선 도전층(423)이 배치되는 활성면(401)과, 활성면(401)과 반대편에 위치하는 비활성면(402)과, 활성면(401)과 비활성면(402) 사이를 연결하는 제1 내지 제4 측면(403, 404, 405, 406)을 포함할 수 있다.
단, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각은 반도체 칩(100)의 측면(103, 104, 105, 106)과 평행한 방향 즉, 활성면(101)과 비활성면(102) 사이를 관통하는 방향의 일 축을 중심으로 반도체 칩(100)이 180도 회전된 상태로 적층될 수 있다. 따라서, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각의 제1 내지 제4 측면(403, 404, 405, 406)의 위치와 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각의 제1 내지 제4 측면(303, 304, 305, 306)의 위치는 서로 반대일 수 있다. 즉, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 제1 내지 제4 측면(303, 304, 305, 306)이 평면상 각각 상측/우측/하측/좌측에 위치한다고 한다면, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)의 제1 내지 제4 측면(403, 404, 405, 406)은 평면상 각각 하측/좌측/상측/우측에 위치할 수 있다. 또한, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)의 칩 패드(410) 및 재배선 도전층(423)의 위치도 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 칩 패드(310) 및 재배선 도전층(323)의 위치와 서로 반대일 수 있다. 즉, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 일측 칩 패드(310A) 및 타측 칩 패드(310B)가 평면상 각각 상측 및 하측 가장자리 영역에 위치하고 재배선 패드(323A)가 평면상 좌측 가장자리 영역에서 하측으로 치우쳐 위치한다고 한다면, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)의 일측 칩 패드(410A) 및 타측 칩 패드(410B)는 평면상 각각 하측 및 상측 가장자리 영역에 위치하고 재배선 패드(423A)는 평면상 우측 가장자리 영역에서 상측으로 치우쳐 위치할 수 있다.
참고로, 도 3b 및 도 4b는 도 2b와 마찬가지로 A2-A2' 선에 따른 단면도로서, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)과 달리, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)의 일측 칩 패드(410A)가 단면도 상에서 보여지고 타측 칩 패드(410B) 및 재배선 패드(423A)는 이 단면도 상에서 보여지지 않을 수 있다. 또한, 설명의 편의를 위하여, 도 3b 및 도 4b 단면도에서 재배선 라인(423B) 및 재배선 절연층은 도시가 생략되었다. 그러나, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각이 도 1b의 단면도로 설명된 재배선층(120)과 동일한 재배선층을 포함할 수 있음은 당연하다.
제2 반도체 칩(400-1, 400-2, 400-3, 400-4)은 서로 동일한 메모리 칩, 예컨대, 모바일 DRAM 칩일 수 있다. 또한, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)은 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)과 동일한 메모리 칩일 수 있다.
복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)은 비활성면(402)이 캐리어 기판(200)과 대향하고 활성면(401)이 비활성면(402)과 반대편에 위치하는 형태로, 즉, 페이스업(face-up) 형태로 제1 칩 스택(300) 상에 적층될 수 있다. 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각의 비활성면(402) 상에는 접착층(430)이 형성될 수 있다. 이 접착층(430)에 의하여 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각은 자신의 하부에 위치하는 제2 반도체 칩(400-1, 400-2, 400-3) 또는 제1 칩 스택(300)의 최상부의 제1 반도체 칩(300-4)의 활성면(301)에 부착될 수 있다. 접착층(430)은 DAF(Die Attach Film) 등과 같은 절연성의 접착 물질을 포함할 수 있다.
또한, 복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)은, 복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각의 일측 칩 패드(410A) 및 재배선 패드(423A)가 모두 노출되는 형태로 적층될 수 있다. 보다 구체적으로 설명하면, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 중 어느 하나는 적층 방향에서 인접한 다른 하나와 캐리어 기판(200)의 제1 면(201)과 평행한 소정 방향으로 일정한 오프셋(offset)을 가지고 적층될 수 있다. 여기서, 소정 방향은, 제1 및 제2 방향과 교차하는 제3 방향 중 일측 칩 패드(410A)와 인접한 제1 측면(403) 및 재배선 패드(423A)와 인접한 제4 측면(406)으로부터 멀어지는 방향일 수 있다. 이러한 소정 방향을, 이하, 제2 오프셋 방향이라 하기로 한다. 여기서, 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각의 일측 칩 패드(410A) 및 재배선 패드(423A)는 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각의 일측 칩 패드(310A) 및 재배선 패드(323A)와 반대편에 위치하기 때문에, 제2 오프셋 방향은 제1 오프셋 방향과 반대쪽을 향하는 방향일 수 있다. 예컨대, 제1 오프셋 방향이 우측 및 하측 사이를 향하는 방향이라면, 제2 오프셋 방향은 제1 오프셋 방향과 평행하면서 상측 및 좌측을 향하는 방향일 수 있다. 인접하는 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 사이의 오프셋을 이하, 제2 오프셋(D2)이라 하기로 한다. 제2 오프셋(D2)은 일정하거나 또는 일정하지 않을 수 있으나, 적어도 일측 칩 패드(410A) 및 재배선 패드(423A)가 노출될 수 있는 정도의 크기를 가져야 한다. 또한, 본 실시예에서 제2 오프셋(D2)은 제1 오프셋(D1)과 동일할 수 있으나, 다른 실시예에서 이들은 서로 상이할 수도 있다. 한편, 도 4b의 단면도는, 제3 방향의 단면도로서, 제1 칩 스택(300)과 반대 방향을 향하는 계단 형상을 갖는 제2 칩 스택(400)을 보여준다.
이와 같은 오프셋 적층에 따라, 최하부의 제2 반도체 칩(400-1)의 일측 칩 패드(410A) 및 재배선 패드(423A)는 나머지 제2 반도체 칩(400-2, 400-3,400-4)에 의하여 덮이지 않고 노출될 수 있다. 유사하게, 아래에서부터 두번째에 위치하는 제2 반도체 칩(400-2)의 일측 칩 패드(410A) 및 재배선 패드(423A)는 자신의 상부에 위치하는 제2 반도체 칩(400-3, 400-4)에 의하여 덮이지 않고 노출될 수 있고, 아래에서부터 세번째에 위치하는 제2 반도체 칩(400-3)의 일측 칩 패드(410A) 및 재배선 패드(423A)는 자신의 상부에 위치하는 제2 반도체 칩(400-4)에 의하여 덮이지 않고 노출될 수 있다. 최상부의 제2 반도체 칩(400-4)은 제2 칩 스택(400)의 최상부에 위치하기 때문에, 만약 반도체 패키지가 제1 칩 스택(300) 및 제2 칩 스택(400)만 포함하고 제2 칩 스택(400) 상에 다른 전자 소자가 배치되지 않는다면, 도시된 바와 같이, 최상부의 제2 반도체 칩(400-4)에서 재배선 패드(423A) 및 재배선 라인(423B)을 포함하는 재배선층은 생략될 수 있다. 그러나, 제2 칩 스택(400) 상에 다른 반도체 칩 등의 전자 소자(미도시됨)가 배치된다면, 최상부의 제2 반도체 칩(400-4)은 나머지 제2 반도체 칩(400-1, 400-2, 400-3)과 마찬가지로 재배선 패드(423A) 및 재배선 라인(423B)을 포함할 수 있다.
한편, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 모든 일측 칩 패드(310A) 및 재배선 패드(323A)는 제2 칩 스택(400)에 의하여 덮이지 않고 노출되어야 한다. 후술하는 바와 같이 일측 칩 패드(310A) 및 재배선 패드(323A) 상에 수직 방향으로 연장하는 수직 인터커넥터를 형성하기 위함이다. 그런데, 제2 칩 스택(400)의 오프셋 적층 방향은 제1 칩 스택(300)의 오프셋 적층 방향과 반대이므로, 제2 칩 스택(400)이 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 일측 칩 패드(310A) 및 재배선 패드(323A) 중 적어도 일부를 덮을 위험이 있다. 이러한 위험을 방지하기 위하여, 제2 칩 스택(400) 중 최하부의 제2 반도체 칩(400-1)과 제1 칩 스택(300) 중 최상부의 제1 반도체 칩(300-4) 사이의 제3 방향에서의 거리(D3)를 가능한 한 증가키는 것이 바람직할 수 있다. 아울러, 제2 오프셋(D2)을 가능한 한 감소시키는 것이 바람직할 수 있다.
그러나, 거리(D3)가 지나치게 증가하면 제2 칩 스택(400)이 제1 칩 스택(300)에 의하여 온전히 지지되지 못하고 일측으로 기우는 현상이 발생할 수 있다. 이를 방지하기 위하여 거리(D3)를 적절히 조절하거나, 또는, 제2 칩 스택(400) 아래에 제1 칩 스택(300)과 실질적으로 동일한 두께의 지지 구조(미도시됨)를 형성할 수 있다.
이로써, 캐리어 기판(200) 상에는 제1 오프셋 방향을 향하는 화살표 형태의 제1 및 제2 칩 스택(300, 400)이 형성될 수 있다. 제1 칩 스택(300)의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 일측 칩 패드(310A) 및 재배선 패드(323A)는 모두 노출된 상태일 수 있고, 제2 칩 스택(400)의 최상부의 제2 반도체 칩(400-4)을 제외한 나머지 제2 반도체 칩(400-1, 400-2, 400-3)의 일측 칩 패드(410A) 및 재배선 패드(423A) 또한 모두 노출된 상태일 수 있다. 최상부의 제2 반도체 칩(400-4)은 활성면(401) 전면이 노출된 상태이므로 칩 패드(410) 전부가 노출된 상태일 수 있다.
도 5a 및 도 5b를 참조하면, 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 일측 칩 패드(310A) 및 재배선 패드(323A) 상에 이들과 각각 접속하면서 수직 방향을 따라 연장하는 제1 수직 인터커넥터(340)가 형성되고, 제2 반도체 칩(400-1, 400-2, 400-3)의 일측 칩 패드(410A) 및 재배선 패드(423A), 및 제2 칩 스택(400)의 최상부의 제2 반도체 칩(400-4)의 칩 패드(410) 상에 이들과 각각 접속하면서 수직 방향을 따라 연장하는 제2 수직 인터커넥터(440)가 형성될 수 있다.
여기서, 제1 및 제2 수직 인터커넥터(340, 440)는 일례로서, 본딩 와이어일 수 있다. 제1 및 제2 수직 인터커넥터(340, 440)가 본딩 와이어인 경우, 그 형성 공정을 예시적으로 간략히 설명하면 다음과 같다. 일례로서 일측 칩 패드(310A)와 접속하는 제1 수직 인터커넥터(340)의 형성에 대해 설명하기로 한다. 먼저, 와이어 본딩 머신(미도시됨)을 이용하여 와이어의 일단을 일측 칩 패드(310A)에 본딩시킬 수 있다. 와이어는, 초음파 에너지 및/또는 열에 의하여 일측 칩 패드(310A)에 용접될 수 있는 금, 은, 구리, 백금 등의 금속 또는 이들의 합금을 포함할 수 있다. 이어서, 와이어 본딩 머신을 이용하여 와이어의 타단을 캐리어 기판(200)으로부터 멀어지는 수직 방향으로 예컨대, 아래에서 위로 끌어당길 수 있다. 이어서, 와이어의 타단이 원하는 위치까지 연장되면 와이어의 타단을 컷팅할 수 있다. 이로써, 제1 단 예컨대, 하단이 일측 칩 패드(310A)에 본딩되고 제2 단 예컨대, 상단이 캐리어 기판(200)의 제1 면(201)으로부터 소정 거리에 위치하는 제1 수직 인터커넥터(340)가 형성될 수 있다. 여기서, 소정 거리는, 캐리어 기판(200)의 제1 면(201)으로부터 제2 칩 스택(400)의 최상면까지의 거리보다 큰 값을 가질 수 있다.
한편, 제2 칩 스택(400)의 최상부에 위치하는 제2 반도체 칩(400-4)의 칩 패드(410)와 접속하는 제2 수직 인터커넥터(440)는 본딩 와이어 대신 다른 타입의 인터커넥터일 수도 있다. 일례로서, 제2 반도체 칩(400-4)의 칩 패드(410)와 접속하는 제2 수직 인터커넥터(440)는 구리, 은, 납 등의 금속을 포함하고, 스터드 범프(stud bump), 필라 범프(pillar bump) 등 다양한 타입의 범프일 수 있다.
도 6을 참조하면, 제1 및 제2 칩 스택(300, 400)과 제1 및 제2 수직 인터커넥터(340, 440)가 형성된 캐리어 기판(200) 상에 몰딩층(500)을 형성할 수 있다.
몰딩층(500)은 몰딩 다이(미도시됨)의 빈 공간을 몰딩 물질로 채워 넣고 이 몰딩 물질을 경화시키는 몰딩 공정을 이용하여 형성될 수 있다. 몰딩 물질은, 열경화성 수지 예컨대, EMC(Epoxy Mold Compound)를 포함할 수 있다.
몰딩층(500)은 제1 및 제2 칩 스택(300, 400)과 제1 및 제2 수직 인터커넥터(340, 440)를 덮으면서 제1 및 제2 수직 인터커넥터(340, 440)의 타단 예컨대, 상단을 노출시키도록 형성될 수 있다. 이를 위하여 제1 및 제2 칩 스택(300, 400)과 제1 및 제2 수직 인터커넥터(340, 440)를 충분히 덮는 두께로 몰딩층(500)이 형성된 후, 이 몰딩층(500)에 대한 그라인딩(grinding) 공정이 수행될 수 있다. 그라인딩 공정은 기계적 연마 또는 화학적 연마 방식으로 수행될 수 있다. 또는, 그라인딩 공정 없이 제1 및 제2 수직 인터커넥터(340, 440)의 형상 및/또는 몰딩 다이의 형상을 조절함으로써 제1 및 제2 수직 인터커넥터(340, 440)의 타단을 노출시킬 수도 있다.
이로써, 몰딩층(500)은 제1 및 제2 수직 인터커넥터(340, 440)의 타단과 실질적으로 동일한 레벨의 제1 면(501)을 가질 수 있고, 제1 면(501)을 통하여 제1 및 제2 수직 인터커넥터(340, 440)의 타단이 노출될 수 있다.
도 7을 참조하면, 몰딩층(500)의 제1 면(501) 상에 패키지 재배선층(600)을 형성할 수 있다. 앞서 설명한 반도체 칩에 구비되는 재배선층들(120, 323, 423 참조)과의 구별을 위하여 패키지 재배선층(600)이라고 칭하였다.
패키지 재배선층(600)의 형성 공정을 보다 구체적으로 설명하면, 먼저, 몰딩층(500)의 제1 면(501) 상에 제1 재배선 절연층(610)을 형성할 수 있다. 제1 재배선 절연층(610)은 제1 및 제2 수직 인터커넥터(340, 440)의 타단을 각각 노출시키는 개구를 갖도록 패터닝될 수 있다. 이어서, 제1 재배선 절연층(610) 상에 재배선 도전층(620)이 형성될 수 있다. 재배선 도전층(620)은 제1 재배선 절연층(610)의 개구를 매립하여 제1 및 제2 수직 인터커넥터(340, 440) 각각의 타단과 전기적으로 접속할 수 있고, 다양한 형상으로 패터닝될 수 있다. 제1 수직 인터커넥터(340)와 접속하는 재배선 도전층(620)을 제1 재배선 도전층(620A)이라 하고 제2 수직 인터커넥터(440)와 접속하는 재배선 도전층(620)을 제2 재배선 도전층(620B)이라 하기로 한다. 이어서, 제1 재배선 절연층(610) 및 재배선 도전층(620) 상에 제2 재배선 절연층(630)이 형성될 수 있다. 제2 재배선 절연층(630)은 재배선 도전층(620)의 일부를 노출시키는 개구를 갖도록 패터닝될 수 있다.
이어서, 패키지 재배선층(600) 상에 제2 재배선 절연층(630)의 개구를 통하여 재배선 도전층(620)에 전기적으로 접속되는 외부 접속 단자(700)가 형성될 수 있다. 본 실시예에서는 외부 접속 단자(700)로 솔더 볼을 이용하였으나, 본 실시예가 이에 한정되는 것은 아니며, 다양한 형태의 전기적 커넥터가 이용될 수 있다. 외부 접속 단자(700)는 제1 재배선 도전층(620A)과 접속하는 제1 외부 접속 단자(700A) 및 제2 재배선 도전층(620B)과 접속하는 제2 외부 접속 단자(700B)를 포함할 수 있다.
이어서, 캐리어 기판(200)이 제거될 수 있다. 캐리어 기판(200)은 몰딩층(500)의 형성 후라면 언제 제거되어도 무방하다.
이상으로 설명한 공정에 의하여 도 7에 도시된 것과 같은 반도체 패키지가 제조될 수 있다.
도 7을 도 5a와 함께 다시 참조하면, 본 실시예의 반도체 패키지는, 수직 방향으로 적층되는 복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)을 포함하는 제1 칩 스택(300), 복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각과 전기적으로 연결되고 수직 방향으로 연장하는 제1 수직 인터커넥터(340), 제1 칩 스택(300) 상에 배치되고 수직 방향으로 적층되는 복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)을 포함하는 제2 칩 스택(400), 및 복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각과 전기적으로 연결되고 수직 방향으로 연장하는 제2 수직 인터커넥터(440)를 포함할 수 있다.
여기서, 복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 각각은 제1 방향의 양측면 및 제2 방향의 양측면에 의해 정의되는 활성면(301), 활성면(301)의 제1 방향의 일측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드(310A), 활성면(301)의 제1 방향의 타측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드(310B), 및 타측 제1 칩 패드(310B)와 전기적으로 연결되고 활성면(301)의 제2 방향의 양측면 중 일측면과 인접한 가장자리에 배치되는 제1 재배선 패드(323A)를 포함할 수 있다.
복수의 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)은 일측 제1 칩 패드(310A) 및 제1 재배선 패드(323A)가 노출되도록, 제1 및 제2 방향과 교차하는 제3 방향을 따라 오프셋 적층되되 제1 방향의 일측면 및 제2 방향의 일측면과 멀어지는 쪽을 향하여 오프셋 적층될 수 있다.
제1 수직 인터커넥터(340)는, 노출된 일측 제1 칩 패드(310A) 및 제1 재배선 패드(323A)와 각각 접속하는 일단을 가질 수 있다.
복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4) 각각은 제1 반도체 칩(300-1, 300-2, 300-3, 300-4) 중 어느 하나가 수직 방향과 평행한 일축을 중심으로 180도 회전된 상태와 동일할 수 있고, 그에 따라 일측 제1 칩 패드(310A), 타측 제1 칩 패드(310B) 및 제1 재배선 패드(323A)의 위치와 반대의 위치를 갖는 일측 제2 칩 패드(410A), 타측 제2 칩 패드(410B) 및 제2 재배선 패드(423A)를 포함할 수 있다. 다만, 최상부의 제2 반도체 칩(400-4)에서는 제2 재배선 패드(423A)가 불필요하여 생략될 수 있다.
복수의 제2 반도체 칩(400-1, 400-2, 400-3, 400-4)은, 일측 제2 칩 패드(410A) 및 제2 재배선 패드(423A)가 노출되도록, 제3 방향을 따라 오프셋 적층되되 제1 반도체 칩(300-1, 300-2, 300-3, 300-4)의 오프셋 적층 방향과 반대로 오프셋 적층될 수 있다.
제2 수직 인터커넥터(440)는, 일측 제2 칩 패드(410A) 및 제2 재배선 패드(423A)와 각각 접속하는 일단을 가질 수 있다. 단, 최상부의 제2 반도체 칩(400-4)에서 제2 재배선 패드(423A)가 생략된 경우, 이와 접속하는 제2 수직 인터커넥터(440)는 일측 제2 칩 패드(410A) 및 타측 제2 칩 패드(410B) 각각과 접속하는 일단을 가질 수 있다.
나아가, 본 실시예의 반도체 패키지는, 제1 및 제2 칩 스택(300, 400)을 덮는 몰딩층(500), 몰딩층(500)의 제1 면(501) 상에 형성되는 패키지 재배선층(600) 및 외부 접속 단자(700)를 더 포함할 수 있다. 몰딩층(500)에 의해 정의되는 영역에 패키지 재배선층(600) 형성이 가능하므로, 본 실시예의 반도체 패키지는 팬-아웃(fan-out) 형태의 반도체 패키지일 수 있다.
또한, 제1 칩 스택(300)은 자신과 접속하는 제1 수직 인터커넥터(340), 제1 재배선 도전층(620A) 및 제1 외부 접속 단자(700A)를 통하여 외부 구성 요소와 접속하면서 하나의 반도체 칩으로 인식될 수 있다. 제2 칩 스택(400)은 자신과 접속하는 제2 수직 인터커넥터(440), 제2 재배선 도전층(620B) 및 제2 외부 접속 단자(700B)를 통하여 외부 구성 요소와 접속하면서 제1 칩 스택(300)과 상이한 또 다른 하나의 반도체 칩으로 인식될 수 있다. 즉, 제1 칩 스택(300), 제1 수직 인터커넥터(340), 제1 재배선 도전층(620A) 및 제1 외부 접속 단자(700A)를 통하는 전기적 경로는, 제2 칩 스택(400), 제2 수직 인터커넥터(440), 제2 재배선 도전층(620B) 및 제2 외부 접속 단자(700B)를 통하는 전기적 경로와 전기적으로 분리되고 별개로 인식될 수 있다.
반도체 패키지의 위 구성요소들 각각에 대하여는 제조 방법을 설명하는 과정에서 이미 설명하였으므로, 상세한 설명을 생략하기로 한다.
이상으로 설명한 반도체 패키지 및 그 제조 방법에 의하면 다음과 같은 효과를 얻을 수 있다.
우선, 복수의 적층 반도체 칩을 포함하는 반도체 패키지를 형성하여 고성능/고용량의 요구를 만족시키면서, 수직 와이어를 이용하여 기존의 기판 대신 재배선층을 이용한 팬 아웃 패키지를 형성함으로써 두께가 얇은 반도체 패키지를 구현할 수 있다.
나아가, 반도체 칩이 양측 가장자리에 배치되는 칩 패드를 포함하는 경우 이들 양측 가장자리에 배치되는 칩 패드를 전부 노출시키면서 반도체 칩을 적층하기 어려운 문제를 해결하였다. 구체적으로, 반도체 칩에 재배선층을 추가하고 대각선 방향으로 복수의 반도체 칩을 오프셋 적층함으로써 이 문제를 해결할 수 있다. 특히, 반도체 칩의 양측 가장자리 중 일측 가장자리에 배치되는 칩 패드와만 연결되는 재배선층을 형성하여 재배선층 형성으로 인한 공정 비용이나 공정 난이도 증가를 감소시킬 수 있다.
한편, 위 실시예에서는 반도체 패키지가 수직 방향으로 적층된 두 개의 칩 스택 즉, 제1 및 제2 칩 스택(300, 400)을 포함하는 경우에 대해 설명하였으나, 제1 및 제2 칩 스택(300, 400) 중 어느 하나만 포함할 수도 있고, 제2 칩 스택(400) 상에 하나 이상의 칩 스택이 더 배치될 수도 있다.
반도체 패키지가 하나의 칩 스택만 포함한다면, 최상부의 반도체 칩에서의 재배선층은 생략될 수 있다. 그에 따라, 최상부의 반도체 칩과 접속하는 수직 인터커넥터는 일측 칩 패드 및 타측 칩 패드와 각각 접속할 수 있다. 나아가, 최상부의 반도체 칩과 접속하는 수직 인터커넥터는 도전성의 범프이고 나머지 반도체 칩과 접속하는 수직 인터커넥터는 본딩 와이어일 수 있다.
반도체 패키지가 셋 이상의 칩 스택을 포함한다면, 제1 및 제2 칩 스택(300, 400) 상에 이와 유사한 구조가 반복하여 적층될 수 있다. 이 중 최상부의 칩 스택의 최상부의 반도체 칩의 재배선층만 생략될 수 있고, 나머지 반도체 칩들은 재배선층을 포함할 수 있다. 셋 이상의 칩 스택은 최상부의 반도체 칩을 제외한 나머지 반도체 칩들의 모든 일측 칩 패드 및 재배선 패드가 노출되도록 오프셋 방향을 번갈아 바꾸면서 적층될 수 있다.
반도체 패키지가 하나의 칩 스택만 포함하는 경우 또는 셋 이상의 칩 스택을 포함하는 경우는, 전술한 실시예들의 설명으로부터 용이하게 도출될 수 있으므로 그 상세한 설명을 생략하기로 한다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
200: 캐리어 기판 300: 제1 칩 스택
400: 제2 칩 스택 500: 몰딩층
600; 재배선층 700: 외부 접속 단자

Claims (36)

  1. 수직 방향으로 적층되는 복수의 제1 반도체 칩들을 포함하는 제1 칩 스택; 및
    상기 복수의 제1 반도체 칩들 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터들을 포함하고,
    상기 복수의 제1 반도체 칩들 각각은, 제1 방향으로 마주보는 제1측면 및 제3측면, 및 상기 제1 방향과 교차하는 제2 방향으로 마주 보는 제2측면 및 제4측면에 의해 정의되는 활성면, 상기 활성면 상에 상기 제1측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제3측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제4측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고,
    상기 복수의 제1 반도체 칩들은, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향으로 오프셋 적층되고,
    상기 제1 수직 인터커넥터들 중 하나는 상기 일측 제1 칩 패드와 접속하는 일단을 갖고, 및 상기 제1 수직 인터커넥터들 중 다른 하나는 상기 제1 재배선 패드와 접속하는 일단을 갖는
    반도체 패키지.
  2. 제1 항에 있어서,
    상기 복수의 제1 반도체 칩들 상에 적층된 최상부의 제1 반도체 칩을 더 포함하고,
    상기 최상부의 제1 반도체 칩은 상기 복수의 제1 반도체 칩들에서 상기 제1 재배선 패드들이 생략된 구조를 갖는
    반도체 패키지.
  3. 제2 항에 있어서,
    상기 최상부의 제1 반도체 칩과 전기적으로 연결되는 상기 제1 수직 인터커넥터들 중 하나는 상기 최상부의 제1 반도체 칩의 상기 일측 제1 칩 패드와 접속하는 일단을 갖고, 및
    상기 최상부의 제1 반도체 칩과 전기적으로 연결되는 상기 제1 수직 인터커넥터들 중 다른 하나는 상기 타측 제1 칩 패드와 접속하는 일단을 갖는,
    반도체 패키지.
  4. 제2 항에 있어서,
    상기 최상부의 제1 반도체 칩과 전기적으로 연결되는 상기 제1 수직 인터커넥터는 도전성의 범프를 포함하고,
    상기 제1 반도체 칩들과 전기적으로 연결되는 상기 제1 수직 인터커넥터들은 각각 본딩 와이어를 포함하는
    반도체 패키지.
  5. 제2 항에 있어서,
    상기 복수의 제1 반도체 칩들 및 상기 최상부의 제1 반도체 칩은, 서로 동일한 메모리 칩을 포함하는
    반도체 패키지.
  6. 제1 항에 있어서,
    상기 타측 제1 칩 패드의 개수는 상기 일측 제1 칩 패드의 개수보다 작은
    반도체 패키지.
  7. 제1 항에 있어서,
    상기 제1 재배선 패드는, 상기 일측 제1 칩 패드보다 상기 타측 제1 칩 패드와 더 가깝도록 배치되는
    반도체 패키지.
  8. 수직 방향으로 적층되는 복수의 제1 반도체 칩들을 포함하는 제1 칩 스택; 및
    상기 복수의 제1 반도체 칩들 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제1 수직 인터커넥터들;
    상기 제1 칩 스택 상에 배치되고, 상기 수직 방향으로 적층되는 복수의 제2 반도체 칩들을 포함하는 제2 칩 스택;
    상기 복수의 제2 반도체 칩들 각각과 전기적으로 연결되고 상기 수직 방향으로 연장하는 제2 수직 인터커넥터들을 포함하고,
    상기 복수의 제1 반도체 칩들 각각은, 제1 방향으로 마주보는 제1측면 및 제3측면, 상기 제1 방향과 교차하는 제2 방향으로 마주보는 제2측면 및 제4 측면에 의해 정의되는 활성면, 상기 활성면 상에 상기 제1측면과 인접한 가장자리에 배치되는 일측 제1 칩 패드, 상기 활성면의 상기 제3측면과 인접한 가장자리에 배치되는 타측 제1 칩 패드, 및 상기 타측 제1 칩 패드와 전기적으로 연결되고 상기 활성면의 상기 제4측면과 인접한 가장자리에 배치되는 제1 재배선 패드를 포함하고,
    상기 복수의 제1 반도체 칩들은, 상기 일측 제1 칩 패드 및 상기 제1 재배선 패드가 노출되도록, 상기 제1 및 제2 방향과 교차하는 제3 방향으로 오프셋 적층되고,
    상기 제1 수직 인터커넥터들 중 하나는, 상기 일측 제1 칩 패드와 접속하는 일단을 갖고, 및 상기 제1 수직 인터커넥터들 중 다른 하나는 상기 제1 재배선 패드와 접속하는 일단을 갖고,
    상기 복수의 제2 반도체 칩들은, 상기 제1 반도체 칩이 상기 수직 방향과 평행한 일축을 중심으로 180도 회전된 상태와 동일하고, 상기 일측 제1 칩 패드, 상기 타측 제1 칩 패드 및 상기 제1 재배선 패드의 위치와 각각 반대의 위치를 갖는 일측 제2 칩 패드, 타측 제2 칩 패드 및 제2 재배선 패드를 포함하고,
    상기 복수의 제2 반도체 칩들의 상기 일측 제2 칩 패드들 및 상기 제2 재배선 패드들이 노출되도록, 상기 복수의 제1 반도체 칩들의 오프셋 적층 방향과 반대 방향으로 오프셋 적층되고,
    상기 제2 반도체 칩들과 전기적으로 연결되는 상기 제2 수직 인터커넥터들 중 하나는 상기 일측 제2 칩 패드와 접속하는 일단을 갖고, 및 상기 제2 수직 인터커넥터들 중 다른 하나는 상기 제2 재배선 패드와 접속하는 일단을 갖는
    반도체 패키지.
  9. 제8 항에 있어서,
    상기 복수의 제2 반도체 칩들 상에 적층된 최상부의 제2 반도체 칩을 더 포함하고,
    상기 최상부의 제2 반도체 칩은 상기 복수의 제2 반도체 칩들에서 상기 제2 재배선 패드들이 생략된 구조를 갖는
    반도체 패키지.
  10. 제9 항에 있어서,
    상기 최상부의 제2 반도체 칩과 전기적으로 연결되는 상기 제2 수직 인터커넥터들 중 하나는 상기 최상부의 제2 반도체 칩의 상기 일측 제2 칩 패드와 접속하는 일단을 갖고, 및
    상기 최상부의 제2 반도체 칩과 전기적으로 연결되는 상기 제2 수직 인터커넥터들 중 다른 하나는 상기 타측 제2 칩 패드와 접속하는 일단을 갖는
    반도체 패키지.
  11. 제9 항에 있어서,
    상기 최상부의 제2 반도체 칩과 전기적으로 연결되는 상기 제2 수직 인터커넥터는 도전성의 범프를 포함하고,
    상기 제1 및 제2 반도체 칩들과 전기적으로 연결되는 상기 제1 및 제2 수직 인터커넥터들은 각각 본딩 와이어를 포함하는
    반도체 패키지.
  12. 제9 항에 있어서,
    상기 복수의 제1 및 제2 반도체 칩들, 및 상기 최상부의 제2 반도체 칩은, 서로 동일한 메모리 칩을 포함하는
    반도체 패키지.
  13. 제8 항에 있어서,
    상기 타측 제1 칩 패드의 개수는 상기 일측 제1 칩 패드의 개수보다 작고,
    상기 타측 제2 칩 패드의 개수는 상기 일측 제2 칩 패드의 개수보다 작은
    반도체 패키지.
  14. 제8 항에 있어서,
    상기 제1 재배선 패드는, 상기 일측 제1 칩 패드보다 상기 타측 제1 칩 패드와 더 가깝도록 배치되고,
    상기 제2 재배선 패드는, 상기 일측 제2 칩 패드보다 상기 타측 제2 칩 패드와 더 가깝도록 배치되는
    반도체 패키지.
  15. 제8 항에 있어서,
    상기 제2 칩 스택은, 상기 제1 반도체 칩들의 상기 일측 제1 칩 패드들 및 상기 제1 재배선 패드들을 노출시키도록 배치되는
    반도체 패키지.
  16. 제8 항에 있어서,
    상기 제1 및 제2 칩 스택, 및 상기 제1 및 제2 수직 인터커넥터들을 덮으면서, 상기 제1 및 제2 수직 인터커넥터들의 타단들을 노출시키는 몰딩층을 더 포함하는
    반도체 패키지.
  17. 제16 항에 있어서,
    상기 몰딩층 상에 배치되고, 상기 제1 및 제2 수직 인터커넥터들의 타단들과 각각 접속하는 제1 및 제2 재배선 도전층들을 포함하는 재배선층을 더 포함하는
    반도체 패키지.
  18. 제17 항에 있어서,
    상기 재배선층 상에 형성되고, 상기 제1 및 제2 재배선 도전층들과 각각 접속하는 제1 및 제2 외부 접속 단자를 더 포함하는
    반도체 패키지.
  19. 제18 항에 있어서,
    상기 제1 칩 스택, 상기 제1 수직 인터커넥터, 상기 제1 재배선 도전층 및 상기 제1 외부 접속 단자를 경유하는 전기적 경로는, 상기 제2 칩 스택, 상기 제2 수직 인터커넥터, 상기 제2 재배선 도전층 및 상기 제2 외부 접속 단자를 경유하는 전기적 경로와 분리되는
    반도체 패키지.
  20. 제8 항에 있어서,
    상기 제1 칩 스택의 저면으로부터 상기 제1 및 제2 수직 인터커넥터 각각의 상기 일단과 반대편에 위치하는 타단까지의 거리는, 상기 제1 칩 스택의 저면으로부터 상기 제2 칩 스택의 상면까지의 거리보다 큰
    반도체 패키지.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020190110687A 2019-09-06 2019-09-06 적층 반도체 칩을 포함하는 반도체 패키지 Active KR102774713B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190110687A KR102774713B1 (ko) 2019-09-06 2019-09-06 적층 반도체 칩을 포함하는 반도체 패키지
US16/867,348 US11222872B2 (en) 2019-09-06 2020-05-05 Semiconductor package including stacked semiconductor chips
CN202010483377.2A CN112466835B (zh) 2019-09-06 2020-06-01 半导体封装及其制造方法
TW109118437A TWI865538B (zh) 2019-09-06 2020-06-02 半導體封裝件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190110687A KR102774713B1 (ko) 2019-09-06 2019-09-06 적층 반도체 칩을 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20210029447A KR20210029447A (ko) 2021-03-16
KR102774713B1 true KR102774713B1 (ko) 2025-03-04

Family

ID=74833655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190110687A Active KR102774713B1 (ko) 2019-09-06 2019-09-06 적층 반도체 칩을 포함하는 반도체 패키지

Country Status (4)

Country Link
US (1) US11222872B2 (ko)
KR (1) KR102774713B1 (ko)
CN (1) CN112466835B (ko)
TW (1) TWI865538B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7455951B2 (ja) * 2019-11-29 2024-03-26 長江存儲科技有限責任公司 チップパッケージ構造、およびチップパッケージ構造の製造方法
US11527508B2 (en) * 2020-03-03 2022-12-13 Micron Technology, Inc. Apparatuses and methods for coupling a plurality of semiconductor devices
JP2022180202A (ja) * 2021-05-24 2022-12-06 キオクシア株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036067A1 (en) * 2006-08-07 2008-02-14 Chipmos Technologies Inc. Package structure with leadframe on offset chip-stacked structure
KR101660430B1 (ko) 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US20170098622A1 (en) * 2015-10-06 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor package including the same, and method of fabricating the same
US20180005990A1 (en) * 2016-06-29 2018-01-04 Intel Corporation Multichip packaging for dice of different sizes
US20190229093A1 (en) * 2016-10-01 2019-07-25 Intel Corporation Electronic device package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6122290B2 (ja) * 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
KR101924388B1 (ko) * 2011-12-30 2018-12-04 삼성전자주식회사 재배선 구조를 갖는 반도체 패키지
TW201517216A (zh) * 2013-10-24 2015-05-01 Innovative Turnkey Solution Corp 具有多個封裝元件堆疊的模組
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
KR102508551B1 (ko) 2015-12-11 2023-03-13 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
KR102579877B1 (ko) * 2016-11-22 2023-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI613772B (zh) 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
KR102358343B1 (ko) * 2017-08-09 2022-02-07 삼성전자주식회사 반도체 패키지
KR102475818B1 (ko) * 2018-01-18 2022-12-08 에스케이하이닉스 주식회사 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
KR102542628B1 (ko) * 2018-02-05 2023-06-14 삼성전자주식회사 반도체 패키지
KR102652872B1 (ko) * 2018-09-04 2024-04-02 삼성전자주식회사 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036067A1 (en) * 2006-08-07 2008-02-14 Chipmos Technologies Inc. Package structure with leadframe on offset chip-stacked structure
KR101660430B1 (ko) 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US20170098622A1 (en) * 2015-10-06 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor package including the same, and method of fabricating the same
US20180005990A1 (en) * 2016-06-29 2018-01-04 Intel Corporation Multichip packaging for dice of different sizes
US20190229093A1 (en) * 2016-10-01 2019-07-25 Intel Corporation Electronic device package

Also Published As

Publication number Publication date
CN112466835A (zh) 2021-03-09
US20210074679A1 (en) 2021-03-11
KR20210029447A (ko) 2021-03-16
TW202111885A (zh) 2021-03-16
US11222872B2 (en) 2022-01-11
CN112466835B (zh) 2024-01-26
TWI865538B (zh) 2024-12-11

Similar Documents

Publication Publication Date Title
CN102214641B (zh) 具堆栈功能的晶圆级半导体封装件
KR102710260B1 (ko) 적층 반도체 칩을 포함하는 반도체 패키지
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
KR20180130043A (ko) 칩 스택들을 가지는 반도체 패키지
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
JP6557701B2 (ja) 半導体装置パッケージ及びその製造方法
US7880309B2 (en) Arrangement of stacked integrated circuit dice having a direct electrical connection
US20090127682A1 (en) Chip package structure and method of fabricating the same
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
KR102562315B1 (ko) 반도체 패키지
US20120139125A1 (en) Multi-chip package and method of manufacturing thereof
KR102774713B1 (ko) 적층 반도체 칩을 포함하는 반도체 패키지
KR20140140256A (ko) 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US20210280563A1 (en) Semiconductor device, fabrication method thereof, package and fabrication method thereof
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
US12125826B2 (en) Wafer-level stacked die structures and associated systems and methods
US20050156322A1 (en) Thin semiconductor package including stacked dies
US20050023674A1 (en) Multi-chip module having bonding wires and method of fabricating the same
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
CN107895717B (zh) 电子封装件及其制法
US10777529B2 (en) Semiconductor device and method for manufacturing same
CN111370397A (zh) 半导体封装装置及其制造方法
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190906

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220721

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190906

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240108

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240813

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250212

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration