[go: up one dir, main page]

KR102774331B1 - 표시장치 및 이의 제조방법 - Google Patents

표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR102774331B1
KR102774331B1 KR1020200044288A KR20200044288A KR102774331B1 KR 102774331 B1 KR102774331 B1 KR 102774331B1 KR 1020200044288 A KR1020200044288 A KR 1020200044288A KR 20200044288 A KR20200044288 A KR 20200044288A KR 102774331 B1 KR102774331 B1 KR 102774331B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
metal
display device
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200044288A
Other languages
English (en)
Other versions
KR20210126839A (ko
Inventor
백경민
신현억
이주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200044288A priority Critical patent/KR102774331B1/ko
Priority to US17/105,360 priority patent/US11460744B2/en
Priority to CN202110383406.2A priority patent/CN113514992A/zh
Publication of KR20210126839A publication Critical patent/KR20210126839A/ko
Application granted granted Critical
Publication of KR102774331B1 publication Critical patent/KR102774331B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502—Antiglare, refractive index matching layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 베이스층, 상기 베이스층 상에 배치되고 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 표시 소자를 포함하는 화소, 및 상기 화소에 연결된 복수의 신호라인들을 포함하고, 상기 복수의 신호라인들 중 적어도 어느 하나는, 금속층, 및 상기 금속층 상에 배치되고, 몰리브덴 및 탄탈럼을 포함하고, 상기 금속층의 광 반사율보다 낮은 광 반사율을 가지는 캡핑층을 포함하고, 상기 캡핑층은 상기 금속층의 측벽보다 돌출된 팁을 포함하고, 상기 팁은 평면상에서, 상기 금속층의 상기 측벽이 상기 베이스층과 접하는 대면 지점 이상으로 돌출되어, 표시장치의 외광반사 특성이 개선되고 표시품질이 향상될 수 있다.

Description

표시장치 및 이의 제조방법{DISPLAY APPARATUS AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시장치 및 이의 제조방법에 관한 것이다. 보다 상세하게는, 저반사 특성이 유지된 표시장치 및 이의 제조방법에 관한 것이다.
표시 장치는 영상을 표시하거나 외부 신호를 감지하기 위한 신호 라인들 및 신호 라인들에 연결된 전자 소자들을 포함한다. 신호 라인들과 전자 소자들은 도전층으로 구성될 수 있다. 도전층은 대체로 반사율이 큰 금속을 포함하므로, 외광에 의해 반사되어 외부에서 시인되는 문제가 발생될 수 있다. 신호 라인들이나 전자 소자가 외부광 반사로 인해 외부에서 시인되는 경우, 표시 장치가 표시하는 영상의 시인성에 영향을 미칠 수 있다.
본 발명은 저반사 특징이 유지되는 표시장치 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 베이스층, 상기 베이스층 상에 배치되고 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 표시 소자를 포함하는 화소, 및 상기 화소에 연결된 복수의 신호라인들을 포함한다. 상기 복수의 신호라인들 중 적어도 어느 하나는 금속층, 및 상기 금속층 상에 배치되고, 몰리브덴 및 탄탈럼을 포함하고, 상기 금속층의 광 반사율보다 낮은 광 반사율을 가지는 캡핑층을 포함한다. 상기 캡핑층은 상기 금속층의 측벽보다 돌출된 팁을 포함하고, 상기 팁은 평면상에서, 상기 금속층의 상기 측벽이 상기 베이스층과 접하는 대면 지점 이상으로 돌출된다.
상기 팁이 상기 금속층의 상기 측벽보다 돌출된 길이를 d로 정의할 때, 상기 d는 하기 식 1을 만족할 수 있다.
[식 1]
d ≥ h/(tan(90˚-θα)) + h/(tan(θβ))
상기 식 1에서, h는 상기 금속층의 두께이고, θα는 상기 표시장치의 최외곽부 시야각이고, θβ는 상기 금속층의 테이퍼각(Taper angle)이다.
상기 캡핑층에서 상기 몰리브덴과 상기 탄탈럼의 함량비는 80:20 내지 97:3일 수 있다.
상기 d는 4000 Å 이상 6000 Å 이하일 수 있다.
상기 h는 5000 Å 이상 10000 Å 이하일 수 있다.
상기 캡핑층은 400nm 이상 800nm 이하의 파장 영역에서 평균 반사율이 20% 이하 이고, 상기 캡핑층의 두께는 500Å 이상 1500Å 이하일 수 있다.
상기 캡핑층은 산화몰리브덴(MoO2) 및 산화탄탈럼(TaO)을 포함할 수 있다.
상기 금속층은 제1 금속을 포함하는 제1 금속층, 및 상기 제1 금속과 상이한 제2 금속을 포함하는 제2 금속층이 순차적으로 적층될 수 있다.
상기 제1 금속층은 니오브(Nb), 바나듐(V), 탄탈럼(Ta), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 레늄(Re) 또는 텅스텐(W) 등의 내화 금속을 포함하고, 상기 제2 금속층은 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다.
상기 금속층은 금속을 포함하는 금속층 본체, 및 상기 금속층 본체부의 측면에 배치되고, 상기 금속층의 상기 측벽을 정의하는 금속 산화막을 포함할 수 있다.
상기 금속 산화막은 티타늄 산화물 및 구리 산화물을 포함할 수 있다.
상기 금속 산화막은 상기 제1 금속의 산화물을 포함하고, 상기 제1 금속층의 측면에 배치되는 제1 금속 산화막, 및 상기 제2 금속의 산화물을 포함하고, 상기 제2 금속층의 측면에 배치되는 제2 금속 산화막을 포함할 수 있다.
상기 캡핑층은 상기 금속층에 접촉할 수 있다.
상기 복수의 신호라인들은 제1 신호라인 및, 상기 제1 신호 라인과 상이한 층 상에 배치된 제2 신호라인을 포함하고, 상기 제1 신호라인 및 상기 제2 신호라인은 절연층을 사이에 두고 서로 이격되고, 상기 박막 트랜지스터는 상기 제1 신호 라인과 동일 층 상에 배치된 제어 전극, 상기 제2 신호 라인과 동일 층 상에 배치되고 서로 이격된 입력 전극 및 출력 전극을 포함하고, 상기 표시 소자는 상기 출력 전극에 연결되고, 상기 제어 전극, 상기 입력 전극, 및 상기 출력 전극 중 적어도 어느 하나는 상기 금속층 및 상기 캡핑층을 포함할 수 있다.
상기 금속층의 상기 측벽은 상기 팁과 평면상에서 전면적으로 중첩할 수 있다.
본 발명의 일 실시예에 따른 표시장치 제조방법은 베이스층 상에 복수의 신호라인들을 포함하는 회로층을 형성하는 단계, 및 상기 회로층 상에 발광 소자층을 형성하는 단계를 포함한다. 상기 회로층을 형성하는 단계는 도전층을 제공하는 단계, 상기 도전층 상에 몰리브덴 및 탄탈럼을 포함하는 산화물층을 제공하는 단계, 상기 산화물층 상에 감광막 패턴을 형성하는 단계, 및 상기 도전층 및 상기 산화물층을 일괄 식각하여 금속층 및 캡핑층을 포함하는 상기 복수의 신호라인들을 형성하는 단계를 포함한다. 상기 도전층 및 상기 산화물층을 일괄 식각하는 단계에서 상기 캡핑층이 상기 금속층의 측벽보다 돌출된 팁을 포함하도록 형성되고, 상기 팁은 평면상에서, 상기 금속층의 상기 측벽이 상기 베이스층과 접하는 대면 지점 이상으로 돌출되도록 형성된다.
상기 도전층 및 상기 산화물층을 일괄 식각하는 단계에서, 상기 팁이 상기 금속층의 상기 측벽보다 돌출된 길이를 d로 정의할 때, 상기 d는 상기 식 1을 만족하도록 상기 팁이 형성될 수 있다.
상기 회로층을 형성하는 단계는 상기 복수의 신호라인들을 산소 조건 하에서 열처리하여 금속 산화막을 형성하는 단계를 더 포함할 수 있다.
상기 산화물층에서 상기 몰리브덴과 상기 탄탈럼의 함량비는 80:20 내지 97:3일 수 있다.
본 발명의 실시예에 따르면, 표시장치에 포함된 신호라인들에 있어서 금속층 상에 배치된 캡핑층이 소정의 길이를 가지는 팁 부분을 포함하여, 금속층의 상면에 의한 외광 반사 뿐만 아니라 경사면에 의한 외광 반사도 방지될 수 있다. 이에 따라, 표시장치의 외광반사 특성이 개선될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 1c는 본 발명의 일 실시예에 따른 표시장치의 측면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략히 도시한 블럭도이다.
도 3는 도 2에 도시된 일부 구성을 간략히 도시한 사시도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 4b는 도 3에 도시된 I-I’ 절단선을 따라 자른 단면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성의 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 표시 패널의 일부 구성의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 도시한 단면도들이다.
도 9는 실시예 및 비교예에 따른 신호라인의 단면의 현미경 이미지이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 대해 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 1c는 본 발명의 일 실시예에 따른 표시장치의 측면도이다.
도 1a를 참조하면, 전자장치(ES)는 표시장치(DS) 및 하우징(HAU)을 포함한다. 표시장치(DS)는 표시영역(DA)를 통해 이미지를 표시할 수 있다. 도 1에서는 표시영역(DA)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면에 제공된 것을 예시적으로 도시하였다. 다만, 이에 한정되지 않고 본 발명의 다른 실시예에서 표시 장치의 표시 영역은 휘어진 면에 제공될 수 있다.
표시장치(DS)의 두께 방향은 제3 방향(DR3)이 지시한다. 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다. 본 명세서 내에서 “평면 상에서 보았을 때”의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 또한, “두께 방향”은 제3 방향(DR3)을 의미할 수 있다.
도 1에서는 표시장치(DS)를 포함하는 전자장치(ES)가 평면형 텔레비전인 것을 예시적으로 도시하였다. 하지만, 표시장치(DS)는 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
하우징(HAU)은 표시장치(DS)와 결합되고, 표시장치(DS)가 수용될 소정의 내부 공간을 제공할 있다. 하우징(HU)은 복수의 측벽부들을 포함하고, 하우징(HU)의 복수의 측벽부들이 소정의 내부 공간을 제공할 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시장치(DS)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 1b 및 도 1c를 참조하면, 표시장치(DS)는 평면상에서 직사각형 형상을 가질 수 있다. 표시장치(DS)는 제1 방향(DR1)으로 연장된 장축 및 제2 방향(DR2)으로 연장된 단축을 포함하는 직사각형 형상을 가질 수 있다. 일 실시예에서, 표시장치(DS)의 장축은 제1 길이(W)를 가지고, 표시장치(DS)의 단축은 제2 길이(H)를 가질 수 있다. 제1 길이(W)는 예를 들어, 700mm 이상 2000mm 이하의 값을 가질 수 있다. 제2 길이(H)는 예를 들어, 400mm 이상 1200mm 이하의 값을 가질 수 있다.
일 실시예의 표시장치(DS)에서, 사용자(US)는 최소 이격거리(D) 이상의 거리에서 표시장치(DS)에서 제공되는 영상을 시청할 수 있다. 최소 이격거리(D)는 표시장치(DS)의 단축 길이인 제2 길이(H)의 4배 길이일 수 있다. 즉, 최소 이격거리(D)는 4H일 수 있다. 최소 이격거리(D) 만큼 이격된 일 지점에서 사용자(US)는 소정의 시야각을 가지고 표시장치(DS)를 시청할 수 있다. 표시장치(DS)의 최외곽부 시야각(θα)은 표시장치(DS)의 장축 일 끝단에 나란한 최소 이격거리(D) 지점에서, 사용자(US)와 표시장치(DS)의 양 끝단을 연결하는 가상선들 사이의 각도일 수 있다. 표시장치(DS)는 최외곽부 시야각(θα)에 따라 표시장치(DS)에 포함된 구성의 길이 및 폭 등을 조절하여, 표시장치(DS)의 외광 반사율을 감소시킬 수 있다. 이하, 최외곽부 시야각(θα)과 관련된 구성에 대해서는 후술한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략히 도시한 블럭도이다. 도 3는 도 2에 도시된 일부 구성을 간략히 도시한 사시도이다. 이하, 도 2 및 도 3를 참조하여 본 발명에 대해 설명한다.
도 2에 도시된 것과 같이, 표시장치(DS)는 신호 제어부(TC), 게이트 구동부(GD), 데이터 구동부(DD), 및 표시 패널(DP)을 포함한다.
표시 패널(DP)은 게이트 구동부(GD) 및 데이터 구동부(DD)에 전기적으로 연결되어 게이트 구동부(GD) 및 데이터 구동부(DD)로부터 제공되는 전기적 신호에 의해 구동된다. 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광표시패널(organic light emitting display panel), 양자점 발광 표시 패널(Quantum-dot light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시장치(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등이 적용될 수 있다. 본 실시예에서는 액정 표시패널을 포함하는 액정 표시장치를 예시적으로 설명한다.
표시장치(DS)는 표시 패널(DP)에 광을 제공하는 백라이트 유닛(미도시) 및 편광판을 포함하는 광학 부재를 더 포함할 수 있다. 표시 패널(DP)은 백라이트 유닛으로부터 생성된 광의 투과량을 제어하여 영상을 표시한다. 다만, 이는 예시적으로 설명한 것이고, 표시 패널(DP)이 유기발광표시패널로 제공되는 경우, 백라이트 유닛은 생략될 수도 있다.
표시패널(DP)은 복수의 신호 라인들(G1~Gm, D1~Dn) 및 신호 라인들(G1~Gm, D1~Dn)에 연결된 복수의 화소들(PX)을 포함한다. 신호 라인들(G1~Gm, D1~Dn)은 복수의 게이트 라인들(G1~Gm) 및 복수의 데이터 라인들(D1~Dn)을 포함한다.
게이트 라인들(G1~Gm)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)을 따라 배열된다. 게이트 구동부(GD)와 화소들(PX)을 연결한다. 게이트 라인들(G1~Gm)은 게이트 구동부(GD)로부터 제공되는 게이트 신호들을 화소들(PX)에 각각 제공한다.
데이터 라인들(D1~Dn)은 제2 방향(DR2)을 따라 각각 연장되며 제1 방향(DR1)을 따라 배열된다. 데이터 라인들(D1~Dn)은 데이터 구동부(DD)와 화소들(PX)을 연결한다. 데이터 라인들(D1~Dn)은 데이터 구동부(DD)로부터 제공되는 데이터 신호들을 화소들(PX)에 각각 제공한다. 데이터 라인들(D1~Dn)은 게이트 라인들(G1~Gm)과 절연 교차한다.
화소들(PX) 각각은 게이트 라인들(G1~Gm) 중 대응되는 게이트 라인 및 데이터 라인들(D1~Dn) 중 대응되는 데이터 라인에 연결될 수 있다. 화소들(PX)은 각각 박막 트랜지스터 및 이에 연결된 액정 커패시터를 포함한다. 화소들(PX)은 액정 커패시터의 전하량 제어를 통해 영상을 표시할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
신호 제어부(TC)는 게이트 구동부(GD)와 데이터 구동부(DD)에 전기적 신호를 제공하여 게이트 구동부(GD)와 데이터 구동부(DD)의 동작을 제어한다. 신호 제어부(TC)는 입력 영상신호들(RGB)을 수신하고, 입력 영상신호들(RGB)을 표시패널(DP)의 동작에 부합하도록 변환하여 영상데이터들(R'G'B')을 출력한다. 또한, 신호 제어부(TC)는 각종 제어신호(CS), 예를 들면 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블 신호 등을 수신하고, 제1 및 제2 제어신호들(CONT1, CONT2)을 출력한다.
데이터 구동부(DD)는 제1 제어신호(CONT1) 및 영상데이터들(R'G'B')을 수신한다. 데이터 구동부(DD)는 영상데이터들(R'G'B')을 데이터 전압들로 변환하여 데이터 라인들(D1~Dn)에 제공한다. 제1 제어신호(CONT1)는 데이터 구동부(DD)의 동작을 개시하는 수평 개시신호, 데이터 전압들의 극성을 반전시키는 반전신호 및 데이터 구동부(DD)로부터 데이터 전압들이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
게이트 구동부(GD)는 제2 제어신호(CONT2)에 응답하여 복수의 게이트 라인들(G1~Gm)에 게이트 신호들을 출력한다. 상기 제2 제어신호(CONT2)는 상기 게이트 구동부(GD)의 동작을 개시하는 수직 개시신호, 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 상기 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
도 3를 참조하면, 표시 패널(DP)은 제1 기판(100), 제2 기판(200), 및 액정층(300)을 포함할 수 있다. 제1 기판(100)은 복수의 화소 영역들(PA)을 포함할 수 있다. 화소들(PX)은 화소 영역들(PA)에 각각 배치될 수 있다. 본 실시예에서, 화소 영역들(PA)은 화소들(PX)이 각각 생성하는 광들이 표시되는 영역들일 수 있다. 도시되지 않았으나, 제1 기판(100)은 화소들(PX)의 일부 구성들을 포함할 수 있다.
제2 기판(200)은 제1 기판(100) 상에 배치된다. 도시되지 않았으나, 제2 기판(200)은 화소들(PX)의 일부 구성들을 포함할 수 있다.
액정층(300)은 제1 기판(100)과 제2 기판(200) 사이에 배치된다. 액정층(300)은 미 도시된 액정 분자들을 포함할 수 있다. 액정 분자들은 화소 영역들(PA)에 형성되는 전계에 의해 배향이 제어되는 물질을 포함할 수 있다. 액정층(300)은 화소들(PX)의 일부 구성일 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다. 도 4b는 도 3에 도시된 I-I’ 절단선을 따라 자른 단면도이다. 도 4a에는 제1 기판(100)의 평면도를 도시하였다. 도 4a에는 용이한 설명을 위해 도 3에 도시된 화소 영역들(PA: 도 3 참조) 중 서로 인접하는 4 개의 화소 영역들(PA1, PA2, PA3, PA4)과 대응되는 제1 기판(100)의 일부를 도시하였다. 도 4b에는 표시 패널(DP)의 단면도를 도시하였다. 이하, 도 4a 및 도 4b를 참조하여 본 발명에 대해 설명한다.
4 개의 화소 영역들(PA1, PA2, PA3, PA4)에는 4 개의 화소들(PX1, PX2, PX3, PX4)이 각각 배치될 수 있다. 4 개의 화소들(PX1, PX2, PX3, PX4) 각각은 대응되는 게이트 라인 및 데이터 라인에 연결된다. 구체적으로, 4 개의 화소들(PX1, PX2, PX3, PX4) 중 제1 화소(PX1)는 제1 게이트 라인(G1)과 제1 데이터 라인(D1)에 연결되고, 제2 화소(PX2)는 제1 게이트 라인(G1)과 제2 데이터 라인(D2)에 연결된다. 제3 화소(PX3)는 제2 게이트 라인(G2)과 제1 데이터 라인(D1)에 연결되고 제4 화소(PX4)는 제2 게이트 라인(G2)과 제2 데이터 라인(D2)에 연결된다. 본 실시예에서는 용이한 설명을 위해 4 개의 화소 영역들(PA1, PA2, PA3, PA4) 중 하나의 화소 영역(PA1, 이하 제1 화소 영역)을 기준으로 설명하기로 한다.
제1 화소 영역(PA1)은 제1 화소(PX1)가 생성하는 광이 표시되는 영역일 수 있다. 나머지 화소 영역들은 제1 화소(PX1)와 대응되는 구조를 가진 화소들이 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 나머지 화소 영역들에 배치된 화소들은 제1 화소(PX1)와 상이한 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 화소(PX1)는 제1 박막 트랜지스터(TR1) 및 제1 액정 커패시터를 포함할 수 있다. 제1 액정 커패시터는 제1 화소 전극(PE1), 공통 전극(CE), 및 액정층(300)을 포함할 수 있다.
제1 기판(100)은 제1 베이스층(BS1), 제1 게이트 라인(G1), 제2 게이트 라인(G2), 제1 데이터 라인(D1), 제2 데이터 라인(D2), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 화소 전극(PE), 제1 배향막(110), 및 복수의 절연층들(L1, L2, L3)을 포함할 수 있다. 절연층들(L1, L2, L3)은 제1 절연층(L1), 제2 절연층(L2), 및 제3 절연층(L3)을 예시적으로 도시하였다.
제1 베이스층(BS1)은 절연 물질을 포함할 수 있다. 제1 베이스층(BS1)은 광학적으로 투명할 수 있다. 이에 따라, 제1 베이스층(BS1)의 하 측에 배치되는 백라이트 유닛(미 도시)으로부터 생성된 광이 제1 베이스층(BS1)을 투과하여 액정층(300)에 용이하게 도달할 수 있다. 예를 들어, 제1 베이스층(BS1)은 유리 기판, 또는 플라스틱 기판을 포함할 수 있다.
제1 게이트 라인(G1)과 제2 게이트 라인(G2)은 제1 베이스층(BS1)과 제1 절연층(L1) 사이에 배치된다. 제1 게이트 라인(G1)의 일부는 제2 방향(DR2)과 나란한 방향으로 돌출되어 제1 제어 전극(CE1)이 될 수 있다. 제1 박막 트랜지스터(TR1)는 제1 게이트 라인(G1)과 연결되어 제1 게이트 라인(G1)으로부터 제공되는 게이트 신호를 수신한다.
제1 절연층(10)은 제1 게이트 라인(G1) 및 제1 제어 전극(CE1)을 커버한다. 제1 절연층(10)은 유기물 및/또는 무기물을 포함할 수 있다.
제1 반도체 패턴(SP1)은 제1 절연층(10) 상에 배치될 수 있다. 제1 반도체 패턴(SP1)은 제1 절연층(10)을 사이에 두고 제1 제어 전극(CE1)으로부터 단면상에서 이격되어 배치될 수 있다.
제1 반도체 패턴(SP1)은 반도체 물질을 포함할 수 있다. 예를 들어, 반도체 물질은 비정질 실리콘, 다결정 실리콘, 단결정 실리콘, 산화물 반도체, 및 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다.
제2 절연층(20)은 제1 입력 전극(IE1)과 제1 출력 전극(OE1)을 커버한다. 제2 절연층(20)은 유기물 및/또는 무기물을 포함할 수 있다. 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 절연층(10)과 제2 절연층(20) 사이에 배치될 수 있다.
제1 입력 전극(IE1)은 제1 데이터 라인(D1)의 일부가 제1 방향(DR1)과 나란한 방향으로 돌출되어 정의될 수 있다. 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 데이터 라인(D1)과 동일한 층 상에 배치될 수 있다.
제1 입력 전극(IE1)은 평면상에서 제1 출력 전극(OE1)의 일 단을 감싸는 형상을 가질 수 있다. 제1 출력 전극(OE1)의 타 단은 일 단으로부터 연장되어 제1 화소 전극(PE1)이 접속되는 컨택홀과 중첩한다. 제1 입력 전극(IE1)과 제1 출력 전극(OE1) 각각은 제1 반도체 패턴(SP1)과 동일한 층 상에 배치되어 제1 반도체 패턴(SP1)에 직접 접촉할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제1 입력 전극(IE1) 및 제1 출력 전극(OE1)은 제1 반도체 패턴(SP1)과 다른 층 상에 배치되어 별도의 컨택홀 등을 통해 제1 반도체 패턴(SP1)에 접속될 수 있다. 본 발명의 일 실시예에 따른 제1 박막 트랜지스터(TR1)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명에 있어서, 게이트 라인들(G1, G2) 및 데이터 라인들(D1, D2) 중 적어도 어느 하나는 서로 적층된 복수의 층들을 포함할 수 있다. 본 실시예에서, 게이트 라인들(G1, G2)은 2개의 층들이 적층되고, 2개의 층 상에 돌출된 팁을 포함하는 1개 층이 더 적층된 구조로 도시되었다. 게이트 라인들(G1, G2) 각각은 단면상에서 제1 베이스층(BS1)에 대해 경사진 측면을 포함할 수 있다.
본 실시예에서, 데이터 라인들(D1, D2)은 2개의 층들이 적층되고, 2개의 층 상에 돌출된 팁을 포함하는 1개 층이 더 적층된 구조로 도시되었다. 데이터 라인들(D1, D2) 각각은 단면상에서 제1 베이스층(BS1)에 대해 경사진 측면을 포함할 수 있다. 데이터 라인들(D1, D2)은 게이트 라인들(G1, G2)과 대응되는 구조로 도시되었다.
본 실시예에서, 제1 제어 전극(CE1)은 제1 게이트 라인(G1)으로부터 분기되어 제1 게이트 라인(G1)과 동일한 층 구조를 가질 수 있다. 제1 입력 전극(IE1)은 제1 데이터 라인(D1)으로부터 분기되어 제1 데이터 라인(D1)과 동일한 층 구조를 가질 수 있다.
한편, 이는 예시적으로 도시된 것이고, 데이터 라인들(D1, D2)은 게이트 라인들(G1, G2)과 다른 층 구조를 가질 수 있다. 예를 들어, 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2) 중 어느 하나는 선택적으로 다층 구조를 갖고, 나머지 다른 하나는 단층 구조를 가질 수도 있다. 또는, 예를 들어, 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2) 중 어느 하나는 n(단, n은 자연수) 개의 층 구조를 갖고, 나머지 다른 하나는 m(단, m은 n과 상이한 자연수)개의 구조를 가질 수도 있다. 본 발명에 따르면, 게이트 라인들(G1, G2)과 데이터 라인들(D1, D2) 중 적어도 어느 하나의 층 구조를 제어함으로써, 표시 패널(DP)의 외광 반사율이 용이하게 감소될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
제1 화소 전극(PE1)은 제2 절연층(20) 상에 배치된다. 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 제2 데이터 라인(D2)을 사이에 두고 제2 방향(DR2)에서 서로 이격되어 배치될 수 있다. 제3 화소 전극(PE3) 및 제4 화소 전극(PE4)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2) 각각에 대하여 제1 게이트 라인(G1)을 사이에 두고 서로 이격되어 배치될 수 있다.
제1 화소 전극(PE1)은 제2 절연층(20)을 관통하여 제1 박막 트랜지스터(TR1)에 접속된다. 제1 화소 전극(PE1)은 제1 박막 트랜지스터(TR1)로부터 출력된 전압을 수신할 수 있다.
제1 화소 전극(PE1)은 제1 수직부(VP1), 제1 수평부(HP1), 및 복수의 가지부들(B1~B4)을 포함할 수 있다. 제1 수직부(VP1), 제1 수평부(HP1), 및 가지부들(B1~B4)은 서로 연결되어 일체의 형상을 가진 제1 화소 전극(PE1)을 형성한다.
제1 수직부(VP1)는 제2 방향(DR2)을 따라 연장된다. 제1 수직부(VP1)는 제1 데이터 라인(D1) 및 제2 데이터 라인(D2)과 평행한 방향을 따라 연장될 수 있다.
제1 수평부(HP1)는 제1 수직부(VP1)와 연결된다. 제1 수평부(HP1)는 제1 방향(DR1)을 따라 연장된다. 제1 수평부(HP1)는 제1 수직부(VP1)와 교차하며 연결될 수 있다. 본 실시예에서, 제1 수직부(VP1)와 제1 수평부(HP1)는 서로의 중점에서 교차된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 수평부(HP1)는 제1 수직부(VP1)의 중점으로부터 어느 일 단을 향해 치우쳐 배치되거나, 제1 수직부(VP1)는 제1 수평부(HP1)의 중점으로부터 어느 일 단을 향해 치우쳐 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
가지부들(B1~B4)은 제1 수평부(HP1) 또는 제1 수직부(VP1)에 연결된다. 가지부들(B1~B4) 각각은 제1 방향(DR1)과 제2 방향(DR2)에 교차하는 방향으로 연장될 수 있다.
가지부들(B1~B4)은 제1 수평부(HP1) 및 제1 수직부(VP1)로부터 방사형으로 연장될 수 있다. 가지부들(B1~B4)은 제1 수평부(HP1) 또는 제1 수직부(VP1)로부터 연장되는 방향에 따라 복수의 가지부들로 구분될 수 있다.
예를 들어, 가지부들(B1~B4)은 제1 내지 제4 가지부들(B1~B4)로 구분될 수 있다. 제1 내지 제4 가지부들(B1~B4) 사이에는 슬릿들(SC)이 형성될 수 있다. 슬릿들(SC)은 제1 내지 제4 가지부들(B1~B4) 사이의 간격들과 대응될 수 있다.
제1 화소 전극(PE1)은 가지부들(B1~B4)을 포함함으로써, 단일의 화소 영역 내에서 복수의 계조들을 표현할 수 있다. 구체적으로, 제1 가지부들(B1)이 배치된 영역, 제2 가지부들(B2)이 배치된 영역, 제3 가지부들(B3)이 배치된 영역, 및 제4 가지부들(B4)이 배치된 영역은 각각 서로 구별되는 복수의 도메인들로 정의될 수 있다.
액정층(300)의 액정 분자들의 배향은 제1 가지부들(B1~B4) 및 제2 가지부들(B5~B8)의 연장 방향에 따라 달라질 수 있다. 따라서, 표시 패널(DP)은 단일의 화소 영역 내에서 각 도메인들마다 다양한 계조들을 표현하여 향상된 색 재현성을 가진 영상을 표시할 수 있고, 고 해상도의 표시 장치를 구현할 수 있다.
다시 도 4b를 참조하면, 제2 기판(200)은 제2 베이스층(BS2) 및 공통 전극(CE)을 포함한다. 제2 베이스층(BS2)은 광학적으로 투명한 절연 기판일 수 있다.
공통 전극(CE)은 제1 화소 전극(PE1)과 전계를 형성한다. 공통 전극(CE)은 화소 전극들(PE1, PE2, PE3, PE4) 각각에 중첩한다. 화소 전극들(PE1, PE2, PE3, PE4) 각각은 공통 전극(CE) 및 액정층(300)과 함께 액정 커패시터를 형성한다.
한편, 도시되지 않았으나, 표시 패널(DP)은 복수의 배향막들을 더 포함할 수 있다. 배향막들은 액정층(300)과 제2 절연층(20) 사이 및 액정층(300)과 공통 전극(CE) 사이에 각각 배치될 수 있다. 배향막들 각각은 액정 분자(LC)의 초기 배향을 제어할 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성의 단면도들이다. 도 6은 본 발명의 다른 실시예에 따른 표시 패널의 일부 구성의 단면도이다. 도 5a, 도 5b 및 도 6에서는 도 4b에 도시된 제1 게이트 라인(G1, G1')의 단면도들을 도시하였다. 이하, 도 5a, 도 5b, 및 도 6을 참조하여 본 발명의 일 실시예에 따른 제1 게이트 라인에 대해 설명한다. 한편, 도 1 내지 도 4b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 5a 및 도 5b를 참조하면, 본 발명의 일 실시예에 따른 제1 게이트 라인(G1)은 금속층(ML) 및 금속층(ML) 상에 배치된 캡핑층(CPL)을 포함한다. 금속층(ML) 및 캡핑층(CPL)은 베이스층(BS) 상에서, 베이스층(BS)의 두께 방향을 따라 순차적으로 적층될 수 있다.
금속층(ML)은 단일층 또는 복수의 층을 포함할 수 있다. 도 5a 내지 도 5c에서는 금속층(ML)이 제1 금속층(ML1) 및 제2 금속층(ML2) 2개의 층을 포함하는 것을 예시적으로 도시하였으나, 이에 한정되지 않고 금속층(ML)은 단일층으로 형성될 수도 있고, 3개 이상의 금속층이 적층되어 형성될 수도 있다.
금속층(ML)은 제1 금속을 포함하는 제1 금속층(ML1) 및 제2 금속을 포함하는 제2 금속층(ML2)을 포함할 수 있다. 제1 금속 및 제2 금속은 서로 상이할 수 있다. 일 실시예에서, 제1 금속층(ML1)은 베이스층(BS)에 대한 접합력(adhesion)이 우수한 금속 재료를 포함할 수 있으며, 가공성이 우수한 내화 금속(refractory metal)을 포함할 수 있다. 본 명세서에서, '내화 금속'은 용융점이 1500℃보다 높은 금속 또는 합금을 의미하고, 내화 금속의 예로는 니오브(Nb), 바나듐(V), 탄탈럼(Ta), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 레늄(Re) 또는 텅스텐(W) 등을 들 수 있다. 일 실시예에서, 제1 금속은 티타늄(Ti)일 수 있다. 제2 금속층(ML2)은 비저항이 낮아 전기 전도도가 우수한 금속 재료를 포함할 수 있다. 제2 금속층(ML2)의 전기 전도도는 제1 금속층(ML1)의 전기 전도도보다 클수 있다. 예를 들어, 제2 금속층(ML2)은 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다. 일 실시예에서, 제2 금속은 구리(Cu)일 수 있다.
일 실시예에서, 금속층(ML)은 제1 금속층(ML1) 및 제2 금속층(ML2)으로 구성되고, 금속층(ML)의 총 두께(h)는 제1 금속층(ML1) 및 제2 금속층(ML2) 각각의 두께의 합일 수 있다. 금속층(ML)의 두께(h)는 약 5000 Å 이상 약 10000 Å 이하 일 수 있다. 제2 금속층(ML2)의 두께는 제1 금속층(ML1)의 두께보다 클 수 있다. 예를 들어, 제1 금속층(ML1)의 두께는 약 50 Å 내지 500 Å 이고, 제2 금속층(ML2)의 두께는 약 4500 Å 내지 9500 Å 일 수 있다. 금속층(ML)의 두께가 상기 범위를 만족함에 따라, 금속층(ML)을 포함하는 제1 게이트 라인(G1)의 전기적 특성이 확보될 수 있다.
금속층(ML)은 베이스층(BS)의 상면에 대하여 소정의 각도(θβ, 이하 테이퍼각(Taper angle))를 따라 기울어진 측벽(SML)을 포함할 수 있다. 제1 금속층(ML1)은 제1 측벽(S1)을 포함하고, 제2 금속층(ML2)은 제2 측벽(S2)을 포함할 수 있다. 제1 측벽(S1) 및 제2 측벽(S2)은 테이퍼각(θβ)을 따라 경사진 가상선을 따라 정렬될 수 있다. 즉, 제1 측벽(S1) 및 제2 측벽(S2)은 나란하게 정렬되어, 금속층(ML)의 측벽(SML)을 구성할 수 있다. 다만, 이에 한정되지 않고, 제1 측벽(S1) 및 제2 측벽(S2)의 경사는 서로 다를 수 있다. 금속층(ML)의 측벽(SML)에 있어서, 제1 금속층(ML1)에 포함된 금속과 제2 금속층(ML2)에 포함된 금속의 식각 속도 차이에 의해, 제1 측벽(S1) 및 제2 측벽(S2)은 상이한 경사로 기울어질 수 있다.
캡핑층(CPL)은 몰리브덴 및 탄탈럼을 포함한다. 캡핑층(CPL)은 산화몰리브덴(MoO2) 및 산화탄탈럼(TaO)을 포함할 수 있다. 캡핑층(CPL)은 MoxTayOz 로 표시되는 물질을 포함할 수 있다. 캡핑층(CPL)에서, 몰리브덴과 탄탈럼의 함량비는 80:20 내지 97:3 일 수 있다. 캡핑층(CPL)에서, 전체 금속 대비 탄탈럼 함량은 3 at% 이상 20 at% 이하 일 수 있다. 캡핑층(CPL)에 포함된 탄탈럼이 상기 함량 범위를 만족함에 따라, 캡핑층(CPL)은 광 반사율을 효과적으로 저감시킬 수 있는 두께 및 팁(TP) 길이를 가질 수 있다.
캡핑층(CPL)은 금속층(ML)보다 낮은 광 반사율을 가질 수 있다. 일 실시예에서, 캡핑층(CPL)은 400nm 이상 800nm 이하의 파장 영역에서 평균 반사율이 약 20% 이하일 수 있다.
캡핑층(CPL)은 약 500Å 이상 약 1500Å 이하의 두께를 가질 수 있다. 예를 들어, 캡핑층(CPL)은 900 Å 이상 1100 Å 이하의 두께를 가질 수 있다. 캡핑층(CPL)의 두께가 상기 범위를 만족함에 따라, 제1 게이트 라인(G1)의 광 반사율을 효과적으로 저감시킬 수 있다.
캡핑층(CPL)은 금속층(ML)에 접촉할 수 있다. 즉, 캡핑층(CPL)과 금속층(ML) 사이에 다른 구성이 배치되지 않을 수 있다. 캡핑층(CPL)은 제1 게이트 라인(G1)의 최상층에 위치할 수 있다. 낮은 광 반사율을 가지는 캡핑층(CPL)이 제1 게이트 라인(G1)의 최상층에 위치함에 따라, 제1 게이트 라인(G1)의 외광 반사율을 효과적으로 저감시킬 수 있다.
캡핑층(CPL)은 금속층(ML)의 측벽(SML)보다 돌출된 팁(TP)을 포함한다. 팁(TP)은 캡핑층(CPL)의 측벽(SCPL)이 금속층(ML)의 측벽(SML)보다 돌출되어 형성된 부분일 수 있다. 캡핑층(CPL)의 팁(TP)을 통해, 금속층(ML)의 측벽(SML)에 의해 발생하는 반사 등을 방지할 수 있고, 이를 통해 제1 게이트 라인(G1) 상측에서의 외광 반사율을 저하할 수 있다.
팁(TP)에 의해 돌출된 부분은 금속층(ML)의 말단부보다 더 돌출될 수 있다. 금속층(ML)의 측벽(SML)은 팁(TP) 부분에 의해 평면상에서 전면적으로 중첩하여, 상측에서 보았을 때 금속층(ML)의 측벽(SML)이 노출되지 않을 수 있다. 보다 구체적으로, 팁(TP)의 말단 부분이 금속층(ML)과 베이스층(BS)의 대면 지점보다 더 돌출되어, 상측에서 보았을 때 팁(TP)에 의해 금속층(ML)의 측벽(SML)이 노출되지 않고 가려지는 것일 수 있다. 금속층(ML)과 베이스층(BS)의 대면 지점은 금속층(ML) 중 하부에 위치한 제1 금속층(ML1)의 측벽(S1)이 베이스층(BS)과 접하는 지점으로 정의될 수 있다.
팁(TP)에 의해 돌출된 부분의 길이(d)는 약 4000 Å 이상 약 6000 Å 이하일 수 있다. 팁(TP)의 돌출 길이(d)가 상기 범위를 만족함에 따라, 금속층(ML)의 의해 발생하는 반사 등을 방지할 수 있고, 제1 게이트 라인(G1) 형성 이후 공정의 공정 신뢰성을 확보할 수 있다.
도 1c 및 도 5b를 함께 참조하면, 팁(TP)에 의해 돌출된 부분의 길이(d)는 하기 식 1을 만족한다.
[식 1]
d ≥ h/(tan(90˚-θα)) + h/(tan(θβ))
식 1에서, d는 팁(TP)에 의해 돌출된 부분의 길이이고, h는 금속층(ML)의 두께이다. θα는 표시장치(DS)의 최외각부 시야각이고, θβ는 금속층(ML)의 테이퍼각이다.
일 실시예에서, 팁(TP)의 돌출된 부분의 길이(d)는 상기 식 1로 표시되는 부분의 우변으로 나타나는 식보다 크거나 같을 수 있다. 상기 식 1의 우변 중 'h/(tan(90˚-θα))' 부분은, 도 5b의 a 부분의 길이를 나타낼 수 있다. 상기 식 1의 우변 중 'h/(tan(θβ)' 부분은, 도 5b의 b 부분의 길이를 나타낼 수 있다. 다시 말해서, 팁(TP)에 의해 돌출된 부분의 길이(d)는 사용자(US)가 최외곽부 시야각(θα) 지점에서 표시장치(DS)를 보았을 때 금속층(ML)의 하면 끝단이 보이는 최소 길이(a+b) 이상의 길이를 가질 수 있다.
본 발명의 일 실시예에 따른 표시장치에서는 사용자가 영상을 제공받는데에 필요한 최소 시야각 지점, 즉 최외곽부 시야각 지점에서 표시장치로부터 영상을 제공받을 때에도, 제1 게이트 라인 등의 신호라인에 포함된 금속층이 캡핑층의 팁 부분에 의해 차단되어 노출되지 않을 수 있다. 이에 따라, 반사율이 높은 금속층의 측벽 등에 의해 외광 반사가 일어나는 것을 방지하여, 표시장치의 외광 반사율을 저하할 수 있다.
도 6을 참조하면, 일 실시예에 따른 제1 게이트 라인(G1')에서, 금속층(ML')은 금속층 본체(ML-M) 및 금속층 본체(ML-M)의 측면에 배치되는 금속 산화막(OML)을 포함할 수 있다. 금속 산화막(OML)은 금속층 본체(ML-M)에 포함된 금속이 산화되어 형성된 금속 산화물막일 수 있다. 일 실시예에서, 금속층 본체(ML-M)는 제1 금속층 본체(ML1-M) 및 제2 금속층 본체(ML2-M)를 포함하고, 금속 산화막(OML)은 제1 금속층 본체(ML1-M)의 측면에 배치되는 제1 금속 산화막(OML1), 및 제2 금속층 본체(ML2-M)의 측면에 배치되는 제2 금속 산화막(OML2)을 포함할 수 있다. 일 실시예에서, 제1 금속층 본체(ML1-M)는 티타늄(Ti)을 포함하고, 제1 금속 산화막(OML1)은 티타늄 산화물을 포함할 수 있다. 일 실시예에서, 제2 금속층 본체(ML2-M)는 구리(Cu)를 포함하고, 제2 금속 산화막(OML2)은 구리 산화물을 포함할 수 있다. 금속 산화막(OML)은 단수 또는 복수의 금속을 순차적으로 증착하여 금속층을 형성한 후, 측면을 산화시켜 형성하는 것일 수 있다. 금속층(ML')이 금속 산화막(OML)을 포함할 경우, 금속층(ML')의 측벽(SML')은 금속 산화막(OML)이 정의할 수 있다. 일 실시예에 따른 제1 게이트 라인(G1')은 금속층(ML')의 측벽(SML')에 금속 산화막(OML)을 포함하고, 금속 산화막(OML)에 포함된 금속 산화물이 금속층 본체(ML-M)에 포함된 금속에 비해 외광 반사율이 낮아, 금속층 측벽(SML')에 의한 외광 반사를 보다 효과적으로 차단할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다. 도 7은 제1 기판(100: 도 4b 참조) 중 제1 화소 영역(PA11) 및 제2 화소 영역(PA21)이 배치된 일부 영역의 평면도를 도시하였다. 이하, 도 7을 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 6에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 7에 도시된 것과 같이, 제1 화소 영역(PA11)은 두 개의 데이터 라인들(D11, D12) 사이에 배치되고 하나의 게이트 라인(G1)이 가로지르는 영역일 수 있다. 제1 화소 영역(PA11)에는 두 개의 화소 전극들(PE11, PE12) 및 두 개의 박막 트랜지스터들이 배치될 수 있다.
제1 반도체 패턴(SP11)은 제1 화소 영역(PA11) 내에 배치되고 제1 게이트 라인(G11)과 중첩한다. 제1 게이트 라인(G11) 중 제1 반도체 패턴(SP11)과 중첩하는 부분은 박막 트랜지스터의 제어 전극(CE1: 도 4a 참조)과 대응될 수 있다.
제1 데이터 라인(D11)으로부터 분기된 입력 전극(IE11)은 반도체 패턴(SP11)과 중첩하도록 연장된다. 입력 전극(IE11)은 제1 출력 전극(OE11)의 일부를 감싸는 형상을 가진 제1 입력 전극(IE11a) 및 제2 출력 전극(OE12)의 일부를 감싸는 형상을 가진 제2 입력 전극(IE11b)을 포함할 수 있다.
제1 게이트 라인(G11)의 일부, 제1 반도체 패턴(SP11)의 일부, 제1 입력 전극(IE11a), 및 제1 출력 전극(OE11)은 제1 서브 화소 전극(PE11)을 제어하는 하나의 박막 트랜지스터를 구성할 수 있다. 제1 게이트 라인(G11)의 일부, 제1 반도체 패턴(SP11)의 일부, 제2 입력 전극(IE11b), 및 제2 출력 전극(OE12)은 제2 서브 화소 전극(PE12)을 제어하는 하나의 박막 트랜지스터를 구성할 수 있다.
본 발명에 따르면, 제1 화소 영역(PA11)에 배치된 두 개의 박막 트랜지스터들은 하나의 게이트 라인(G11)과 하나의 데이터 라인(D11)에 연결되고 각각 서로 구별되는 화소 전극들(PE11, PE12)의 전압을 제어할 수 있다. 마찬가지로, 제2 화소 영역(PA21)에 배치된 제3 서브 화소 전극(PE21)과 제4 서브 화소 전극(PE22)은 하나의 게이트 라인(G11)과 하나의 데이터 라인(D21)에 연결된 박막 트랜지스터들에 의해 각각 제어될 수 있다.
한편, 이는 예시적으로 도시한 것이고 본 발명의 일 실시예에 따른 화소 영역들(PA11, PA21)은 다양한 화소 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 신호 라인들(D11, D12, D21, D22, SL1, SL2)은 화소 전극들(PA11, PA12, PA21, PA22) 중 적어도 일부와 중첩할 수 있다. 예를 들어, 제1 데이터 라인(D11), 제2 데이터 라인(D12), 및 제1 도전 라인(SL1)은 제1 서브 화소 전극(PE11) 및 제2 서브 화소 전극(PE12)에 각각 중첩하여 배치될 수 있다. 또는, 예를 들어, 제3 데이터 라인(D21), 제4 데이터 라인(D22), 및 제2 도전 라인(SL2)은 제3 서브 화소 전극(PE21) 및 제4 서브 화소 전극(PE22)에 각각 중첩하여 배치될 수 있다.
본 발명에 따르면, 신호 라인들(D11, D12, D21, D22, SL1, SL2) 중 적어도 어느 하나는 도 5a 및 도 6에 도시된 제1 게이트 라인(G1, G1')과 실질적으로 대응되는 구조를 가질 수 있다. 즉, 신호 라인들(D11, D12, D21, D22, SL1, SL2) 중 적어도 어느 하나는 금속층 및 캡핑층을 포함하고, 캡핑층에 형성된 팁이 상기 식 1을 만족하는 구조를 가질 수 있다.
이에 따라, 신호 라인들(D11, D12, D21, D22, SL1, SL2)이 서브 화소 전극들(PE11, PE12, PE21, PE22)과 중첩하여 사용자에게 시인되는 위치에 배치되더라도, 캡핑층에 형성된 팁에 의해 외광 반사가 저하되어, 신호 라인들(D11, D12, D21, D22, SL1, SL2)의 시인성이 저하될 수 있다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 도시한 단면도들이다. 도 8a 내지 도 8d를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 7에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a를 참조하면, 베이스층(BS) 상에 도전층(CL) 및 산화물층(OCL)을 순차적으로 적층한다. 도전층(CL) 및 산화물층(OCL)은 증착 또는 코팅 공정을 통해 형성될 수 있다. 도전층(CL) 및 산화물층(OCL)은 연속 공정을 통해 이루어질 수 있다. 도전층(CL)은 제1 도전층(CL1) 및 제2 도전층(CL2)이 순차적으로 적층되어 형성될 수 있다. 일 실시예에서, 제1 도전층(CL1)은 티타늄(Ti)을 증착하여 형성되고, 제2 도전층(CL2)은 구리(Cu)를 증착하여 형성될 수 있다. 산화물층(OCL)은 몰리브덴 및 탄탈럼을 포함할 수 있다. 산화물층(OCL)에서, 몰리브덴 및 탄탈럼의 함량비는 80:20 내지 97:3일 수 있다. 산화물층(OCL)에서, 전체 금속 대비 탄탈럼 함량은 3 at% 이상 20 at% 이하 일 수 있다.
이후, 도 8b 및 도 8c를 참조하면, 도전층(CL) 및 산화물층(OCL)을 패터닝하여 복수의 신호라인들 중 어느 하나를 형성할 수 있다. 일 실시예에서, 패터닝을 통해 제1 게이트라인(G1)이 형성될 수 있다.
도전층(CL) 및 산화물층(OCL)은 식각 공정을 통해 패터닝될 수 있다. 도전층(CL) 및 산화물층(OCL) 상에 소정의 마스크(MSK)를 배치하고, 식각액(ET)을 제공하여 식각 공정이 수행될 수 있다. 도전층(CL) 및 산화물층(OCL) 중 마스크(MSK)로부터 노출된 영역은 식각액(ET)에 의해 식각되어 제거될 수 있다. 일 실시예에서, 마스크(MSK)는 포토레지스트(Photoresist, PR) 물질을 포함할 수 있다. 마스크(MSK)는 포지티브형 포토레지스트 물질, 또는 네거티브형 포토레지스트 물질을 포함할 수 있다. 일 실시예에서, 식각액(ET)은 비 과수 계열 식각액일 수 있다. 이에 따라, 도전층(CL) 및 산화물층(OCL)은 식각액(ET)에 대한 반응성을 가진 물질들로 형성될 수 있다. 다만, 이는 예시적으로 설명한 것이고, 식각액(ET)은 도전층(CL) 및 산화물층(OCL)을 식각할 수 있다면 도전층(CL) 및 산화물층(OCL)의 구성 재료에 따라 과수 계열로 선택될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도전층(CL) 및 산화물층(OCL)은 식각액(ET)에 노출된 순서대로 식각될 수 있다. 도전층(CL) 및 산화물층(OCL)은 식각액(ET)에 의해 식각되어 금속층(ML) 및 캡핑층(CPL)을 포함하는 제1 게이트라인(G1)이 형성될 수 있다. 금속층(ML)은 앞서 설명한 제1 도전층(CL1) 및 제2 도전층(CL2) 적층 구조에 대응하여, 티타늄을 포함하는 제1 금속층(ML1)과 구리를 포함하는 제2 금속층(ML2)이 적층된 구조를 포함할 수 있다. 식각 공정에서, 도전층(CL) 및 산화물층(OCL)의 식각액(ET)에 대한 식각률 차이에 따라, 산화물층(OCL)에 팁(TP)이 형성될 수 있다. 팁(TP)이 돌출된 길이(d)는 도전층(CL) 및 산화물층(OCL)의 식각률 차이에 의해 조절될 수 있다. 보다 구체적으로, 팁(TP)이 돌출된 길이(d)는 산화물층(OCL)에 포함된 몰리브덴 및 탄탈럼의 함량비, 식각액(ET)의 종류, 및 식각 공정 조건 등에 의해 조절될 수 있다. 일 실시예에 따른 도전층(CL) 및 산화물층(OCL)이 식각되는 단계에서, 캡핑층(CPL)의 팁(TP)은 도전층(CL) 및 베이스층(BS)의 대면 지점보다 돌출되도록 형성될 수 있다. 일 실시예에 따른 도전층(CL) 및 산화물층(OCL)이 식각되는 단계에서, 팁(TP)이 돌출된 길이(d)는 앞서 언급한 식 1을 만족하도록 형성될 수 있다. 일 실시예에 따른 도전층(CL) 및 산화물층(OCL)이 식각되는 단계에서, 팁(TP)이 돌출된 길이(d)가 약 4000 Å 이상 약 6000 Å 이하가 되도록 캡핑층(CPL)이 형성될 수 있다.
도 8c 및 도 8d를 참조하면, 제1 게이트라인(G1)에 산소(O2) 조건 하에서 열(HT)을 가하여 금속 산화막(OML)을 형성하는 단계를 더 포함할 수 있다. 금속 산화막(OML)은 금속층(ML)의 측면이 산소(O2) 조건 하에서 산화되어 형성된 것일 수 있다. 금속 산화막(OML)은 제1 금속 산화막(OML1) 및 제2 금속 산화막(OML2)을 포함할 수 있다. 일 실시예에서, 제1 금속 산화막(OML1)은 제1 금속층(ML1)에 포함된 티타늄이 산화되어 형성된 티타늄 산화물막이고, 제2 금속 산화막(OML2)은 제2 금속층(ML2)에 포함된 구리가 산화되어 형성된 티타늄 산화물막일 수 있다.
일 실시예에 따른 표시장치 제조방법에서는 신호라인을 형성하는데에 있어, 산화물층의 탄탈럼 함량비 조절 등을 통해 도전층 상에 배치된 캡핑층이 소정의 길이를 가지는 팁을 포함하도록 신호라인을 형성한다. 이에 따라, 제1 게이트 라인 등의 신호라인에 포함된 금속층이 캡핑층의 팁 부분에 의해 노출되지 않고, 반사율이 높은 금속층의 측벽 등에 의해 외광 반사가 일어나는 것을 방지하여, 표시장치의 외광 반사율을 저하할 수 있다.
도 9는 실시예 및 비교예에 따른 신호라인의 단면의 현미경 이미지이다. 도 9에서, (a)는 실시예에 따른 신호라인의 단면 현미경 이미지로, MoxTayOz 를 포함하는 캡핑층에서 전체 금속 대비 탄탈럼 함량이 6 at% 인 신호라인의 현미경 이미지이다. 도 9에서, (b), (c), 및 (d)는 비교예에 따른 신호라인의 단면 현미경 이미지들로, 캡핑층에서 전체 금속 대비 탄탈럼 함량이 각각 2 at%, 1 at%, 0 인 신호라인들의 현미경 이미지들이다.
도 9를 참조하면, 일 실시예에 따른 신호라인은 전체 금속 대비 탄탈럼 함량이 6 at% 인 캡핑층을 포함함에 따라, 캡핑층의 팁이 평면상에서 신호라인에 포함된 금속층과 베이스층의 대면지점보다 더 돌출되도록 형성되어, 신호라인에 포함된 금속층의 경사면이 상측방향에서 노출되지 않도록 캡핑층이 형성될 수 있고, 이에 따라 신호라인들의 외광 반사율이 저하될 수 있다. 다만, 비교예에 따른 신호라인들은 전체 금속 대비 탄탈럼 함량이 각각 2 at%, 1 at%, 0 인 캡핑층을 포함함에 따라, 신호라인에 포함된 금속층의 경사면의 전체 또는 일부가 상측방향에서 노출되고, 이에 따라 신호라인들의 금속층 경사면에서 외광 반사가 발생하고, 표시장치의 외광 반사율이 증가할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DS: 표시장치 G1: 제1 게이트 라인
D1: 제1 데이터 라인 ML: 금속층
CPL: 캡핑층

Claims (20)

  1. 베이스층;
    상기 베이스층 상에 배치되고 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 표시 소자를 포함하는 화소; 및
    상기 화소에 연결된 복수의 신호라인들; 을 포함하고,
    상기 복수의 신호라인들 중 적어도 어느 하나는,
    금속층; 및
    상기 금속층 상에 배치되고, 몰리브덴 및 탄탈럼을 포함하고, 상기 금속층의 광 반사율보다 낮은 광 반사율을 가지는 캡핑층을 포함하고,
    상기 캡핑층은 상기 금속층의 측벽보다 돌출된 팁을 포함하고,
    상기 팁은 평면상에서, 상기 금속층의 상기 측벽이 상기 베이스층과 접하는 대면 지점 이상으로 돌출되는 표시장치.
  2. 제1항에 있어서,
    상기 팁이 상기 금속층의 상기 측벽보다 돌출된 길이를 d로 정의할 때,
    상기 d는 하기 식 1을 만족하는 표시장치:
    [식 1]
    d ≥ h/(tan(90˚-θα)) + h/(tan(θβ))
    상기 식 1에서, h는 상기 금속층의 두께이고, θα는 상기 표시장치의 최외곽부 시야각이고, θβ는 상기 금속층의 테이퍼각(Taper angle)이다.
  3. 제2항에 있어서,
    상기 d는 4000 Å 이상 6000 Å 이하인 표시장치.
  4. 제2항에 있어서,
    상기 h는 5000 Å 이상 10000 Å 이하인 표시장치.
  5. 제1항에 있어서,
    상기 캡핑층에서 상기 몰리브덴과 상기 탄탈럼의 함량비는 80:20 내지 97:3인 표시장치.
  6. 제1항에 있어서,
    상기 캡핑층은 400nm 이상 800nm 이하의 파장 영역에서 평균 반사율이 20% 이하 이고,
    상기 캡핑층의 두께는 500Å 이상 1500Å 이하인 표시장치.
  7. 제1항에 있어서,
    상기 캡핑층은 산화몰리브덴(MoO2) 및 산화탄탈럼(TaO)을 포함하는 표시장치.
  8. 제1항에 있어서,
    상기 금속층은 제1 금속을 포함하는 제1 금속층, 및 상기 제1 금속과 상이한 제2 금속을 포함하는 제2 금속층이 순차적으로 적층된 표시장치.
  9. 제8항에 있어서,
    상기 제1 금속층은 니오브(Nb), 바나듐(V), 탄탈럼(Ta), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 몰리브덴(Mo), 레늄(Re) 또는 텅스텐(W) 등의 내화 금속을 포함하고, 상기 제2 금속층은 구리(Cu), 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함하는 표시장치.
  10. 제1항에 있어서,
    상기 금속층은 금속을 포함하는 금속층 본체; 및
    상기 금속층 본체의 측면에 배치되고, 상기 금속층의 상기 측벽을 정의하는 금속 산화막을 포함하는 표시장치.
  11. 제10항에 있어서,
    상기 금속 산화막은 티타늄 산화물 및 구리 산화물을 포함하는 표시장치.
  12. 제10항에 있어서,
    상기 금속층은 제1 금속을 포함하는 제1 금속층, 및 상기 제1 금속과 상이한 제2 금속을 포함하는 제2 금속층이 순차적으로 적층되고,
    상기 금속 산화막은 상기 제1 금속의 산화물을 포함하고, 상기 제1 금속층의 측면에 배치되는 제1 금속 산화막, 및 상기 제2 금속의 산화물을 포함하고, 상기 제2 금속층의 측면에 배치되는 제2 금속 산화막을 포함하는 표시장치.
  13. 제1항에 있어서,
    상기 캡핑층은 상기 금속층에 접촉하는 표시장치.
  14. 제1항에 있어서,
    상기 복수의 신호라인들은 제1 신호라인 및, 상기 제1 신호 라인과 상이한 층 상에 배치된 제2 신호라인을 포함하고,
    상기 제1 신호라인 및 상기 제2 신호라인은 절연층을 사이에 두고 서로 이격되고,
    상기 박막 트랜지스터는 상기 제1 신호 라인과 동일 층 상에 배치된 제어 전극, 상기 제2 신호 라인과 동일 층 상에 배치되고 서로 이격된 입력 전극 및 출력 전극을 포함하고,
    상기 표시 소자는 상기 출력 전극에 연결되고,
    상기 제어 전극, 상기 입력 전극, 및 상기 출력 전극 중 적어도 어느 하나는 상기 금속층 및 상기 캡핑층을 포함하는 표시장치.
  15. 제1항에 있어서,
    상기 금속층의 상기 측벽은 상기 팁과 평면상에서 전면적으로 중첩하는 표시장치.
  16. 베이스층;
    상기 베이스층 상에 배치되고 박막 트랜지스터 및 상기 박막 트랜지스터에 연결된 표시 소자를 포함하는 화소;
    상기 화소에 연결된 제1 신호 라인; 및
    상기 화소에 연결되고 상기 제1 신호 라인과 상이한 층 상에 배치된 제2 신호 라인을 포함하고,
    상기 제1 신호 라인 및 상기 제2 신호 라인 중 적어도 어느 하나는,
    금속층; 및
    상기 금속층 상에 배치되고, 몰리브덴 및 탄탈럼을 포함하고, 상기 금속층의 광 반사율보다 낮은 광 반사율을 가지는 캡핑층을 포함하고,
    상기 캡핑층은 상기 금속층의 측벽보다 돌출된 팁을 포함하고,
    상기 팁이 상기 금속층의 상기 측벽보다 돌출된 길이는 4000 Å 이상 6000 Å 이하이고,
    상기 캡핑층에서, 상기 몰리브덴과 상기 탄탈럼의 함량비는 80:20 내지 97:3이고,
    상기 팁은 평면상에서, 상기 금속층의 상기 측벽이 상기 베이스층과 접하는 대면 지점 이상으로 돌출되는 표시장치.
  17. 베이스층 상에 복수의 신호라인들을 포함하는 회로층을 형성하는 단계; 및
    상기 회로층 상에 발광 소자층을 형성하는 단계를 포함하고,
    상기 회로층을 형성하는 단계는
    도전층을 제공하는 단계;
    상기 도전층 상에 몰리브덴 및 탄탈럼을 포함하는 산화물층을 제공하는 단계;
    상기 산화물층 상에 감광막 패턴을 형성하는 단계; 및
    상기 도전층 및 상기 산화물층을 일괄 식각하여 금속층 및 캡핑층을 포함하는 상기 복수의 신호라인들을 형성하는 단계를 포함하고,
    상기 도전층 및 상기 산화물층을 일괄 식각하는 단계에서 상기 캡핑층이 상기 금속층의 측벽보다 돌출된 팁을 포함하도록 형성되고,
    상기 팁은 평면상에서, 상기 금속층의 상기 측벽이 상기 베이스층과 접하는 대면 지점 이상으로 돌출되도록 형성되는 표시장치 제조방법.
  18. 제17항에 있어서,
    상기 도전층 및 상기 산화물층을 일괄 식각하는 단계에서, 상기 팁이 상기 금속층의 상기 측벽보다 돌출된 길이를 d로 정의할 때, 상기 d는 하기 식 1을 만족하도록 상기 팁이 형성되는 표시장치 제조방법:
    [식 1]
    d ≥ h/(tan(90˚-θα)) + h/(tan(θβ))
    상기 식 1에서, h는 상기 금속층의 두께이고, θα는 상기 표시장치의 최외곽부 시야각이고, θβ는 상기 금속층의 테이퍼각(Taper angle)이다.
  19. 제17항에 있어서,
    상기 회로층을 형성하는 단계는
    상기 복수의 신호라인들을 산소 조건 하에서 열처리하여 금속 산화막을 형성하는 단계를 더 포함하는 표시장치 제조방법.
  20. 제17항에 있어서,
    상기 산화물층에서 상기 몰리브덴과 상기 탄탈럼의 함량비는 80:20 내지 97:3인 표시장치 제조방법.
KR1020200044288A 2020-04-10 2020-04-10 표시장치 및 이의 제조방법 Active KR102774331B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200044288A KR102774331B1 (ko) 2020-04-10 2020-04-10 표시장치 및 이의 제조방법
US17/105,360 US11460744B2 (en) 2020-04-10 2020-11-25 Display device and method of manufacturing the same
CN202110383406.2A CN113514992A (zh) 2020-04-10 2021-04-09 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200044288A KR102774331B1 (ko) 2020-04-10 2020-04-10 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20210126839A KR20210126839A (ko) 2021-10-21
KR102774331B1 true KR102774331B1 (ko) 2025-03-05

Family

ID=78007215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200044288A Active KR102774331B1 (ko) 2020-04-10 2020-04-10 표시장치 및 이의 제조방법

Country Status (3)

Country Link
US (1) US11460744B2 (ko)
KR (1) KR102774331B1 (ko)
CN (1) CN113514992A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240100504A (ko) * 2022-12-22 2024-07-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
KR100356593B1 (ko) * 1999-10-15 2002-10-19 엘지.필립스 엘시디 주식회사 구리합금 배선 및 그 제조방법, 박막 트랜지스터 및 그제조방법
KR20060121414A (ko) 2005-05-24 2006-11-29 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
US8729612B2 (en) * 2009-12-29 2014-05-20 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
JP2017208533A (ja) * 2016-05-13 2017-11-24 株式会社神戸製鋼所 積層配線膜および薄膜トランジスタ素子
JP6717053B2 (ja) * 2016-05-25 2020-07-01 凸版印刷株式会社 配線基板、タッチパネル、カラーフィルタ基板、及び表示装置
KR20180120301A (ko) * 2017-04-26 2018-11-06 삼성디스플레이 주식회사 색변환 표시판 및 이를 포함하는 표시 장치
CN106932956A (zh) * 2017-05-22 2017-07-07 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
KR102395098B1 (ko) 2017-06-30 2022-05-06 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
KR102543167B1 (ko) * 2017-09-15 2023-06-13 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
KR102526507B1 (ko) * 2018-07-17 2023-04-26 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 배선 기판 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20210126839A (ko) 2021-10-21
US11460744B2 (en) 2022-10-04
US20210318564A1 (en) 2021-10-14
CN113514992A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
JP5299768B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置
KR101143002B1 (ko) 전기 영동 표시 장치
KR100710166B1 (ko) 액정표시장치 및 그의 제조방법
JP6360718B2 (ja) 表示装置
JP2008304659A (ja) 表示装置
KR20130074558A (ko) 평판 디스플레이장치 어레이 기판 및 이를 포함하는 평판 디스플레이장치
CN109709726B (zh) 液晶显示设备
KR20190115141A (ko) 액정 표시 장치
CN111435209B (zh) 显示装置
CN101452172B (zh) 液晶显示装置和电子设备
KR102774331B1 (ko) 표시장치 및 이의 제조방법
JP2000330123A (ja) 液晶表示装置
JP2001281696A (ja) アクティブマトリクス型液晶表示装置
KR102650435B1 (ko) 표시 패널
JP2019159028A (ja) 表示装置
JP7037268B2 (ja) 表示装置
CN108376684B (zh) 显示面板
KR20030040108A (ko) 액정 표시 장치
JP2015145907A (ja) 表示装置の製造方法
KR20170138608A (ko) 표시 장치
US20220342244A1 (en) Electrooptic apparatus and electronic apparatus
JP2009250989A (ja) 液晶装置
KR20190122921A (ko) 액정 표시 장치
JP7388219B2 (ja) 電気光学装置および電子機器
JP3300336B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200410

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200410

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240718

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration