[go: up one dir, main page]

KR102743416B1 - 수직 채널 박막 트랜지스터 및 이의 제조 방법 - Google Patents

수직 채널 박막 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR102743416B1
KR102743416B1 KR1020200179795A KR20200179795A KR102743416B1 KR 102743416 B1 KR102743416 B1 KR 102743416B1 KR 1020200179795 A KR1020200179795 A KR 1020200179795A KR 20200179795 A KR20200179795 A KR 20200179795A KR 102743416 B1 KR102743416 B1 KR 102743416B1
Authority
KR
South Korea
Prior art keywords
drain electrode
source
gate electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200179795A
Other languages
English (en)
Other versions
KR20220089784A (ko
Inventor
황치선
박상희
이광흠
피재은
이승희
양종헌
최지훈
Original Assignee
한국전자통신연구원
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 한국과학기술원 filed Critical 한국전자통신연구원
Priority to KR1020200179795A priority Critical patent/KR102743416B1/ko
Priority to US17/523,320 priority patent/US12021151B2/en
Publication of KR20220089784A publication Critical patent/KR20220089784A/ko
Application granted granted Critical
Publication of KR102743416B1 publication Critical patent/KR102743416B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H01L29/78642—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L29/41733—
    • H01L29/4908—
    • H01L29/66742—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터는, 기판 상의 하부 소스/드레인 전극, 상기 하부 소스/드레인 전극 상의 스페이서 층, 상기 스페이서 층 상에 배치되고, 상기 스페이서 층의 상면의 일부를 덮는 상부 소스/드레인 전극, 상기 상부 소스/드레인 전극의 상면의 일부 및 상기 상부 소스/드레인 전극에 의해 노출된 상기 스페이서 층의 상면을 덮는 층간 절연 패턴, 상기 하부 소스/드레인 전극 상에 배치되어, 상기 층간 절연 패턴, 상기 상부 소스/드레인 전극, 및 상기 스페이서 층을 관통하는 콘택 홀, 상기 콘택 홀의 내측벽 및 바닥면을 컨포멀하게 덮고, 상기 상부 소스/드레인 전극의 상면 및 상기 층간 절연 패턴의 상면 상으로 연장되는 활성 패턴, 상기 콘택 홀의 일부를 채우고, 상기 활성 패턴의 상면을 따라 연장되는 게이트 절연 패턴, 상기 콘택 홀의 일부를 채우고, 상기 게이트 절연 패턴의 상면을 따라 연장되는 게이트 전극을 포함할 수 있다.

Description

수직 채널 박막 트랜지스터 및 이의 제조 방법{VERTICAL CHANNEL THIN FILM TRANSISTOR AND A METHOD FOR MANUFACTURING THE SAME}
본 발명은 수직 채널 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 콘택 홀 구조의 수직 채널 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
실감 이미지 구현을 위해 디스플레이 고해상도화에 대한 요구가 증가하고 있다. 특히, 최근 홀로그램, VR/AR 등 초고해상도화가 요구되는 새로운 기술이 등장하고 있다. 이를 구현하기 위해 작은 면적으로 고해상도화 구현이 필요하고, 높은 기술적 난이도가 요구된다. 이에 따라 디스플레이 분야에서도 미세 공정에 대한 필요성이 지속적으로 증가하는 추세이나, 현재의 장비와 재료로는 미세 공정 및 이를 통한 픽셀 밀집도의 향상에 한계가 있다. 이에, 전통적인 유리 기판이 아닌 실리콘 웨이퍼를 활용하여 반도체용 초미세 공정을 적용하려는 시도 등이 이루어지고 있으나, 제조 비용의 급격한 상승이 걸림돌이 되고 있다. 특히, 유리 기판에 적용되는 증착, 노광 장비 및 공정 기술 발전을 위한 연구가 진행되고는 있으나, 기존의 장비 및 사용 재료의 교체가 필요하므로 상당한 비용을 필요로 한다.
이와 같은 문제를 해결하기 위해, 디스플레이 구동 회로를 구성하는 박막 트랜지스터의 구조를 변화시키기 위한 연구 및 상업화가 진행되고 있다. 박막 트랜지스터는 게이트 전극, 드레인 전극, 소오스 전극의 세 단자를 가진 소자이다. 박막 트랜지스터의 가장 주된 기능은 스위칭 동작이다. 박막 트랜지스터는 게이트 전극에 인가되는 전압에 따라 소오스 전극과 드레인 전극의 사이의 채널을 온 또는 오프 상태로 만들 수 있다. 박막 트랜지스터는 표시장치의 백플레인 소자로 이용될 수 있다. 최근, 초고해상도를 갖는 표시장치들이 제안됨에 따라, 백플레인 소자 내의 박막 트랜지스터들의 고집적화가 요구되고 있다. 이에 따라, 수직채널 방식의 트랜지스터에 대한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 스위칭 특성이 향상된 수직 채널 박막 트랜지스터 및 그 제조방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 전기적 특성이 향상된 수직 채널 박막 트랜지스터 및 그 제조방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터는, 기판 상의 하부 소스/드레인 전극, 상기 하부 소스/드레인 전극 상의 스페이서 층, 상기 스페이서 층 상에 배치되고, 상기 스페이서 층의 상면의 일부를 덮는 상부 소스/드레인 전극, 상기 상부 소스/드레인 전극의 상면의 일부 및 상기 상부 소스/드레인 전극에 의해 노출된 상기 스페이서 층의 상면을 덮는 층간 절연 패턴, 상기 하부 소스/드레인 전극 상에 배치되어, 상기 층간 절연 패턴, 상기 상부 소스/드레인 전극, 및 상기 스페이서 층을 관통하는 콘택 홀, 상기 콘택 홀의 내측벽 및 바닥면을 컨포멀하게 덮고, 상기 상부 소스/드레인 전극의 상면 및 상기 층간 절연 패턴의 상면 상으로 연장되는 활성 패턴, 상기 콘택 홀의 일부를 채우고, 상기 활성 패턴의 상면을 따라 연장되는 게이트 절연 패턴, 상기 콘택 홀의 일부를 채우고, 상기 게이트 절연 패턴의 상면을 따라 연장되는 게이트 전극을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 소스/드레인 전극의 하면은, 상기 하부 소스/드레인 전극의 상면보다 더 높은 레벨에 위치할 수 있다.
일 실시예에 따르면, 상기 상부 소스/드레인 전극의 일부는 상기 하부 소스/드레인 전극의 일부와 수직적으로 중첩할 수 있다.
일 실시예에 따르면, 상기 콘택 홀은, 상기 하부 소스/드레인 전극의 상면의 일부, 상기 스페이서 층의 측면, 상기 상부 소스/드레인 전극의 측면 및 상기 층간 절연 패턴의 측면을 노출시킬 수 있다.
일 실시예에 따르면, 상기 게이트 전극은, 상기 게이트 절연 패턴 상의 상부 게이트 전극, 및 상기 상부 게이트 전극과 상기 게이트 절연 패턴 상에 개재되는 하부 게이트 전극을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 게이트 전극과 상기 하부 게이트 전극은 서로 다른 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 하나는 스퍼터링(sputtering) 공정에 의해 형성되고, 상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 다른 하나는 원자층 증착(ALD) 공정에 의해 형성될 수 있다.
일 실시예에 따르면, 상기 기판 상에 제공되고, 상기 하부 소스/드레인 전극의 양측 상에 배치되는 하부 사이드 스페이서를 더 포함하되, 상기 하부 사이드 스페이서는 상기 하부 소스/드레인 전극의 양측을 덮을 수 있다.
일 실시예에 따르면, 상기 활성 패턴과 상기 게이트 절연 패턴 사이에 개재되는 보호 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 활성 패턴의 일부는 "U" 형상의 단면을 가지고, 상기 게이트 전극의 일부는 "U" 형상의 단면을 가질 수 있다.
일 실시예에 따르면, 상기 상부 소스/드레인 전극은 상기 하부 소스/드레인 전극으로부터 수직적으로 이격될 수 있다.
본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터의 제조 방법은, 기판 상에 하부 소스/드레인 전극을 형성하는 것, 상기 하부 소스/드레인 전극 상에 스페이서 층을 형성하는 것, 상기 스페이서 층의 상면의 일부를 덮도록 상부 소스/드레인 전극을 형성하는 것, 상기 상부 소스/드레인 전극의 상면의 일부 및 상기 상부 소스/드레인 전극에 의해 노출된 상기 스페이서 층의 상면을 덮도록 층간 절연 패턴을 형성하는 것, 상기 층간 절연 패턴, 상기 상부 소스/드레인 전극, 및 상기 스페이서 층을 관통하는 콘택 홀을 형성하는 것, 상기 콘택 홀의 내측벽 및 바닥면을 컨포멀하게 덮고, 상기 상부 소스/드레인 전극의 상면 및 상기 층간 절연 패턴의 상면 상으로 연장되는 활성 패턴을 형성하는 것, 상기 활성 패턴 상에 형성되고, 상기 콘택 홀의 일부를 채우는 게이트 절연 패턴을 형성하는 것, 및 상기 게이트 절연 패턴 상에 형성되고, 상기 콘택 홀의 일부를 채우는 게이트 전극을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 게이트 전극을 형성하는 것은, 상기 게이트 절연 패턴의 상면을 따라 연장되는 하부 게이트 전극을 형성하는 것, 및 상기 하부 게이트 전극 상에 상기 하부 게이트 전극의 상면을 따라 연장되는 상부 게이트 전극을 형성하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 하나는 스퍼터링(sputtering) 공정에 의해 형성되고, 상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 다른 하나는 원자층 증착(ALD) 공정에 의해 형성될 수 있다.
일 실시예에 따르면, 상기 상부 게이트 전극과 상기 하부 게이트 전극은 서로 다른 물질을 포함할 수 있다.
일 실시예에 따르면, 상기 하부 소스/드레인 전극을 형성한 후, 상기 기판 상에 하부 사이드 스페이서막을 형성하는 것, 및 상기 하부 사이드 스페이서막을 식각하여 하부 사이드 스페이서를 형성하는 것을 더 포함하되, 상기 하부 사이드 스페이서는 상기 하부 소스/드레인 전극의 양측을 덮도록 형성되고, 상기 스페이서 층은 상기 하부 사이드 스페이서를 덮을 수 있다.
일 실시예에 따르면, 상기 상부 소스/드레인 전극을 형성한 후, 상기 스페이서 층 상에 상부 사이드 스페이서막을 형성하는 것, 및 상기 상부 사이드 스페이서막을 식각하여 상부 사이드 스페이서를 형성하는 것을 더 포함하되, 상기 상부 사이드 스페이서는 상기 상부 소스/드레인 전극의 일 측을 덮도록 형성될 수 있다.
일 실시예에 따르면, 상기 콘택 홀을 형성하는 것에 의해 상기 상부 사이드 스페이서가 제거될 수 있다.
일 실시예에 따르면, 상기 활성 패턴을 형성한 후, 상기 활성 패턴 상에 보호 패턴을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 상부 소스/드레인 전극의 하면은, 상기 하부 소스/드레인 전극의 상면보다 더 높은 레벨에 위치하고, 상기 상부 소스/드레인 전극의 일부는 상기 하부 소스/드레인 전극의 일부와 수직적으로 중첩할 수 있다.
본 발명에 따르면, 콘택 홀 상에 활성 패턴이 형성됨에 따라, 활성 패턴의 너비가 증가하게 되고, 이에 따라, 수직 채널 박막 트랜지스터의 스위칭 특성 및 전류 특성이 향상될 수 있다. 이에 더하여, 본 발명에 따르면, 콘택 홀 외부의 편평한 영역 상에서 활성 패턴 및 게이트 전극의 건식 식각 공정이 수행되므로, 누설 전류의 발생이 방지될 수 있다. 더 나아가, 본 발명의 수직 채널 박막 트랜지스터를 디스플레이에 적용할 경우, 디스플레이의 단위 픽셀의 크기가 감소할 수 있어, 초고해상도의 디스플레이가 구현될 수 있다.
본 발명에 따르면, 하부 게이트 전극 및 상기 상부 게이트 전극이 서로 다른 물질을 포함하고, 서로 다른 공정에 의해 형성됨에 따라, 게이트 전극은 콘택 홀의 내면을 컨포멀하게 덮도록 형성될 수 있다. 이에 따라, 게이트 전극의 형성 공정 시의 불량이 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터의 평면도이다.
도 2는 도 1의 I-I’선에 따른 단면도이다.
도 3 내지 도 17은 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
도 18은 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터를 포함하는 유기발광다이오드(OLED) 백플레인 픽셀의 평면도이다.
도 19는 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터를 포함하는 유기발광다이오드(OLED) 백플레인 픽셀의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터의 평면도이다. 도 2는 도 1의 I-I’선에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터(Vertical Thin Film Transistor, VTFT)는 기판(100), 하부 소스/드레인 전극(200), 상부 소스/드레인 전극(250), 활성 패턴(500), 게이트 전극(600), 및 콘택 홀(CH)을 포함할 수 있다.
상기 게이트 전극(600)은 제1 방향(D1)으로 연장될 수 있다. 상기 하부 소스/드레인 전극(200)은 제2 방향(D2)으로 연장될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 기판(100)의 상면에 평행한 방향일 수 있고, 상기 제1 방향(D1)과 상기 제2 방향(D2)은 서로 수직일 수 있다. 상기 게이트 전극(600)과 상기 하부 소스/드레인 전극(200)은 서로 교차되어 배치될 수 있다. 일 예로, 상기 게이트 전극(600)은 게이트 신호를 전달할 수 있고, 상기 하부 소스/드레인 전극(200)이 데이터 전압을 전달할 수 있다.
상기 상부 소스/드레인 전극(250)이 상기 하부 소스/드레인 전극(200) 및 상기 게이트 전극(600)과 인접하게 배치될 수 있다. 구체적으로, 상기 상부 소스/드레인 전극(250)은 상기 하부 소스/드레인 전극(200)과 상기 게이트 전극(600)이 서로 교차하는 부분과 수직적으로 중첩될 수 있다.
상기 활성 패턴(500)이 상기 하부 소스/드레인 전극(200) 및 상기 게이트 전극(600)과 인접하게 배치될 수 있다. 구체적으로, 상기 활성 패턴(500)은 상기 하부 소스/드레인 전극(200)과 상기 게이트 전극(600)이 서로 교차하는 부분과 수직적으로 중첩될 수 있다.
상기 콘택 홀(CH)이 상기 하부 소스/드레인 전극(200) 및 상기 게이트 전극(600)과 인접하게 배치될 수 있다. 구체적으로, 상기 콘택 홀(CH)은 상기 하부 소스/드레인 전극(200)과 상기 게이트 전극(600)이 서로 교차하는 부분과 수직적으로 중첩될 수 있다.
도면의 간소화를 위하여, 도 1에서는 하나의 게이트 전극(600)과 하나의 하부 소스/드레인 전극(200) 만을 도시하였으나, 본 명세서의 실시예들에 따른 수직 채널 박막 트랜지스터의 기판(100)은 복수의 게이트 전극들(600)과 복수의 하부 소스/드레인 전극들(200)을 포함할 수 있다. 보다 상세하게는, 상기 하부 소스/드레인 전극들(200)이 상기 제1 방향(D1)으로 서로 이격되어 배치될 수 있고, 상기 게이트 전극들(600)이 상기 제2 방향(D2)으로 서로 이격되어 배치될 수 있다.
이하, 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터(VTFT)를 보다 상세하게 설명한다. 기판(100)이 제공될 수 있다. 상기 기판(100)은 절연 기판일 수 있다. 예를 들어, 상기 기판(100)은 유리 기판, 실리콘 기판, 사파이어 기판, 또는 플라스틱 기판일 수 있고, 상기 기판(100)은 절연 물질을 더 포함할 수 있다. 일 예로, 상기 절연 물질은 폴리이미드(Polyimide) 등을 포함할 수 있다.
하부 소스/드레인 전극(200)이 상기 기판(100) 상에 배치될 수 있다. 상기 하부 소스/드레인 전극(200)은 상기 기판(100)의 상면의 일부를 덮을 수 있다. 상기 하부 소스/드레인 전극(200)은 금속 산화물, 금속 질화물 또는 도전성 금속 물질을 포함할 수 있다. 예를 들어, 상기 금속 산화물은 인듐 주석 산화물(Indium Tin Oxide) 및 인듐 아연 산화물(Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있고, 금속 질화물은 도전성 금속 물질은 질화티타늄(TiN)을 포함할 수 있고, 상기 도전성 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 텅스텐 티타늄(TiW), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 하부 소스/드레인 전극(200)은 적층 구조의 몰리브덴/텅스텐티타늄/알루미늄/텅스텐티타늄(Mo/TiW/Al/TiW)을 포함할 수 있다.
하부 사이드 스페이서(310)가 상기 하부 소스/드레인 전극(200)의 양측 상에 배치될 수 있다. 상기 하부 사이드 스페이서(310)는 상기 하부 소스/드레인 전극(200)의 양 측면을 덮을 수 있다. 상기 하부 사이드 스페이서(310)는 절연 물질을 포함할 수 있다.
스페이서 층(350)이 상기 기판(100) 상에 제공될 수 있다. 상기 스페이서 층(350)은 상기 하부 소스/드레인 전극(200) 및 상기 하부 사이드 스페이서(310) 상에 배치될 수 있다. 상기 스페이서 층(350)은 상기 하부 소스/드레인 전극(200) 및 상기 하부 사이드 스페이서(310)의 상면을 덮을 수 있다. 상기 스페이서 층(350)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 스페이서 층(350)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 알루미늄 산화물(Al2O3) 및 유기 절연 물질 중 적어도 하나를 포함할 수 있고, 단일층 또는 적층 구조로 형성될 수 있다.
상부 소스/드레인 전극(250)이 상기 스페이서 층(350)의 상에 제공될 수 있다. 상기 상부 소스/드레인 전극(250)은 상기 스페이서 층(350)의 상면 상에 배치되어, 상기 스페이서 층(350)의 상면의 일부를 덮을 수 있다. 즉, 상기 상부 소스/드레인 전극(250)은 상기 스페이서 층(350)의 상면의 일측을 노출시킬 수 있다. 상기 스페이서 층(350)에 의해 상기 하부 소스/드레인 전극(200)과 상기 상부 소스/드레인 전극(250)이 전기적으로 분리될 수 있다. 상기 하부 소스/드레인 전극(200)과 상기 상부 소스/드레인 전극(250)은 동일한 레벨에 위치하지 않을 수 있다. 본 명세서에서, 레벨은 상기 기판(100)의 상면으로부터의 높이를 의미할 수 있다. 구체적으로, 상기 상부 소스/드레인 전극(250)의 하면은, 상기 하부 소스/드레인 전극(200)의 상면보다 더 높은 레벨에 위치할 수 있다. 즉, 상기 상부 소스/드레인 전극(250)은 상기 하부 소스/드레인 전극(200)으로부터 상기 기판(100)의 상면에 수직한 방향으로, 즉, 수직적으로 이격될 수 있다. 상기 하부 소스/드레인 전극(200)과 상기 상부 소스/드레인 전극(250)은 수직적으로 일부 중첩될 수 있다.
상기 상부 소스/드레인 전극(250)은 금속 산화물, 금속 질화물 또는 도전성 금속 물질을 포함할 수 있다. 예를 들어, 상기 금속 산화물은 인듐 주석 산화물(Indium Tin Oxide) 및 인듐 아연 산화물(Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있고, 금속 질화물은 도전성 금속 물질은 질화티타늄(TiN)을 포함할 수 있고, 상기 도전성 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 텅스텐 티타늄(TiW), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 상부 소스/드레인 전극(250)은 단일층의 몰리브덴(Mo)을 포함할 수 있다.
층간 절연 패턴(410)이 상기 상부 소스/드레인 전극(250)의 상면의 일부 및 상기 상부 소스/드레인 전극(250)에 의해 노출된 상기 스페이서 층(350)의 상면 상에 배치될 수 있다. 상기 층간 절연 패턴(410)은 상기 상부 소스/드레인 전극(250)의 상면의 일부 및 상기 상부 소스/드레인 전극(250)에 의해 노출된 상기 스페이서 층(350)의 상면을 덮을 수 있다. 상기 층간 절연 패턴(410)에 의해 후속의 식각 공정시 상기 상부 소스/드레인 전극(250)이 보호될 수 있다. 상기 층간 절연 패턴(410)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연 패턴(410)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 및 알루미늄 산화물 (Al2O3) 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 도시된 것과는 다르게, 수직 채널 박막 트랜지스터는 층간절연패턴(410)을 포함하지 않을 수 있다.
상기 기판(100) 상에 콘택 홀(CH)이 제공될 수 있다. 상기 콘택 홀(CH)은 상기 하부 소스/드레인 전극(200) 상에 배치되어, 상기 층간 절연 패턴(410), 상기 상부 소스/드레인 전극(250), 및 상기 스페이서 층(350)을 관통할 수 있다. 상기 콘택 홀(CH)은 상기 하부 소스/드레인 전극(200)의 상면의 일부를 노출시킬 수 있다. 상기 콘택 홀(CH)은 상기 스페이서 층(350)의 측면, 상기 상부 소스/드레인 전극(250)의 측면 및 상기 층간 절연 패턴(410)의 측면을 노출시킬 수 있다.
활성 패턴(500)이 상기 하부 소스/드레인 전극(200) 상에 제공될 수 있다. 상기 활성 패턴(500)은 상기 콘택 홀(CH)의 내면 상에 배치될 수 있다. 상기 콘택 홀(CH)의 내측벽 및 바닥면을 컨포멀하게 덮도록 형성될 수 있고, 상기 상부 소스/드레인 전극(250)의 상면 및 상기 층간 절연 패턴(410)의 상면의 일부를 덮도록 연장될 수 있다. 상기 활성 패턴(500)의 일부는 상기 상부 소스/드레인 전극(250)의 상면 상으로 연장될 수 있고, 상기 활성 패턴(500)의 다른 일부는 상기 콘택 홀(CH)에 의해 노출된 상기 하부 소스/드레인 전극(200)의 상면 상으로 연장될 수 있다. 즉, 상기 활성 패턴(500)의 일부는 "U" 형상의 단면을 가질 수 있다. 상기 활성 패턴(500)은 상기 상부 소스/드레인 전극(250) 및 상기 하부 소스/드레인 전극(200)과 적어도 일부가 중첩될 수 있다. 이에 따라, 박막 트랜지스터의 동작시, 상기 활성 패턴(500)은 상기 상부 소스/드레인 전극(250)과 상기 하부 소스/드레인 전극(200) 사이에 채널을 형성할 수 있다. 예를 들어, 상기 활성 패턴(500)은 비정질 실리콘(a-Si), 저온 다결정 실리콘(LTPS; Low Temperature Poly-silicon), 또는 산화물 반도체를 포함할 수 있다. 일 예로, 상기 산화물 반도체는 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물 (ITZO), 인듐 아연 산화물(IZO), 인듐 산화물(InOx), 및 아연 주석 산화물(ZTO) 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 활성 패턴(500)은 상기 산화물 반도체를 포함하는 단일층 또는 서로 다른 산화물 반도체가 적층된 구조의 다중층일 수 있다.
보호 패턴(420)이 상기 활성 패턴(500) 상에 배치될 수 있다. 상기 보호 패턴(420)은 상기 활성 패턴(500)과 후술할 게이트 절연 패턴(430) 사이에 개재될 수 있다. 상기 보호 패턴(420)은 상기 콘택 홀(CH)의 일부를 채울 수 있고, 상기 활성 패턴(500)의 상면 상으로 연장될 수 있다. 상기 보호 패턴(420)은 후속의 식각 공정 및 에싱 공정시 상기 활성 패턴(500)을 보호할 수 있다. 상기 보호 패턴(420)은 절연 물질을 포함할 수 있다. 일부 실시예에서, 수직 채널 박막 트랜지스터는 보호 패턴(420)을 포함하지 않을 수 있다.
게이트 절연 패턴(430)이 상기 활성 패턴(500) 상에 배치될 수 있다. 상기 게이트 절연 패턴(430)은 상기 콘택 홀(CH)의 일부를 채울 수 있고, 상기 활성 패턴(500)의 상면을 따라 연장될 수 있다. 보다 상세하게, 상기 게이트 절연 패턴(430)은 상기 보호 패턴(420) 상에 배치될 수 있다. 상기 게이트 절연 패턴(430)은 상기 콘택 홀(CH)의 일부를 채울 수 있고, 상기 보호 패턴(420)의 상면을 따라 연장될 수 있다. 상기 보호 패턴(420)은 상기 활성 패턴(500) 및 상기 보호 패턴(420)에 의해 노출된, 상기 층간 절연 패턴(410)의 상면을 덮도록 연장될 수 있다. 상기 게이트 절연 패턴(430)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연 패턴(430)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfOx), 및 지르코늄 산화물(ZrOx) 중 적어도 하나를 포함할 수 있다. 상기 게이트 절연 패턴(430)은 단일층 또는 서로 절연 물질이 적층된 구조의 다중층일 수 있다.
게이트 전극(600)이 상기 게이트 절연 패턴(430) 상에 배치될 수 있다. 상기 게이트 전극(600)은 상기 콘택 홀(CH)의 일부를 채울 수 있고, 상기 게이트 절연 패턴(430)의 상면을 따라 연장될 수 있다. 즉, 상기 게이트 전극(600)의 일부는 "U" 형상의 단면을 가질 수 있다. 상기 게이트 전극(600)은, 상기 게이트 절연 패턴(430) 상의 상부 게이트 전극(620) 및 상기 게이트 절연 패턴(430)과 상기 상부 게이트 전극(620) 사이에 개재된 하부 게이트 전극(610)을 포함할 수 있다. 즉, 상기 하부 게이트 전극(610)은 상기 콘택 홀(CH)의 일부를 채울 수 있고, 상기 게이트 절연 패턴(430)의 상면을 따라 연장될 수 있다. 상기 상부 게이트 전극(620)은 상기 콘택 홀(CH)의 일부를 채울 수 있고, 상기 하부 게이트 전극(610)의 상면을 따라 연장될 수 있다. 즉, 상기 하부 게이트 전극(610)의 일부는 "U" 형상의 단면을 가질 수 있다. 상기 상부 게이트 전극(620)의 일부는 "U" 형상의 단면을 가질 수 있다.
상기 하부 게이트 전극(610) 및 상기 상부 게이트 전극(620)은, 금속 산화물, 금속 질화물 또는 도전성 금속 물질을 포함할 수 있다. 예를 들어, 상기 금속 산화물은 인듐 주석 산화물(Indium Tin Oxide) 및 인듐 아연 산화물(Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있고, 금속 질화물은 도전성 금속 물질은 질화티타늄(TiN)을 포함할 수 있고, 상기 도전성 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 텅스텐 티타늄(TiW), 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
일부 실시예에서, 상기 하부 게이트 전극(610)과 상기 상부 게이트 전극(620)은, 서로 다른 물질(일 예로, 저항이 서로 다른 물질)을 포함할 수 있다. 일 예로, 상기 하부 게이트 전극(610)은 인듐 주석 산화물(Indium Tin Oxide) 또는 인듐 아연 산화물(Indium Zinc Oxide)을 포함할 수 있고, 상기 상부 게이트 전극(620)은 몰리브덴(Mo)을 포함할 수 있다. 다른 예로, 상기 하부 게이트 전극(610)은 몰리브덴(Mo)을 포함할 수 있고, 상기 상부 게이트 전극(620)은 인듐 주석 산화물(Indium Tin Oxide) 또는 인듐 아연 산화물(Indium Zinc Oxide)을 포함할 수 있다. 다른 실시예에서, 상기 하부 게이트 전극(610)과 상기 상부 게이트 전극(620)은 동일한 물질을 포함할 수 있다. 이 경우, 상기 게이트 전극(600)은 단일층일 수 있다.
일부 실시예에 따르면, 도시되지는 않았으나, 상기 활성 패턴과 상기 콘택 홀의 내측벽 사이에 패시베이션 패턴이 개재될 수 있다. 상기 패시베이션 패턴은 상기 콘택 홀의 바닥면과 상기 활성 패턴 사이에는 개재되지 않을 수 있다. 상기 패시베이션 패턴에 의해 후속의 식각 공정시 상기 스페이서 층(350)을 보호할 수 있고, 이에 따라, 상기 스페이서 층(350)의 계면 특성을 개선할 수 있다. 상기 패시베이션 패턴은 절연 물질을 포함할 수 있고, 일 예로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 및 알루미늄 산화물(Al2O3) 중 적어도 하나를 포함할 수 있다.
상기 콘택 홀(CH) 상의 상기 게이트 전극(600)의 두께는, 상기 상부 소스/드레인 전극(250) 및 상기 층간 절연 패턴(410) 상의 상기 게이트 전극(600)의 두께보다 작을 수 있다. 일 예로, 상기 상부 게이트 전극(620)은 몰리브덴(Mo)을 포함하는 경우, 상기 콘택 홀(CH) 상의 상기 상부 게이트 전극(620)의 두께는, 상기 상부 소스/드레인 전극(250) 및 상기 층간 절연 패턴(410) 상의 상기 상부 게이트 전극(620)의 두께보다 작을 수 있다. 다른 예로, 상기 하부 게이트 전극(610)은 몰리브덴(Mo)을 포함하는 경우, 상기 콘택 홀(CH) 상의 상기 하부 게이트 전극(610)의 두께는, 상기 상부 소스/드레인 전극(250) 및 상기 층간 절연 패턴(410) 상의 상기 하부 게이트 전극(610)의 두께보다 작을 수 있다.
일반적으로, 수직 채널 박막 트랜지스터에서 활성 패턴 및 게이트 전극이 수직 측벽을 따라 형성되므로, 건식 식각으로 활성 패턴 및 게이트 전극을 형성할 경우 원하지 않는 영역에 스페이서 형태로 잔유물이 남을 수 있다. 이에 따라, 종래의 수직 채널 박막 트랜지스터는 누설 전류가 발생할 수 있다. 반면에, 본 발명에 따르면, 콘택 홀 외부의 편평한 영역 상에서 활성 패턴 및 게이트 전극의 건식 식각 공정이 수행되므로, 누설 전류의 발생이 방지될 수 있다. 이에 더하여, 본 발명에 따르면, 콘택 홀 상에 활성 패턴이 형성됨에 따라, 활성 패턴의 너비가 증가하게 되고, 이에 따라, 수직 채널 박막 트랜지스터의 스위칭 특성 및 전류 특성이 향상될 수 있다. 더 나아가, 본 발명의 수직 채널 박막 트랜지스터를 디스플레이에 적용할 경우, 디스플레이의 단위 픽셀의 크기가 감소할 수 있어, 초고해상도의 디스플레이가 구현될 수 있다.
도 3 내지 도 17은 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다. 이하, 전술한 내용과 중복되는 내용은 생략될 수 있다.
도 3을 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100) 상에 하부 소스/드레인 전극층(201)이 형성될 수 있다. 상기 하부 소스/드레인 전극층(201)은 상기 기판(100)의 상면을 덮도록 형성될 수 있다. 상기 하부 소스/드레인 전극층(201)은 금속 산화물, 금속 질화물 또는 도전성 금속 물질을 포함할 수 있다. 예를 들어, 상기 금속 산화물은 인듐 주석 산화물(Indium Tin Oxide) 및 인듐 아연 산화물(Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있고, 금속 질화물은 도전성 금속 물질은 질화티타늄(TiN)을 포함할 수 있고, 상기 도전성 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 텅스텐 티타늄(TiW), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 하부 소스/드레인 전극층(201)은 적층 구조의 몰리브덴/텅스텐티타늄/알루미늄/텅스텐티타늄(Mo/TiW/Al/TiW)을 포함할 수 있다.
도 4를 참조하면, 상기 기판(100) 상에 하부 소스/드레인 전극(200)이 형성될 수 있다. 상기 하부 소스/드레인 전극(200)을 형성하는 것은, 상기 하부 소스/드레인 전극층(201) 상에 포토리소그래피 공정 및 식각 공정을 수행하는 것을 포함할 수 있다. 상기 식각 공정에 의해, 상기 하부 소스/드레인 전극(200)은 상기 기판(100)의 상면의 일부를 덮도록 형성될 수 있다. 일 예로, 상기 식각 공정은 건식 식각 공정일 수 있다.
도 5를 참조하면, 상기 하부 소스/드레인 전극(200) 상에 하부 사이드 스페이서막(311)이 형성될 수 있다. 상기 하부 사이드 스페이서막(311)은 상기 하부 소스/드레인 전극(200)의 상면 및 상기 하부 소스/드레인 전극(200)에 의해 노출된 상기 기판(100)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 하부 사이드 스페이서막(311)은 절연 물질을 포함할 수 있다.
도 6을 참조하면, 상기 하부 소스/드레인 전극(200) 상에 하부 사이드 스페이서(310)가 형성될 수 있다. 상기 하부 사이드 스페이서(310)를 형성하는 것은, 상기 하부 사이드 스페이서막(311)을 식각하는 것을 포함할 수 있다. 상기 식각 공정에 의해, 상기 하부 사이드 스페이서(310)는 상기 하부 소스/드레인 전극(200)의 양측을 덮도록 형성될 수 있다. 또한, 상기 식각 공정에 의해, 상기 하부 소스/드레인 전극(200)의 상면은 노출될 수 있다.
도 7을 참조하면, 상기 하부 소스/드레인 전극(200) 상에 스페이서 층(350)이 형성될 수 있다. 상기 스페이서 층(350)을 형성하는 것은, 플라즈마 화학 기상 증착(PECVD; Plasma-Enhanced Chemical Vapor Deposition) 공정 또는 원자층 증착(ALD; Atomic Layer Deposition) 공정, 용액 공정 등에 의해 수행될 수 있다. 상기 공정은, 상기 스페이서 층(350)의 두께 및 물성에 따라 선택될 수 있다. 상기 스페이서 층(350)은 상기 하부 소스/드레인 전극(200)의 상면, 및 상기 하부 사이드 스페이서(310)의 상면을 덮을 수 있다. 상기 스페이서 층(350)은 상기 하부 소스/드레인 전극(200) 및 상기 하부 사이드 스페이서(310)에 의해 노출된 상기 기판(100)의 상면을 덮을 수 있다. 상기 스페이서 층(350)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 스페이서 층(350)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 알루미늄 산화물(Al2O3) 및 유기 절연 물질 중 적어도 하나를 포함할 수 있고, 단일층 또는 적층 구조로 형성될 수 있다.
도 8을 참조하면, 상기 스페이서 층(350) 상에 상부 소스/드레인 전극층(251)이 형성될 수 있다. 상기 상부 소스/드레인 전극층(251)은 상기 스페이서 층(350)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 상부 소스/드레인 전극층(251)은 금속 산화물, 금속 질화물 또는 도전성 금속 물질을 포함할 수 있다. 예를 들어, 상기 금속 산화물은 인듐 주석 산화물(Indium Tin Oxide) 및 인듐 아연 산화물(Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있고, 금속 질화물은 도전성 금속 물질은 질화티타늄(TiN)을 포함할 수 있고, 상기 도전성 금속 물질은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W), 텅스텐 티타늄(TiW), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 상부 소스/드레인 전극층(251)은 단일층의 몰리브덴(Mo)을 포함할 수 있다.
도 9를 참조하면, 상기 스페이서 층(350) 상에 상부 소스/드레인 전극(250)이 형성될 수 있다. 상기 상부 소스/드레인 전극(250)을 형성하는 것은, 상기 상부 소스/드레인 전극층(251) 상에 포토리소그래피 공정 및 식각 공정을 수행하는 것을 포함할 수 있다. 상기 식각 공정에 의해, 상기 상부 소스/드레인 전극(250)은 상기 스페이서 층(350)의 상면의 일부를 덮도록 형성될 수 있다. 일 예로, 상기 식각 공정은 건식 식각 공정일 수 있다.
도 10을 참조하면, 상기 스페이서 층(350) 상에 상부 사이드 스페이서막(321)이 형성될 수 있다. 상기 상부 사이드 스페이서막(321)은 상기 상부 소스/드레인 전극(250)의 상면 및 상기 상부 소스/드레인 전극(250)에 의해 노출된 상기 스페이서 층(350)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 상부 사이드 스페이서막(321)은 절연 물질을 포함할 수 있다.
도 11을 참조하면, 상기 스페이서 층(350) 상에 상부 사이드 스페이서(320)가 형성될 수 있다. 상기 상부 사이드 스페이서(320)를 형성하는 것은, 상기 상부 사이드 스페이서막(321)을 식각하는 것을 포함할 수 있다. 상기 식각 공정에 의해, 상기 상부 사이드 스페이서(320)는 상기 상부 소스/드레인 전극(250)의 일 측을 덮도록 형성될 수 있다. 또한, 상기 식각 공정에 의해, 상기 상부 소스/드레인 전극(250)의 상면은 노출될 수 있다.
도 12를 참조하면, 상기 스페이서 층(350) 상에 층간 절연막(411)이 형성될 수 있다. 상기 층간 절연막(411)은 상기 상부 소스/드레인 전극(250)의 상면 및 상기 상부 사이드 스페이서(320)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 층간 절연막(411)은 상기 상부 소스/드레인 전극(250) 및 상기 상부 사이드 스페이서(320)에 의해 노출된 상기 스페이서 층(350)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 층간 절연막(411)은 절연 물질을 포함할 수 있다. 예를 들어, 상기 층간 절연막(411)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 및 알루미늄 산화물 (Al2O3) 중 적어도 하나를 포함할 수 있다.
도 13을 참조하면, 상기 하부 소스/드레인 전극(200) 상에 콘택 홀(CH)이 형성될 수 있다. 상기 콘택 홀(CH)은 상기 층간 절연막(411), 상기 상부 소스/드레인 전극(250), 및 상기 스페이서 층(350)을 관통하도록 형성될 수 있다. 상기 콘택 홀(CH)을 형성하는 것은, 포토리소그래피 공정 및 식각 공정을 수행하는 것을 포함할 수 있다. 일 예로, 상기 식각 공정은 건식 식각 공정일 수 있다. 상기 식각 공정에 의해, 상기 층간 절연막(411)이 식각되어, 층간 절연 패턴(410)이 형성될 수 있다. 또한, 상기 식각 공정에 의해, 상기 하부 소스/드레인 전극(200)의 상면의 일부가 노출될 수 있고, 상기 스페이서 층(350)의 측면, 상기 상부 소스/드레인 전극(250)의 측면 및 상기 층간 절연 패턴(410)의 측면이 노출될 수 있다.
도시되지는 않았으나, 일부 실시예에 따르면, 상기 콘택 홀(CH) 상에 패시베이션 패턴이 더 형성될 수 있다. 상기 패시베이션 패턴을 형성하는 것은, 상기 콘택 홀(CH) 내에 패시베이션 층을 형성하는 것, 및 상기 패시베이션 층 상에 건식 식각 공정을 수행하는 것을 포함할 수 있다. 상기 패시베이션 층은, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 및 알루미늄 산화물(Al2O3) 중 적어도 하나를 포함할 수 있다. 상기 식각 공정에 의해, 상기 패시베이션 패턴은 상기 콘택 홀(CH)의 내측벽을 덮도록 형성될 수 있고, 상기 콘택 홀(CH)의 바닥면을 덮지 않도록 형성될 수 있다.
도 14를 참조하면, 상기 콘택 홀(CH)의 내측벽 및 바닥면을 컨포멀하게 덮고, 상기 상부 소스/드레인 전극(250)의 상면 및 상기 층간 절연 패턴(410)의 상면 상으로 연장되는 활성층(501)이 형성될 수 있다. 상기 활성층(501)을 형성하는 것은, 스퍼터링(sputtering), 플라즈마 화학 기상 증착(PECVD), 또는 원자층 증착(ALD) 등의 공정에 의해 수행될 수 있다. 일부 실시예에서, 상기 활성층(501)은, 원자층 증착(ALD) 공정에 의해 수행될 수 있고, 이 경우 콘택 홀(CH)의 폭이 작아지더라도, 우수한 단차 피복성(step coverage)을 제공할 수 있다. 상기 활성층(501)은 비정질 실리콘(a-Si), 저온 다결정 실리콘(LTPS; Low Temperature Poly-silicon), 또는 산화물 반도체를 포함할 수 있다. 일 예로, 상기 산화물 반도체는 인듐 갈륨 아연 산화물(IGZO), 인듐 주석 아연 산화물 (ITZO), 인듐 아연 산화물(IZO), 인듐 산화물(InOx), 및 아연 주석 산화물(ZTO) 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 활성층(501)은 상기 산화물 반도체를 포함하는 단일층 또는 서로 다른 산화물 반도체가 적층된 구조의 다중층일 수 있다.
보호층(421)이 상기 활성층(501) 상에 형성될 수 있다. 상기 보호층(421)은 상기 콘택 홀(CH)의 일부를 채우도록 형성될 수 있다. 상기 보호층(421)은 상기 활성층(501)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 보호층(421)을 형성하는 것은, 원자층 증착(ALD) 공정에 의해 수행될 수 있다. 상기 보호층(421)은 절연 물질을 포함할 수 있다.
도 15를 참조하면, 활성 패턴(500) 및 보호 패턴(420)이 형성될 수 있다. 상기 활성 패턴(500) 및 상기 보호 패턴(420)을 형성하는 것은, 포토리소그래피 공정 및 식각 공정에 의해 수행될 수 있다. 일 예로, 상기 식각 공정은 건식 식각 공정일 수 있다. 상기 식각 공정에 의해, 상기 층간 절연 패턴(410)의 상면의 일부가 노출될 수 있다.
도 16을 참조하면, 상기 활성 패턴(500) 및 상기 보호 패턴(420) 상에 게이트 절연 패턴(430)이 형성될 수 있다. 상기 게이트 절연 패턴(430)은 상기 콘택 홀(CH)의 일부를 채우도록 형성될 수 있다. 상기 게이트 절연 패턴(430)은 상기 보호 패턴(420)의 상면 및 상기 층간 절연 패턴(410)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 게이트 절연 패턴(430)을 형성하는 것은, 플라즈마 화학 기상 증착(PECVD), 또는 원자층 증착(ALD) 공정에 의해 수행될 수 있다. 상기 공정은, 활성 패턴(500)의 너비, 문턱 전압(threshold voltage), 누설 전류(leakage current) 및 드레인 유도 장벽 감소(DIBL; Drain-Induced Barrier Lowering) 등의 조건에 따라 물질, 증착 온도, 및 두께가 결정될 수 있다.
도 17을 참조하면, 상기 게이트 절연 패턴(430) 상에 게이트 전극(600)이 형성될 수 있다. 상기 게이트 전극(600)은 상기 콘택 홀(CH)의 일부를 채우도록 형성될 수 있다. 상기 게이트 전극(600)은 상기 게이트 절연 패턴(430)의 상면을 컨포멀하게 덮도록 형성될 수 있다.
상기 게이트 전극(600)을 형성하는 것은, 상기 게이트 절연 패턴(430)의 상면을 따라 연장되는 하부 게이트 전극(610)을 형성하는 것, 및 상기 하부 게이트 전극(610) 상에 상기 하부 게이트 전극(610)의 상면을 따라 연장되는 상부 게이트 전극(620)을 형성하는 것을 포함할 수 있다. 상기 하부 게이트 전극(610)은 상기 게이트 절연 패턴(430)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 상부 게이트 전극(620)은 상기 하부 게이트 전극(610)의 상면을 컨포멀하게 덮도록 형성될 수 있다. 상기 상부 게이트 전극(620) 및 상기 하부 게이트 전극(610)은 서로 다른 공정에 의해 형성될 수 있다. 상기 상부 게이트 전극(620) 및 상기 하부 게이트 전극(610) 중 하나는 스퍼터링(sputtering) 공정에 의해 형성될 수 있고, 상기 상부 게이트 전극(620) 및 상기 하부 게이트 전극(610) 중 다른 하나는 원자층 증착(ALD) 공정에 의해 형성될 수 있다.
일 예로, 상기 하부 게이트 전극(610)은 원자층 증착(ALD) 공정에 의해 형성될 수 있고, 상기 상부 게이트 전극(620)은 스퍼터링(sputtering) 공정에 의해 형성될 수 있다. 이 경우, 상기 하부 게이트 전극(610)은 비교적 저항이 높은 인듐 주석 산화물(Indium Tin Oxide) 또는 인듐 아연 산화물(Indium Zinc Oxide)을 포함할 수 있고, 상기 상부 게이트 전극(620)은 몰리브덴(Mo)을 포함할 수 있다. 이에 따라, 우수한 단차 피복성(step coverage)을 제공하는 원자층 증착(ALD) 공정에 의해 형성된 상기 하부 게이트 전극(610)은 상기 콘택 홀(CH)의 내면을 컨포멀하게 덮도록 형성될 수 있다.
다른 예로, 상기 하부 게이트 전극(610)은 스퍼터링(sputtering) 공정에 의해 형성될 수 있고, 상기 상부 게이트 전극(620)은 원자층 증착(ALD) 공정에 의해 형성될 수 있다. 이 경우, 상기 하부 게이트 전극(610)은 몰리브덴(Mo)을 포함할 수 있고, 상기 상부 게이트 전극(620)은 비교적 저항이 높은 인듐 주석 산화물(Indium Tin Oxide) 또는 인듐 아연 산화물(Indium Zinc Oxide)을 포함할 수 있다. 이에 따라, 원자층 증착(ALD) 공정에 의해 형성된 상기 상부 게이트 전극(620)은 상기 콘택 홀(CH)의 내면을 컨포멀하게 덮도록 형성될 수 있다.
본 발명에 따르면, 상기 하부 게이트 전극(610) 및 상기 상부 게이트 전극(620)이 서로 다른 물질을 포함하고, 서로 다른 공정에 의해 형성됨에 따라, 상기 게이트 전극(600)은 상기 콘택 홀(CH)의 내면을 컨포멀하게 덮도록 형성될 수 있다. 이에 따라, 상기 게이트 전극(600)의 형성 공정 시의 불량이 개선될 수 있다.
다시 도 2를 참조하면, 상기 하부 게이트 전극(610) 및 상기 상부 게이트 전극(620) 상에 포토리소그래피 공정 및 식각 공정이 수행되어, 상기 하부 게이트 전극(610) 및 상기 상부 게이트 전극(620)의 일부가 식각될 수 있다. 상기 식각 공정에 의해, 상기 게이트 절연 패턴(430)의 상면의 일부가 노출될 수 있다. 일 예로, 상기 식각 공정은 건식 식각 공정일 수 있다. 다만, 일부 실시예에서, 상기 하부 게이트 전극(610)이 원자층 증착(ALD) 공정에 의해 형성된 경우, 상기 하부 게이트 전극(610)은 습식 식각 공정에 의해 일부가 식각될 수 있다. 다른 실시예에서, 상기 상부 게이트 전극(620)이 원자층 증착(ALD) 공정에 의해 형성된 경우, 상기 상부 게이트 전극(620)은 습식 식각 공정에 의해 일부가 식각될 수 있다.
도 18은 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터를 포함하는 유기발광다이오드(OLED) 백플레인 픽셀의 평면도이다.
도 18을 참조하면, 기판(100) 상에 스캔 라인들(SL)이 제1 방향(D1)으로 연장될 수 있고, 제2 방향(D2)으로 서로 이격되어 배치될 수 있다. 데이터 라인(DL)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 스캔 라인(SL)과 상기 데이터 라인(DL)은 서로 교차되어 배치될 수 있다. 전원 전압 라인들(VL)이 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격되어 배치될 수 있다. 일 예로, 상기 스캔 라인(SL)은 게이트 신호를 전달할 수 있고, 상기 데이터 라인(DL)이 데이터 전압을 전달할 수 있다.
상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 교차하는 영역에 스위칭 박막 트랜지스터(ST)가 형성될 수 있다. 상기 스위칭 박막 트랜지스터(ST)가 형성되는 영역 상에 상기 전원 전압 라인(VL)이 인접하게 배치될 수 있다. 구체적으로, 상기 전원 전압 라인(VL)은 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역과 수직적으로 중첩될 수 있다. 제1 활성층(AC1)이 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 상기 제1 활성층(AC1)은 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역과 수직적으로 중첩될 수 있다.
제1 콘택 홀(CH1)이 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 구체적으로, 상기 제1 콘택 홀(CH1)은 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역과 수직적으로 중첩될 수 있다.
일 예로, 상기 스위칭 박막 트랜지스터(ST)는 도 1 및 도 2의 수직 채널 박막 트랜지스터일 수 있다. 예를 들어, 상기 스위칭 박막 트랜지스터(ST)가 형성되는 영역 상의 상기 스캔 라인(SL)의 일부는 도 1 및 도 2의 게이트 전극(600)에 대응될 수 있고, 상기 데이터 라인(DL)의 일부는 도 1 및 도 2의 하부 소스/드레인 전극(200)에 대응될 수 있으며, 상기 전원 전압 라인(VL)의 일부는 도1 및 도 2의 상부 소스/드레인 전극(250)에 대응될 수 있다. 상기 제1 활성층(AC1)은 도 1 및 도 2의 활성 패턴(500)에 대응될 수 있고, 상기 제1 콘택 홀(CH1)은 도 1 및 도 2의 콘택 홀(CH)에 대응될 수 있다.
상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 교차하는 영역에 구동 박막 트랜지스터(DT)가 형성될 수 있다. 일 예로, 상기 구동 박막 트랜지스터(DT)는 도 1 및 도 2의 수직 채널 박막 트랜지스터일 수 있다. 다른 예로, 상기 구동 박막 트랜지스터(DT)는 평면 채널을 포함하는 박막 트랜지스터일 수 있다.
상기 구동 박막 트랜지스터(DT)가 형성되는 영역 상에 제2 활성층(AC2)이 상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 상기 제2 활성층(AC2)은 상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 서로 교차하는 영역과 수직적으로 중첩될 수 있다. 제2 콘택 홀(CH2)이 상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 구체적으로, 상기 제2 콘택 홀(CH2)은 상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 서로 교차하는 영역과 수직적으로 중첩될 수 있다. 상기 전원 전압 라인(VL)과 상기 스캔 라인(SL)이 교차하는 영역들 중 일부 상에 제1 콘택(CT1)이 배치될 수 있다. 애노드 전극과 연결되는 비아(VI)가 상기 전원 전압 라인(VL)의 일부와 수직적으로 중첩될 수 있다.
도 19는 본 발명의 일 실시예에 따른 수직 채널 박막 트랜지스터를 포함하는 유기발광다이오드(OLED) 백플레인 픽셀의 평면도이다. 이하, 전술한 내용과 중복되는 내용은 생략될 수 있다.
도 19를 참조하면, 기판(100) 상에 단위 픽셀 영역들(PX)이 제공될 수 있다. 상기 단위 픽셀 영역들(PX)은 전원 전압 라인(VL)을 기준으로 대칭되어 배치될 수 있다.
기판(100) 상에 스캔 라인들(SL)이 제1 방향(D1)으로 연장될 수 있고, 제2 방향(D2)으로 서로 이격되어 배치될 수 있다. 데이터 라인(DL)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 스캔 라인(SL)과 상기 데이터 라인(DL)은 서로 교차되어 배치될 수 있다. 전원 전압 라인들(VL)이 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격되어 배치될 수 있다.
상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 교차하는 영역에 스위칭 박막 트랜지스터(ST)가 형성될 수 있다. 상기 스위칭 박막 트랜지스터(ST)에 대한 설명은, 도 18의 스위칭 박막 트랜지스터(ST)에 대한 설명과 실질적으로 동일할 수 있다.
제1 활성층(AC1)이 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 제1 콘택 홀(CH1)이 상기 데이터 라인(DL)과 상기 스캔 라인(SL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 상기 제1 활성층(AC1) 및 제1 콘택 홀(CH1)에 대한 설명은, 도 18의 스위칭 박막 트랜지스터(ST)에 대한 설명과 실질적으로 동일할 수 있다.
상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 교차하는 영역에 구동 박막 트랜지스터(DT)가 형성될 수 있다. 상기 구동 박막 트랜지스터(DT)에 대한 설명은, 도 18의 구동 박막 트랜지스터(DT)에 대한 설명과 실질적으로 동일할 수 있다. 상기 구동 박막 트랜지스터(DT)가 형성되는 영역 상에 제2 활성층(AC2)이 상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 제2 콘택 홀(CH2)이 상기 스캔 라인(SL)과 상기 전원 전압 라인(VL)이 서로 교차하는 영역에 인접하게 배치될 수 있다. 상기 전원 전압 라인(VL)과 상기 스캔 라인(SL)이 교차하는 영역들 중 일부 상에 제1 콘택(CT1)이 배치될 수 있다. 애노드 전극과 연결되는 비아(VI)가 상기 전원 전압 라인(VL)의 일부와 수직적으로 중첩될 수 있다. 상기 단위 픽셀 영역들(PX) 사이에 배치된 전원 전압 라인(VL)과 스캔 라인(SL) 사이에 제2 콘택(CT2)이 배치될 수 있다. 상기 제2 활성층(AC2), 제2 콘택 홀(CH2), 제1 콘택(CT1), 비아(VI)에 대한 설명은, 도 18의 스위칭 박막 트랜지스터(ST)에 대한 설명과 실질적으로 동일할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 기판 상의 하부 소스/드레인 전극;
    상기 하부 소스/드레인 전극 상의 스페이서 층;
    상기 스페이서 층 상에 배치되고, 상기 스페이서 층의 상면의 일부를 덮는 상부 소스/드레인 전극;
    상기 상부 소스/드레인 전극의 상면의 일부 및 상기 상부 소스/드레인 전극에 의해 노출된 상기 스페이서 층의 상면을 덮는 층간 절연 패턴;
    상기 하부 소스/드레인 전극 상에 배치되어, 상기 층간 절연 패턴, 상기 상부 소스/드레인 전극, 및 상기 스페이서 층을 관통하는 콘택 홀;
    상기 콘택 홀의 내측벽 및 바닥면을 컨포멀하게 덮고, 상기 상부 소스/드레인 전극의 상면 및 상기 층간 절연 패턴의 상면 상으로 연장되는 활성 패턴;
    상기 콘택 홀의 일부를 채우고, 상기 활성 패턴의 상면을 따라 연장되는 게이트 절연 패턴;
    상기 콘택 홀의 일부를 채우고, 상기 게이트 절연 패턴의 상면을 따라 연장되는 게이트 전극을 포함하고,
    상기 활성 패턴은 상기 상부 소스/드레인 전극의 측면, 상기 층간 절연 패턴의 측면, 상기 스페이서 층의 제1 측면 및 상기 스페이서 층의 제2 측면에 접하고,
    상기 상부 소스/드레인 전극의 상기 측면과 상기 스페이서 층의 상기 제1 측면은 공면을 이루고,
    상기 층간 절연 패턴의 상기 측면과 상기 스페이서 층의 상기 제2 측면은 공면을 이루고,
    상기 상부 소스/드레인 전극의 상기 측면 및 상기 층간 절연 패턴의 상기 측면은 동일한 레벨에 배치되는 수직 채널 박막 트랜지스터.
  2. 제1 항에 있어서,
    상기 상부 소스/드레인 전극의 하면은, 상기 하부 소스/드레인 전극의 상면보다 더 높은 레벨에 위치하는 수직 채널 박막 트랜지스터.
  3. 제1 항에 있어서,
    상기 상부 소스/드레인 전극의 일부는 상기 하부 소스/드레인 전극의 일부와 수직적으로 중첩하는 수직 채널 박막 트랜지스터.
  4. 제1 항에 있어서,
    상기 콘택 홀은, 상기 하부 소스/드레인 전극의 상면의 일부, 상기 스페이서 층의 상기 제1 측면, 상기 스페이서 층의 상기 제2 측면, 상기 상부 소스/드레인 전극의 상기 측면 및 상기 층간 절연 패턴의 상기 측면을 노출시키는 수직 채널 박막 트랜지스터.
  5. 제1 항에 있어서,
    상기 게이트 전극은,
    상기 게이트 절연 패턴 상의 상부 게이트 전극; 및
    상기 상부 게이트 전극과 상기 게이트 절연 패턴 상에 개재되는 하부 게이트 전극을 포함하는 수직 채널 박막 트랜지스터.
  6. 제5 항에 있어서,
    상기 상부 게이트 전극과 상기 하부 게이트 전극은 서로 다른 물질을 포함하는 수직 채널 박막 트랜지스터.
  7. 제5 항에 있어서,
    상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 하나는 스퍼터링(sputtering) 공정에 의해 형성되고, 상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 다른 하나는 원자층 증착(ALD) 공정에 의해 형성되는 수직 채널 박막 트랜지스터.
  8. 제1 항에 있어서,
    상기 기판 상에 제공되고, 상기 하부 소스/드레인 전극의 양측 상에 배치되는 하부 사이드 스페이서를 더 포함하되,
    상기 하부 사이드 스페이서는 상기 하부 소스/드레인 전극의 양측을 덮는 수직 채널 박막 트랜지스터.
  9. 제1 항에 있어서,
    상기 활성 패턴과 상기 게이트 절연 패턴 사이에 개재되는 보호 패턴을 더 포함하는 수직 채널 박막 트랜지스터.
  10. 제1 항에 있어서,
    상기 활성 패턴의 일부는 "U" 형상의 단면을 가지고,
    상기 게이트 전극의 일부는 "U" 형상의 단면을 가지는 수직 채널 박막 트랜지스터.
  11. 제1 항에 있어서,
    상기 상부 소스/드레인 전극은 상기 하부 소스/드레인 전극으로부터 수직적으로 이격되는 수직 채널 박막 트랜지스터.
  12. 기판 상에 하부 소스/드레인 전극을 형성하는 것;
    상기 하부 소스/드레인 전극 상에 스페이서 층을 형성하는 것;
    상기 스페이서 층의 상면의 일부를 덮도록 상부 소스/드레인 전극을 형성하는 것;
    상기 상부 소스/드레인 전극의 상면의 일부 및 상기 상부 소스/드레인 전극에 의해 노출된 상기 스페이서 층의 상면을 덮도록 층간 절연 패턴을 형성하는 것;
    상기 층간 절연 패턴, 상기 상부 소스/드레인 전극, 및 상기 스페이서 층을 관통하는 콘택 홀을 형성하는 것;
    상기 콘택 홀의 내측벽 및 바닥면을 컨포멀하게 덮고, 상기 상부 소스/드레인 전극의 상면 및 상기 층간 절연 패턴의 상면 상으로 연장되는 활성 패턴을 형성하는 것;
    상기 활성 패턴 상에 형성되고, 상기 콘택 홀의 일부를 채우는 게이트 절연 패턴을 형성하는 것; 및
    상기 게이트 절연 패턴 상에 형성되고, 상기 콘택 홀의 일부를 채우는 게이트 전극을 형성하는 것을 포함하고,
    상기 활성 패턴은 상기 상부 소스/드레인 전극의 측면, 상기 층간 절연 패턴의 측면, 상기 스페이서 층의 제1 측면 및 상기 스페이서 층의 제2 측면에 접하고,
    상기 상부 소스/드레인 전극의 상기 측면과 상기 스페이서 층의 상기 제1 측면은 공면을 이루고,
    상기 상부 소스/드레인 전극의 상기 측면과 상기 제2 측면은 공면을 이루고,
    상기 상부 소스/드레인 전극의 상기 측면 및 상기 층간 절연 패턴의 상기 측면은 동일한 레벨에 배치되는 수직 채널 박막 트랜지스터의 제조 방법.
  13. 제12 항에 있어서,
    상기 게이트 전극을 형성하는 것은,
    상기 게이트 절연 패턴의 상면을 따라 연장되는 하부 게이트 전극을 형성하는 것; 및
    상기 하부 게이트 전극 상에 상기 하부 게이트 전극의 상면을 따라 연장되는 상부 게이트 전극을 형성하는 것을 포함하는 수직 채널 박막 트랜지스터의 제조 방법.
  14. 제13 항에 있어서
    상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 하나는 스퍼터링(sputtering) 공정에 의해 형성되고, 상기 상부 게이트 전극 및 상기 하부 게이트 전극 중 다른 하나는 원자층 증착(ALD) 공정에 의해 형성되는 수직 채널 박막 트랜지스터의 제조 방법.
  15. 제13 항에 있어서
    상기 상부 게이트 전극과 상기 하부 게이트 전극은 서로 다른 물질을 포함하는 수직 채널 박막 트랜지스터의 제조 방법.
  16. 제12 항에 있어서,
    상기 하부 소스/드레인 전극을 형성한 후, 상기 기판 상에 하부 사이드 스페이서막을 형성하는 것; 및
    상기 하부 사이드 스페이서막을 식각하여 하부 사이드 스페이서를 형성하는 것을 더 포함하되,
    상기 하부 사이드 스페이서는 상기 하부 소스/드레인 전극의 양측을 덮도록 형성되고,
    상기 스페이서 층은 상기 하부 사이드 스페이서를 덮는 수직 채널 박막 트랜지스터의 제조 방법.
  17. 제12 항에 있어서,
    상기 상부 소스/드레인 전극을 형성한 후, 상기 스페이서 층 상에 상부 사이드 스페이서막을 형성하는 것; 및
    상기 상부 사이드 스페이서막을 식각하여 상부 사이드 스페이서를 형성하는 것을 더 포함하되,
    상기 상부 사이드 스페이서는 상기 상부 소스/드레인 전극의 일 측을 덮도록 형성되는 수직 채널 박막 트랜지스터의 제조 방법.
  18. 제17 항에 있어서,
    상기 콘택 홀을 형성하는 것에 의해 상기 상부 사이드 스페이서가 제거되는 수직 채널 박막 트랜지스터의 제조 방법.
  19. 제12 항에 있어서,
    상기 활성 패턴을 형성한 후, 상기 활성 패턴 상에 보호 패턴을 형성하는 것을 더 포함하는 수직 채널 박막 트랜지스터의 제조 방법.
  20. 제12 항에 있어서,
    상기 상부 소스/드레인 전극의 하면은, 상기 하부 소스/드레인 전극의 상면보다 더 높은 레벨에 위치하고,
    상기 상부 소스/드레인 전극의 일부는 상기 하부 소스/드레인 전극의 일부와 수직적으로 중첩하는 수직 채널 박막 트랜지스터의 제조 방법.
KR1020200179795A 2020-12-21 2020-12-21 수직 채널 박막 트랜지스터 및 이의 제조 방법 Active KR102743416B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200179795A KR102743416B1 (ko) 2020-12-21 2020-12-21 수직 채널 박막 트랜지스터 및 이의 제조 방법
US17/523,320 US12021151B2 (en) 2020-12-21 2021-11-10 Vertical channel thin film transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200179795A KR102743416B1 (ko) 2020-12-21 2020-12-21 수직 채널 박막 트랜지스터 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220089784A KR20220089784A (ko) 2022-06-29
KR102743416B1 true KR102743416B1 (ko) 2024-12-18

Family

ID=82022438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200179795A Active KR102743416B1 (ko) 2020-12-21 2020-12-21 수직 채널 박막 트랜지스터 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US12021151B2 (ko)
KR (1) KR102743416B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116030A1 (ja) * 2022-11-30 2024-06-06 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
TW202501782A (zh) * 2022-12-23 2025-01-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2024209327A1 (ja) * 2023-04-05 2024-10-10 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
TW202501634A (zh) * 2023-05-19 2025-01-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置
TWI877928B (zh) * 2023-11-30 2025-03-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209739A1 (en) * 1999-05-13 2003-11-13 Hitachi, Ltd. Vertical semiconductor device with tunnel insulator in current path controlled by gate electrode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229310A (en) 1991-05-03 1993-07-20 Motorola, Inc. Method for making a self-aligned vertical thin-film transistor in a semiconductor device
US20070254402A1 (en) * 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
KR20130052216A (ko) 2011-11-11 2013-05-22 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
KR20130074954A (ko) 2011-12-27 2013-07-05 한국전자통신연구원 수직 채널 박막 트랜지스터
KR102169014B1 (ko) 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US20180315860A1 (en) 2017-04-28 2018-11-01 The Hong Kong University Of Science And Technology Vertical thin-film transistor with multiple-junction channel
US11049948B2 (en) 2018-06-29 2021-06-29 Solsona Enterprise, Llc Vertical thin film transistor with perforated or comb-gate electrode configuration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209739A1 (en) * 1999-05-13 2003-11-13 Hitachi, Ltd. Vertical semiconductor device with tunnel insulator in current path controlled by gate electrode

Also Published As

Publication number Publication date
US12021151B2 (en) 2024-06-25
US20220199836A1 (en) 2022-06-23
KR20220089784A (ko) 2022-06-29

Similar Documents

Publication Publication Date Title
KR102743416B1 (ko) 수직 채널 박막 트랜지스터 및 이의 제조 방법
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US10032803B2 (en) Thin film transistor array panel and method for manufacturing the same
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
US9882056B2 (en) Thin film transistor and method of manufacturing the same
US9768310B2 (en) Thin film transistor, organic light-emitting diode display including the same, and manufacturing method thereof
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR102305495B1 (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR102183920B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN105576015A (zh) 半导体装置
JP2023518622A (ja) 表示基板及びその製造方法、表示マザーボード並びに表示装置
KR101134989B1 (ko) 어레이 기판의 제조방법
KR20160087024A (ko) 박막트랜지스터 및 그의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR101594471B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20120088037A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8735890B2 (en) Display substrate and method of manufacturing the display substrate
KR101518851B1 (ko) 어레이 기판의 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
KR101030968B1 (ko) 어레이 기판 및 이의 제조방법
US12080543B2 (en) Display panel and manufacturing method thereof
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20201221

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220218

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20201221

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240429

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240923

PG1601 Publication of registration