[go: up one dir, main page]

KR102717707B1 - 비대칭 트렌치 모스펫 소자 - Google Patents

비대칭 트렌치 모스펫 소자 Download PDF

Info

Publication number
KR102717707B1
KR102717707B1 KR1020200014136A KR20200014136A KR102717707B1 KR 102717707 B1 KR102717707 B1 KR 102717707B1 KR 1020200014136 A KR1020200014136 A KR 1020200014136A KR 20200014136 A KR20200014136 A KR 20200014136A KR 102717707 B1 KR102717707 B1 KR 102717707B1
Authority
KR
South Korea
Prior art keywords
region
mosfet device
trench
trench mosfet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200014136A
Other languages
English (en)
Other versions
KR20210100320A (ko
Inventor
구상모
김동현
민성지
Original Assignee
한국전력공사
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 광운대학교 산학협력단 filed Critical 한국전력공사
Priority to KR1020200014136A priority Critical patent/KR102717707B1/ko
Publication of KR20210100320A publication Critical patent/KR20210100320A/ko
Application granted granted Critical
Publication of KR102717707B1 publication Critical patent/KR102717707B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/1095
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393Body regions of DMOS transistors or IGBTs 
    • H01L29/41741
    • H01L29/7802
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/252Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 비대칭 트렌치 모스펫 소자는 n-형 도펀트로 도핑된 기판; 상기 기판 상부에 배치되고, 상기 n-형 도펀트 보다 저농도로 도핑된 n-형 드리프트영역; 상기 n-형 드리프트영역 상부에 배치되는 p-몸체영역; 상기 p-몸체영역 일측에 배치되어 접합(junction)되고 상기 n-형 드리프트영역 내로 연장되며, 게이트 산화막에 의해 절연되는 게이트전극이 내부에 구비된 게이트 트렌치; 상기 게이트 트렌치 인접 영역에서 배치되어, 상기 게이트 트렌치의 하부면에 중첩영역(PL)을 형성하는 p-에미터(emitter); 상기 게이트 트렌치에 접합되어 형성되는 n+ 소스영역; 및 상기 n+ 소스영역의 일측에 접합되게 배치되며, n+ 소스영역보다 고농도로 도핑된 p+ 소스영역;을 포함한다.

Description

비대칭 트렌치 모스펫 소자{ASYMMENTRIC TRENCH MOSFET DEVICE}
본 발명은 트렌치 모스펫 소자에 관한 것이다. 보다 구체적으로, 본 발명은 트렌치(Trench) 모스펫 소자에 있어서 트렌치 영역에서 에지 종단(Edge termination)으로 인한 트렌치 가장자리의 전계 집중을 방지할 수 있는 비대칭 트렌치 모스펫 소자(Asymmetric Trench MOSFET device)에 관한 것이다.
실리콘 카바이드(SiC)는 높은 열전도도와 넓은 밴드갭 에너지로 인해 고온과 고전압 환경에서 높은 안정성을 보이는 장점을 가지고 있어서 차세대 전력 반도체 소자의 재료로 촉망받는 물질이다. 전력 반도체는 고전압을 견디는 데에 보다 용이하도록 수직형 구조로 설계되는 경우가 많은데, 이에 따라 SiC 중 가장 뛰어난 수직 이동도(Vertical mobility)를 가지고 있는 4H-SiC가 주목받고 있다.
4H-SiC는 실리콘(Si)과 비교하여 10 배 이상의 절연파괴강도와 3배 이상의 열전도도 그리고 3배정도의 포화 드리프트 속도로 동작함에 따라 SiC를 기질로 하는 금속산화막 반도체 전계효과 트랜지스터(Metal Oxide Semiconductor Field-Effect Transistor; MOSFET, 이하 '모스펫')는 Si 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor; IGBT)와 비교하여 스위칭 회로에서 보다 짧은 스위칭 시간 및 더 높은 속도와 더 낮은 손실을 갖는다.
한편, SiC 모스펫의 구조의 단점을 보완하기 위해 접합형 전계효과 트랜지스터(Junction Filed Effect Transistor; JFET)영역을 제거한 트렌치(Trench) 모스펫이 제안되었고, 트렌치(Trench) 모스펫은 보다 낮은 온-저항을 가지며, 더 높은 채널 밀도를 가진다.
도 1은 종래 트렌치 모스펫의 구조를 나타낸 모식도이다.
도 1을 참조하면, 기판(1) 상부에 드리프트층(2)이 배치되고, p-몸체부(3)에 인접하여 트렌치(4)가 배치된다.
상기 트렌치 모스펫은 오프(off) 상태에서 트렌치 영역의 에지 종단(Edge termination) 때문에 트렌치(4) 가장자리에 전계가 집중되는 문제가 발생한다.
따라서 트렌치 모스펫 소자에 있어서 게이트 산화막 영역에 높은 전계가 걸리는 현상을 방지하여 신뢰성이 증가된 트렌치 모스펫 소자의 개발이 시급한 실정이다.
국내특허 제10-1907460호는 전력 반도체 소자 및 그 제조방법에 관한 것으로, 기판에 이격된 제1트렌치 및 제2트렌치에 게이트 전극을 배치한 전력 반도체 소자를 개시하고 있으나, 싱글 트렌치 구조에서 전계효과를 조절하는 구성할 수 없는 단점이 있다.
본 발명의 목적은 트렌치 모스펫 소자에 있어서, 트렌치 영역의 에지 종단에 의한 트렌치 가장자리에서 전계 집중 효과를 방지하는 비대칭 트렌치 모스펫 소자를 제공하기 위한 위한 것이다.
본 발명의 다른 목적은 트렌치 모스펫 소자에 있어서 비대칭성 p-에미터(emitter)가 p-실드(shielding) 역할을 수행하여 전계 집중 효과를 방지할 수 있는지 확인하고, p-에미터의 길이를 조절하여 전계분포와 항복전압 및 온-저항의 정적 특성이 변화된 비대칭 트렌치 모스펫 소자를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 비대칭 트렌치 모스펫 소자를 포함하는 전력반도체를 제공하기 위한 것이다.
본 발명의 상기 및 기타의 목적들은 하기 설명되는 본 발명에 의하여 모두 달성될 수 있다.
1. 본 발명의 하나의 관점은 비대칭 트렌치 모스펫 소자에 관한 것이다.
상기 비대칭 트렌치 모스펫 소자는 n-형 도펀트로 도핑된 기판;
상기 기판 상부에 배치되고, 상기 n-형 도펀트 보다 저농도로 도핑된 n-형 드리프트영역;
상기 n-형 드리프트영역 상부에 배치되는 p-몸체영역;
상기 p-몸체영역 일측에 배치되어 접합(junction)되고 상기 n-형 드리프트영역 내로 연장되며, 게이트 산화막에 의해 절연되는 게이트전극이 내부에 구비된 게이트 트렌치;
상기 게이트 트렌치 인접 영역에서 배치되어, 상기 게이트 트렌치의 하부면에 중첩영역(PL)을 형성하는 p-에미터(emitter);
상기 게이트 트렌치에 접합되어 형성되는 n+ 소스영역; 및
상기 n+ 소스영역의 일측에 접합되게 배치되며, n+ 소스영역보다 고농도로 도핑된 p+ 소스영역;을 포함한다.
2. 상기 1구체예에서, 상기 기판은 단결정4H-실리콘 카바이드(SiC)이고, 셀 피치가 4.9 ㎛ 이내이며, 깊이가 17 ㎛ 이내일 수 있다.
3. 상기 1 또는 2 구체예에서, 상기 n+ 및 p+ 소스영역과 연결된 소스와 상기 기판의 하부와 연결되는 드레인을 더 포함할 수 있다.
4. 상기 3구체예에서, 상기 드레인은 알루미늄이며, 셀 피치가 4.9 ㎛ 이내일 수 있다.
5. 상기 1 내지 4 중 어느 하나의 구체예에서, 상기 중첩영역(PL)은 0.3내지 1.2㎛ 일 수 있다.
6. 상기 1 내지 5 중 어느 하나의 구체예에서, 상기 p-몸체영역의 도핑농도는 1×1017 내지 5 ×1017 cm-3이며, 접합 깊이는 0.9 ㎛ 이내일 수 있다.
7. 상기 1 내지 6 중 어느 하나의 구체예에서, 상기 n+ 소스영역의 도핑농도는 6×1018 내지 3×1019 cm-3이며, 접합 깊이는 0.4 ㎛ 이내일 수 있다.
8. 상기 1 내지 7 중 어느 하나의 구체예에서, 상기 p+ 소스영역의 도핑농도는 6×1018 내지 3×1019 cm-3이며, 접합 깊이는 0.4 ㎛ 이내일 수 있다.
9. 상기 1 내지 8 중 어느 하나의 구체예에서, 상기 게이트 트렌치의 접합 깊이는 2 ㎛ 이내이며, 폭은 1.4 ㎛ 이내일 수 있다.
10. 상기 1 내지 9 중 어느 하나의 구체예에서, 상기 게이트 산화막의 두께는 70 nm 이내일 수 있다.
11. 상기 1 내지 10 중 어느 하나의 구체예에서, 상기 소스는 알루미늄일 수 있다.
12. 본 발명의 다른 관점은 상기 비대칭 트렌치 모스펫 소자를 포함하는 전력 반도체에 관한 것이다.
본 발명은 트렌치 모스펫 소자에 있어서 트렌치 가장자리에 전계가 집중되는 문제를 해결하여, 소자의 신뢰성과 수명을 획기적으로 증가시킬 수 있고, 싱글 트렌치 구조에서 일측으로 p-에미터(p-emitter)를 배치하여 전계를 분산시킴으로써 항복전압 및 온-저항을 개선시킬 수 있으며, p-에미터의 길이변화를 통하여 온-저항과 항복전압 간의 상보관계(Trade-off)를 확인하여 소자 성능 지수를 향상시킨 개선된 구조의 소자 설계가 가능하다.
도 1은 종래 트렌치 모스펫의 구조를 나타낸 모식도이다.
도 2는 본 발명의 일 구체예에 따른 비대칭 트렌치 모스펫 소자의 구조를 나타낸 모식도이다.
도 3은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자의 p-에미터 길이 변화에 따른 항복전압을 나타낸 것이다.
도 4는 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자와 대칭형 모스펫 소자의 문턱전압(threshold volage)를 나타낸 것이다.
도 5는 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자와 대칭형 모스펫 소자의 출력(output) 특성을 나타낸 것이다.
도 6은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자에 있어서 드레인 전압이 1700V일 때 p-에미터 길이 변화에 따른 전계분포를 나타낸 것이다.
도 7은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자의 비대칭 구조의 p-에미터 길이에 따른 온-저항과 소자성능지수의 비교를 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 구체적으로 설명한다. 다만, 하기 도면은 본 발명에 대한 이해를 돕기 위해 제공되는 것일 뿐, 본 발명이 하기 도면에 의해 한정되는 것은 아니다. 또한, 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.
'상부', '상면', '하부', '하면' 등과 같은 위치 관계는 도면을 기준으로 기재된 것일 뿐, 절대적인 위치 관계를 나타내는 것은 아니다. 즉, 관찰하는 위치에 따라, '상부'와 '하부' 또는 '상면'과 '하면'의 위치가 서로 변경될 수 있다.
이하, 도 2를 참고하여 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자를 설명한다.
도 2는 본 발명의 일 구체예에 따른 비대칭 트렌치 모스펫 소자(1000)의 구조를 나타낸 모식도이다.
도 2를 참조하면, 본 발명의 비대칭 트렌치 모스펫 소자(1000)는 기판(100), n-형 드리프트영역(200), p-몸체영역(300), 게이트 전극(420)이 구비된 게이트 트렌치(400), p-에미터(emitter; 500), n+ 소스영역(600), 및p+ 소스영역(700)을 포함한다.
상기 기판(100)은 고농도로 n-형 도펀트가 도핑되어 형성될 수 있다.
한 구체예에서 상기 기판(100)은 단결정4H-실리콘 카바이드(SiC)이고, 셀 피치가 4.9 ㎛ 이내이며, 깊이가 17 ㎛ 이내일 수 있다.
상기 단결정 4H-실리콘 카바이드는 실리콘(Si)과 비교하여 높은 밴드갭(band gap)을 가지고, 높은 열전도도 및 높은 임계전압을 가지고 있어서 이를 기판으로 전력 반도체 소자를 제조하는 경우 높은 항복 전압을 가질 수 있다.
상기 4H-실리콘 카바이드는 질소(N) 또는 인(P)등과 같은 5족 원소인 N형 불순물을 포함하하여 고농도로 도핑될 수 있다.
상기 4H-실리콘 카바이드는 고농도로 n-형 도펀트를 도핑할 수 있어서, 농도가 낮은 드리프트영역을 가지는 에피텍시얼 층(epitaxial layer)을 형성할 수 있다.
본 발명의 한 구체예에서, 상기 기판은 셀 피치(cell pitch)가 4.9 ㎛ 이내이며, 깊이가 17 ㎛ 이내일 수 있다.
상기 기판의 셀 피치와 깊이는 0 ㎛를 초과하며, 상기 범위 내에서 결정된다.
상기 셀 피치 범위 내에서 셀 피치가 결정되는 경우 이를 기준으로 에피텍시얼 층을 형성할 수 있으며, 상기 깊이 내에서 트렌치의 접합 깊이를 결정할 수 있다.
상기 범위를 초과하는 경우에는 상부에 에피텍시얼 층을 형성하기 어려우며, 이후 트렌치를 형성하는 식각 공정이 복잡해지는 문제가 발생될 수 있다.
상기 n+ 소스영역(600) 및 p+ 소스영역(700)은 소스(900)와 연결되고, 상기 기판의 하부에는 드레인(800)이 연결된다.
상기 소스(900) 및 드레인(800)은 전기적으로 접속되며, 상기 소스(900) 및 드레인(800)이 전기 접속되는 경우 트랜지스터를 형성할 수 있다.
상기 드레인(800)은 알루미늄이며, 셀 피치가 4.9 ㎛ 이내일 수 있다.
상기 드레인(800)의 셀 피치는 0 ㎛를 초과하며, 상기 범위 내에서 결정된다.
상기 드레인(800)은 순수 알루미늄 또는 알루미늄 합금이며, 상기 알루미늄은 저항율이 낮고, 용이하게 가공될 수 있는 장점이 있다.
상기 드레인(800)을 알루미늄으로 선택하는 경우 상기 4H-실리콘 카바이드 사이에 장벽 금속층(미도시)을 더 포함할 수 있으며, 이 경우 규소와 알루미늄 사이에서 상호확산을 방지할 수 있다.
상기 드레인(800)의 셀 피치는 0㎛ 초과 4.9 ㎛ 이내에서 결정되고, 상기 기판(100)의 셀 피치에 따라 결정될 수 있다.
상기 n-형 드리프트영역(200)은 상기 기판(100) 상부에 배치되고, 상기 n-형 도펀트 보다 저농도로 도핑된다.
본 발명의 한 구체예에서 상기 n-형 드리프트영역(200)의 도핑농도는 4×1015 cm-3 일 수 있다.
상기 p-몸체영역(300)은 상기 n-형 드리프트영역(200) 상부에 배치된다.
본 발명의 한 구체예에서, 상기 p-몸체영역(300)의 도핑농도는 1×1017 내지 5 ×1017 cm-3이며, 접합 깊이(310)는 0.9 ㎛ 이내일 수 있다.
상기 도핑농도 범위 내에서 이온 주입 공정으로 도펀트를 효과적으로 도핑할 수 있다.
상기 n-형 드리프트영역(200)과 상기 p-몸체영역(300)은 에피텍시얼 층(epitaxial layer)을 형성할 수 있으며, 상기 에피텍시얼 층에 게이트 트렌치(400)가 형성될 수 있다.
상기 게이트 트렌치(400)는 상기 p-몸체영역(300) 일측에 배치되어 접합(junction)되고 상기 n-형 드리프트영역(200) 내로 연장되며, 게이트 산화막(410)에 의해 절연되는 게이트전극(420)이 내부에 구비된다.
상기 게이트 트렌치(400)는 상기 p-몸체영역(300) 일측에 배치되며, 이를 통과하여 n-형 드리프트영역(200)의 일부에 걸쳐 형성된다.
상기 게이트 트렌치(400)는 상기 p-몸체영역(300) 일측과 접합되며, 상기 n-형 드리프트 영역(200)의 일부까지 접합되면, 접합 깊이가 결정된다.
본 발명의 한 구체예에서, 상기 게이트 트렌치(400)의 접합 깊이(430)는 2 ㎛ 이내이며, 폭은 1.4 ㎛ 이내일 수 있다.
상기 게이트 트렌치(400)의 접합 깊이(430)와 폭은 0 ㎛를 초과하며, 상기 범위 내에서 결정된다.
상기 범위 내에서 접합 깊이(430)와 폭이 결정되는 경우 식각 공정이 용이하여 제조 공정의 효율이 증가되며, 이후에 상기 게이트 산화막(410)이 상기 게이트 트렌치(400) 내에 용이하게 형성될 수 있으며 보이드(voids)의 형성을 방지할 수 있고, 게이트 트렌치 깊이가 너무 깊어질 경우 항복전압이 낮아질 수 있으므로 해당 범위에서 결정하는 것이 바람직하다.
본 발명의 한 구체예에서, 상기 게이트 산화막(410)의 두께는 0 nm를 초과하고 70 nm 이내일 수 있다.
상기 게이트 산화막(410)이 상기 범위 내에서 결정되는 경우 절연막 특성을 나타낼 수 있으며, 이후 공정에서 도전층을 형성하기 유리하다.
상기 도전층은 화학 기상 증착 공정을 통하여 상기 게이트전극(420)을 형성할 수 있다.
상기 p-에미터(emitter; 500)는 상기 게이트 트렌치(400) 인접 영역에서 배치되어, 상기 게이트 트렌치(400)의 하부면에 중첩영역(PL; 510)을 형성한다.
본 발명의 한 구체예에서 상기 게이트 트렌치(400) 중십으로 상기 p-에미터가 일측에만 인접하여 형성될 수 있다.
상기 p-에미터(500)는 상기 중첩영역(510)을 통하여 소스와 드레인 사이의 전류를 제어할 수 있다.
상기 p-에미터(500)가 상기 게이트 트렌치(400) 인접 영역 일측에 비대칭(asymmetric)으로 배치되어 상기 게이트 트렌치의 하부면에 중첩영역(510)을 형성할 수 있다.
본 발명의 한 구체예에서 상기 게이트 트렌치(400) 중심으로 일측은 상기 p-몸체영역(300)이 접하고, 타측은 p-에미터(500)가 접하며, 상기 p-몸체영역(300)과 p-에미터(500)는 비대칭으로 형성될 수 있다.
상기 중첩영역(510)이 형성되는 경우 p-에미터(500)가 p-차폐막(p-shielding) 역할을 수행한다.
본 발명의 한 구체예에서 상기 중첩영역(510)의 길이는 0.3 내지 1.2 ㎛ 이다.
상기 범위 내에서 게이트 트렌치(400) 하부의 항복전압을 감소시킬 수 있으며, 상기 p-에미터(500)가 p-차폐막(p-shielding) 역할을 수행하여 상기 게이트 산화막에 집중되는 전계를 분산시킬 수 있다.
상기 중첩영역(510)의 길이가 1.2 ㎛인 경우에는 게이트 산화막 하단부 전체 부분을 차폐(protection)할 수 있다.
이 때, 상기 항복전압은 2050V 내지 3100V 범위 내로 나타날 수 있다.
상기 n+ 소스영역(600)은 상기 게이트 트렌치(400)에 접합되어 형성된다.
상기 n+ 소스영역(600)의 도핑농도는 6×1018 내지 3×1019 cm-3이며, 접합 깊이(610)는 0.4 ㎛ 이내일 수 있다.
상기 n+ 소스영역(600)의 도핑농도는 상기 p-몸체영역(300)의 도핑농도보다 고농도로 도핑된다.
본 발명의 한 구체예에서, 상기 범위 내로 도핑하는 경우 이온 주입 공정을 통하여 상기 n+ 소스영역(600)을 형성하기 유리하다.
상기 접합 깊이(610)는 0 ㎛ 초과 0.4 ㎛ 이내일 수 있다.
상기 범위 내에서 접합 깊이가 결정되는 경우 상기 p-몸체영역(300) 내에서 상기 n+ 소스영역(600)을 형성할 수 있다.
상기 p+ 소스영역(700)은 상기 n+ 소스영역(600)의 일측에 접합되게 배치되며, n+ 소스영역(600)과 같은 농도로 도핑된다.
본 발명의 한 구체예에서, 상기 p+ 소스영역(700)의 도핑농도는 6×1018 내지 3×1019 cm-3이며, 접합 깊이(710)는 0.4 ㎛ 이내이다.
상기 p+ 소스영역(700)은 상기 n+ 소스영역(600)의 접합 깊이(610)와 동일한 범위 내에서 결정된다.
상기 p+ 소스영역(700)의 도핑 농도와 접합 깊이가 상기 범위 내에서 결정되는 경우 이온 주입공정으로 p+ 소스영역(700)을 형성할 수 있으며, p-몸체영역(300) 내에서 p+ 소스영역(700)을 형성할 수 있다.
상기 소스(900)는 n+ 소스영역(600) 및 p+ 소스영역(700)과 연결된다.
상기 소스(700)에서 상기 드레인(800)으로 전류가 흐를 수 있다.
상기 드레인(800)과 마찬가지로 상기 소스(700)는 순수 알루미늄 또는 알루미늄 합금이며, 상기 소스를 알루미늄으로 선택하는 경우에는 저항율이 낮고, 용이하게 가공될 수 있는 장점을 갖는다.
본 발명의 다른 관점에 따르면, 본 발명은 상기 비대칭 트렌치 모스펫 소자(1000)를 포함하는 전력 반도체를 제공한다.
상기 비대칭 트렌치 모스펫 소자(1000)는 통상의 기판 상에 여러 번 반복되어 트랜지스터 어레이(arrays)를 형성할 수 있다.
상기 어레이는 다양한 셀형 또는 스트립 구조로 형성될 수 있다.
상기 어레이로 이루어진 전력 반도체는 항복전압이 감소되고 소자의 신뢰성이 증가될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
실시예 1. 비대칭 트렌치 모스펫 소자 제조
고전압, 대전류 동작을 위한 소자를 구현하기 위하여 농도 및 두께가 4×1015 cm-3 및 15 ㎛ n-형 4H-실리콘 카바이드(SiC) 기판을 준비하고, 이온 주입 공정을 이용하여 n-형 드리프트영역 및 p-몸체영역을 포함하는 에피텍시얼 층을 형성하였다.
변수(Parameter) 대칭형(Symmetric) 비대칭형(Asymmetric) 단위
셀 피치(Cell pitch) 4.7 4.7
n-형 드리프트영역 두께(Drift region thickness) 15 15
n-형 드리프트영역 도핑농도(Drift region doping) 4×1015 4×1015 cm-3
p-몸체영역 도핑농도 (p-body doping) 1×1017 1×1017 cm-3
p-에미터 도핑농도(p-emitter doping) - 5×1018 cm-3
n+, p+소스영역 도핑농도 2×1019 2×1019 cm-3
게이트 산화막 두께(Oxide thickness) 0.5 0.5
게이트 트렌치 접합 깊이(Trench depth) 1.6 1.6
상기 표 1은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자와 종래 대칭형 트렌치 모스펫 소자의 파라미터를 나타낸 것이다.
상기 표 1의 파라미터에 따라n-형 드리프트영역보다 고농도로 도펀트를 도핑한 n+ 소스영역 및 p+ 소스영역을 형성하고, 포토리소그라피 및 식각공정을 이용하여 일정 패턴으로 게이트 트렌치를 형성하고, 하부에 p-에미터를 비대칭으로 배치하였다.
기판 하부에 드레인을 형성하고, n+ 소스영역 및 p+ 소스영역과 전기적으로 연결된 소스를 배치하여 비대칭 트렌치 모스펫 소자를 제조하였다.
실험예 1. 정적 특성 확인
트렌치 게이트 하부에서p-에미터의 길이 변화에 따른 게이트 트렌치 산화막의 전계분포, 항복전압, 및 온-저항 변화를 확인하였다.
도 1 및 도2를 참조하며, 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자의 구조와 종래 트렌치 모스펫 소자의 구조를 비교하면, p-에미터가 한족에 배치되며, 이 영역의 두께가 1.8 ㎛이며, 도핑 농도가 5×1018 cm-3이다.
도 3은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자의 p-에미터 길이 변화에 따른 항복전압을 나타낸 것이다.
도 3을 참조하면, 종래 대칭형 트렌치 모스펫 소자(Ref.)는 1,700 V의 항복전압을 갖는다.
한 구체예에 따른 비대칭 트렌치 모스펫 소자는p-에미터의 비대칭 구조에서 트렌치 게이트 하부 부분 p-에미터의 길이를 나타내는 중첩영역(PL)이 1.2㎛부터 0.3㎛까지 변화되는 경우에 항복전압이 3100V, 2900V, 2500V, 2050V로 점차 낮아지는 것을 확인하였다.
대칭형 구조보다 비대칭형 구조에서 트렌치 게이트 하단 부분을 다 덮고 있는 경우 항복전압이 약 82 % 가량 증가하였다.
도 4는 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자와 대칭형 모스펫 소자의 문턱전압(threshold volage)를 나타낸 것이다.
도 4를 참조하면, 좌측에서 드레인 전압(Vds)이 1V일 때, 우측에서 드레인 전압(Vds)이 10 V일 때 구조별로 게이트 전압의 변화에 따른 드레인 전류를 측정하였다.
이때 문턱전압은 약 5 V 로 큰 차이를 가지지 않지만 드레인 전류의 차이를 확인하였다.
도 5는 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자와 대칭형 모스펫 소자의 출력(output) 특성을 나타낸 것이다.
도 5를 참조하면, Ron,sp값을 도출해 낼 수 있다. 게이트 전압을 7 V 주었을 때, 각 구조별로 드레인 전압의 변화에 따른 드레인 전류를 측정하였다. 대칭형(Ref.) 구조는 Ron의 값이 2.61 mΩ·cm2이며, PL의 길이가 1.2 ㎛, 0.9 ㎛, 0.6 ㎛, 0.3 ㎛ 차례일 때, Ron은 5.74 mΩ·cm2, 3.57 mΩ·cm2, 3.28 mΩ·cm2, 3.11 mΩ·cm2이였다.
비대칭 트렌치 모스펫 소자는 종래 대칭형 구조의 온 저항에 비해서는 약 54% 증가한 것을 확인하였다.
한편, 드레인 전압을 상승에 따라 산화막 영역에 매우 높은 전계가 가해진다.
이때 산화막에 열전자(hot electron)가 잡혀(trap)서 문턱전압을 영구적으로 변화시켜 소자의 수명을 감소시킨다. 이는 기존에 SiO2 물질의 신회성을 보장할 수 있는 전계값인 4 MV/cm를 상회한다. 즉 항복전압보다 낮은전압을 사용하였을 때 소자의 신뢰성을 해치지 않는다.
따라서 비대칭 트렌치 모스펫 소자의 경우 p-에미터가 p-차폐막(p-shielding) 역할을 수행하게 되어 게이트 산화막 영역에 높은 전계가 걸리는 현상을 막아주어 소자의 신뢰성이 저하되는 현상을 해결해 줄 수 있다.
도 6은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자에 있어서 드레인 전압이 1700V일 때 p-에미터 길이 변화에 따른 전계분포를 나타낸 것이다.
도 6을 참조하면, x축이 게이트 산화막(bottom oxide) 하부에 위치하였을 때, PL의 길이예 따른 y축 방향의 전계분포를 나타낸 것이다.
PL이 0.3㎛부터 1.2㎛까지 길어질 때 전계값이 낮아지는 것을 볼 수 있으며, 1.2㎛일 때 가장 낮은 전계값인 3.6 MV/cm을 가지는 것을 확인할 수 있고, 이는 앞서 상술한 p-에미터가 p-차폐막(p-shielding) 역할 수행하여 채널영역과 산화막에 집중되는 전계를 분산시킬 수 있기 때문이다.
도 7은 본 발명의 한 구체예에 따른 비대칭 트렌치 모스펫 소자의 비대칭 구조의 p-에미터 길이에 따른 온-저항과 소자성능지수의 비교를 나타낸 것이다.
도 5를 참조하면, PL의 길이변화에 따른 온-저항과 소자성능지수인 Baliga's Figure of Merit(BFOM)을 하기 수학식1에 따라 나타내었다.
[수학식 1]
구조를 비교하여 전체적인 소자성능지수를 비교하였을 때는 PL의 길이가 0.9㎛일 때 가장 개선된 구조임을 확인할 수 있다.
Ref. PL=1.2 PL=0.9 PL=0.6 PL=0.3 단위(units)
Vb(V) 1700 3100 2900 2500 2050 V
Ron,sp 2.61 5.74 3.57 3.28 3.11 mΩ·cm2
Vth 5.36 5.24 5.29 5.3 5.16 V
BFOM 46.93 66.96 94.22 76.21 54.05 MW/cm2
상기 표 2는 비대칭 트렌치 모스펫 소자의 정적 특성을 나타낸 것이다.
따라서 본 발명에 따른 비대칭 트렌치 모스펫 소자는 온-저항이 증가하는 특성을 가지나, 항복전압이 대폭 개선되어 전체적인 소자성능지수가 매우 향상되며, 소자의 신뢰성이 증가된다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
1000 : 비대칭 트렌치 모스펫 소자
100 : 기판 200 : n-형 드리프트영역
300 : p-몸체영역 310 : 접합 깊이
400 : 게이트 트렌치 410: 게이트 산화막
420 : 게이트 전극 430 : 접합 깊이
500 : p-에미터(emitter) 510 : 중첩영역(PL)
600 : n+ 소스영역 610 : 접합 깊이
700 : p+ 소스영역 800: 드레인
900 : 소스

Claims (12)

  1. n-형 도펀트로 도핑된 기판;
    상기 기판 상부에 배치되고, 상기 n-형 도펀트 보다 저농도로 도핑된 n-형 드리프트영역;
    상기 n-형 드리프트영역 상부에 배치되는 p-몸체영역;
    상기 p-몸체영역 일측에 배치되어 접합(junction)되고 상기 n-형 드리프트영역 내로 연장되며, 게이트 산화막에 의해 절연되는 게이트전극이 내부에 구비된 게이트 트렌치;
    상기 게이트 트렌치 인접 영역에서 배치되어, 상기 게이트 트렌치의 하부면에 중첩영역(PL)을 형성하는 p-에미터(emitter);
    상기 게이트 트렌치에 접합되어 형성되는 n+ 소스영역; 및
    상기 n+ 소스영역의 일측에 접합되게 배치되며, n+ 소스영역과 동일한 농도로 도핑된 p+ 소스영역;을 포함하고,
    상기 중첩영역(PL)은 p-에미터가 상기 게이트 트렌치 인접 영역 일측에 비대칭(asymmetric)으로 배치되어 형성되고, 길이가 0.3 내지 1.2㎛이고,
    상기 p+ 소스영역의 접합 깊이는 n+ 소스영역의 접합 깊이와 동일한 범위이면서,
    상기 p+ 소스영역은 p-에미터와 접하지 않은 것인,
    비대칭 트렌치 모스펫 소자.
  2. 삭제
  3. 제1항에 있어서, 상기 n+ 및 p+ 소스영역과 연결된 소스와 상기 기판의 하부와 연결되는 드레인을 더 포함하는 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  4. 제3항에 있어서, 상기 드레인은 알루미늄이며, 셀 피치가 4.9 ㎛ 이내인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  5. 삭제
  6. 제1항에 있어서, 상기 p-몸체영역의 도핑농도는 1×1017 내지 5 ×1017 cm-3이며, 접합 깊이는 0.9 ㎛ 이내인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  7. 제1항에 있어서, 상기 n+ 소스영역의 도핑농도는 6×1018 내지 3×1019 cm-3이며, 접합 깊이는 0.4 ㎛ 이내인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  8. 제1항에 있어서, 상기 p+ 소스영역의 도핑농도는 6×1018 내지 3×1019 cm-3이며, 접합 깊이는 0.4 ㎛ 이내인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  9. 제1항에 있어서, 상기 게이트 트렌치의 접합 깊이는 2 ㎛ 이내이며, 폭은 1.4 ㎛ 이내인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  10. 제1항에 있어서, 상기 게이트 산화막의 두께는 70 nm 이내인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  11. 제1항에 있어서, 상기 소스는 알루미늄인 것을 특징으로 하는 비대칭 트렌치 모스펫 소자.
  12. 상기 제1항, 제3항, 제4항 및 제6항 내지 제11항 중 어느 한 항의 비대칭 트렌치 모스펫 소자를 포함하는 전력 반도체.
KR1020200014136A 2020-02-06 2020-02-06 비대칭 트렌치 모스펫 소자 Active KR102717707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200014136A KR102717707B1 (ko) 2020-02-06 2020-02-06 비대칭 트렌치 모스펫 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200014136A KR102717707B1 (ko) 2020-02-06 2020-02-06 비대칭 트렌치 모스펫 소자

Publications (2)

Publication Number Publication Date
KR20210100320A KR20210100320A (ko) 2021-08-17
KR102717707B1 true KR102717707B1 (ko) 2024-10-16

Family

ID=77466422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200014136A Active KR102717707B1 (ko) 2020-02-06 2020-02-06 비대칭 트렌치 모스펫 소자

Country Status (1)

Country Link
KR (1) KR102717707B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115995491A (zh) * 2022-11-30 2023-04-21 中芯越州集成电路制造(绍兴)有限公司 碳化硅mos器件及其制造方法
KR102819652B1 (ko) * 2023-09-19 2025-06-11 국립금오공과대학교 산학협력단 높은 항복 전압을 갖는 트렌치형 전력반도체소자의 제조 방법 및 이를 이용하여 제조된 높은 항복 전압을 갖는 트렌치형 전력반도체소자
CN118800809B (zh) * 2024-09-14 2025-01-24 深圳天狼芯半导体有限公司 半超结碳化硅mos器件及其制备方法、芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102158345B1 (ko) 2016-06-21 2020-09-23 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법
KR102311797B1 (ko) 2017-07-10 2021-10-08 한국전기연구원 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 모스펫 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2012099601A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
KR20190100598A (ko) * 2018-02-21 2019-08-29 주식회사 예스파워테크닉스 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102158345B1 (ko) 2016-06-21 2020-09-23 씨에스엠씨 테크놀로지스 에프에이비2 코., 엘티디. 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법
KR102311797B1 (ko) 2017-07-10 2021-10-08 한국전기연구원 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 모스펫 제조방법

Also Published As

Publication number Publication date
KR20210100320A (ko) 2021-08-17

Similar Documents

Publication Publication Date Title
JP7241848B2 (ja) 絶縁ゲート型炭化珪素半導体装置
JP7460331B2 (ja) シリコンカーバイド半導体素子
KR102414729B1 (ko) 고전압 mosfet 장치 및 상기 장치의 제조방법
CN115699328A (zh) 具有分段沟槽和屏蔽件的沟槽功率器件
CN1695251A (zh) 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法
KR102717707B1 (ko) 비대칭 트렌치 모스펫 소자
JP5463725B2 (ja) 炭化珪素半導体装置およびその製造方法
US12243933B2 (en) Semiconductor device layouts
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
US20160104792A1 (en) High voltage mosfet devices and methods of making the devices
CN114141874A (zh) 功率半导体器件及其制造方法
WO2023112547A1 (ja) 半導体装置
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
GB2607292A (en) Semiconductor device
JP4131193B2 (ja) 半導体装置
KR20210009005A (ko) 반도체 소자 및 그 제조 방법
CN119181727A (zh) 功率器件
CN117913143A (zh) 一种沟槽型SiC MOSFET结构及制作方法
US12211903B2 (en) Semiconductor device and method for designing thereof
KR102572223B1 (ko) 전력 반도체 소자 및 그 제조 방법
US7741655B2 (en) Semiconductor device
CN116110937A (zh) 碳化硅基mosfet器件及制作方法
US20240055498A1 (en) Semiconductor device and method for producing same
KR102335490B1 (ko) 반도체 소자 및 그 제조 방법
CN113097305A (zh) 一种场效应管及其制备方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000