[go: up one dir, main page]

KR102710739B1 - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102710739B1
KR102710739B1 KR1020190133995A KR20190133995A KR102710739B1 KR 102710739 B1 KR102710739 B1 KR 102710739B1 KR 1020190133995 A KR1020190133995 A KR 1020190133995A KR 20190133995 A KR20190133995 A KR 20190133995A KR 102710739 B1 KR102710739 B1 KR 102710739B1
Authority
KR
South Korea
Prior art keywords
node
transistor
scan
turned
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190133995A
Other languages
English (en)
Other versions
KR20210050050A (ko
Inventor
김나영
김동휘
전진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190133995A priority Critical patent/KR102710739B1/ko
Priority to US16/881,738 priority patent/US11348512B2/en
Priority to CN202010878943.XA priority patent/CN112802431A/zh
Publication of KR20210050050A publication Critical patent/KR20210050050A/ko
Priority to US17/740,965 priority patent/US11682344B2/en
Priority to US18/315,263 priority patent/US20230282161A1/en
Priority to KR1020240128396A priority patent/KR102791840B1/ko
Application granted granted Critical
Publication of KR102710739B1 publication Critical patent/KR102710739B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

화소는, 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 제1 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 제2 노드 사이에 접속되며, 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 및 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되어 제1 트랜지스터에 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함한다. 제4 트랜지스터는 제1 주파수로 턴-온되고, 제2 트랜지스터 및 제3 트랜지스터는 제1 주파수보다 작은 제2 주파수로 턴-온된다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 배선을 통해 제공되는 신호들에 각각 응답하여 턴-온되고, 이에 의해 소정의 구동 전류가 생성된다. 발광 소자는 이러한 구동 전류에 대응하여 발광한다.
최근에는 표시 장치의 구동 효율 향상 및 소비 전력을 최소화하기 위하여 표시 장치를 저주파로 구동하는 방법이 사용된다. 따라서, 표시 장치가 저주파로 구동될 때 표시 품질을 향상시킬 수 있는 방법이 요구된다.
본 발명의 일 목적은 저주파 구동 시에 주기적으로 구동 트랜지스터에 바이어스를 인가하는 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하며, 다양한 구동 주파수로 구동되는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는, 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 및 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되어 상기 제1 트랜지스터에 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함할 수 있다. 상기 제4 트랜지스터는 제1 주파수로 턴-온되고, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 주파수보다 작은 제2 주파수로 턴-온될 수 있다.
일 실시예에 의하면, 상기 제2 주파수는 영상 리프레시 레이트(refresh rate)와 동일하고, 상기 제1 주파수의 약수에 상응할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 전원과 상기 제1 노드 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 상기 발광 소자의 제1 전극에 접속되는 제4 노드와 상기 제3 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 상기 제4 노드와 제1 초기화 전원 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 상기 제2 노드와 제2 초기화 전원 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제5 내지 제7 트랜지스터들은 상기 제1 주파수로 턴-오프되고, 상기 제8 트랜지스터는 상기 제2 주파수로 턴-온될 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 상기 발광 제어선과 상기 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 상기 발광 제어 신호를 바이어스 전압으로써 상기 제3 노드에 인가할 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 상기 발광 제어선과 상기 제1 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 상기 발광 제어 신호를 바이어스 전압으로써 상기 제3 노드에 인가할 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 바이어스 전원과 상기 제3 노드 사이 또는 상기 바이어스 전원과 상기 제1 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 상기 바이어스 전원의 전압을 바이어스 전압으로써 상기 제3 노드 또는 상기 제1 노드에 인가할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는, 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 및 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되어 상기 제1 트랜지스터에 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함할 수 있다. 상기 제4 트랜지스터는 제1 주파수로 턴-온되고, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 주파수보다 작은 제2 주파수로 턴-온되며, 상기 제2 트랜지스터의 턴-온 시간의 길이와 상기 제3 트랜지스터의 턴-온 시간의 길이가 서로 다를 수 있다.
일 실시예에 의하면, 상기 제2 주파수는 영상 리프레시 레이트와 동일하고, 상기 제1 주파수의 약수에 상응할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 전원과 상기 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 상기 발광 소자의 제1 전극에 접속되는 제4 노드와 상기 제3 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 상기 제4 노드와 초기화 전원 사이에 접속되며, 제4 주사선으로 공급되는 상기 제3 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제5 및 제6 트랜지스터들은 상기 제1 주파수로 턴-오프될 수 있다.
일 실시예에 의하면, 상기 제5 트랜지스터가 턴-오프된 기간의 일부가 상기 제6 트랜지스터가 턴-온된 기간의 일부와 중첩하고, 상기 제3 트랜지스터와 상기 제7 트랜지스터는 동시에 제어될 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터가 턴-온되는 기간은 상기 제3 및 제7 트랜지스터들이 턴-온되는 기간과 중첩하지 않을 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 상기 제1 발광 제어선과 상기 제3 노드 사이 또는 상기 제1 발광 제어선과 상기 제1 노드 사이에 접속되며, 상기 제3 주사 신호에 응답하여 상기 발광 제어 신호를 바이어스 전압으로써 상기 제3 노드 또는 상기 제1 노드에 인가할 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 바이어스 전원과 상기 제3 노드 사이 또는 상기 바이어스 전원과 상기 제1 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 상기 바이어스 전원의 전압을 바이어스 전압으로써 상기 제3 노드 또는 상기 제1 노드에 인가할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들; 상기 제2 주사선들 각각에 제1 주파수로 제2 주사 신호를 공급하고, 상기 제1 주사선들 각각에 상기 화소들의 영상 리프레시 레이트(refresh rate)에 대응하는 제2 주파수로 제1 주사 신호를 공급하는 주사 구동부; 상기 발광 제어선들 각각에 상기 제1 주파수로 발광 제어 신호를 공급하는 발광 구동부; 상기 제2 주파수에 기초하여 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및 상기 주사 구동부, 상기 발광 구동부, 및 상기 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함할 수 있다. 상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소는, 발광 소자; 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 상기 제1 주사 신호에 의해 턴-온되는 제3 트랜지스터; 및 i번째 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되어 상기 제1 트랜지스터에 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함할 수 있다. 상기 제2 주파수는 상기 제1 주파수의 약수일 수 있다.
일 실시예에 의하면, 상기 주사 구동부는, 상기 제2 주파수로 상기 제1 주사선들에 상기 제1 주사 신호를 공급하는 제1 주사 구동부; 및 상기 제2 주파수로 상기 제2 주사선들에 상기 제2 주사 신호를 공급하는 제2 주사 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 주사 구동부는, 한 프레임 기간 내의 표시 주사 기간에 상기 제1 주사 신호를 공급하고, 상기 한 프레임 기간 내의 자가 주사 기간 동안 상기 제1 주사 신호를 공급하지 않을 수 있다. 상기 제2 주사 구동부는, 상기 표시 주사 기간 및 상기 자가 주사 기간에 상기 제2 주사 신호를 공급할 수 있다. 상기 발광 구동부는, 상기 표시 주사 기간 및 상기 자가 주사 기간에 상기 발광 제어 신호를 공급할 수 있다. 상기 표시 주사 기간에 상기 데이터 신호가 상기 화소들에 기입될 수 있다.
일 실시예에 의하면, 상기 i번째 수평라인에 위치하는 상기 화소는, 상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 상기 발광 소자의 제1 전극에 접속되는 제4 노드와 상기 제3 노드 사이에 접속되며, 상기 i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 상기 제4 노드와 제1 초기화 전원 사이에 접속되며, 상기 i번째 제2 주사선으로 공급되는 상기 제2 주사 신호에 응답하여 턴-온되는 제7 트랜지스터; 상기 제2 노드와 제2 초기화 전원 사이에 접속되며, i-1번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터는, 상기 i번째 발광 제어선과 상기 제3 노드 사이에 접속될 수 있다.
본 발명의 실시예들에 따른 화소 및 이를 포함하는 표시 장치는 다양한 구동 주파수들로 영상을 출력할 수 있다. 또한, 구동 주파수가 감소할수록 바이어스 기간을 포함하는 자가 주사(self-scan) 기간의 개수가 증가됨으로써, 저주파수 구동에서의 휘도 감소 및 플리커 시인이 개선될 수 있다.
나아가, 데이터 신호 및 영상의 계조와 관계 없이, 주기적으로 제4 트랜지스터를 통해 제1 트랜지스터에 일정한 전압으로 바이어스를 인가함으로써, 인접 화소들 사이의 온-바이어스 차이(및 계조 차이)로 인한 히스테리시스(문턱 전압 시프트의 차이)가 개선될 수 있다. 따라서, 히스테리시스 편차에 의한 화면 끌림(고스트 현상)이 개선(제거)될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2a는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 2b는 도 2a의 화소의 변형 실시예를 나타내는 회로도이다.
도 3a는 도 2a의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 3b는 도 2a의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 4a 내지 도 4d는 영상 리프레시 레이트에 따라 표시 장치에 포함되는 발광 구동부 및 주사 구동부로 공급되는 스타트 펄스들의 일 예들을 나타내는 타이밍도들이다.
도 5는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법의 일 예를 설명하기 위한 개념도이다.
도 6 및 도 7은 도 1의 표시 장치에 포함되는 화소의 일 예들을 나타내는 회로도들이다.
도 8은 도 1의 표시 장치의 일 예를 나타내는 블록도이다.
도 9는 도 8의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 10은 도 9의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 11은 도 8의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 12a는 도 11의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 12b는 도 11의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 13 내지 도 15는 도 11의 화소의 변형 실시예들을 나타내는 회로도들이다.
도 16 내지 도 19는 도 11의 화소의 변형 실시예들을 나타내는 회로도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200, 300), 발광 구동부(400), 데이터 구동부(500), 및 타이밍 제어부(600)를 구비한다.
주사 구동부(200, 300)는 제1 주사 구동부(200) 및 제2 주사 구동부(300)의 구성 및 동작으로 구분될 수 있다. 다만, 상기 주사 구동부의 구분은 설명의 편의를 위한 것이며, 설계에 따라 주사 구동부들 및 발광 구동부들의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 영상 리프레시 레이트(refresh rate, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 영상 리프레시 레이트는 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 신호가 기입되는 빈도수이다. 예를 들어, 영상 리프레시 레이트는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 영상 리프레시 레이트는 데이터 구동부(500) 및/또는 기입 주사 신호를 출력하는 제1 주사 구동부(200)의 출력 주파수이다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz)의 주파수일 수 있다. 이 경우, 각각의 수평라인(화소행)에는 1초에 60회 제1 주사 구동부(200)로부터 출력되는 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 제1 및 제2 주사 구동부들(200, 300)의 출력 주파수 및 이에 대응하는 데이터 구동부(500)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 영상 리프레시 레이트(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
타이밍 제어부(600)는 소정의 인터페이스를 통해 AP(Application Processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 타이밍 신호들(Vsync, Hsync, DE, CLK)을 공급받을 수 있다.
타이밍 제어부(600)는 입력 영상 데이터(IRGB), 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭 신호(CLK) 등의 타이밍 신호들에 기초하여 데이터 구동 제어 신호(DCS)를 생성할 수 있다. 데이터 구동 제어 신호(DCS)는 데이터 구동부(500)로 공급될 수 있다. 그리고, 타이밍 제어부(600)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(500)로 공급한다.
타이밍 제어부(600)는 타이밍 신호들에 기초하여 게이트 스타트 펄스들(GSP1, GSP2) 및 클럭 신호(CLK)들을 제1 주사 구동부(200) 및 제2 주사 구동부(300)로 공급한다.
타이밍 제어부(600)는 타이밍 신호들에 기초하여 발광 스타트 펄스(ESP) 및 클럭 신호(CLK)들을 발광 구동부(400)로 공급한다. 발광 스타트 펄스(ESP)는 발광 제어 신호의 첫 번째 타이밍을 제어한다. 클럭 신호들은 발광 스타트 펄스를 쉬프트시키기 위하여 사용된다.
제1 게이트 스타트 펄스(GSP1)는 제1 주사 구동부(200)로부터 공급되는 주사 신호(예를 들어, 제1 주사 신호)의 첫 번째 타이밍을 제어한다. 클럭 신호(CLK)들은 제1 게이트 스타트 펄스(GSP1)를 쉬프트시키기 위하여 사용된다.
제2 게이트 스타트 펄스(GSP2)는 제2 주사 구동부(300)로부터 공급되는 주사 신호(예를 들어, 제2 주사 신호)의 첫 번째 타이밍을 제어한다. 클럭 신호(CLK)들은 제2 게이트 스타트 펄스(GSP2)를 쉬프트시키기 위하여 사용된다.
일 실시예에서, 제1 및 제2 게이트 스타트 펄스들(GSP1, GSP2)의 펄스폭이 상이할 수 있다. 따라서, 이에 대응하는 주사 신호의 폭도 달라질 수 있다.
데이터 구동부(500)는 재정렬된 영상 데이터(RGB)를 아날로그 형식의 데이터 신호로 변환할 수 있다. 데이터 구동부(500)는 데이터 구동 제어 신호(DCS)에 응답하여 데이터선(D)들로 데이터 신호를 공급한다. 데이터선(D)들로 공급된 데이터 신호는 주사 신호에 의하여 선택된 화소(PX)들로 공급된다.
데이터 구동부(500)는 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 데이터선(D)들로 데이터 신호를 공급한다. 예를 들어, 데이터 구동부(500)는 영상 리프레시 레이트와 동일한 주파수로 데이터선(D)들로 데이터 신호를 공급한다. 이때, 데이터선(D)들로 공급되는 데이터 신호는 제1 주사선(S1)들로 공급되는 주사 신호와 동기되도록 공급될 수 있다.
제1 주사 구동부(200)는 제1 게이트 스타트 펄스(GSP1)에 대응하여 제1 주사선(S1)들로 주사 신호를 공급한다. 일례로, 제1 주사 구동부(200)는 제1 주사선(S1)들로 주사 신호를 순차적으로 공급할 수 있다. 여기서, 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들어, 논리 로우 전압)으로 설정된다.
일 실시예에서, 제1 주사선(S1)들로 공급되는 제1 주사 신호에 응답하여 화소(PX)에 데이터 신호가 공급될 수 있다.
제1 주사 구동부(200)는 표시 장치(1000)의 영상 리프레시 레이트와 동일한 주파수(예를 들어, 제2 주파수)로 주사 신호를 제1 주사선(S1)들로 공급할 수 있다. 일 실시예에서, 제2 주파수는 타이밍 제어부(600)로부터 제1 주사 구동부(200)로 공급되는 제1 게이트 스타트 펄스(GSP1)의 출력 주파수에 상응할 수 있다.
제2 주파수는 발광 구동부(400)를 구동하는 제1 주파수의 약수로 설정될 수 있다.
제1 주사 구동부(200)는 한 프레임의 표시 주사 기간에 제1 주사선(S1)들로 주사 신호를 공급한다. 일례로, 제1 주사 구동부(200)는 표시 주사 기간 동안 제1 주사선(S1)들 각각으로 적어도 하나의 주사 신호를 공급할 수 있다.
제2 주사 구동부(300)는 제2 게이트 스타트 펄스(GSP2)에 대응하여 제2 주사선(S2)들로 주사 신호를 공급한다. 일례로, 제2 주사 구동부(300)는 제2 주사선(S2)들로 제2 주사 신호를 순차적으로 공급할 수 있다. 여기서, 제2 주사 구동부(300)로부터 공급되는 주사 신호는 화소(PX)에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들어, 논리 로우 전압)으로 설정된다.
일 실시예에서, 제2 주사선(S2)들로 공급되는 제2 주사 신호에 응답하여 화소(PX)의 구동 트랜지스터에 바이어스를 인가하기 위한 전압이 공급될 수 있다. 예를 들어, 제2 주사 신호가 화소(PX)에 공급되면, 구동 트랜지스터의 소스 전극 및/또는 드레인 전극에 소정의 바이어스 전압이 인가되고, 구동 트랜지스터는 온-바이어스(on-bias)될 수 있다.
제2 주사 구동부(300)는 영상 리프레시 레이트의 주파수와 관계없이 항상 일정한 제1 주파수로 주사 신호를 제2 주사선(S2)들로 공급할 수 있다. 여기서, 제1 주파수는 타이밍 제어부(600)로부터 제2 주사 구동부(300)로 공급되는 제2 게이트 스타트 펄스(GSP2)의 출력 주파수에 상응할 수 있다.
또한, 제2 주사 구동부(300)가 주사 신호를 공급하는 제1 주파수는 영상 리프레시 레이트보다 크다. 일 실시예에서, 영상 리프레시 레이트의 주파수(및 제2 주파수)는 제1 주파수의 약수로 설정될 수 있다. 예를 들어, 제1 주파수는 표시 장치(1000)의 최대 리프레시 레이트(표시 장치(1000)에 설정된 최대 구동 주파수)의 약 2배로 설정될 수 있다. 표시 장치(1000)의 최대 리프레시 레이트가 120Hz인 경우, 제1 주파수는 240Hz로 설정될 수 있다. 따라서, 한 프레임 기간 내에서, 제2 주사선(S2)들로 주사 신호가 순차적으로 출력되는 스캐닝 동작이 소정 주기로 복수회 반복될 수 있다.
예를 들어, 표시 장치(1000)가 구동 가능한 모든 구동 주파수들에서, 제2 주사 구동부(300)는 표시 주사 기간 동안 스캐닝을 1회 수행하며, 자가 주사(self-scan) 기간 동안 영상 리프레시 레이트에 따라 스캐닝을 적어도 1회 수행할 수 있다. 즉, 표시 주사 기간 동안 제2 주사선(S2)들 각각으로 주사 신호가 순차적으로 1회 출력되고, 자가 주사 기간 동안 제2 주사선(S2)들 각각으로 주사 신호가 순차적으로 1회 이상 출력될 수 있다.
또한, 영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 제2 주사 구동부(300)가 제2 주사선(S2)들 각각으로 주사 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
발광 구동부(400)는 발광 스타트 펄스(ESP)에 대응하여 발광 제어선(E)들로 발광 제어 신호를 공급한다. 일례로, 발광 구동부(400)는 발광 제어선(E)들로 발광 제어 신호를 순차적으로 공급할 수 있다. 발광 제어선(E)들로 발광 제어 신호가 순차적으로 공급되면 화소(PX)들이 수평라인 단위로 비발광된다. 이를 위하여 발광 제어 신호는 화소(PX)들에 포함된 일부 트랜지스터(예를 들어, P형 트랜지스터)가 턴-오프될 수 있도록 게이트 오프 전압(예를 들어, 논리 하이 전압)으로 설정된다.
일 실시예에서, 제2 주사 구동부(300)와 마찬가지로, 발광 구동부(400)는 제1 주파수로 발광 제어 신호를 발광 제어선(E)들에 공급할 수 있다. 따라서, 한 프레임 기간 내에서, 발광 제어선(E1)들 각각으로 공급되는 발광 제어 신호는 소정 주기마다 반복적으로 공급될 수 있다.
이에 따라, 영상 리프레시 레이트가 감소되는 경우, 하나의 프레임 기간 내에서 발광 제어 신호를 공급하는 동작의 반복 횟수가 증가될 수 있다.
제1 및 제2 주사 구동부들(200, 300) 및 발광 구동부(400)는 각각 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 제1 및 제2 주사 구동부들(200, 300) 각각은 화소부(100)를 사이에 두고 양측에 위치될 수도 있다. 발광 구동부(400) 또한 화소부(100)를 사이에 두고 양측에 위치될 수도 있다.
화소부(100)는 데이터선(D)들, 주사선들(S1, S2) 및 발광 제어선(E)들에 접속되도록 위치되는 화소(PX)들을 구비한다. 화소(PX)들은 외부로부터 제1 전원(VDD), 제2 전원(VSS), 및 초기화 전원(Vint)의 전압들을 공급받을 수 있다.
본 발명의 실시예에서는 화소(PX)의 회로구조에 대응하여 화소(PX)에 접속되는 신호선들(S1, S2, E, D)은 다양하게 설정될 수 있다.
한편, 화소(PX)들의 회로 구조에 대응하여 현재 수평 라인(또는 현재 화소행)에 위치된 화소(PX)들은 이전 수평 라인(또는 이전 화소행)에 위치된 주사 라인 및/또는 이후 수평 라인(또는 이후 화소행)에 위치된 주사 라인과 추가로 접속될 수 있다. 이를 위하여, 화소부(100)에는 도시되지 않은 더미 주사 라인들 및/또는 더미 발광 제어 라인들이 추가로 형성될 수 있다.
도 2a는 본 발명의 실시예에 따른 화소를 나타내는 회로도이다.
도 2a에서는 설명의 편의를 위하여 i번째 수평라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소를 도시하기로 한다.
도 2a를 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제4 노드(N4)에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 전원(VSS)에 접속된다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원(VSS)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 제1 트랜지스터(M1)의 게이트 전극은 제2 노드(N2)에 접속된다. 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 전원(VDD)은 제2 전원(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 데이터선(Dj)과 제1 노드(N1) 사이에 접속된다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 제2 트랜지스터(M2)는 i번째 제1 주사선(S1i)으로 주사 신호(예를 들어, 제1 주사 신호)가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킨다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 제2 노드(N2) 사이에 접속된다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속된다. 제3 트랜지스터(M3)는 i번째 제1 주사선(S1i)으로 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제2 노드(N2)를 전기적으로 접속시킨다. 예를 들어, 제2 트랜지스터(M2)와 제3 트랜지스터(M3)는 동시에 제어될 수 있다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속된다. 이에 따라, 제1 트랜지스터(M1)에 대한 데이터 기입 및 문턱 전압 보상이 함께 수행될 수 있다.
제4 트랜지스터(M4)는 제3 노드(N3)와 i번째 발광 제어선(Ei) 사이에 접속된다. 제4 트랜지스터(M4)의 게이트 전극은 i번째 제2 주사선(S2i)에 접속된다. 제4 트랜지스터(M4)는 i번째 제2 주사선(S2i)으로 주사 신호(예를 들어, 제2 주사 신호)가 공급될 때 턴-온되어 i번째 발광 제어선(Ei)의 전압을 제3 노드(N3)로 공급한다. 이 때, i번째 발광 제어선(Ei)으로는 발광 제어 신호(예를 들어, 게이트 오프 전압 또는 논리 하이 전압)이 공급될 수 있다. 예를 들어, 게이트 오프 전압(즉, 발광 제어 신호)은 약 5~7V 수준일 수 있다.
이에 따라, 제4 트랜지스터(M4)의 턴-온에 의해 제1 트랜지스터(M1)의 드레인 전극(및 소스 전극)에 소정의 고전압이 바이어스 전압으로써 인가되고, 제1 트랜지스터(M1)가 온-바이어스(on-bias) 상태를 가질 수 있다(즉, 온-바이어스됨).
제5 트랜지스터(M5)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속된다. 제5 트랜지스터(M5)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속된다. 제6 트랜지스터(M6)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속된다. 제6 트랜지스터(M6)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. 따라서, 제5 트랜지스터(M5)와 제6 트랜지스터(M6)는 동시에 제어될 수 있다.
제7 트랜지스터(M7)는 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))과 제1 초기화 전원(Vint1) 사이에 접속된다. 제7 트랜지스터(M7)의 게이트 전극은 i번째 제2 주사선(S2i)에 접속된다. 제7 트랜지스터(M7)는 i번째 제2 주사선(S2i)으로 주사 신호가 공급될 때 턴-온되어 제1 초기화 전원(Vint1)의 전압을 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))으로 공급한다.
발광 소자(LD)의 제1 전극으로 제1 초기화 전원(Vint1)의 전압이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
제8 트랜지스터(M8)는 제2 노드(N2)와 제2 초기화 전원(Vint2) 사이에 접속된다. 제8 트랜지스터(M8)의 게이트 전극은 제3 주사선(또는, i-1번째 제1 주사선(S1i-1))에 접속된다. 제8 트랜지스터(M8)는 i-1번째 제1 주사선(S1i-1)으로 주사 신호(예를 들어, 제1 주사 신호)가 공급될 때 턴-온되어 제2 초기화 전원(Vint2)의 전압을 제2 노드(N2)(즉, 제1 트랜지스터(M1)의 게이트 전극)에 공급한다. 따라서, 제1 트랜지스터(M1)의 게이트 전압이 초기화될 수 있다.
일 실시예에서, 제1 초기화 전원(Vint1)과 제2 초기화 전원(Vint2)은 서로 다른 전압을 생성할 수 있다. 즉, 제2 노드(N2)를 초기화하는 전압과 제4 노드(N4)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
한 프레임 기간의 길이가 길어지는 저주파 구동에서, 제2 노드(N2)로 공급되는 제2 초기화 전원(Vint2)의 전압이 지나치게 낮은 경우, 해당 프레임 기간에서의 제1 트랜지스터(M1)의 히스테리시스 변화가 심해진다. 이러한 히스테리시스는 저주파 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파 구동의 표시 장치에서는 제2 전원(VSS)의 전압보다 높은 제2 초기화 전원(Vint2)의 전압이 요구될 수 있다.
또한, 이러한 저주파 구동에서, 제2 트랜지스터(M2)의 턴-온에 의해 데이터선(Dj)으로 공급되는 신호를 이용하여 제1 트랜지스터(M1)에 온-바이어스를 인가하는 경우, 인접한 화소 간의 계조 차이로 인한 히스테리시스 차이가 심하게 발생될 수 있다. 따라서, 인접한 화소들의 구동 트랜지스터들의 문턱 전압 시프트량의 차이가 발생되고, 이로 인한 화면 끌림(고스트 현상)이 시인될 수 있다.
이러한 문제점을 개선하기 위해, 본 발명의 실시예들에 따른 화소(10) 및 이를 포함하는 표시 장치(예를 들어, 도 1의 1000)는, 제4 트랜지스터(M4)를 이용하여, 주기적으로 제1 트랜지스터(M1)의 드레인 전극(및/또는 소스 전극)에 일정한 전압으로 바이어스를 인가할 수 있다. 따라서, 인접한 화소들 사이의 계조 차이로 인한 히스테리시스 편차가 제거되고, 이로 인한 화면 끌림이 저감(제거)될 수 있다.
일 실시예에서, 제1 내지 제8 트랜지스터들(M1 내지 M8)은 폴리실리콘 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제1 내지 제8 트랜지스터들(M1 내지 M8)은 액티브층(채널)로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 다만, 이는 예시적인 것으로서, 제1 내지 제8 트랜지스터들(M1 내지 M8) 중 적어도 하나는 산화물 반도체 트랜지스터 등으로 대체될 수 있다.
도 2b는 도 2a의 화소의 변형 실시예를 나타내는 회로도이다.
도 2b의 화소(10')는 제4 트랜지스터의 연결 관계를 제외하면 도 2a의 화소와 동일 또는 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 2b를 참조하면, 화소(10')는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제4 트랜지스터(M4)의 제1 전극은 i번째 발광 제어선(Ei)에 접속될 수 있다. 제4 트랜지스터(M4)의 제2 전극은 제1 노드(N1, 즉, 제1 트랜지스터(M1)의 소스 전극)에 접속될 수 있다. 제4 트랜지스터(M4)가 턴-온될 때, i번째 발광 제어선(Ei)에는 논리 하이 전압이 공급된다. 따라서, 제4 트랜지스터(M4)가 턴-온되면, 제1 트랜지스터(M1)의 소스 전극으로 논리 하이 전압이 바이어스 전압으로써 공급되고, 제1 트랜지스터(M1)가 온-바이어스 상태를 가질 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 제1 트랜지스터(M1)의 소스 전극 및 드레인 전극 중 어느 하나에 제4 트랜지스터(M4)의 일 전극이 연결되면, 소정의 기간에 제1 트랜지스터(M1)가 온-바이어스될 수 있다.
도 3a는 도 2a의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 2a 및 도 3a를 참조하면, 화소(10)는 표시 주사(display-scan) 기간 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 표시 주사 기간은 출력 영상에 실제로 대응하는 데이터 신호(DVi)가 기입되는 기간을 포함할 수 있다.
이하, 설명의 편의를 위해, i번째 발광 제어선(Ei)은 발광 제어선(Ei)으로, i번째 제1 주사선(S1i)은 제1 주사선(S1i)으로, i번째 제2 주사선(S2i)은 제2 주사선으로, i-1번째 제1 주사선(S1i-1)은 이전 제1 주사선(S1i-1)으로 혼용되어 설명될 수 있다.
일 실시예에서, 제1 주사선들(S1i-1, S1i)로 공급되는 제1 주사 신호는 1수평주기(1H) 이하의 펄스폭을 가질 수 있다. 또한, 제1 주사 신호 및 제2 주사선(S2i)으로 공급되는 제2 주사 신호는 논리 로우 전압으로 정의될 수 있고, 제5 및 제6 트랜지스터들(M5, M6)을 턴-오프시키는 발광 제어 신호는 논리 하이 전압으로 정의될 수 있다. 다만, 이는 예시적인 것으로서, 주사 신호들 및 발광 제어 신호들의 펄스폭들 및 논리 레벨들이 이에 한정되는 것은 아니며, 화소 구조, 트랜지스터들의 타입 등에 따라 변경될 수 있다.
먼저 발광 제어선(Ei)으로 발광 제어 신호가 공급될 수 있다. 발광 제어 신호는 제1 기간(P1)부터 제3 기간(P3)까지 유지될 수 있다.
제1 기간(P1)에, 발광 제어 신호가 발광 제어선(Ei)으로 공급되고, 제1 주사 신호가 이전 제1 주사선(S1i-1)으로 공급될 수 있다. 발광 제어 신호에 의해 제5 및 제6 트랜지스터들(M5, M6)이 턴-오프된다. 또한, 이전 제1 주사선(S1i-1)에 공급되는 제1 주사 신호에 의해 제8 트랜지스터(M8)가 턴-온된다.
제1 기간(P1)에는 발광 소자(LD)로의 구동 전류의 공급이 중단된다. 또한, 제8 트랜지스터(M8)가 턴-온되므로, 제2 초기화 전원(Vint2)의 제1 트랜지스터(M1)의 게이트 전극(즉, 제2 노드(N2))에 공급될 수 있다. 따라서, 제1 기간(P1)에는 제1 트랜지스터(M1)의 게이트 전압의 초기화가 수행될 수 있다.
제2 기간(P2)에 제1 주사선(S1i, 또는 현재 제1 주사선)으로 제1 주사 신호가 공급된다. 이에 따라, 제2 및 제3 트랜지스터들(M2, M3)이 턴-온된다. 제2 트랜지스터(M2)가 턴-온되어 데이터선(Dj)을 통해 i번째 데이터 신호(DVi)가 제1 노드(N1)로 공급될 수 있다.
제2 트랜지스터(M2)와 제3 트랜지스터(M3)가 함께 턴-온되므로, 제1 트랜지스터(M1)는 다이오드 접속된다. 즉, 제2 기간(P2)은 데이터 기입 및 문턱전압 보상 기간일 수 있다.
제3 기간(P3)에는 제2 주사선(S2i)으로 제2 주사 신호가 공급된다. 이에 따라, 제4 및 제7 트랜지스터들(M4, M7)이 턴-온될 수 있다.
제7 트랜지스터(M7)가 턴-온되면, 제4 노드(N4)에 제1 초기화 전원(Vint1)의 전압이 공급될 수 있다. 따라서, 발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)의 전압이 초기화되고, 발광 소자(LD)에 형성된 기생 커패시터의 전압이 방전(제거)될 수 있다.
제4 트랜지스터(M4)가 턴-온되면, 발광 제어 신호의 게이트 오프 전압(예를 들어, 논리 하이 전압)이 제3 노드(N3)에 공급될 수 있다. 발광 제어 신호(즉, 발광 제어 신호의 논리 하이 전압)는 약 5~7V 일 수 있으며, 제3 기간(P3)에 제1 트랜지스터(M1)는 온-바이어스될 수 있다. 일 실시예에서, 제2 주사 신호는 4수평주기 이상의 펄스 폭을 가질 수 있다. 따라서, 충분한 시간 동안 제1 트랜지스터(M1)에 발광 제어 신호의 논리 하이 전압이 공급될 수 있다.
한편, 제3 기간(P3)에서, i번째 화소행에 배치되는 모든 화소들의 제1 트랜지스터(M1)들은 발광 제어 신호에 의해 온-바이어스되므로, 바이어스 차이가 제거될 수 있다. 따라서, 화소들의 히스테리시스 차이가 제거(저감)될 수 있다.
또한, 제3 트랜지스터(M3)의 턴-온 기간과 제4 트랜지스터(M4)의 턴-온 기간은 중첩하지 않는다. 즉, 제1 트랜지스터(M1)의 초기화/보상 기간과 바이어스 기간이 서로 분리된다.
이후, 제4 기간(P4)에 발광 제어 신호의 공급이 중단되며, 제5 및 제6 트랜지스터들(M5, M6)이 턴-온된다. 제5 및 제6 트랜지스터들(M5, M6)이 턴-온되면, 데이터 신호(DVi)에 기초하여 생성된 구동 전류가 발광 소자(LD)에 공급되며, 발광 소자(LD)는 이에 대응하는 휘도로 발광할 수 있다. 즉, 제4 기간(P4)은 발광 기간일 수 있다.
즉, 표시 주사 기간은 초기화 기간(예를 들어, 제1 기간(P1)), 기입 및 보상 기간(예를 들어, 제2 기간(P2)), 바이어스 기간(예를 들어, 제3 기간(P3)), 및 발광 기간(예를 들어, 제4 기간(P4))을 포함할 수 있다. 여기서, 제1 내지 제3 기간들(P1 내지 P3)은 화소(10)의 비발광 기간일 수 있다.
이러한 표시 주사 기간의 동작은 제1 주사선들(S1i-1, S1i)로 공급되는 주사 신호들에 의해 구현되며, 제1 주사 구동부(200)가 구동되는 주파수(예를 들어, 도 1에서 제2 주파수로 설명됨)에 동기될 수 있다.
한편, 도 2b의 화소(10') 또한 표시 주사 기간에서 상술한 동작과 동일한 동작을 수행할 수 있다.
도 3a에서는 설명의 편의성을 위하여 제1 기간(P1) 및 제2 기간(P2) 동안 제1 주사선들(S1i-1, S1i) 각각으로 하나의 제1 주사 신호가 공급되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 제1 주사선들(S1i-1, S1i) 각각으로는 복수 개의 제1 주사 신호가 공급될 수도 있다. 이 경우에도 실질적인 동작과정은 도 3a와 동일하며 상세한 설명은 생략하기로 한다.
도 3b는 도 2a의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 2a 및 도 3b를 참조하면, 표시 주사 기간에서 출력되는 영상의 휘도를 유지하기 위해, 자가 주사 기간에 제1 트랜지스터(M1)의 일 전극(예를 들어, 드레인 전극 또는 제3 노드(N3))에 발광 제어 신호를 인가할 수 있다.
영상 프레임 레이트에 따라 한 프레임은 적어도 하나의 자가 주사 기간을 포함할 수 있다. 자가 주사 기간은 바이어스 기간(예를 들어, 제3 기간(P3)) 및 발광 기간(예를 들어, 제4 기간(P4))을 포함한다. 일 실시예에서, 자가 주사 기간의 동작은 제1 주사 신호가 공급되지 않는 점을 제외하면, 표시 주사 기간의 동작과 실질적으로 동일하다.
일 실시예에서, 자가 주사 기간에는 제2 및 제3 트랜지스터들(M2, M3)로 주사 신호가 공급되지 않는다. 또한, 제8 트랜지스터(M8)에도 주사 신호가 공급되지 않는다. 예를 들어, 자가 주사 기간에서, 제1 주사선들(S1i-1, S1i)로 공급되는 제1 주사 신호는 게이트 오프 전압(예를 들어, 논리 하이 전압)을 가질 수 있다.
따라서, 자가 주사 시간은, 초기화 기간(도 3a의 제1 기간(P1)) 및 기입 및 보상 기간(도 3a의 제2 기간(P2))을 포함하지 않는다.
제3, 제4, 및 제8 트랜지스터들(M3, M4, M8)이 턴-오프 상태를 유지하므로, 제1 트랜지스터(M1)의 게이트 전압(즉, 제2 노드(N2))은 자가 주사 기간의 구동에 의한 영향을 받지 않는다.
다시 말하면, 제4 내지 제7 트랜지스터들(M4 내지 M7)은 제1 주파수로 턴-온되고, 제2, 제3, 및 제8 트랜지스터들(M2, M3, M8)은 제1 주파수보다 작은 제2 주파수로 턴-온될 수 있다.
비발광 기간 중 제3 기간(P3)에 제2 주사선(S2i)으로 제2 주사 신호가 공급될 수 있다. 제2 주사 신호에 의해 제4 트랜지스터(M4)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 발광 제어 신호의 논리 하이 전압이 제3 노드(N3)에 공급될 수 있다. 이에 따라, 제3 기간(P3)에 제1 트랜지스터(M1)에 온-바이어스가 인가되므로, 저주파수 구동에서의 플리커가 개선될 수 있다.
제2 주사 신호 및 발광 제어 신호는 영상 리프레시 레이트과 무관하게 제1 주파수로 공급된다. 따라서, 영상 리프레시 레이트가 변하는 경우에도, 제3 기간(P3)의 온-바이어스 인가는 항상 주기적으로 수행될 수 있다. 따라서, 다양한 영상 리프레시 레이트(특히, 저주파수 구동)에 대응하여 플리커가 개선될 수 있다.
이후, 제4 기간(P4)에는 제4 트랜지스터(M4)가 턴-오프되고, 제5 및 제6 트랜지스터들(M5, M6)이 턴-온된다. 따라서, 제4 기간(P4)에는 이전의 표시 주사 기간에 공급된 데이터 신호(DVi)에 기초하여 화소(10)가 발광할 수 있다.
일 실시예에서, 자가 주사 기간에 데이터 구동부(500)는 화소부(100)에 데이터 신호(DVi)를 공급하지 않을 수 있다. 따라서, 소비 전력이 더욱 저감될 수 있다.
한편, 도 2a 내지 도 3b에는 화소들(10, 10')에 P형 트랜지스터들이 포함되는 것으로 설명되었으나, 이에 한정되는 것은 아니며, 제1 내지 제8 트랜지스터들(M1 내지 M8) 중 적어도 하나는 N형 트랜지스터일 수 있다. 각각의 트랜지스터에 공급되는 주사 신호 또는 발광 제어 신호의 파형은 트랜지스터의 타입에 따라 변경될 수 있다.
도 4a 내지 도 4d는 영상 리프레시 레이트에 따라 표시 장치에 포함되는 발광 구동부 및 주사 구동부로 공급되는 스타트 펄스들의 일 예들을 나타내는 타이밍도들이고, 도 5는 영상 리프레시 레이트에 따른 표시 장치의 구동 방법의 일 예를 설명하기 위한 개념도이다.
도 1, 도 2a, 도 4a 내지 도 4d, 및 도 5를 참조하면, 영상 리프레시 레이트(RR)에 따라 제1 게이트 스타트 펄스(GSP1)의 출력 주파수가 달라질 수 있다.
일 실시예에서, 발광 스타트 펄스(ESP)의 펄스 폭은 제1 및 제2 게이트 펄스들(GSP1, GSP2)의 펄스 폭보다 클 수 있다.
일 실시예에서, 구동 주파수와 무관하게 타이밍 제어부(600)는 발광 스타트 펄스(ESP) 및 제2 게이트 스타트 펄스(GSP2)를 일정한 주파수(제1 주파수)로 출력할 수 있다. 예를 들어, 발광 스타트 펄스(ESP) 및 제2 게이트 스타트 펄스(GSP2)의 출력 주파수는 표시 장치(1000)의 최대 리프레시 레이트의 2배로 설정될 수 있다.
타이밍 제어부(600)는 제1 게이트 스타트 펄스(GSP1)를 영상 리프레시 레이트(RR)와 동일한 주파수(제2 주파수)로 출력할 수 있다. 표시 장치(1000)의 하나의 프레임 기간은 제1 게이트 스타트 펄스(GSP1)의 출력 주기에 의해 결정될 수 있다. 다시 말하면, 표시 장치(1000)의 하나의 프레임 기간은 화소(도 2a의 10)의 제2, 제3, 및 제8 트랜지스터들(도 2a의 M2, M3, M8)에 공급되는 주사 신호의 주기에 따라 결정될 수 있다.
일 실시예에서, 표시 주사 기간(DSP)에는 발광 스타트 펄스(ESP), 제1 게이트 스타트 펄스(GSP1), 및 제2 게이트 스타트 펄스(GSP2)가 모두 출력될 수 있다. 예를 들어, 표시 주사 기간(DSP) 동안 화소(PX)들 각각은 도 3a의 구동을 수행할 수 있다. 표시 주사 기간(DSP)에 화소(PX)들 각각은 표시될 영상에 상응하는 데이터 신호들을 저장할 수 있다.
일 실시예에서, 자가 주사 기간(SSP)에는 발광 스타트 펄스(ESP) 및 제2 게이트 스타트 펄스(GSP2)가 출력될 수 있다. 예를 들어, 자가 주사 기간(SSP) 동안 화소(PX)들 각각은 도 3b의 구동을 수행할 수 있다. 자가 주사 기간(SSP)에 화소(도 2a의 10)들 각각의 제1 트랜지스터(도 2a의 M1)의 제1 전극 및/또는 제2 전극에 바이어스 인가를 위한 소정의 고전압이 공급될 수 있다.
일 실시예에서, 하나의 표시 주사 기간(DSP)과 하나의 자가 주사 기간(SSP)의 길이는 실질적으로 동일할 수 있다. 다만, 한 프레임 기간에 포함되는 자가 주사 기간(SSP)들의 개수는 영상 리프레시 레이트(RR)에 따라 결정될 수 있다.
도 4a 및 도 5에 도시된 바와 같이, 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제1 게이트 스타트 펄스(GSP1)의 수는 제2 게이트 스타트 펄스(GSP2)의 절반일 수 있다. 따라서, 120Hz의 영상 리프레시 레이트(RR)에 대하여, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 하나의 자가 주사 기간(SSP)을 포함할 수 있다.
한편, 발광 스타트 펄스(ESP)는 제2 게이트 스타트 펄스(GSP2)와 동일한 주파수로 공급될 수 있다. 표시 장치(1000)가 120Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 프레임 기간 동안 화소(PX)들은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
도 4b 및 도 5에 도시된 바와 같이, 표시 장치(1000)가 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제1 게이트 스타트 펄스(GSP1)의 수는 제2 게이트 스타트 펄스(GSP2)의 수의 1/3일 수 있다. 따라서, 80Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 두 개의 자가 주사 기간(SSP)들을 포함할 수 있다. 이 때, 화소(PX)들은 발광 및 비발광을 교번하여 3회씩 반복할 수 있다.
도 4c 및 도 5에 도시된 바와 같이, 표시 장치(1000)가 60Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제1 게이트 스타트 펄스(GSP)의 수는 제2 게이트 스타트 펄스(GSP2)의 수의 1/4일 수 있다. 따라서, 60Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 3개의 자가 주사 기간(SSP)들을 포함할 수 있다. 이 때, 화소(PX)들은 발광 및 비발광을 교번하여 4회씩 반복할 수 있다.
도 4d 및 도 5에 도시된 바와 같이, 표시 장치(1000)가 48Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 하나의 프레임 기간 동안 공급되는 제1 게이트 스타트 펄스(GSP1)의 의 수는 제2 게이트 스타트 펄스(GSP2)의 수의 1/5일 수 있다. 따라서, 48Hz의 영상 리프레시 레이트(RR)로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사 기간(DSP) 및 연속된 4개의 자가 주사 기간(SSP)들을 포함할 수 있다. 이 때, 화소(PX)들은 발광 및 비발광을 교번하여 5회씩 반복할 수 있다.
도 5에 도시된 바와 같이, 화소부(100)로부터 실험에 의해 검출되는 광파형(LW)은 제2 게이트 스타트 펄스(GSP2)와 동일한 주기로 출력될 수 있다.
상기와 유사한 방식으로 표시 장치(1000)는 한 프레임 기간에 포함되는 자가 주사 기간(SSP)의 개수를 조절함으로써 60Hz, 30Hz, 24Hz, 12Hz, 8Hz, 6Hz, 5Hz, 4Hz, 3Hz, 2Hz, 1Hz 등의 구동 주파수로 구동될 수 있다. 다시 말하면, 표시 장치(1000)는 제1 주파수의 약수에 해당하는 주파수들로 다양한 영상 리프레시 레이트(RR)들을 지원할 수 있다.
또한, 구동 주파수가 감소할수록 자가 주사 기간(SSP)의 개수가 증가됨으로써, 화소부(100)에 포함되는 제1 트랜지스터(M1)들 각각에 일정한 크기의 온-바이어스가 주기적으로 인가될 수 있다. 따라서, 저주파수 구동에서의 휘도 감소, 플리커(깜빡임), 화면 끌림이 개선될 수 있다.
도 6 및 도 7은 도 1의 표시 장치에 포함되는 화소의 일 예들을 나타내는 회로도들이다.
도 6 및 도 7의 화소들(11, 11')은 제4 트랜지스터의 구성을 제외하면, 각각 도 2a의 화소와 동일 또는 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 6 및 도 7을 참조하면, 화소들(11, 11')은 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 6에 도시된 바와 같이, 제4 트랜지스터(M4)는 소정의 바이어스 전원(VEH)과 제3 노드(N3, 즉, 제1 트랜지스터(M1)의 드레인 전극)에 접속될 수 있다. 제4 트랜지스터(M4)는 제2 주사선(S2i)로 공급되는 제2 주사 신호에 응답하여 턴-온될 수 있다.
바이어스 전원(VEH)은 약 5~8V의 전압 레벨을 가질 수 있다. 표시 장치(1000)의 구동 조건에 따라 바이어스 전원(VEH)의 전압 레벨은 용이하게 조절될 수 있다. 또한, 바이어스 전원(VEH)은 DC 전압원으로 구현됨으로써, 제1 트랜지스터(M1)들의 바이어스 차이가 더욱 감소될 수 있다.
도 7에 도시된 바와 같이, 제4 트랜지스터(M4)는 소정의 바이어스 전원(VEH)과 제1 노드(N1, 즉, 제1 트랜지스터(M1)의 소스 전극)에 접속될 수도 있다. 제1 트랜지스터(M1)의 소스 전극 및 드레인 전극 중 어느 하나에 제4 트랜지스터(M4)의 일 전극이 연결되면, 소정의 기간에 제1 트랜지스터(M1)가 온-바이어스될 수 있다.
일 실시예에서, 도 6 및 도 7의 화소들(11, 11')은 도 3a 및 도 3b의 타이밍도와 동일한 구동으로 영상을 표시할 수 있다.
도 8은 도 1의 표시 장치의 일 예를 나타내는 블록도이다.
도 8의 표시 장치는 제3 주사 구동부(350)의 구성을 제외하면, 도 1의 표시 장치와 동일 또는 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 8을 참조하면, 표시 장치(1001)는 화소부(100), 제1 주사 구동부(200), 제2 주사 구동부(300), 제3 주사 구동부(350), 발광 구동부(400), 데이터 구동부(500), 및 타이밍 제어부(600)를 구비한다.
타이밍 제어부(600)는 타이밍 신호들(Vsync, Hsync, DE, CLK)에 기초하여 게이트 스타트 펄스들(GSP1, GSP2, GSP3) 및 클럭 신호(CLK)들을 제1 주사 구동부(200), 제2 주사 구동부(300), 및 제3 주사 구동부(350)로 공급한다.
제1 게이트 스타트 펄스(GSP1)는 제1 주사 구동부(200)로부터 출력되는 주사 신호(예를 들어, 제1 주사 신호)의 첫 번째 타이밍을 제어한다. 제2 게이트 스타트 펄스(GSP2)는 제2 주사 구동부(300)로부터 출력되는 주사 신호(예를 들어, 제2 주사 신호)의 첫 번째 타이밍을 제어한다.
제3 게이트 스타트 펄스(GSP3)는 제3 주사 구동부(350)로부터 출력되는 주사 신호(예를 들어, 제3 주사 신호)의 첫 번째 타이밍을 제어한다.
일 실시예에서, 제1 내지 제3 게이트 스타트 펄스들(GSP1 내지 GSP3) 중 적어도 하나의 펄스폭이 상이할 수 있다. 따라서, 이에 대응하는 주사 신호의 폭도 달라질 수 있다.
데이터 구동부(500)는 데이터 구동 제어 신호(DCS)에 대응하여 데이터선(D)들로 데이터 신호를 공급한다. 데이터선(D)들로 공급된 데이터 신호는 주사 신호에 의하여 선택된 화소(PX)들로 공급된다.
제1 주사 구동부(200)는 제1 게이트 스타트 펄스(GSP1)에 대응하여 제1 주사선(S1)들로 주사 신호를 공급한다. 제1 주사 구동부(200)는 영상 리프레시 레이트에 대응하는 제2 주파수로 주사 신호를 제1 주사선(S1)들에 공급할 수 있다. 제1 주사 구동부(200)는 표시 주사 기간에만 주사 신호를 출력할 수 있다.
제2 주사 구동부(300)는 제2 게이트 스타트 펄스(GSP2)에 대응하여 제2 주사선(S2)들로 주사 신호를 공급한다. 일 실시예에서, 제2 주사 구동부(300)는 리프레시 레이트와 무관한 제1 주파수로 주사 신호를 제2 주사선(S2)들에 공급할 수 있다. 예를 들어, 제2 주사 구동부(300)는 표시 주사 기간 및 자가 주사 기간에 주사 신호를 출력할 수 있다.
제3 주사 구동부(350)는 제3 게이트 스타트 펄스(GSP3)에 대응하여 제3 주사선(S3)들로 주사 신호를 공급한다. 제3 주사 구동부(350)는 제2 주수로 주사 신호를 제3 주사선(S3)들에 공급할 수 있다.
발광 구동부(400)는 발광 스타트 펄스(ESP)에 대응하여 발광 제어선(E)들로 발광 제어 신호를 공급한다. 발광 구동부(400)는 제1 주파수로 발광 제어 신호를 발광 제어선(E)들에 공급할 수 있다. 즉, 발광 구동부(400)는 표시 주사 기간 및 자가 주사 기간에 주사 신호를 출력할 수 있다.
다만, 이는 예시적인 것으로서, 화소(PX)의 구조에 따라 제1 내지 제3 주사 구동부들(200, 300, 350) 중 일부가 제1 주파수로 구동되고, 나머지 일부가 제2 주파수로 구동될 수 있다. 또한, 화소(PX)의 구조에 따라 주사 구동부들이 생략 또는 추가될 수도 있다.
도 9는 도 8의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 10은 도 9의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 9의 화소는 제3 트랜지스터의 일부 연결 구성을 제외하면, 도 2의 화소와 동일 또는 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다. 또한, 도 10의 타이밍도는 제3 주사선(S3i)을 통해 공급되는 신호의 폭을 제외하면, 도 3a의 타이밍도와 동일 또는 유사하므로, 중복되는 설명은 생략한다.
도 9 및 도 10을 참조하면, 화소(12)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제3 트랜지스터(M3)와 제2 트랜지스터(M2)는 서로 다른 주사 신호에 의해 제어될 수 있다. 예를 들어, 제3 트랜지스터(M3)의 게이트 전극은 제3 주사선(S3i)에 연결되고, 제3 트랜지스터(M3)는 제3 주사선(S3i)을 통해 공급되는 제3 주사 신호에 응답하여 턴-온될 수 있다.
표시 주사 기간에서, 화소(12)는 제1 내지 제4 기간들(P1 내지 P4)의 동작을 수행할 수 있다. 일 실시예에서, 제3 주사선(S3i)을 통해 공급되는 제3 주사 신호는 제1 주사선(S1i)을 통해 공급되는 제1 주사 신호에 중첩할 수 있다. 또한, 제3 주사 신호의 펄스폭은 제1 주사 신호의 펄스 폭보다 크며, 데이터 기입 및 문턱전압 보상이 수행되는 제2 기간(P2)의 길이가 증가할 수 있다.
즉, 제3 트랜지스터(M3)의 턴-온 시간이 증가함에 따라 문턱 전압 보상 시간이 증가될 수 있다. 또한, 데이터 기입 전에 제1 트랜지스터(M1)의 게이트 전압과 소스 전압 사이의 차이가 줄어들 수 있다. 따라서, 영상 품질이 더욱 개선될 수 있다.
도 11은 도 8의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 11을 참조하면, 화소(13)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD), 제1 트랜지스터(M1), 및 제2 트랜지스터(M2)의 구성은 도 2a의 화소(10)와 실질적으로 동일하므로, 중복되는 설명은 생략하기로 한다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 제2 노드(N2) 사이에 접속된다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2i)에 접속된다. 제3 트랜지스터(M3)는 i번째 제2 주사선(S2i)으로 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제2 노드(N2)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속된다.
일 실시예에서, 제2 트랜지스터(M2)가 턴-오프되고 제3 트랜지스터(M3)가 턴-온된 상태에서는, 제3 트랜지스터(M3)를 통해 제1 트랜지스터(M1)의 게이트 전극으로 초기화 전원(Vint)의 전압이 공급될 수 있다.
제4 트랜지스터(M4)는 제3 노드(N3)와 i번째 발광 제어선(Ei) 사이에 접속된다. 제4 트랜지스터(M4)의 게이트 전극은 i번째 제3 주사선(S3i)에 접속된다. 제4 트랜지스터(M4)는 i+q번째(단, q는 자연수) 제3 주사선(S3i+q)으로 주사 신호(예를 들어, 제3 주사 신호)가 공급될 때 턴-온되어 i번째 발광 제어선(Ei)의 전압을 제3 노드(N3)로 공급한다. 예를 들어, 제4 트랜지스터(M4)의 게이트 전극은 i+5번째 제3 주사선(S3i+5)에 접속될 수 있다. i+5번째 제3 주사선(S3i+5)으로 공급되는 제3 주사 신호는 i번째 제3 주사선(S3i)으로 공급되는 제3 주사 신호가 5수평주기만큼 지연된 신호일 수 있다. 다만, 이는 예시적인 것으로서, 제4 트랜지스터(M4)의 게이트 전극에 접속되는 제3 주사선(S3i+q)이 이에 한정되는 것은 아니다.
이 때, i번째 발광 제어선(Ei)으로는 게이트 오프 전압(예를 들어, 논리 하이 전압)이 공급될 수 있다. 예를 들어, 게이트 오프 전압은 약 5~7V 수준이다.
이에 따라, 제4 트랜지스터(M4)의 턴-온에 의해 제1 트랜지스터(M1)의 드레인 전극(및 소스 전극)에 소정의 고전압이 인가되고, 제1 트랜지스터(M1)가 온-바이어스 상태를 가질 수 있다.
제5 트랜지스터(M5)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei)에 접속된다. 제5 트랜지스터(M5)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제3 노드(N3))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속된다. 제6 트랜지스터(M6)의 게이트 전극은 i+p번째(단, p는 자연수) 발광 제어선(Ei+p)에 접속된다. 제6 트랜지스터(M6)는 i+p번째 발광 제어선(Ei+p)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. 따라서, 제5 트랜지스터(M5)와 제6 트랜지스터(M6)의 턴-온 시간은 일부만 중첩할 수 있다.
예를 들어, 제6 트랜지스터(M6)의 게이트 전극은 i+4번째 발광 제어선(Ei+4)에 접속될 수 있다. i+4번째 발광 제어선(Ei+4)으로 공급되는 발광 제어 신호는 i번째 발광 제어선(Ei)으로 공급되는 발광 제어 신호가 4수평주기만큼 지연된 신호일 수 있다. 다만, 이는 예시적인 것으로서, 제6 트랜지스터(M6)의 게이트 전극에 접속되는 발광 제어선(Ei+p)이 이에 한정되는 것은 아니다.
제7 트랜지스터(M7)는 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))과 초기화 전원(Vint) 사이에 접속된다. 제7 트랜지스터(M7)의 게이트 전극은 i번째 제3 주사선(S3i)에 접속된다. 제7 트랜지스터(M7)는 i번째 제3 주사선(S3i)으로 발광 제어 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극 및 제4 노드(N4)으로 공급한다.
일 실시예에서, 제7 트랜지스터(M7)와 제6 트랜지스터(M6)의 턴-온 기간은 서로 중첩하지 않는다.
일 실시예에서, 제4 내지 제7 트랜지스터들(M4 내지 M7)은 제1 주파수로 턴-온되고, 제2 및 제3 트랜지스터들(M2, M3)은 제1 주파수보다 작은 제2 주파수로 턴-온될 수 있다. 예를 들어, 제2 주파수는 제1 주파수의 약수일 수 있다.
도 11의 화소(13)는 도 2a의 화소보다 적은 수의 트랜지스터를 포함하므로, 레이아웃이 단순해지고, 고해상도 구현이 용이할 수 있다.
도 12a는 도 11의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 11 및 도 12a를 참조하면, 화소(10)는 표시 주사(display-scan) 기간 동안 영상 표시를 위한 신호들을 공급받을 수 있다. 표시 주사 기간은 출력 영상에 실제로 대응하는 데이터 신호(DVi)가 기입되는 기간을 포함할 수 있다.
이하, 설명의 편의를 위해, i번째 발광 제어선(Ei)은 발광 제어선(Ei)으로, i+p번째 발광 제어선(Ei+p)은 이후 발광 제어선(Ei+p)으로, i번째 제1 주사선(S1i)은 제1 주사선(S1i)으로, i번째 제2 주사선(S2i)은 제2 주사선으로, i번째 제3 주사선(S3i)은 제3 주사선(S3i)으로, i+q번째 제3 주사선(S3i+q)은 이후 제3 주사선(S3i+q)으로 혼용되어 설명될 수 있다.
제1 기간(P1)에, 발광 제어 신호가 발광 제어선(Ei)으로 공급되고, 제2 주사 신호가 제2 주사선(S2i)으로 공급되며, 제3 주사 신호가 제3 주사선(S3i)으로 공급된다. 발광 제어 신호에 의해 제5 트랜지스터(M5)가 턴-오프된다. 또한, 제2 주사 신호가 제2 주사선(S2i)으로 공급되고 제3 주사 신호가 제3 주사선(S3i)으로 공급되므로, 제3 및 제7 트랜지스터들(M3, M7)이 턴-온된다. 또한, 이후 발광 제어선(Ei+p)으로 발광 제어 신호가 공급되지 않으므로, 제6 트랜지스터(M6)는 턴-온 상태를 유지한다.
제1 기간(P1)에는 발광 소자(LD)로의 구동 전류의 공급이 중단된다. 제7 트랜지스터(M7)가 턴-온되므로, 초기화 전원(Vint)의 전압이 제4 노드(N4)에 공급될 수 있다. 또한, 턴-온된 제3 및 제6 트랜지스터들(M3, M6)에 의해 초기화 전원(Vint)의 전압이 제1 트랜지스터(M1)의 게이트 전극(즉, 제2 노드(N2))에 공급될 수 있다.
따라서, 제1 기간(P1)에는 발광 소자(LD)의 제1 전극의 전압의 초기화(기생 커패시터의 방전) 및 제1 트랜지스터(M1)의 게이트 전압의 초기화가 수행될 수 있다. 즉, 제1 기간(P1)은 초기화 기간일 수 있다.
제1 기간(P1) 후에 이후 발광 제어선(Ei+p)으로 발광 제어 신호의 공급이 시작되고, 제6 트랜지스터(M6)가 턴-오프된다. 제1 기간(P1)에는 제5 트랜지스터(M5)가 턴-오프되고, 제6 트랜지스터(M6)가 턴-온될 수 있다. 예를 들어, 제1 기간(P1)의 길이는 4 주평주기 이상일 수 있다.
이후, 제2 기간(P2)에 제1 주사 신호가 제1 주사선(S1i)으로 공급된다. 제2 트랜지스터(M2)가 턴-온되어 데이터선(Dj)을 통해 i번째 데이터 신호(DVi)가 제1 노드(N1)로 공급될 수 있다. 제3 트랜지스터(M3)가 턴-온 상태이므로, 제1 트랜지스터(M1)는 다이오드 접속된다. 즉, 제2 기간(P2)은 데이터 기입 및 문턱전압 보상 기간일 수 있다.
이후, 제2 주사선(S2i)으로의 제2 주사 신호의 공급이 중단되고, 제3 주사선(S3i)으로의 제3 주사 신호의 공급이 중단된다. 따라서, 제3 및 제7 트랜지스터들(M3, M7)이 턴-오프될 수 있다. 일 실시예에서, 제3 및 제7 트랜지스터들(M3, M7)은 동시에 제어될 수 있다.
제3 기간(P3)에, 이후 제3 주사선(S3i+q)으로 제3 주사 신호가 공급된다. 제3 주사 신호에 응답하여 제4 트랜지스터(M4)가 턴-온된다. 제4 트랜지스터(M4)가 턴-온되면, 발광 제어 신호의 게이트 오프 전압(예를 들어, 논리 하이 전압)이 제3 노드(N3)에 공급될 수 있다. 제3 기간(P3)에 제1 트랜지스터(M1)는 온-바이어스될 수 있다. 일 실시예에서, 제3 주사 신호는 4수평주기 이상의 펄스 폭을 가질 수 있다. 따라서, 충분한 시간 동안 제1 트랜지스터(M1)에 발광 제어 신호의 논리 하이 전압이 공급될 수 있다.
한편, 제3 트랜지스터(M3)의 턴-온 기간과 제4 트랜지스터(M4)의 턴-온 기간은 중첩하지 않는다. 즉, 제1 트랜지스터(M1)의 초기화/보상 기간과 바이어스 기간이 서로 분리된다. 또한, 제4 트랜지스터(M4)의 턴-온 기간은 제7 트랜지스터(M7)의 턴-온 기간과도 중첩하지 않는다.
이후, 발광 제어선(Ei) 및 이후 발광 제어선(Ei+p)으로의 발광 제어 신호의 공급이 순차적으로 중단되며, 제5 및 제6 트랜지스터들(M5, M6)이 순차적으로 턴-온된다. 제5 및 제6 트랜지스터들(M5, M6)이 턴-온되면, 데이터 신호(DVi)에 기초하여 생성된 구동 전류가 발광 소자(LD)에 공급되며, 발광 소자(LD)는 이에 대응하는 휘도로 발광할 수 있다. 제5 및 제6 트랜지스터들(M5, M6)이 모두 턴-온되는 제4 기간(P4)은 발광 기간일 수 있다.
표시 주사 기간의 동작은 제1 주사선(S1i)으로 공급되는 주사 신호들의 주파수에 대응하여 구현된다. 예를 들어, 표시 주사 기간은 상술한 제2 주파수로 나타날 수 있다.
도 12b는 도 11의 화소의 구동의 일 예를 나타내는 타이밍도이다.
도 11 및 도 12b를 참조하면, 표시 주사 기간에서 출력되는 영상의 휘도를 유지하기 위해, 자가 주사(self-scan) 기간에 제1 트랜지스터(M1)의 일 전극(예를 들어, 드레인 전극 또는 제3 노드(N3))에 발광 제어 신호를 인가할 수 있다.
자가 주사 기간은 바이어스 기간(예를 들어, 제3 기간(P3)) 및 발광 기간(예를 들어, 제4 기간(P4))을 포함한다. 일 실시예에서, 자가 주사 기간의 동작은 제1 주사 신호 및 제2 주사 신호가 공급되지 않는 점을 제외하면, 표시 주사 기간의 동작과 실질적으로 동일하다.
자가 주사 기간에는 제2 및 제3 트랜지스터들(M2, M3)로 주사 신호가 공급되지 않는다. 예를 들어, 자가 주사 기간에서, 제1 주사선(S1i)으로 공급되는 제1 주사 신호는 게이트 오프 전압(예를 들어, 논리 하이 전압)을 가질 수 있다.
제2 및 제3 트랜지스터들(M2, M3)이 턴-오프 상태를 유지하므로, 제1 트랜지스터(M1)의 게이트 전압은 자가 주사 기간의 구동에 의한 영향을 받지 않는다.
즉, 제4 내지 제7 트랜지스터들(M4 내지 M7)은 제1 주파수로 턴-온되고, 제2 및 제3 트랜지스터들(M2, M3)은 제1 주파수보다 작은 제2 주파수로 턴-온될 수 있다.
자가 주사 기간의 제3 기간(P3)에 제3 주사선들(S3i, S3i+q)으로 제3 주사 신호가 공급될 수 있다. 제3 주사 신호에 의해 제4 트랜지스터(M4)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 발광 제어 신호의 논리 하이 전압이 제3 노드(N3)에 공급될 수 있다. 이에 따라, 제3 기간(P3)에 제1 트랜지스터(M1)에 온-바이어스가 인가되므로, 저주파수 구동에서의 플리커가 개선될 수 있다.
이후, 제4 기간(P4)에는 제5 및 제6 트랜지스터들(M5, M6)이 턴-온된다. 따라서, 제4 기간(P4)에는 이전의 표시 주사 기간에 공급된 데이터 신호(DVi)에 기초하여 화소(13)가 발광할 수 있다.
도 13 내지 도 15는 도 11의 화소의 변형 실시예들을 나타내는 회로도들이다.
도 13 내지 도 15의 화소들(13', 14, 14')은 제4 트랜지스터의 구성을 제외하면, 각각 도 2a의 화소와 동일 또는 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 13 내지 도 15를 참조하면, 화소들(13', 14, 14')은 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 13에 도시된 바와 같이, 화소(13')는 i번째 발광 제어선(Ei)과 제1 노드(N1) 사이에 접속되는 제4 트랜지스터(M4)를 포함할 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 제1 트랜지스터(M1)의 소스 전극으로 논리 하이 전압이 바이어스 전압으로써 공급되고, 제1 트랜지스터(M1)가 온-바이어스 상태를 가질 수 있다.
도 14에 도시된 바와 같이, 화소(14)의 제4 트랜지스터(M4)는 바이어스 전원(VEH)과 제3 노드(N3, 즉, 제1 트랜지스터(M1)의 드레인 전극)에 접속될 수 있다. 제4 트랜지스터(M4)는 i+q번째 제3 주사선(S3i+q)로 공급되는 제3 주사 신호에 응답하여 턴-온될 수 있다.
제4 트랜지스터(M4)가 턴-온되면, 제1 트랜지스터(M1)의 드레인 전극으로 바이어스 전원(VEH)의 전압이 바이어스 전압으로써 공급되고, 제1 트랜지스터(M1)가 온-바이어스 상태를 가질 수 있다.
도 15에 도시된 바와 같이, 화소(14')의 제4 트랜지스터(M4)는 바이어스 전원(VEH)과 제1 노드(N3, 즉, 제1 트랜지스터(M1)의 소스 전극)에 접속될 수 있다. 제4 트랜지스터(M4)는 i+q번째 제3 주사선(S3i+q)로 공급되는 제3 주사 신호에 응답하여 턴-온될 수 있다.
도 13 내지 도 15의 화소들(13', 14, 14')은 도 12a 및 도 12b의 구동으로 영상을 표시할 수 있다.
도 16 내지 도 19는 도 11의 화소의 변형 실시예들을 나타내는 회로도들이다.
도 16 내지 도 19의 화소들(15, 15', 16, 16')은 제3 트랜지스터(M3)와 제7 트랜지스터(M7)의 연결 관계를 제외하면 각각 도 11, 도 13, 도 14, 및 도 15의 화소들과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 16 내지 도 19를 참조하면, 화소들(15, 15', 16, 16')은 발광 소자(LD), 제1 내지 제7 트랜지스터들(M1 내지 M7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제3 트랜지스터(M3)의 게이트 전극과 제7 트랜지스터(M7)의 게이트 전극은 공통으로 제2 주사선(S2i)에 접속될 수 있다. 따라서, 제3 트랜지스터(M3)와 제7 트랜지스터(M7)는 공통으로 제어될 수 있다. 제2 주사선(S2i)으로 공급되는 제2 주사 신호는 영상 프레임 레이트에 상응하는 제2 주파수로 구동되므로, 제3 및 제7 트랜지스터들(M3, M7)은 제2 주파수로 턴-온될 수 있다.
제4 트랜지스터(M4)의 게이트 전극은 제3 주사 신호를 공급하는 i+q번째 제3 주사선(S3i+q)에 접속된다. 제4 트랜지스터(M4)는 제5 및 제6 트랜지스터들(M5, M6)과 마찬가지로 제1 주파수로 턴-온된다. 즉, 제1 주파수로 제1 트랜지스터(M1)에 온-바이어스가 공급될 수 있다.
다시 말하면, 제7 트랜지스터는 제2 주파수로 턴-온되지만, 제4 트랜지스터(M4)는 표시 주사 기간 및 자가 주사 기간 모두에서 온-바이어스 공급을 위해 제1 주파수로 턴-온된다. 즉, 제3 주사 신호는 제1 주파수로 공급되고, 제2 주사 신호는 제1 주파수보다 작은 제2 주파수로 공급될 수 있다.
일 실시예에서, 제3 주사 신호는 제2 주사 신호와 동일한 파형을 가질 수 있으며, i+q번째 제3 주사선(S3i+q)으로 공급되는 제3 주사 신호는 i번째 제2 주사선(S2i)으로 공급되는 제2 주사 신호가 q수평주기만큼 지연된 신호에 상응할 수 있다. 다만, 이는 예시적인 것으로서, 제3 주사 신호의 펄스폭과 제2 주사 신호의 펄스폭은 상이할 수도 있다. 예를 들어, 제2 주사 신호는 5수평주기 동안 공급되고, 제3 주사 신호는 6수평주기 동안 공급될 수 있다.
도 16에 도시된 바와 같이, 화소(15)의 제4 트랜지스터(M4)는 발광 제어 신호를 바이어스 전압으로써 제3 노드(N3, 즉, 제1 트랜지스터(M1)의 드레인 전극)에 공급할 수 있다.
도 17에 도시된 바와 같이, 화소(15')의 제4 트랜지스터(M4)는 발광 제어 신호를 바이어스 전압으로써 제1 노드(N1, 즉, 제1 트랜지스터(M1)의 소스 전극)에 공급할 수 있다.
도 18에 도시된 바와 같이, 화소(16)의 제4 트랜지스터(M4)는 바이어스 전원(VEH)의 전압을 바이어스 전압으로써 제3 노드(N3, 즉, 제1 트랜지스터(M1)의 드레인 전극)에 공급할 수 있다.
도 19에 도시된 바와 같이, 화소(16')의 제4 트랜지스터(M4)는 바이어스 전원(VEH)의 전압을 바이어스 전압으로써 제1 노드(N1, 즉, 제1 트랜지스터(M1)의 소스 전극)에 공급할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소 및 이를 포함하는 표시 장치는 하나의 프레임에 하나의 표시 주사 기간과 적어도 하나의 자가 주사 기간을 포함함으로써 다양한 구동 주파수들의 영상 출력이 지원될 수 있다. 또한, 구동 주파수가 감소할수록 자가 주사 기간의 개수가 증가됨으로써, 저주파수 구동에서의 휘도 감소 및 플리커 시인이 개선될 수 있다.
나아가, 데이터 신호 및 영상의 계조와 관계 없이, 주기적으로 제4 트랜지스터를 통해 제1 트랜지스터에 일정한 전압으로 바이어스를 인가함으로써, 인접 화소들 사이의 온-바이어스 차이(및 계조 차이)로 인한 히스테리시스(문턱 전압 시프트의 차이)가 개선될 수 있다. 따라서, 히스테리시스 편차에 의한 화면 끌림(고스트 현상)이 개선(제거)될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 10', 11, 11', 12, 13, 13', 14, 14', 15, 15', 16, 16': 화소
100: 화소부 200: 제1 주사 구동부
300: 제2 주사 구동부 350: 제3 주사 구동부
400: 발광 구동부 500: 데이터 구동부
600: 타이밍 제어부 1000, 1001: 표시 장치
LD: 발광 소자 M1~M8: 트랜지스터
S1: 제1 주사선 S2: 제2 주사선
S3: 제3 주사선 E: 발광 제어선
D: 데이터선

Claims (20)

  1. 발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 및
    전압 노드와 상기 제1 노드 사이 또는 상기 전압 노드와 상기 제3 노드 사이에 연결되고, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되어 상기 제1 노드 또는 상기 제3 노드에 상기 전압 노드로부터의 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함하고,
    상기 제4 트랜지스터는 제1 주파수로 턴-온되고,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 주파수보다 작은 제2 주파수로 턴-온되는 것을 특징으로 하는 화소.
  2. 제 1 항에 있어서, 상기 제2 주파수는 영상 리프레시 레이트(refresh rate)와 동일하고, 상기 제1 주파수의 약수에 상응하는 것을 특징으로 하는 화소.
  3. 제 1 항에 있어서,
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 발광 소자의 제1 전극에 접속되는 제4 노드와 상기 제3 노드 사이에 접속되며, 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제4 노드와 제1 초기화 전원 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제7 트랜지스터;
    상기 제2 노드와 제2 초기화 전원 사이에 접속되며, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함하는 것을 특징으로 하는 화소.
  4. 제 3 항에 있어서, 상기 제5 내지 제7 트랜지스터들은 상기 제1 주파수로 턴-오프되고,
    상기 제8 트랜지스터는 상기 제2 주파수로 턴-온되는 것을 특징으로 하는 화소.
  5. 제 3 항에 있어서,
    상기 전압 노드는 상기 발광 제어선에 연결되고,
    상기 제4 트랜지스터는,
    상기 발광 제어선과 상기 제3 노드 사이에 접속되며,
    상기 제2 주사 신호에 응답하여 상기 발광 제어 신호를 상기 바이어스 전압으로써 상기 제3 노드에 인가하는 것을 특징으로 하는 화소.
  6. 제 3 항에 있어서,
    상기 전압 노드는 상기 발광 제어선에 연결되고,
    상기 제4 트랜지스터는,
    상기 발광 제어선과 상기 제1 노드 사이에 접속되며,
    상기 제2 주사 신호에 응답하여 상기 발광 제어 신호를 상기 바이어스 전압으로써 상기 제3 노드에 인가하는 것을 특징으로 하는 화소.
  7. 제 3 항에 있어서,
    상기 전압 노드는 바이어스 전원에 연결되고,
    상기 제4 트랜지스터는,
    상기 바이어스 전원과 상기 제3 노드 사이 또는 상기 바이어스 전원과 상기 제1 노드 사이에 접속되며,
    상기 제2 주사 신호에 응답하여 상기 바이어스 전원의 전압을 상기 바이어스 전압으로써 상기 제3 노드 또는 상기 제1 노드에 인가하는 것을 특징으로 하는 화소.
  8. 발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 및
    전압 노드와 상기 제1 노드 사이 또는 상기 전압 노드와 상기 제3 노드 사이에 연결되고, 제3 주사선으로 공급되는 제3 주사 신호에 응답하여 턴-온되어 상기 제1 노드 또는 상기 제3 노드에 상기 전압 노드로부터의 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함하고,
    상기 제4 트랜지스터는 제1 주파수로 턴-온되고,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 주파수보다 작은 제2 주파수로 턴-온되며,
    상기 제2 트랜지스터의 턴-온 시간의 길이와 상기 제3 트랜지스터의 턴-온 시간의 길이가 서로 다른 것을 특징으로 하는 화소.
  9. 제 8 항에 있어서, 상기 제2 주파수는 영상 리프레시 레이트와 동일하고, 상기 제1 주파수의 약수에 상응하는 것을 특징으로 하는 화소.
  10. 제 8 항에 있어서,
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 발광 소자의 제1 전극에 접속되는 제4 노드와 상기 제3 노드 사이에 접속되며, 제2 발광 제어선으로 공급되는 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제4 노드와 초기화 전원 사이에 접속되는 제7 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함하는 것을 특징으로 화소.
  11. 제 10 항에 있어서, 상기 제5 및 제6 트랜지스터들은 상기 제1 주파수로 턴-오프되는 것을 특징으로 하는 화소.
  12. 제 10 항에 있어서, 상기 제5 트랜지스터가 턴-오프된 기간의 일부가 상기 제6 트랜지스터가 턴-온된 기간의 일부와 중첩하고,
    상기 제3 트랜지스터와 상기 제7 트랜지스터는 동시에 제어되는 것을 특징으로 하는 화소.
  13. 제 12 항에 있어서, 상기 제4 트랜지스터가 턴-온되는 기간은 상기 제3 및 제7 트랜지스터들이 턴-온되는 기간과 중첩하지 않는 것을 특징으로 하는 화소.
  14. 제 12 항에 있어서,
    상기 전압 노드는 상기 제1 발광 제어선에 연결되고,
    상기 제4 트랜지스터는,
    상기 제1 발광 제어선과 상기 제3 노드 사이 또는 상기 제1 발광 제어선과 상기 제1 노드 사이에 접속되며,
    상기 제3 주사 신호에 응답하여 상기 제1 발광 제어선의 상기 발광 제어 신호를 상기 바이어스 전압으로써 상기 제3 노드 또는 상기 제1 노드에 인가하는 것을 특징으로 하는 화소.
  15. 제 12 항에 있어서,
    상기 전압 노드는 바이어스 전원에 연결되고,
    상기 제4 트랜지스터는,
    상기 바이어스 전원과 상기 제3 노드 사이 또는 상기 바이어스 전원과 상기 제1 노드 사이에 접속되며,
    상기 제3 주사 신호에 응답하여 상기 바이어스 전원의 전압을 상기 바이어스 전압으로써 상기 제3 노드 또는 상기 제1 노드에 인가하는 것을 특징으로 하는 화소.
  16. 제1 주사선들, 제2 주사선들, 발광 제어선들, 및 데이터선들에 접속되는 화소들;
    상기 제2 주사선들 각각에 제1 주파수로 제2 주사 신호를 공급하고, 상기 제1 주사선들 각각에 상기 화소들의 영상 리프레시 레이트(refresh rate)에 대응하는 제2 주파수로 제1 주사 신호를 공급하는 주사 구동부;
    상기 발광 제어선들 각각에 상기 제1 주파수로 발광 제어 신호를 공급하는 발광 구동부;
    상기 제2 주파수에 기초하여 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및
    상기 주사 구동부, 상기 발광 구동부, 및 상기 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함하고,
    상기 화소들 중 i(단, i는 자연수)번째 수평라인에 위치하는 화소는,
    발광 소자;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극을 포함하며, 제2 노드의 전압에 기초하여 구동 전류를 제어하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, i번째 제1 주사선으로 공급되는 제1 주사 신호에 의해 턴-온되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 접속되는 제3 노드와 상기 제2 노드 사이에 접속되며, 상기 제1 주사 신호에 의해 턴-온되는 제3 트랜지스터; 및
    전압 노드와 상기 제1 노드 사이 또는 상기 전압 노드와 상기 제3 노드 사이에 연결되고, i번째 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되어 상기 제1 노드 또는 상기 제3 노드에 상기 전압 노드로부터의 바이어스(bias) 전압을 인가하는 제4 트랜지스터를 포함하고,
    상기 제2 주파수는 상기 제1 주파수의 약수인 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서, 상기 주사 구동부는,
    상기 제2 주파수로 상기 제1 주사선들에 상기 제1 주사 신호를 공급하는 제1 주사 구동부; 및
    상기 제1 주파수로 상기 제2 주사선들에 상기 제2 주사 신호를 공급하는 제2 주사 구동부를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 주사 구동부는, 한 프레임 기간 내의 표시 주사 기간에 상기 제1 주사 신호를 공급하고, 상기 한 프레임 기간 내의 자가 주사 기간 동안 상기 제1 주사 신호를 공급하지 않으며,
    상기 제2 주사 구동부는, 상기 표시 주사 기간 및 상기 자가 주사 기간에 상기 제2 주사 신호를 공급하고,
    상기 발광 구동부는, 상기 표시 주사 기간 및 상기 자가 주사 기간에 상기 발광 제어 신호를 공급하며,
    상기 표시 주사 기간에 상기 데이터 신호가 상기 화소들에 기입되는 것을 특징으로 하는 표시 장치.
  19. 제 16 항에 있어서, 상기 i번째 수평라인에 위치하는 상기 화소는,
    상기 제1 전원과 상기 제1 노드 사이에 접속되며, i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터;
    상기 발광 소자의 제1 전극에 접속되는 제4 노드와 상기 제3 노드 사이에 접속되며, 상기 i번째 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제4 노드와 제1 초기화 전원 사이에 접속되며, 상기 i번째 제2 주사선으로 공급되는 상기 제2 주사 신호에 응답하여 턴-온되는 제7 트랜지스터;
    상기 제2 노드와 제2 초기화 전원 사이에 접속되며, i-1번째 제1 주사선으로 공급되는 상기 제1 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 접속되는 스토리지 커패시터를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 전압 노드는 상기 i번째 발광 제어선에 연결되고,
    상기 제4 트랜지스터는, 상기 i번째 발광 제어선과 상기 제3 노드 사이에 접속되는 것을 특징으로 하는 표시 장치.
KR1020190133995A 2019-10-25 2019-10-25 화소 및 이를 포함하는 표시 장치 Active KR102710739B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190133995A KR102710739B1 (ko) 2019-10-25 2019-10-25 화소 및 이를 포함하는 표시 장치
US16/881,738 US11348512B2 (en) 2019-10-25 2020-05-22 Pixel and display device having the same
CN202010878943.XA CN112802431A (zh) 2019-10-25 2020-08-27 用于显示装置的像素和显示装置
US17/740,965 US11682344B2 (en) 2019-10-25 2022-05-10 Pixel and display device having the same
US18/315,263 US20230282161A1 (en) 2019-10-25 2023-05-10 Pixel and display device having the same
KR1020240128396A KR102791840B1 (ko) 2019-10-25 2024-09-23 화소 및 이를 포함하는 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190133995A KR102710739B1 (ko) 2019-10-25 2019-10-25 화소 및 이를 포함하는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240128396A Division KR102791840B1 (ko) 2019-10-25 2024-09-23 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20210050050A KR20210050050A (ko) 2021-05-07
KR102710739B1 true KR102710739B1 (ko) 2024-09-30

Family

ID=75585990

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190133995A Active KR102710739B1 (ko) 2019-10-25 2019-10-25 화소 및 이를 포함하는 표시 장치
KR1020240128396A Active KR102791840B1 (ko) 2019-10-25 2024-09-23 화소 및 이를 포함하는 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240128396A Active KR102791840B1 (ko) 2019-10-25 2024-09-23 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (3) US11348512B2 (ko)
KR (2) KR102710739B1 (ko)
CN (1) CN112802431A (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102710739B1 (ko) * 2019-10-25 2024-09-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102742215B1 (ko) 2020-04-06 2024-12-16 삼성디스플레이 주식회사 표시 장치
KR102791842B1 (ko) 2020-07-23 2025-04-09 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN113160740A (zh) * 2021-04-28 2021-07-23 厦门天马微电子有限公司 显示面板和显示装置
TWI773313B (zh) * 2021-05-11 2022-08-01 友達光電股份有限公司 畫素電路及其驅動方法
US12236829B2 (en) * 2021-07-30 2025-02-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit and driving method thereof, and display panel
CN115691411B (zh) * 2021-07-30 2025-04-08 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20230040819A (ko) * 2021-09-16 2023-03-23 엘지디스플레이 주식회사 디스플레이 장치 및 디스플레이 구동 방법
WO2023053328A1 (ja) * 2021-09-30 2023-04-06 シャープディスプレイテクノロジー株式会社 表示装置およびその駆動方法
KR20230047280A (ko) 2021-09-30 2023-04-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
US12334012B2 (en) 2021-10-29 2025-06-17 Google Llc Display device with consistent luminance at different refresh rates
WO2023070530A1 (zh) * 2021-10-29 2023-05-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
KR20230064708A (ko) 2021-11-03 2023-05-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN114120881A (zh) * 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法
KR20230110412A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230130193A (ko) 2022-03-02 2023-09-12 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
KR20230148892A (ko) * 2022-04-18 2023-10-26 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230148889A (ko) 2022-04-18 2023-10-26 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20230148891A (ko) 2022-04-18 2023-10-26 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
WO2024016284A1 (zh) * 2022-07-21 2024-01-25 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示面板、显示装置
KR20240031528A (ko) 2022-08-30 2024-03-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US20250140201A1 (en) * 2022-09-27 2025-05-01 Boe Technology Group Co., Ltd. Display Panel and Display Apparatus
CN115588397B (zh) 2022-10-26 2024-10-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN119296482A (zh) * 2022-11-21 2025-01-10 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN115862548B (zh) 2023-01-04 2024-07-16 武汉天马微电子有限公司 显示面板的驱动方法及显示面板
WO2024166236A1 (ja) * 2023-02-08 2024-08-15 シャープディスプレイテクノロジー株式会社 表示装置およびその駆動方法
KR20240126903A (ko) * 2023-02-14 2024-08-22 삼성디스플레이 주식회사 표시 장치
CN116645921A (zh) * 2023-05-25 2023-08-25 武汉天马微电子有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180075801A1 (en) 2016-09-09 2018-03-15 Apple Inc. Display flicker reduction systems and methods
US20180293939A1 (en) 2017-04-11 2018-10-11 Samsung Display Co., Ltd. Organic light emitting display device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233337A (ja) 2001-12-04 2003-08-22 Casio Comput Co Ltd 発光表示装置および電子機器
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
TWI273541B (en) * 2003-09-08 2007-02-11 Tpo Displays Corp Circuit and method for driving active matrix OLED pixel with threshold voltage compensation
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
KR100911976B1 (ko) * 2007-11-23 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
CN102338828B (zh) * 2010-07-22 2013-09-11 上海华虹Nec电子有限公司 双极型晶体管结电容的提取方法
KR20120065137A (ko) 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR20140013586A (ko) 2012-07-25 2014-02-05 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140081262A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101984955B1 (ko) * 2013-01-16 2019-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로 및 유기 발광 표시 장치
CN105164743B (zh) * 2013-03-15 2018-05-25 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法以及显示面板
US9489882B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
US10019933B2 (en) * 2014-03-13 2018-07-10 Joled Inc. El display apparatus
KR102257941B1 (ko) * 2014-06-17 2021-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102432801B1 (ko) 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102741699B1 (ko) * 2016-08-30 2024-12-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR102767414B1 (ko) * 2016-08-31 2025-02-13 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102547871B1 (ko) * 2016-12-01 2023-06-28 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102730406B1 (ko) * 2016-12-12 2024-11-18 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102564603B1 (ko) * 2016-12-20 2023-08-08 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
CN106531075B (zh) 2017-01-10 2019-01-22 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102348062B1 (ko) * 2017-04-04 2022-01-10 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102309097B1 (ko) * 2017-04-10 2021-10-07 삼성디스플레이 주식회사 표시장치 및 그의 구동 방법
CN107256695B (zh) 2017-07-31 2019-11-19 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、显示面板及显示装置
KR102462008B1 (ko) * 2017-09-22 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
CN207474026U (zh) * 2017-10-31 2018-06-08 昆山国显光电有限公司 一种像素电路和显示装置
KR102537279B1 (ko) * 2018-09-28 2023-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
US20200219447A1 (en) * 2019-01-09 2020-07-09 Ignis Innovation Inc. Image sensor
KR102706311B1 (ko) * 2019-05-08 2024-09-19 삼성디스플레이 주식회사 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
KR102665185B1 (ko) 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR102764928B1 (ko) 2019-07-26 2025-02-12 삼성디스플레이 주식회사 표시 장치
KR102685412B1 (ko) * 2019-08-12 2024-07-18 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR102633639B1 (ko) * 2019-09-30 2024-02-07 삼성디스플레이 주식회사 표시 장치 및 이의 검사 방법
KR102710739B1 (ko) * 2019-10-25 2024-09-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180075801A1 (en) 2016-09-09 2018-03-15 Apple Inc. Display flicker reduction systems and methods
US20180293939A1 (en) 2017-04-11 2018-10-11 Samsung Display Co., Ltd. Organic light emitting display device

Also Published As

Publication number Publication date
US20230282161A1 (en) 2023-09-07
US20220270546A1 (en) 2022-08-25
US11348512B2 (en) 2022-05-31
KR102791840B1 (ko) 2025-04-09
US20210125543A1 (en) 2021-04-29
US11682344B2 (en) 2023-06-20
KR20240146632A (ko) 2024-10-08
CN112802431A (zh) 2021-05-14
KR20210050050A (ko) 2021-05-07

Similar Documents

Publication Publication Date Title
KR102791840B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102764928B1 (ko) 표시 장치
KR102742215B1 (ko) 표시 장치
KR102665185B1 (ko) 표시 장치
KR102688476B1 (ko) 표시 장치
EP3113165B1 (en) Organic light emitting display and driving method thereof
KR102668815B1 (ko) 저속 구동을 위한 영상 표시장치와 그 구동방법
KR102527847B1 (ko) 표시 장치
KR102639309B1 (ko) 표시 장치
US11574591B2 (en) Display device
KR102741363B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11610541B1 (en) Pixel of display device
KR102715708B1 (ko) 표시 장치
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
KR20190143308A (ko) 픽셀 및 이를 포함하는 유기전계발광 표시장치
US20240078974A1 (en) Display device and a method of driving the same
KR20090015460A (ko) 화소회로와 이를 구비한 표시패널 및 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191025

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220929

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191025

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231124

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240719

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20240923

Patent event code: PA01071R01D

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240923

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration