[go: up one dir, main page]

KR102689803B1 - 통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법 - Google Patents

통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법 Download PDF

Info

Publication number
KR102689803B1
KR102689803B1 KR1020207030022A KR20207030022A KR102689803B1 KR 102689803 B1 KR102689803 B1 KR 102689803B1 KR 1020207030022 A KR1020207030022 A KR 1020207030022A KR 20207030022 A KR20207030022 A KR 20207030022A KR 102689803 B1 KR102689803 B1 KR 102689803B1
Authority
KR
South Korea
Prior art keywords
workpiece
modules
module
metal cap
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020207030022A
Other languages
English (en)
Other versions
KR20200123854A (ko
Inventor
로버트 클라크
칸다바라 타필리
카이-훙 유
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200123854A publication Critical patent/KR20200123854A/ko
Application granted granted Critical
Publication of KR102689803B1 publication Critical patent/KR102689803B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
    • G05B13/027—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using neural networks only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32368—Quality control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/80—Management or planning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Automation & Control Theory (AREA)
  • Artificial Intelligence (AREA)
  • General Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Inorganic Chemistry (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Robotics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Factory Administration (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

완전 자가-정렬된 비아를 형성하기 위한 방법이 제공된다. 유전체 층 내에서 특징부의 패턴을 가지는 공작물이 공통 제조 플랫폼 내로 수용된다. 금속 캡이 금속 특징부 상에 침착되고, 장벽 층이 금속 캡 상에 침착된다. 제1 유전체 층이 노출된 유전체 재료에 부가된다. 장벽 층이 제거되고, 에칭 정지 층이 제1 유전체 층 및 금속 캡의 노출된 표면들 상에 부가된다. 부가적인 유전체 재료가 에칭 정지 층의 상단부 상에 부가되고, 이어서 부가적 유전체 재료 및 에칭 정지 층의 일부를 둘 다 에칭하여, 금속 재료로 충진되는 특징부를 형성한다. 통합된 프로세싱 단계들의 시퀀스를 하나 이상의 공통 제조 플랫폼 내에서 실행하여 제어된 환경을 제공한다. 전달 모듈은 공작물을, 제어된 환경들 내에서 그리고 그 사이에서, 프로세싱 모듈들 사이에서 전달한다.

Description

통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법
관련 출원에 대한 상호 참조
본원은, 2018년 3월 20일자로 출원되고, 명칭이 "Substrate Processing Tool with Integrated Metrology and Method of Using"인 미국 가출원 제62/645,685호, 2019년 1월 2일자로 출원되고, 명칭이 "Self-Aware and Correcting Heterogeneous Platform incorporating Integrated Semiconductor Processing Modules and Method for using same"인 미국 가출원 제62/787,607호, 2019년 1월 2일자로 출원되고, 명칭이 "Self-Aware and Correcting Heterogeneous Platform incorporating Integrated Semiconductor Processing Modules and Method for using same"인 미국 가출원 제62/787,608호, 및 2019년 1월 4일자로 출원되고, 명칭이 "Substrate Processing Tool with Integrated Metrology and Method of using"인 미국 가출원 제62/788,195호의 이익을 주장하고, 이들 출원은 그 전체가 본원에 참조로서 포함된다.
기술분야
본 발명은 프로세싱 플랫폼 및 그러한 플랫폼을 이용하여 반도체를 프로세싱하기 위한 방법, 보다 구체적으로는, 완전 자가-정렬된 비아(fully self-aligned via)(FSAV)의 형성 방법에 관한 것이다.
트랜지스터 웨이퍼 상의 비아, 및 기타를 형성하기 위해서, 함몰부 형상 형성 기술이 이용되어 왔다. 치수 축소는 집적 회로 프로세싱의 발전에서의 원동력 중 하나이다. 크기 치수를 줄이는 것에 의해서, 비용적 이득 및 소자 성능 증가가 얻어질 수 있다. 이러한 비례 축소성(scalability)은 프로세스 흐름에서, 특히 패터닝 기술에서 불가피한 복잡성을 생성한다. 더 작은 트랜지스터가 제조됨에 따라, 패터닝된 특징부(feature)의 임계 치수(CD) 또는 해상도는, 특히 대량 생산에서, 생성하기가 더 어려워진다. 비용-효과적인 비례 축소(scaling)가 계속될 수 있도록, 자가-정렬된 패터닝이 오버레이-기반의 패터닝을 대체할 필요가 있다. 대량 제조 환경에서, 변동성을 감소시킬 수 있고, 비례 축소를 확대할 수 있고, CD 및 프로세스 제어를 향상시킬 수 있는 패터닝 옵션이 필요하나; 합리적으로 낮은 비용 및 높은 수율로 비례적으로 축소된 소자를 생산하는 것이 매우 어려워 지고 있다.
소자가 점점 더 작은 특징부로 비례 축소되고 비례 축소로부터 초래되는 문제를 해결하기 위한 기술이 구현됨에 따라, 프로세스 흐름의 다양한 스테이지에서 제조 프로세스를 모니터링하여, 특징부 속성이 재원 내에 있는지 여부를 결정하는 것, 그리고 그렇지 않은 경우에, 공작물이 재원 내에 있도록 또는 후속하여 프로세싱되는 공작물이 재원 내에 있도록 프로세스를 조정하는 것이 중요하다.
통상적인 비아 제조에서, 프로세스는 대량 제조를 위한 다수의 분리된 독립형 툴을 이용하여 실시된다. 웨이퍼들이 하나의 툴 내로 순차적으로 적재되고, 해당 툴 내에서 하나의 프로세스 단계를 거치고, 이어서 주변 환경으로 제거되고, 다음 툴 내로의 적재를 위해서 대기열(in queue)에 배치되고, 그리고 비아 제조 흐름의 다수의 단계들이 완료될 때까지 그러한 것이 계속된다. 각각의 툴을 위한 대기열에서 대기하는 동안 소비되는 시간은 Q-시간으로 지칭되고, 큰 Q-시간은 느린 생산 속도를 초래한다. 프로세스 흐름 내의 상이한 동작들에서 상이한 양의 시간이 소요될 수 있고, 그에 따라 툴들의 처리량을 매칭시키는 것(throughput matching)이 생산에서의 해결과제이다.
또한, 통상적인 비아 제조에서, 인접 금속 특징부들의 모서리 사이의 거리가 너무 짧아서 반도체가 적절히 동작하지 못할 수 있다. 예를 들어, 너무 짧은 인접 금속 특징부들의 모서리 사이의 거리는 동작 중에 반도체 단락을 초래할 수 있다. 금속 특징부 모서리 사이의 거리를 증가시키는 것은 반도체가 보다 견실하게 성공적으로 동작할 수 있게 한다.
프로세스 흐름 내의 각각의 툴은 툴 클러스터(tool cluster)의 일부일 수 있다. 예를 들어, 5개의 동일한 에칭 툴이 전달 툴과 함께 클러스터화될 수 있고, 그에 따라 5개의 웨이퍼가 프로세스 흐름의 하나의 단계에서 동시에 에칭될 수 있고, 그에 따라 대량 생산을 가능하게 할 수 있다. 이러한 클러스터 툴의 다중성(multiplicity)은, 어떠한 이유로든지 툴이 사용되지 않는 경우에, 유리함을 제공한다. 만약 5개-툴 클러스터 내의 1개의 툴이 1주일 동안 사용되지 않는 경우에, 비록 80% 용량이지만, 생산은 계속될 수 있다. 따라서, SAMP 흐름 내의 각각의 독립형 툴이 동일한 툴들의 클러스터일 수 있고, 그에 따라 사용되지 않는 툴이 생산을 완전히 중단시키는 것을 방지할 수 있고, 클러스터링을 이용하여 처리량 매칭 문제를 최소화할 수 있다.
또한, 완전 자가-정렬된 비아를 갖는 반도체는 반도체의 경시 절연 파괴(time dependent dielectric breakdown)(TDDB)를 개선한다. TDDB는 정상 동작 조건(예를 들어, 전기장 노출) 하에서 재료의 절연 파괴까지의 시간의 양에 대한 신뢰성 계측치이다. TDDB 성능은 소자 레이아웃(예를 들어, 유전체 재료 유형, 유전체 두께, 유전체 재료에 대한 금속 라인 배치) 및 소자 내의 금속 특징부들 사이의 전기적 격리를 유지하기 위한 동작 조건(예를 들어, 전압, 주파수)을 기초로 최적화될 수 있다. 예를 들어, 정상 동작 중의 전기장에 대한 반복된 저-레벨 노출은 일정 기간에 걸쳐 유전체 재료의 전기적 특성을 변경할 수 있다. TDDB는 절연 파괴의 발생까지의 시간의 양을 정량화한다. 본원에서 설명된 완전 자가-정렬된 비아 기술은, 비아와 하부 금속 라인 사이의 거리를 증가시키는 것에 의해서 레이아웃을 변경함으로써 TDDB를 증가시킬 수 있다. 예를 들어, FSAV 기술이, 비아와 인접 금속 라인 사이의 유전체 재료의 양을 증가시키기 위해서 비아의 접촉 부분을 좁게하는 것에 의해서, 격리를 증가시킬 수 있다.
따라서, 대량 제조를 위해서 (단일의 또는 클러스터화된) 다수의 분리된 독립적인 툴들을 이용하는 통상적인 접근 방식은, 비제한적으로 Q-시간 산화(즉, 웨이퍼가 툴들 사이에 위치되어 다음 툴에서의 그들의 순서를 위해서 대기함에 따라, 웨이퍼는 주변 환경으로부터 산화될 수 있다), 툴들 사이의 환경 노출로 인한 결함, 처리량 매칭 어려움으로 인한 비용 문제, 일시적 툴 공회전(temporal tool drift)(예를 들어, EPE), 실시간 챔버 매칭(예를 들어, 수율 및 EPE), 그리고 실시간 공작물 측정 및 프로세스 제어의 부족을 비롯한 문제를 초래할 수 있다. 비아 제조 기술을 이용한 대량 생산을 가능하게 하기 위해서, 집적 회로의 단락과 같은, 이러한 문제 및 다른 문제를 해결할 필요가 있다.
하나 이상의 필름-형성 모듈, 하나 이상의 에칭 모듈, 및 하나 이상의 전달 모듈을 포함하는 복수의 프로세싱 모듈을 호스팅(hosting)하는 공통 제조 플랫폼 상에서 실행되는, 통합된 프로세싱 단계들의 시퀀스를 이용하는, 자가-정렬된 비아를 반도체 공작물 상에 제조하기 위한 방법이 제공된다. 일 실시형태에서, 통합된 프로세싱 단계들의 시퀀스는 공작물을 공통 제조 플랫폼 내로 수용하는 단계를 포함하고, 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 금속 특징부의 노출된 표면 및 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성한다. 다음에, 금속 캡이, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 노출된 유전체 재료에 대해서 상대적으로, 금속 특징부의 노출된 표면 상에 선택적으로 침착된다(deposited). 이어서, 장벽 층이, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 노출된 유전체 재료에 대해서 상대적으로, 금속 캡 상에 선택적으로 형성된다. 제1 유전체 재료가, 함몰 패턴을 제1 유전체 재료 내에 형성하기 위해서 하나 이상의 필름-형성 모듈 중 하나를 이용하여 유전체 층의 노출된 표면 상에 선택적으로 침착되고, 선택적인 침착은, 적어도 부분적으로, 금속 캡 상에서보다 노출된 표면 상에서 더 큰 제1 유전체 재료의 침착률을 기초로 하고, 함몰 패턴은 제1 유전체 재료의 일부를 포함하는 측벽을 포함한다. 이어서, 하나 이상의 에칭 모듈 중 하나를 이용하여 함몰 패턴의 하단 표면에서 금속 캡을 노출시키도록, 공작물이 처리된다. 다음에, 에칭 정지 층이, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 함몰 패턴 위에 침착된다. 통합된 프로세싱 단계들의 시퀀스는 공통 제조 플랫폼 내의 제어된 환경에서 그리고 제어된 환경을 떠나지 않고 실행되며, 하나 이상의 전달 모듈을 이용하여, 공작물을 제어된 환경에서 유지하면서, 공작물을 복수의 프로세싱 모듈들 사이에서 전달한다. 그 후에, 예를 들어 다른 모듈 및/또는 공통 제조 플랫폼을 이용하여, 하나 이상의 자가-정렬된 비아가 반도체 공작물 위에 형성될 수 있다.
다른 실시형태에서, 통합된 프로세싱 단계들의 시퀀스는 공작물을 공통 제조 플랫폼 내로 수용하는 단계를 포함하고, 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 금속 특징부의 노출된 표면 및 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성한다. 이어서, 하나 이상의 에칭 모듈 중 하나를 이용하여 유전체 층의 노출된 표면 아래의 금속 특징부의 노출된 표면을 함몰시키는 것에 의해서 함몰 패턴을 형성하도록, 금속 특징부가 선택적으로 에칭된다. 다음에, 에칭 정지 층이, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 함몰 패턴 위에 침착된다. 통합된 프로세싱 단계들의 시퀀스는 공통 제조 플랫폼 내의 제어된 환경에서 그리고 제어된 환경을 떠나지 않고 실행되며, 하나 이상의 전달 모듈을 이용하여, 공작물을 제어된 환경에서 유지하면서, 공작물을 복수의 프로세싱 모듈들 사이에서 전달한다. 그 후에, 예를 들어 다른 모듈 및/또는 공통 제조 플랫폼을 이용하여, 하나 이상의 자가-정렬된 비아가 반도체 공작물 위에 형성될 수 있다.
또 다른 실시형태에서, 통합된 프로세싱 단계들의 시퀀스는 공작물을 공통 제조 플랫폼 내로 수용하는 단계를 포함하고, 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 금속 특징부의 노출된 표면 및 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성한다. 이어서, 금속 캡이, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 노출된 유전체 재료에 대해서 상대적으로, 금속 특징부의 노출된 표면 상에 선택적으로 침착된다. 다음에, 제1 유전체 재료의 함몰된 패턴이 유전체 재료에 대해서 상대적으로 금속 특징부 주위에 선택적으로 형성되고, 금속 캡은 함몰된 패턴의 하단 표면을 형성하고, 금속 캡은 함몰된 패턴의 상단부로부터 노출된다. 이어서, 에칭 정지 층이, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 함몰 패턴 위에 침착된다. 통합된 프로세싱 단계들의 시퀀스는 공통 제조 플랫폼 내의 제어된 환경에서 그리고 제어된 환경을 떠나지 않고 실행되며, 하나 이상의 전달 모듈을 이용하여, 공작물을 제어된 환경에서 유지하면서, 공작물을 복수의 프로세싱 모듈들 사이에서 전달한다. 그 후에, 예를 들어 다른 모듈 및/또는 공통 제조 플랫폼을 이용하여, 하나 이상의 자가-정렬된 비아가 반도체 공작물 위에 형성될 수 있다.
관련 실시형태에서, 방법은, 하나 이상의 전달 모듈 중 적어도 하나의 지정 영역 내에 위치된 또는 하나 이상의 공통 제조 플랫폼 상에서 호스팅된 계측 모듈(들) 내에 위치된 공작물 측정 영역 내의 공작물의 하나 이상의 속성과 관련된 실시간 측정 데이터를 획득하는 것을 포함하도록 계속될 수 있다. 그리고, 불일치가 공작물 상에 존재한다는 것을 측정 데이터가 나타낼 때, 불일치를 개선하도록, 치유 작업이 실시될 수 있다.
본 명세서에 포함되어 본 명세서의 일부를 구성하는 첨부된 도면은 본 발명의 실시형태를 도시하며, 위에 주어진 본 발명의 일반적인 설명 및 아래에 주어지는 상세한 설명과 함께, 본 발명을 설명하는 역할을 한다.
도 1a 내지 도 1m은 완전 자가-정렬된 비아 형성 방법의 일 실시형태를 도시하는 개략적인 횡단면도이다.
도 2는 완전 자가-정렬된 비아 형성을 위한 통합된 프로세스 흐름의 일 실시형태를 도시하는 흐름도이다.
도 3은 완전 자가-정렬된 비아 형성 방법을 실시하기 위한 공통 제조 플랫폼의 일 실시형태를 도시하는 개략도이다.
도 4a 및 도 4b는 통상적으로 충진된 특징부를 완전 자가-정렬된 비아 특징부와 비교하는 개략적인 횡단면도이다.
도 5a 내지 도 5k은 완전 자가-정렬된 비아 형성 방법의 일 실시형태를 도시하는 개략적인 횡단면도이다.
도 6은 완전 자가-정렬된 비아 형성을 위한 통합된 프로세스 흐름의 일 실시형태를 도시하는 흐름도이다.
완전 자가-정렬된 비아 형성을 위해서 통합된 플랫폼을 이용하는 방법이 제공된다. 그러나, 관련 기술 분야의 당업자는 다양한 실시형태가 하나 이상의 구체적인 세부 사항 없이 실시될 수 있거나, 다른 대체 및/또는 추가적인 방법, 재료, 또는 구성 요소로 실시될 수 있음을 인식할 것이다. 다른 경우에, 널리 알려진 구조, 재료, 또는 작업은 본 발명의 다양한 실시형태의 양태를 불명료하게 하는 것을 방지하기 위해 상세히 도시되거나 설명되지 않는다.
유사하게, 설명의 목적으로, 본 발명의 완전한 이해를 제공하기 위해 구체적인 수, 재료, 및 구성이 기술된다. 그럼에도 불구하고, 본 발명은 구체적인 세부 사항 없이 실시될 수 있다. 또한, 도면에 도시된 다양한 실시형태는 예시적인 표현이며, 반드시 일정한 비율로 도시된 것은 아니라는 점을 이해한다. 도면을 참조할 때, 유사한 참조번호는 전반적으로 유사한 부분을 지칭한다.
본 명세서 전반에 걸쳐서, "일 실시형태" 또는 "실시형태" 또는 이의 변형예라는 언급은 실시형태와 관련하여 설명된 구체적인 특징, 구조, 재료, 또는 특성이 본 발명의 적어도 하나의 실시형태에 포함됨을 의미하지만, 이들이 모든 실시형태에 존재한다는 것을 의미하지 않는다. 따라서, 본 명세서 전반에 걸친 다양한 곳에서, "일 실시형태에서" 또는 "실시형태에서"와 같은 문구의 출현은 반드시 본 발명의 동일한 실시형태를 지칭하는 것은 아니다. 또한, 구체적인 특징, 구조, 재료, 또는 특성은 하나 이상의 실시형태에서 임의의 적합한 방식으로 조합될 수 있다. 다양한 추가적인 층 및/또는 구조물이 다른 실시형태에 포함될 수 있거나/포함될 수 있고, 설명된 특징이 다른 실시형태에서 생략될 수 있다.
추가적으로, "a" 또는 "an"은 달리 명시적으로 기술되지 않는 한, "하나 이상"을 의미할 수 있음을 이해해야 한다.
다양한 작업은 본 발명을 이해하는 데 가장 유용한 방식으로, 다수의 개별 작업으로서 차례로 설명될 것이다. 그러나, 설명의 순서는 이들 작업이 반드시 순서에 의존하는 것임을 의미하는 것으로 해석되어서는 안된다. 특히, 이들 작업은 제시된 순서로 수행될 필요가 없다. 설명된 동작은 설명된 실시형태와는 다른 순서로 수행될 수 있다. 다양한 추가 동작이 수행될 수 있고/있거나 설명된 동작은 부가적인 실시형태에서 생략될 수 있다.
본원에서 사용된 바와 같은 "기판"이라는 용어는 재료가 그 위에 형성되는 기재 또는 구조물을 의미하고 포함한다. 기판은 단일 재료, 상이한 재료의 복수의 층, 그 안에 상이한 구조물 또는 상이한 재료의 영역을 갖는 층 또는 층들 등을 포함할 수 있음을 이해할 것이다. 이러한 재료는 반도체, 절연체, 전도체, 또는 이들의 조합물을 포함할 수 있다. 예를 들어, 기판은 반도체 기판, 지지 구조물 상의 베이스 반도체 층, 하나 이상의 층, 구조물 또는 영역이 그 위에 형성된 반도체 기판 또는 금속 전극일 수 있다. 기판은 통상적인 실리콘 기판, 또는 반도체 재료의 층을 포함하는 다른 벌크 기판일 수 있다. 본원에서 사용된 바와 같은 "벌크 기판"이라는 용어는 실리콘 웨이퍼뿐만 아니라, 실리콘-온-사파이어("SOS") 기판 및 실리콘-온-글래스("SOG") 기판과 같은, 실리콘-온-인슐레이터("SOI") 기판, 베이스 반도체 토대 상의 실리콘의 에피택셜 층, 그리고 실리콘-게르마늄, 게르마늄, 갈륨 비소, 갈륨 질화물, 및 인듐 인화물과 같은 다른 반도체 또는 광전자 재료를 의미하고 포함한다. 기판은 도핑될 수 있거나 도핑되지 않을 수 있다.
본원에서 사용된 바와 같이, "공작물"이라는 용어는, 반도체 소자 제조 프로세스의 하나 이상의 단계(phase) 중에 기판 상에 형성된 재료 또는 층의 조성물을 의미하고, 공작물은 최종적으로 프로세싱의 마지막 스테이지에서 반도체 소자를 포함한다.
본 실시형태는 하나 이상의 공통 제조 플랫폼을 이용하는 완전 자가-정렬된 비아 형성을 위한 방법을 포함하고, 여기에서 다수의 프로세싱 단계는, 자체의 제어된 환경 내에서, 예를 들어 동작들 사이의 진공을 파괴하지 않으면서, 공통 제조 플랫폼의 각각에서 실시된다. 통합된 단부-대-단부 플랫폼은 에칭 모듈 및 필름-형성 모듈 모두를 포함할 수 있고, 공작물을 제어된 환경에서 유지하면서, 예를 들어 진공을 파괴하지 않고 또는 불활성 가스 보호 환경을 벗어나지 않고, 그에 따라 주변 환경에 대한 노출을 방지하면서, 공작물을 하나의 모듈로부터 다른 모듈로 전달하도록 구성된다. 임의의 완전 자가-정렬된 비아 형성 프로세스가 공통 제조 플랫폼 상에서 실시되는 단계를 포함할 수 있고, 통합된 단부-대-단부 플랫폼은, 수율, 결함 레벨 및 EPE를 개선하면서, 감소된 비용으로 대량 생산을 가능하게 할 것이다.
본원에서 사용된 바와 같이, "필름-형성 모듈"은 프로세스 챔버 내에서 필름 또는 층을 공작물 상에서 침착 또는 성장시키기 위한 임의의 종류의 프로세싱 툴을 지칭한다. 필름-형성 모듈은 단일 웨이퍼 툴, 배치식(batch) 프로세싱 툴, 또는 반-배치식 프로세싱 툴일 수 있다. 필름-형성 모듈 내에서 실시될 수 있는 필름 침착 또는 성장의 유형은, 예를 들어 그리고 비제한적으로, 화학 기상 증착, 플라즈마-강화 또는 플라즈마-보조 화학 기상 증착, 원자 층 증착, 물리적 기상 증착, 열 산화 또는 질화, 고온 침착 등을 포함하고, 프로세스는 등방성, 이방성, 등각성(conformal), 선택성, 블랭킷(blanket) 등일 수 있다.
본원에서 사용된 바와 같이, "에칭 모듈"은 프로세스 챔버 내에서 공작물 상의 필름, 층, 잔류물 또는 오염물의 전부 또는 일부를 제거하기 위한 임의의 유형의 프로세싱 툴을 지칭한다. 에칭 모듈은 단일 웨이퍼 툴, 배치식 프로세싱 툴, 또는 반-배치식 프로세싱 툴일 수 있다. 에칭 모듈에서 실시될 수 있는 에칭의 유형은, 예를 들어 그리고 비제한적으로, 화학적 산화물 제거(COR), 건식 (플라즈마) 에칭, 반응성 이온 에칭, 침지 또는 비-침지 기술을 이용한 습식 에칭, 원자 층 에칭, 화학적-기계적 폴리싱, 세정, 애싱(ashing), 리소그래피 등을 포함하고, 프로세스는 등방성, 이방성, 선택성 등일 수 있다.
본원에서 사용된 바와 같이, "모듈"은 일반적으로, 프로세스 챔버, 기판 홀더 및 이동 메커니즘, 가스 공급 및 분배 시스템, 펌핑 시스템, 전기 시스템 및 제어기 등을 포함하는, 모든 하드웨어 및 소프트웨어를 집합적으로 갖는 프로세싱 툴을 지칭한다. 모듈에 관한 그러한 상세 내용은 당업계에 알려져 있고 그에 따라 본원에서 설명하지 않는다.
본원에서 사용된 바와 같이, "제어된 환경"은, 주변 대기가 배기되고 정제된 불활성 가스 또는 저압 진공 환경으로 대체된 환경을 지칭한다. 진공 환경은 대기압보다 상당히 낮고, 일반적으로 10-5 Torr 이하, 예를 들어 5x10-8 Torr 이하인 것으로 이해된다. 그러나, 제어된 환경은, 주변 공기 조건으로부터 격리된 프로세싱 툴 내의 임의의 대기압-이하의 압력 환경 또는 대기압보다 높은 압력의 환경을 포함할 수 있다. 또한, 프로세싱 툴 내의 제어된 환경은, 프로세싱 툴의 각각의 부분 내에서, 일정한 압력, 또는 동일한 압력을 요구하지 않는다. 예를 들어, 각각의 챔버 내에서 상이한 프로세싱 조건들이 가능하게 하기 위해서 또는 기판이 챔버들 사이에서 전달될 때 둘 이상의 챔버들 사이의 압력차를 최소화하기 위해서, 제어된 환경 내의 압력이 상이한 시간들에서 프로세싱 툴의 각각의 챔버 내에서 다를 수 있다.
이제 도면을 참조하면, 유사한 참조 번호가 몇몇 도면 전반에 걸쳐 동일하거나 상응하는 부분을 나타낸다.
도 1a 내지 도 1m은 공작물(100)을 위한 완전 자가-정렬된 비아 형성 방법의 일 실시형태를 예시하는 개략적인 횡단면도를 도시한다. 도 2는 도 1a 내지 도 1m의 방법에 상응하는 프로세스 흐름(200)의 흐름도이다. 도 3은, 프로세스 흐름(200)을 실시하기 위해서 이용될 수 있는, 본 발명의, 보조 모듈(350) 및 제2 공통 제조 플랫폼(360)과 함께, 제1 공통 제조 플랫폼(300)의 배열에 관한 실시형태를 도시한다. 도 4a 및 도 4b는 공작물(100)의 결과적인 이점에 관한 도면이다. 도 2의 프로세스 흐름(200), 및 도 3의 제1 공통 제조 플랫폼(300), 제2 공통 제조 플랫폼(360), 및 보조 모듈(350)은, 프로세싱 단계들의 시퀀스를 통해서 진행하는 바에 따라 공작물(100)을 설명하는 도 1a 내지 도 1m에 관한 이하의 순차적인 설명 전체를 통해서 참조될 것이다.
프로세스 흐름(200)의 동작(202)에서 그리고 도 1a에 도시된 바와 같이, 하부 층(106) 내에서 금속 특징부(110)의 패턴을 갖는 공작물(100)이 제1 공통 제조 플랫폼(300) 내로 제공된다. 공작물(100)은 금속 특징부(110)의 패턴, 및 기판(104) 상에 배치된 하부 층(106)을 포함한다. 현재 기술에 익숙한 당업자에게, 금속 특징부(110)의 패턴을 기판 상에 생성하기 위한 다른 체계가 알려져 있다. 단순함을 위해서, 공작물(100)은 하부 층(106)을 위에서 가지는 기판(104)을 이용하여 도시되어 있으나, 금속 특징부(110)가 위에 형성된 구조물이, 하부 층(106)이 다수의 층 중 단지 하나인 다수-층 구조물일 수 있다는 것을 이해할 수 있을 것이다.
하부 층(106)은 규소 산화물, 규소 이산화물, 탄소 도핑된 규소 산화물, 다공성 탄소 도핑된 규소 산화물, 또는 일부 다른 규소의 산화물을 포함하는 산화물 층일 수 있다. 다공성 산화물의 경우에, 소공 밀봉 프로세스가 동작(204)(미도시)에 앞서서 실시될 수 있다. 대안적으로 또는 부가적으로, 하부 층(106)이 유전체 층일 수 있다.
금속 특징부(110)는, 비제한적으로, 구리, 루테늄, 코발트, 텅스텐, 또는 그 조합을 포함할 수 있다. 또한, 라이너 층(111)이, 금속 특징부(110) 내의 금속 재료와 함께, 함몰된 특징부 내에 포함된다. 라이너 층(111)은 탄탈륨 질화물을 포함할 수 있고, 금속이 하부 층(106) 내의 산화물 및/또는 유전체 재료와 접촉하는 것을 방지한다. 라이너 층(111)은 금속 특징부(110) 내의 금속 재료를 하부 층(106)에 본딩하는 역할을 할 수 있다. 대안적으로 또는 부가적으로, 라이너 층(111)은 금속 특징부(110) 내의 금속 재료가 하부 층(106) 내로 확산하는 것을 방지하는 역할을 할 수 있다.
도 3에 도시된 바와 같이, 전방 단부 모듈(FEM)(302) 또는 전달 모듈(310a)을 이용하여 공작물을 제1 공통 제조 플랫폼(300)의 제어된 환경 내로 가져갈 수 있고, 그러한 제어된 환경은 프로세스 흐름(200)의 적어도 일부의 전체를 통해서 유지된다. 제어된 환경은 진공 환경을 포함할 수 있고, 여기에서 프로세스 흐름(200)의 적어도 일부의 동작이 진공, 또는 불활성 대기, 또는 그 조합의 파괴가 없이 순차적으로 실시된다. 단일 전달 모듈이, 도 3에 도시된 전달 모듈(310a, 310b)의 각각과 같이, 각각의 프로세싱 모듈 또는 툴 사이에 커플링될 수 있거나, 각각의 툴 전달을 위해서 개별적인 전달 모듈들이 이용될 수 있다. 전달 모듈(310a 및 310b)은, 적절한 경우에, 본원에서 전달 모듈(310)로서 집합적으로 지칭될 수 있다. 하나의 모듈 내의 상이한 진공 압력들 또는 진공과 그 이후의 불활성 가스 대기의 모듈과 같은, 제1 공통 제조 플랫폼(300) 상의 상이한 프로세싱 모듈들이 상이한 제어된 환경을 요구하는 경우에, 다수의 전달 모듈(310)이 이용될 수 있고, 여기에서 전달 모듈(310)은 상이한 제어된 환경들 사이의 전환을 구현하는데 도움을 준다. 단일 전달 모듈은 동일-유형의 프로세싱 모듈들이 전달 모듈 주위에 원으로 배치되는 클러스터-유형의 툴에서 유용할 수 있는 반면, 다수의 전달 모듈(310)은, 도 3에 도시된 것과 같이, 상이한 프로세싱 모듈 유형들을 갖는 단부-대-단부 플랫폼 구성에서 더 적합할 수 있다. 그러나, 본원의 실시형태는, 프로세싱 모듈의 각각에 커플링된 단일 전달 모듈을 이용하는 단부-대-단부 플랫폼 구성, 또는 그 사이의 일부 구성, 예를 들어, 순차적으로 사용되는 인접한 동일-유형의 프로세싱 모듈들을 위한 공통 전달 모듈을 배제하지 않는다.
전방-단부 모듈(302)을 이용하여, 공작물의 카세트(미도시)를 적재할 수 있고, 공작물들을 순차적으로 정렬시킬 수 있고, 공작물들을 로드 록(load lock) 내로, 이어서 제어된 환경의 전달 모듈(310a) 내로 삽입할 수 있고, 전달 모듈(310a)은 공작물을 순차적으로 프로세싱 모듈 내로 적재한다. 제1 공통 제조 플랫폼(300)에서, 동작(202)에서, 제어된 환경 내로 수용된 공작물(100)은, 전달 모듈(310a)에 의해서, 제1 공통 제조 플랫폼(300) 상에서 호스팅된 필름-형성 모듈(320a 또는 320b) 내로 적재된다. 필름-형성 모듈(320a, 320b)은, 적절한 경우에, 본원에서 필름-형성 모듈(320)로서 집합적으로 지칭될 수 있다. 유사하게 에칭 모듈(330a, 330b)은, 적절한 경우에, 본원에서 에칭 모듈(330)로서 집합적으로 지칭될 수 있다. 유사하게, 계측 모듈(312a 내지 312d)은, 적절한 경우에, 본원에서 계측 모듈(312)로서 집합적으로 지칭될 수 있다. 유사하게, 세정 모듈(340a, 340b)은, 적절한 경우에, 본원에서 세정 모듈(340)로서 집합적으로 지칭될 수 있다.
도 1b, 도 2 및 도 3을 참조하면, 동작(204)에서, 필름-형성 모듈(320) 내에, 금속 캡(112)이 금속 특징부(110)의 노출된 표면(108) 위에 선택적으로 침착된다. 금속 특징부(110)의 노출된 표면(108)은, 하부 층(106)의 상부 표면과 함께, 공작물(100)의 상부 평면형 표면을 형성한다. 금속 캡(112)은 루테늄, 티타늄, 텅스텐, 몰리브덴, 또는 코발트를 포함할 수 있다. 금속 캡(112)은 금속 특징부(110)의 노출된 표면(108) 상으로 선택적으로 침착되는 한편, 동시에, 하부 층(106)의 노출된 표면에는 무시할 수 있을 정도로 본딩된다. 일 실시형태에서, 금속 캡(112)의 선택적인 도포는, 적어도 부분적으로, 금속 캡(112)과 유전체 재료(예를 들어, 하부 층(106)) 사이의 선택비를 기초로 할 수 있고, 그러한 선택비는, 적어도 부분적으로, 유전체 재료보다 큰 금속 특징부(110) 상의 금속 캡 침착률을 기초로 한다. 이러한 방식으로, 금속 침착 프로세스의 하나 이상의 단계 중에, 금속 특징부(110)의 노출된 표면(108) 상의 금속 두께는 유전체 재료 상에 침착되는 금속보다 두꺼울 것이다. 일부 경우에, 금속 특징부(110)와 유전체 재료 사이의 선택비는 금속 캡(112)의 두께가 증가됨에 따라 감소될 수 있는데, 이는 유전체 재료 상의 더 많은 금속의 양이 유전체 재료 상의 더 큰 금속 침착률을 가능하게 하기 때문이다. 감소되는 선택비를 해결하기 위한 하나의 접근방식은, 공작물을, 금속 캡 침착 단계 중에 임의의 금속을 유전체 재료로부터 제거하기 위한 금속 에칭 프로세스에 노출시키는 것이다. 금속 에칭 프로세스는, 반도체 산업의 플라즈마 에칭에 관한 당업자에게 알려진 프로세스를 이용하여, 공통 제조 플랫폼 상의 에칭 모듈 중 하나 이상에서 실시될 수 있다.
일부 실시형태에서, 금속 특징부(110)와 유전체 재료 사이의 선택비는, 금속 특징부(110)와 유전체 재료 사이의 금속 캡 침착률의 차이가 전-처리가 없는 경우보다 크도록, 유전체 재료의 표면 말단을 변경하기 위해서 공작물에 전-처리를 적용하는 것에 의해서 개선될 수 있다. 이러한 실시형태에서, 공통 제조 플랫폼은 가스 또는 플라즈마 처리를 생성할 수 있는 하나 이상의 전-처리 모듈을 포함할 수 있다.
도 3에 도시된 바와 같이, 제1 공통 제조 플랫폼(300)은 전달 모듈(310a)의 동일 측면 상에서 2개의 동일한 필름-형성 모듈(320a, 320b)을 포함할 수 있다. 대안적으로, 필름-형성 모듈(320)이 전달 모듈(310a)의 대향 측면들 상에 위치될 수 있다. 플랫폼(300)의 2개의 측면을 거울 대칭이 되게 하는 것(mirroring)에 의해서, 단부-대-단부 프로세싱이 2개의 공작물에서 동시에 달성될 수 있고, 하나의 필름-형성 모듈(320)이 일시적으로 이용될 수 없는 경우에, 플랫폼(300)은, 적어도 50%의 용량으로 계속 동작될 수 있다. 일부 예에서, 하부 층(106)에 대한 금속 특징부(110)의 금속 캡(112)의 선택비는 적어도 10:1이다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(310a 및 310b)을 이용하여 공작물(100)을, 또한 제1 공통 제조 플랫폼(300) 상에서 호스팅된 제1 필름-형성 모듈(320a)과 같은 필름-형성 모듈(320)에 전달할 수 있고, 예를 들어 전달 모듈(310a)은 공작물(100)을 제1 필름-형성 모듈(320a)로부터 제거하고 이를 전달 모듈(310b)에 전달하며, 전달 모듈(310b)은 이어서 공작물(100)을 제1 필름-형성 모듈(320a) 또는 제2 필름-형성 모듈(320b)에 다시 전달할 수 있다. 제2 필름-형성 모듈(320b)이 제1 필름-형성 모듈(320a)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
도 1c, 도 2 및 도 3을 참조하면, 동작(206)에서, 장벽 층(114)이 필름-형성 모듈(320) 중 적어도 하나 내에서 금속 캡(112) 위에 침착되어 금속 캡(112)을 덮는다. 일부 예에서, 장벽 층(114)은 자가-조립된 단일층(SAM)을 포함한다. 장벽 층(114) 재료는 금속 캡(112)을 향한 친화성을 가지며, 그에 따라 장벽 층(114)은 하부 층(106)에 대해서 상대적으로 금속 캡(112)을 덮도록 선택적으로 침착된다. 일부 예에서, 장벽 층(114)은 금속 특징부(110) 위에서 금속 캡(112)을 둘러싸고, 적어도 부분적으로, 금속 캡과 유전체 재료 사이의 선택비를 기초로 유전체 재료(예를 들어, 하부 층(106)) 상에 상당히 적은 양으로 침착될 수 있고, 이러한 선택비는, 적어도 부분적으로, 유전체 재료 상에서보다 큰 금속 캡(112) 상에서의 장벽 층 침착률을 기초로 한다. 일 실시형태에서, 침착률의 차이는, 유전체 재료보다 금속 캡(112)에 대해서 더 큰 친화성을 갖는 장벽 층(114) 재료로부터 도출된다.
일부 실시형태에서, 공통 제조 플랫폼은, 특정 경우에, 플라즈마 에칭 또는 반도체 제조에 관한 당업자에게 알려져 있는 프로세스를 이용하여 장벽 층(114)을 제거하기 위한 에칭 모듈을 포함할 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(208)에서, 도 1d, 도 2 및 도 3을 참조하면, 제1 유전체 층(116)이 하부 층(106) 상으로 선택적으로 침착된다. 적어도 제1 유전체 층(116) 재료와 장벽 층(114) 재료 사이의 척력적인 상호작용으로 인해서, 제1 유전체 층(116)은, 하부 층(106)에 비해서, 장벽 층(114)에 덜 본딩된다. 결과적으로, 장벽 층(114)은, 적어도 제1 유전체 층(116)의 침착 중에, 제1 유전체 층(116) 재료에 노출되지 않도록 금속 캡(112)을 차폐한다. 제1 유전체 층(116)의 침착은 임의의 필름-형성 모듈(320)에서 이루어질 수 있다. 예를 들어, 제1 유전체 층(116)의 침착은 금속 캡(112)의 침착과 동일한 필름-형성 모듈(320) 내에서 이루어질 수 있다. 대안적으로 또는 부가적으로, 제1 유전체 층(116)의 침착은 금속 캡(112)의 침착과 다른 필름-형성 모듈(320) 내에서 이루어질 수 있다. 제1 유전체 층(116)이 그러한 방식으로 침착되어, 적어도 부분적으로, 제1 유전체 재료가 층상화되어 함몰 패턴(118)의 측벽(128)을 형성하는 2개 이상의 침착 단계를 포함하는 선택적인 침착 프로세스를 기초로, 함몰 패턴(118)을 제1 유전체 층(116) 내에 형성한다. 예를 들어, 선택적인 침착 프로세스는, 10 nm 이하의 제1 유전체 재료(116)를 공작물 위에 도포하는 둘 이상의 침착 단계를 포함할 수 있다. 이러한 방식으로, 제1 유전체 층(116)의 에칭 백(etching back)이 적어도 이러한 때에 방지되는데, 이는, 적어도 제1 유전체 층(116) 재료에 대한 장벽 층(114)의 척력으로 인해서, 함몰 패턴(118)이 자연스럽게 형성되기 때문이다. 대안적으로 또는 부가적으로, 제1 유전체 층의 선택적인 침착은, 적어도 부분적으로, 장벽 층(114) 상에서보다 하부 층(106)의 노출된 표면 상에서 더 큰 제1 유전체 층(116) 재료의 침착률을 기초로 한다. 각각의 함몰 패턴(118) 특징부는 측벽(128)을 포함한다. 측벽(128)은 제1 유전체 층(116) 재료의 적어도 일부를 포함한다. 제1 유전체 층(116) 재료는 규소 산화물, 규소 이산화물, 탄소 도핑된 규소 산화물, 다공성 탄소 도핑된 규소 산화물, 또는 일부 다른 규소의 산화물을 포함할 수 있다. 일부 예에서, 제1 유전체 층(116) 재료는 하부 층(106) 재료와 동일하다. 대안적으로, 제1 유전체 층(116)은 하부 층(106) 재료와 다른 재료이다.
일부 경우에, 장벽 층(114) 상의 제1 유전체 재료의 두께가 증가됨에 따라, 장벽 층(114)과 제1 유전체 재료 사이의 선택비가 감소되어, 측벽(128)의 프로파일 및 단차-높이에 영향을 미친다. 그러나, 하부 층(106) 상의 제1 유전체 재료(116)의 전부를 제거하지 않고, 제1 유전체 재료를 장벽 층(114)으로부터 제거하기 위한 에칭 프로세스에 공작물을 노출시키는 것에 의해서, 선택비는 개선될 수 있다. 일 실시형태에서, 플라즈마 에칭의 당업자에 의해서 개발된 에칭 프로세스를 이용하여 제1 유전체 재료(116)의 일부를 장벽 층(114)으로부터 제거할 수 있다. 다른 실시형태에서, 에칭 프로세스를 이용하여 제1 유전체 재료(116) 및 장벽 층(114)을 제거할 수 있고, 금속 캡(112)을 노출시킬 수 있다. 그러나, 유전체 침착 프로세스를 재시작하기 전에, 얇은-필름 침착분야의 당업자에 의해서 개발된 장벽 층 침착 프로세스를 이용하여, 대체 장벽 층이 금속 캡에 선택적으로 도포될 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(310a 및 310b)을 이용하여 공작물(100)을, 또한 제1 공통 제조 플랫폼(300) 상에서 호스팅된 제1 에칭 모듈(330a)과 같은 에칭 모듈(330)에 전달할 수 있고, 예를 들어 전달 모듈(310a)은 공작물(100)을 제1 필름-형성 모듈(320a)로부터 제거하고 이를 전달 모듈(310b)에 전달하며, 전달 모듈(310b)은 이어서 공작물(100)을 제1 에칭 모듈(330a)에 전달할 수 있다. 에칭 모듈(330)이 제1 필름-형성 모듈(320a)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(210)에서, 도 1e, 도 2 및 도 3을 참조하면, 공작물(100)을 에칭 모듈(330)에서 처리하여 장벽 층(114)을 금속 캡(112)으로부터 제거한다. 공작물(100)의 처리는 장벽 층(114)을 금속 캡(112)으로부터 제거하여, 도 1e에 도시된 바와 같이, 함몰 패턴(118) 특징부의 하단 표면에서 금속 캡(112)을 노출시킨다. 장벽 층(114)을 제거하기 위한 처리는, 공작물(100)로부터 장벽 층(114)을 에칭하여 제거하는 것을 포함하는, 에칭 백 처리를 포함할 수 있다. 장벽 층(114)을 제거하기 위한 처리는 에칭 모듈(330) 중 적어도 하나 내에서 이루어질 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(310a 및 310b)을 이용하여 공작물(100)을, 또한 제1 공통 제조 플랫폼(300) 상에서 호스팅된 제1 필름-형성 모듈(320a)과 같은 필름-형성 모듈(320)에 전달할 수 있고, 예를 들어 전달 모듈(310a)은 공작물(100)을 제1 에칭 모듈(330a)로부터 제거하고 이를 전달 모듈(310b)에 전달하며, 전달 모듈(310b)은 이어서 공작물(100)을 제1 필름-형성 모듈(320a) 또는 제2 필름-형성 모듈(320b)로 전달할 수 있다. 필름-형성 모듈(320)이 에칭 모듈(330)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(212)에서, 도 1f, 도 2 및 도 3을 참조하면, 에칭 정지 층(120)이, 필름-형성 모듈(320) 중 하나 이상을 이용하여, 함몰 패턴(118) 특징부 위에 침착된다. 에칭 정지 층(120)은 금속을 갖는 질화물 필름, 예를 들어 탄탈륨 질화물, 또는 유전체 재료, 예를 들어 규소 질화물을 포함할 수 있다. 에칭 정지 층(120)의 침착은 동작(204), 동작(206), 동작(208) 또는 이들의 임의의 조합과 동일한 필름-형성 모듈에서 실시될 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(310a 및 310b)을 이용하여 공작물(100)을, 또한 제1 공통 제조 플랫폼(300) 상에서 호스팅된 제1 필름-형성 모듈(320a)과 같은 동일한 또는 상이한 필름-형성 모듈(320)에 전달할 수 있고, 예를 들어 전달 모듈(310a)은 공작물(100)을 제1 필름-형성 모듈(320a)로부터 제거하고 이를 전달 모듈(310b)에 전달하며, 전달 모듈(310b)은 이어서 공작물(100)을 제1 필름-형성 모듈(320a) 또는 제2 필름-형성 모듈(320b)에 전달할 수 있다. 예를 들어, 제2 필름-형성 모듈(320b)이, 예를 들어, 제1 필름-형성 모듈(320a)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(214)에서, 도 1g, 도 2 및 도 3을 참조하면, 유전체 재료의 제2 유전체 층이, 필름-형성 모듈(320) 중 하나 이상을 이용하여, 에칭 정지 층(120) 위에 침착되어, 중간층 유전체 필름(122)을 형성한다. 중간층 유전체 필름(122)은 제1 유전체 층(116), 하부 층(106), 또는 이들의 임의의 조합과 동일한 재료를 포함할 수 있다. 예를 들어, 중간층 유전체 필름(122)은 규소의 산화물을 포함할 수 있다. 중간층 유전체 필름(122)의 침착은 동작(204), 동작(206), 동작(208), 동작(212) 또는 이들의 임의의 조합과 동일한 필름-형성 모듈에서 실시될 수 있다.
이어서, 동작(216)에서, 도 1h, 도 2 및 도 3을 참조하면, 공작물(100)이 추가적인 프로세싱을 위해서 보조 모듈(350)에 전달된다. 보조 모듈(350)은 제어된 환경 내에서 동작하지 않는다. 보조 모듈(350)은 트랙 모듈(354) 및 리소그래피 모듈(352)을 포함할 수 있다. 공작물(100)은 제1 공통 제조 플랫폼(300)으로부터 보조 모듈(350)에 전달되어, 제1 공통 제조 플랫폼(300)의 제어된 환경을 벗어나고 진공을 파괴한다. 일부 예에서, 공작물(100)은 트랙 모듈(354)에 전달된다. 트랙 모듈(354) 내에서, 포토 레지스트 층(140)이 공작물(100)의 상부 표면, 특히 중간층 유전체(122)의 상부 표면 상으로 스피닝된다(spun). 포토 레지스트 층(140)은 감광성 층이고, 도 1h에 도시된 바와 같이, 포토 레지스트 층(140)이 균일하도록 그리고 공작물(100)의 상부 표면을 덮도록, 공작물(100)의 상부 표면 상으로 스피닝된다.
이어서, 동작(218)에서, 도 1h, 도 2 및 도 3을 더 참조하면, 공작물(100)이 리소그래피 모듈(352)에 전달된다. 일부 예에서, 도 3에 도시된 보조 모듈(350)과 같이, 리소그래피 모듈(352)은 보조 모듈(350)과 같은 공통 모듈을 트랙 모듈(354)과 공유할 수 있다. 대안적으로, 리소그래피 모듈(352)은 트랙 모듈(354)로부터 완전히 또는 부분적으로 분리된 모듈일 수 있다. 리소그래피 모듈(352)에서, 마스크에 의해서 덮이지 않은 부분이 노출되도록, 마스크(미도시)가 포토 레지스트 층(140)의 일부를 덮는다. 예를 들어, 도 1h에 도시된 바와 같이, 노출된 부분(142)은 마스크에 의해서 노출되어 유지될 수 있다. 리소그래피 모듈(352) 내에서, 포토 레지스트 층(140)의 노출된 부분(142)에 광이 인가된다. 광은, 광과 접촉된 포토 레지스트 층(140), 즉 포토 레지스트 층(140)의 노출된 부분(142)을 약화시킨다. 마스크는 포토 레지스트 층(140)의 나머지를 덮고 노출된 부분(142) 이외의 부분이 리소그래피 모듈(352) 내에서 광에 노출되는 것을 방지한다. 따라서, 리소그래피 모듈(352) 내에서, 포토 레지스트 층(140)의 노출된 부분(142)만이 광에 노출되어 약화된다.
이어서, 동작(226)에서, 도 1i, 도 2 및 도 3을 참조하면, 공작물(100)이 베이킹 프로세스(baking process)에서 현상된다. 베이킹 프로세스는 노출된 부분(142)을 공작물(100)로부터 제거한다. 도 1i에 도시된 바와 같이, 베이킹 프로세스는 노출된 부분(142)(베이크에서 제거되었기 때문에 도 1i에는 도시되지 않음)의 제거를 초래하고, 중간층 유전체(122)의 상부 표면의 부분(144)을 노출시킨다.
이어서, 공작물(100)은 다시 제어된 환경에 전달된다. 이러한 제어된 환경은 공통 제조 플랫폼 상에 존재할 수 있다. 이러한 공통 제조 플랫폼은, 제1 공통 제조 플랫폼(300)인, 동작(202 내지 214)을 실시하였던 공통 제조 플랫폼과 동일하거나 상이할 수 있다. 대안적으로, 공작물(100)은, 여기에서 발생되는, 제2 공통 제조 플랫폼(360)에 전달될 수 있다.
도 3에 도시된 바와 같이, 제2 공통 제조 플랫폼(360)은, 공작물(100)을 제2 공통 제조 플랫폼(360)의 제어된 환경 내로 가져가기 위해서 이용될 수 있는 전방 단부 모듈(FEM)(360) 및/또는 전달 모듈(370a)을 포함하고, 그러한 제어된 환경은 프로세스 흐름(200)의 적어도 일부의 전체를 통해서 유지된다. 제어된 환경은 진공 환경을 포함할 수 있고, 여기에서 프로세스 흐름(200)의 적어도 일부의 동작이 진공, 또는 불활성 대기, 또는 그 조합의 파괴가 없이 실시된다. 전달 모듈(370a)과 같은 단일 전달 모듈이 각각의 프로세싱 모듈 또는 툴 사이에 커플링될 수 있거나, 개별적인 전달 모듈들이 각각의 툴 전달을 위해서 이용될 수 있다. 하나의 모듈 내의 상이한 진공 압력들 또는 진공과 그 이후의 불활성 가스 대기의 모듈과 같은, 제2 공통 제조 플랫폼(360) 상의 상이한 프로세싱 모듈들이 상이한 제어된 환경을 요구하는 경우에, 다수의 전달 모듈이 이용될 수 있고, 여기에서 전달 모듈은 상이한 제어된 환경들 사이의 전환을 구현하는데 도움을 준다. 단일 전달 모듈은 동일-유형의 프로세싱 모듈들이 전달 모듈 주위에 원으로 배치되는 클러스터-유형의 툴에서 유용할 수 있는 반면, 다수의 전달 모듈은 상이한 프로세싱 모듈 유형들을 갖는 단부-대-단부 플랫폼 구성에서 더 적합할 수 있다.
전방-단부 모듈(362)을 이용하여, 공작물의 카세트(미도시)를 적재할 수 있고, 공작물들을 순차적으로 정렬시킬 수 있고, 공작물들을 로드 록 내로, 이어서 제어된 환경의 전달 모듈(370a) 내로 삽입할 수 있고, 전달 모듈(370a)은 공작물을 순차적으로 프로세싱 모듈 내로 적재한다. 제2 공통 제조 플랫폼(360)에서 그리고 동작(222)과 관련하여, 제어된 환경 내로 수용된 공작물(100)이 전달 모듈(370a)에 의해서, 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 제2 공통 제조 플랫폼(360) 상에서 호스팅된 에칭 모듈(390), 예를 들어 제1 에칭 모듈(390b) 내로 적재된다. 제2 공통 제조 플랫폼(360) 상에 위치된 에칭 모듈(390a, 390b)은, 적절한 경우에, 본원에서 에칭 모듈(390)로서 집합적으로 지칭될 수 있다. 유사하게, 침착 모듈(380a, 380b)이, 적절한 경우에, 본원에서 침착 모듈(380)로서 집합적으로 지칭될 수 있다. 에칭 모듈(390)이 전방 단부 모듈(362)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(370a)에서 이루어질 수 있다.
그 후에, 그리고 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(222)에서, 도 1j, 도 2 및 도 3을 참조하면, 중간층 유전체 필름(122)의 노출된 부분(144)이 에칭되어 하나 이상의 비아 특징부(124a)를 형성한다. 비아 특징부(124a)는, 하나 이상의 에칭 모듈(330) 중 하나를 이용하여, 중간층 유전체 필름(122)을 에칭 정지 층(120)까지 에칭하는 것에 의해서 형성된다. 결과적으로, 에칭 정지 층(120)은, 도 1j에 도시된 바와 같이, 하나 이상의 비아 특징부(124a)의 하단부에서 노출된다. 에칭 정지 층(120)의 노출은, 기판(104)을 향해서 공작물(100) 내로 더 깊게 에칭하는 것을 중단시키기 위한, 에칭 모듈(330)을 위한 표시로서의 역할을 할 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(370a)을 이용하여 공작물(100)을, 또한 제2 공통 제조 플랫폼(360) 상에서 호스팅된 제2 에칭 모듈(390b)과 같은 에칭 모듈(390)에 전달할 수 있고, 예를 들어 전달 모듈(370a)은 공작물(100)을 에칭 모듈(390a)로부터 제거하고 공작물(100)을 제2 에칭 모듈(330b) 내로 전달한다. 에칭 모듈(390b)이 에칭 모듈(390a)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(370a)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 도 1k 및 도 3을 참조하면, 예를 들어 제2 에칭 모듈(390b) 내에서, 포토 레지스트 층(140)이 중간층 유전체(122)의 상부 표면으로부터 에칭된다. 결과적으로, 중간층 유전체(122)의 상부 표면이 노출되고, 금속 특징부 재료의 침착을 위해서 준비된다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(224)에서, 도 1l, 도 2 및 도 3을 참조하면, 노출된 에칭 정지 층(120)이 에칭되어 하나 이상의 비아 특징부(124b)를 추가적으로 형성한다. 비아 특징부(124b)는, 하나 이상의 에칭 모듈(330) 중 하나를 이용하여, 노출된 에칭 정지 층(120)을 에칭하는 것에 의해서 형성된다. 결과적으로, 금속 캡(112)의 적어도 일부가, 도 1l에 도시된 바와 같이, 하나 이상의 비아 특징부(124b)의 하단부에서 노출된다. 금속 캡(112)의 노출은, 기판(104)을 향해서 공작물(100) 내로 더 깊게 에칭하는 것을 중단시키기 위한, 에칭 모듈(390)을 위한 표시로서의 역할을 할 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(370a)을 이용하여 공작물(100)을, 또한 제2 공통 제조 플랫폼(360) 상에서 호스팅된 필름-형성 모듈(380a 또는 380b)과 같은 필름-형성 모듈(380)에 전달할 수 있고, 예를 들어 전달 모듈(370a)은 공작물(100)을 에칭 모듈(390)로부터 제거하고 공작물(100)을 필름-형성 모듈(380a 또는 380b) 내로 전달한다. 필름-형성 모듈(380)이 에칭 모듈(390)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(370a)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(226)에서, 도 1m, 도 2 및 도 3을 참조하면, 필름-형성 모듈(320)을 이용하여, 금속(126)이 비아 특징부(124b) 내로 침착된다. 필름-형성 모듈(320) 내에서, 비아 특징부(124b)는 금속 캡(112) 위에서 금속(126)으로 충진된다. 일부 예에서, 금속(126)은 루테늄, 텅스텐, 코발트, 구리 및 이들의 조합으로 이루어진 그룹으로부터 선택된다.
선택적으로, 추가적인 패터닝 동작 전에, 공작물에 대해서 하나 이상의 세정 프로세싱을 실시할 수 있다. 예를 들어, 세정은, 제1 공통 제조 플랫폼(300) 상에서 호스팅된 동일한 세정 모듈(340a, 340b) 내에서 실시될 수 있다. 전달 모듈(310)을 이용하여 공작물을 필름-형성 모듈(380)로부터, 예를 들어, 제1 공통 제조 플랫폼(300)에, 그리고 이어서 세정 모듈(340)에 전달할 수 있다. 도시된 바와 같이, 전달 모듈(310a, 310b, 370a)을 이용하여 전달을 할 수 있고, 전달 모듈(370a)은 공작물을, 예를 들어, 필름-형성 모듈(380a)로부터 제거하고 최종적으로 그러한 공작물을 전달 모듈(310b)에 전달하고, 이어서 전달 모듈(310b)은 공작물을 세정 모듈(340) 내에 전달한다. 다시, 제1 공통 제조 플랫폼(300)은 전달 모듈(310b)의 동일한 측면 또는 대향 측면들 상에서 2개의 동일한 세정 모듈(340)을 포함할 수 있다. 세정이 내부에서 실시될 수 있도록, 제2 공통 제조 플랫폼(360) 및/또는 보조 모듈(350)이 또한 하나 이상의 세정 모듈을 포함할 수 있다는 것을 이해하여야 한다.
일 실시형태에서, 그리고 이하에서 더 구체적으로 설명되는 바와 같이, 제1 및/또는 제2 공통 제조 플랫폼(300, 360)은 유리하게 "능동 차단 시스템(active interdiction system)"을 포함한다. 제1 공통 제조 플랫폼(300)과 관련하여 여기에서 도시되고 설명된 바와 같이, 능동 차단 시스템은, 제1 공통 제조 플랫폼(300) 상에서 호스팅된 전달 모듈(310) 내의 공작물 측정 영역 또는 제1 공통 제조 플랫폼(300) 상에서 호스팅된 통합형 계측 모듈(미도시)을 포함한다. 공작물 측정 영역은, 이하에서 더 구체적으로 설명되는 바와 같이, 전달 모듈(310)의 지정된 영역 내에 위치될 수 있다. 공작물 측정 영역 또는 계측 모듈은 측정 데이터를 수집하기 위한 검사 시스템을 포함할 수 있다. 이하에서 더 구체적으로 설명되는 바와 같이, 검사 시스템은 입사 광학 빔을 공작물의 측정 표면 상으로 지향시키기 위한 적어도 하나의 광원, 및 공작물의 측정 표면으로부터 산란된 광학 신호를 수신하도록 배열된 적어도 하나의 검출기를 포함할 수 있다. 능동 차단 시스템은, 공작물 측정 영역 또는 계측 모듈로부터 데이터를 수집하도록 그리고 프로세스 흐름(200)과 같은, 제1 공통 제조 플랫폼(300) 상에서 실행되는 통합된 프로세싱 단계들의 시퀀스를 제어하도록 구성되는, 제1 공통 제조 플랫폼(300) 상에서 호스팅된 지능 시스템을 더 포함할 수 있다.
본 발명의 실시형태에 따른 능동 차단을 위해서, 공작물 측정 영역 또는 계측 모듈은 반도체 공작물 상의 특징부 또는 층의 속성(예를 들어, 필름 또는 특징부 두께, 특징부 깊이, 표면 조도, 패턴 이동, 공극 또는 다른 결함, 선택비의 손실, 측방향 과성장, 불균일성 등)에 관한 실시간 데이터를 "작업 중에(on the fly)" 수집하고, 그러한 실시간 데이터를 이용하여 제1 공통 제조 플랫폼(300) 상에서 호스팅된 통합된 프로세싱 모듈 내의 통합 동작 변수들을 동시에 제어한다. 데이터는, 예를 들어 도 2의 동작(250 내지 272)을 참조하여 이하에서 설명되는 바와 같이, 후속 모듈 내에서 공작물에 대해서 실시되는 동작을 제어하기 위해서 및/또는 선행 모듈에서 후속 공작물에 대해서 실시되는 동작을 제어하기 위해서 피드-백 방식 및/또는 피드-포워드 방식으로 사용될 수 있다. 실시형태에서, 제1 공통 제조 플랫폼(300)은 교정 모듈을 포함하고, 그러한 교정 모듈은, 적절하게 공작물(100)에 대한 교정 작업 또는 치유 처리를 적용하기 위한, 필름-형성 모듈(320), 에칭 모듈(330), 다른 유형의 처리 모듈일 수 있다.
통상적인 계측 또는 프로세스 제어와 달리, 공작물은 독립형 계측 툴에 진입하기 위해서, (특정 프로세스 단계를 위한) 제1 공통 제조 플랫폼(300)의 제어된 환경을 벗어나지 않으며, 그에 의해서 산화 및 결함 생성을 최소화하고, 측정들은 비-파괴적이며, 그에 따라 공작물은 데이터 획득을 위해서 희생되지 않고 그에 의해서 생산 출력량을 최대화하며, 데이터는 프로세스 흐름의 일부로서 실시간으로 수집될 수 있고, 그에 따라 생산 시간에 미치는 부정적인 영향을 방지할 수 있고, 공작물에 대한 또는 제1 공통 제조 플랫폼(300)에서 순차적으로 프로세싱되는 후속 공작물에 대한 프로세스-내 조정을 가능하게 할 수 있다. 또한, 측정은 필름-형성 모듈 또는 에칭 모듈에서 실시되지 않으며, 그에 의해서 측정 장치가 프로세스 유체에 노출되었을 때의 문제를 방지한다. 예를 들어, 공작물 측정 영역을 전달 모듈에 통합하는 것에 의해서, 데이터는, 프로세스 흐름을 지연시키지 않거나 거의 지연시키지 않으면서, 프로세스 유체에 대한 노출이 없이, 그리고 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 공작물이 프로세싱 툴들 사이에서 이동할 때 획득될 수 있다. "작업 중의" 데이터가, 독립적인 계측 툴에서 실시되는 통상적인 파괴적 방법으로부터 얻어진 데이터만큼 정확하지 않을 수 있으나, 프로세스 흐름의 중단 또는 수율의 희생이 없는, 프로세스 흐름에 대한 거의 순간적인 피드백 및 실시간으로 조정할 수 있게 하는 능력은 대량 제조에서 매우 유리하다.
도 2의 프로세스 흐름(200)을 더 참조하면, 방법은, 제1 공통 제조 플랫폼(300)의 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 통합된 방법 전체를 통한 다양한 시간 중 임의의 시간에 능동 차단 시스템을 이용하여, 계측을 실시하는 단계와 같은, 공작물을 검사하는 단계, 즉 측정 데이터를 획득하는 단계를 포함할 수 있다. 공작물의 검사는 공작물의 하나 이상의 속성을 특성화하는 것 그리고 그러한 속성이 목표 조건을 만족시키는지의 여부를 결정하는 것을 포함할 수 있다. 예를 들어, 검사는 속성에 관련된 측정 데이터를 획득하는 것, 그리고 결함성, 필름 등각성(conformality), 두께, 균일성, 및/또는 선택비 조건이 해당 조건을 위한 목표를 만족시키는지의 여부를 결정하는 것을 포함할 수 있다. 이하의 설명이 측정 데이터를 획득하는데 초점을 맞출 것이지만, 공통 제조 플랫폼의 제어된 환경에서 실시되는 다른 검사 기술이 또한 본 발명의 범위에 포함된다는 것을 이해할 수 있을 것이다.
능동 차단 시스템은, 이하에서 더 구체적으로 설명되는 바와 같이, 단일 계측 모듈 또는 공작물 측정 영역을 제1 공통 제조 플랫폼(300) 상에서 포함할 수 있거나, 다수의 계측 모듈(312c, 312d) 또는 공작물 측정 영역(312a, 312b)을 제1 공통 제조 플랫폼(300) 상에서 포함할 수 있다. 각각의 계측 동작은, 도 2의 점선으로 표시된 바와 같이, 선택적이지만, 공작물(100)이 재원 내에 있는 것을 보장하여 결함성 및 EPE를 감소시키기 위해서 프로세스 흐름 내의 하나 이상의 지점에서 유리하게 실시될 수 있다. 일 실시형태에서, 측정 데이터는, 공통 제조 플랫폼 상에서 실행되는 통합된 프로세싱 단계들의 시퀀스의 각각의 단계 이후에, 획득된다. 측정 데이터는, 공통 제조 플랫폼을 떠나기 전에 교정 모듈에서 공작물을 수정하기 위해서 이용될 수 있고/있거나, 후속 단계 공작물을 위해서 통합된 프로세싱 단계들의 시퀀스의 매개변수를 변경하기 위해서 이용될 수 있다. 제1 공통 제조 플랫폼(300)과 관련하여 전술하고 이하에서 더 설명되는 바와 같이, 보조 모듈(350) 및/또는 제2 공통 제조 플랫폼(360)이 계측 모듈(들), 예를 들어 계측 모듈(372a)를 포함할 수 있고, 유리하게, "능동 차단 시스템"을 포함할 수 있다는 것을 이해하여야 한다.
넓은 관점에서, 제1 공통 제조 플랫폼(300) 및/또는 제2 공통 제조 플랫폼(360)(그리고 선택적으로 보조 모듈(350))의 제어된 환경 내에서, 완전 자가-정렬된 비아의 형성과 관련된 통합된 프로세싱 단계들의 시퀀스 중에 측정 데이터가 획득될 수 있고, 그러한 측정 데이터를 기초로, 도포된 층 또는 금속 캡의 두께, 폭, 또는 프로파일이 목표 조건을 만족시키는지의 여부에 관한 결정이 이루어질 수 있다. 도포된 층 또는 금속 캡은 하부 층(106), 제1 유전체 층(116), 제2 유전체 층(122), 에칭 정지 층(120), 장벽 층(114), 금속 특징부(110), 금속 캡(112), 포토 레지스트 층(140), 또는 이들의 조합을 포함할 수 있다. 임의의 도포된 층 또는 금속 캡의 두께, 폭, 또는 프로파일이 목표 조건을 만족시키지 않는 것으로 결정될 때, 공작물(100)을 공통 제조 플랫폼 상의 교정 모듈 내에서 프로세싱하여 측벽 스페이서 패턴을 변경할 수 있다. 일 실시형태에서, 측벽 스페이서 패턴의 목표 두께, 폭, 또는 프로파일이 만족되지 않을 때, 측벽 스페이서 패턴은 (i) 금속 캡이 금속 특징부(110)의 노출된 표면(108)을 완전히 덮는지를 검증하기 위한 및/또는 하부 층(106)의 노출된 표면(108) 상의 오염물로서의 금속 핵이 없다는 것을 검증하기 위한 제1 검증 프로세스에서 사용하기 위해서, 금속 캡과 관련된 및/또는 하부 층(106), 제1 유전체 층(116), 또는 제2 유전체 층(122)의 노출된 표면의 측정 데이터를 획득하는 것; (ii) 장벽 층(114)이 제거된 것을 검증하기 위한 제2 검증 프로세스에서 사용하기 위해서, 금속 캡(112)의 속성과 관련된 측정 데이터를 획득하는 것; (iii) 제1 유전체 층(116) 재료가 하부 층(106)의 노출된 표면을 완전히 덮는지를 검증하기 위한 및/또는 금속 캡(112)의 노출된 표면(108) 상에 제1 유전체 층(116) 재료가 없다는 것을 검증하기 위한 제3 검증 프로세스에서 이용하기 위해서, 하부 층(106)의 노출된 표면 상에 선택적으로 침착된 제1 유전체 층(116) 재료의 속성과 관련된 측정 데이터를 획득하는 것; (iv) 그리고 노출된 에칭 정지 층(120)이 제거되었는지를 검증하기 위한 제4 검증 프로세스에서 이용하기 위해서, 하나 이상의 비아 특징부(124a, 124b)의 하단부에서 노출된 금속 캡(112)의 속성과 관련된 측정 데이터를 획득하는 것에 의해서 수정될 수 있다.
실시형태에서, 제1 공통 제조 플랫폼(300) 상의 필름-형성 모듈(320) 내에서 도포된 하부 층(106), 유전체 층(116), 중간층 유전체 필름(122), 금속 캡(112), 장벽 층(114), 또는 에칭 정지 층(120)의 등각성 또는 균일성이 그러한 층 또는 금속 캡을 위한 목표 등각성 또는 목표 균일성을 만족시키지 못할 때, 교정 작업을 실시하여 그러한 층 또는 금속 캡을 수정할 수 있다. 선택적인 층 또는 금속 캡을 수정하는 것은, 도포된 층 또는 금속 캡을 제거하는 것 그리고 층 또는 금속 캡을 다시 도포하는 것, 부가적인 층 또는 금속 캡을 선택적으로 도포하는 것, 도포된 층 또는 금속 캡을 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서 달성될 수 있다. 예를 들어, 공작물(100)을 교정 에칭 모듈(330)에 전달하여 층 또는 금속 캡을 제거할 수 있거나 층 또는 금속 캡을 부분적으로 에칭할 수 있고/있거나, 공작물(100)을 교정 필름-형성 모듈(320)에 전달하여, 층 또는 금속 캡을 제거한 후에 층 또는 금속 캡을 다시 도포할 수 있거나, 기존 층 또는 금속 캡 위에 또는 부분적으로 에칭된 층 또는 금속 캡 위에 부가적인 유전체 또는 금속 재료를 도포할 수 있다.
이제, 선택적인 계측 동작을 이용하여 도 2의 프로세스 흐름(200)을 구체적으로 설명할 것이다. 동작(202)은, 공작물을 제1 공통 제조 플랫폼(300) 내로 수용하는 단계를 포함하고, 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 금속 특징부의 노출된 표면 및 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성한다. 동작(250)은, 금속 특징부의 속성, 금속 특징부 패턴의 레이아웃, 및 금속 특징부가 내부에 형성되는 하부 층의 속성과 같은, 유입 공작물의 속성과 관련된 측정 데이터를 획득하기 위해서 계측을 선택적으로 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(202 내지 226) 중 임의의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 사용될 수 있다. 또한, 동작(202 내지 226)에서 설명된 단부-대-단부 시퀀싱이, 부분적으로, 복수의 프로세싱 툴 상에서 실시될 수 있도록, 동작(202 내지 226) 중 하나 이상이 공통 제조 플랫폼(330) 상에서, 전체적으로 실시되지 않으면서, 또는 부분적으로 실시될 수 있다.
동작(204)은, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 금속 캡을, 노출된 유전체 재료에 대해서 상대적으로, 금속 특징부의 노출된 표면 상에 선택적으로 침착시키는 단계를 포함한다. 동작(252)은, 금속 캡이 선택적으로 도포된 공작물의 속성, 예를 들어 선택적인 금속 캡, 금속 캡 침착에 의해서 영향을 받은 금속 특징부, 및/또는 금속 캡 침착에 의해서 영향을 받은, 내부에 금속 특징부가 형성되는 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(206 내지 226) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 선택적으로 도포된 금속 캡을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 금속 캡의 선택비 또는 균일성이 목표 선택비 또는 목표 균일성을 만족시키지 못할 때, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있고, 예를 들어 금속 캡을 제거하고 금속 캡을 다시 도포하거나, 부가적인 금속 캡 재료를 선택적으로 도포하거나, 금속 캡을 에칭하거나, 또는 이들 중 둘 이상을 조합하여 할 수 있다.
동작(206)은, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 장벽 층을, 노출된 유전체 재료에 대해서 상대적으로, 금속 캡 상에 선택적으로 형성하는 단계를 포함한다. 동작(254)은, 장벽 층이 침착된 공작물의 속성, 예를 들어 장벽 층, 장벽 층에 의해서 영향을 받은 금속 캡, 장벽 층에 의해서 영향을 받은 금속 특징부, 및/또는 장벽 층에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(208 내지 226) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 206)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 장벽 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 장벽 층의 두께, 폭, 또는 프로파일이 금속 캡의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 장벽 층 재료를 금속 캡 상으로 선택적으로 침착시키는 것, 장벽 층을 다시 성형하는 것, 장벽 층을 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다. 일부 예에서, 불일치가 공작물 상에 존재한다는 것을 측정 데이터가 나타낼 때 불일치를 경감하기 위한 치유 작업은, 미리-결정된 단일층 커버리지 문턱값이 초과될 때 자가-조립된 단일층을 제거하는 것, 및/또는 미리 결정된 금속 핵 문턱값이 초과될 때 금속 핵을 유전체 층으로부터 제거하는 것을 포함한다.
동작(208)은, 함몰 패턴을 제1 유전체 재료 내에 형성하기 위해서, 제1 유전체 재료를, 하나 이상의 필름-형성 모듈 중 하나를 이용하여 유전체 층의 노출된 표면 상에 선택적으로 침착시키는 단계를 포함하고, 선택적인 침착은, 적어도 부분적으로, 금속 캡 상에서보다 노출된 표면 상에서 더 큰 제1 유전체 재료의 침착률을 기초로 하고, 함몰 패턴은 제1 유전체 재료의 일부를 포함하는 측벽을 포함한다. 동작(256)은, 제1 유전체 층 내에서 함몰 패턴을 갖는 공작물의 속성, 예를 들어 측벽, 제1 유전체 층 내의 함몰 특징부의 깊이, 장벽 층의 노출, 및 제1 유전체 층의 침착에 의해서 영향을 받은 공작물 상의 하부 유전체 층 및/또는 제1 유전체 층의 침착에 의해서 영향을 받은 하부 층의 커버리지와 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(210 내지 226) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 208)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 제1 유전체 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 제1 유전체 층의 두께, 폭, 또는 프로파일이 제1 유전체 층의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 재료를 하부 층 상으로 선택적으로 침착시키는 것, 제1 유전체 층을 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다. 치유 작업은, 적어도 부분적으로, 금속 캡의 속성에 관련된 측정 데이터를 기초로 자가-조립된 단일 층을 금속 캡으로부터 제거하는 것, 및/또는 적어도 부분적으로, 제1 유전체 재료의 속성과 관련된 측정 데이터를 기초로 제1 유전체 층을 금속 캡의 노출된 표면으로부터 제거하는 것을 포함할 수 있다.
동작(210)은 함몰 패턴의 하단 표면에서 금속 캡을 노출시키기 위해서 공작물을 처리하는 단계를 포함한다. 동작(258)은, 함몰 패턴의 하단 표면에서 노출된 금속 캡을 가지도록 처리된 공작물의 속성, 예를 들어 금속 캡, 처리에 의해서 영향을 받은 장벽 층, 및/또는 처리에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(212 내지 226) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 208)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은, 함몰 패턴의 하단 표면에서 금속 캡을 노출시키기 위한 공작물의 처리를 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 함몰 패턴의 등각성 또는 균일성이 함몰 패턴을 위한 목표 등각성 또는 목표 균일성을 만족시키지 못할 때, 장벽 층을 더 제거하기 위한 함몰 패턴의 추가적인 처리와 같은 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(212)은, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 에칭 정지 층을 함몰 패턴 위에 침착시키는 단계를 포함한다. 동작(260)은, 에칭 정지 층이 위에 형성된 공작물의 속성, 예를 들어 에칭 정지 층이 위에 형성된 공작물의 속성, 에칭 정지 층에 의해서 영향을 받은 함몰 패턴, 및/또는 에칭 정지 층에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(214 내지 226) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 210)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 함몰 패턴 위의 에칭 정지 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 에칭 정지 층의 두께, 폭, 또는 프로파일이 에칭 정지 층의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 재료를 함몰 패턴 상으로 선택적으로 침착시키는 것, 에칭 정지 층을 다시 성형하는 것, 에칭 정지 층의 일부를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(214)은, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 중간층 유전체 필름을 함몰 패턴 위에 및/또는 내에 형성하기 위해서 제2 유전체 재료를 에칭 정지 층 상에 침착시키는 단계를 포함한다. 동작(262)은, 제2 유전체 재료를 갖는 공작물의 속성, 예를 들어 제2 유전체 재료에 의해서 영향을 받은 에칭 정지 층 및/또는 제2 유전체 재료에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(214)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 중간층 유전체 필름을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 중간층 유전체 필름의 두께, 폭, 또는 프로파일이 중간층 유전체 필름의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 제2 유전체 재료를 에칭 정지 층 상으로 선택적으로 침착시키는 것, 제2 유전체 재료를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
이하에서, 완전 자가-정렬된 비아의 형성과 관련된 프로세싱 단계의 시퀀스 중에, 측정 데이터가 계속 획득될 수 있다. 그러나, 여기에서, 측정 데이터가 제1 공통 제조 플랫폼(300)을 이용하여 계속 획득되는 경우에, 공작물은 플랫폼들(300, 360) 및/또는 보조 모듈(350) 사이에서 전달될 필요가 있을 것이다. 특정 실시형태에서, 제2 공통 제조 플랫폼(360) 및/또는 보조 모듈(350)이 그 자체의 계측 모듈(들), 예를 들어 계측 모듈(372a)을 포함할 수 있고, 유리하게 그 자체의 "능동 차단 시스템"을 포함할 수 있다는 것을 생각할 수 있다. 그러한 경우에, 측정 데이터는, 적어도 제2 공통 제조 플랫폼(360)에 대해서 그리고 예를 들어 그 자체의 상응하는 프로세싱 단계들의 시퀀스와 관련하여 제어된 환경에서 계속 획득될 수 있다.
동작(216)은 중간층 유전체 필름 상에 포토 레지스트 층을 침착시키는 단계를 포함한다. 동작(264)은, 포토 레지스트 층이 위에 침착된 공작물의 속성, 예를 들어 포토 레지스트 층에 의해서 영향을 받은 에칭 정지 층 및/또는 포토 레지스트 층에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(226)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 포토 레지스트 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 포토 레지스트 층의 두께, 폭, 균일성, 또는 프로파일이 중간층 유전체 필름의 목표 두께, 폭, 균일성, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 포토 레지스트 층 재료를 공작물 상으로 선택적으로 침착시키는 것, 포토 레지스트 층을 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(218)은, 적어도 포토 레지스트 층을 약화시키기 위해서, 포토 레지스트 층을 광에 노출시키는 단계를 포함한다. 동작(266)은, 포토 레지스트 층이 위에 침착된 공작물의 속성, 예를 들어 광 노출에 의해서 영향을 받은 포토 레지스트 층의 부분의 속성과 관련된 측정 데이터를 획득하기 위해서 계측을 선택적으로 실시하는 단계를 포함한다. 이러한 측정 데이터는 동작(226)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 포토 레지스트 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 포토 레지스트 층의 특정 부분 또는 희망하는 취약성이 목표로 하는 포토 레지스트 층의 특정 부분 또는 희망하는 취약성을 만족시키지 못할 때, 예를 들어 부가적인 포토 레지스트 층 재료를 공작물 상으로 선택적으로 침착시키는 것, 포토 레지스트 층을 에칭하는 것, 포토 레지스트 층의 부분을 광에 추가적으로 노출시키는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(226)은 중간층 유전체 필름 상의 포토 레지스트 층의 부분을 베이킹 또는 현상하는 단계를 포함한다. 동작(268)은, 포토 레지스트 층이 위에 침착된 공작물의 속성, 예를 들어 포토 레지스트 층의 속성 및/또는 포토 레지스트 층에 의해서 영향을 받은 중간층 유전체 필름의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(226)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 포토 레지스트 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 베이킹/현상 프로세스에서 제거된 포토 레지스트 층의 부분이 목표 제거 부분을 만족시키지 못할 때, 예를 들어 부가적인 포토 레지스트 층 재료를 공작물 상으로 선택적으로 침착시키는 것, 포토 레지스트 층을 에칭하는 것, 포토 레지스트 층의 부분을 광에 추가적으로 노출시키는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(222)은, 하나 이상의 에칭 모듈 중 하나를 이용하여, 하나 이상의 비아 특징부를 중간층 유전체를 통해서 에칭 정지 층까지 에칭하는 단계를 포함하고, 에칭 정지 층은 하나 이상의 비아 특징부의 하단부에서 노출된다. 동작(270)은, 중간층 유전체 필름을 통한 에칭된 비아 특징부를 갖는 공작물의 속성, 예를 들어 제2 유전체 재료에 의해서 영향을 받은 에칭 정지 층 및/또는 제2 유전체 재료에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(222)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 중간층 유전체 필름을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 중간층 유전체 필름의 두께, 폭, 또는 프로파일이 중간층 유전체 필름의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 제2 유전체 재료를 에칭 정지 층 상으로 선택적으로 침착시키는 것, 제2 유전체 재료를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(224)은, 금속 캡을 하나 이상의 비아 특징부의 하단부에서 노출하기 위해서, 하나 이상의 에칭 모듈 중 하나를 이용하여, 하나 이상의 비아 특징부의 하단부에서 노출된 에칭 정지 층을 에칭하는 단계를 포함한다. 동작(272)은, 에칭 정지 층을 통한 에칭된 비아 특징부를 갖는 공작물의 속성, 예를 들어 금속 캡의 노출에 의해서 영향을 받은 에칭 정지 층 및/또는 금속 캡의 노출에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(224)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 에칭 정지 층을 통한 비아 특징부를 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 에칭 정지 층을 통한 비아 특징부의 두께, 폭, 또는 프로파일이 비아 특징부의 목표 깊이, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 에칭 정지 층을 에칭시키는 것에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(226)은 하나 이상의 필름-형성 모듈 중 하나를 이용하여 금속으로 금속 캡 위의 하나 이상의 비아 특징부를 충진하는 단계를 포함한다. 동작(226)은, 금속 캡 위에서 충진된 비아 특징부를 갖는 공작물의 속성, 예를 들어 금속 캡 위의 하나 이상의 비아 특징부를 충진하는 것에 의해서 영향을 받은 비아 특징부 및/또는 금속 캡 위의 하나 이상의 비아 특징부를 충진하는 것에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 더 포함할 수 있고, 그러한 측정 데이터는 동작(226)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(202)에서 유입 공작물 속성에 대한 또는 동작(204 내지 226)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 비아 특징부의 충진을 수정하기 위해서 교정 모듈로 전달될 수 있다. 예를 들어, 충진된 비아 특징부의 두께, 폭, 또는 프로파일이 비아 특징부의 목표 깊이, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 금속을 비아 특징부 내로 침착시키는 것, 과다 충진된 비아 특징부를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
전술한 바와 같은 프로세스 매개변수는, 예를 들어 그러나 비제한적으로: 가스 유량; 에칭제, 침착 반응물, 퍼지 가스 등의 조성; 챔버 압력; 온도; 전극 간격; 전력; 등과 같은, 프로세싱 모듈 내의 임의의 동작 매개변수를 포함할 수 있다. 능동 차단 시스템의 지능 시스템은, 검사 시스템으로부터 측정 데이터를 수집하도록 그리고, 예를 들어, 프로세스 내의 공작물을 위해서 후속 프로세싱 모듈 내의 프로세싱 매개변수에 대한 현장에서의(in situ) 조정을 하는 것에 의해서, 또는 후속 공작물을 위한 하나 이상의 프로세싱 모듈 내의 프로세스 매개변수를 변경하는 것에 의해서, 공통 제조 플랫폼 상에서 실행되는 통합된 프로세싱 단계들의 시퀀스를 제어하도록 구성된다. 따라서, 획득된 측정 데이터를 이용하여 통합된 프로세싱 단계들의 시퀀스 중에 공작물에서 필요한 수리를 식별할 수 있고, 그에 따라 공작물의 폐기를 방지할 수 있고, 및/또는 측정 데이터가 획득된 후에 동일한 공작물에서 실시되는 단계를 위해서 또는 후속 공작물을 위해서 만족되지 않는 목표 조건의 발생을 감소시키도록 후속 공작물을 프로세싱하기 위해서, 통합된 프로세싱 단계들의 시퀀스를 위한 프로세싱 매개변수를 조정할 수 있다.
이제 도 4a 및 도 4b를 참조하면, 통상적인 비아 대 FSAV 제조의 비교가 도시되어 있다. 예를 들어, 공작물(100)은 전술한 그리고 도 1m에 도시된 공작물과 동일하다. 도 4a에 도시된 바와 같이, 공작물(100)은 완전 자가-정렬된 비아를 갖는 공작물(100)의 예이고, 그러한 공작물은 기판(104), 하부 층(106), 금속 특징부(110), 금속 캡(112), 제1 유전체 층(116), 에칭 정지 층(120), 제2 유전체 층(122), 및 금속으로 충진된 특징부(126)를 포함한다. 도 4b를 참조하면, 공작물(100')은, 하부 층(106'), 금속 캡(112'), 금속 특징부(110'), 및 금속으로 충진된 특징부(126')를 포함하는 공작물(100') 상의 통상적으로 제조된, 충진된 함몰 특징부의 예이다. 금속 캡(112)의 모서리로부터 금속(126)의 모서리까지의 비아 거리(V)는 금속 캡(112')으로부터 금속(126')까지의 비아 거리(V')보다 크다. FSAV 배열은 통상적인 배열보다 유리한데, 이는, 적어도, 통상적인 배열에서, 반도체가 단락될 수 있고, 그에 따라 반도체를 손상시킬 수 있거나 심지어 고장나게 할 수 있기 때문이다. 완전 자가-정렬된 비아를 포함하는 반도체는 통상적인 배열보다 훨씬 단락이 덜하고, 이는 더 신뢰 가능한 제품을 초래한다.
본원에서 사용된 바와 같이, "계측 모듈" 또는 "측정 모듈"이라는 용어는, 매개변수 변동과 같은, 공작물 상의 다양한 불일치 또는 변동을 검출 또는 결정하기 위해서 또는 소정 종류의 오염과 같은, 공작물 상의 결함을 검출 또는 결정하기 위해서 공작물에서 측정을 할 수 있는 모듈/시스템/센서/툴을 지칭한다. 본원에서 사용된 바와 같이, "검사 시스템"이라는 용어는 일반적으로, 측정을 하거나 측정과 연관된 데이터 또는 신호를 수집하는, 측정 프로세스의 툴 또는 시스템 또는 모듈을 지칭할 것이다. 측정 모듈은 측정을 할 것이고, 본원에서 더 개시되는 바와 같이 프로세싱 플랫폼에서 이용하기 위한 데이터를 제공할 것이다. "계측 모듈" 및 "측정 모듈"이라는 용어는 본원에서 상호 교환 가능하게 사용될 것이고, 일반적으로 공작물 및 그 위에 형성되는 층 및 소자의 프로세싱을 나타내는, 공작물의 속성을 검출하고 측정하기 위해서 사용되는 측정 또는 계측 또는 감지 툴을 지칭한다.
여러 프로세싱 모듈들 사이에서 공작물을 이동시키기 위해서, 제1 및/또는 제2 공통 제조 플랫폼(300, 360)과 같은 공통 제조 플랫폼, 및 보조 모듈(350)이 일반적으로, 공통 제조 플랫폼 상에서 호스팅되고 프로세싱 모듈들과 측정 모듈(들) 사이에서 공작물을 이동시키도록 구성된, 하나 이상의 공작물 전달 모듈을 포함할 수 있다. 측정 모듈이, 프로세싱 모듈과 유사하게, 공작물 전달 모듈과 커플링될 수 있다. 본 발명의 일부 실시형태에서, 본원에서 개시된 바와 같이, 측정 모듈 또는 그와 연관된 검사 시스템이 전달 모듈과 또는 그 내측에 통합되어, 공작물이 프로세싱 모듈들 사이에서 이동될 때, 측정 또는 계측을 제공한다. 예를 들어, 측정 모듈 또는 그 일부가 전달 모듈의 내부 공간 내측에 배치될 수 있다. 본원에서, 조합 전달 및 측정 기구가 전달 측정 모듈("TMM")으로 지칭될 것이다.
일 실시형태에서, 제1 및/또는 제2 공통 제조 플랫폼(300, 360)과 같은, 프로세싱 챔버 및 측정 모듈 모두를 포함하는 공통 제조 플랫폼, 및 보조 모듈(350)은, 공작물 상의 속성과 연관된 측정 데이터를 프로세싱하고 프로세싱 시퀀스에서의 공작물의 이동 및 프로세싱을 제어하기 위해서 측정 데이터를 이용하는 시스템에 의해서 능동적으로 제어될 수 있다. 본 발명의 실시형태에 따라, 제어 시스템은 측정된 데이터 및 다른 데이터를 이용하여, 부분적으로 측정 데이터를 기초로 교정 프로세싱을 실시하고, 그에 따라 불일치 또는 결함을 교정하기 위한 프로세싱 시퀀스의 능동 차단을 제공한다. 더 구체적으로, 능동 차단 제어 시스템은 공통 제조 플랫폼 및 보조 모듈(350) 상에서 호스팅될 수 있고 부분적으로 측정 데이터를 기초로 교정 프로세싱을 실시하도록 구성될 수 있으며, 공작물의 교정 프로세싱은, 불일치 또는 결함이 검출된 상황을 해결하기 위해서 프로세스 시퀀스 내의 상류 또는 하류에 있는 플랫폼의 프로세싱 모듈 내에서 실시될 수 있다. 본 발명의 실시형태에서, 공작물은, 예를 들어, 진공 하와 같은, 하나 이상의 제어된 환경 내에서 유지된다. 즉, 공통 제조 플랫폼 상에서, 프로세싱 모듈 및 측정 모듈은 제어된 환경에서 동작할 수 있고, 공작물 전달 모듈은 공작물을, 제어된 환경을 벗어나지 않고, 프로세싱 시퀀스 내의 복수의 프로세싱 모듈과 하나 이상의 측정 모듈 사이에서 전달한다.
본원에서 사용된 바와 같이, "능동 차단"이라는 용어는 일반적으로, 공작물 속성에 관한 데이터를 획득하기 위해서 그리고 그에 의해서 불일치 또는 결함 그리고 불일치 또는 결함을 교정 또는 개선하기 위한 제어의 교정 양태를 검출하기 위해서 다양한 제조 프로세스에 대해서 실시간으로 측정/계측 데이터를 캡쳐하도록 구현되는 제어 시스템을 지칭한다. 능동 차단 제어 시스템은, 프로세싱 시퀀스 및/또는 프로세스 단계를 실시하는 모듈의 동작을 능동적으로 변경하는 것에 의해서 반도체 제조 프로세스에서 다양한 불일치를 교정 및 개선하기 위해서, 데이터를 이용한다. 따라서, 능동 차단 제어 시스템은 또한 프로세스를 통해서 공작물을 이동시키기 위해서 사용되는 하나 이상의 전달 모듈(예를 들어, 310)과 인터페이스한다. 능동 차단 제어 시스템(이하에서 더 설명되는 바와 같은, 도 3의 322)은 데이터 수집 및 데이터 분석 및 불균일의 검출을 제조 프로세스와 함께 조율하고, 추가적으로, 검출되는 불일치 또는 결함을 해결하기 위해서 다수의 프로세싱 모듈의 작업을 지시한다. 능동 차단 제어 시스템은, 본원에서 능동 차단 구성요소로서 함께 지칭되는 딥 러닝 프로그램 또는 자율 학습 구성요소와 같은, 특별히 설계된 프로그램의 세트를 동작시키는, 본원에서 설명되는 바와 같은 하나 이상의 컴퓨터 또는 컴퓨팅 장치에 의해서 일반적으로 구현된다. 이해할 수 있는 바와 같이, 능동 차단 제어 시스템은, 여러 측정 모듈로부터의 데이터 수집 및 후속 분석을 조율하기 위해서 다수의 프로그램/구성요소를 포함할 수 있다. 능동 차단 제어 시스템은, 여러 측정된 불일치/결함을 해결하여 불일치/결함을 교정 또는 개선하기 위해서, 공통 제조 플랫폼 내의 다수의 프로세싱 모듈과 인터페이스한다. 능동 차단 제어 시스템은 그에 의해서 프로세싱 모듈 및 프로세싱 시퀀스 중 하나 이상을 제어하여, 목표 조건 또는 미리 결정된 문턱값으로 지칭될 수 있는, 본 발명의 바람직한 결과를 달성할 것이다.
능동 차단 제어 시스템은 또한, 불일치/결함이 검출될 때, 공작물을 상류 및/또는 하류 프로세싱 모듈로 이동시키기 위해서, 전달 모듈을 제어할 수 있다. 즉, 어떠한 것이 검출되는지에 따라, 본 발명의 시스템은 프로세싱 시퀀스를 따라서 공작물을 추가적으로 이동시킬 수 있거나, 검출된 불일치 또는 결함을 교정하거나 달리 해결하기 위해서 공작물을 교정 모듈로 또는 상류 프로세싱 모듈로 지향시킬 수 있다. 따라서, 피드포워드 및 피드백 메커니즘이 전달 모듈을 통해서 제공되어, 본 발명의 능동 차단을 제공한다. 또한, 프로세싱 시퀀스가 추후의 공작물을 위해서 상류 또는 하류에서 영향을 받을 수 있다.
본 발명의 능동 차단 특징은, 웨이퍼 내에서 작업-대-작업(run-to-run), 웨이퍼-대-웨이퍼를 이용하여 제조 프로세스의 성능, 수율, 처리량, 및 유연성을, 그리고 수집된 측정/계측 데이터를 이용하여 실시간 프로세스 제어를 개선한다. 공작물/기판/웨이퍼를 제어된 프로세싱 환경으로부터 제거하지 않으면서, 측정된 데이터가 프로세싱 중에 실시간으로 수집된다. 본 발명의 일 특징에 따라, 공통 제조 플랫폼에서, 기판이 예를 들어 진공 하와 같은 제어된 환경에서 유지되는 동안, 측정 데이터가 캡쳐될 수 있다. 즉, 공작물 전달 모듈(들)은, 제어된 환경을 벗어나지 않고, 복수의 프로세싱 모듈과 측정 모듈 사이에서 공작물을 전달하도록 구성될 수 있다. 능동 차단 제어는, 유입 공작물 및 모듈 또는 툴 상태 특성 모두를 기초로 각각의 공작물을 위한 최적의 레시피를 자동적으로 결정하기 위한, 피드-포워드 및 피드백 메커니즘과 함께 개발된 다변량의(multivariate), 모델-기반의 시스템을 제공할 수 있다. 능동 차단 제어 시스템은 제조 측정 데이터, 프로세스 모델 및 복잡한 제어 알고리즘을 이용하여, 최종 소자 목표를 향상시키는 중간 프로세스 목표의 동적인 미세-조정을 제공한다. 차단 시스템은, 전술한 것과 유사한 빌딩 블록(building block), 개념, 및 알고리즘을 이용하는 공통 제조 플랫폼 상에서, 단일 챔버, 프로세스 툴, 다수-툴, 프로세스 모듈 및 다수-프로세스 모듈에 걸친 비례 축소 제어 해결책을 가능하게 한다.
도 3을 다시 참조하면, 도 3은 제1 공통 제조 플랫폼(300)에서 본 발명의 실시형태를 구현하기 위한 다른 시스템의 개략도이다. 플랫폼(300)은, 본 발명의 실시형태에 따른 능동 차단 제어 시스템(322)의 제어 하에서 통합된 공작물 프로세싱 및 공작물 측정/계측을 실시하기 위한 복수의 프로세싱 모듈/시스템을 포함한다. 도 3은, 하나 이상의 공작물 측정 모듈이 하나 이상의 전달 모듈을 통해서 하나 이상의 공작물 프로세싱 모듈과 함께 커플링되는, 본 발명의 실시형태를 도시한다. 그러한 방식으로, 본 발명의 특징에 따라, 공작물의 검사가 이루어질 수 있고, 그에 따라, 공작물이 공통 제조 플랫폼 내에서 유지되는 동안, 공작물의 속성과 연관된, 예를 들어 공작물의 재료 특성 및 공작물 상에 형성된 다양한 얇은 필름, 층 및 특징부와 관련된 측정 데이터를 제공할 수 있다. 본원에서 설명된 바와 같이, 측정 및 분석은, 에칭 또는 침착 단계와 같은, 프로세싱 단계의 완료 직후에 이루어질 수 있고, 수집된 측정 데이터는 분석될 수 있고 이어서 공통 제조 플랫폼에서 이용될 수 있고, 그에 따라, 재원을 벗어난 또는 불일치하는 또는 공작물 설계 매개변수에 대한 결함을 나타내는 임의의 측정 또는 특징부를 해결할 수 있다. 공작물은 교정 작업을 실시하기 위해서 공통 제조 플랫폼으로부터 제거될 필요가 없고, 그 대신, 제어된 환경 하에서 유지될 수 있다.
도 3을 참조하면, 공통 제조 플랫폼(300)이 도식적으로 도시되어 있다. 플랫폼(300)은 하나 이상의 공작물을 제조 플랫폼 내로 도입하기 위한 전방-단부 모듈(302)을 포함한다. 알려진 바와 같이, 전방-단부 모듈(FEM)은 공작물을 유지하는 하나 이상의 카세트를 포함할 수 있다. 전방-단부 모듈은, 청정 환경을 제공하기 위해서 불활성 가스로 퍼지된, 대기압에 유지될 수 있다. 이어서, 하나 이상의 공작물이, 예를 들어 본원에서 설명된 바와 같은 하나 이상의 로드 록 챔버(미도시)를 통해서, 전달 모듈(310) 내로 전달될 수 있다. 도 3의 전달 모듈은, 공작물로부터 데이터를 캡쳐하기 위해서 통합된 측정 툴 또는 검사 시스템을 포함하는, 전달 측정 모듈(TMM)이다. 희망 시퀀스를 통한 공작물의 이동을 제공하기 위해서, 다수의 TMM들(310)이 인터페이스될 수 있다. 전달 측정 모듈(310)은 복수의 프로세싱 모듈과 커플링된다. 그러한 프로세싱 모듈은 여러 가지 상이한 프로세싱 단계들 또는 기능들을 제공할 수 있고, 하나 이상의 에칭 모듈(330), 하나 이상의 필름-형성 모듈(320), 하나 이상의 세정 모듈(340), 및 하나 이상의 측정 모듈(312a, 312b, 312c, 312d)을 포함할 수 있다. 본원에서 더 개시된 바와 같은 본 발명의 실시형태에 따라, 각각의 프로세싱 단계 이전에 또는 이후에, 전달 모듈(310)을 통해서 측정 모듈에 접근할 수 있다. 일 실시형태에서, 측정 모듈(예를 들어, 312c, 312d)이 전달 모듈(310)의 외부에 위치되고 여러 프로세싱 모듈과 유사하게 공작물을 삽입하고 수용하기 위해서 접근되며, 본원에서, 제1 공통 제조 플랫폼(300)의 제어된 환경 내에 상주하는 계측 모듈로서 지칭될 수 있다. 대안적으로, 모듈(312a, 312b)과 같은, 측정 모듈 또는 적어도 그 일부가 각각의 전달 모듈 내에 위치될 수 있다. 보다 구체적으로, 측정 모듈(312a, 312b)의 전부 또는 일부가 전달 모듈(310) 내에 위치되어, 전달 프로세스 중에 공작물이 측정을 위해서 배치될 수 있는, 측정 영역을 그 안에 형성할 수 있다. 측정 영역은 전달 모듈(310)의 지정된 영역 내에 위치되고, 공작물의 배치를 위해서 전달 모듈의 전달 메커니즘에 의해서 접근될 수 있다. 주목한 바와 같이, 이는, 전달 모듈이 본질적으로 본원에서 설명된 바와 같은 전달 측정 모듈(TMM)이 되게 한다.
일반적으로, 전달 모듈은 전달 로봇을 수용하는 챔버를 내부에 형성하고, 전달 로봇은 공작물을, 진공 하에서, 다양한 게이트 밸브 및 접근 또는 전달 포트를 통해서 다양한 프로세싱 모듈 또는 측정 모듈 내로 이동시킬 수 있다. 측정 모듈을 제1 공통 제조 플랫폼(300) 상에서 유지하는 것에 의해서, 측정 모듈은, 재원을 벗어난 또는 특정 공작물을 위한 공작물 설계 계획과 달리 불일치하는 임의의 공작물을 해결하기 위해서 또는 검출 가능한 결함을 해결하기 위해서 작업 중에 이용될 필요한 측정된 분석 데이터를 작업 중에 제공하기 위해서, 예를 들어 프로세싱 단계들 중 하나 이상의 사이에서 용이하게 접근된다. 그러한 방식으로, 실시간 데이터가 제공되고, 그에 따라 제조자가 시스템 내의 문제를 조기에 인식할 수 있게 하고, 그에 따라 치유 작업이, 캡쳐된 데이터 및 검출된 불일치 또는 결함에 따라서, 이후의 프로세싱 단계, 이전의 프로세싱 단계, 및/또는 미래의 프로세싱 단계와 같은, 현재의 프로세싱 시퀀스에서 취해질 수 있다. 그러한 방식으로, 생산성 및 효율이 증가될 수 있고, 프로세스 모니터링 고정비(overhead)가 감소될 수 있고, 불량 처리되거나 토출된 공작물 형태의 폐기되는 제품이 감소될 수 있다. 이들 모두는 제조자 또는 소자 제조업자에게 상당한 비용 절감을 제공한다.
주목한 바와 같이, 능동 차단 제어 시스템(322)을 포함하는 본 발명의 일 실시형태에서, 공작물의 속성과 관련된 측정된 데이터를 제공하기 위해서, 하나 이상의 측정 모듈은 프로세싱 모듈을 갖는 공통 제조 플랫폼 상에서 호스팅된다. 데이터는, 불일치를 검출하기 위해서 그리고 불일치가 검출될 때 공작물의 교정 프로세싱을 실시하기 위해서 능동 차단 제어 시스템(322)에 의해서 이용된다. 교정 프로세싱은, 불일치가 검출될 때, 프로세스 시퀀스 내에서 상류 및/또는 하류에서 실시된다. 다시 전술한 바와 같이, 제2 공통 제조 플랫폼(360) 및/또는 보조 모듈(350)은, 계측 모듈(들), 예를 들어 계측 모듈(372a)를 포함할 수 있고, 유리하게, 구체적으로 전술한 바와 같이, 제1 공통 제조 플랫폼(300)과 유사한 "능동 차단 시스템"을 포함할 수 있다는 것을 이해하여야 한다.
도 5a 내지 도 5k는 공작물(500)을 위한 완전 자가-정렬된 비아 형성 방법의 실시형태를 예시하는 개략적인 횡단면도를 도시한다. 도 6은 도 5a 내지 도 5k의 방법에 상응하는 프로세스 흐름(600)의 흐름도이다. 전술한 바와 같이, 도 3은, 프로세스 흐름(200)을 실시하기 위해서 이용될 수 있는 보조 모듈(350) 및 제2 공통 제조 플랫폼(360)과 함께, 제1 공통 제조 플랫폼(300)의 배열에 관한 실시형태를 도시한다. 도 3의 실시형태는 프로세스 흐름(600)을 실시하기 위해서 유사하게 이용될 수 있다. 이를 위해서, 도 6의 프로세스 흐름(600) 및 공통 제조 플랫폼(300, 360) 및 보조 모듈(350)은, 프로세싱 단계들의 시퀀스를 통해서 진행함에 따라 공작물(500)을 설명하는, 도 5a 내지 도 5k에 관한 이하의 순차적인 설명 전체를 통해서, 참조될 것이다.
프로세스 흐름(600)의 동작(602)에서 그리고 도 5a에 도시된 바와 같이, 하부 층(506) 내에서 금속 특징부(510)의 패턴을 갖는 공작물(500)이 제1 공통 제조 플랫폼(300) 내로 제공된다. 공작물(500)은 금속 특징부(510)의 패턴, 및 기판(504) 상에 배치된 하부 층(506)을 포함한다. 현재 기술에 익숙한 당업자에게, 금속 특징부(510)의 패턴을 기판 상에 생성하기 위한 다른 체계가 알려져 있다. 단순함을 위해서, 공작물(500)은 하부 층(506)을 위에서 가지는 기판(504)을 이용하여 도시되어 있으나, 금속 특징부(510)가 위에 형성된 구조물이, 하부 층(506)이 다수의 층 중 단지 하나인 다수-층 구조물일 수 있다는 것을 이해할 수 있을 것이다.
하부 층(506)은 규소 산화물, 규소 이산화물, 탄소 도핑된 규소 산화물, 다공성 탄소 도핑된 규소 산화물, 또는 일부 다른 규소의 산화물을 포함하는 산화물 층일 수 있다. 다공성 산화물의 경우에, 소공 밀봉 프로세스가 동작(604)(미도시)에 앞서서 실시될 수 있다. 대안적으로 또는 부가적으로, 하부 층(506)이 유전체 층일 수 있다.
금속 특징부(510)는, 비제한적으로, 구리, 루테늄, 코발트, 텅스텐, 또는 그 조합을 포함할 수 있다. 또한, 라이너 층(511)이, 금속 특징부(510) 내의 금속 재료와 함께, 함몰된 특징부 내에 포함된다. 라이너 층(511)은 탄탈륨 질화물을 포함할 수 있고, 금속이 하부 층(506) 내의 산화물 및/또는 유전체 재료와 접촉하는 것을 방지한다. 라이너 층(511)은 금속 특징부(510) 내의 금속 재료를 하부 층(506)에 본딩하는 역할을 할 수 있다. 대안적으로 또는 부가적으로, 라이너 층(511)은 금속 특징부(510) 내의 금속 재료가 하부 층(506) 내로 확산하는 것을 방지하는 역할을 할 수 있다.
도 3에 도시된 바와 같이, 전방 단부 모듈(FEM)(302) 또는 전달 모듈(310a)을 이용하여 공작물을 제1 공통 제조 플랫폼(300)의 제어된 환경 내로 가져갈 수 있고, 그러한 제어된 환경은 프로세스 흐름(600)의 적어도 일부의 전체를 통해서 유지된다. 제어된 환경은 진공 환경을 포함할 수 있고, 여기에서 프로세스 흐름(600)의 적어도 일부의 동작이 진공, 또는 불활성 대기, 또는 그 조합의 파괴가 없이 순차적으로 실시된다. 단일 전달 모듈이, 도 3에 도시된 전달 모듈(310a, 310b)의 각각과 같이, 각각의 프로세싱 모듈 또는 툴 사이에 커플링될 수 있거나, 각각의 툴 전달을 위해서 개별적인 전달 모듈들이 이용될 수 있다. 전달 모듈(310a 및 310b)은, 적절한 경우에, 본원에서 전달 모듈(310)로서 집합적으로 지칭될 수 있다. 하나의 모듈 내의 상이한 진공 압력들 또는 진공과 그 이후의 불활성 가스 대기의 모듈과 같은, 제1 공통 제조 플랫폼(300) 상의 상이한 프로세싱 모듈들이 상이한 제어된 환경을 요구하는 경우에, 다수의 전달 모듈(310)이 이용될 수 있고, 여기에서 전달 모듈(310)은 상이한 제어된 환경들 사이의 전환을 구현하는데 도움을 준다. 단일 전달 모듈은 동일-유형의 프로세싱 모듈들이 전달 모듈 주위에 원으로 배치되는 클러스터-유형의 툴에서 유용할 수 있는 반면, 다수의 전달 모듈(310)은, 도 3에 도시된 것과 같이, 상이한 프로세싱 모듈 유형들을 갖는 단부-대-단부 플랫폼 구성에서 더 적합할 수 있다. 그러나, 본원의 실시형태는, 프로세싱 모듈의 각각에 커플링된 단일 전달 모듈을 이용하는 단부-대-단부 플랫폼 구성, 또는 그 사이의 일부 구성, 예를 들어, 순차적으로 사용되는 인접한 동일-유형의 프로세싱 모듈들을 위한 공통 전달 모듈을 배제하지 않는다.
전방-단부 모듈(302)을 이용하여, 공작물의 카세트(미도시)를 적재할 수 있고, 공작물들을 순차적으로 정렬시킬 수 있고, 공작물들 로드 록 내로, 이어서 제어된 환경의 전달 모듈(310a) 내로 삽입할 수 있고, 전달 모듈(310a)은 공작물을 순차적으로 프로세싱 모듈 내로 적재한다. 제1 공통 제조 플랫폼(300)에서, 동작(602)에서, 제어된 환경 내로 수용된 공작물(100)은, 전달 모듈(310a)에 의해서, 제1 공통 제조 플랫폼(300) 상에서 호스팅된 필름-형성 모듈(320a 또는 320b) 내로 적재된다. 필름-형성 모듈(320a, 320b)은, 적절한 경우에, 본원에서 필름-형성 모듈(320)로서 집합적으로 지칭될 수 있다. 유사하게 에칭 모듈(330a, 330b)은, 적절한 경우에, 본원에서 에칭 모듈(330)로서 집합적으로 지칭될 수 있다. 유사하게, 계측 모듈(312a 내지 312d)은, 적절한 경우에, 본원에서 계측 모듈(312)로서 집합적으로 지칭될 수 있다. 유사하게, 세정 모듈(340a, 340b)은, 적절한 경우에, 본원에서 세정 모듈(340)로서 집합적으로 지칭될 수 있다.
도 5b, 도 6 및 도 3을 참조하면, 동작(604)에서, 에칭 모듈(330)에서, 노출된 표면(508)이 공작물(500) 내로 낮아지거나 후퇴되도록, 금속 특징부(510)가 에칭된다. 금속 특징부(510)의 그렇게-낮아진 노출된 표면(508)은, 라이너 층(511)과 함께, 공작물(500) 상에서 함몰 패턴을 형성한다.
이어서, 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 공작물(500)은 동일한 에칭 모듈(330) 내에서 머무를 수 있거나 전달 모듈(310)을 이용하여 에칭 모듈(330b)과 같은 다른 에칭 모듈(330)에 전달될 수 있다. 에칭 모듈(330)이 후속 동작을 위해서, 현재의 또는 이전의 동작에서 사용된 에칭 모듈과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
도 5c, 도 6 및 도 3을 참조하면, 동작(606)에서, 에칭 모듈(330)에서, 라이너 층(511)이 에칭되어, 라이너 층(511)을 공작물(500) 내로 낮아지게 한다. 라이너 층(511)의 상부 연부가 노출된 표면(508) 또는 낮아진 금속 특징부(510)와 동일 평면상에 있도록, 라이너 층(511)이 낮아진다. 그렇게-낮아진 라이너 층(511) 및 금속 특징부(510)는 공작물(500) 상에서 함몰 패턴을 형성한다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(310a 및 310b)을 이용하여 공작물(100)을, 또한 제1 공통 제조 플랫폼(300) 상에서 호스팅된 필름-형성 모듈(520a)과 같은 필름-형성 모듈(520)에 전달할 수 있고, 예를 들어 전달 모듈(310a)은 공작물(100)을 제1 에칭 모듈(330a)로부터 제거하고 공작물(500)을 필름-형성 모듈(320a) 내로 전달한다. 필름-형성 모듈(320)이 에칭 모듈(330)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(608)에서, 도 5d, 도 6 및 도 3을 참조하면, 에칭 정지 층(520)이, 필름-형성 모듈(320) 중 하나 이상을 이용하여, 함몰 패턴 특징부 위에 침착된다. 에칭 정지 층(520)은 금속을 갖는 질화물 필름, 예를 들어 탄탈륨 질화물, 또는 유전체 재료, 예를 들어 규소 질화물을 포함할 수 있다. 에칭 정지 층(520)의 침착은 이전 동작에서와 동일한 필름-형성 모듈 내에서 실시될 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(310a 및 310b)을 이용하여 공작물(500)을, 또한 제1 공통 제조 플랫폼(300) 상에서 호스팅된 필름-형성 모듈(320b)과 같은 동일한 또는 다른 필름-형성 모듈(320)에 전달할 수 있고, 예를 들어 전달 모듈(310a)은 공작물(500)을 필름-형성 모듈(320a)로부터 제거하고 이를 필름-형성 모듈(320b) 내로 전달한다. 예를 들어, 제2 필름-형성 모듈(320b)이, 예를 들어, 제1 필름-형성 모듈(320a)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(310a 및 310b)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(610)에서, 도 5e, 도 6 및 도 3을 참조하면, 유전체 재료의 제2 유전체 층이, 필름-형성 모듈(320) 중 하나 이상을 이용하여, 에칭 정지 층(520) 위에 침착되어, 중간층 유전체 필름(522)을 형성한다. 중간층 유전체 필름(522)은 하부 층(506)과 동일한 재료를 포함할 수 있다. 예를 들어, 중간층 유전체 필름(522)은 규소의 산화물을 포함할 수 있다. 중간층 유전체 필름(522)의 침착은 임의의 이전 동작에서와 동일한 필름-형성 모듈 내에서 실시될 수 있다.
이어서, 동작(616)에서, 도 5f, 도 6 및 도 3을 참조하면, 공작물(500)이 추가적인 프로세싱을 위해서 보조 모듈(350)에 전달된다. 보조 모듈(350)은 제어된 환경 내에서 동작하지 않는다. 보조 모듈(350)은 트랙 모듈(354) 및 리소그래피 모듈(352)을 포함할 수 있다. 공작물(100)은 제1 공통 제조 플랫폼(300)으로부터 보조 모듈(350)에 전달되어, 제1 공통 제조 플랫폼(300)의 제어된 환경을 벗어나고 진공을 파괴한다. 일부 예에서, 공작물(500)은 트랙 모듈(354)에 전달된다. 트랙 모듈(354) 내에서, 포토 레지스트 층(540)이 공작물(500)의 상부 표면, 특히 중간층 유전체 필름(522)의 상부 표면 상으로 스피닝된다. 포토 레지스트 층(540)은 감광성 층이고, 도 5f에 도시된 바와 같이, 포토 레지스트 층(540)이 균일하도록 그리고 공작물(500)의 상부 표면을 덮도록, 공작물(500)의 상부 표면 상으로 스피닝된다.
이어서, 동작(618)에서, 도 5g, 도 6 및 도 3을 참조하면, 공작물(500)이 리소그래피 모듈(352)에 전달된다. 일부 예에서, 도 3에 도시된 보조 모듈(350)과 같이, 리소그래피 모듈(352)은 보조 모듈(350)과 같은 공통 모듈을 트랙 모듈(354)과 공유할 수 있다. 대안적으로, 리소그래피 모듈(352)은 트랙 모듈(354)로부터 완전히 또는 부분적으로 분리된 모듈일 수 있다. 리소그래피 모듈(352)에서, 마스크에 의해서 덮이지 않은 부분이 노출되도록, 마스크(미도시)가 포토 레지스트 층(540)의 일부를 덮는다. 예를 들어, 도 5f에 도시된 바와 같이, 노출된 부분(542)은 마스크에 의해서 노출되어 유지될 수 있다. 리소그래피 모듈(352) 모듈 내에서, 포토 레지스트 층(540)의 노출된 부분(542)에 광이 인가된다. 광은, 광과 접촉된 포토 레지스트 층(540)의 부분, 즉 포토 레지스트 층(540)의 노출된 부분(542)을 약화시킨다. 마스크는 포토 레지스트 층(540)의 나머지를 덮고 노출된 부분(542) 이외의 부분이 리소그래피 모듈(352) 내에서 광에 노출되는 것을 방지한다. 따라서, 리소그래피 모듈(352) 모듈 내에서, 포토 레지스트 층(540)의 노출된 부분(542)만이 광에 노출되어 약화된다.
이어서, 동작(620)에서, 도 5g, 도 6 및 도 3을 참조하면, 공작물(500)이 베이킹 프로세스에서 현상된다. 베이킹 프로세스는 노출된 부분(542)을 공작물(500)로부터 제거한다. 도 5g에 도시된 바와 같이, 베이킹 프로세스는 노출된 부분(542)(베이크에서 제거되었기 때문에 도 5g에는 도시되지 않음)의 제거를 초래하고, 중간층 유전체 필름(522)의 상부 표면의 부분(544)을 노출시킨다.
이어서, 공작물(500)은 다시 제어된 환경에 전달된다. 이러한 제어된 환경은 공통 제조 플랫폼 상에 존재할 수 있다. 이러한 공통 제조 플랫폼은, 제1 공통 제조 플랫폼(300)인, 동작(602 내지 610)을 실시하였던 공통 제조 플랫폼과 동일하거나 상이할 수 있다. 대안적으로, 공작물(500)은, 여기에서 발생되는, 제2 공통 제조 플랫폼(360)에 전달될 수 있다.
도 3에 도시된 바와 같이, 제2 공통 제조 플랫폼(360)은, 공작물(100)을 제2 공통 제조 플랫폼(360)의 제어된 환경 내로 가져가기 위해서 이용될 수 있는 전방 단부 모듈(FEM)(362) 또는 전달 모듈(370a)을 포함하고, 그러한 제어된 환경은 프로세스 흐름(600)의 적어도 일부의 전체를 통해서 유지된다. 제어된 환경은 진공 환경을 포함할 수 있고, 여기에서 프로세스 흐름(600)의 적어도 일부의 동작이 진공, 또는 불활성 대기, 또는 그 조합의 파괴가 없이 실시된다. 전달 모듈(370a)과 같은 단일 전달 모듈이 각각의 프로세싱 모듈 또는 툴 사이에 커플링될 수 있거나, 개별적인 전달 모듈들이 각각의 툴 전달을 위해서 이용될 수 있다. 하나의 모듈 내의 상이한 진공 압력들 또는 진공과 그 이후의 불활성 가스 대기의 모듈과 같은, 제2 공통 제조 플랫폼(360) 상의 상이한 프로세싱 모듈들이 상이한 제어된 환경을 요구하는 경우에, 다수의 전달 모듈이 이용될 수 있고, 여기에서 전달 모듈은 상이한 제어된 환경들 사이의 전환을 구현하는데 도움을 준다. 단일 전달 모듈은 동일-유형의 프로세싱 모듈들이 전달 모듈 주위에 원으로 배치되는 클러스터-유형의 툴에서 유용할 수 있는 반면, 다수의 전달 모듈은 상이한 프로세싱 모듈 유형들을 갖는 단부-대-단부 플랫폼 구성에서 더 적합할 수 있다.
전방-단부 모듈(362)을 이용하여, 공작물의 카세트(미도시)를 적재할 수 있고, 공작물들을 순차적으로 정렬시킬 수 있고, 공작물들을 로드 록 내로, 이어서 제어된 환경의 전달 모듈(370a) 내로 삽입할 수 있고, 전달 모듈(370a)은 공작물을 순차적으로 프로세싱 모듈 내로 적재한다. 제2 공통 제조 플랫폼(360)에서 그리고 동작(622)과 관련하여, 제어된 환경 내로 수용된 공작물(500)이 전달 모듈(370a)에 의해서, 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 제2 공통 제조 플랫폼(360) 상에서 호스팅된 에칭 모듈(390), 예를 들어 제1 에칭 모듈(390b) 내로 적재된다. 제2 공통 제조 플랫폼(360) 상에 위치된 에칭 모듈(390a, 390b)은, 적절한 경우에, 본원에서 에칭 모듈(390)로서 집합적으로 지칭될 수 있다. 유사하게, 침착 모듈(380a, 380b)이, 적절한 경우에, 본원에서 침착 모듈(380)로서 집합적으로 지칭될 수 있다. 에칭 모듈(390)이 전방 단부 모듈(362)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(370a)에서 이루어질 수 있다.
그 후에, 그리고 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(622)에서, 도 5h, 도 6 및 도 3을 참조하면, 중간층 유전체 필름(522)의 노출된 부분(544)이 에칭되어 하나 이상의 비아 특징부(524a)를 형성한다. 비아 특징부(524a)는, 하나 이상의 에칭 모듈(330) 중 하나를 이용하여, 중간층 유전체 필름(522)을 에칭 정지 층(520)까지 에칭하는 것에 의해서 형성된다. 결과적으로, 에칭 정지 층(520)은, 도 5h에 도시된 바와 같이, 하나 이상의 비아 특징부(524a)의 하단부에서 노출된다. 에칭 정지 층(520)의 노출은, 기판(504)을 향해서 공작물(500) 내로 더 깊게 에칭하는 것을 중단시키기 위한, 에칭 모듈(330)을 위한 표시로서의 역할을 할 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(370a)을 이용하여 공작물(500)을, 또한 제2 공통 제조 플랫폼(360) 상에서 호스팅된 에칭 모듈(390b)과 같은 에칭 모듈(390)에 전달할 수 있고, 예를 들어 전달 모듈(370a)은 공작물(500)을 에칭 모듈(390a)로부터 제거하고 공작물(500)을 에칭 모듈(330b) 내로 전달한다. 에칭 모듈(390b)이 에칭 모듈(390a)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(370a)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 도 5i 및 도 3을 참조하면, 예를 들어 제2 에칭 모듈(390b) 내에서, 포토 레지스트 층(540)이 중간층 유전체(522)의 상부 표면으로부터 에칭된다. 결과적으로, 중간층 유전체(522)의 상부 표면이 노출되고, 금속 특징부 재료의 침착을 위해서 준비된다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(624)에서, 도 5j, 도 6 및 도 3을 참조하면, 노출된 에칭 정지 층(520)이 에칭되어 하나 이상의 비아 특징부(524b)를 추가적으로 형성한다. 비아 특징부(524b)는, 하나 이상의 에칭 모듈(390) 중 하나를 이용하여, 노출된 에칭 정지 층(520)을 에칭하는 것에 의해서 형성된다. 결과적으로, 금속 특징부(510)의 적어도 일부가, 도 5j에 도시된 바와 같이, 하나 이상의 비아 특징부(524b)의 하단부에서 노출된다. 금속 특징부(510)의 노출은, 기판(504)을 향해서 공작물(500) 내로 더 깊게 에칭하는 것을 중단시키기 위한, 에칭 모듈(390)을 위한 표시로서의 역할을 할 수 있다.
이어서, 제어된 환경을 벗어나지 않으면서, 예를 들어 진공을 파괴하지 않으면서, 전달 모듈(370a)을 이용하여 공작물(500)을, 또한 제2 공통 제조 플랫폼(360) 상에서 호스팅된 필름-형성 모듈(380a 또는 380b)과 같은 필름-형성 모듈(380)에 전달할 수 있고, 예를 들어 전달 모듈(370a)은 공작물(500)을 에칭 모듈(390)로부터 제거하고 공작물(500)을 필름-형성 모듈(380a 또는 380b) 내로 전달한다. 필름-형성 모듈(380)이 에칭 모듈(390)과 상이한 매개변수로, 예를 들어 상이한 진공 압력으로 동작되는 경우에, 제어된 환경에 대한 조정이 전달 모듈(370a)에서 이루어질 수 있다.
그 후에, 그리고 다시 제어된 환경을 벗어나지 않고, 예를 들어 진공을 파괴하지 않고, 동작(626)에서, 도 5k, 도 6 및 도 3을 참조하면, 필름-형성 모듈(320)을 이용하여, 금속(526)이 비아 특징부(524b) 내로 침착된다. 필름-형성 모듈(320) 내에서, 비아 특징부(524b)는 금속 특징부(510) 위에서 금속(526)으로 충진된다. 일부 예에서, 금속(526)은 루테늄, 텅스텐, 코발트, 구리 및 이들의 조합으로 이루어진 그룹으로부터 선택된다.
선택적으로, 추가적인 패터닝 동작 전에, 공작물(500)에 대해서 하나 이상의 세정 프로세스를 실시할 수 있다. 예를 들어, 세정이, 제1 공통 제조 플랫폼(300) 상에서 호스팅된 동일한 세정 모듈(340a, 340b) 내에서 실시될 수 있다. 전달 모듈(310)을 이용하여 공작물(500)을 필름-형성 모듈(380)로부터, 예를 들어, 제1 공통 제조 플랫폼(300)에, 그리고 이어서 세정 모듈(340)에 전달할 수 있다. 도시된 바와 같이, 전달 모듈(310a, 310b, 370a)은 전달을 위해서 이용될 수 있다. 예를 들어, 전달 모듈(370a)은 공작물을 필름-형성 모듈(380a)로부터 제거할 수 있고, 최종적으로 그러한 공작물을 전달 모듈(310b)에 전달하고, 전달 모듈(310b)은 이어서 공작물을 세정 모듈(340) 내로 전달한다. 다시, 제1 공통 제조 플랫폼(300)은 전달 모듈(310b)의 동일한 측면 또는 대향 측면들 상에서 2개의 동일한 세정 모듈(340)을 포함할 수 있다. 세정이 내부에서 실시될 수 있도록, 제2 공통 제조 플랫폼(360) 및/또는 보조 모듈(350)이 또한 하나 이상의 세정 모듈을 포함할 수 있다는 것을 이해하여야 한다.
이제, 선택적인 계측 동작을 이용하여 도 6의 프로세스 흐름(600)을 구체적으로 설명할 것이다. 동작(602)은, 공작물을 제1 공통 제조 플랫폼(300) 내로 수용하는 단계를 포함하고, 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 금속 특징부의 노출된 표면 및 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성한다. 동작(650)은, 금속 특징부, 금속 특징부 패턴의 레이아웃, 및 금속 특징부가 내부에 형성되는 하부 층의 속성과 같은, 유입 공작물의 속성과 관련된 측정 데이터를 획득하기 위해서 계측을 선택적으로 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(602 내지 626) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 사용될 수 있다.
동작(604)은 금속 특징부를 미리 결정된 깊이까지 에칭하는 단계를 포함한다. 동작(652)은 미리 결정된 깊이까지 에칭된 금속 특징부를 갖는 공작물의 속성, 예를 들어 금속 특징부, 금속 특징부의 깊이 및/또는 금속 특징부의 깊이에 의해서 영향을 받은 금속 특징부가 내부로 형성되는 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적인 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(602 내지 626) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 사용될 수 있거나 프로세싱의 계속 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 선택적으로 도포된 금속 캡을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 금속 특징부의 깊이 또는 균일성이 목표 깊이 또는 균일성을 만족시키지 못할 때, 금속 특징부의 추가적인 에칭, 금속 특징부를 상승시키기 위한 금속 침착, 또는 이들 중 둘 이상의 조합과 같은, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(606)은 하나 이상의 에칭 모듈 중 하나를 이용하여 라이너 층을 에칭하는 단계를 포함한다. 동작(654)은 미리 결정된 깊이까지 에칭된 라이너 층을 갖는 공작물의 속성, 예를 들어 라이너 층, 라이너 층의 깊이, 및/또는 금속 특징부의 연부와의 라이너 층의 평평도의 속성에 관한 측정 데이터를 획득하기 위해서 계측을 선택적으로 실시하는 단계를 포함한다. 측정 데이터는 동작(602 내지 626) 중 어느 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 사용될 수 있거나 프로세싱의 계속 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 선택적으로 도포된 금속 캡을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 라이너 층의 깊이, 균일성 또는 평평도가 목표 깊이, 균일성 또는 평평도를 만족시키지 못할 때, 라이너 층의 추가적인 에칭, 라이너 층을 상승시키기 위한 라이너 층 침착, 또는 이들 중 둘 이상의 조합과 같은, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(608)은, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 에칭 정지 층을 함몰 패턴 위에 침착시키는 단계를 포함한다. 동작(656)은, 에칭 정지 층이 위에 형성된 공작물의 속성, 예를 들어 에칭 정지 층이 위에 형성된 공작물의 속성, 에칭 정지 층에 의해서 영향을 받은 함몰 패턴, 및/또는 에칭 정지 층에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(602 내지 626) 중 임의의 하나의 동작의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수리하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 함몰 패턴 위의 에칭 정지 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 에칭 정지 층의 두께, 폭, 또는 프로파일이 에칭 정지 층의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 재료를 함몰 패턴 상으로 선택적으로 침착시키는 것, 에칭 정지 층을 다시 성형하는 것, 에칭 정지 층의 일부를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(610)은, 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 중간층 유전체 필름을 함몰 패턴 위에 및/또는 내에 형성하기 위해서 제2 유전체 재료를 에칭 정지 층 상에 침착시키는 단계를 포함한다. 동작(658)은, 제2 유전체 재료를 갖는 공작물의 속성, 예를 들어 제2 유전체 재료에 의해서 영향을 받은 에칭 정지 층 및/또는 제2 유전체 재료에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(610)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 중간층 유전체 필름을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 중간층 유전체 필름의 두께, 폭, 또는 프로파일이 중간층 유전체 필름의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 제2 유전체 재료를 에칭 정지 층 상으로 선택적으로 침착시키는 것, 제2 유전체 재료를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
이하에서, 완전 자가-정렬된 비아의 형성과 관련된 프로세싱 단계의 시퀀스 중에, 측정 데이터가 계속 획득될 수 있다. 그러나, 여기에서, 측정 데이터가 제1 공통 제조 플랫폼(300)을 이용하여 계속 획득되는 경우에, 공작물은 플랫폼들(300, 360) 및/또는 보조 모듈(350) 사이에서 전달될 필요가 있을 것이다. 특정 실시형태에서, 제2 공통 제조 플랫폼(360) 및/또는 보조 모듈(350)이 그 자체의 계측 모듈(들), 예를 들어 계측 모듈(372a)을 포함할 수 있고, 유리하게 그 자체의 "능동 차단 시스템"을 포함할 수 있는 것으로 생각된다. 그러한 경우에, 측정 데이터는, 적어도 제2 공통 제조 플랫폼(360)에 대해서 그리고 예를 들어 그 자체의 상응하는 프로세싱 단계들의 시퀀스와 관련하여 제어된 환경에서 계속 획득될 수 있다.
동작(616)은 중간층 유전체 필름 상에 포토 레지스트 층을 침착시키는 단계를 포함한다. 동작(668)은, 포토 레지스트 층이 위에 침착된 공작물의 속성, 예를 들어 포토 레지스트 층에 의해서 영향을 받은 에칭 정지 층 및/또는 포토 레지스트 층에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(616)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 포토 레지스트 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 포토 레지스트 층의 두께, 폭, 균일성, 또는 프로파일이 중간층 유전체 필름의 목표 두께, 폭, 균일성, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 포토 레지스트 층 재료를 공작물 상으로 선택적으로 침착시키는 것, 포토 레지스트 층을 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(618)은, 적어도 포토 레지스트 층을 약화시키기 위해서, 포토 레지스트 층을 광에 노출시키는 단계를 포함한다. 동작(670)은, 포토 레지스트 층이 위에 침착된 공작물의 속성, 예를 들어 광 노출에 의해서 영향을 받은 포토 레지스트 층의 부분의 속성과 관련된 측정 데이터를 획득하기 위해서 계측을 선택적으로 실시하는 단계를 포함한다. 이러한 측정 데이터는 동작(620)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있거나, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 포토 레지스트 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 포토 레지스트 층의 특정 부분 또는 희망하는 취약성이 목표로 하는 포토 레지스트 층의 특정 부분 또는 희망하는 취약성을 만족시키지 못할 때, 예를 들어 부가적인 포토 레지스트 층 재료를 공작물 상으로 선택적으로 침착시키는 것, 포토 레지스트 층을 에칭하는 것, 포토 레지스트 층의 부분을 광에 추가적으로 노출시키는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(620)은 중간층 유전체 필름 상의 포토 레지스트 층의 부분을 베이킹 또는 현상하는 단계를 포함한다. 동작(672)은, 포토 레지스트 층이 위에 침착된 공작물의 속성, 예를 들어 포토 레지스트 층의 속성 및/또는 포토 레지스트 층에 의해서 영향을 받은 중간층 유전체 필름의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(620)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 포토 레지스트 층을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 베이킹/현상 프로세스에서 제거된 포토 레지스트 층의 부분이 목표 제거 부분을 만족시키지 못할 때, 예를 들어 부가적인 포토 레지스트 층 재료를 공작물 상으로 선택적으로 침착시키는 것, 포토 레지스트 층을 에칭하는 것, 포토 레지스트 층의 부분을 광에 추가적으로 노출시키는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(622)은, 하나 이상의 에칭 모듈 중 하나를 이용하여, 하나 이상의 비아 특징부를 중간층 유전체를 통해서 에칭 정지 층까지 에칭하는 단계로서, 에칭 정지 층이 하나 이상의 비아 특징부의 하단부에서 노출되는, 단계 및/또는 포토 레지스트 층을 중간층 유전체 필름으로부터 에칭하는 단계를 포함한다. 동작(664)은, 중간층 유전체 필름을 통한 에칭된 비아 특징부를 갖는 공작물의 속성, 예를 들어 중간층 유전체 필름 재료에 의해서 영향을 받은 에칭 정지 층 및/또는 중간층 유전체 필름 재료에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(622)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 중간층 유전체 필름을 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 중간층 유전체 필름의 두께, 폭, 또는 프로파일이 중간층 유전체 필름의 목표 두께, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 제2 유전체 재료를 에칭 정지 층 상으로 선택적으로 침착시키는 것, 제2 유전체 재료를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(624)은, 금속 캡을 하나 이상의 비아 특징부의 하단부에서 노출하기 위해서, 하나 이상의 에칭 모듈 중 하나를 이용하여, 하나 이상의 비아 특징부의 하단부에서 노출된 에칭 정지 층을 에칭하는 단계를 포함한다. 동작(672)은, 에칭 정지 층을 통한 에칭된 비아 특징부를 갖는 공작물의 속성, 예를 들어 금속 캡의 노출에 의해서 영향을 받은 에칭 정지 층 및/또는 금속 캡의 노출에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 포함하고, 그러한 측정 데이터는 동작(624)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 에칭 정지 층을 통한 비아 특징부를 수정하기 위해서 교정 모듈에 전달될 수 있다. 예를 들어, 에칭 정지 층을 통한 비아 특징부의 두께, 폭, 또는 프로파일이 비아 특징부의 목표 깊이, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 에칭 정지 층을 에칭시키는 것에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
동작(626)은 하나 이상의 필름-형성 모듈 중 하나를 이용하여 금속으로 금속 캡 위의 하나 이상의 비아 특징부를 충진하는 단계를 포함한다. 동작(626)은, 금속 캡 위에서 충진된 비아 특징부를 갖는 공작물의 속성, 예를 들어 금속 캡 위의 하나 이상의 비아 특징부를 충진하는 것에 의해서 영향을 받은 비아 특징부 및/또는 금속 캡 위의 하나 이상의 비아 특징부를 충진하는 것에 의해서 영향을 받은 하부 층의 속성과 관련된 측정 데이터를 획득하기 위해서 선택적으로 계측을 실시하는 단계를 더 포함할 수 있고, 그러한 측정 데이터는 동작(626)의 프로세스 매개변수를 조정 및/또는 제어하기 위해서 이용될 수 있고, 후속 공작물을 위해서 동작(602)에서 유입 공작물 속성에 대한 또는 동작(604 내지 626)에 대한 조정을 하기 위해서 이용될 수 있거나, 계속되는 프로세싱 전에 공작물을 수정하기 위해서 이용될 수 있다. 일 실시형태에서, 하나 이상의 속성이 목표 조건을 만족시키지 못한다는 것을 측정 데이터가 나타낼 때, 공작물은 비아 특징부의 충진을 수정하기 위해서 교정 모듈로 전달될 수 있다. 예를 들어, 충진된 비아 특징부의 두께, 폭, 또는 프로파일이 비아 특징부의 목표 깊이, 폭, 또는 프로파일을 만족시키지 못할 때, 예를 들어 부가적인 금속을 비아 특징부 내로 침착시키는 것, 과다 충진된 비아 특징부를 에칭하는 것, 또는 이들 중 둘 이상의 조합에 의해서, 교정 작업을 하나 이상의 교정 모듈에서 실시할 수 있다.
전술한 바와 같은 프로세스 매개변수는, 예를 들어 그러나 비제한적으로, 가스 유량; 에칭제, 침착 반응물, 퍼지 가스 등의 조성; 챔버 압력; 온도; 전극 간격; 전력; 등과 같은, 프로세싱 모듈 내의 임의의 동작 변수를 포함할 수 있다. 능동 차단 시스템의 지능 시스템은, 검사 시스템으로부터 측정 데이터를 수집하도록 그리고, 예를 들어, 프로세스 내의 공작물을 위해서 후속 프로세싱 모듈 내의 프로세싱 매개변수에 대한 현장에서의 조정을 하는 것에 의해서, 또는 후속 공작물을 위한 하나 이상의 프로세싱 모듈 내의 프로세스 매개변수를 변경하는 것에 의해서, 공통 제조 플랫폼 상에서 실행되는 통합된 프로세싱 단계들의 시퀀스를 제어하도록 구성된다. 따라서, 획득된 측정 데이터를 이용하여 통합된 프로세싱 단계들의 시퀀스 중에 공작물에서 필요한 수리를 식별할 수 있고, 그에 따라 공작물의 폐기를 방지할 수 있고, 및/또는 측정 데이터가 획득된 후에 동일한 공작물에서 실시되는 단계를 위해서 또는 후속 공작물을 위해서 만족되지 않는 목표 조건의 발생을 감소시키도록 후속 공작물을 프로세싱하기 위해서, 통합된 프로세싱 단계들의 시퀀스를 위한 프로세싱 매개변수를 조정할 수 있다.
추가적인 장점 및 변형예가 당업자에 의해서 용이하게 도출될 수 있을 것이다. 따라서, 더 넓은 양태에서의 본 발명은 구체적인 세부 사항, 대표적인 장치 및 방법, 그리고 도시되고 설명된 예시적인 예로 제한되지 않는다. 따라서, 전반적인 본 발명의 개념의 범위를 벗어나지 않으면서, 그러한 세부 사항으로부터 변경이 이루어질 수 있다.

Claims (39)

  1. 반도체 공작물 상에서 자가-정렬된 비아를 제조하기 위한 방법으로서,
    하나 이상의 필름-형성 모듈, 하나 이상의 에칭 모듈, 및 하나 이상의 전달 모듈을 포함하는 복수의 프로세싱 모듈을 호스팅하는 공통 제조 플랫폼 상에서 실행되는, 통합된 프로세싱 단계들의 시퀀스를 이용하는 단계를 포함하고, 상기 통합된 프로세싱 단계들의 시퀀스는,
    상기 공작물을 상기 공통 제조 플랫폼 내로 수용하는 단계로서, 상기 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 상기 금속 특징부의 노출된 표면 및 상기 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성하는, 단계;
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 금속 캡을, 상기 노출된 유전체 재료에 대해서 상대적으로, 상기 금속 특징부의 노출된 표면 상에 선택적으로 침착시키는 단계로서, 상기 금속 캡과 상기 유전체 재료 사이의 선택비는, 적어도 부분적으로, 상기 유전체 재료 상에서보다 큰 상기 금속 특징부 상에서의 금속 캡 침착률을 기초로 하는, 단계;
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 장벽 층을, 상기 노출된 유전체 재료에 대해서 상대적으로, 상기 금속 캡 상에 선택적으로 형성하는 단계로서, 상기 금속 캡과 상기 유전체 재료 사이의 선택비는, 적어도 부분적으로, 상기 유전체 재료 상에서보다 큰 상기 금속 캡 상에서의 장벽 층 침착률을 기초로 하는, 단계;
    함몰 패턴을 제1 유전체 재료 내에 형성하기 위해서, 제1 유전체 재료를, 상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여 상기 유전체 층의 노출된 표면 상에 선택적으로 침착시키는 단계로서, 상기 선택적인 침착은, 적어도 부분적으로, 상기 장벽 층 상에서보다 상기 노출된 표면 상에서 더 큰 제1 유전체 재료의 침착률을 기초로 하고, 상기 함몰 패턴은 제1 유전체 재료의 일부를 포함하는 측벽을 포함하는, 단계;
    상기 하나 이상의 에칭 모듈 중 하나를 이용하여 상기 함몰 패턴의 하단 표면에서 상기 금속 캡을 노출시키도록, 상기 공작물을 처리하는 단계; 및
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 에칭 정지 층을 상기 함몰 패턴 위에 침착시키는 단계를 포함하고,
    상기 통합된 프로세싱 단계들의 시퀀스는 상기 공통 제조 플랫폼 내의 제어된 환경에서 그리고 상기 제어된 환경을 벗어나지 않고 실행되며, 상기 하나 이상의 전달 모듈을 이용하여, 상기 공작물을 상기 제어된 환경에서 유지하면서, 상기 공작물을 상기 복수의 프로세싱 모듈들 사이에서 전달하는, 방법.
  2. 제1항에 있어서,
    상기 장벽 층을 침착시키는 것은 상기 금속 특징부의 패턴 위에서 상기 금속 캡을 둘러싸는, 방법.
  3. 제1항에 있어서,
    상기 금속 캡을 선택적으로 침착시키는 단계는 적어도 10:1의 상기 유전체 층에 대한 상기 금속 특징부의 선택비를 포함하는, 방법.
  4. 제1항에 있어서,
    상기 제어된 환경이 진공, 불활성 가스, 또는 이들의 조합을 포함하는, 방법.
  5. 제1항에 있어서,
    상기 금속 캡은 루테늄을 포함하고, 상기 금속 특징부는 구리를 포함하는, 방법.
  6. 제1항에 있어서,
    상기 장벽 층은 자가-조립 단일층을 포함하는, 방법.
  7. 제1항에 있어서,
    상기 선택적인 침착은, 10 nm 이하의 상기 제1 유전체 재료를 상기 공작물 위에 도포하는 둘 이상의 침착 단계를 포함하는, 방법.
  8. 제1항에 있어서,
    상기 통합된 프로세싱 단계들의 시퀀스는, 상기 유전체 재료의 표면 말단을 변경하기 위해서 상기 금속 캡을 침착시키기 전에 상기 공작물을 전-처리하는 단계를 더 포함하고, 상기 전-처리하는 단계는 상기 공통 제조 플랫폼 상의 하나 이상의 전-처리 모듈에서 이루어지는, 방법.
  9. 제1항에 있어서,
    상기 통합된 프로세싱 단계들의 시퀀스는, 상기 금속 캡 침착 단계 중에, 하나 이상의 에칭 챔버를 이용하여, 임의의 금속을 상기 유전체 재료로부터 제거하는 단계를 더 포함하는, 방법.
  10. 제1항에 있어서,
    상기 통합된 프로세싱 단계들의 시퀀스는, 상기 제1 유전체 재료 침착 단계 중에, 상기 제1 유전체 재료를 상기 장벽 층으로부터 제거하는 단계를 더 포함하는, 방법.
  11. 제1항에 있어서,
    상기 통합된 프로세싱 단계들의 시퀀스는, 상기 제1 유전체 재료 침착 단계 중에, 상기 제1 유전체 재료 및 상기 장벽 층 중 적어도 하나를 상기 금속 캡으로부터 제거하는 단계를 더 포함하는, 방법.
  12. 제11항에 있어서,
    상기 통합된 프로세싱 단계들의 시퀀스는, 상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 대체 장벽 층을, 상기 노출된 유전체 재료에 대해서 상대적으로, 상기 금속 캡 상에 선택적으로 형성하는 단계를 더 포함하고, 상기 금속 캡과 상기 유전체 재료 사이의 선택비는, 적어도 부분적으로, 상기 유전체 재료 상에서보다 큰 상기 금속 캡 상에서의 대체 장벽 층 침착률을 기초로 하는, 방법.
  13. 제1항에 있어서,
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 중간층 유전체 필름을 상기 함몰 패턴 위 및 상기 함몰 패턴 내 중 적어도 하나에 형성하기 위해서 제2 유전체 재료를 상기 에칭 정지 층 상에 침착시키는 단계를 더 포함하는, 방법.
  14. 제1항에 있어서,
    상기 유전체 층은 산화물을 포함하고, 상기 제1 유전체 재료는 상기 유전체 층의 산화물과 상이한 산화물인, 방법.
  15. 제1항에 있어서,
    상기 금속 캡은 루테늄, 코발트, 텅스텐, 또는 몰리브덴을 포함하는, 방법.
  16. 반도체 공작물 상에서 자가-정렬된 비아를 제조하기 위한 방법으로서,
    하나 이상의 필름-형성 모듈, 하나 이상의 에칭 모듈, 및 하나 이상의 전달 모듈을 포함하는 복수의 프로세싱 모듈을 호스팅하는 공통 제조 플랫폼 상에서 실행되는, 통합된 프로세싱 단계들의 시퀀스를 이용하는 단계를 포함하고, 상기 통합된 프로세싱 단계들의 시퀀스는,
    상기 공작물을 상기 공통 제조 플랫폼 내로 수용하는 단계로서, 상기 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 상기 금속 특징부의 노출된 표면 및 상기 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성하는, 단계;
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 금속 캡을, 상기 노출된 유전체 재료에 대해서 상대적으로, 상기 금속 특징부의 노출된 표면 상에 선택적으로 침착시키는 단계;
    제1 유전체 재료의 함몰된 패턴을 상기 유전체 재료에 대해서 상대적으로 상기 금속 특징부 주위에 선택적으로 형성하는 단계로서, 상기 금속 캡은 상기 함몰된 패턴의 하단 표면을 형성하고, 상기 금속 캡은 함몰된 패턴의 상단부로부터 노출되는, 단계; 및
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 에칭 정지 층을 상기 함몰 패턴 위에 침착시키는 단계를 포함하고,
    상기 통합된 프로세싱 단계들의 시퀀스는 상기 공통 제조 플랫폼 내의 제어된 환경에서 그리고 상기 제어된 환경을 벗어나지 않고 실행되며, 상기 하나 이상의 전달 모듈을 이용하여, 상기 공작물을 상기 제어된 환경에서 유지하면서, 상기 공작물을 상기 복수의 프로세싱 모듈들 사이에서 전달하는, 방법.
  17. 반도체 공작물 상에서 자가-정렬된 비아를 제조하기 위한 방법으로서,
    하나 이상의 필름-형성 모듈, 하나 이상의 에칭 모듈, 및 하나 이상의 전달 모듈을 포함하는 복수의 프로세싱 모듈을 호스팅하는 공통 제조 플랫폼 상에서 실행되는, 통합된 프로세싱 단계들의 시퀀스를 이용하는 단계를 포함하고, 상기 통합된 프로세싱 단계들의 시퀀스는,
    상기 공작물을 상기 공통 제조 플랫폼 내로 수용하는 단계로서, 상기 공작물은 유전체 층 내에서 금속 특징부의 패턴을 가지고, 상기 금속 특징부의 노출된 표면 및 상기 유전체 층의 노출된 표면은 상부 평면형 표면을 함께 형성하는, 단계;
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 금속 캡을, 상기 노출된 유전체 재료에 대해서 상대적으로, 상기 금속 특징부의 노출된 표면 상에 선택적으로 침착시키는 단계;
    제1 유전체 재료의 함몰된 패턴을 상기 유전체 재료에 대해서 상대적으로 상기 금속 특징부 주위에 선택적으로 형성하는 단계로서, 상기 금속 캡은 상기 함몰된 패턴의 하단 표면을 형성하고, 상기 금속 캡은 함몰된 패턴의 상단부로부터 노출되는, 단계; 및
    상기 금속 캡 침착 및 함몰 패턴 형성 중 적어도 하나와 관련된 상기 공작물 상의 불일치를 검출하기 위해서 상기 통합된 시퀀스의 하나 이상의 지점에서 상기 공작물을 검사하는 단계를 포함하고,
    상기 통합된 프로세싱 단계들의 시퀀스는 상기 공통 제조 플랫폼 내의 제어된 환경에서 그리고 상기 제어된 환경을 벗어나지 않고 실행되며, 상기 하나 이상의 전달 모듈을 이용하여, 상기 공작물을 상기 제어된 환경에서 유지하면서, 상기 공작물을 상기 복수의 프로세싱 모듈들 사이에서 전달하는, 방법.
  18. 제17항에 있어서,
    상기 함몰 패턴을 선택적으로 형성하는 단계는,
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 자가-조립된 단일층을 상기 금속 캡 상에 침착시키는 단계;
    상기 제1 유전체 재료 내에 함몰부를 형성하기 위해서, 상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여 상기 제1 유전체 재료를 상기 유전체 층의 노출된 표면 상에 선택적으로 침착시키는 단계; 및
    상기 금속 캡을 상기 함몰 패턴의 하단 표면에서 노출시키기 위해서, 상기 하나 이상의 에칭 모듈 중 하나를 이용하여 상기 자가-조립된 단일층을 제거하기 위해 상기 공작물을 에칭하는 단계를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 에칭 정지 층을 상기 함몰 패턴 위에 침착시키는 단계; 및
    상기 하나 이상의 필름-형성 모듈 중 하나를 이용하여, 중간층 유전체를 상기 함몰 패턴 위에 형성하기 위해서 제2 유전체 재료를 상기 에칭 정지 층 상에 침착시키는 단계를 더 포함하는, 방법.
  20. 제18항에 있어서,
    상기 공작물 상의 불일치를 검출하기 위해서 상기 통합된 시퀀스의 하나 이상의 지점에서 상기 공작물을 검사하는 단계는, 상기 금속 캡이 미리-결정된 단일층 커버리지 문턱값 초과로 상기 자가-조립된 단일층에 의해서 덮인 것 및 상기 유전체 층의 노출된 표면 상의 금속 핵이 미리 결정된 금속 핵 문턱값을 초과하는 것 중 적어도 하나를 검증하기 위해서, 상기 금속 캡과 관련된 측정 데이터 및 상기 유전체 층의 노출된 표면의 측정 데이터 중 적어도 하나를 획득하는 단계를 포함하는, 방법.
  21. 제20항에 있어서,
    상기 불일치가 상기 공작물 상에 존재한다는 것을 상기 측정 데이터가 나타낼 때 상기 불일치를 경감하기 위한 치유 작업을 실시하는 단계를 더 포함하고, 상기 치유 작업은, 상기 미리-결정된 단일층 커버리지 문턱값이 초과될 때 상기 자가-조립된 단일층을 제거하는 것, 및 상기 미리 결정된 금속 핵 문턱값이 초과될 때 금속 핵을 상기 유전체 층으로부터 제거하는 것 중 적어도 하나를 포함하는, 방법.
  22. 제18항에 있어서,
    상기 공작물 상의 불일치를 검출하기 위해서 상기 통합된 시퀀스의 하나 이상의 지점에서 상기 공작물을 검사하는 단계는,
    상기 자가-조립된 단일층이 상기 금속 캡으로부터 제거되었는지를 검증하기 위해서 상기 금속 캡의 속성과 관련된 측정 데이터를 획득하는 단계; 또는
    상기 제1 유전체 재료가 상기 유전체 층의 노출된 표면을 완전히 덮는 것, 및 상기 금속 캡의 노출된 표면 상에 제1 유전체 층이 존재하지 않는 것 중 적어도 하나를 검증하기 위해서 상기 제1 유전체 재료의 속성과 관련된 측정 데이터를 획득하는 단계를 포함하는, 방법.
  23. 제22항에 있어서,
    상기 불일치가 상기 공작물 상에 존재한다는 것을 상기 측정 데이터가 나타낼 때 상기 불일치를 경감하기 위한 치유 작업을 실시하는 단계를 더 포함하고, 상기 치유 작업은, 적어도 부분적으로, 상기 금속 캡의 속성에 관련된 측정 데이터를 기초로 자가-조립된 단일 층을 상기 금속 캡으로부터 제거하는 것, 및 적어도 부분적으로, 상기 제1 유전체 재료의 속성과 관련된 측정 데이터를 기초로 상기 제1 유전체 층을 금속 캡의 노출된 표면으로부터 제거하는 것 중 적어도 하나를 포함하는, 방법.
  24. 제17항에 있어서,
    상기 금속 캡은 루테늄, 코발트, 텅스텐, 또는 몰리브덴을 포함하는, 방법.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
KR1020207030022A 2018-03-20 2019-03-19 통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법 Active KR102689803B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201862645685P 2018-03-20 2018-03-20
US62/645,685 2018-03-20
US201962787608P 2019-01-02 2019-01-02
US201962787607P 2019-01-02 2019-01-02
US62/787,607 2019-01-02
US62/787,608 2019-01-02
US201962788195P 2019-01-04 2019-01-04
US62/788,195 2019-01-04
PCT/US2019/022882 WO2019183035A1 (en) 2018-03-20 2019-03-19 Platform and method of operating for integrated end-to-end fully self-aligned interconnect process

Publications (2)

Publication Number Publication Date
KR20200123854A KR20200123854A (ko) 2020-10-30
KR102689803B1 true KR102689803B1 (ko) 2024-07-29

Family

ID=67983243

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020207029606A Active KR102711644B1 (ko) 2018-03-20 2019-03-15 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법
KR1020207030022A Active KR102689803B1 (ko) 2018-03-20 2019-03-19 통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법
KR1020200032748A Active KR102689802B1 (ko) 2018-03-20 2020-03-17 통합형 종단간 무 cmp 상호연결 공정을 위한 플랫폼 및 동작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207029606A Active KR102711644B1 (ko) 2018-03-20 2019-03-15 통합형 반도체 공정 모듈을 포함하는 자기 인식 및 보정 이종 플랫폼, 및 이를 사용하기 위한 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200032748A Active KR102689802B1 (ko) 2018-03-20 2020-03-17 통합형 종단간 무 cmp 상호연결 공정을 위한 플랫폼 및 동작 방법

Country Status (7)

Country Link
US (9) US10861744B2 (ko)
JP (1) JP7348440B2 (ko)
KR (3) KR102711644B1 (ko)
CN (1) CN112074940A (ko)
SG (1) SG11202009105YA (ko)
TW (6) TWI813647B (ko)
WO (2) WO2019182913A1 (ko)

Families Citing this family (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016123865A1 (de) * 2016-12-08 2018-06-14 Schott Ag Verfahren zum Weiterverarbeiten eines Glasrohr-Halbzeugs einschließlich einer thermischen Umformung
DE102016124833A1 (de) 2016-12-19 2018-06-21 Schott Ag Verfahren zum Herstellen eines Hohlglasprodukts aus einem Glasrohr-Halbzeug mit Markierungen, sowie Verwendungen hiervon
US11923220B2 (en) * 2018-01-26 2024-03-05 Tokyo Electron Limited Substrate processing apparatus
JP7348440B2 (ja) * 2018-03-20 2023-09-21 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
US10896833B2 (en) * 2018-05-09 2021-01-19 Applied Materials, Inc. Methods and apparatus for detecting an endpoint of a seasoning process
US11031287B2 (en) * 2018-06-27 2021-06-08 Tokyo Electron Limited Fully self-aligned via with selective bilayer dielectric regrowth
KR102635828B1 (ko) 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11681929B2 (en) * 2018-10-02 2023-06-20 Honeywell International Inc. Methods and systems for predicting a remaining useful life of a component using an accelerated failure time model
US11335596B2 (en) 2018-10-30 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition for integrated circuit interconnect structures
US11437250B2 (en) * 2018-11-15 2022-09-06 Tokyo Electron Limited Processing system and platform for wet atomic layer etching using self-limiting and solubility-limited reactions
US11366457B1 (en) * 2018-11-16 2022-06-21 On-Time.Ai, Inc. Controling operation of machine tools using artificial intelligence
US12265381B1 (en) 2018-11-16 2025-04-01 Ai Technologies Controlling operation of machine tools using combinatorial optimization problem solvers
JP7304692B2 (ja) * 2018-12-13 2023-07-07 東京エレクトロン株式会社 基板処理方法および基板処理装置
CN113227453B (zh) * 2018-12-28 2024-04-16 东京毅力科创株式会社 基板液处理装置和基板液处理方法
US10886155B2 (en) * 2019-01-16 2021-01-05 Applied Materials, Inc. Optical stack deposition and on-board metrology
US11209795B2 (en) 2019-02-28 2021-12-28 Nanotronics Imaging, Inc. Assembly error correction for assembly lines
US20220143771A1 (en) * 2019-03-01 2022-05-12 Leif Andreas Andersen Automatic system for cutting tool inspection and replacement
WO2020194589A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 車両制御用演算装置、車両制御装置、及び、車両制御用演算方法
WO2020196506A1 (ja) * 2019-03-28 2020-10-01 東京エレクトロン株式会社 基板処理装置および基板処理方法
GB2584881B (en) * 2019-06-19 2022-01-05 Edwards Vacuum Llc Multiple vacuum chamber exhaust system and method of evacuating multiple chambers
US11156991B2 (en) 2019-06-24 2021-10-26 Nanotronics Imaging, Inc. Predictive process control for a manufacturing process
JP6956147B2 (ja) 2019-07-23 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7409800B2 (ja) * 2019-08-09 2024-01-09 川崎重工業株式会社 ロボット制御装置、ロボット、及びロボット制御方法
US11063965B1 (en) 2019-12-19 2021-07-13 Nanotronics Imaging, Inc. Dynamic monitoring and securing of factory processes, equipment and automated systems
US12197133B2 (en) * 2019-10-08 2025-01-14 International Business Machines Corporation Tool control using multistage LSTM for predicting on-wafer measurements
US11100221B2 (en) 2019-10-08 2021-08-24 Nanotronics Imaging, Inc. Dynamic monitoring and securing of factory processes, equipment and automated systems
US20220396880A1 (en) * 2019-10-31 2022-12-15 Indian Institute Of Science Microwave-assisted apparatus, system and method for deposition of films on substrates
US12153408B2 (en) 2019-11-06 2024-11-26 Nanotronics Imaging, Inc. Systems, methods, and media for manufacturing processes
US12165353B2 (en) 2019-11-06 2024-12-10 Nanotronics Imaging, Inc. Systems, methods, and media for manufacturing processes
JP7320885B2 (ja) 2019-11-06 2023-08-04 ナノトロニクス イメージング インコーポレイテッド 製造プロセスのためのシステム、方法、および媒体
KR102788477B1 (ko) * 2019-11-20 2025-04-01 삼성전자주식회사 기판 처리 장치
WO2021102223A1 (en) 2019-11-20 2021-05-27 Nanotronics Imaging, Inc. Securing industrial production from sophisticated attacks
CN114830312A (zh) * 2019-12-17 2022-07-29 应用材料公司 腔室部件的表面成形和纹理化
TWI740313B (zh) * 2019-12-18 2021-09-21 新加坡商鴻運科股份有限公司 虛擬量測方法、裝置及電腦可讀存儲介質
KR102720570B1 (ko) * 2019-12-24 2024-10-21 에스케이하이닉스 주식회사 반도체 테스트 시스템 및 방법
US20210202244A1 (en) * 2019-12-30 2021-07-01 Tokyo Electron Limited High-throughput multi-stage manufacturing platform and method for processing a plurality of substrates
US11889740B2 (en) 2020-01-22 2024-01-30 Applied Materials, Inc. In-line monitoring of OLED layer thickness and dopant concentration
KR102778467B1 (ko) 2020-01-22 2025-03-06 어플라이드 머티어리얼스, 인코포레이티드 Oled 층 두께 및 도펀트 농도의 인-라인 모니터링
US11515203B2 (en) * 2020-02-05 2022-11-29 Tokyo Electron Limited Selective deposition of conductive cap for fully-aligned-via (FAV)
US11415971B2 (en) * 2020-02-10 2022-08-16 Globalwafers Co., Ltd. Systems and methods for enhanced wafer manufacturing
US11086988B1 (en) 2020-02-28 2021-08-10 Nanotronics Imaging, Inc. Method, systems and apparatus for intelligently emulating factory control systems and simulating response data
JP7378318B2 (ja) * 2020-02-28 2023-11-13 東京エレクトロン株式会社 部品交換方法
JP7458097B2 (ja) * 2020-02-28 2024-03-29 ナノトロニクス イメージング インコーポレイテッド 工場制御システムをインテリジェントにエミュレートし、応答データをシミュレートするための方法、システム及び装置
JP7471106B2 (ja) * 2020-02-28 2024-04-19 東京エレクトロン株式会社 部品運搬装置
TWI854583B (zh) * 2020-03-09 2024-09-01 美商奈米創尼克影像公司 用於製造流程之系統及方法
US11939665B2 (en) * 2020-03-10 2024-03-26 Tokyo Electron Limted Film thickness measuring apparatus and film thickness measuring method, and film forming system and film forming method
CN114788419A (zh) * 2020-03-11 2022-07-22 株式会社国际电气 基板处理装置、半导体器件的制造方法以及程序
US11221300B2 (en) 2020-03-20 2022-01-11 KLA Corp. Determining metrology-like information for a specimen using an inspection tool
JP7298016B2 (ja) 2020-03-30 2023-06-26 株式会社日立ハイテク 診断システム
CN115298794A (zh) * 2020-03-31 2022-11-04 株式会社日立高新技术 带电粒子束装置
CN113534855B (zh) * 2020-04-14 2023-07-21 长鑫存储技术有限公司 一种机台气路流量调整系统及方法
JP7230877B2 (ja) * 2020-04-20 2023-03-01 株式会社Sumco エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
US11450506B2 (en) * 2020-04-24 2022-09-20 Tel Manufacturing And Engineering Of America, Inc. Pattern enhancement using a gas cluster ion beam
TWI724888B (zh) * 2020-05-05 2021-04-11 崑山科技大學 磁浮系統之深度學習比例微分控制方法
TWI718945B (zh) * 2020-05-12 2021-02-11 國立彰化師範大學 主動式恆定施力感測控制系統
CN111614587B (zh) * 2020-05-25 2021-04-06 齐鲁工业大学 一种基于自适应集成深度学习模型的sc-fde系统信号检测方法
WO2021245741A1 (ja) * 2020-06-01 2021-12-09 信越半導体株式会社 ウェーハ外周歪みの評価方法
EP4165682A4 (en) * 2020-06-12 2024-06-12 The Government of the United States of America, as represented by the Secretary of the Navy SURFACE PROFILE MAPPING TO EVALUATE THE PERFORMANCE AND YIELD OF A III-N DEVICE
WO2021255784A1 (ja) * 2020-06-15 2021-12-23 株式会社日立ハイテク 装置診断装置、装置診断方法、プラズマ処理装置および半導体装置製造システム
EP4168941A4 (en) * 2020-06-18 2024-10-02 Nanotronics Imaging, Inc. SYSTEMS, METHODS AND MEDIA FOR MANUFACTURING PROCESSES
US12283503B2 (en) 2020-07-22 2025-04-22 Applied Materials, Inc. Substrate measurement subsystem
USD977504S1 (en) 2020-07-22 2023-02-07 Applied Materials, Inc. Portion of a display panel with a graphical user interface
US11688616B2 (en) * 2020-07-22 2023-06-27 Applied Materials, Inc. Integrated substrate measurement system to improve manufacturing process performance
US12287624B2 (en) 2020-07-27 2025-04-29 Applied Materials, Inc. Time constraint management at a manufacturing system
TW202229581A (zh) * 2020-08-28 2022-08-01 日商東京威力科創股份有限公司 成膜裝置、及具有含矽的膜之部件的製造方法
JP7203070B2 (ja) * 2020-09-23 2023-01-12 株式会社Kokusai Electric 基板処理装置、基板処理方法及び半導体装置の製造方法
JP7227950B2 (ja) * 2020-09-23 2023-02-22 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
US12237158B2 (en) 2020-11-24 2025-02-25 Applied Materials, Inc. Etch feedback for control of upstream process
US12019032B2 (en) * 2020-12-07 2024-06-25 Nanya Technology Corporation Electronic system and method of specimen qualification
US12249577B2 (en) 2020-12-17 2025-03-11 Intel Corporation Cap structure for interconnect dielectrics and methods of fabrication
US11996307B2 (en) * 2020-12-23 2024-05-28 Applied Materials, Inc. Semiconductor processing tool platform configuration with reduced footprint
CN112579512B (zh) * 2020-12-24 2023-04-18 中国航空工业集团公司西安航空计算技术研究所 一种机载嵌入式智能微处理系统
CN112813422B (zh) * 2020-12-30 2022-02-15 无锡邑文电子科技有限公司 一种基于腔体互联的沉积方法和沉积设备
US11709477B2 (en) 2021-01-06 2023-07-25 Applied Materials, Inc. Autonomous substrate processing system
CN112750738B (zh) * 2021-01-18 2024-02-23 中国电子科技集团公司第四十八研究所 一种离子束刻蚀设备及其刻蚀方法
CN112420543B (zh) * 2021-01-22 2021-04-16 山东元旭光电股份有限公司 一种晶圆自动检测线
US20220236051A1 (en) * 2021-01-25 2022-07-28 Changxin Memory Technologies, Inc. Method for detecting etching defects of etching equipment
US12205791B2 (en) * 2021-01-26 2025-01-21 Applied Materials, Inc. Rating substrate support assemblies based on impedance circuit electron flow using machine learning
US20220238323A1 (en) * 2021-01-28 2022-07-28 Tokyo Electron Limited Method for selective deposition of dielectric on dielectric
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method
US20220245307A1 (en) * 2021-02-03 2022-08-04 Applied Materials, Inc. Hybrid physics/machine learning modeling of processes
US12138742B2 (en) * 2021-02-16 2024-11-12 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11935771B2 (en) * 2021-02-17 2024-03-19 Applied Materials, Inc. Modular mainframe layout for supporting multiple semiconductor process modules or chambers
US11462382B2 (en) * 2021-02-25 2022-10-04 Nanya Technology Corporation Ion implant apparatus and method of controlling the ion implant apparatus
TW202242958A (zh) * 2021-03-02 2022-11-01 日商東京威力科創股份有限公司 資料收集系統、資料收集裝置、資料收集方法及資料收集程式
JP7602713B2 (ja) * 2021-03-02 2024-12-19 株式会社東京精密 パーティクル計測装置、三次元形状測定装置、プローバ装置、パーティクル計測システム及びパーティクル計測方法
DE102022202268A1 (de) * 2021-03-12 2022-09-15 Sintokogio, Ltd. Management-Vorrichtung, Management-Verfahren, Management-Programm und Aufzeichnungsmedium
TWI787757B (zh) * 2021-03-15 2022-12-21 高聖精密機電股份有限公司 智能加工系統及其加工方法
US12202015B2 (en) * 2021-03-19 2025-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Airborne contaminant management method and system
TWI757124B (zh) * 2021-03-19 2022-03-01 台灣積體電路製造股份有限公司 設備校準方法、設備維護方法及半導體處理方法
JP7366952B2 (ja) * 2021-03-23 2023-10-23 芝浦メカトロニクス株式会社 プラズマ処理装置の検査方法
TWI782539B (zh) * 2021-05-21 2022-11-01 聯策科技股份有限公司 智慧化加工之方法與系統
TWI788855B (zh) * 2021-05-25 2023-01-01 旺宏電子股份有限公司 偵測系統
KR102545754B1 (ko) * 2021-05-27 2023-06-20 세메스 주식회사 기판 처리 장치 및 기판 상태 검출 방법
TWI819318B (zh) * 2021-06-17 2023-10-21 台達電子工業股份有限公司 機台監控裝置以及方法
WO2022265874A1 (en) * 2021-06-17 2022-12-22 Tokyo Electron Limited Dry resist system and method of using
CN113253037B (zh) * 2021-06-22 2021-10-08 北京赛博联物科技有限公司 基于电流波纹的边云协同设备状态监测方法及系统、介质
CN115599620A (zh) * 2021-06-28 2023-01-13 深圳富桂精密工业有限公司（Cn） 监控告警方法及终端设备
EP4242904A3 (en) * 2021-07-02 2023-11-01 Comet AG Method for machine learning a detection of at least one irregularity in a plasma system
CN113538392B (zh) * 2021-07-26 2022-11-11 长江存储科技有限责任公司 晶圆的检测方法、设备及存储介质
US20230032146A1 (en) * 2021-07-27 2023-02-02 Applied Materials, Inc. Simultaneous in process metrology for cluster tool architecture
US11966682B2 (en) 2021-07-30 2024-04-23 International Business Machines Corporation Fast independent checker for extreme ultraviolet (EUV) routing
US11983476B2 (en) * 2021-07-30 2024-05-14 International Business Machines Corporation Technology-independent line end routing
US20230042277A1 (en) * 2021-08-06 2023-02-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor processing tool and method for passivation layer formation and removal
IL310738A (en) * 2021-08-26 2024-04-01 Asml Netherlands Bv Method for determing a measurement recipe and associated apparatuses
US11892382B2 (en) * 2021-08-27 2024-02-06 Taiwan Semiconductor Manufacturing Company Ltd. Method for detecting environmental parameter in semiconductor fabrication facility
CN113705487B (zh) * 2021-08-31 2023-08-08 西南交通大学 精密工件识别及工艺参数关联系统以及识别方法
US20230089982A1 (en) * 2021-09-10 2023-03-23 Applied Materials, Inc. Methods and mechanisms for coupling sensors to transfer chamber robot
US12080530B2 (en) * 2021-09-13 2024-09-03 Advanced Energy Industries, Inc Model reference adaptive control with signum projection tensor operations
JP7609744B2 (ja) * 2021-09-14 2025-01-07 東京エレクトロン株式会社 基板搬送位置のずれ量検知方法及び基板処理装置
US12341100B2 (en) 2021-10-11 2025-06-24 International Business Machines Corporation Copper interconnects with self-aligned hourglass-shaped metal cap
US20230128610A1 (en) * 2021-10-25 2023-04-27 Kla Corporation Continuous Machine Learning Model Training for Semiconductor Manufacturing
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper
TWI865848B (zh) * 2021-12-17 2024-12-11 御杰科技有限公司 遠端缺陷排除系統及遠端缺陷排除方法
US12235624B2 (en) 2021-12-21 2025-02-25 Applied Materials, Inc. Methods and mechanisms for adjusting process chamber parameters during substrate manufacturing
JP7200346B1 (ja) 2021-12-22 2023-01-06 Ｓｐｐテクノロジーズ株式会社 プログラム、情報処理方法、情報処理装置及びモデルの生成方法
US12216455B2 (en) * 2022-01-25 2025-02-04 Applied Materials, Inc. Chamber component condition estimation using substrate measurements
US12339645B2 (en) 2022-01-25 2025-06-24 Applied Materials, Inc. Estimation of chamber component conditions using substrate measurements
US12148647B2 (en) 2022-01-25 2024-11-19 Applied Materials, Inc. Integrated substrate measurement system
KR20230119518A (ko) * 2022-02-07 2023-08-16 삼성전자주식회사 충전 기능을 포함하는 기판 이송 시스템
US12116686B2 (en) 2022-02-11 2024-10-15 Applied Materials, Inc. Parameter adjustment model for semiconductor processing chambers
CN117121157A (zh) * 2022-03-23 2023-11-24 株式会社日立高新技术 诊断装置、半导体制造装置系统、半导体装置制造系统以及诊断方法
US12332192B2 (en) * 2022-04-20 2025-06-17 Arion Diagnostics, Inc. Alpha diffractometer
TWI819578B (zh) * 2022-04-20 2023-10-21 國立中央大學 多目標參數最佳化系統、方法及電腦程式產品
WO2023205358A1 (en) 2022-04-20 2023-10-26 Arion Diagnostics, Inc. Diffractive analyzer of patient tissue
US12314043B2 (en) 2022-04-24 2025-05-27 Applied Materials, Inc. Bayesian decomposition for mismatched performances in semiconductor equipment
US12105504B2 (en) 2022-04-27 2024-10-01 Applied Materials, Inc. Run-to-run control at a manufacturing system using machine learning
US20230378006A1 (en) * 2022-05-23 2023-11-23 Applied Materials, Inc. In-situ integrated wafer parameter detection system
CN114817077B (zh) * 2022-06-27 2022-09-06 云账户技术(天津)有限公司 测试质量及规范的判断方法、系统和网络设备
US20240027998A1 (en) * 2022-07-22 2024-01-25 Sap Se Resume of failed automates in end-to-end process
KR20240047842A (ko) * 2022-10-05 2024-04-12 서울대학교산학협력단 기계학습이 적용된 자동화된 박막 증착 시스템 및 박막 증착 방법
WO2024091865A1 (en) * 2022-10-24 2024-05-02 Ohio State Innovation Foundation Method for backward failure propagation in conceptual system design
US20240176334A1 (en) * 2022-11-28 2024-05-30 Applied Materials, Inc. Adjusting chamber performance by equipment constant updates
TWI845048B (zh) * 2022-12-05 2024-06-11 米雷迪恩飛秒光源股份有限公司 一種飛秒雷射加工系統及其方法
US20240213093A1 (en) * 2022-12-22 2024-06-27 Tokyo Electron Limited Catalyst-enhanced chemical vapor deposition
TW202503449A (zh) * 2023-01-16 2025-01-16 日商東京威力科創股份有限公司 資訊處理方法、電腦程式及資訊處理裝置
US20240411225A1 (en) * 2023-06-09 2024-12-12 Canon Kabushiki Kaisha System including heating means and actinic radiation source and a method of using the same
TWI876497B (zh) * 2023-08-29 2025-03-11 三和技研股份有限公司 製造環境資料管理裝置、方法與智能自動化設備系統
TWI880513B (zh) * 2023-12-11 2025-04-11 力晶積成電子製造股份有限公司 設備保養的決策系統
CN117874579B (zh) * 2024-01-16 2024-07-23 深圳市联锦光电有限公司 Led显示屏播放远程动态监控系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170110397A1 (en) 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3965343B2 (ja) 1994-08-19 2007-08-29 東京エレクトロン株式会社 処理装置
TW295677B (ko) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
US6203582B1 (en) * 1996-07-15 2001-03-20 Semitool, Inc. Modular semiconductor workpiece processing tool
US5963315A (en) * 1997-08-18 1999-10-05 Motorola, Inc. Method and apparatus for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection
JPH11307604A (ja) * 1998-04-17 1999-11-05 Toshiba Corp プロセスモニタ方法及びプロセス装置
US6830942B1 (en) * 1999-04-06 2004-12-14 Lucent Technologies Inc. Method for processing silicon workpieces using hybrid optical thermometer system
JP2000299367A (ja) * 1999-04-15 2000-10-24 Tokyo Electron Ltd 処理装置及び被処理体の搬送方法
JP4467761B2 (ja) * 2000-11-07 2010-05-26 株式会社アルバック 基板の処理装置及び基板の処理方法
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
TWI275436B (en) * 2002-01-31 2007-03-11 Ebara Corp Electrochemical machining device, and substrate processing apparatus and method
US7101260B2 (en) * 2002-07-29 2006-09-05 Nanoclean Technologies, Inc. Methods for resist stripping and other processes for cleaning surfaces substantially free of contaminants
US20040126482A1 (en) * 2002-12-31 2004-07-01 Chih-I Wu Method and structure for selective surface passivation
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US7482178B2 (en) * 2003-08-06 2009-01-27 Applied Materials, Inc. Chamber stability monitoring using an integrated metrology tool
US8639489B2 (en) * 2003-11-10 2014-01-28 Brooks Automation, Inc. Methods and systems for controlling a semiconductor fabrication process
US7127358B2 (en) * 2004-03-30 2006-10-24 Tokyo Electron Limited Method and system for run-to-run control
US7176039B1 (en) * 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
US9099506B2 (en) * 2005-03-30 2015-08-04 Brooks Automation, Inc. Transfer chamber between workstations
KR20090035578A (ko) * 2006-07-03 2009-04-09 어플라이드 머티어리얼스, 인코포레이티드 향상된 전단부 처리를 위한 클러스터 기기
US20090023230A1 (en) * 2007-07-20 2009-01-22 Applied Materials, Inc. Methods and apparatus for depositing an anti-reflection coating
JP2009064726A (ja) 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板検査装置及び基板検査方法並びに記憶媒体
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US20090112520A1 (en) * 2007-10-30 2009-04-30 Applied Materials, Inc. Self-aware semiconductor equipment
JP4784599B2 (ja) * 2007-12-28 2011-10-05 東京エレクトロン株式会社 真空処理装置及び真空処理方法並びに記憶媒体
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices
WO2009099776A1 (en) * 2008-01-31 2009-08-13 Applied Materials, Inc. Closed loop mocvd deposition control
US8190543B2 (en) 2008-03-08 2012-05-29 Tokyo Electron Limited Autonomous biologically based learning tool
US8232212B2 (en) * 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
KR20100074380A (ko) * 2008-12-24 2010-07-02 주식회사 테스 태양전지의 박막 형성 장치
US8440048B2 (en) * 2009-01-28 2013-05-14 Asm America, Inc. Load lock having secondary isolation chamber
US7919335B2 (en) * 2009-04-20 2011-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of shallow trench isolation using chemical vapor etch
TW201123340A (en) * 2009-11-12 2011-07-01 Hitachi High Tech Corp Vacuum processing system and vacuum processing method of semiconductor processing substrate
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8954184B2 (en) * 2011-01-19 2015-02-10 Tokyo Electron Limited Tool performance by linking spectroscopic information with tool operational parameters and material measurement information
JP5652654B2 (ja) * 2011-02-07 2015-01-14 株式会社村田製作所 成膜システム及び成膜方法
JP6079200B2 (ja) * 2012-05-16 2017-02-15 東京エレクトロン株式会社 クーリング機構及び処理システム
US20140196749A1 (en) * 2013-01-15 2014-07-17 Applied Materials, Inc. Cryogenic liquid cleaning apparatus and methods
JP6105436B2 (ja) * 2013-08-09 2017-03-29 東京エレクトロン株式会社 基板処理システム
WO2015038309A1 (en) * 2013-09-16 2015-03-19 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US9059257B2 (en) * 2013-09-30 2015-06-16 International Business Machines Corporation Self-aligned vias formed using sacrificial metal caps
US20150118012A1 (en) * 2013-10-31 2015-04-30 Lam Research Corporation Wafer entry port with gas concentration attenuators
KR101985922B1 (ko) * 2014-02-04 2019-06-04 어플라이드 머티어리얼스, 인코포레이티드 캐리어에 의해 지지되는 기판 상에 하나 또는 그 초과의 층들을 증착하기 위한 시스템 및 그러한 시스템을 사용하는 방법
US9601431B2 (en) * 2014-02-05 2017-03-21 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
US9419107B2 (en) 2014-06-19 2016-08-16 Applied Materials, Inc. Method for fabricating vertically stacked nanowires for semiconductor applications
JP5993496B2 (ja) * 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
US9624578B2 (en) * 2014-09-30 2017-04-18 Lam Research Corporation Method for RF compensation in plasma assisted atomic layer deposition
TWI677046B (zh) * 2015-04-23 2019-11-11 美商應用材料股份有限公司 半導體處理系統中的外部基板材旋轉
US9673091B2 (en) 2015-06-25 2017-06-06 Globalfoundries Inc. Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion
US10510566B2 (en) * 2015-07-14 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool techniques with improved efficiency
US10428421B2 (en) * 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
WO2017105447A1 (en) 2015-12-16 2017-06-22 Intel Corporation Methods and apparatuses to provide ordered porosity
US10365639B2 (en) * 2016-01-06 2019-07-30 Kla-Tencor Corporation Feature selection and automated process window monitoring through outlier detection
US10192762B2 (en) * 2016-01-26 2019-01-29 Applied Materials, Inc. Systems and methods for detecting the existence of one or more environmental conditions within a substrate processing system
US20170256449A1 (en) * 2016-03-07 2017-09-07 Globalfoundries Inc. Methods of forming conductive structures with different material compositions in a metallization layer
US10020204B2 (en) 2016-03-10 2018-07-10 Applied Materials, Inc. Bottom processing
KR102312824B1 (ko) * 2016-03-17 2021-10-13 어플라이드 머티어리얼스, 인코포레이티드 고 종횡비 구조들에서의 갭충전을 위한 방법들
KR102463922B1 (ko) * 2016-03-21 2022-11-08 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US10354912B2 (en) 2016-03-21 2019-07-16 Qualcomm Incorporated Forming self-aligned vertical interconnect accesses (VIAs) in interconnect structures for integrated circuits (ICs)
US9748169B1 (en) * 2016-04-04 2017-08-29 International Business Machines Corporation Treating copper interconnects
US9847252B2 (en) * 2016-04-12 2017-12-19 Applied Materials, Inc. Methods for forming 2-dimensional self-aligned vias
US10358715B2 (en) 2016-06-03 2019-07-23 Applied Materials, Inc. Integrated cluster tool for selective area deposition
US9773643B1 (en) * 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10269545B2 (en) * 2016-08-03 2019-04-23 Lam Research Corporation Methods for monitoring plasma processing systems for advanced process and tool control
US10438825B2 (en) * 2016-08-29 2019-10-08 Kla-Tencor Corporation Spectral reflectometry for in-situ process monitoring and control
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
KR102331718B1 (ko) * 2017-06-08 2021-11-26 삼성전자주식회사 반도체 장치 제조 방법
WO2019050735A1 (en) * 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
US10446659B2 (en) * 2017-10-13 2019-10-15 Globalfoundries Inc. Negative capacitance integration through a gate contact
JP7348440B2 (ja) * 2018-03-20 2023-09-21 東京エレクトロン株式会社 統合的な半導体処理モジュールを組み込んだ自己認識及び補正異種プラットフォーム及びその使用方法
US11031287B2 (en) * 2018-06-27 2021-06-08 Tokyo Electron Limited Fully self-aligned via with selective bilayer dielectric regrowth
US11769692B2 (en) * 2018-10-31 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High breakdown voltage inter-metal dielectric layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170110397A1 (en) 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer

Also Published As

Publication number Publication date
TWI815870B (zh) 2023-09-21
KR20200123854A (ko) 2020-10-30
US20190295890A1 (en) 2019-09-26
TW201941328A (zh) 2019-10-16
TWI794451B (zh) 2023-03-01
TW202004993A (zh) 2020-01-16
CN112074940A (zh) 2020-12-11
US10861744B2 (en) 2020-12-08
US10916472B2 (en) 2021-02-09
KR102689802B1 (ko) 2024-07-30
JP7348440B2 (ja) 2023-09-21
TW201946188A (zh) 2019-12-01
TW201946179A (zh) 2019-12-01
US10923394B2 (en) 2021-02-16
WO2019183035A1 (en) 2019-09-26
US20210118730A1 (en) 2021-04-22
US20200083080A1 (en) 2020-03-12
US10886173B2 (en) 2021-01-05
US11456212B2 (en) 2022-09-27
WO2019182913A1 (en) 2019-09-26
TW202021005A (zh) 2020-06-01
US20190295887A1 (en) 2019-09-26
US20190295891A1 (en) 2019-09-26
JP2021518674A (ja) 2021-08-02
KR20200123480A (ko) 2020-10-29
US20200083074A1 (en) 2020-03-12
SG11202009105YA (en) 2020-10-29
US11594451B2 (en) 2023-02-28
TW201946180A (zh) 2019-12-01
KR20200111637A (ko) 2020-09-29
US20210125863A1 (en) 2021-04-29
KR102711644B1 (ko) 2024-09-27
US11101173B2 (en) 2021-08-24
TWI838361B (zh) 2024-04-11
US20200081423A1 (en) 2020-03-12
TWI813647B (zh) 2023-09-01
US20200083070A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
KR102689803B1 (ko) 통합된 단부-대-단부 완전 자가-정렬된 인터커넥트 프로세스를 위한 플랫폼 및 동작 방법
CN112189255B (zh) 自对准多重图案化的方法和半导体加工方法
KR102580108B1 (ko) 통합된 단부-대-단부 영역-선택적 침착 프로세스를 위한 플랫폼 및 동작 방법
KR102711640B1 (ko) 통합된 단부-대-단부 게이트 콘택 프로세스를 위한 플랫폼 및 동작 방법
TWI871052B (zh) 使用快閃修整序列控制芯部臨界尺寸變異的方法
US20230307217A1 (en) Operation method of etching apparatus and method of manufacturing semiconductor device using the same

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20201019

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220316

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240704

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240725

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240725

End annual number: 3

Start annual number: 1

PG1601 Publication of registration