[go: up one dir, main page]

KR102682510B1 - 확장 모듈, cpu 모듈, 시스템, 및 통신 방법 - Google Patents

확장 모듈, cpu 모듈, 시스템, 및 통신 방법 Download PDF

Info

Publication number
KR102682510B1
KR102682510B1 KR1020210082714A KR20210082714A KR102682510B1 KR 102682510 B1 KR102682510 B1 KR 102682510B1 KR 1020210082714 A KR1020210082714 A KR 1020210082714A KR 20210082714 A KR20210082714 A KR 20210082714A KR 102682510 B1 KR102682510 B1 KR 102682510B1
Authority
KR
South Korea
Prior art keywords
serial bus
communication function
function
module
cpu module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210082714A
Other languages
English (en)
Other versions
KR20220002117A (ko
Inventor
사토루 이케다
Original Assignee
요코가와 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요코가와 덴키 가부시키가이샤 filed Critical 요코가와 덴키 가부시키가이샤
Publication of KR20220002117A publication Critical patent/KR20220002117A/ko
Application granted granted Critical
Publication of KR102682510B1 publication Critical patent/KR102682510B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(과제) 버스를 통해서 통신 가능하게 접속된 복수의 모듈을 구비하는 시스템의 성능을 향상시킨다.
(해결 수단) 확장 모듈 (20) 은, 외부 신호의 입출력을 실시하는 인터페이스 (21) 와, 시리얼 버스 (1 및 2) 를 통해서 통신하는 통신 회로 (23) 를 구비하고, 통신 회로 (23) 는, 시리얼 버스 (1) 를 통해서 통신하는 제 1 슬레이브 통신 기능 (24) 과, 시리얼 버스 (2) 를 통해서 통신하는 제 2 슬레이브 통신 기능 (25) 과, 시리얼 버스 (1 및 2) 를 묶어 통신하는 제 3 슬레이브 통신 기능 (26) 과, 시리얼 버스 (2) 를 통해서 통신하는 마스터 통신 기능 (27) 을, 각각 유효/무효의 전환이 가능한 양태로 갖는다.

Description

확장 모듈, CPU 모듈, 시스템, 및 통신 방법{EXTENDED MODULE, CPU MODULE, SYSTEM AND COMMUNICATION METHOD}
본 발명은 확장 모듈, CPU 모듈, 시스템, 및 통신 방법에 관한 것이다.
종래, 예를 들어 PLC (Programmable Logic Controller) 등의, 버스를 통해서 통신 가능하게 접속된 복수의 모듈을 구비하는 시스템이 알려져 있다. 예를 들어 특허문헌 1 에는, PLC 모듈과 옵션 모듈로 이루어지고, 옵션 모듈의 데이터를 정주기의 통신에 의해 제어 기기로 송신하는 PLC 가 개시되어 있다.
일본 공개특허공보 2003-202907호
버스를 통해서 통신 가능하게 접속된 복수의 모듈을 구비하는 시스템에 있어서, 예를 들어 필드 기기 등의 외부 기기와의 I/O 의 확장성 향상 등, 성능의 향상이 요망되고 있다.
이러한 사정을 감안하여 이루어진 본 개시의 목적은, 버스를 통해서 통신 가능하게 접속된 복수의 모듈을 구비하는 시스템의 성능을 향상시키는 것에 있다.
몇 가지 실시형태에 관련된 확장 모듈은, 복수의 시리얼 버스에 접속되는 확장 모듈로서, 외부 신호의 입출력을 실시하는 인터페이스와, 제 1 시리얼 버스 및 제 2 시리얼 버스를 통해서 통신하는 통신 회로를 구비하고, 상기 통신 회로는, 상기 제 1 시리얼 버스를 통해서 통신하는 제 1 슬레이브 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 제 2 슬레이브 통신 기능과, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶어 통신하는 제 3 슬레이브 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 마스터 통신 기능을, 각각 유효/무효의 전환이 가능한 양태로 갖고, 상기 제 1 슬레이브 통신 기능 및 상기 제 3 슬레이브 통신 기능의 각각은, CPU 모듈로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 반송하고, 상기 CPU 모듈로부터 수신한 타국 앞으로의 커맨드를 중계하고, 타국으로부터 수신한 응답을 중계하는 기능을 포함하고, 상기 제 2 슬레이브 통신 기능은, 상기 CPU 모듈 또는 타국으로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 반송하고, 상기 CPU 모듈 또는 타국으로부터 수신한 타국 앞으로의 커맨드를 중계하고, 타국으로부터 수신한 응답을 중계하는 기능을 포함하고, 상기 마스터 통신 기능은, 타국에 대하여 커맨드를 송신하고, 상기 타국으로부터의 응답을 수신하는 기능을 포함한다. 몇 가지 실시형태에 관련된 확장 모듈에 의하면, 확장 모듈이 사용되는 시스템에 있어서, 외부 기기와의 I/O 의 확장성이 향상되는 점에서, 성능이 향상된다.
일 실시형태에 있어서, 상기 확장 모듈은, 상기 제 2 시리얼 버스를 분리하는 분리 회로를 추가로 구비해도 된다. 이와 같이, 제 2 시리얼 버스가 분리되면, 분리된 일방의 버스를 흐르는 데이터가 타방의 버스에 들어오는 경우가 없기 때문에, 통신이 경합했을 때의 대기 시간을 저감할 수 있고, 입출력 응답을 고속화할 수 있다.
일 실시형태에 있어서, 상기 통신 회로는, 상기 제 2 슬레이브 통신 기능, 상기 제 3 슬레이브 통신 기능, 및 상기 마스터 통신 기능 중, 어느 1 개의 기능을 유효로 하면 다른 2 개의 기능을 무효로 해도 된다. 이와 같이, 제 2 시리얼 버스를 사용하는 복수의 기능 중, 1 개의 기능이 유효가 되면 다른 기능이 무효가 되므로, 예를 들어 오설정에 의해 제 2 시리얼 버스를 통한 통신을 할 수 없게 되는 등의 문제가 발생하는 개연성이 저감한다.
일 실시형태에 있어서, 프로그램을 실행하는 연산 회로를 추가로 구비하고, 상기 마스터 통신 기능이 유효할 때에, 상기 연산 회로는, 커맨드의 송신선인 타국으로부터 수신한 응답에 대하여 연산 처리를 실행하여 출력값을 결정해도 된다. 이와 같이, 확장 모듈이 연산 회로를 구비함으로써, CPU 모듈없이, 입출력 응답 등의 처리를 할 수 있게 된다.
일 실시형태에 있어서, 상기 마스터 통신 기능이 유효할 때에, 상기 통신 회로는, 상기 제 2 시리얼 버스를 통해서 상기 출력값을 타국으로 송신해도 된다. 이와 같이, 통신 회로가 출력값을 타국으로 송신함으로써, 출력값을 포함하는 출력 신호를 타국의 인터페이스를 통해서 외부 기기로 출력할 수 있으므로, 외부 기기와의 I/O 의 확장성이 향상된다.
몇 가지 실시형태에 관련된 CPU 모듈은, 복수의 시리얼 버스에 접속되는 CPU 모듈로서, 제 1 시리얼 버스 및 제 2 시리얼 버스를 통해서 통신하는 통신 회로를 구비하고, 상기 통신 회로는, 상기 제 1 시리얼 버스를 통해서 통신하는 제 1 마스터 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 제 2 마스터 통신 기능과, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶어 통신하는 제 3 마스터 통신 기능을, 각각 유효/무효의 전환이 가능한 양태로 갖고, 상기 제 1 마스터 통신 기능, 상기 제 2 마스터 통신 기능, 및 상기 제 3 마스터 통신 기능의 각각은, 타국에 대하여 커맨드를 송신하고, 상기 타국으로부터의 응답을 수신하는 기능을 포함한다. 몇 가지 실시형태에 관련된 CPU 모듈에 의하면, 통신 회로의 컨피그레이션을 전환하는 것만으로, 복수의 시리얼 버스의 사용 형태를 용이하게 변경 가능해지므로, CPU 모듈이 사용되는 시스템의 성능이 향상된다.
몇 가지 실시형태에 관련된 시스템은, 제 1 시리얼 버스와, 제 2 시리얼 버스와, CPU 모듈과, 복수의 확장 모듈을 구비하는 시스템으로서, 상기 CPU 모듈 및 상기 복수의 확장 모듈의 각각은, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스에 접속되어 있다. 몇 가지 실시형태에 관련된 시스템에 의하면, 복수의 시리얼 버스가 사용 가능하므로, 예를 들어 단일 시리얼 버스 밖에 사용할 수 없는 구성과 비교하여, 시스템의 성능이 향상된다.
일 실시형태에 있어서, 상기 시스템에 의해 실행되는 통신 방법은, 1 개의 상기 확장 모듈이, 상기 제 2 시리얼 버스를 2 개로 분리하는 스텝과, 상기 CPU 모듈이, 상기 제 1 시리얼 버스를 통해서 상기 복수의 확장 모듈과 통신하는 스텝과, 상기 CPU 모듈이, 분리된 일방의 상기 제 2 시리얼 버스를 통해서, 상기 일방의 제 2 시리얼 버스에 접속된 확장 모듈과 통신하는 스텝과, 분리된 타방의 상기 제 2 시리얼 버스에 접속된 2 개 이상의 확장 모듈이, 상기 타방의 상기 제 2 시리얼 버스를 통해서 서로 통신하는 스텝을 포함해도 된다. 이와 같이, 제 2 시리얼 버스가 분리되면, 분리된 일방의 버스를 흐르는 데이터가 타방의 버스에 들어오는 경우가 없기 때문에, 통신이 경합했을 때의 대기 시간을 저감할 수 있고, 입출력 응답을 고속화할 수 있다.
일 실시형태에 있어서, 상기 시스템에 의해 실행되는 통신 방법은, 상기 CPU 모듈 및 상기 복수의 확장 모듈이, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶는 스텝과, 상기 CPU 모듈 및 상기 복수의 확장 모듈이, 묶인 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 통해서 통신하는 스텝을 포함해도 된다. 이와 같이, 묶인 복수의 시리얼 버스를 통해서 통신하므로, 예를 들어 단일 시리얼 버스를 통해서 통신하는 구성과 비교하여 통신 속도가 향상된다.
본 개시에 의하면, 버스를 통해서 통신 가능하게 접속된 복수의 모듈을 구비하는 시스템의 성능이 향상된다.
도 1 은, 비교예에 관련된 PLC 의 제 1 예를 나타내는 블록도이다.
도 2 는, 비교예에 관련된 PLC 의 제 2 예를 나타내는 블록도이다.
도 3 은, 비교예에 관련된 PLC 의 제 3 예를 나타내는 블록도이다.
도 4 는, 비교예에 관련된 PLC 의 통신 스케줄의 예를 나타내는 도면이다.
도 5 는, 본 개시의 일 실시형태에 관련된 시스템의 구성예를 나타내는 블록도이다.
도 6 은, 본 개시의 일 실시형태에 관련된 시스템의 확장 모듈간 통신 모드의 컨피그레이션의 예를 나타내는 도면이다.
도 7 은, 본 개시의 일 실시형태에 관련된 시스템이 확장 모듈간 통신 모드로 설정하여 통신을 개시하는 동작예를 나타내는 플로 차트이다.
도 8 은, 본 개시의 일 실시형태에 관련된 시스템의 확장 모듈간 통신의 동작예를 나타내는 플로 차트이다.
도 9 는, 본 개시의 일 실시형태에 관련된 시스템에 있어서, 통상 통신 또는 고속 통신의 동작예를 나타내는 플로 차트이다.
도 10 은, 본 개시의 일 실시형태에 관련된 시스템의 고속 통신 모드의 컨피그레이션의 예를 나타내는 도면이다.
도 11 은, 본 개시의 일 실시형태에 관련된 시스템이 고속 통신 모드로 설정하여 통신을 개시하는 동작예를 나타내는 플로 차트이다.
도 12 는, 본 개시의 일 실시형태에 관련된 시스템의 I/O 통신 모드의 컨피그레이션의 다른 예를 나타내는 도면이다.
도 13 은, 본 개시의 일 실시형태에 관련된 시스템의 컨피그레이션의 변형예를 나타내는 도면이다.
(비교예)
먼저 비교예에 관련된 PLC 에 대해서 설명하고, 그 문제점에 대해서 서술한다.
PLC 의 버스는 크게 2 개로 분류된다. 구체적으로는, 예를 들어 도 1 에 나타내는 패러렐 버스형과, 도 2 에 나타내는 시리얼 버스형이 알려져 있다. 또, PLC 의 확장 모듈로서, 범용의 모듈 외에, 예를 들어 도 3 에 나타내는 바와 같이 전용 외부 인터페이스와 전용 연산 회로를 구비한 특수 확장 모듈이 사용되는 경우가 있다. 특수 확장 모듈은, 패러렐 버스형 및 시리얼 버스형 양방에서 사용될 수 있다.
·패러렐 버스형
도 1 에 나타내는 바와 같이, 패러렐 버스형에서는, 일반적으로 베이스 모듈 상에 CPU 모듈 및 확장 모듈이 실장된다. 각 모듈은, 베이스 모듈 상에 배선된 패러렐 버스로 접속된다. CPU 모듈이 통신 마스터가 되고, 패러렐 버스를 통해서 확장 모듈에 리드/라이트 액세스를 실시한다. 패러렐 버스는, 쌍방향으로 통신 가능한 버스이다.
·시리얼 버스형
도 2 에 나타내는 바와 같이, 시리얼 버스형에서는, 일반적으로 베이스 모듈이 불필요하고, 서로 이웃한 모듈끼리가 시리얼 버스로 접속된다. CPU 모듈이 통신 마스터가 되어, 확장 모듈로 커맨드를 송신한다. 자국 앞으로의 커맨드를 수취한 확장 모듈은, CPU 모듈로 응답을 반송한다. 시리얼 버스는, 편방향의 버스이며, 커맨드와 응답은 정해진 방향으로 전송된다. 각 확장 모듈은, 타국 앞으로의 커맨드와 응답을 수취하면, 그것을 다음 확장 모듈로 송신한다. 이와 같이 하여, 커맨드와 응답이 전송된다.
·특수 확장 모듈
통상적으로, 입출력 응답의 처리는, CPU 모듈이 입력 모듈로부터 입력값을 읽어내고, CPU 모듈로 처리를 실시한 후에 출력 모듈에 출력값을 기록함으로써 실행된다. 한편, 특정한 고속 애플리케이션에 있어서, 예를 들어 범용의 확장 모듈을 사용하는 등의 종래의 방법에서는, 응답 시간 요구를 만족시킬 수 없는 경우가 있다. 그 경우, 도 3 에 나타내는 바와 같이, 전용 외부 인터페이스와 전용 연산 회로를 구비한 특수 확장 모듈을 사용하여, CPU 모듈을 개재하지 않고 특수 확장 모듈 내에서 입출력 응답의 처리를 실시함으로써, 응답 시간의 고속화가 도모된다.
(비교예의 문제점)
·패러렐 버스형
패러렐 버스는 멀티 드롭형의 회로 토폴로지이다. 이 때문에, 액세스 중에는 버스 전체가 점유되어 버려, 1 개의 액세스가 종료할 때까지는 다음 액세스를 개시할 수 없다. 또, 패러렐 버스에 접속되는 모듈수가 증가하면, 신호 파형이 흐트러지기 쉬워지므로, 전송 속도를 올리는 것이 곤란하다.
·시리얼 버스형
시리얼 버스는, point-to-point 형의 회로 토폴로지이다. 이 때문에, 시리얼 버스에 접속되는 모듈수에 관계없이 안정적인 신호 파형이 얻어지므로, 전송 속도를 올리기 쉽다. 또, 패러렐 버스와 비교하면, 전송되는 신호수도 적다. 이들 이유에 의해, 최근에는 시리얼 버스가 채용되는 경향이 있다. 또, 시리얼 버스는, 패러렐 버스와 같이 액세스 중에 버스 전체가 점유되는 경우가 없다. 이 때문에, 시리얼 버스 상에서 한 번에 복수의 커맨드와 응답을 송수신함으로써, 패러렐 버스보다 버스의 사용 효율을 올릴 수 있다.
그러나, 버스의 사용 효율을 올렸다고 해도, 예를 들어 우선도가 높은 통신과 낮은 통신이 혼재하는 경우에는, 우선도가 높은 통신의 시간적 요구를 만족시킬 수 없는 경우가 있다. 이에 대하여, 예를 들어 도 4 에 나타내는 바와 같이, 통신을 스케줄링함으로써, 우선도마다 시간대를 나누는 방법 (즉, 시분할) 이 사용될 수 있지만, 예를 들어 CPU 모듈에서의 스케줄 관리가 번잡해지는 등의 문제가 발생할 수 있다.
·특수 확장 모듈
특수 확장 모듈 내에서의 입출력 응답의 처리에 사용할 수 있는 I/O 는, 당해 특수 확장 모듈 자체에 구비된 전용 외부 인터페이스에 접속되는 I/O 뿐이다. 이 때문에, I/O 의 점수를 늘리고자 하는 경우에는, 전용의 특수 확장 모듈을 신규로 개발할 필요가 있어, 외부 기기와의 I/O 의 확장성이 부족하다.
(본 개시의 시스템)
본 개시의 목적은, 상기 서술한 문제점을 감안하여, 버스를 통해서 통신 가능하게 접속된 복수의 모듈을 구비하는 시스템에 있어서, 외부 기기와의 I/O 의 확장성을 향상시키는 것이다. 이하, 본 개시의 일 실시형태에 관련된 시스템에 대해서 첨부 도면을 참조하여 설명한다.
도 5 에 나타내는 바와 같이, 시스템 (A) 은, 복수의 시리얼 버스 (1, 2) 와, CPU 모듈 (10) 과, 복수의 확장 모듈 (20, 30, 40, 50, 60) 을 구비한다. 시스템 (A) 이 구비하는 시리얼 버스의 수는 2 이상이면 된다. 또, 시스템 (A) 이 구비하는 확장 모듈의 수는 1 이상이면 된다. CPU 모듈 (10) 및 복수의 확장 모듈 (20 ∼ 60) 은, 제 1 시리얼 버스 (1) 및 제 2 시리얼 버스 (2) 에 접속되어 있다. 시스템 (A) 은, 예를 들어 PLC 또는 데이터 로거 등으로서 기능한다.
시리얼 버스 (1) 는, 다운 스트림 (1a) 및 업 스트림 (1b) 을 포함한다.
시리얼 버스 (2) 는, 다운 스트림 (2a) 및 업 스트림 (2b) 을 포함한다.
CPU 모듈 (10) 은, 연산 회로 (11) 와, 마스터 통신 회로 (12) 를 갖는다.
연산 회로 (11) 는, 임의의 제어 프로그램을 실행하는 프로세서와, 당해 프로세서가 액세스 가능한 메모리를 포함해도 된다. 프로세서는, 예를 들어 MCU (Micro Controller Unit) 또는 MPU (Micro Processor Unit) 등이지만, 이들에 한정되지 않는다. 혹은, 연산 회로 (11) 는, ASIC (Application Specific Integrated Circuit) 또는 FPGA (Field-Progra㎜able Gate Array) 등의 논리 회로를 포함해도 된다.
마스터 통신 회로 (12) 는, 시리얼 버스 (1 및 2) 통해서 통신을 실시하는 통신 회로를 포함한다. 상세하게는, 마스터 통신 회로 (12) 는, 시리얼 버스 (1 및 2) 를 통해서 확장 모듈 (20 ∼ 60) 에 판독 기록을 실시하는 통신 회로를 포함한다. 본 실시형태에 있어서, 마스터 통신 회로 (12) 는, 마스터 통신 기능 [0] (13), 마스터 통신 기능 [1] (14), 및 마스터 통신 기능 [0, 1] (15) 을, 각각 유효/무효의 전환이 가능한 양태로 갖는다.
마스터 통신 기능 [0] (13) 은, 시리얼 버스 (1) 를 사용한 채널에 있어서, 확장 모듈 (20 ∼ 60) 에 판독 기록을 실시하는 기능이다.
상세하게는, 마스터 통신 기능 [0] (13) 은, 시리얼 버스 (1) 를 사용한 채널을 통해서 통신하는 기능, 타국에 대하여 커맨드를 송신하는 기능, 및, 타국으로부터의 응답을 수신하는 기능을 포함한다.
마스터 통신 기능 [1] (14) 은, 시리얼 버스 (2) 를 사용한 채널을 통해서 통신하는 기능이다.
상세하게는, 마스터 통신 기능 [1] (14) 은, 시리얼 버스 (2) 를 사용한 채널을 통해서 통신하는 기능, 타국에 대하여 커맨드를 송신하는 기능, 및, 타국으로부터의 응답을 수신하는 기능을 포함한다.
마스터 통신 기능 [0, 1] (15) 은, 시리얼 버스 (1 및 2) 를 묶은 채널에 있어서, 확장 모듈 (20 ∼ 60) 에 판독 기록을 실시하는 기능이다.
상세하게는, 마스터 통신 기능 [0, 1] (15) 은, 시리얼 버스 (1 및 2) 를 묶은 채널을 통해서 통신하는 기능, 타국에 대하여 커맨드를 송신하는 기능, 및, 타국으로부터의 응답을 수신하는 기능을 포함한다.
확장 모듈 (20) 은, 예를 들어, 기본적인 디지털 입력 모듈, 디지털 출력 모듈, 아날로그 입력 모듈, 아날로그 출력 모듈, 또는 일반적으로 PLC (Programmable Logic Controller) 에서 사용되는 고기능의 모듈 (예를 들어, 서브 CPU 모듈, 통신 모듈, 또는 위치 결정 모듈 등) 이지만, 이들에 한정되지 않는다. 확장 모듈 (20) 은, 외부 인터페이스 (21) 와, 연산 회로 (22) 와, 마스터/슬레이브 통신 회로 (23) 와, 분리 회로 (28) 를 구비한다.
외부 인터페이스 (21) 는, 예를 들어 필드 기기 등의 외부 기기로의 입출력을 실시하는 인터페이스를 포함한다. 외부 인터페이스 (21) 를 통해서, 단순한 입출력 신호 외에, 외부 통신의 신호가 입출력되어도 된다.
연산 회로 (22) 는, 임의의 프로그램을 실행함으로써 확장 모듈 (20) 내에서의 연산을 실행하는 프로세서와, 당해 프로세서가 액세스 가능한 메모리를 포함해도 된다. 프로세서는, 예를 들어 MCU 또는 MPU 등이지만, 이들에 한정되지 않는다. 혹은, 연산 회로 (22) 는, ASIC 또는 FPGA 등의 논리 회로를 포함해도 된다.
마스터/슬레이브 통신 회로 (23) 는, CPU 모듈 또는 다른 확장 모듈 (30 ∼ 60) 과의 사이에서 통신을 실시하는 통신 회로를 포함한다. 마스터/슬레이브 통신 회로 (23) 는, 슬레이브 통신 기능 [0] (24), 슬레이브 통신 기능 [1] (25), 슬레이브 통신 기능 [0, 1] (26), 및 마스터 통신 기능 [1] (27) 을, 각각 유효/무효의 전환이 가능한 양태로 갖는다.
슬레이브 통신 기능 [0] (24) 은, 시리얼 버스 (1) 를 사용한 채널에 있어서, CPU 모듈 (10) 로부터 자국 앞으로의 판독 기록에 응답하고, 타국 앞으로의 커맨드와 응답을 다음 모듈로 송신하는 기능이다.
상세하게는, 슬레이브 통신 기능 [0] (24) 은, 시리얼 버스 (1) 를 사용한 채널을 통해서 통신하는 기능, CPU 모듈 (10) 로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 반송하는 기능, CPU 모듈 (10) 로부터 수신한 타국 앞으로의 커맨드를 중계하는 기능, 및, 타국으로부터 수신한 응답을 중계하는 기능을 포함한다.
슬레이브 통신 기능 [1] (25) 은, 시리얼 버스 (2) 를 사용한 채널에 있어서, CPU 모듈 (10) 또는 다른 확장 모듈 (30 ∼ 60) 로부터 자국 앞으로의 판독 기록에 응답하고, 타국 앞으로의 커맨드와 응답을 다음 모듈로 송신하는 기능이다.
상세하게는, 슬레이브 통신 기능 [1] (25) 은, 시리얼 버스 (2) 를 사용한 채널을 통해서 통신하는 기능, CPU 모듈 (10) 또는 타국으로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 반송하는 기능, CPU 모듈 (10) 또는 타국으로부터 수신한 타국 앞으로의 커맨드를 중계하는 기능, 및, 타국으로부터 수신한 응답을 중계하는 기능을 포함한다.
슬레이브 통신 기능 [0, 1] (26) 은, 시리얼 버스 (1 및 2) 를 묶은 채널에 있어서, CPU 모듈 (10) 로부터 자국 앞으로의 판독 기록에 응답하고, 타국 앞으로의 커맨드와 응답을 다음 모듈로 송신하는 기능이다.
상세하게는, 슬레이브 통신 기능 [0, 1] (26) 은, 시리얼 버스 (1 및 2) 를 묶은 채널을 통해서 통신하는 기능, CPU 모듈 (10) 로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 반송하는 기능, CPU 모듈 (10) 로부터 수신한 타국 앞으로의 커맨드를 중계하는 기능, 및, 타국으로부터 수신한 응답을 중계하는 기능을 포함한다.
마스터 통신 기능 [1] (27) 은, 시리얼 버스 (2) 를 사용한 채널에 있어서, 다른 확장 모듈 (30 ∼ 60) 에 판독 기록을 실시하는 기능이다.
상세하게는, 마스터 통신 기능 [1] (27) 은, 시리얼 버스 (2) 를 사용한 채널을 통해서 통신하는 기능, 타국에 대하여 커맨드를 송신하는 기능, 및, 타국으로부터의 응답을 수신하는 기능을 포함한다.
또, 마스터/슬레이브 통신 회로 (23) 는, 상기 4 개의 기능 중, 통신에 사용하는 시리얼 버스가 공통되는 복수의 기능이 동시에 유효가 되지 않도록 제어한다. 예를 들어, 마스터/슬레이브 통신 회로 (23) 는, 통신에 시리얼 버스 (1) 를 사용하는 슬레이브 통신 기능 [0] (24) 및 슬레이브 통신 기능 [0, 1] (26) 중, 어느 1 개의 기능을 유효로 하면 다른 기능을 무효로 한다. 또 예를 들어, 마스터/슬레이브 통신 회로 (23) 는, 통신에 시리얼 버스 (2) 를 사용하는 슬레이브 통신 기능 [1] (25), 슬레이브 통신 기능 [0, 1] (26), 및 마스터 통신 기능 [1] (27) 중, 어느 1 개의 기능을 유효로 하면 다른 기능을 무효로 한다.
혹은, 마스터/슬레이브 통신 회로 (23) 는, 슬레이브 통신 기능 [0] (24) 및 슬레이브 통신 기능 [1] (25) 을 유효로 하면 다른 기능을 무효로 해도 된다. 또 마스터/슬레이브 통신 회로 (23) 는, 슬레이브 통신 기능 [0] (24) 및 마스터 통신 기능 [1] (27) 을 유효로 하면 다른 기능을 무효로 해도 된다. 또 마스터/슬레이브 통신 회로 (23) 는, 슬레이브 통신 기능 [0, 1] (26) 을 유효로 하면 다른 기능을 무효로 해도 된다.
분리 회로 (28) 는, 인접하는 1 개의 모듈과의 사이에서 시리얼 버스 (2) 를 논리적으로 분리하는 회로를 포함한다. 본 실시형태에 있어서, 분리 회로 (28) 가 ON 이 되면, 확장 모듈 (20) 의 업 스트림측 (도 5 에서는 좌측), 즉 CPU 모듈 (10) 측에서 시리얼 버스 (2) 가 논리적으로 분리된다. 이러한 상태에 있어서, 확장 모듈 (20) 과, CPU 모듈 (10) 측에 인접하는 다른 모듈 (도 5 에서는 CPU 모듈 (10)) 의 사이에서, 시리얼 버스 (2) 를 통한 통신이 실시되지 않는다. 한편, 분리 회로 (28) 가 OFF 가 되면, 확장 모듈 (20) 의 업 스트림측에서 시리얼 버스 (2) 가 논리적으로 접속된다. 또한, 분리 회로 (28) 에 의해, 확장 모듈 (20) 의 업 스트림측이 아니라 다운 스트림측 (도 5 에서는 우측), 즉 CPU 모듈 (10) 과는 반대측에서, 시리얼 버스가 논리적으로 분리/접속되는 실시형태도 실현 가능하다.
확장 모듈 (30 ∼ 60) 은, 각각 확장 모듈 (20) 과 동일한 구성 및 기능을 갖는다. 당해 동일한 구성 및 기능에 대해서는, 확장 모듈 (20) 의 구성 및 기능과 동일한 명칭으로 하고, 부호를 바꾸어 표기한다. 예를 들어, 확장 모듈 (30, 40, 50, 및 60) 이 구비하는 「외부 인터페이스」 는, 각각 외부 인터페이스 (31, 41, 51, 및 61) 로 표기한다.
다음으로, 본 개시의 일 실시형태에 관련된 시스템 (A) 의 동작에 대해서 설명한다. 본 개시의 일 실시형태에 관련된 시스템 (A) 은, 확장 모듈간 통신 모드 및 고속 통신 모드를 포함하는, 복수의 모드로 동작 가능하다. 이하, 각 모드에 대해서 설명한다.
(확장 모듈간 통신 모드)
먼저, 확장 모듈간 통신 모드에 대해서 설명한다. 확장 모듈간 통신 모드에서는, 시리얼 버스 (1) 를 사용하여 통상 통신이 실시되고, 2 개로 분리된 시리얼 버스 (2) 의 일방을 사용하여 통상 통신이 실시되고, 타방을 사용하여 확장 모듈간 통신이 실시된다. 통상 통신에서는, CPU 모듈 (10) 이 마스터가 되고, 다른 모듈이 슬레이브가 된다. 확장 모듈간 통신에서는, 특정한 확장 모듈이 마스터가 되고, 다른 확장 모듈이 슬레이브가 된다.
도 6 을 참조하여, 시스템 (A) 을 확장 모듈간 통신 모드로 동작시키기 위한 컨피그레이션의 예에 대해서 설명한다. 본 예에서는, 확장 모듈간 통신에 있어서 확장 모듈 (50) 이 마스터가 되고, 확장 모듈 (40 및 60) 이 슬레이브가 된다. 확장 모듈 (40) 에는, 외부 기기로부터의 입력 신호가 입력된다. 확장 모듈 (60) 은, 출력 신호를 외부 기기로 출력한다.
·CPU 모듈의 마스터 통신 회로의 컨피그레이션
CPU 모듈 (10) 의 마스터 통신 회로 (12) 는, 마스터 통신 기능 [0] (13) 및 마스터 통신 기능 [1] (14) 을 유효로 하고, 다른 기능 (마스터 통신 기능 [0, 1] (15)) 을 무효로 한다. 도 6 에 있어서는 설명의 간편을 위해서, 무효가 된 기능의 도시를 생략하였다.
·확장 모듈의 마스터/슬레이브 통신 회로의 컨피그레이션
확장 모듈 (50) 의 마스터/슬레이브 통신 회로 (53) 는, 슬레이브 통신 기능 [0] (54) 및 마스터 통신 기능 [1] (57) 을 유효로 하고, 다른 기능 (슬레이브 통신 기능 [1] (55) 및 슬레이브 통신 기능 [0, 1] (56)) 을 무효로 한다. 또, 그 밖의 확장 모듈 (20, 30, 40, 및 60) 의 마스터/슬레이브 통신 회로 (23, 33, 43, 및 63) 는, 슬레이브 통신 기능 [0] (24, 34, 44, 및 64), 그리고 슬레이브 통신 기능 [1] (25, 35, 45, 및 65) 을 각각 유효로 하고, 다른 기능 (슬레이브 통신 기능 [0, 1] (26, 36, 46, 및 66), 그리고 마스터 통신 기능 [1] (27, 37, 47, 및 67)) 을 무효로 한다. 도 6 에 있어서는 설명의 간편을 위해서, 무효가 된 기능의 도시를 생략하였다.
·확장 모듈의 분리 회로의 컨피그레이션
확장 모듈 (40) 의 분리 회로 (48) 는, 동작 상태를 ON 으로 설정하고, 시리얼 버스 (2) 를 확장 모듈 (30 과 40) 의 사이에서 논리적으로 분리한다. 또, 그 밖의 확장 모듈 (20, 30, 50, 및 60) 의 분리 회로 (28, 38, 58, 및 68) 는, 동작 상태를 OFF 로 설정하고, 각각 시리얼 버스 (2) 에 접속한다. 도 6 에 있어서는 설명의 간편을 위해서, 동작 상태가 OFF 인 분리 회로 (28, 38, 58, 및 68) 의 도시를 생략하였다.
상기의 컨피그레이션에 의해, 시리얼 버스 (1) 를 사용하여 통상 통신용의 채널이 형성된다. 시리얼 버스 (1) 를 사용한 통상 통신용의 채널은, 시리얼 버스 (2) 로부터 독립적으로 사용 가능하다. 또, 분리된 시리얼 버스 (2) 의 일방 (여기서는, CPU 모듈 (10) 부터 확장 모듈 (30) 까지의 부분) 을 사용하여 통상 통신용의 채널이 형성된다. 분리된 시리얼 버스 (2) 의 당해 일방을 사용한 통상 통신용의 채널은, 시리얼 버스 (1) 로부터 독립적으로 사용 가능하다. 또, 분리된 시리얼 버스 (2) 의 타방 (여기서는, 확장 모듈 (40 부터 60 까지) 의 부분) 을 사용하여 확장 모듈간 통신용의 채널이 형성된다. 분리된 시리얼 버스 (2) 의 당해 타방을 사용한 확장 모듈간 통신용의 채널은, 통상 통신용의 채널로부터 독립적으로 사용 가능하다.
도 7 을 참조하여, 시스템 (A) 을 확장 모듈간 통신 모드로 설정하여 통신을 개시하는 동작예에 대해서 설명한다.
스텝 S100 : CPU 모듈 (10) 의 마스터 통신 회로 (12) 가 컨피그레이션을 실시한다. 구체적으로는, 도 6 에 나타내는 예에 있어서 마스터 통신 회로 (12) 는, 마스터 통신 기능 [0] (13) 및 마스터 통신 기능 [1] (14) 을 유효로 하고, 다른 기능 (마스터 통신 기능 [0, 1] (15)) 을 무효로 한다.
스텝 S101 : 확장 모듈 (20 ∼ 60) 의 마스터/슬레이브 통신 회로 (23 ∼ 63) 가, 각각 컨피그레이션을 실시한다. 구체적으로는, 도 6 에 나타내는 예에 있어서 확장 모듈 (50) 의 마스터/슬레이브 통신 회로 (53) 가, 슬레이브 통신 기능 [0] (54) 및 마스터 통신 기능 [1] (57) 을 유효로 하고, 다른 기능 (슬레이브 통신 기능 [1] (55) 및 슬레이브 통신 기능 [0, 1] (56)) 을 무효로 한다. 또, 그 밖의 확장 모듈 (20, 30, 40, 및 60) 의 마스터/슬레이브 통신 회로 (23, 33, 43, 및 63) 가, 슬레이브 통신 기능 [0] (24, 34, 44, 및 64), 그리고 슬레이브 통신 기능 [1] (25, 35, 45, 및 65) 을 각각 유효로 하고, 다른 기능 (슬레이브 통신 기능 [0, 1] (26, 36, 46, 및 66), 그리고 마스터 통신 기능 [1] (27, 37, 47, 및 67)) 을 무효로 한다.
스텝 S102 : 확장 모듈 (20 ∼ 60) 의 분리 회로 (28 ∼ 68) 가, 각각 컨피그레이션을 실시한다. 구체적으로는, 도 6 에 나타내는 예에 있어서 확장 모듈 (40) 의 분리 회로 (48) 가, 동작 상태를 ON 으로 설정하고, 시리얼 버스 (2) 를 확장 모듈 (30 과 40) 의 사이에서 논리적으로 분리한다. 또, 그 밖의 확장 모듈 (20, 30, 50, 및 60) 의 분리 회로 (28, 38, 58, 및 68) 가, 각각 동작 상태를 OFF 로 설정하여 시리얼 버스 (2) 에 접속한다.
스텝 S103 : 시스템 (A) 이, 시리얼 버스 (1) 를 사용한 통상 통신, 분리된 시리얼 버스 (2) 의 일방 (여기서는, CPU 모듈 (10) 부터 확장 모듈 (30) 까지의 부분) 을 사용한 통상 통신, 및, 분리된 시리얼 버스 (2) 의 타방 (여기서는, 확장 모듈 (40 부터 60 까지) 의 부분) 을 사용한 확장 모듈간 통신을 개시한다.
도 8 을 참조하여, 확장 모듈간 통신 모드에 있어서의 시스템 (A) 의 확장 모듈간 통신의 동작예에 대해서 설명한다.
스텝 S200 : 도 6 에 나타내는 예에 있어서 확장 모듈 (40) 이, 외부 인터페이스 (41) 를 통해서 입력된 입력 신호 (49) 로부터 입력값을 취득한다.
스텝 S201 : 확장 모듈 (50) 이, 확장 모듈 (40) 로부터 입력값을 읽어낸다. 구체적으로는, 도 6 에 나타내는 예에 있어서 확장 모듈 (50) 의 마스터/슬레이브 통신 회로 (53) 가, 마스터 통신 기능 [1] (57) 에 의해, 시리얼 버스 (2) 의 업 스트림 (2b) 을 통해서 읽어낸 커맨드 (74) 를 확장 모듈 (40) 로 송신한다. 확장 모듈 (40) 의 마스터/슬레이브 통신 회로 (43) 가, 슬레이브 통신 기능 [1] (45) 에 의해, 시리얼 버스 (2) 의 다운 스트림 (2a) 을 통해서 응답 (75) 을 반송한다.
스텝 S202 : 확장 모듈 (50) 이, 연산 회로 (52) 로 입출력 응답 처리의 연산을 실시하고, 출력값을 결정한다.
스텝 S203 : 확장 모듈 (50) 이, 확장 모듈 (60) 에 출력값을 기록한다. 구체적으로는, 도 6 에 나타내는 예에 있어서 확장 모듈 (50) 의 마스터/슬레이브 통신 회로 (53) 가, 마스터 통신 기능 [1] (57) 에 의해, 시리얼 버스 (2) 의 다운 스트림 (2a) 을 통해서 기록한 커맨드 (76) 를 확장 모듈 (60) 로 송신한다. 확장 모듈 (60) 의 마스터/슬레이브 통신 회로 (63) 가, 슬레이브 통신 기능 [1] (65) 에 의해, 시리얼 버스 (2) 의 업 스트림 (2b) 을 통해서 응답 (77) 을 반송한다.
스텝 S204 : 확장 모듈 (60) 이, 외부 인터페이스 (61) 를 통해서, 출력값을 포함하는 출력 신호 (69) (도 6 참조) 를 출력한다.
도 9 를 참조하여, 확장 모듈간 통신 모드에 있어서의 시스템 (A) 의 통상 통신의 동작예에 대해서 설명한다.
스텝 S300 : CPU 모듈 (10) 이, 확장 모듈 앞으로 커맨드를 송신한다. 구체적으로는, 도 6 에 나타내는 예에 있어서 CPU 모듈 (10) 의 마스터 통신 회로 (12) 가, 마스터 통신 기능 [0] (13) 에 의해, 시리얼 버스 (1) 의 다운 스트림 (1a) 을 통해서 커맨드 (70) 를 확장 모듈 (40) 로 송신한다. 또, 마스터 통신 회로 (12) 가, 마스터 통신 기능 [1] (14) 에 의해, 시리얼 버스 (2) 의 다운 스트림 (2a) 을 통해서 커맨드 (72) 를 확장 모듈 (30) 로 송신한다.
스텝 S301 : 커맨드를 수신한 확장 모듈이, 응답을 반송한다. 구체적으로는, 도 6 에 나타내는 예에 있어서 확장 모듈 (40) 의 마스터/슬레이브 통신 회로 (43) 가, 슬레이브 통신 기능 [0] (44) 에 의해, 시리얼 버스 (1) 의 업 스트림 (1b) 을 통해서 응답 (71) 을 반송한다. 또, 확장 모듈 (30) 의 마스터/슬레이브 통신 회로 (33) 가, 슬레이브 통신 기능 [1] (35) 에 의해, 시리얼 버스 (2) 의 업 스트림 (2b) 을 통해서 응답 (73) 을 반송한다.
(고속 통신 모드)
다음으로, 고속 통신 모드에 대해서 설명한다. 고속 통신 모드에서는, 시리얼 버스 (1 및 2) 를 묶은 채널을 통해서 고속 통신이 실시된다. 상세하게는, 시리얼 버스 (1 및 2) 를 묶은 채널의 다운 스트림으로서, 시리얼 버스 (1) 의 다운 스트림 (1a) 및 시리얼 버스 (2) 의 다운 스트림 (2a) 이 사용된다. 시리얼 버스 (1 및 2) 를 묶은 채널의 업 스트림으로서, 시리얼 버스 (1) 의 업 스트림 (1b) 및 시리얼 버스 (2) 의 업 스트림 (2b) 이 사용된다. 따라서, 고속 통신에서는, 상기 서술한 통상 통신과 비교하여, 다운 스트림 및 업 스트림 각각의 비트 폭이 2 배가 된다. 고속 통신에서는, CPU 모듈 (10) 이 마스터가 되고, 다른 모듈이 슬레이브가 된다.
도 10 을 참조하여, 시스템 (A) 을 고속 통신 모드로 동작시키기 위한 컨피그레이션의 예에 대해서 설명한다. 본 예에서는, CPU 모듈 (10) 이 마스터가 되고, 확장 모듈 (20 ∼ 60) 이 슬레이브가 된다.
·CPU 모듈의 마스터 통신 회로의 컨피그레이션
CPU 모듈 (10) 의 마스터 통신 회로 (12) 는, 마스터 통신 기능 [0, 1] (15) 을 유효로 하고, 다른 기능 (마스터 통신 기능 [0] (13) 및 마스터 통신 기능 [1] (14)) 을 무효로 한다. 도 10 에 있어서는 설명의 간편을 위해서, 무효가 된 기능의 도시를 생략하였다.
·확장 모듈의 마스터/슬레이브 통신 회로의 컨피그레이션
확장 모듈 (20 ∼ 60) 의 마스터/슬레이브 통신 회로 (23 ∼ 63) 는, 슬레이브 통신 기능 [0, 1] (26 ∼ 66) 을 각각 유효로 하고, 다른 기능 (슬레이브 통신 기능 [0] (24 ∼ 64), 슬레이브 통신 기능 [1] (25 ∼ 65), 및 마스터 통신 기능 [1] (27 ∼ 67)) 을 각각 무효로 한다. 도 10 에 있어서는 설명의 간편을 위해서, 무효가 된 기능의 도시를 생략하였다.
·확장 모듈의 분리 회로의 컨피그레이션
확장 모듈 (20 ∼ 60) 의 분리 회로 (28 ∼ 68) 는, 동작 상태를 OFF 로 설정하고, 각각 시리얼 버스 (2) 에 접속한다. 도 10 에 있어서는 설명의 간편을 위해서, 동작 상태가 OFF 인 분리 회로 (28 ∼ 68) 의 도시를 생략하였다.
상기의 컨피그레이션에 의해, 시리얼 버스 (1 및 2) 를 묶어 고속 통신용의 채널이 형성된다.
도 11 을 참조하여, 시스템 (A) 을 고속 통신 모드로 설정하여 통신을 개시하는 동작예에 대해서 설명한다.
스텝 S400 : CPU 모듈 (10) 의 마스터 통신 회로 (12) 가 컨피그레이션을 실시한다. 구체적으로는, 도 10 에 나타내는 예에 있어서 마스터 통신 회로 (12) 는, 마스터 통신 기능 [0, 1] (15) 을 유효로 하고, 다른 기능 (마스터 통신 기능 [0] (13) 및 마스터 통신 기능 [1] (14)) 을 무효로 한다.
스텝 S401 : 확장 모듈 (20 ∼ 60) 의 마스터/슬레이브 통신 회로 (23 ∼ 63) 가, 각각 컨피그레이션을 실시한다. 구체적으로는, 도 10 에 나타내는 예에 있어서 마스터/슬레이브 통신 회로 (23 ∼ 63) 가, 슬레이브 통신 기능 [0, 1] (26 ∼ 66) 을 각각 유효로 하고, 다른 기능 (슬레이브 통신 기능 [0] (24 ∼ 64), 슬레이브 통신 기능 [1] (25 ∼ 65), 및 마스터 통신 기능 [1] (27 ∼ 67)) 을 각각 무효로 한다.
상기의 스텝 S400 및 S401 의 동작은, 바꾸어 말하면, CPU 모듈 (10) 및 확장 모듈 (20 ∼ 60) 이, 시리얼 버스 (1 및 2) 를 묶어 고속 통신용의 채널을 형성하는 동작이다.
스텝 S402 : 확장 모듈 (20 ∼ 60) 의 분리 회로 (28 ∼ 68) 가, 각각 컨피그레이션을 실시한다. 구체적으로는, 도 10 에 나타내는 예에 있어서 확장 모듈 (20 ∼ 60) 의 분리 회로 (28 ∼ 68) 가, 각각 동작 상태를 OFF 로 설정하여 시리얼 버스 (2) 에 접속한다.
스텝 S403 : 시스템 (A) 이, 시리얼 버스 (1 및 2) 를 묶은 채널을 통해서 고속 통신을 개시한다.
계속해서, 고속 통신 모드에 있어서의 시스템 (A) 의 고속 통신의 동작예에 대해서 설명한다. 고속 통신에서는, 상기 서술한 통상 통신과 비교하여, 컨피그레이션의 세부, 및 통신에 사용하는 채널이 상이하지만, 동작의 플로는 동일하다. 이 때문에, 고속 통신의 동작예에 대해서도, 상기 서술한 도 9 를 참조하여 설명한다.
스텝 S300 : CPU 모듈 (10) 이, 확장 모듈 앞으로 커맨드를 송신한다. 구체적으로는, 도 10 에 나타내는 예에 있어서 CPU 모듈 (10) 의 마스터 통신 회로 (12) 가, 마스터 통신 기능 [0, 1] (15) 에 의해, 시리얼 버스 (1 및 2) 의 다운 스트림 (1a 및 2a) 을 통해서 커맨드 (80) 를 확장 모듈 (40) 로 송신한다. 또, 마스터 통신 회로 (12) 가, 마스터 통신 기능 [0, 1] (15) 에 의해, 시리얼 버스 (1 및 2) 의 다운 스트림 (1a 및 2a) 을 통해서 커맨드 (82) 를 확장 모듈 (60) 로 송신한다.
스텝 S301 : 커맨드를 수신한 확장 모듈이, 응답을 반송한다. 구체적으로는, 도 10 에 나타내는 예에 있어서 확장 모듈 (40) 의 마스터/슬레이브 통신 회로 (43) 가, 슬레이브 통신 기능 [0, 1] (46) 에 의해, 시리얼 버스 (1 및 2) 의 업 스트림 (1b 및 2b) 을 통해서 응답 (81) 을 반송한다. 또, 확장 모듈 (60) 의 마스터/슬레이브 통신 회로 (63) 가, 슬레이브 통신 기능 [0, 1] (66) 에 의해, 시리얼 버스 (1 및 2) 의 업 스트림 (1b 및 2b) 을 통해서 응답 (83) 을 반송한다.
·확장 모듈간 통신 모드의 효과
도 6 의 예에서는, 확장 모듈간 통신에 있어서 마스터로서 기능하는 확장 모듈 (50) 은, 슬레이브로서 기능하는 확장 모듈 (40 및 60) 에 대하여 직접 판독 기록할 수 있다. 이에 따라, 확장 모듈 (50) 은, CPU 모듈 (10) 없이, 연산 회로 (52) 를 사용하여 고속으로 인텔리전트한 입출력 응답 처리를 할 수 있게 된다. 또, 컨피그레이션에 따라 임의의 확장 모듈의 외부 인터페이스를 사용할 수 있으므로, 예를 들어 도 3 에 나타내는 특수 확장 모듈을 채용하는 구성과 비교하여 I/O 점수 부족을 보충할 수 있다.
또한, 분리 회로를 사용하여 시리얼 버스 (2) 를 분리함으로써, 확장 모듈간 통신 전용 채널을 확보할 수 있다.
예를 들어, 도 12 에 나타내는 예는, 도 6 에 나타내는 실시형태와 비교하여, 분리 회로 (48) 가 OFF 가 되어 있는 (즉, 시리얼 버스 (2) 가 분리되어 있지 않다) 점에서 상이하다. 당해 비교예에 있어서, 커맨드 (90) 는, CPU 모듈 (10) 로부터 전체 확장 모듈 (20 ∼ 60) 로 일괄하여 송신되는 브로드캐스트 커맨드이다. 이 브로드캐스트 통신은, 통상 통신의 일부라고 생각할 수 있다. 이 경우, 브로드캐스트 통신과 확장 모듈간 통신의 타이밍이 겹치면 경합이 발생하여, 입출력 응답 시간이 길어진다. 또, 커맨드 (91) 는, 확장 모듈 (50) 로부터 송신된 오통신의 커맨드이다. 커맨드의 오통신은, 예를 들어 장치 개발 시 등에 발생할 수 있다. 이 경우, 분리되어 있지 않은 측 (업 스트림측) 의 채널에 잘못된 커맨드가 들어가, 불필요한 에러 처리가 발생할 수 있다.
이에 비해, 도 6 에 나타내는 예와 같이 본 실시형태에서는, 분리된 측 (다운 스트림측) 의 채널에 확장 모듈간 통신 이외의 커맨드가 들어오는 경우가 없기 때문에, 통신이 경합했을 때의 대기 시간을 저감할 수 있다. 이에 따라, 입출력 응답을 고속화할 수 있다. 또, 분리되어 있지 않은 측 (업 스트림측) 의 채널에 있어서도, 분리된 측의 채널로부터 불필요한 커맨드 또는 응답이 들어오는 것을 방지할 수 있다.
·고속 통신 모드의 효과
도 10 에 나타내는 예에서는, 시리얼 버스 (1 및 2) 를 1 개의 고속 통신용의 채널로 묶음으로써, 통상 통신의 2 배의 속도로 통신을 실시할 수 있다. 따라서, 고속 통신 모드는, 예를 들어 고속의 데이터 수집의 애플리케이션 등, 데이터량이 비교적 많은 경우, 또는 요구되는 전송 시간이 비교적 짧은 경우에 유효하다.
·컨피그레이션의 효과
도 6 및 도 10 에 나타내는 예와 같이 본 실시형태에 의하면, CPU 모듈 (10) 의 마스터 통신 회로 (12), 그리고 확장 모듈 (20 ∼ 60) 의 마스터/슬레이브 통신 회로 (23 ∼ 63) 및 분리 회로 (28 ∼ 68) 의 컨피그레이션을 실시하는 것만으로, 시리얼 버스의 사용 형태를 변경할 수 있다.
본 개시를 여러 도면 및 실시예에 기초하여 설명해 왔지만, 당업자이면 본 개시에 기초하여 다양한 변형 및 수정을 실시해도 되는 것에 주의하기 바란다. 따라서, 이들의 변형 및 수정은 본 개시의 범위에 포함되는 것에 유의하기 바란다. 예를 들어, 각 구성 또는 각 스텝 등에 포함되는 기능 등은 논리적으로 모순되지 않도록 재배치 가능하고, 복수의 구성 또는 스텝 등을 하나로 조합하거나, 혹은 분할하거나 하는 것이 가능하다.
(시리얼 버스의 응용/변형)
예를 들어, 시리얼 버스의 다운 스트림 및 업 스트림의 신호는 1 비트에 한정되지 않고, 2 비트 이상이어도 된다. 또, 시리얼 버스의 수는 2 개로 한정되지 않고, 3 개 이상이어도 된다. 또, 시리얼 버스 (1 및 2) 의 역할이 바뀌어도 된다.
(확장 모듈간 통신 모드의 응용/변형)
확장 모듈의 수는, 1 개 이상 있으면 된다. 또, 확장 모듈간 통신의 마스터가 되는 확장 모듈의 수는, 2 개 이상이어도 된다. 또, 분리 회로 (28 ∼ 68) 에 의해, 시리얼 버스가 1 개 지점 뿐만 아니라, 복수 개 지점에서 분리되어도 된다. 또, 분리할 수 있는 시리얼 버스가 2 개 이상 있어도 된다.
(고속 통신 모드의 응용/변형)
확장 모듈의 수는, 1 개 이상 있으면 된다. 또 묶이는 시리얼 버스의 수는 2 개 이상이어도 된다.
(확장 모듈의 응용/변형)
시스템 (A) 에 구비되는 일부의 확장 모듈이 외부 인터페이스를 구비하지 않아도 된다. 또, 일부의 확장 모듈이 연산 회로를 구비하지 않아도 된다. 또, 일부의 확장 모듈이 분리 회로를 구비하지 않아도 된다. 또, 일부의 확장 모듈이 마스터 통신 기능 [1] 을 갖지 않아도 된다.
(컨피그레이션의 응용/변형)
도 6 의 변형예로서, 확장 모듈간 통신을 실시하지 않는 경우의 컨피그레이션과 동작예를 도 13 에 나타낸다.
·CPU 모듈의 마스터 통신 회로의 컨피그레이션
CPU 모듈 (10) 의 마스터 통신 회로 (12) 는, 마스터 통신 기능 [0] (13) 및 마스터 통신 기능 [1] (14) 을 유효로 하고, 다른 기능 (마스터 통신 기능 [0, 1] (15)) 을 무효로 한다. 도 13 에 있어서는 설명의 간편을 위해서, 무효가 된 기능의 도시를 생략하였다.
·확장 모듈의 마스터/슬레이브 통신 회로의 컨피그레이션
확장 모듈 (20 ∼ 60) 의 마스터/슬레이브 통신 회로 (23 ∼ 63) 는, 슬레이브 통신 기능 [0] (24 ∼ 64), 및 슬레이브 통신 기능 [1] (25 ∼ 65) 을 각각 유효로 하고, 다른 기능 (슬레이브 통신 기능 [0, 1] (26 ∼ 66), 및 마스터 통신 기능 [1] (27 ∼ 67)) 을 무효로 한다. 도 13 에 있어서는 설명의 간편을 위해서, 무효가 된 기능의 도시를 생략하였다.
·확장 모듈의 분리 회로의 컨피그레이션
확장 모듈 (20 ∼ 60) 의 분리 회로 (28 ∼ 68) 는, 동작 상태를 OFF 로 설정하고, 각각 시리얼 버스 (2) 에 접속한다. 도 13 에 있어서는 설명의 간편을 위해서, 동작 상태가 OFF 인 분리 회로 (28 ∼ 68) 의 도시를 생략하였다.
·변형예에서의 동작
상기의 컨피그레이션에 의해, 모든 통신이 통상 통신만이 된다. 이 경우, CPU 모듈 (10) 이 통신의 마스터가 되고, 모든 확장 모듈 (20 ∼ 60) 이 슬레이브가 된다. CPU 모듈 (10) 이 수신지의 확장 모듈로 커맨드를 송신하고, 커맨드를 수신한 확장 모듈이 CPU 모듈 (10) 로 응답을 반송한다. 시리얼 버스 (1) 를 사용한 통상 통신용의 채널과, 시리얼 버스 (2) 를 사용한 통상 통신용의 채널은, 서로 독립적으로 사용 가능하다.
·시리얼 버스 (1) 의 통상 통신의 예
도 13 에 나타내는 예에 있어서, CPU 모듈 (10) 의 마스터 통신 회로 (12) 가, 마스터 통신 기능 [0] (13) 에 의해, 시리얼 버스 (1) 의 다운 스트림 (1a) 을 통해서 커맨드 (70) 를 확장 모듈 (40) 로 송신한다. 확장 모듈 (40) 의 마스터/슬레이브 통신 회로 (43) 가, 슬레이브 통신 기능 [0] (44) 에 의해, 시리얼 버스 (1) 의 업 스트림 (1b) 을 통해서 응답 (71) 을 반송한다.
·시리얼 버스 (2) 의 통상 통신의 예
도 13 에 나타내는 예에 있어서, CPU 모듈 (10) 의 마스터 통신 회로 (12) 가, 마스터 통신 기능 [1] (14) 에 의해, 시리얼 버스 (2) 의 다운 스트림 (2a) 을 통해서 커맨드 (78) 를 확장 모듈 (60) 로 송신한다. 확장 모듈 (60) 의 마스터/슬레이브 통신 회로 (63) 가, 슬레이브 통신 기능 [1] (65) 에 의해, 시리얼 버스 (2) 의 업 스트림 (2b) 을 통해서 응답 (79) 을 반송한다.
·변형예의 효과
변형예에서는, 시리얼 버스 (1) 를 사용한 통상 통신용의 채널과, 시리얼 버스 (2) 를 사용한 통상 통신용의 채널은, 서로 독립적으로 사용 가능하다. 이러한 구성은, 예를 들어 외부 기기를 제어하면서 동시에 데이터 수집을 실시하고자 하는 경우 등에 유효하다. 예를 들어, 시리얼 버스 (1) 를 제어용으로 할당하고, 시리얼 버스 (2) 를 데이터 수집용으로 할당함으로써, 제어 주기에 영향을 주는 일 없이, 외부 기기의 제어와 데이터 수집을 동시에 실시 가능하다.
A : 시스템
1, 2 : 시리얼 버스
1a, 2a : 다운 스트림
1b, 2b : 업 스트림
10 : CPU 모듈
11 : 연산 회로
12 : 마스터 통신 회로
13 : 마스터 통신 기능 [0]
14 : 마스터 통신 기능 [1]
15 : 마스터 통신 기능 [0, 1]
20 ∼ 60 : 확장 모듈
21 ∼ 61 : 외부 인터페이스
22 ∼ 62 : 연산 회로
23 ∼ 63 : 마스터/슬레이브 통신 회로
24 ∼ 64 : 슬레이브 통신 기능 [0]
25 ∼ 65 : 슬레이브 통신 기능 [1]
26 ∼ 66 : 슬레이브 통신 기능 [0, 1]
27 ∼ 67 : 마스터 통신 기능 [1]
28 ∼ 68 : 분리 회로

Claims (12)

  1. 복수의 시리얼 버스에 접속되는 확장 모듈로서,
    외부 신호의 입출력을 실시하는 인터페이스와,
    제 1 시리얼 버스 및 제 2 시리얼 버스를 통해서 통신하는 통신 회로
    를 구비하고,
    상기 통신 회로는, 상기 제 1 시리얼 버스를 통해서 통신하는 제 1 슬레이브 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 제 2 슬레이브 통신 기능과, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶어 통신하는 제 3 슬레이브 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 마스터 통신 기능을, 각각 유효/무효의 전환이 가능한 양태로 갖고,
    상기 제 1 슬레이브 통신 기능 및 상기 제 3 슬레이브 통신 기능의 각각은, CPU 모듈로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 송신하고, 상기 CPU 모듈로부터 수신한 타국 앞으로의 커맨드를 중계하고, 타국으로부터 수신한 응답을 중계하는 기능을 포함하고,
    상기 제 2 슬레이브 통신 기능은, 상기 CPU 모듈 또는 타국으로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 송신하고, 상기 CPU 모듈 또는 타국으로부터 수신한 타국 앞으로의 커맨드를 중계하고, 타국으로부터 수신한 응답을 중계하는 기능을 포함하고,
    상기 마스터 통신 기능은, 타국에 대하여 커맨드를 송신하고, 상기 타국으로부터의 응답을 수신하는 기능을 포함하는, 확장 모듈.
  2. 제 1 항에 있어서,
    상기 제 2 시리얼 버스를 분리하는 분리 회로를 추가로 구비하는, 확장 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 통신 회로는, 상기 제 2 슬레이브 통신 기능, 상기 제 3 슬레이브 통신 기능, 및 상기 마스터 통신 기능 중, 어느 1 개의 기능을 유효로 하면 다른 2 개의 기능을 무효로 하는, 확장 모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    프로그램을 실행하는 연산 회로를 추가로 구비하고,
    상기 마스터 통신 기능이 유효할 때에, 상기 연산 회로는, 커맨드의 송신처인 타국으로부터 상기 제 2 시리얼 버스를 통해서 수신한 응답에 대하여 연산 처리를 실행하여 출력값을 결정하는, 확장 모듈.
  5. 제 3 항에 있어서,
    프로그램을 실행하는 연산 회로를 추가로 구비하고,
    상기 마스터 통신 기능이 유효할 때에, 상기 연산 회로는, 커맨드의 송신처인 타국으로부터 상기 제 2 시리얼 버스를 통해서 수신한 응답에 대하여 연산 처리를 실행하여 출력값을 결정하는, 확장 모듈.
  6. 제 4 항에 있어서,
    상기 마스터 통신 기능이 유효할 때에, 상기 통신 회로는, 상기 제 2 시리얼 버스를 통해서 상기 출력값을 타국으로 송신하는, 확장 모듈.
  7. 복수의 시리얼 버스에 접속되는 CPU 모듈로서,
    제 1 시리얼 버스 및 제 2 시리얼 버스를 통해서 통신하는 통신 회로를 구비하고,
    상기 통신 회로는, 상기 제 1 시리얼 버스를 통해서 통신하는 제 1 마스터 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 제 2 마스터 통신 기능과, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶어 통신하는 제 3 마스터 통신 기능을, 각각 유효/무효의 전환이 가능한 양태로 갖고,
    상기 제 1 마스터 통신 기능, 상기 제 2 마스터 통신 기능, 및 상기 제 3 마스터 통신 기능의 각각은, 타국에 대하여 커맨드를 송신하고, 상기 타국으로부터의 응답을 수신하는 기능을 포함하는, CPU 모듈.
  8. 제 1 시리얼 버스와, 제 2 시리얼 버스와, CPU 모듈과, 복수의 확장 모듈을 구비하는 시스템으로서,
    상기 CPU 모듈 및 상기 복수의 확장 모듈의 각각은, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스에 접속되어 있고,
    상기 복수의 확장 모듈의 각각은, 상기 제 1 시리얼 버스를 통해서 통신하는 제 1 슬레이브 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 제 2 슬레이브 통신 기능과, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶어 통신하는 제 3 슬레이브 통신 기능과, 상기 제 2 시리얼 버스를 통해서 통신하는 마스터 통신 기능을, 각각 유효/무효의 전환이 가능한 양태로 갖고,
    상기 제 1 슬레이브 통신 기능, 상기 제 2 슬레이브 통신 기능, 및 상기 제 3 슬레이브 통신 기능의 각각은, 상기 CPU 모듈로부터 수신한 타국 앞으로의 커맨드를 중계하는 기능을 포함하고,
    상기 마스터 통신 기능은, 타국에 대하여 커맨드를 송신하는 기능을 포함하는, 시스템.
  9. 제 8 항에 기재된 시스템의 통신 방법으로서,
    1 개의 상기 확장 모듈이, 상기 제 2 시리얼 버스를 2 개로 분리하는 스텝과,
    상기 CPU 모듈이, 상기 제 1 시리얼 버스를 통해서 상기 복수의 확장 모듈과 통신하는 스텝과,
    상기 CPU 모듈이, 분리된 일방의 상기 제 2 시리얼 버스를 통해서, 상기 일방의 제 2 시리얼 버스에 접속된 확장 모듈과 통신하는 스텝과,
    분리된 타방의 상기 제 2 시리얼 버스에 접속된 2 개 이상의 확장 모듈이, 상기 타방의 상기 제 2 시리얼 버스를 통해서 서로 통신하는 스텝을 포함하는, 통신 방법.
  10. 제 8 항에 기재된 시스템의 통신 방법으로서,
    상기 CPU 모듈 및 상기 복수의 확장 모듈이, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 묶는 스텝과,
    상기 CPU 모듈 및 상기 복수의 확장 모듈이, 묶인 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스를 통해서 통신하는 스텝을 포함하는, 통신 방법.
  11. 제 8 항에 있어서,
    상기 제 1 슬레이브 통신 기능 및 상기 제 3 슬레이브 통신 기능의 각각은, CPU 모듈로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 송신하고, 상기 CPU 모듈로부터 수신한 타국 앞으로의 커맨드를 중계하고, 타국으로부터 수신한 응답을 중계하는 기능을 포함하고,
    상기 제 2 슬레이브 통신 기능은, 상기 CPU 모듈 또는 타국으로부터 수신한 자국 앞으로의 커맨드에 대하여 응답을 송신하고, 상기 CPU 모듈 또는 타국으로부터 수신한 타국 앞으로의 커맨드를 중계하고, 타국으로부터 수신한 응답을 중계하는 기능을 포함하고,
    상기 마스터 통신 기능은, 타국에 대하여 커맨드를 송신하고, 상기 타국으로부터의 응답을 수신하는 기능을 포함하는, 시스템.
  12. 제 1 시리얼 버스와, 제 2 시리얼 버스와, CPU 모듈과, 복수의 확장 모듈을 구비하고, 상기 CPU 모듈 및 상기 복수의 확장 모듈의 각각은, 상기 제 1 시리얼 버스 및 상기 제 2 시리얼 버스에 접속되어 있는 시스템의 통신 방법으로서,
    1 개의 상기 확장 모듈이, 상기 제 2 시리얼 버스를 2 개로 분리하는 스텝과,
    상기 CPU 모듈이, 상기 제 1 시리얼 버스를 통해서 상기 복수의 확장 모듈과 통신하는 스텝과,
    상기 CPU 모듈이, 분리된 일방의 상기 제 2 시리얼 버스를 통해서, 상기 일방의 제 2 시리얼 버스에 접속된 확장 모듈과 통신하는 스텝과,
    분리된 타방의 상기 제 2 시리얼 버스에 접속된 2 개 이상의 확장 모듈이, 상기 타방의 상기 제 2 시리얼 버스를 통해서 서로 통신하는 스텝을 포함하는, 통신 방법.
KR1020210082714A 2020-06-30 2021-06-24 확장 모듈, cpu 모듈, 시스템, 및 통신 방법 Active KR102682510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020113186A JP7415824B2 (ja) 2020-06-30 2020-06-30 拡張モジュール、ｃｐｕモジュール、システム、及び通信方法
JPJP-P-2020-113186 2020-06-30

Publications (2)

Publication Number Publication Date
KR20220002117A KR20220002117A (ko) 2022-01-06
KR102682510B1 true KR102682510B1 (ko) 2024-07-05

Family

ID=78989963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210082714A Active KR102682510B1 (ko) 2020-06-30 2021-06-24 확장 모듈, cpu 모듈, 시스템, 및 통신 방법

Country Status (3)

Country Link
JP (1) JP7415824B2 (ko)
KR (1) KR102682510B1 (ko)
CN (1) CN113867187B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023238221A1 (ja) * 2022-06-07 2023-12-14 三菱電機株式会社 拡張モジュール、動作モード切替方法及びプログラム
KR102775919B1 (ko) * 2022-09-22 2025-03-06 주식회사 글로벌탑넷 Cpu-gpu 협업 시스템 및 방법
KR102815712B1 (ko) * 2024-08-22 2025-06-04 주식회사 크래비스 Io 링크 통신 시스템 및 그것의 동작방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191132A (ja) * 2012-03-15 2013-09-26 Omron Corp 制御装置
CN208061195U (zh) 2017-12-12 2018-11-06 深圳市正浩创新科技有限公司 系统总线编址装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003202907A (ja) 2002-01-08 2003-07-18 Yaskawa Electric Corp Ｐｌｃモジュールとオプションモジュールとの同期方法
JP2004280303A (ja) 2003-03-13 2004-10-07 Omron Corp プログラマブルコントローラ及びユニット
JP4922877B2 (ja) * 2007-09-12 2012-04-25 光洋電子工業株式会社 信号シリアル伝送システム
US9015393B2 (en) * 2012-03-13 2015-04-21 Nokia Corporation Master-slave interface
KR101857088B1 (ko) * 2015-08-11 2018-05-11 주식회사 오픈비지니스솔루션코리아 리턴 회로를 갖는 리모트 입출력 장치 및 그의 내부 버스 통신 방법
US20170083468A1 (en) * 2015-09-21 2017-03-23 Qualcomm Incorporated Identifying multiple identical devices on a shared bus
JP6803262B2 (ja) * 2017-02-27 2020-12-23 川崎重工業株式会社 制御装置
KR102014691B1 (ko) * 2017-07-13 2019-08-27 주식회사 크래비스 이중화된 전원 및 커플러 모듈을 가진 산업용제어기의 원격 입출력 장치
KR20190091931A (ko) * 2018-01-30 2019-08-07 엘에스산전 주식회사 Plc 백플레인의 핫 스왑 장치
KR20200031931A (ko) * 2018-09-17 2020-03-25 주식회사 엘지화학 Bms 인식 시스템 및 방법
KR102146323B1 (ko) * 2019-03-12 2020-08-20 엘에스일렉트릭(주) Plc 시스템의 인터페이스 변환 장치 및 그 plc 시스템
CN109993958B (zh) * 2019-05-08 2021-06-11 深圳市共济科技股份有限公司 一种rs485总线的数据采集系统及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191132A (ja) * 2012-03-15 2013-09-26 Omron Corp 制御装置
CN208061195U (zh) 2017-12-12 2018-11-06 深圳市正浩创新科技有限公司 系统总线编址装置

Also Published As

Publication number Publication date
KR20220002117A (ko) 2022-01-06
CN113867187A (zh) 2021-12-31
CN113867187B (zh) 2025-07-18
JP7415824B2 (ja) 2024-01-17
JP2022011810A (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
KR102682510B1 (ko) 확장 모듈, cpu 모듈, 시스템, 및 통신 방법
US8462776B2 (en) Communication module having a communication interface element and communication interface element
CN101449253B (zh) 多处理器网关
US20140325104A1 (en) Communications assembly having logic multichannel communication via a physical transmission path for serial interchip data transmission
CN111309665A (zh) 并行写操作、读操作控制系统及方法
CN101415270B (zh) 移动终端及其处理模块的通讯方法
KR102549085B1 (ko) 버스 제어회로
EP3582445B1 (en) Control device and communication device
JP2008041022A (ja) Ｉ／ｏ装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム
CN110178344B (zh) 控制装置以及通信装置
CN101069166B (zh) 具有接口模块的通信组件装置和接口模块
CN112965927B (zh) 一种基于spi设备的信号驱动系统及方法
CN210609213U (zh) 可配置化协议转换网关
Taube et al. Comparison of CAN gateway modules for automotive and industrial control applications
US11550576B2 (en) Arithmetic processing device having multicore ring bus structure with turn-back bus for handling register file push/pull requests
CN211264154U (zh) 集成通讯主站的plc
US7519848B2 (en) Data transfer apparatus
JP3602004B2 (ja) 装置内クロック非同期におけるシステム制御装置
JP2012038260A (ja) バス転送システム
CN101742777A (zh) 指示灯复用的方法及电路
JP2003150540A (ja) バス・システム及び信号伝送方法
JP2724373B2 (ja) 分散型コントローラ
JPH11122275A (ja) シリアル通信システム
KR102117479B1 (ko) 인터페이스 변환 장치
JP4854598B2 (ja) データ転送制御装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210624

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230925

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240516

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240703

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240703

End annual number: 3

Start annual number: 1

PG1601 Publication of registration